
Projet Corner Detection - Validation

Glen COZIC
18 septembre 2026

Table des matières

1	Affichage sur l'écran d'une image	3
1.1	[PL-IP-001] Source Vidéo TPG [1] et [PL-DISP-002] Affichage écran VGA [1]	3
1.1.1	Horloge	3
1.1.2	Affichage sans AXI	3
1.1.3	IP AXI stream Master	4
1.1.4	IP AXI stream Slave	5
1.1.5	Affichage avec AXI	5
1.2	[PL-IP-000] Source Vidéo mémoire [1]	8
1.3	[PS-001] Mise en mémoire manuelle pattern [1]	10
1.4	AXISelect	10
1.5	[PL-IP-002] Sélection de source vidéo init [1]	10
2	Traitement d'image	10
2.1	RGBtoGrey	10
2.2	Recadrage	10
2.3	[PL-IP-006] Filtre gaussien [1]	10
2.4	[PL-IP-007] Filtre Harris [1]	10
2.5	[PL-IP-008] Filtre Harris binarisation [1]	10
2.6	[PL-IP-009] Filtre Harris seuillage paramétrable [1]	10
2.7	[PL-DISP-001] Overlay [1]	10
2.8	Test complet	10
3	Nice to have	10
3.1	[PL-IP-003] Sélection de source vidéo à chaud [2]	10
3.2	[PL-DISP-003] Mode d'affichage [2]	10
3.3	[PL-IP-010] Filtre Harris retour de données [2]	10
3.4	[PS-003] Retour de données UART [2]	10
3.5	[PS-002] Mise en mémoire automatique pattern [2]	10

Table des figures

1	Simulation de la PLL	3
2	TPG et ControleurVGA	3
3	TPG et ControleurVGA, vecteur unique	4
4	TPG vers AXI vers Controleur VGA 1	4
5	AXI4SM_sim1	4
6	AXI4SM_sim2	5
7	TPG vers AXI vers Controleur VGA 2	5
8	TPG vers AXI vers Controleur VGA simulation 1	6
9	TPG vers AXI vers Controleur VGA simulation 2	6
10	TPG vers AXI vers Controleur VGA simulation 3	7
11	TPG vers AXI vers Controleur VGA simulation 4	7
12	TPG vers AXI vers Controleur VGA simulation 5	7
13	DMA vers Controleur VGA	8
14	Image désynchronisée à l'écran	9

1 Affichage sur l'écran d'une image

1.1 [PL-IP-001] Source Vidéo TPG [1] et [PL-DISP-002] Affichage écran VGA [1]

1.1.1 Horloge

Le controleur VGA necessite une horloge à 25MHz. Le choix est fait d'utiliser cette même horloge à 25MHz pour toute l'architecture. Une PLL génère l'horloge de 25MHz à partir d'une à 125MHz. Vérification en simulation du bon fonctionnement de la PLL.




FIG. 1 – Simulation de la PLL

1.1.2 Affichage sans AXI

Démonstration de la chaine suivante. L'écran affiche le flux 640x480 à 60Hz. La mir RBG dynamique est correctement affichée. Pas de liaison AXI4 stream mais une liaison logic simple entre les 2 bloc. Le clk_wiz génère une horloge de 25MHz avec une horloge de 125MHz.




FIG. 2 – TPG et ControleurVGA

L'interface entre le TPG et le controleur VGA est modifier pour ne transférer qu'un seul vecteur de 24b. Démonstration de la chaine sur l'écran.




FIG. 3 – TPG et ControleurVGA, vecteur unique

Transferts par interface AXI4 stream 24b. Démonstration sur écran.




FIG. 4 – TPG vers AXI vers Controleur VGA 1

1.1.3 IP AXI stream Master

Création de l'IP AXI4_stream_Master. Création du testbench correspondant à l'IP. Simulation :

- vérification du stockage dans la fifo des donnée data_in
- vérification du handshake entre tvalid et tready en sortie de l'IP
- vérification de la temporisation de tdata si tready n'est pas à 1
- vérification du parcours complet de l'image avec h_count et v_count
- vérification de la levée de tlast à la fin de chaque ligne
- vérification de la levée de tuser à la fin de chaque image




FIG. 5 – AXI4SM_sim1




FIG. 6 – AXI4SM sim2

Déclinaison de l'IP AXI4_stream_Master en 3 IP pour des transfert de 1b, 8b et 24b.

1.1.4 IP AXI stream Slave

Création de l'IP AXI_stream_Slave avec un paramètre générique sur la taille des mots transmis.

1.1.5 Affichage avec AXI

Modification des IP TPG et ControleurVGA pour générer la synchronisation. À présent les signaux de synchronisation h_sync et v_sync sont entièrement gérés par le controleur VGA.

La transmission par AXI4 permet de transmettre tlast (fin de ligne) et tuser (fin d'image). À partir de ces 2 signaux, l'IP controleur VGA pilote les 2 signaux de synchronisation.




FIG. 7 – TPG vers AXI vers Contrôleur VGA 2

Le fonctionnement est vérifié en simulation.




FIG. 8 – TPG vers AXI vers Contrôleur VGA simulation 1




FIG. 9 – TPG vers AXI vers Contrôleur VGA simulation 2





FIG. 10 – TPG vers AXI vers Controleur VGA simulation 3



FIG. 11 – TPG vers AXI vers Controleur VGA simulation 4






FIG. 14 – Image désynchronisée à l'écran

commit : f6cb96ffd4299af132924fac5c857818d5ee448c

1.3 [PS-001] Mise en mémoire manuelle pattern [1]

1.4 AXISelect

1.5 [PL-IP-002] Sélection de source vidéo init [1]

2 Traitement d'image

2.1 RGBtoGrey

2.2 Recadrage

2.3 [PL-IP-006] Filtre gaussien [1]

2.4 [PL-IP-007] Filtre Harris [1]

2.5 [PL-IP-008] Filtre Harris binarisation [1]

2.6 [PL-IP-009] Filtre Harris seuillage paramétrable [1]

2.7 [PL-DISP-001] Overlay [1]

2.8 Test complet

3 Nice to have

3.1 [PL-IP-003] Sélection de source vidéo à chaud [2]

3.2 [PL-DISP-003] Mode d'affichage [2]

3.3 [PL-IP-010] Filtre Harris retour de données [2]

3.4 [PS-003] Retour de données UART [2]

3.5 [PS-002] Mise en mémoire automatique pattern [2]