

# 计算机组成与结构

## 硬件组成

运算器、控制器、存储器、输入设备、输出设备 --> 5大部件

**运算器、控制器等部件被集成在一起统称为中央处理单元（Central Processing, CPU）。** CPU 是硬件系统的核心，用于数据的加工处理，能完成各种算术，逻辑运算及控制功能。

存储器是计算机系统中的**记忆设备**，分为**内部存储器和外部存储器**。前者速度高、容量小，一般用于临时存放程序、数据及中间结果。而后者容量大、速度慢，可以长期保存程序和数据。

**输入设备和输出设备合称为外部设备（简称外设）**，输入设备用于输入原始数据及各种命令，而输出设备则用于输出计算机运行的结果。

## CPU

### 功能

- 程序控制。CPU通过执行指令来控制程序的执行顺序，这是CPU的重要功能。
- 操作控制。一条指令功能的实现需要若干操作信号配合来完成，CPU产生每条指令的操作信号并将操作信号送往对应的部件，控制相应的部件按指令的功能要求进行操作。
- 时间控制。CPU对各种操作进行时间上的控制，即指令执行过程中操作信号的出现时间、持续时间及出现的时间顺序都需要进行严格控制。
- 数据处理。CPU 通过对数据进行算术运算及逻辑运算等方式进行加工处理，数据加处理的结果被人们所利用。所以，对数据的加工处理也是CPU最根本的任务。
- 此外，CPU还需要**对系统内部和外部的中断（异常）做出响应，进行相应的处理。**

前三条都是控制器的功能

### 组成

CPU的组成：CPU 主要由运算器、控制器、寄存器组和内部总线等部件组成

#### 运算器

由

**算术逻辑单元ALU**：实现对数据的算术和逻辑运算

**累加寄存器AC**：运算结果或源操作数的存放区

**数据缓冲寄存器DR**：暂时存放内存的指令或数据

**状态条件寄存器PSW**：保存指令运行结果的条件码内容，如溢出标志等

组成。

功能：

1. **执行所有的算术运算**，如加减乘除等，(!!!!)左移数变大

移动指令中的**算术左移**指令的操作结果相当于对操作数进行乘2操作

2. **执行所有的逻辑运算并进行逻辑测试**，如与、或、非、比较等

# 控制器

由

指令寄存器IR：暂存CPU执行指令

程序计数器PC：存放指令地址

地址寄存器AR：保存当前CPU所访问的内存地址

指令译码器ID：分析指令操作码

等组成。

▲ c.f. 累加寄存器AC，程序计数器PC，指令寄存器IR，地址寄存器AR

控制整个CPU的工作，最为重要。

▲ (!!!!!!!)CPU依据指令周期的不同阶段来区分二进制的指令和数据，因为在指令周期的不同阶段，指令会命令CPU分别去取指令或者数据。

(指令和数据的寻址方式、所在的存储单元、指令操作码的编码结果都是去除指令对指令进行分析才有的结果)

## 数据表示

### 编码

- 原码：一个数的正常二进制表示，最高位表示符号，数值0的源码有两种形式：+0(00000000)和-0(10000000)
- 反码：正数的反码即原码；负数的反码除符号位外，其他各位按位取反。
- 补码：正数的补码即原码；负数的补码是反码末位+1，若有进位则产生进位。
- 移码：无论正数负数，都是补码的符号位取反。

+0, -0 的补码和移码相同

机器字长为 n 时各种码制表示的带符号数的取值范围 (差别在于 0 的表示)

码 制	定 点 整 数	定 点 小 数
原码	$-(2^{n-1}-1) \sim +(2^{n-1}-1)$	$-(1-2^{-(n-1)}) \sim +(1-2^{-(n-1)})$
反码	$-(2^{n-1}-1) \sim +(2^{n-1}-1)$	$-(1-2^{-(n-1)}) \sim +(1-2^{-(n-1)})$
补码 ±0	$-2^{n-1} \sim +(2^{n-1}-1)$	$-1 \sim +(1-2^{-(n-1)})$
移码 ±0	$-2^{n-1} \sim +(2^{n-1}-1)$	$-1 \sim +(1-2^{-(n-1)})$

机器字长为 n.  $n-1$  位可表示  $2^{n-1}$  个整数. 范围  $0 \sim 2^{n-1}-1$

通用结论：n 位二进制数可以表示  $2^n$  个数值，n=2 --> (00, 01, 10, 11) 4个数值

补码、反码：表示  $2^n$  个数值，0 只有一种表示方式

原码、反码：表示  $2^n - 1$  个数值，+0, -0, 数值都是0，多占了一位

# 浮点数

表示方法为  $N=F*2^E$ ，其中 E 称为阶码，F 称为尾数，类似于二进制的科学计数法。

在浮点数的表示中，**▲阶码为带符号的纯整数，尾数为带符号的纯小数**，要注意符号占最高位（正数0 负数1），其表示格式如下：

阶符	阶码 E	数符	尾数 F
----	------	----	------

**▲浮点数所能表示的数值范围由阶码确定，所表示的数值精度由尾数确定。**

尾数的表示采用规格化方法，也即带符号尾数的补码必须为 **1.0xxxx**（负数）或者 **0.1xxxx**（正数），其中x可为0或1。

**浮点数的运算：**

- 对阶：使两个数的阶码相同，**小阶向大阶看齐**，较小阶码增加几位，**尾数就右移几位**（**▲小--> 大，右移!!!!!!**）
- 尾数计算：相加，若是减运算，则加负数
- 结果规格化：即尾数表示规格化，带符号尾数转换为 **1.0xxxx** 或 **0.1xxxx**

# 校验码

码距：任意两个合法编码之间至少有多少个二进制位不同。**在两个编码中，从A码到B码转换所需要改变的位数称为码距**，如 A: 00 要转换为 B: 11，码距为2。

一般来说，码距越大，越利于纠错和检错。

## 奇偶校验码

**只能检错，不能纠错**

在编码中增加1位校验位来使编码中**1的个数为奇数（奇校验）或者偶数（偶校验）**，从而使**码距变为2**

对于奇校验，可以检测代码中奇数位出错的编码，但不能发现偶数位出错的情况

## 循环冗余校验码 CRC

**只能检错，不能纠错**

使用 CRC 编码，需要先约定一个生成多项式G(x)，生成多项式的最高位和最低位必须是1。假设原始信息有m位，则对应多项式M(x)。生成校验码思想就是**在原始信息位后追加若干校验位，使得追加的信息能被G(x)整除**。接收方接收到带校验位的信息，然后用G(x)整除。余数为0，则没有错误；反之则发生错误。

例：

原始信息为 10110, CRC的生成多项式为  $G(x) = x^4 + x + 1$ ,

求 CRC 的校验码.

- (1) 在原始信息后添0, 生成多项式的阶为  $r$ , 则添  $r$  个0, 作为被除数.

$$x^4 \rightarrow r=4 \rightarrow 10110\ 0000$$

- (2) 由多项式得到除数, 多项式中的  $x$  的幂指数存在的位置为1, 反之0.

$$\begin{array}{cccccc} x^4 & x^3 & x^2 & x^1 & x^0 & \\ 1 & 0 & 0 & 1 & 1 & \end{array} \rightarrow \text{除数}$$

- (3) 生成 CRC 校验码, 模2除法运算  $\rightarrow$  直接减

$$\begin{array}{r} 10011 \overline{) 101100000} \\ \underline{10011} \phantom{00000} \\ 10100 \phantom{00000} \\ \underline{10011} \phantom{00000} \\ 11100 \phantom{00000} \\ \underline{10011} \phantom{00000} \\ 1111 \phantom{00000} \end{array} \rightarrow \text{校验码}$$

- (4) 生成最终发送信息串 10110111

- (5) 接收方进行校验, 过程类似.

用  $G(x)$  除, 余数为0, 信息无误

已经把1111补上去了.

\* 如不使用本例中的  $G(x)$  生成多项式.

模2运算的规则是按位运算, 不发生借位和进位

## 海明码

### 验错 + 纠错

本质是利用奇偶性来检错和纠错的检验方法, 构成方法是在数据位之间的确定位置上插入  $k$  个校验位, 通过扩大码距实现检错和纠错.

码距 = 2, 检错; 码距  $\geq 3$ , 才可能纠错

设数据位是  $n$  位, 校验位是  $k$  位, 则  $n$  和  $k$  必须满足以下关系:  $2^k - 1 \geq n + k$

例:

信息数据: 1011

7	6	5	4	3	2	1	位数
1 <sub>4</sub>	0 <sub>3</sub>	1 <sub>2</sub>		1 <sub>1</sub>			信息位
			0 <sub>2</sub>		0 <sub>1</sub>	1 <sub>0</sub>	校验位

将所有信息位都拆成二进制表示。

$$7 = 2^2 + 2^1 + 2^0, 6 = 2^2 + 2^1, 5 = 2^2 + 2^0, 3 = 2^1 + 2^0$$

$$r_2 = I_4 \oplus I_3 \oplus I_2 = 0$$

$$r_1 = I_4 \oplus I_3 \oplus I_1 = 0$$

$$r_0 = I_4 \oplus I_2 \oplus I_1 = 1$$

第4位, 所以包含4的所有位数校验。

⊕ 表示, 同零异一。

校验: 若 101101

$$r_2 \oplus I_4 \oplus I_3 \oplus I_2 = 1$$

$$r_1 \oplus I_4 \oplus I_3 \oplus I_1 = 0$$

$$r_0 \oplus I_4 \oplus I_2 \oplus I_1 = 0$$

应全为0, 有错。

100 → 4 → 第4位有错

1 → 0 纠错。

## 体系结构

- 按处理机的数量进行分类: 单处理系统(一个处理单元和其他设备集成)、并行处理系统(两个以上的处理机互联)、分布式处理系统(物理上远距离且松耦合的多计算机系统)
- Flynn分类法: 分类有两个因素, 即**指令流**和**数据流**, **指令流由控制部分处理**, 每一个控制部分处理一条指令流, 多指令流就有多个控制部分; **数据流由处理器来处理**, 每一个处理器处理一条数据流, 多数据流就有多个处理器; 至于**主存模块**, 是用来存储的, 存储指令流或者数据流, 因此, 无论是多指令流还是多数据流, 都需要多个主存模块来存储, 对于主存模块, 指令和数据都一样。
- 依据计算机特性, 是由**指令来控制数据的传输**, 因此, 一条指令可以控制一条或多条数据流, 但**一条数据流不能被多条指令控制**, 否则会出错, 就如同上级命令太多还互相冲突不知道该执行哪个, 因此**多指令单数据 MISD 不可能**。

体系结构类型	结构 (控制部分: 处理器: 主存模块)	关键特性	代表
单指令流单数据流 SISD	1:1:1		单处理器系统
单指令流多数数据流 SIMD	1:n:n	各处理器以异步的形式执行同一条指令	并行处理机、阵列处理机、超级向量处理机

体系结构类型	结构（控制部分:处理器:主存模块）	关键特性	代表
多指令流单数拱流 MISD	n:1:n	被证明不可能，至少不实际	目前没有，有文献称流水线计算机为此类
多指令流多数数据流	n:n:n	能够实现作业、任务、指令等各级全面并行	多处理机系统、多计算机

# 指令系统

## 计算机指令的组成

一条指令由**操作码**和**操作数**两部分组成 --> **操作码 | 地址码**

操作码决定要完成的操作，操作数指参加运算的数据及其所在的单元地址。

在计算机中，操作要求和操作数地址都由二进制数码表示，分别称作操作码和地址码，整条指令以二进制编码的形式存放在存储器中。

## 计算机指令执行过程

▲ 取指令(PC) -- 分析指令(IR) -- 执行指令(ALU 等执行部件)

1. 将程序计数器PC（存储下一条指令的执行地址）中的指令地址取出，送入地址总线（永远都是先知道指令的地址 PC !!!!!!!!）
2. CPU依据指令地址去内存中取出指令内容存入指令寄存器IR（暂存指令）
3. 由指令译码器ID（对指令进行分析）进行分析，分析指令操作码
4. 执行指令，取出指令执行所需的源操作数

## 指令寻址方式

- 顺序寻址方式

当执行一段程序时，是一条指令接着一条指令地顺序执行（地址都在程序计数器 PC 中）

- 跳跃寻址方式

指下一条指令的地址码**不是由程序计数器给出，而是由本条指令直接给出**。程序跳跃后，按新的指令地址开始顺序执行。因此，程序计数器的内容也必须相应改变，以便及时跟踪新的指令地址。

## 指令操作数的寻址方式

- 立即寻址方式：指令的**地址码字段指出的不是地址，而是操作数本身**

操作码 | 操作数本身

- 直接寻址方式：在指令的地址字段中直接指出**操作数在主存中的地址**（比较规矩）

操作码 | 操作数地址（地址码）

- 间接寻址方式：指令地址码字段所指向的**存储单元中存储的是操作数的地址**

操作码 | 存储操作数地址的地址（找两次，访问两次主存）

- 寄存器寻址方式：指令中的地址码是**寄存器的编号**（操作数存在寄存器里）

- 基址寻址方式：将基址寄存器的内容加上指令中的形式地址而形成操作数的有效地址，其优点是扩大寻址能力

- 变址寻址方式：变址寻址方式计算有效地址的方法与基址寻址方式很相似，它是将变址寄存器的内容加上指令中的形式地址而形成操作数的有效地址。

▲立即寻址最快，寄存器寻址次之，直接寻址最慢


## 指令系统类型

CISC (complex) 复杂指令系统，兼容性强，指令繁多、长度可变，由微程序实现

RISC (reduced) 精简指令系统，指令少，使用频率接近，主要依靠硬件实现（通用寄存器、硬布线逻辑控制）

指令系统类型	指令	寻址方式	实现方式	其它
CISC	数量多，使用频率差别大，可变长格式	支持多种	微程序控制技术（微码）	研制周期长
RISC	数量少，使用频率接近定长格式，大部分为单周期指令，操作寄存器，只有Load/Store操作内存	支持方式少	增加了通用寄存器；硬布线逻辑控制为主；适合采用流水线	优化编译，有效支持高级语言

## 流水线（RISC 中才用）



### 流水线时间计算

- 流水线周期：指令分成不同执行段，其中执行时间最长的段为流水线周期。
- 时间公式：1条指令执行时间+(指令条数-1)\*流水线周期
- 流水线吞吐率：单位时间内执行的指令条数

公式：指令条数/流水线执行时间

- 流水线的加速比：加速比即使用流水线后的效率提升度，即比不使用流水线快了多少倍，越高表明流水线效率越高

公式：不使用流水线执行时间/使用流水线执行时间

最大吞吐率取决于流水线中最慢一段所需时间（短板原理）

▲流水线采用同步(!!!!!!!!!!!!!!!)机制

例：



假设磁盘块与缓冲区大小相同，每个盘块读入缓冲区的时间为 15 us，由缓冲区送至用户区的时间是 5 us，在用户区内系统对每块数据的处理时间为 1 us，若用户需要将大小为 10 个磁盘块的 Doc 文件逐块从磁盘读入缓冲区，并送至用户区进行处理，那么采用单缓冲区需要花费的时间为 150 us；采用双缓冲区需要花费的时间为 201 us。


A. 150 B. 151 C. 156 D. 201

$$\textcircled{1} + \textcircled{2} + \textcircled{3} : 15 + 5 + 1 + 9 \times 15 = 156$$

A. 150 B. 151 C. 156 D. 201

$$\text{单} \textcircled{1} \textcircled{2} + \textcircled{3} : 21 + 9 \times 20 = 201$$

## 存储系统



上-下：速度快-慢，容量小-大

计算机采用分级存储体系的主要目的是为了解决存储容量、成本和速度之间的矛盾问题

两级存储：cache-主存、主存-辅存（虚拟存储体系）

▲ 主存-辅存 存在虚拟存储映像；Cache - 主存 真实存储

▲ RAM 是随机存储器，SRAM 读写速度快，价格昂贵，一般用于制作 Cache；DRAM 读写速度相互较慢，容量大价格低，用于制作主存。

局部性原理：在CPU运行时，所访问的数据会趋向于一个较小的局部空间地址内（怎么知道哪些数据需要放在 cache 里）



- 时间局部性原理：如果一个数据项正在被访问，那么在近期它很可能会被再次访问，即在相邻的时间里会访问同一个数据项。
- 空间局部性原理：在最近的将来会用到的数据的地址和现在正在访问的数据地址很可能是相近的，即相邻的空间地址会被连续访问。

## Cache

Cache由**控制部分**和**存储器**组成，存储器存储数据，控制部分判断CPU要访问的数据是否在Cache中，在则命中，不在则依据一定的算法从主存中替换。

Cache 不影响主存容量（两个不同的存储设备）

### 地址映射

在CPU工作时，**送出的是主存单元的地址，而应从Cache存储器中读/写信息**。这就需要**将主存地址转换为Cache存储器地址**，这种地址的转换称为地址映像，**▲由硬件 (!!!!!) 自动完成映射**，分为下列三种方法：

- 直接映射：Cache 和 主存两者块号相同才能命中（无所谓区号）（**▲冲突大**）
- 全相联映射：主存中任意一块都与Cache中任意一块对应，因此可以**随意调入Cache任意位置，只有装满才需要替换**  
缺点：地址变换复杂，速度较慢  
优点：**▲不容易发生冲突**（主存可以随意调入Cache任意块，只有当Cache满了才会发生块冲突）
- 组组相连映像：自前面两种方式的**结合**，组间采用直接映像，即主存中组号与Cache中组号相同的组才能命中，但是组内全相联映像，也即组号相同的两个组内的所有块可以任意调换。

### 替换算法

替换（Cache满了的时候）算法的目标就是使Cache 获得尽可能高的命中率。

- 随机替换算法：用随机数发生器产生一个要替换的块号，将该块替换出去
- 先进先出算法：将最先进入Cache的信息块替换出去
- 近期最少使用算法：将近期最少使用的Cache 中的信息块替换出去
- 优化替换算法：先执行一次程序，统计Cache的替换情况；有了这样的先验信息，在第二次执行该程序时便可以用最有效的方式来替换

### 命中率及平均时间

命中率：当CPU所访问的数据在cache中时，命中，直接从Cache中读取数据

设读取一次Cache时间为  $1\text{ns}$ ，若CPU访问的数据不在Cache中则需要从内存中读取，设读取一次内存的时间为  $1000\text{ns}$ ，若在CPU多次读取数据过程中，有90%命中Cache，则CPU读取一次的平均时间为

$(90\% \times 1 + 10\% \times 1000)\text{ns}$

Cache 容量与命中率的关系↓：**容量越大，命中率越高**

Cache 的命中率不随其容量增大线性地提高 × --> **▲非线性**



## 存储系统

基本概念：K, M, G 是数量单位，在存储器里相差 1024 ( $2^{10}$ ) 倍，b, B 是存储单位，1B = 8b

1KB =  $2^{10}$ B; 1MB =  $2^{20}$ B

真题地址编号从80000H到BFFFFH且按字节编址的内存容量为( )KB，  
若用16K\*4bit的存储器芯片构成该内存，共需( )片

$\xrightarrow{\text{存储单元大小}} \text{容量 } 40000\text{HB}$   
 $\downarrow$   
 $4 \times 2^{16} = 2^{18}\text{B}$   
 $\downarrow$   
 $\frac{2^{18}}{2^{10}} = 2^8\text{KB}$

$\xrightarrow{\text{存储单元大小}} 2\text{FFFFH} + 1 = 40000\text{H}$   
 $\uparrow$   
 $\text{存储单元个数}$

$\frac{2^{16} \times 2^2 (\text{bits})}{8 \times 2^{10} (\text{B})} = 2^5$

A.128   B.256   C.512   D.1024  
 A.8   B.16   C.32   D.64

## 磁盘


### 磁盘的结构和参数

磁盘有正反两个盘面，每个盘面有多个同心圆，每个同心圆是一个磁道，每个同心圆又被划分为多个扇区，数据就被存放在一个个**扇区**（最小计数单位）中。

磁头首先要寻找到对应的磁道，然后等待磁盘进行**周期旋转**，旋转到指定的扇区，才能读取到对应的数据（转速就是读取速 7200r/s 之类），因此，会产生**寻道时间**和**等待时间**。

公式为：存取时间=寻道时间+等待时间(平均定位时间+转动延迟)

注意：寻道时间是指磁头移动到磁道（同心圆）所需的时间；等待时间为等待读写的扇区转到磁头下方所用的时间。




## 磁盘调度算法

磁盘数据的读取时间：寻道时间+旋转时间


即先找到对应的磁道，而后再旋转到对应的扇区才能读取数据，其中**寻道时间**耗时最长

- 先来先服务 **FCFS**：根据进程请求访问磁盘的先后顺序进行调度。
- 最短寻道时间优先 **SSTF**：请求访问的磁道与当前磁道最近的进程优先调度，使得每次的寻道时间最短。会产生“饥饿”现象，即远处进程可能永远无法访问。
- (!! ) 扫描算法 **SCAN**：又称“电梯算法”，磁头在磁盘上双向移动，其会选择离磁头当前所在磁道最近的请求访问的磁道，并且与磁头移动方向一致，**磁头永远都是从里向外或者从外向里一直移动完才掉头**，与电梯类似。



SCAN Disk Scheduling Algorithm

- 单向扫描调度算法 C-SCAN：与SCAN不同的是，其只做单向移动，即只能从里向外或者从外向里。（扫描到该方向的末端，会跳到另一个末端，服务于同一方向上的请求）



例：

假设某磁盘的每个磁道划分成11个物理块，每块存放1个逻辑记录。逻辑记录R0, R1, . . . , R9, R10存放在同一个磁道上，记录的存放顺序如下表所示：

物理块	1	2	3	4	5	6	7	8	9	10	11
逻辑记录	R0	R1	R2	R3	R4	R5	R6	R7	R8	R9	R10

如果磁盘的旋转周期为33ms，磁头当前处在R0的开始处。若系统使用单缓冲区顺序处理这些记录，每个记录处理时间为3ms，则处理这11个记录的最长时间为 (C)；若对信息存储进行优化分布后，处理11个记录的最少时间为 (B)。

- A.33ms B.336ms C.366ms D.376ms  
A.33ms B.66ms C.86ms D.93ms

↓  
R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 R10  
3ms 读 ↑  
6ms 处理 ↑  
9ms 读 ↑  
12ms 处理 ↑

$$(3+3) + (3 \times 10 + 3 + 3) \times 10 = 366$$

$$(3+3) \times 11 = 66$$

## 输入输出技术

### 计算机系统中存在多种内存与接口（输入输出技术）地址的编址方法

- 内存与接口地址独立编址方法

内存地址和接口地址是**完全独立的两个地址空间**。访问数据时所使用的指令也完全不同，用于接口的指令只用于接口的读/写，其余的指令全都是用于内存的。因此，在编程序或读程序时很易使用和辨认。这种编址方法的缺点是**用于接口的指令太少、功能太弱**。

- 内存与接口地址**统一编址**方法

内存地址和接口地址统一在一个公共的地址空间里，即内存单元和接口**共用地址空间**，优点是原则上**用于内存的指令全都可以用于接口**，这就大大地增强了对接口的操作功能，而且在指令上也不再区分内存或接口指令。该编址方法的**缺点就在于整个地址空间被分成两部分**，其中一部分分配给接口使用，剩余的为内存所用，这经常会导致**内存地址不连续**。

## ▲ (!!!) 计算机和外设间的数据交互方式

- 程序控制(查询)方式

CPU主动查询外设是否完成数据传输，效率极低。（CPU 等待外设传输完成，再往下执行，外设相对于 CPU 来说效率极低，串行模式）

- 程序中断方式

外设完成数据传输后，**向CPU发送中断**，等待CPU处理数据效率相对较高。**中断响应时间**指的是从发出中断请求到开始进入中断处理程序；**中断处理时间**指的是从中断处理开始到中断处理结束。**中断向量**提供中断服务程序的入口地址。多级中断嵌套，使用堆栈来保护断点和现场。（并行模式）

- DMA 方式（直接主存存取）

CPU只需完成必要的初始化等操作，数据传输的整个过程都由 DMA 控制器来完成，**在主存和外设之间建立直接的数据通路**（▲!!! 整个过程不需要 CPU 参与）效率很高。（并行模式）


### ▲ c.f.

在一个**总线周期**（DMA 请求相当于建了个通道，相当于一个总线周期）结束后，CPU会**响应 DMA 请求**开始读取数据；

**CPU响应程序中断方式请求是在一条指令**（取值开始到分析执行结束 --> 一个指令周期）**执行结束时**（!!! 中断请求不会打断当前指令）。

时钟频率的倒数是时钟周期，CPU里最小的时间单位

## 中断



中断响应时间：从发出中断请求到进入中断处理程序

中断处理时间：从中断处理开始到中断处理结束



# 总线

总线(Bus), 是指计算机设备和设备之间传输信息的公共数据通道。总线是连接计算机硬件系统内多种设备的通信线路, 它的一个重要特征是由总线上的所有设备共享, 因此可以将计算机系统内的多种设备连接到总线上。

从广义上讲, 任何连接两个以上电子元器件的导线都可以称为总线, 通常分为以下三类:

- 内部总线: 内部芯片级别的总线(看不见), 芯片与处理器之间通信的总线。
- 系统总线: 是板级总线(计算机内部, 拆机可见), 用于计算机内各部分之间的连接, 具体分为**数据总线(并行数据传输位数 64/32位)**、**地址总线(系统可管理的内存空间的大小)**、**控制总线(传送控制命令)**(!!!!!! 考试考的总线类型)。代表的有ISA总线、EISA总线、PCI总线。
- 外部总线: 设备一级的总线, 微机 and 外部设备的总线。代表的有RS232(串行总线)、SCSI(并行总线)、USB(通用串行总线, 即插即用, 支持热插拔)

例:

以下关于总线的说法中, 正确的是 **B**。

A. 串行总线适合近距离高速数据传输, 但线间串扰会导致速率受限  
B. 并行总线适合长距离数据传输, 易提高通信时钟频率来实现高速数据传输  
C. 单总线结构在一个总线上适应不同种类的设备, 设计复杂导致性能降低  
D. 半双工总线只能在一个方向上传输信息

串行: 低速 长距离

并行: 高速 短距离 (成本高)

单工:  $A \rightarrow B$     $A \nleftarrow B$

半双工:  $A \rightleftharpoons B$

全双工:  $A \rightleftharpoons B$  任意时刻

任意时刻, 只能单向传输。

能同时接收数据,  
但同一时刻只有一个设备能发送数据  
(干扰)

补充:

单总线结构: 所有设备挂载在一条总线上, 需要传输时按优先级排序使用, 设计简单节省费用, 但性能不高, 设备需要等待

专用总线在设计上可以与连接设备实现最佳匹配

## 计算机可靠性


### 可靠性指标

- 平均无故障时间  $MTTF=1/\text{失效率}$
- 平均故障修复时间  $MTTR=1/\text{修复率}$
- 平均故障间隔时间  $MTBF=MTTF+MTTR$
- 系统可用性 =  $MTTF/(MTTF+MTTR)*100\%$

## 串并联系统可靠性

假设每个设备的可靠性为  $R_1, R_2, \dots, R_n$ ，则不同的系统的可靠性公式如下：

- 串联系统，一个设备不可靠，整个系统崩溃，整个系统可靠性  $R=R_1 \cdot R_2 \cdot \dots \cdot R_n$



- 并联系统，所有设备都不可靠，整个系统才崩溃，整个系统可性  $R=1-(1-R_1) \cdot (1-R_2) \cdot \dots \cdot (1-R_n)$ （用不可靠性计算可靠性）



- N模冗余系统：N模冗余系统由N个 ( $N=2n+1$ ) 相同的子系统和一个表决器组成，表决器把N个子系统中占多数相同结果的输出作为输出系统的输出，如图所示。在N个子系统中，只要有n+1个或n+1个以上子系统能正常工作，系统就能正常工作，输出正确的结果。（少数服从多数，表决器）

