



دانشگاه تهران

دانشکده ریاضی، آمار و علوم کامپیوتر

مهلت تحویل: جمعه ۶ خرداد

تمرین سری هشتم اصول سیستم‌های کامپیوتری

سوال ۱. عبارت کنترل شرطی زیر را بوسیله دو عبارت انتقال ثبات با توابع کنترل نشان دهید:

If( $P = 1$ ) then ( $R1 \leftarrow R2$ ) else if ( $Q = 1$ ) then ( $R1 \leftarrow R3$ )

سوال ۲. یک کامپیوتر دیجیتال دارای سیستم گذرگاه مشترک<sup>۱</sup> برای ۱۶ ثبات ۳۲ بیتی است. گذرگاه با مولتی پلکسر ساخته شده است. با توجه به این توضیحات به سوالات زیر پاسخ دهید.

الف) در هر مولتی پلکسر چند ورودی انتخاب وجود دارد؟

ب) اندازه‌ی مولتی پلکسر چقدر است؟

ج) چند مولتی پلکسر در این گذرگاه وجود دارد؟

سوال ۳. ثبات‌های ۸ بیتی زیر را با مقادیر اولیه‌ی ذکر شده در نظر بگیرید:

AR = 11110010,

BR = 11111111,

CR = 10111001,

DR = 11101010.

محتوای هشت‌بیتی همه‌ی ثبات‌ها را پس از اجرای هر یک از رشته ریزعمل‌ها<sup>۲</sup> مشخص کنید.

$AR \leftarrow AR + BR$

Add BR to AR

$CR \leftarrow CR \wedge DR, BR \leftarrow BR + 1$

AND DR to CR, increment BR

$AR \leftarrow AR - CR$

Subtract CR from AR

سوال ۴. یک ثبات هشت‌بیتی حاوی عدد دودویی 10011100 است.

الف) محتویات این ثبات را پس از انجام هر کدام از اعمال شیفِت به راست حسابی و شیفِت به چپ حسابی مشخص کنید.

ب) در کدام حالت سرریز<sup>۳</sup> رخ می‌دهد؟

<sup>۱</sup> Common Bus System

<sup>۲</sup> Sequence of Microoperations

<sup>۳</sup> Overflow

**سوال ۵.** چه چیزی در عبارات انتقال ثبات زیر غلط است؟

- a.  $xT : AR \leftarrow \overline{AR}, \quad AR \leftarrow 0$
- b.  $yT : R1 \leftarrow R2, \quad R1 \leftarrow R3$
- c.  $zT : PC \leftarrow AR, \quad PC \leftarrow PC + 1$

**سوال ۶.** سخت افزاری را نشان دهید که عبارت زیر را پیاده سازی کند:

$$xyT_0 + T_1 + y'T_2 : AR \leftarrow AR + 1$$

برای تابع کنترل، گیت ها را به طور کامل رسم کنید.

برای شمارنده‌ی دودویی با ورودی فعال ساز (تواناساز) شمارش<sup>۴</sup>، کافیت block diagram را رسم کنید.

**سوال ۷.** با استفاده از یک شمارنده‌ی ۴ بیتی با بارشدن موازی<sup>۵</sup> (همانند شکل ۱۱-۲ کتاب) و یک جمع کننده‌ی ۴ بیتی<sup>۶</sup> (همانند شکل ۶-۴ کتاب)، یک بلاک دیاگرام رسم کرده و چگونگی پیاده سازی عبارت های زیر را نشان دهید.  
R1 یک شمارنده با بارشدن موازی و R2 یک ثبات ۴ بیتی است.

$$\begin{array}{ll} x : R1 \leftarrow R1 + R2 & \text{Add R2 to R1} \\ x'y : R1 \leftarrow R1 + 1 & \text{Increment R1} \end{array}$$

توجه: نیازی به رسم جزئیات داخلی شمارنده و جمع کننده نیست!

**سوال ۸.** خروجی چهار ثبات R0, R1, R2 و R3 از طریق یک مولتی پلکسر  $1 \times 4$  به ورودی های ثبات پنجم R5 صل شده اند. همه ی ثبات ها ۸ بیتی هستند. انتقالات لازم، توسط چهار متغیر زمان بندی T. تا T<sub>۳</sub> مطابق زیر تعیین می شوند.

$$\begin{array}{l} T_0 : R5 \leftarrow R0 \\ T_1 : R5 \leftarrow R1 \\ T_2 : R5 \leftarrow R2 \\ T_3 : R5 \leftarrow R3 \end{array}$$

متغیرهای زمانی دوبه دو از هم جدا هستند. یعنی در هر زمان معین، فقط یک متغیر ۱ است؛ در حالی که سه متغیر دیگر ۰ هستند. block diagram را راسم کنید که نشان دهنده ی سخت افزار پیاده سازی انتقال ثبات باشد. اتصالات لازم برای چهار متغیر زمان بندی به خطوط انتخاب مولتی پلکسر و ورودی بارکردن ثبات R5 را نیز نشان دهید.

---

Binary Counter with a Count Enable Input<sup>۴</sup>  
parallel load<sup>۵</sup>  
4-bit adder<sup>۶</sup>

**سوال ۹.** یک مدار حسابی با یک متغیر انتخاب<sup>۷</sup> S و دو خط ورودی n-بیتی A و B طراحی کنید. مدار، چهار عمل حسابی زیر را با توجه به نقلی ورودی  $C_{in}$ <sup>۸</sup> تولید می کند. block diagram را برای دو طبقه اول مدار رسم کنید.

S	$C_{in} = 0$	$C_{in} = 1$
0	$D = A + B$ (add)	$D = A + 1$ (increment)
1	$D = A - 1$ (decrement)	$D = A + \overline{B} + 1$ (subtract)

شکل ۱

---

شاد و سربلند باشید!

---

Selection Variable<sup>۷</sup>  
Input Carry<sup>۸</sup>