# Образец листа задания

#### Министерство образования Республики Беларусь

Учреждение образования «Белорусский государственный университет информатики и радиоэлектроники»

Факультет компьютерных систем и сетей

Кафедра электронных вычислительных машин

Дисциплина: Арифметические и логические основы цифровых устройств

УΤ.	ВЕРЖ	ДАЮ						
Заведующий кафедрой ЭВМ								
		_Б. В. Никульшин						
<b>‹</b> ‹	<b>&gt;&gt;</b>	20 г.						

#### ЗАДАНИЕ

по курсовой работе студента Гнездилова Александра Максимовича

- **1** Тема работы: «Проектирование и логический синтез сумматораумножителя двоично-десятичных чисел»
- 2 Срок сдачи студентом законченной работы: до 20 мая 2022 г.
- 3 Исходные данные к работе:
  - **3.1** исходные сомножители: MH = 12,39; MT = 95,91;
  - 3.2 алгоритм умножения: Б;
  - **3.3** метод умножения: умножение закодированного двоично-четверичного множимого на два разряда двоичного множителя одновременно в прямых кодах;
  - **3.4** коды четверичных цифр множимого для перехода к двоичночетверичной системе кодирования:  $0_4 00$ ,  $1_4 11$ ,  $2_4 01$ ,  $3_4 10$ ;
  - 3.5 тип синтезируемого умножителя: 1;
  - **3.6** логический базис для реализации ОЧС: ИЛИ-НЕ; метод минимизации карты Карно Вейча;
  - **3.7** логический базис для реализации ОЧУ: ИЛИ; исключающее ИЛИ; метод минимизации алгоритм Рота.

**4** Содержание пояснительной записки (перечень подлежащих разработке вопросов):

Введение. 1. Разработка алгоритма умножения. 2. Разработка структурной схемы сумматора-умножителя. 3. Разработка функциональных схем основных узлов сумматора-умножителя. 4. Синтез комбинационных схем устройств на основе мультиплексоров. 5. Оценка результатов разработки. Заключение. Список литературы.

- 5 Перечень графического материала:
  - **5.1** Сумматор-умножитель первого типа. Схема электрическая структурная.
  - **5.2** Одноразрядный четверичный сумматор. Схема электрическая функциональная.
  - **5.3** Одноразрядный четверичный умножитель. Схема электрическая функциональная.
  - 5.4 Регистр-аккумулятор. Схема электрическая функциональная.
  - **5.5** Одноразрядный четверичный сумматор. Реализация на мультиплексорах. Схема электрическая функциональная.

### КАЛЕНДАРНЫЙ ПЛАН

Наименование этапов	Объём	Срок	
курсовой работы	этапа,	выполнения	Примечания
	%	этапа	
Разработка алгоритма умножения	10	10.02-20.02	
Разработка структурной схемы	10	21.02-09.03	С выполнением
сумматора-умножителя			чертежа
Разработка функциональных схем	50	10.03-30.04	С выполнением
основных узлов сумматора-			чертежей
умножителя			
Синтез комбинационных схем	10	01.05-15.05	С выполнением
устройств на основе мультиплексоров			чертежа
Завершение оформления	20	15.05-20.05	
пояснительной записки			

Дата выдачи задания: 10 февраля 2022 г.	
Руководитель	/И.В. Лукьянова /
ЗАДАНИЕ ПРИНЯЛ К ИСПОЛНЕНИЮ	/

### ПРИЛОЖЕНИЕ В

(обязательное)

# Образец титульного лист

Министерство образования Республики Беларусь

Учреждение образования «Белорусский государственный университет информатики и радиоэлектроники»

Факультет компьютерных систем и сетей Кафедра

электронных вычислительных машин

Дисциплина: Арифметические и логические основы цифровых устройств

К ЗАЩИТЕ ДОПУСТИТЬ

\_\_\_\_\_\_И.В. Лукьянова

#### ПОЯСНИТЕЛЬНАЯ ЗАПИСКА к курсовой работе на тему

## ПРОЕКТИРОВАНИЕ И ЛОГИЧЕСКИЙ СИНТЕЗ СУММАТОРА-УМНОЖИТЕЛЯ ДВОИЧНО-ЧЕТВЕРИЧНЫХ ЧИСЕЛ

БГУИР КР 1-40 02 01 312ПЗ

Студент А. М. Гнездилов

Руководитель И. В. Лукьянова

МИНСК 2022