P6_CPU_Document

流水线架构

阶段	简称	功能概述
取指阶段 (Fetch)	F	从指令存储器中读取指令
译码阶段 (Decode)	D	从寄存器文件中读取源操作数并对指令译码以便得到控制信号
执行阶段(Execute)	Ε	使用 ALU 执行计算
存储阶段 (Memory)	М	读或写数据存储器
写回阶段(Writeback)	W	将结果写回到寄存器文件

• 流水线寄存器以其供给数据的流水级的简称命名

顶层模块

mips.v

接口定义如下:

```
module mips(
 2
        input clk,
 3
        input reset,
 4
       input [31:0] i_inst_rdata,
 5
        input [31:0] m_data_rdata,
        output [31:0] i_inst_addr,
 6
 7
        output [31:0] m_data_addr,
 8
        output [31:0] m_data_wdata,
        output [3 :0] m_data_byteen,
 9
10
        output [31:0] m_inst_addr,
11
        output w_grf_we,
        output [4:0] w_grf_addr,
12
13
        output [31:0] w_grf_wdata,
        output [31:0] w_inst_addr
14
15);
```

信号名	方向	描述
clk	1	时钟信号
reset	1	同步复位信号
i_inst_rdata [31:0]	1	i_inst_addr 对应的 32 位指令
m_data_rdata [31:0]	1	m_data_addr 对应的 32 位数据
i_inst_addr [31:0]	0	需要进行取指操作的流水级 PC (一般为 F 级)
m_data_addr [31:0]	0	数据存储器待写入地址
m_data_wdata [31:0]	0	数据存储器待写入数据
m_data_byteen [3:0]	0	字节使能信号
m_inst_addr [31:0]	0	M 级 PC
w_grf_we	0	GRF 写使能信号
w_grf_addr [4:0]	0	GRF 中待写入寄存器编号
w_grf_wdata [31:0]	0	GRF 中待写入数据
w_inst_addr [31:0]	0	W 级 PC

存储器外置

```
`timescale 1ns/1ps
 1
 2
 3
   module mips_txt;
 4
        reg clk;
 5
 6
        reg reset;
 7
       wire [31:0] i_inst_addr;
 8
       wire [31:0] i_inst_rdata;
 9
10
       wire [31:0] m_data_addr;
11
       wire [31:0] m_data_rdata;
12
       wire [31:0] m_data_wdata;
13
       wire [3 :0] m_data_byteen;
14
15
       wire [31:0] m_inst_addr;
16
17
```

```
18
       wire w_grf_we;
19
       wire [4:0] w_grf_addr;
20
       wire [31:0] w_grf_wdata;
21
       wire [31:0] w_inst_addr;
22
23
       mips uut(
24
25
            .clk(clk),
26
            .reset(reset),
27
            .i_inst_addr(i_inst_addr),
28
29
            .i_inst_rdata(i_inst_rdata),
30
            .m_data_addr(m_data_addr),
31
32
            .m_data_rdata(m_data_rdata),
            .m_data_wdata(m_data_wdata),
33
            .m_data_byteen(m_data_byteen),
34
35
36
            .m_inst_addr(m_inst_addr),
37
38
            .w_grf_we(w_grf_we),
            .w_grf_addr(w_grf_addr),
39
40
            .w_grf_wdata(w_grf_wdata),
41
42
            .w_inst_addr(w_inst_addr)
43
        );
44
45
        integer i;
        reg [31:0] fixed_addr;
46
        reg [31:0] fixed_wdata;
47
        reg [31:0] data[0:4095];
48
        reg [31:0] inst[0:4095];
49
50
51
        assign m_data_rdata = data[m_data_addr >> 2];
52
        assign i_inst_rdata = inst[(i_inst_addr - 32'h3000) >>
   2];
53
        initial begin
54
55
            $readmemh("code.txt", inst);
            for (i = 0; i < 4096; i = i + 1) data[i] <= 0;
56
57
        end
58
```

```
59
       initial begin
60
            c1k = 0;
            reset = 1;
61
            #20 reset = 0;
62
       end
63
64
       always @(*) begin
65
            fixed_wdata = data[m_data_addr >> 2];
66
67
            fixed_addr = m_data_addr & 32'hfffffffc;
68
            if (m_data_byteen[3]) fixed_wdata[31:24] =
   m_data_wdata[31:24];
69
            if (m_data_byteen[2]) fixed_wdata[23:16] =
   m_data_wdata[23:16];
70
            if (m_data_byteen[1]) fixed_wdata[15: 8] =
   m_data_wdata[15: 8];
71
            if (m_data_byteen[0]) fixed_wdata[7 : 0] =
   m_data_wdata[7 : 0];
       end
72
73
74
       always @(posedge clk) begin
            if (reset) for (i = 0; i < 4096; i = i + 1) data[i]
75
   <= 0;
76
            else if (|m_data_byteen) begin
77
                data[fixed_addr >> 2] <= fixed_wdata;</pre>
78
                $display("%d@%h: *%h <= %h", $time, m_inst_addr,</pre>
   fixed_addr, fixed_wdata);
79
                    //$display("@%h: *%h <= %h", m_inst_addr,
   fixed_addr, fixed_wdata);
80
            end
81
       end
82
       always @(posedge clk) begin
83
84
            if (~reset) begin
85
                if (w_grf_we && (w_grf_addr != 0)) begin
86
                    $display("%d@%h: $%d <= %h", $time,
   w_inst_addr, w_grf_addr, w_grf_wdata);
87
                         //$display("@%h: $%d <= %h",
   w_inst_addr, w_grf_addr, w_grf_wdata);
                end
88
89
            end
90
       end
91
```

```
92 always #2 clk <= ~clk;
93
94 endmodule</pre>
```

取指阶段 (Fetch)

PC

这里的 PC 采用下面这种方式直接**在顶层模块** mips 中实现:

```
reg [31:0] PC;
 1
 2
       initial begin
 3
            PC = 32'h00003000;
 4
 5
        end
 6
       always @(posedge clk) begin
 7
            if (reset) begin
 8
                PC <= 32'h00003000;
 9
            end
10
           else begin
11
12
                PC <= NPC_NPC;
13
            end
14
       end
```

npc.v

名称	描述	位宽	方向
Stall	暂停信号	1	1
HILO_BUSY	乘除指令阻塞信号	1	I
isHILO	乘除指令判断信号	1	I
PC	当前指令地址	32	I
imm26	26位立即数	26	1
EXT	位扩展器结果	32	1

名称	描述	位宽	方向
RD1	寄存器读数据1	32	1
nPC_sel	跳转控制信号	2	1
isSame	相等比较信号	1	I
NPC	下一条指令地址	32	0
flush	清空延迟槽信号	1	0

- 若暂停信号 Stall 有效或信号 $HILO_BUSY$ 和 isHILO **同时**有效,则 NPC 保持不变
- 若对应指令满足清空延迟槽条件,则输出清空延迟槽信号 flush 为 1

d_reg.v

名称	描述	位宽	方向
clk	时钟信号	1	1
reset	同步复位信号	1	1
Stall	暂停信号	1	1
HILO_BUSY	乘除指令阻塞信号	1	1
isHILO	乘除指令判断信号	1	1
flush	清空延迟槽	1	1
instr_in	F级指令	32	1
PC_in	F级PC	32	1
instr_out	D级指令	32	0
PC_out	D级PC	32	0

- 若暂停信号 Stall 有效或信号 $HILO_BUSY$ 和 isHILO **同时**有效,则 $instr_out$ 与 PC_out 保持不变
- 若清空延迟槽信号 flush 有效**且暂停信号** Stall **无效**,则清空 D 级寄存器

译码阶段 (Decord)

Stall

当一个指令到达 D 级后,我们需要将它的 T_{use} 值与后面每一级的 T_{new} 进行比较,并进行 A 值的校验。

- ullet 当 $T_{use} \geq T_{new}$ 时,我们可以通过**转发**来解决冒险
- 当 $T_{use} < T_{new}$ 时,我们就需要阻塞流水线

ctrl.v

名称	描述	位宽	方向
ор	指令操作码	6	1
funct	指令功能码	6	1
RegDst	GRF写地址选择信号	2	0
Ext0p	位扩展控制码	2	0
ALUSrc	ALU操作数B选择信号	1	0
ALUOP	ALU控制码	4	0
isHILO	乘除指令信号	1	0
HILOtype	乘除指令信号类型	4	0
RegWrite	寄存器写使能	1	0

名称	描述	位宽	方向
MemWrite	数据存储器写使能	1	0
MemtoReg	寄存器写数据选择信号	2	0
store0P	数据存储器写数据控制信号	2	0
Dext0P	数据存储器数据扩展信号	3	0
nPC_sel	跳转控制信号	3	0
T_use_rs	GPR[rs]的需求时间	2	0
T_use_rt	GPR[rt]的需求时间	2	0

这里采用了控制信号驱动型的集中式译码

• 控制信号

	add(addu)	sub(subu)	and(or)	slt(sltu)	addi(addiu)	andi(ori)	lui	mult/div	mt	mf	load	store	beq	bne	jal	jr	j
RegDst	rd	rd	rd	rd	rt	rt	rt	Х	χ	rd	rt	χ	χ	χ	ra	χ	χ
Ext0p	Х	Х	Х	Χ	SIGN	ZERO	HIGN	χ	χ	χ	SIGN	SIGN	SIGN	SIGN	χ	χ	χ
ALUSrc	0	0	0	0	1	1	1	0	Χ	χ	1	1	0	0	χ	χ	χ
ALUOP	ADD	SUB	AND(OR)	SLT(SLTU)	ADD	AND(OR)	ADD	χ	Χ	χ	ADD	ADD	χ	χ	χ	χ	χ
RegWrite	1	1	1	1	1	1	1	0	0	1	1	0	0	0	1	0	0
MemWrite	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0
MemtoReg	ALU	ALU	ALU	ALU	ALU	ALU	ALU	Χ	χ	HILO	DM	χ	χ	χ	PC	χ	χ
nPC_sel	PC4	PC4	PC4	PC4	PC4	PC4	PC4	PC4	PC4	PC4	PC4	PC4	BEQ	BNE	J	JR	J
T_use_rs	1	1	1	1	1	1	3	1	1	3	1	1	0	0	3	0	3
T_use_rt	1	1	1	1	3	3	3	1	3	3	3	2	0	0	3	3	3

- 1. 信号 is HILO 与 HILO type 只对指令
 - mult, multu, div, divu, mthi, mtlo, mfhi, mflo 生效,未列于表中
- 2. 信号 storeOP 只对指令 sw(2'd1), sh(2'd2), sb(2'd3) 生效,未列于表中
- 3. 信号 DextOP 只对指令 $lw(dext_lw), lh(dext_lh), lhu(dext_lhu), lb(dext_lb), lbu(dext_lbu)$

 $lw(dext_lw), lh(dext_lh), lhu(dext_lhu), lb(dext_lb), lbu(dext_lbu)$ 生效,未列于表中

- 4. 指令的需求时间 T_{use} 是指这条指令位于 D 级的时候,**再经过多少个时钟周期就必须要使用相** $m{ ilde{n}}$ **应的数据**
- 5. 实际上, T_{use} 的最大值为 2'd2 ,当指令用不到 GPR[rs] 或 GPR[rt] 时,我们将对应的置 T_{use} 为 2'd3 ,这并不会影响我们对转发和暂停的判断

grf.v

名称	描述	位宽	方向
clk	时钟信号	1	1
reset	同步复位信号	1	1
RegWrite	寄存器写使能	1	1
PC	当前指令的地址	32	1
A1	读地址1	5	1
A2	读地址2	5	1
A3	读地址3	5	1
WD	写数据	32	1
RD1	输出A1指定的寄存器数据	32	0
RD2	输出A2指定的寄存器数据	32	0

ext.v

• 端口定义

名称	描述	位宽	方向
imm16	16位立即数	16	1
Ext0P	位扩展控制码	2	1
EXT_Result	位扩展结果	32	0

cmp.v

• 端口定义

名称	描述	位宽	方向
GRF_RD1	GRF读数据1	32	1
GRF_RD2	GRF读数据2	32	1
isSame	相等比较信号	1	0

• 这里添加一个 CMP 模块是为了将B **类跳转指令的**判定**提前至** D **级**来进行,不再使用 E 级 的 ALU 来进行判定

e_reg.v

名称	描述	位宽	方向
clk	时钟信号	1	1
reset	同步复位信号	1	1
Stall	暂停信号	1	1
HILO_BUSY	乘除指令阻塞信号	1	1
isHILO	乘除指令判断信号	1	1
PC_in	D级PC	32	1
ор	D级指令操作码	6	1
funct	D级指令功能码	6	1
shamt_in	D级shamt	5	1
ALUSrc_in	D级ALUSrc	1	1
ALUOP_in	D级ALUOP	4	1
RegWrite_in	D级RegWrite	1	1
MemtoReg_in	D级MemtoReg	2	1
storeOP_in	D级storeOP	2	1
DextOP_in	D级DextOP	3	1
A1_in	D级寄存器读地址1	5	1
A2_in	D级寄存器读地址2	5	1
GRF_RD1_in	D级寄存器读数据1	32	1
GRF_RD2_in	D级寄存器读数据2	32	1
A3_in	D级寄存器写地址	5	1
EXT_Result_in	D级位扩展结果	32	1
PC_out	E级PC	32	0
shamt_out	E级shamt	5	0

名称	描述	位宽	方向
T_new	E级指令供给时间	2	0
ALUSrc_out	E级ALUSrc	1	0
ALUOP_out	E级ALUOP	4	0
RegWrite_out	E级RegWrite	1	0
MemtoReg_out	E级MemtoReg	2	0
storeOP	E级storeOP	2	0
DextOP	E级DextOP	3	0
A1_out	E级寄存器读地址1	5	0
A2_out	E级寄存器读地址2	5	0
GRF_RD1_out	E级寄存器读数据1	32	0
GRF_RD2_out	E级寄存器读数据2	32	0
A3_out	E级寄存器写地址	5	0
EXT_Result_out	E级位扩展结果	32	0

- 指令的供给时间 T_{new} 是指位于**某个流水级**的**某个指令**,它经过多少个时钟周期可以算出结果并且存储到流水级寄存器里
- 若暂停信号 Stall 有效或信号 HILO_BUSY 和 isHILO **同时**有效,则清空 E_REG (效果同reset)

执行阶段 (Excute)

alu.v

名称	描述	位宽	方向
Α	操作数A	32	1
В	操作数B	32	1
shamt	移位数	5	1
ALU0p	ALU控制码	4	1

名称	描述	位宽	方向
С	运算结果	32	0

md.v

• 端口定义

名称	描述	位宽	方向
clk	时钟信号	1	1
reset	同步复位信号	1	1
HILOtype	乘除指令类型	4	1
Α	操作数A	32	1
В	操作数B	32	1
HILO_BUSY	乘除模块BUSY信号	1	0
HILO	乘除模块输出	32	0

- 1. 乘除指令 (mult, multu, div, divu) 会产生有效一个周期的 start 信号
- 2. 乘法信号会在 start 后产生有效5个周期的 busy 信号,除法信号会在 start 后产生有效10个周期的 busy 信号
- 3. 在 busy 的最后一个周期才会将计算结果写入 HI/LO 寄存器

m_meg.v

名称	描述	位宽	方向
clk	时钟信号	1	1
reset	同步复位信号	1	1
PC_in	E级PC	32	I
T_new_in	E级指令供给时间	2	I
RegWrite_in	E级RegWrite	1	1
MemtoReg_in	E级MemtoReg	2	I

名称	描述	位宽	方向
storeOP_in	E级storeOP	2	1
DextOP_in	E级DextOP	3	I
A1_in	E级寄存器读地址1	5	1
A2_in	E级寄存器读地址2	5	1
A3_in	E级寄存器写地址	5	1
ALU_C_in	E级ALU计算结果	32	1
GRF_RD2_in	E级寄存器读数据2	32	1
PC_out	M级PC	32	0
T_new_out	M级指令供给时间	2	0
RegWrite_out	M级RegWrite	1	0
MemtoReg_out	M级MemtoReg	2	0
storeOP_out	M级storeOP	2	0
DextOP_out	M级DextOP	3	0
A1_out	M级寄存器读地址1	5	0
A2_out	M级寄存器读地址2	5	0
A3_out	M级寄存器写地址	5	0
ALU_C_out	M级ALU计算结果	32	0
GRF_RD2_out	M级寄存器读数据2	32	0

存储阶段 (Memory)

dext.v

名称	描述	位宽	方向
Α	数据存储器读地址的低2位	2	1
D_in	数据存储器读地址	32	1

名称	描述	位宽	方向
dext0P	数据扩展信号	3	1
D_out	数据扩展结果	32	0

w_reg.v

• 端口定义

名称	描述	位宽	方向
clk	时钟信号	1	1
reset	同步复位信号	1	1
PC_in	M级PC	32	1
T_new_in	M级指令供给时间	2	1
RegWrite_in	M级RegWrite	1	1
MemtoReg_in	M级MemtoReg	2	1
A3_in	M级寄存器写地址	5	1
ALU_C_in	M级ALU计算结果	32	1
DM_RD_in	M级DM读数据	32	1
PC_out	W级PC	32	0
T_new_out	W级指令供给时间	2	0
RegWrite_out	W级RegWrite	1	0
MemtoReg_out	W级MemtoReg	2	0
A3_out	W级寄存器写地址	5	0
ALU_C_out	W级ALU计算结果	32	0
DM_RD_out	W级DM读数据	32	0

思考题

1. 为什么需要有单独的乘除法部件而不是整合进 ALU? 为何需要有独立的 HI、LO 寄存器?


答:乘除法需要若干个周期来完成,且需要将计算结果存入 HI、LO 寄存器中。 HI、LO 的值只有在遇到 mfhi,mflo 指令时才取出,且遇到 mthi,mtlo 指令时要将数据存入 HI、LO 寄存器中。

2. 真实的流水线 CPU 是如何使用实现乘除法的? 请查阅相关资料进行简单说明。

答:

。 乘法


32位被乘数寄存器(简称A)初始化为乘法运算的被乘数, 64位积寄存器 (简称B)高32位置零, 用来存放乘积, 低32位初始化为乘数。进行32次迭代, 对于每次迭代:



有符号乘法只需另外计算符号位即可

。 除法

32位商寄存器全部置零,32位除数寄存器填充32位除数,65位余数寄存器左半部分置零,右半部分填充32位被除数。处理结构图:



有符号除法只需另外计算符号位即可

3. 请结合自己的实现分析, 你是如何处理 Busy 信号带来的周期阻塞的?

答:mult, multu, div, divu 指令会让乘除法模块产生有效一个时钟周期的start信号和相应的有效5或10个周期的busy信号,当

 $HILO_BUSY = start|busy$ 有效时,会让乘除法指令在 NPC 、 D_REG 模块阻塞一个周期,并清空 E_REG 。

- 4. 请问采用字节使能信号的方式处理写指令有什么好处?(提示:从清晰性、统一性等角度考虑) 答:从清晰性来说,采用字节使能信号能够清晰地显示当前指令要写哪些字节;从统一性来说, 字节使能信号将写使能信号和字节控制信号统一起来,使得写宽度不同的指令可以共用该信号。
- 5. 请思考,我们在按字节读和按字节写时,实际从 DM 获得的数据和向 DM 写入的数据是否是一字节? 在什么情况下我们按字节读和按字节写的效率会高于按字读和按字写呢?

- 答:在按字节读和按字节写时,实际从 DM 获得的数据和向 DM 写入的数据并不是一字节,而是一字。当 DM 的单位容量不为 32bits ,而是 8bits 时,按字节读写的效率高于按字读写。
- 6. 为了对抗复杂性你采取了哪些抽象和规范手段?这些手段在译码和处理数据冲突的时候有什么样的特点与帮助?
 - 答:将各种控制信号的不同取值用宏来表示,而且这些宏的命名带有其对应的控制信号名。这样能够直观地识别、读写各个控制信号的取值以及含义。
- 7. 在本实验中你遇到了哪些不同指令类型组合产生的冲突? 你又是如何解决的? 相应的测试样例是 什么样的?
 - 答: 和P5一样,不同指令的 T_{use} 与 T_{new} 不同,产生不同的冲突。利用条件转发来解决。
- 8. 如果你是手动构造的样例,请说明构造策略,说明你的测试程序如何保证**覆盖**了所有需要测试的情况;如果你是**完全随机**生成的测试样例,请思考完全随机的测试程序有何不足之处;如果你在生成测试样例时采用了**特殊的策略**,比如构造连续数据冒险序列,请你描述一下你使用的策略如何**结合了随机性**达到强测的效果。
 - 答:手动构造样例,根据转发时发送数据和接收数据的流水级寄存器不同,来构造不同类型的测试样例。