

P6_CPU_Document

流水线架构

阶段	简称	功能概述
取指阶段 (Fetch)	F	从指令存储器中读取指令
译码阶段 (Decode)	D	从寄存器文件中读取源操作数并对指令译码以便得到控制信号
执行阶段 (Execute)	E	使用 ALU 执行计算
存储阶段 (Memory)	M	读或写数据存储器
写回阶段 (Writeback)	W	将结果写回到寄存器文件

- 流水线寄存器以其供给数据的流水级的简称命名

顶层模块

mips.v

接口定义如下:

```
1 module mips(  
2     input clk,  
3     input reset,  
4     input [31:0] i_inst_rdata,  
5     input [31:0] m_data_rdata,  
6     output [31:0] i_inst_addr,  
7     output [31:0] m_data_addr,  
8     output [31:0] m_data_wdata,  
9     output [3 :0] m_data_byteen,  
10    output [31:0] m_inst_addr,  
11    output w_grf_we,  
12    output [4:0] w_grf_addr,  
13    output [31:0] w_grf_wdata,  
14    output [31:0] w_inst_addr  
15 );
```

信号名	方向	描述
-----	----	----

信号名	方向	描述
<i>clk</i>	<i>I</i>	时钟信号
<i>reset</i>	<i>I</i>	同步复位信号
<i>i_inst_rdata</i> [31:0]	<i>I</i>	<i>i_inst_addr</i> 对应的 32 位指令
<i>m_data_rdata</i> [31:0]	<i>I</i>	<i>m_data_addr</i> 对应的 32 位数据
<i>i_inst_addr</i> [31:0]	<i>O</i>	需要进行取指操作的流水级 PC（一般为 F 级）
<i>m_data_addr</i> [31:0]	<i>O</i>	数据存储器待写入地址
<i>m_data_wdata</i> [31:0]	<i>O</i>	数据存储器待写入数据
<i>m_data_byteen</i> [3:0]	<i>O</i>	字节使能信号
<i>m_inst_addr</i> [31:0]	<i>O</i>	M 级 PC
<i>w_grf_we</i>	<i>O</i>	GRF 写使能信号
<i>w_grf_addr</i> [4:0]	<i>O</i>	GRF 中待写入寄存器编号
<i>w_grf_wdata</i> [31:0]	<i>O</i>	GRF 中待写入数据
<i>w_inst_addr</i> [31:0]	<i>O</i>	W 级 PC

存储器外置

```

1  `timescale 1ns/1ps
2
3  module mips_txt;
4
5      reg clk;
6      reg reset;
7
8      wire [31:0] i_inst_addr;
9      wire [31:0] i_inst_rdata;
10
11     wire [31:0] m_data_addr;
12     wire [31:0] m_data_rdata;
13     wire [31:0] m_data_wdata;
14     wire [3 :0] m_data_byteen;
15
16     wire [31:0] m_inst_addr;
17

```

```

18     wire w_grf_we;
19     wire [4:0] w_grf_addr;
20     wire [31:0] w_grf_wdata;
21
22     wire [31:0] w_inst_addr;
23
24     mips uut(
25         .clk(clk),
26         .reset(reset),
27
28         .i_inst_addr(i_inst_addr),
29         .i_inst_rdata(i_inst_rdata),
30
31         .m_data_addr(m_data_addr),
32         .m_data_rdata(m_data_rdata),
33         .m_data_wdata(m_data_wdata),
34         .m_data_byteen(m_data_byteen),
35
36         .m_inst_addr(m_inst_addr),
37
38         .w_grf_we(w_grf_we),
39         .w_grf_addr(w_grf_addr),
40         .w_grf_wdata(w_grf_wdata),
41
42         .w_inst_addr(w_inst_addr)
43     );
44
45     integer i;
46     reg [31:0] fixed_addr;
47     reg [31:0] fixed_wdata;
48     reg [31:0] data[0:4095];
49     reg [31:0] inst[0:4095];
50
51     assign m_data_rdata = data[m_data_addr >> 2];
52     assign i_inst_rdata = inst[(i_inst_addr - 32'h3000) >>
53 2];
54
55     initial begin
56         $readmemh("code.txt", inst);
57         for (i = 0; i < 4096; i = i + 1) data[i] <= 0;
58     end

```

```

59     initial begin
60         clk = 0;
61         reset = 1;
62         #20 reset = 0;
63     end
64
65     always @(*) begin
66         fixed_wdata = data[m_data_addr >> 2];
67         fixed_addr = m_data_addr & 32'hfffffff0;
68         if (m_data_byteen[3]) fixed_wdata[31:24] =
m_data_wdata[31:24];
69         if (m_data_byteen[2]) fixed_wdata[23:16] =
m_data_wdata[23:16];
70         if (m_data_byteen[1]) fixed_wdata[15: 8] =
m_data_wdata[15: 8];
71         if (m_data_byteen[0]) fixed_wdata[7 : 0] =
m_data_wdata[7 : 0];
72     end
73
74     always @(posedge clk) begin
75         if (reset) for (i = 0; i < 4096; i = i + 1) data[i]
<= 0;
76         else if (!m_data_byteen) begin
77             data[fixed_addr >> 2] <= fixed_wdata;
78             $display("%d@%h: *%h <= %h", $time, m_inst_addr,
fixed_addr, fixed_wdata);
79             //$display("@%h: *%h <= %h", m_inst_addr,
fixed_addr, fixed_wdata);
80         end
81     end
82
83     always @(posedge clk) begin
84         if (~reset) begin
85             if (w_grf_we && (w_grf_addr != 0)) begin
86                 $display("%d@%h: $%d <= %h", $time,
w_inst_addr, w_grf_addr, w_grf_wdata);
87                 //$display("@%h: $%d <= %h",
w_inst_addr, w_grf_addr, w_grf_wdata);
88             end
89         end
90     end
91

```

```

92     always #2 clk <= ~clk;
93
94 endmodule

```

取指阶段 (Fetch)

PC

这里的 *PC* 采用下面这种方式直接在顶层模块 *mips* 中实现：

```

1  reg [31:0] PC;
2
3  initial begin
4      PC = 32'h00003000;
5  end
6
7  always @(posedge clk) begin
8      if (reset) begin
9          PC <= 32'h00003000;
10     end
11     else begin
12         PC <= NPC_NPC;
13     end
14 end

```

npc.v

- 端口定义

名称	描述	位宽	方向
<i>Stall</i>	暂停信号	1	/
<i>HILO_BUSY</i>	乘除指令阻塞信号	1	/
<i>isHILO</i>	乘除指令判断信号	1	/
<i>PC</i>	当前指令地址	32	/
<i>imm26</i>	26位立即数	26	/
<i>EXT</i>	位扩展器结果	32	/

名称	描述	位宽	方向
<i>RD1</i>	寄存器读数据1	32	1
<i>nPC_sel</i>	跳转控制信号	2	1
<i>isSame</i>	相等比较信号	1	1
<i>NPC</i>	下一条指令地址	32	0
<i>flush</i>	清空延迟槽信号	1	0

- 若暂停信号 *Stall* 有效或信号 *HILO_BUSY* 和 *isHILO* 同时有效, 则 *NPC* 保持不变
- 若对应指令满足清空延迟槽条件, 则输出清空延迟槽信号 *flush* 为 1

d_reg.v

- 端口定义

名称	描述	位宽	方向
<i>clk</i>	时钟信号	1	1
<i>reset</i>	同步复位信号	1	1
<i>Stall</i>	暂停信号	1	1
<i>HILO_BUSY</i>	乘除指令阻塞信号	1	1
<i>isHILO</i>	乘除指令判断信号	1	1
<i>flush</i>	清空延迟槽	1	1
<i>instr_in</i>	F级指令	32	1
<i>PC_in</i>	F级PC	32	1
<i>instr_out</i>	D级指令	32	0
<i>PC_out</i>	D级PC	32	0

- 若暂停信号 *Stall* 有效或信号 *HILO_BUSY* 和 *isHILO* 同时有效, 则 *instr_out* 与 *PC_out* 保持不变
- 若清空延迟槽信号 *flush* 有效且暂停信号 *Stall* 无效, 则清空 D 级寄存器

译码阶段 (Decord)

Stall

当一个指令到达 D 级后, 我们需要将它的 T_{use} 值与后面每一级的 T_{new} 进行比较, 并进行 A 值的校验。

- 当 $T_{use} \geq T_{new}$ 时, 我们可以通过转发来解决冒险
- 当 $T_{use} < T_{new}$ 时, 我们就需要阻塞流水线

```
1    assign Stall_RS = (((T_use_rs < T_new_E) & (rs == A3_E) &
2    RegWrite_E) |
3    (((T_use_rs < T_new_M) & (rs == A3_M) &
4    RegWrite_M))) &
5    (rs != 5'd0);
6    assign Stall_RT = (((T_use_rt < T_new_E) & (rt == A3_E) &
7    RegWrite_E) |
8    (((T_use_rt < T_new_M) & (rt == A3_M) &
9    RegWrite_M))) &
10   (rt != 5'd0);
11   assign Stall = Stall_RS | Stall_RT;
```

ctrl.v

- 端口定义

名称	描述	位宽	方向
<i>op</i>	指令操作码	6	<i>I</i>
<i>funct</i>	指令功能码	6	<i>I</i>
<i>RegDst</i>	GRF写地址选择信号	2	<i>O</i>
<i>ExtOp</i>	位扩展控制码	2	<i>O</i>
<i>ALUSrc</i>	ALU操作数B选择信号	1	<i>O</i>
<i>ALUOP</i>	ALU控制码	4	<i>O</i>
<i>isHILO</i>	乘除指令信号	1	<i>O</i>
<i>HILOtype</i>	乘除指令信号类型	4	<i>O</i>
<i>RegWrite</i>	寄存器写使能	1	<i>O</i>

名称	描述	位宽	方向
<i>MemWrite</i>	数据存储器写使能	1	0
<i>MemtoReg</i>	寄存器写数据选择信号	2	0
<i>storeOP</i>	数据存储器写数据控制信号	2	0
<i>DextOP</i>	数据存储器数据扩展信号	3	0
<i>nPC_sel</i>	跳转控制信号	3	0
<i>T_use_rs</i>	$GPR[rs]$ 的需求时间	2	0
<i>T_use_rt</i>	$GPR[rt]$ 的需求时间	2	0

这里采用了控制信号驱动型的集中式译码

- 控制信号

	<i>add(addu)</i>	<i>sub(subu)</i>	<i>and(or)</i>	<i>sll(sltu)</i>	<i>addl(addiu)</i>	<i>andl(orl)</i>	<i>lui</i>	<i>mult/div</i>	<i>mt</i>	<i>mf</i>	<i>load</i>	<i>store</i>	<i>beq</i>	<i>bne</i>	<i>jal</i>	<i>jr</i>	<i>j</i>
<i>RegDst</i>	<i>rd</i>	<i>rd</i>	<i>rd</i>	<i>rd</i>	<i>rt</i>	<i>rt</i>	<i>rt</i>	X	X	<i>rd</i>	<i>rt</i>	X	X	X	<i>ra</i>	X	X
<i>ExtOp</i>	X	X	X	X	SIGN	ZERO	HIGN	X	X	X	SIGN	SIGN	SIGN	SIGN	X	X	X
<i>ALUSrc</i>	0	0	0	0	1	1	1	0	X	X	1	1	0	0	X	X	X
<i>ALUOP</i>	ADD	SUB	AND(OR)	SLT(SLTU)	ADD	AND(OR)	ADD	X	X	X	ADD	ADD	X	X	X	X	X
<i>RegWrite</i>	1	1	1	1	1	1	1	0	0	1	1	0	0	0	1	0	0
<i>MemWrite</i>	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0
<i>MemtoReg</i>	ALU	ALU	ALU	ALU	ALU	ALU	ALU	X	X	HILO	DM	X	X	X	PC	X	X
<i>nPC_sel</i>	PC4	PC4	PC4	PC4	PC4	PC4	PC4	PC4	PC4	PC4	PC4	PC4	PC4	BEQ	BNE	J	JR
<i>T_use_rs</i>	1	1	1	1	1	1	3	1	1	3	1	1	0	0	3	0	3
<i>T_use_rt</i>	1	1	1	1	3	3	3	1	3	3	3	2	0	0	3	3	3

1. 信号 *isHILO* 与 *HILOtype* 只对指令

mult, *multu*, *div*, *divu*, *mthi*, *mtlo*, *mfhi*, *mflo* 生效, 未列于表中

2. 信号 *storeOP* 只对指令 *sw*(2'd1), *sh*(2'd2), *sb*(2'd3) 生效, 未列于表中

3. 信号 *DextOP* 只对指令

lw(*dext_lw*), *lh*(*dext_lh*), *lhu*(*dext_lhu*), *lb*(*dext_lb*), *lbu*(*dext_lbu*) 生效, 未列于表中

4. 指令的需求时间 T_{use} 是指这条指令位于 *D* 级的时候, 再经过多少个时钟周期就必须要使用相应的数据

5. 实际上, T_{use} 的最大值为 2'd2, 当指令用不到 $GPR[rs]$ 或 $GPR[rt]$ 时, 我们将对应的置 T_{use} 为 2'd3, 这并不会影响我们对转发和暂停的判断

grf.v

- 端口定义

名称	描述	位宽	方向
<i>clk</i>	时钟信号	1	I
<i>reset</i>	同步复位信号	1	I
<i>RegWrite</i>	寄存器写使能	1	I
<i>PC</i>	当前指令的地址	32	I
<i>A1</i>	读地址1	5	I
<i>A2</i>	读地址2	5	I
<i>A3</i>	读地址3	5	I
<i>WD</i>	写数据	32	I
<i>RD1</i>	输出A1指定的寄存器数据	32	O
<i>RD2</i>	输出A2指定的寄存器数据	32	O

ext.v

- 端口定义

名称	描述	位宽	方向
<i>imm16</i>	16位立即数	16	I
<i>ExtOP</i>	位扩展控制码	2	I
<i>EXT_Result</i>	位扩展结果	32	O

cmp.v

- 端口定义

名称	描述	位宽	方向
<i>GRF_RD1</i>	GRF读数据1	32	I
<i>GRF_RD2</i>	GRF读数据2	32	I
<i>isSame</i>	相等比较信号	1	O

- 这里添加一个 *CMP* 模块是为了将 *B* 类跳转指令的判定提前至 *D* 级来进行，不再使用 *E* 级的 *ALU* 来进行判定

e_reg.v

- 端口定义

名称	描述	位宽	方向
<i>clk</i>	时钟信号	1	I
<i>reset</i>	同步复位信号	1	I
<i>Stall</i>	暂停信号	1	I
<i>HILO_BUSY</i>	乘除指令阻塞信号	1	I
<i>isHILO</i>	乘除指令判断信号	1	I
<i>PC_in</i>	D级PC	32	I
<i>op</i>	D级指令操作码	6	I
<i>funct</i>	D级指令功能码	6	I
<i>shamt_in</i>	D级shamt	5	I
<i>ALUSrc_in</i>	D级ALUSrc	1	I
<i>ALUOP_in</i>	D级ALUOP	4	I
<i>RegWrite_in</i>	D级RegWrite	1	I
<i>MemtoReg_in</i>	D级MemtoReg	2	I
<i>storeOP_in</i>	D级storeOP	2	I
<i>DextOP_in</i>	D级DextOP	3	I
<i>A1_in</i>	D级寄存器读地址1	5	I
<i>A2_in</i>	D级寄存器读地址2	5	I
<i>GRF_RD1_in</i>	D级寄存器读数据1	32	I
<i>GRF_RD2_in</i>	D级寄存器读数据2	32	I
<i>A3_in</i>	D级寄存器写地址	5	I
<i>EXT_Result_in</i>	D级位扩展结果	32	I
<i>PC_out</i>	E级PC	32	O
<i>shamt_out</i>	E级shamt	5	O

名称	描述	位宽	方向
T_{new}	E级指令供给时间	2	0
ALUSrc_out	E级ALUSrc	1	0
ALUOP_out	E级ALUOP	4	0
RegWrite_out	E级RegWrite	1	0
MemtoReg_out	E级MemtoReg	2	0
storeOP	E级storeOP	2	0
DextOP	E级DextOP	3	0
A1_out	E级寄存器读地址1	5	0
A2_out	E级寄存器读地址2	5	0
GRF_RD1_out	E级寄存器读数据1	32	0
GRF_RD2_out	E级寄存器读数据2	32	0
A3_out	E级寄存器写地址	5	0
EXT_Result_out	E级位扩展结果	32	0

- 指令的供给时间 T_{new} 是指位于某个流水级的某个指令，它经过多少个时钟周期可以算出结果并且存储到流水级寄存器里
- 若暂停信号 $Stall$ 有效或信号 $HILO_BUSY$ 和 $isHILO$ 同时有效，则清空 E_REG (效果同 $reset$)

执行阶段 (Excute)

alu.v

- 端口定义

名称	描述	位宽	方向
A	操作数A	32	I
B	操作数B	32	I
shamt	移位数	5	I
ALUOp	ALU控制码	4	I

名称	描述	位宽	方向
C	运算结果	32	0

md.v

- 端口定义

名称	描述	位宽	方向
clk	时钟信号	1	1
reset	同步复位信号	1	1
HILOtype	乘除指令类型	4	1
A	操作数A	32	1
B	操作数B	32	1
HILO_BUSY	乘除模块BUSY信号	1	0
HILO	乘除模块输出	32	0

1. 乘除指令 (*mult*, *multu*, *div*, *divu*) 会产生有效一个周期的 *start* 信号
2. 乘法信号会在 *start* 后产生有效5个周期的 *busy* 信号, 除法信号会在 *start* 后产生有效10个周期的 *busy* 信号
3. 在 *busy* 的最后一个周期才会将计算结果写入 *HI/LO* 寄存器

m_meg.v

- 端口定义

名称	描述	位宽	方向
clk	时钟信号	1	1
reset	同步复位信号	1	1
PC_in	E级PC	32	1
T_new_in	E级指令供给时间	2	1
RegWrite_in	E级RegWrite	1	1
MemtoReg_in	E级MemtoReg	2	1

名称	描述	位宽	方向
<i>storeOP_in</i>	<i>E级storeOP</i>	2	<i>I</i>
<i>DextOP_in</i>	<i>E级DextOP</i>	3	<i>I</i>
<i>A1_in</i>	<i>E级寄存器读地址1</i>	5	<i>I</i>
<i>A2_in</i>	<i>E级寄存器读地址2</i>	5	<i>I</i>
<i>A3_in</i>	<i>E级寄存器写地址</i>	5	<i>I</i>
<i>ALU_C_in</i>	<i>E级ALU计算结果</i>	32	<i>I</i>
<i>GRF_RD2_in</i>	<i>E级寄存器读数据2</i>	32	<i>I</i>
<i>PC_out</i>	<i>M级PC</i>	32	<i>O</i>
<i>T_new_out</i>	<i>M级指令供给时间</i>	2	<i>O</i>
<i>RegWrite_out</i>	<i>M级RegWrite</i>	1	<i>O</i>
<i>MemtoReg_out</i>	<i>M级MemtoReg</i>	2	<i>O</i>
<i>storeOP_out</i>	<i>M级storeOP</i>	2	<i>O</i>
<i>DextOP_out</i>	<i>M级DextOP</i>	3	<i>O</i>
<i>A1_out</i>	<i>M级寄存器读地址1</i>	5	<i>O</i>
<i>A2_out</i>	<i>M级寄存器读地址2</i>	5	<i>O</i>
<i>A3_out</i>	<i>M级寄存器写地址</i>	5	<i>O</i>
<i>ALU_C_out</i>	<i>M级ALU计算结果</i>	32	<i>O</i>
<i>GRF_RD2_out</i>	<i>M级寄存器读数据2</i>	32	<i>O</i>

存储阶段（Memory）

dext.v

- 端口定义

名称	描述	位宽	方向
<i>A</i>	数据存储器读地址的低2位	2	<i>I</i>
<i>D_in</i>	数据存储器读地址	32	<i>I</i>

名称	描述	位宽	方向
<i>dextOP</i>	数据扩展信号	3	I
<i>D_out</i>	数据扩展结果	32	O

w_reg.v

- 端口定义

名称	描述	位宽	方向
<i>clk</i>	时钟信号	1	I
<i>reset</i>	同步复位信号	1	I
<i>PC_in</i>	M级PC	32	I
<i>T_new_in</i>	M级指令供给时间	2	I
<i>RegWrite_in</i>	M级RegWrite	1	I
<i>MemtoReg_in</i>	M级MemtoReg	2	I
<i>A3_in</i>	M级寄存器写地址	5	I
<i>ALU_C_in</i>	M级ALU计算结果	32	I
<i>DM_RD_in</i>	M级DM读数据	32	I
<i>PC_out</i>	W级PC	32	O
<i>T_new_out</i>	W级指令供给时间	2	O
<i>RegWrite_out</i>	W级RegWrite	1	O
<i>MemtoReg_out</i>	W级MemtoReg	2	O
<i>A3_out</i>	W级寄存器写地址	5	O
<i>ALU_C_out</i>	W级ALU计算结果	32	O
<i>DM_RD_out</i>	W级DM读数据	32	O

思考题

1. 为什么需要有单独的乘除法部件而不是整合进 ALU？为何需要有独立的 HI、LO 寄存器？


答：乘除法需要若干个周期来完成，且需要将计算结果存入 HI、LO 寄存器中。HI、LO 的值只有在遇到 *mfhi*, *mflo* 指令时才取出，且遇到 *mtthi*, *mtlo* 指令时要将数据存入 HI、LO 寄存器中。

2. 真实的流水线 CPU 是如何使用实现乘除法的？请查阅相关资料进行简单说明。

答：

- 乘法


32位被乘数寄存器(简称A)初始化为乘法运算的被乘数，64位积寄存器(简称B)高32位置零，用来存放乘积，低32位初始化为乘数。进行32次迭代，对于每次迭代：



有符号乘法只需另外计算符号位即可

- 除法

32位商寄存器全部置零，32位除数寄存器填充32位除数，65位余数寄存器左半部分置零，右半部分填充32位被除数。处理结构图：



有符号除法只需另外计算符号位即可

3. 请结合自己的实现分析, 你是如何处理 *Busy* 信号带来的周期阻塞的?

答: *mult, multu, div, divu* 指令会让乘除法模块产生有效一个时钟周期的 *start* 信号和相应的有效 5 或 10 个周期的 *busy* 信号, 当 $HILO_BUSY = start|busy$ 有效时, 会让乘除法指令在 *NPC*、*D_REG* 模块阻塞一个周期, 并清空 *E_REG*。

4. 请问采用字节使能信号的方式处理写指令有什么好处? (提示: 从清晰性、统一性等角度考虑)

答: 从清晰性来说, 采用字节使能信号能够清晰地显示当前指令要写哪些字节; 从统一性来说, 字节使能信号将写使能信号和字节控制信号统一起来, 使得写宽度不同的指令可以共用该信号。

5. 请思考, 我们在按字节读和按字节写时, 实际从 *DM* 获得的数据和向 *DM* 写入的数据是否是一字节? 在什么情况下我们按字节读和按字节写的效率会高于按字读和按字写呢?

答：在按字节读和按字节写时，实际从 DM 获得的数据和向 DM 写入的数据并不是一字节，而是一字。当 DM 的单位容量不为 $32bits$ ，而是 $8bits$ 时，按字节读写的效率高于按字读写。

6. 为了对抗复杂性你采取了哪些抽象和规范手段？这些手段在译码和处理数据冲突的时候有什么样的特点与帮助？

答：将各种控制信号的不同取值用宏来表示，而且这些宏的命名带有其对应的控制信号名。这样能够直观地识别、读写各个控制信号的取值以及含义。

7. 在本实验中你遇到了哪些不同指令类型组合产生的冲突？你又是如何解决的？相应的测试样例是什么样的？

答：和 P5 一样，不同指令的 T_{use} 与 T_{new} 不同，产生不同的冲突。利用条件转发来解决。

8. 如果你是手动构造的样例，请说明构造策略，说明你的测试程序如何保证覆盖所有需要测试的情况；如果你是**完全随机**生成的测试样例，请思考完全随机的测试程序有何不足之处；如果你在生成测试样例时采用了**特殊的策略**，比如构造连续数据冒险序列，请你描述一下你使用的策略如何**结合了随机性**达到强测的效果。

答：手动构造样例，根据转发时发送数据和接收数据的流水级寄存器不同，来构造不同类型的测试样例。