ОИЦЭ (ПС4) 7. Триггеры

Триггерами называют устройства, способные длительно оставаться в одном из двух устойчивых состояний и переходить из одного состояния в другое под действием внешних сигналов. Триггеры являются простейшими *последовательностными* устройствами. В отличие от комбинационных цифровых устройств, выходные сигналы последовательностных устройств зависят не только от входных сигналов в данный момент времени, но и от предыдущих состояний устройства, таким образом последовательностные устройства обладают памятью. На основе триггеров различных типов создаются более сложные последовательностные устройства (регистры, счётчики импульсов и др.).

Основой любого триггера является так называемая бистабильная ячейка, которая может быть простроена на двух инвертирующих элементах (транзисторных ключах, логических элементах). При этом выход одного из инверторов соединяется с входом другого, таким образом в схеме триггера создаются обратные связи, благодаря которым обеспечиваются два устойчивых состояния триггера. При нормальной работе бистабильной ячейки на выходе одного элемента напряжение имеет высокий уровень, на выходе другого — низкий. Подача входных сигналов, в результате которой на выходе одного из элементов появляется напряжение высокого или низкого уровней, может соответствовать записи в триггер 1 или 0. Входы триггера подразделяются на информационные и управляющие. На информационные входы подается информация, записываемая в триггер. На управляющие входы подаются сигналы, изменяющие режим работы триггера, определяющие момент записи информации и др.

Классификация триггеров

По способу ввода информации

- 1) асинхронные триггеры, в которых изменение состояния триггера (запись информации) происходит в момент подачи сигналов на информационные входы;
- 2) синхронные триггеры, в которых изменение состояния триггера зависит от сигналов на информационных входах, но происходит в момент подачи импульса на тактовый вход (С-вход), т. е. синхронизируется с тактовыми импульсами (ТИ).

Синхронные триггеры делятся на

- статические триггеры или триггеры с потенциальным управлением (изменение состояния триггера происходит в момент, когда напряжение на С-входе превышает пороговый уровень);
- триггеры с динамическим управлением (изменение состояния триггера происходит по фронту или спаду тактового импульса);
- двухступенчатые триггеры: строятся на основе двух статических триггеров, но срабатывают по спаду тактового импульса.

По выполняемой функции различают следующие типы триггеров:


- 1) RS-триггеры: имеют 2 информационных входа S и R; при подаче 1 на вход S («Set», установка) в триггер записывается 1, при подаче 1 на вход R («Reset», сброс) в триггер записывается 0;
- 2) JK-триггеры: имеют 2 информационных входа J и K, работают аналогично RS-триггерам, но не имеют запрещенных состояний (см. ниже);
- 3) D-триггеры: имеют один информационный вход D;
- 4) Т-триггеры: имеют только тактовый вход, в момент подачи тактового импульса изменяют состояние на противоположное.

Асинхронные RS-триггеры

Простейший RS-триггер может быть построен на двух элементах 2ИЛИ-НЕ (рис. 7.1). Элементы DD1 и DD2 образуют бистабильную ячейку. Выход одного из элементов соединён с одним из входов другого. Режимы работы триггера отражены с его сокращённой таблице истинности, а работу триггера можно проследить по приведенным временным диаграммам, построенным в соответствии с таблицей истинности. Предыдущее состояние в таблице соответствует индексу t, последующее состояние – индексу t+1.

Рис.7.1. Асинхронный RS-триггер: схема на логических элементах ИЛИ-НЕ, обозначение на схемах, временные диаграммы работы, сокращенная таблица истинности.

Исходное состояние триггера: S=R=0, Q=0, $\overline{Q}=1$ (на схеме символы 1 и 0 малой высоты)



В момент t_1 на S-вход подается 1, но на выходе DD1 (а значит на втором входе DD2) в этот момент ещё сохраняется 0. На входах DD2 имеем 0 и 1, на его выходе появляется \overline{Q} =0, переходящий на вход DD1. Так как на входах DD1 0 и 0, на его выходе появляется Q= 1. На выходе DD2 сохраняется 0 (т.к. на его входах 1 и 1). Таким образом, происходит запись 1 в триггер. На схеме для этого состояния даны символы 1 и 0 большей высоты, для следующих состояний символы чередуются по высоте.

В момент t_2 на S-вход подается 0, т. е. вновь S=R=0, что должно соответствовать режиму хранения. На входах DD1 0 и 0, поэтому сохраняется Q=1; на входах DD2 1 и 0, поэтому $\overline{Q}=0$. Состояние триггера не изменилось (хранение 1).

В момент t_3 на R-вход подается 1, но на выходе DD2 (а значит на втором входе DD1) в этот момент ещё сохраняется 0. На входах DD1 имеем 0 и 1, следовательно на его выходе появляется Q =0, переходящий на вход DD2. На входах DD2 имеем 0 и 0, поэтому на его выходе появляется \overline{Q} = 1. Таким образом, в триггер записывается 0.

В момент t_4 на R-вход подается 0. На входах DD1 имеем 0 и 1, поэтому сохраняется Q =0. На входах DD2 0 и 0, поэтому \overline{Q} =1. Состояние триггера не изменилось (хранение 1).

В случае S=R=1 (на временных диаграммах не показан) на выходах обоих элементов появляется 0. Если в следующий момент на входы подать S=R=0, то триггер равновероятно может перейти в нулевое или единичное состояние, т. е. нормальная работа триггера прекращается. Поэтому состояние S=R=0 является запрещённым.

Рассмотренная схема представляет собой RS-триггер с *прямым управлением* (состояние триггера меняется при подаче на вход единицы). Аналогичная схема, выполненная на элементах И-НЕ (рис.7.2), представляет собой асинхронный RS-триггер с инверсным управлением (или *триггер с инверсными входами*). Состояние данного триггера меняется при подаче на входы сигнала логического нуля.

Работу данной схемы рассмотреть самостоятельно.




Рис. 7.2. Вариант схемы асинхронного RS-триггера на элементах И-НЕ: схема на логических элементах, обозначение на схемах, сокращенная таблица истинности

Синхронные RS-триггеры

Простейший статический синхронный RS-триггер можно создать на основе схемы рис. 7.1, разместив на ее входах элементы совпадения (элементы И). Таким образом, у схемы появляется третий вход С, на который подаются тактовые импульсы (ТИ), с которыми синхронизируется работа триггера (рис.7.3). Из схемы следует, что S'=SC, R'=RC




Рис.7.3. Синхронный RS-триггер с потенциальным управлением: схема на логических элементах, обозначение на схемах, временные диаграммы работы

Из временных диаграмм следует:

- 1) если C=0, то при любых значениях S и R имеем R'= S'=0, имеем смены состояния триггера не происходит, триггер находится в режиме хранения;
- 2) запись в триггер единицы происходит при наличии ТИ и S=1 R=0 (момент t_1), когда S'=SC=1, R'=RC=0;
- 3) сброс триггера в ноль происходит при наличии ТИ и S=0 R=1 (момент t_2), когда S'=SC=0, R'=RC=1.

Синхронные триггеры по сравнению с асинхронными обладают более широкими возможностями, а также имеют более высокую помехоустойчивость. Если на входах асинхронного триггера имеется импульсная помеха (см. временные диаграммы на рис. 7.3), то триггер может переключиться по импульсу помехи так же, как и по полезному сигналу. Срабатывание синхронного триггера от импульсной помехи может быть только тогда, когда помеха по времени совпадает с ТИ. Так как длительность ТИ, как правило, очень мала, такое совпадение маловероятно.

Усложнив схему, можно дополнить синхронный триггер *асинхронными* входами, подача сигнала на них вызывает срабатывание триггера без привязки к ТИ. Асинхронные входы приоритетны по отношению к синхронным.

Двухступенчатые триггеры

Двухступенчатые триггеры представляют собой 2 ячейки памяти (2 простейших или одноступенчатых триггера), запись информации в которые происходит в разные моменты времени. Такие триггеры также называют «Ведущий-ведомый», «Мастер-помощник, «Master-slave». Первая ячейка или ступень («ведущий») служит для промежуточной записи информации, вторая («ведомый») – для последующей записи и хранения. Вторая ступень обычно представляет собой RS-триггер, ее работой управляет первая ступень, от построения которой в основном зависит работа всего двухступенчатого триггера. Однако первую ступень также можно выполнить на основе RS-триггера, а с помощью дополнительных элементов во входных цепях в итоге можно получить двухступенчатый триггер других типов.

Для примера рассмотрим работу двухступенчатого RS-триггера (рис. 7.4).




Рис.7.4. Двухступенчатый RS-триггер: схема, обозначение на схемах.

При подаче ТИ на С-вход ($C=C_I=1$) в «ведущий триггер» Т1 происходит запись 0 или 1 в зависимости от состояния S- и R-входа. Так как при этом $C_2=\overline{C}=0$, «ведомый» триггер Т2 находится в режиме хранения и не реагирует на изменение выходных сигналов Т1. По окончании ТИ, m.~e.~ фактически по его спаду ($C=C_I=0$, $C_2=\overline{C}=1$) триггер Т1 переходит в режим хранения, информация с его выходов переписывается в Т2

Если S=1 и R=0, то с приходом ТИ $Q_1=S_2=1$ и $\overline{Q}_1=R_2=0$ и в триггер Т1 записывается единица, а по спаду ТИ единица переписывается в Т2. Аналогично, если S=0 и R=1, то с приходом ТИ $Q_1=S_2=0$ и $\overline{Q}_1=R_2=1$ и в триггер Т1 записывается ноль, а по спаду ТИ ноль переписывается в Т2.

Таким образом, двухступенчатый RS-триггер, построенный на основе статических триггеров, срабатывает по спаду ТИ подобно триггеру с динамическим управлением.

Выпускающиеся ИМС RS-триггеров имеют в обозначении типа символы TP (например 564TP2 – 4 асинхронных RS-триггера).

ЈК-триггеры

ЈК-триггеры работают аналогично RS-триггерам. Если J=1 и K=0, то в триггер записывается единица; если J=0 и K=1, то триггер сбрасывается в ноль. Комбинация J=K=0 соответствует режиму хранения. В отличие от RS-триггеров, ЈК-триггеры не имеют запрещенных состояний. Комбинация J=K=1 переводит триггер в счётный режим: с каждым тактовым импульсом состояние триггера меняется на противоположное ($Q^{t+1} = \overline{Q}^{t}$). В большинстве случаев ЈК-триггеры являются синхронными, при этом могут быть двухступенчатыми или динамическими. Помимо синхронных входов Ј и К, могут иметь асинхронные входы. ИМС ЈК-триггеров имеют в обозначении типа символы ТВ (например 564ТВ1 – 2 динамических ЈК-триггера с записью по фронту ТИ, с асинхронными входами установки и сброса). Двухступенчатый ЈК-триггер может быть построен на основе двухступенчатого RS-триггера с дополнительными обрат-





Рис. 7.5. Двухступенчатый ЈК-триггер: схема, обозначение на схемах, сокращенная таблица истинности, временные диаграммы работы.



Исходное состояние триггера: J=K=0, Q=0, $\overline{Q}=1$. $S_I=J\overline{Q}=0$ $R_I=KQ=0$. Т1 и Т2 находятся в режиме хранения.

При подаче ТИ1 (момент t_1) J=1, но еще сохраняется $\overline{Q}=1$, поэтому $S_1=1$. При этом K=0, значит остаётся $R_1=KQ=0$. В триггер Т1 записывается единица, а по спаду ТИ1 (момент t_1 ') переписывается в Т2: Q=1, $\overline{Q}=0$.

При подаче ТИ2 вновь J=K=0, $\overline{Q}=0$. Тогда $S_I=J\overline{Q}=0$, $R_I=KQ=0$, Т1 и Т2 находятся в режиме хранения, поэтому сохраняется состояние Q=1, $\overline{Q}=0$.

При подаче ТИЗ (момент t_3) K=1, но еще сохраняется Q=1, поэтому $R_1=KQ=1$. При этом J=0, значит остаётся $S_1=J\overline{Q}=0$. Триггер Т1 сбрасывается в 0, а по спаду ТИЗ (момент t_3 ') ноль переписывается в триггер Т2: Q=0, $\overline{Q}=1$.

При подаче ТИ4 (момент t_4) J=K=1, но ещё сохраняется Q=0, $\overline{Q}=1$. Поэтому $S_I=J\overline{Q}=1$, $R_I=KQ=0$, происходит установка триггера Т1 в единицу. По спаду ТИ4 (момент t_4 ') единица переписывается в Т2: Q=1, $\overline{Q}=0$. При подаче ТИ5 (момент t_5) J=K=1, Q=1, $\overline{Q}=0$. Поэтому $S_I=J\overline{Q}=0$, $R_I=KQ=1$, происходит сброс Т1 с ноль, а по спаду ТИ5 (момент t_5 ') ноль переписывается в триггер Т2: Q=0, $\overline{Q}=1$. Таким образом, пока J=K=1, триггер действительно работает в счетном режиме. При подаче ТИ6 (момент t_6) вновь J=K=0, триггеры Т1 и Т2 находятся в режиме хранения, на выходе Т2 сохраняется Q=0, $\overline{Q}=1$.

Динамические JK-триггеры имеют более сложную схемотехнику (*при желании можно изучить по литературе само-стоятельно*). Срабатывание таких триггеров происходит по фронту или спаду ТИ. Это учитывается в обозначении триггеров на схемах: буква Т одна, а на тактовом входе ставится треугольник или косая черта (рис. 7.6). Подобным образом обозначаются тактовые входы динамических D- и T-триггеров.




Рис. 7.6. Варианты обозначения триггеров, переключаемых по фронту (а) и спаду (б) тактового импульса

ЈК-триггеры являются универсальными триггерами: их можно легко преобразовать в триггеры других типов (см. ниже).

D-триггеры




Рис. 7.7. D-триггер: схема на логических элементах, реализация на основе RS-триггера; обозначение на схемах; временные диаграммы работы; сокращённая таблица истинности

D-триггеры также бывают двухступенчатые и динамические. Помимо синхронных, D-триггеры могут иметь асинхронные входы. ИМС D-триггеров имеют в обозначении типа символы ТМ (например К155ТМ2 – 2 динамических D-триггера с управлением по фронту ТИ с инверсными асинхронными входами, рис. 7.8, а).

D-триггер может быть создан на основе JK-триггера аналогично использованию RS-триггера (рис. 7.8).

D-триггеры — это синхронные триггеры с одним информационным входом. D-триггер также может быть создан на основе RS-триггера, при этом запрещенное состояние не допускается из-за использования дополнительного инвертора, вследствие чего жестко обеспечивается $S=\overline{R}$.

Из схемы следует, что если D=1, то S=1 и $R=\bar{S}=0$, поэтому триггер устанавливается в 1 с приходом ТИ. Аналогично, если D=0, то S=0 и $R=\bar{S}=1$ и с приходом ТИ триггер сбрасывается в ноль.

Название D-триггеров дано по первой букве слова delay (задержка). Из временных диаграмм следует, что выходной сигнал подобен входному, но оказывается задержанным во времени и при этом привязан к ТИ.




Рис. 7.8. Пример обозначения D-триггера с асинхронными входами установки и сброса (a); реализация D-триггера на основе JK-триггера (б).

Т-триггеры

Это синхронные триггеры, имеющие только один информационный, он же тактовый вход. При подаче входного импульса состояние Т-триггера изменяется на противоположное. При этом циклически повторяется счет от 0 до 1. Из временных диаграмм работы Т-триггера (рис. 7.9) следует, что выходные импульсы имеют частоту вдвое меньшую, чем входные. В составе серий ИМС Т-триггеры не производятся, при необходимости их легко получить на основе ЈК- или D-триггеров.




Рис.7.9. Т-триггер: обозначение на схемах, временные диаграммы работы; реализация на основе ЈК- и D-триггеров