1. Thiết kế controller:

a. Bảng trạng thái

I												OP			S	
I15	I14	I13	I3	I2	I1	I0	IE	OE	WE	RE	BRANCH	OP2	OP1	OP0	S1	S0
0	0	0	0	0	0	0	0	0	1	1	0	0	0	0	0	0
0	0	0	0	0	0	1	0	0	1	1	0	0	1	0	0	0
0	0	0	0	0	1	0	0	0	1	1	0	0	0	1	0	0
0	0	0	0	0	1	1	0	0	1	1	0	0	1	1	0	0
0	0	0	0	1	0	0	0	0	1	1	0	1	0	0	0	0
0	0	0	0	1	0	1	0	0	1	1	0	1	0	1	0	0
0	0	0	0	1	1	0	0	0	1	1	0	1	1	1	0	0
0	0	0	0	1	1	1	0	0	1	1	0	1	1	0	0	0
0	0	0	1	0	0	0	0	0	1	1	0	1	0	0	0	1
0	0	0	1	0	0	1	0	0	1	1	0	1	0	0	1	0
0	0	0	1	0	1	0	0	0	1	1	0	1	0	0	1	1
0	1	0	X	X	X	X	0	0	0	1	1	0	1	0	0	0
1	0	0	X	X	X	X	1	0	1	0	0	X	X	X	X	X
1	0	1	X	X	X	X	0	1	0	1	0	1	0	0	0	0

IMM: sẽ bằng 8 bit sau của input và mở rộng thành 16 bit

RA: sẽ bằng input từ bit số 12 đến bit số 10

Chia mạch làm 2 phần với 1 phần là Opcode= 000 cho các lệnh RRR1:

Với opcode 000 rút IE, OE, WE,RE,BRANCH,OP,S theo funtion(4 input sau)

WA: sẽ bằng từ input từ bit số 6 đến bit số 4

RB: sẽ bằng từ input từ bit số 9 đến bit số 7

Phần còn lại cho các lệnh có Opcode != 000 cho lệnh beq, input, output:

Với opcode != 000 rút IE, OE, WE,RE,BRANCH,OP,S theo opcode(3 input đầu)

WA: sẽ bằng từ input từ bit số 12 đến bit số 10

RB: sẽ bằng từ input từ bit số 9 đến bit số 7 (đối với lệnh input) vì IE =1 nên khi sẽ k gấy ảnh hưởng đến giá trị của thanh ghi

RB: sẽ bằng từ input từ bit số 12 đến bit số 10 (đối với lệnh output) để lấy 2 giá trị giống nhau thực hiện lệnh and sau đó OE =1 để xuất ra tránh trường hợp xuất ra giá trị trước dó

b. Vẽ mạch

<u>Cho phần có opcode = 000:</u>



<u>Cho phần có opcode != 000:</u>



Cho IMM, WA, RA,RB:



Dùng phép or opcode (3bit đầu của input) để là tín hiệu điều khiển cho mux:
Nếu opcode =000 tín hiểu sẽ bằng 0 chọn nhánh trên làm WA Nếu opcode != 000 thì tín hiệu bằng 1 chọn nhánh dưới WA

Để chọn RAB dùng bit số 13 của input (bit cuối của opcode) là tín hiệu điều khiển
Nếu opcode = 000(R type), 100(input), 010 (beq) thì chọn nhánh trên làm RAB Nếu opcode =101(output) thì chọn nhánh dưới làm RAB

<u>Nối lại thành Controller:</u>



Nếu opcode =000 sẽ lấy IE, OE, WE, RE, Branch, OP, S từ LENHCOBAN

Nếu opcode !=000 sẽ lấy từ LENHMORONG

2. Thiết kế PC:

a. Zero: xem giá trị có bằng 0 không, nếu = 0 thì output =1 và !=0 thì output=0



b. Bộ cộng 1: Dùng bộ AU của bộ ALU vs opcode = 01(lệnh +1)

c. MUX21: để chọn giá trị cho đầu ra để lưu vào thanh ghi PC

Thực hiện phép AND giữa branch và output từ bộ zero để làm tín hiệu điều khiển

Nếu phép AND =0 1 trong 2 giá trị Branch và ZERO bằng 0 sẽ chọn giá trị từ bộ +1 làm ngõ ra

Nếu phép AND =1 sẽ chọn giá trị IMM làm ngõ ra



3. Thiết kế processor

Nối bộ PC, controller và datapath lại để tạo thành Processor



a.

Kiểm tra chức năng:



8000: nhập R0 (7)

8400: nhập R1 (5)

00A0: R2=R1+R0 (12)

00B1: R3=R0-R1 (2)

0DB2: R3++ (3)

0923: R2—(11)
00C4:R4=R0 AND R1 (5)
00C5: R4=R0 OR R1(7)
00C6: R4= R0 NAND R1 (2)
00C7: R4= R0 XOR R1 (-6)
04C8: R4= R1>>1 (10)
04D9: R5= R1>>2 (20)
04EA: R6= R1>>3 (40)
A000: Xuất R0 (7)
A400: Xuất R1 (5)
A800: Xuất R2 (11)
AC00: Xuất R3 (3)
B000: Xuất R4 (10)
B400: Xuất R5 (20)
B800: Xuất R6 (40)
4080: Branch to 0 if (R0=R1) 4A80:
Branch to 0 if (R2=R5)



ở phần này khi thực hiện do ALU không có CLK nên khi thực hiện R3=R3+1 (0DB2) và R2=R2-1(0923) vì vậy nên khi R3+1 sau đó R3 lại quay lại thực hiện 1 lần nữa nên output của ALU là 3 và 4 tương tự như vậy với lệnh R2-1 xẽ gây ra kết quả là 11 và 10

nhưng register file chỉ lưu khi xung clock cạnh lên nên 2 giá trị 4 và 10 sẽ k được lưu vào sẽ không gây ảnh hưởng đến giá trị của thanh ghi

b. Kiểm tra tài nguyên:

Analysis & Synthesis Resource Usage Summary

	Resource	Usage
1	Estimated Total logic elements	522
2		
3	Total combinational functions	409
4	Logic element usage by number of LUT inputs	
1	-- 4 input functions	302
2	-- 3 input functions	83
3	-- <=2 input functions	24
5		
6	Logic elements by mode	
1	-- normal mode	409
2	-- arithmetic mode	0
7		
8	Total registers	161
1	-- Dedicated logic registers	161
2	-- I/O registers	0
9		
10	I/O pins	69
11	Embedded Multiplier 9-bit elements	0
12	Maximum fan-out node	CLK
13	Maximum fan-out	161
14	Total fan-out	2019
15	Average fan-out	3.16

c. Kiểm tra định thời

LENH....bdf | Compilatio...ort - lab3 | LENHM...G.bdf

Slow Model Fmax Summary

	Fmax	Restricted Fmax	Clock Name	Note
1	78.7 MHz	78.7 MHz	CLK	

Slow Model Setup: 'CLK'

	Slack	From Node	To Node	Launch Clock	Latch Clock	Relationship	Clock Skew	Data D
1	-11.707	Datapath:inst|REGISTERFILE:inst2|RFC8X16REAL:inst|RFC8x16:inst99|RFC:inst6|inst4	PC:inst2|REG16BIT:inst3|inst12	CLK	CLK	1.000	0.015	12.758
2	-11.706	Datapath:inst|REGISTERFILE:inst2|RFC8X16REAL:inst|RFC8x16:inst99|RFC:inst6|inst4	PC:inst2|REG16BIT:inst3|inst6	CLK	CLK	1.000	0.015	12.757
3	-11.705	Datapath:inst|REGISTERFILE:inst2|RFC8X16REAL:inst|RFC8x16:inst99|RFC:inst6|inst4	PC:inst2|REG16BIT:inst3|inst2	CLK	CLK	1.000	0.015	12.756
4	-11.705	Datapath:inst|REGISTERFILE:inst2|RFC8X16REAL:inst|RFC8x16:inst99|RFC:inst6|inst4	PC:inst2|REG16BIT:inst3|inst5	CLK	CLK	1.000	0.015	12.756
5	-11.704	Datapath:inst|REGISTERFILE:inst2|RFC8X16REAL:inst|RFC8x16:inst99|RFC:inst6|inst4	PC:inst2|REG16BIT:inst3|inst9	CLK	CLK	1.000	0.015	12.755
6	-11.704	Datapath:inst|REGISTERFILE:inst2|RFC8X16REAL:inst|RFC8x16:inst99|RFC:inst6|inst4	PC:inst2|REG16BIT:inst3|inst11	CLK	CLK	1.000	0.015	12.755
7	-11.700	Datapath:inst|REGISTERFILE:inst2|RFC8X16REAL:inst|RFC8x16:inst99|RFC:inst6|inst4	PC:inst2|REG16BIT:inst3|inst8	CLK	CLK	1.000	0.015	12.751
8	-11.698	Datapath:inst|REGISTERFILE:inst2|RFC8X16REAL:inst|RFC8x16:inst99|RFC:inst6|inst4	PC:inst2|REG16BIT:inst3|inst14	CLK	CLK	1.000	0.015	12.749
9	-11.697	Datapath:inst|REGISTERFILE:inst2|RFC8X16REAL:inst|RFC8x16:inst99|RFC:inst6|inst4	PC:inst2|REG16BIT:inst3|inst10	CLK	CLK	1.000	0.015	12.748
10	-11.697	Datapath:inst|REGISTERFILE:inst2|RFC8X16REAL:inst|RFC8x16:inst99|RFC:inst6|inst4	PC:inst2|REG16BIT:inst3|inst13	CLK	CLK	1.000	0.015	12.748
11	-11.696	Datapath:inst|REGISTERFILE:inst2|RFC8X16REAL:inst|RFC8x16:inst99|RFC:inst6|inst4	PC:inst2|REG16BIT:inst3|inst15	CLK	CLK	1.000	0.015	12.747
12	-11.687	Datapath:inst|REGISTERFILE:inst2|RFC8X16REAL:inst|RFC8x16:inst4|RFC:inst6|inst4	PC:inst2|REG16BIT:inst3|inst12	CLK	CLK	1.000	0.016	12.739
13	-11.686	Datapath:inst|REGISTERFILE:inst2|RFC8X16REAL:inst|RFC8x16:inst2|RFC:inst7|inst4	PC:inst2|REG16BIT:inst3|inst12	CLK	CLK	1.000	-0.007	12.715
14	-11.686	Datapath:inst|REGISTERFILE:inst2|RFC8X16REAL:inst|RFC8x16:inst4|RFC:inst6|inst4	PC:inst2|REG16BIT:inst3|inst6	CLK	CLK	1.000	0.016	12.738
15	-11.685	Datapath:inst|REGISTERFILE:inst2|RFC8X16REAL:inst|RFC8x16:inst2|RFC:inst7|inst4	PC:inst2|REG16BIT:inst3|inst6	CLK	CLK	1.000	-0.007	12.714
16	-11.685	Datapath:inst|REGISTERFILE:inst2|RFC8X16REAL:inst|RFC8x16:inst4|RFC:inst6|inst4	PC:inst2|REG16BIT:inst3|inst2	CLK	CLK	1.000	0.016	12.737
17	-11.685	Datapath:inst|REGISTERFILE:inst2|RFC8X16REAL:inst|RFC8x16:inst4|RFC:inst6|inst4	PC:inst2|REG16BIT:inst3|inst5	CLK	CLK	1.000	0.016	12.737
18	-11.684	Datapath:inst|REGISTERFILE:inst2|RFC8X16REAL:inst|RFC8x16:inst2|RFC:inst7|inst4	PC:inst2|REG16BIT:inst3|inst2	CLK	CLK	1.000	-0.007	12.713
19	-11.684	Datapath:inst|REGISTERFILE:inst2|RFC8X16REAL:inst|RFC8x16:inst2|RFC:inst7|inst4	PC:inst2|REG16BIT:inst3|inst5	CLK	CLK	1.000	-0.007	12.713
20	-11.684	Datapath:inst|REGISTERFILE:inst2|RFC8X16REAL:inst|RFC8x16:inst4|RFC:inst6|inst4	PC:inst2|REG16BIT:inst3|inst9	CLK	CLK	1.000	0.016	12.736
21	-11.684	Datapath:inst|REGISTERFILE:inst2|RFC8X16REAL:inst|RFC8x16:inst4|RFC:inst6|inst4	PC:inst2|REG16BIT:inst3|inst11	CLK	CLK	1.000	0.016	12.736
22	-11.683	Datapath:inst|REGISTERFILE:inst2|RFC8X16REAL:inst|RFC8x16:inst2|RFC:inst7|inst4	PC:inst2|REG16BIT:inst3|inst9	CLK	CLK	1.000	-0.007	12.712
23	-11.683	Datapath:inst|REGISTERFILE:inst2|RFC8X16REAL:inst|RFC8x16:inst2|RFC:inst7|inst4	PC:inst2|REG16BIT:inst3|inst11	CLK	CLK	1.000	-0.007	12.712
24	-11.680	Datapath:inst|REGISTERFILE:inst2|RFC8X16REAL:inst|RFC8x16:inst4|RFC:inst6|inst4	PC:inst2|REG16BIT:inst3|inst8	CLK	CLK	1.000	0.016	12.732
25	-11.680	Datapath:inst|REGISTERFILE:inst2|RFC8X16REAL:inst|RFC8x16:inst4|RFC:inst7|inst4	PC:inst2|REG16BIT:inst3|inst12	CLK	CLK	1.000	-0.008	12.708
26	-11.679	Datapath:inst|REGISTERFILE:inst2|RFC8X16REAL:inst|RFC8x16:inst2|RFC:inst7|inst4	PC:inst2|REG16BIT:inst3|inst8	CLK	CLK	1.000	-0.007	12.708
27	-11.679	Datapath:inst|REGISTERFILE:inst2|RFC8X16REAL:inst|RFC8x16:inst4|RFC:inst7|inst4	PC:inst2|REG16BIT:inst3|inst6	CLK	CLK	1.000	-0.008	12.707
28	-11.678	Datapath:inst|REGISTERFILE:inst2|RFC8X16REAL:inst|RFC8x16:inst4|RFC:inst6|inst4	PC:inst2|REG16BIT:inst3|inst14	CLK	CLK	1.000	0.016	12.730
29	-11.678	Datapath:inst|REGISTERFILE:inst2|RFC8X16REAL:inst|RFC8x16:inst4|RFC:inst7|inst4	PC:inst2|REG16BIT:inst3|inst2	CLK	CLK	1.000	-0.008	12.706



d. Kiểm tra công suất:

Table of Contents

PowerPlay Power Analyzer Summary

PowerPlay Power Analyzer Status	Successful - Sun Dec 29 16:46:51 2024
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	lab3
Top-level Entity Name	PROCESSORREAL
Family	Cyclone II
Device	EP2C35F672C6
Power Models	Final
Total Thermal Power Dissipation	116.04 mW
Core Dynamic Thermal Power Dissipation	0.00 mW
Core Static Thermal Power Dissipation	79.94 mW
I/O Thermal Power Dissipation	36.09 mW
Power Estimation Confidence	Low: user provided insufficient toggle rate data