

Blask

Jeu d'Instructions



Vahan Boghossian

Kimbembe Malanda
Ilan Schemoul

Benjamin Peter

22 janvier 2023

Chapitre 1

Introduction

Ce document contient toutes les informations sur le jeu d'instructions de l'architecture Blask.

Le **jeu d'instructions** définit toutes les **instructions supportées** par le **processeur**. L'architecture Blask étant assez basique et simple d'utilisation, celle-ci dispose seulement **d'opérations élémentaires** (Addition, Soustraction, ET/OU logique, etc...) qui pourront être exécutées par notre processeur.

Il contient également des informations sur les **registres accessibles et manipulables** par le programmeur. Les registres sont des **emplacements de mémoire** au plus proche du processeur, que l'utilisateur va pouvoir modifier afin de pouvoir interagir avec le processeur.

Chapitre 2

Registres

L'architecture Blask est composé de **16 registres**.

Un **registre** permet de contenir des informations **accessibles et manipulables** par le programmeur.

Chaque registre a une taille de **16 bits** (soit 1 byte sur cette architecture). Le programmeur dispose donc de 16 registres de 16 bits, permettant un total de 256 bits de données au plus proche du processeur.

Les registres sont définies par un **nom de registre** ainsi que leur **numéro** associé.

<i>Register</i>	<i>Numéro</i>
<i>Z</i>	0
<i>A</i>	1
<i>B</i>	2
<i>C</i>	3
<i>D</i>	4
<i>E</i>	5
<i>F</i>	6
<i>G</i>	7
<i>H</i>	8
<i>I</i>	9
<i>J</i>	10
<i>K</i>	11
<i>L</i>	12
<i>M</i>	13
<i>N</i>	14
<i>S</i>	15

Le registre **Z** est le registre 0, il a toujours la valeur 0 dans ce registre.

Chapitre 3


Instructions

Une **instruction** est une séquence de **32 bits**. Cette séquence est découpé en 1 **Op-Code** ainsi qu'en plusieurs parties que l'on appelle **Opérande**. Chaque type d'instructions disposent de nombre d'opérandes différents.

L'architecture est séparé en plusieurs types d'instructions.

3.1 R-Type Instruction

Les **R-Type** Instructions sont des instructions qui vont effectuer des **opérations** entre les registres.



Opcode indique quel est le type précis de l'instruction.

OpCode	Valeur (en bits)
<i>ADD</i>	0000_0000
<i>SUB</i>	0001_0000
<i>OR</i>	0010_0000
<i>AND</i>	0011_0000
<i>XOR</i>	0100_0000
<i>SLL</i>	0110_0000
<i>SRL</i>	0111_0000

Rd, **Rs1** et **Rs2** sont des registres. Ceux-ci sont encodés sur 4 bits car on possède 16 registres disponibles sur notre architecture. Les valeurs possibles sont : *valeur* $\in [0, 15]$


Rs1 (Registre Source 1) et **Rs2** (Registre Source 1) sont les 2 registres qui vont être utilisés pour l'opération. Le résultat sera alors stockés dans **Rd** (Regsitre Destination).

Zero indique que les bits de 20 à 31 sont tous à zéro.

On peut voir cette instruction comme : $Rd = Rs1 \text{ OP } Rs2$.

3.2 I-Type Instruction

Les **I-Type** Instructions sont des instructions qui vont effectuer des **opérations entre les registres et un immediat**.



Opcode indique quel est le type précis de l'instruction.

OpCode	Valeur (en bits)
<i>ADDI</i>	0000_0001
<i>SUBI</i>	0001_0001
<i>ORI</i>	0010_0001
<i>ANDI</i>	0011_0001
<i>XORI</i>	0100_0001
<i>SLLI</i>	0110_0001
<i>SRLI</i>	0111_0001


Immediate correspond à un entier signé sur 16 bits.

Rs1 et **Rd** ont toujours la même fonction. L'opération est effectuée sur l'**immediat** ainsi que sur la valeur dans le registre **Rs1**, le résultat est stocké dans **Rd**.

On peut voir cette instruction comme : $Rd = Rs1 \text{ OP } Immediate$.

3.3 B-Type Instruction

Les **B-Type** Instructions sont des instructions qui vont effectuer des **comparaisons entre des registres** et effectuer des **saut entre les instructions du programme** en fonction du résultat de la comparaison.



Opcode indique quel est le type précis de l'instruction.

OpCode	Valeur (en bits)
<i>BE</i>	0000_0010
<i>BNE</i>	0001_0010
<i>BLT</i>	0100_0010
<i>BGE</i>	0101_0010
<i>BLTU</i>	0110_0010
<i>BGEU</i>	0111_0010

Upper et **Lower** vont être combiné afin de former un entier signé sur 16 bits qui va nous indiquer la direction ainsi que le nombre d'instructions que l'on doit sauter lorsque


la comparaison est vraie.

Rs1 et **Rs2** sont utilisés pour la comparaison.

On peut voir cette instruction comme : *if Rs1 OP Rs2 alors jump addr_courante + ((Upper << 4) + Lower).*

3.4 Load/Store Instruction

Les **Load/Store** Instructions sont des instructions qui vont permettre d'échanger des données entre la mémoire et les registres.



OpCode indique quel est le type précis de l'instruction.

OpCode	Valeur (en bits)
<i>LD</i>	0000_0011
<i>STR</i>	0001_0011

L'instruction **Load** correspond à un chargement en registre de donnée en mémoire.
 $mémoire[rd + offset] = rs1$

L'instruction **Store** correspond à un déplacement d'une valeur d'un registre dans la mémoire.
 $rd = mémoire[rs1 + offset]$