

Daniel Vázquez Lago

FPGA

Introducción Moderna

Índice general

1	Sistemas FPGA	5
1.1	Conceptos básicos	5
1.1.1	Álgebra Booleana	5
1.1.2	Símbolos lógicos y eléctricos	6
1.2	Diseño digital y FPGAs	6
1.2.1	El papel de las FPGAs	6
1.2.2	Tipos de FPGA	7
1.3	Lógica Combinacional y secuencial	8
2	Tecnología VLSI	11
2.1	Procesos de manufactura	11
2.2	Características de los transistores	12
2.3	Puertas Lógicas CMOS	12
2.3.1	Puertas estáticas complementarias	12
2.3.2	Retardo de la Puerta Lógica	14
2.3.3	Consumo de potencia	15
2.3.4	Manejando grandes cargas	16
2.3.5	Puertas de baja potencia	16
2.3.6	<i>Switch Logic</i>	16
2.4	Cables	17
2.4.1	Estructura de los cables	17
2.4.2	Modelos de cables	17
2.5	Registros y RAM	17
2.5.1	Estructura de los registros	17
2.5.2	Memoria de Acceso Aleatorio (RAM)	19
3	Estructuras de sistemas FPGA	21
3.1	Arquitectura FPGA	21
3.2	FPGA basadas en SRAM	23
3.2.1	Elementos lógicos	23
3.2.2	Redes interconectadas	25
4	VHDL	27
4.1	Elementos básicos VHDL	27
4.1.1	Entidad	27
4.1.2	Arquitectura	28
4.1.3	Identificadores	29
4.1.4	Operadores	30
4.2	Estructura básica de un archivo fuente en VHDL	30

4.2.1	Sentencias concurrentes	31
4.2.2	Sentencias condicionales	31
4.2.3	Setencias process	33
4.2.4	Descripción estructural	34
4.3	Simulación en VHDL	34
4.3.1	Sentencias de simulación	34
4.4	Descripción de Lógica Secuencial	35
4.4.1	Hardware secuencial	35
4.4.2	Contadores	35
5	Vivado y VHDL	37
5.1	Proyecto: calculadora binaria.	37
A	Definciones básicas	39
A.1	Acarreo	39
	Referencias	41

Capítulo 1

Sistemas FPGA

1.1. Conceptos básicos

En esta sección introduciremos los conceptos básicos en diseño lógico. Presentaremos terminología importante usada en el resto del libro.

1.1.1. Álgebra Booleana

El **álgebra Booleana** representa las funciones lógicas de los circuitos digitales. Cualquier red de interruptores puede ser modelado por funciones Booleanas. Usamos el álgebra Booleana para describir **funciones lógicas combinacionales**. Las funciones lógicas básicamente permiten transformar una serie de *inputs* (parámetros de entrada) en una serie de *outputs* (parámetros de salida). Sean a y b nuestras variables, definimos las siguientes funciones lógicas. Las funciones elementales (NOT, AND y OR) no tienen definición al ser precisamente elementales, mientras que las no elementales las podemos definir a partir de las primeras. Sean a y b dos variables cualquiera, escribimos las funciones lógicas en la [Tabla 1.1](#).

Nombre	Símbolo	Definición	Ejemplo
NOT	'		$(1)'=0$ $(0)'=1$
AND	.		$0 \cdot 0=0$; $1 \cdot 0=0$; $1 \cdot 1=1$
NAND		$a b = (a \cdot b)'$	$0 0=1$; $1 0 = 1$; $1 1=0$
OR	+		$0+0=0$; $1+0 = 1$; $1+1=1$
NOR	NOR	$a \text{ NOR } b = (a+b)'$	$0 \text{ NOR } 0 = 1$; $1 \text{ NOR } 0 = 0$; $1 \text{ NOR } 1 = 0$
XOR	\oplus	$a \oplus b = ab' + a'b$	$0 \oplus 0 = 0$; $1 \oplus 0 = 1$; $1 \oplus 1 = 0$
XNOR	XNOR	$a \text{ XNOR } b = (a \oplus b)'$	$0 \text{ XNOR } 0 = 1$; $1 \text{ XNOR } 0 = 0$;

Tabla 1.1

Lógicamente, como toda álgebra, el álgebra de Boole sigue ciertas reglas de aritmética básicas, tales como:

- **Ley asociativa:** $a + (b+c) = (a+b)+c$; $a \cdot (b \cdot c) = (a \cdot b) \cdot c$.
- **Ley distributiva:** $(a+b)' = a' \cdot b'$; $(a \cdot b)' = a' + b'$

1.1.2. Símbolos lógicos y eléctricos

Los símbolos eléctricos más usados son:




Figura 1.1: Símbolos para esquemas eléctricos.

Mientras que los símbolos en circuitos lógicos son:




Figura 1.2: Símbolos para esquemas lógicos.

1.2. Diseño digital y FPGAs

1.2.1. El papel de las FPGAs

Los **FPGAs** (*Field Programmable Gate Arrays*, en español matriz de puertas lógicas programable en campo) llenan una necesidad existente en el diseño de sistemas digitales, complementario al rol que juegan los microprocesadores. Los microprocesadores pueden ser usados en una cantidad de entornos enorme, pero porque ellos confían en el software para implementar funciones, aunque son generalmente más lentos y consumen más potencia que los chips diseñados con un único propósito (*customizados*). De manera similar, los FPGAs no son chips a medida, por lo que no son tan buenos en funciones particulares. Sin embargo poseen grandes ventajas:

- No tienes que esperar a acabar el diseño para obtener un chip funcional: el diseño puede ser programado y testeado inmediatamente.
- Son excelentes prototipos. Cuando un FPGA tiene un diseño final, crear un producto o un chip customizado suele ser mucho más fácil.
- El mismo FPGA puede ser usado con diferentes diseños.

El área ocupada por las FPGA ha crecido enormemente en los últimos veinte años desde su introducción. Los **dispositivos de lógica programable PLD** (*Programmable Logic Devices*) estaban en el mercado desde principios de la década de 1970. Estos dispositivos utilizaban estructuras de lógica de dos niveles para implementar la lógica programada. El primer nivel de lógica, el plano AND, generalmente era fijo, mientras que el segundo nivel, conocido como el plano OR, era programable. Los PLD se programaban, en general, mediante antifuses, que se activaban aplicando altos voltajes para establecer las conexiones.

Se utilizaban con mayor frecuencia como **lógica de enlace** (*glue logic*): lógica necesaria para interconectar los componentes principales del sistema. A menudo se empleaban en prototipos porque podían programarse e insertarse en una placa en cuestión de minutos, pero no siempre llegaban a formar parte del producto final. Los dispositivos de lógica programable no solían considerarse componentes principales de los sistemas en los que se utilizaban. A medida que los sistemas digitales se hicieron más complejos, se necesitaba lógica programable de mayor densidad, y se hicieron evidentes las limitaciones de la lógica de dos niveles de los PLD. La lógica de dos niveles es útil para funciones lógicas relativamente pequeñas, pero con el aumento del nivel de integración, las estructuras de dos niveles se volvieron demasiado ineficientes.

Las FPGA proporcionaron lógica programable usando lógica multinivel de profundidad arbitraria. Utilizaban tanto elementos de lógica programable como interconexiones programables para construir funciones lógicas multinivel.

A Ross Freeman se le atribuye generalmente la invención de la FPGA. Su FPGA incluía tanto elementos lógicos programables como una estructura de interconexión programable. Su FPGA también se programaba usando memoria SRAM, no antifuses. Esto permitía fabricar la FPGA utilizando procesos estándar de fabricación VLSI, lo que reducía los costos y ofrecía más opciones de manufactura. También permitía que la FPGA se reprogramara mientras estaba en el circuito; esta era una característica particularmente interesante dado que la memoria flash aún no se utilizaba de forma generalizada.

Xilinx y Altera comercializaron las primeras FPGA basadas en SRAM. Una arquitectura alternativa fue introducida por Actel, que empleaba una arquitectura de antifuses. Esta arquitectura no era reprogramable en el campo, lo que se consideraba una ventaja en situaciones que no requerían reconfiguración. Las FPGA de Actel utilizaban una estructura lógica basada en multiplexores organizada en torno a canales de cableado

Durante muchos años las FPGAs han sido vistos como dispositivos de lógica de enlace y como dispositivos para generar prototipos. Hoy en día son usados en todo tipo de sistemas digitales, especialmente en los siguientes campos:

- En sistemas de telecomunicaciones extremadamente rápidos.
- Como aceleradores de video en grabadoras de video personales.

1.2.2. Tipos de FPGA

Pese a que hemos hablado de ellos, aún no hemos definido que es un FPGA. Una buena definición podría ser directamente enumerar las características de los PLDs y los chips customizado, tales como:

- Son partes estándar. No están diseñadas con un propósito particular, pero si son programadas para un propósito particular.

- Implementan lógica multi-nivel. Los bloques lógicos dentro de las FPGAs pueden funcionar como redes de una profundidad arbitraria. Los PLDs por otro lado solo usan dos niveles lógicos: NAND/NOR, lo que limita el tipo de funciones que se pueden implementar eficientemente, pues cualquier función booleana compleja debe transformarse a una forma de solo dos niveles, lo que puede requerir muchas puertas y dificultar el diseño.

Dado que los FPGAs implementan lógica multinivel, son a la vez bloques lógicos programables y interconexiones programables.

Para que una FPGA funcione como un circuito digital personalizado, no basta con tener bloques lógicos programables (por ejemplo, LUTs, flip-flops, multiplexores configurables, etc.); también se necesita un sistema que permita conectarlos de cualquier forma necesaria, lo cual se logra con las interconexiones programables.

- Los bloques lógicos programables implementan las operaciones lógicas básicas y permiten que el usuario defina qué función booleana realiza cada bloque.
- Las interconexiones programables son una red de caminos (switches, multiplexores, etc.) que permiten unir las entradas y salidas de los bloques lógicos según el diseño que el usuario desee. Gracias a ellas, se puede construir cualquier topología de circuito, desde simples puertas combinatoriales hasta máquinas de estado complejas.

La combinación de bloques lógicos programables y interconexiones programables se llama *fabric* o **malla** porque posee una estructura regular que puede ser utilizada eficientemente por las herramientas de diseño que asignan la lógica deseada a la FPGA.

Se utilizan diversas tecnologías para programar las FPGA. Algunas FPGA se programan de forma permanente; otras pueden reprogramarse. Las FPGA reprogramables también se conocen como dispositivos reconfigurables. Las FPGA reconfigurables suelen ser preferidas en la construcción de prototipos porque no es necesario desechar el dispositivo cada vez que se realiza un cambio. Los sistemas reconfigurables también pueden reprogramarse dinámicamente durante el funcionamiento del sistema. Esto permite que un mismo hardware desempeñe varias funciones diferentes. Por supuesto, esas funciones no pueden ejecutarse al mismo tiempo, pero la reconfigurabilidad puede ser muy útil cuando un sistema opera en diferentes modos. Por ejemplo, la pantalla del ordenador Radius funcionaba tanto en modo horizontal (paisaje) como en modo vertical (retrato). Cuando el usuario rotaba la pantalla, un interruptor de mercurio provocaba que la FPGA que gestionaba la pantalla se reprogramara para el nuevo modo.

1.3. Lógica Combinacional y secuencial

Por un lado la **lógica combinatorial**:

- La salida depende únicamente de las entradas actuales.
- No existe memoria: el circuito no recuerda estados pasados.
- Ejemplos: puertas lógicas, multiplexores, decodificadores, sumadores combinatoriales.

$$\text{Salida}(t) = f(\text{Entradas}(t))$$

por otro lado la **lógica secuencial**:

- La salida depende de las entradas actuales y del estado anterior del sistema.
- Utiliza elementos de almacenamiento como flip-flops o latches.
- Ejemplos: contadores, registros, máquinas de estados, sistemas de control.

$$\text{Estado}(t + 1) = f(\text{Entradas}(t), \text{Estado}(t))$$

$$\text{Salida}(t) = g(\text{Entradas}(t), \text{Estado}(t))$$

La diferencia esencial es entonces que la lógica combinacional no tiene memoria; la lógica secuencial sí, permitiendo que el comportamiento del circuito dependa del tiempo y del historial de entradas.

La **lógica combinacional** se utiliza para operaciones que requieren procesar las entradas únicamente en el momento actual, sin necesidad de memoria. Es ideal para construir sumadores, restadores, multiplexores, comparadores, decodificadores y en general cualquier circuito que realice una operación aritmética o lógica de manera instantánea. Por ejemplo, se usa para procesar datos en una unidad aritmético-lógica (ALU), decidir rutas en un multiplexor o traducir direcciones en un decodificador. La **lógica secuencial** se emplea cuando es necesario que el circuito recuerde información, es decir, cuando su comportamiento depende del historial de entradas (los estados anteriores). Se utiliza en contadores para llevar la cuenta de eventos, registros para almacenar datos temporalmente, máquinas de estados para implementar protocolos de comunicación, controladores secuenciales como los de microprocesadores, y pipelines para procesar varias etapas de datos de manera sincronizada. Ejemplos de su uso incluyen cronómetros digitales, controladores de robots, memorias intermedias FIFO y la ejecución paso a paso de instrucciones en un procesador.

Capítulo 2

Tecnología VLSI

Mientras que el diseño tradicional de los sistemas VLSI (Very Large Scale Integration) tiene sus días contados, el diseño a través de las FPGAs está en auge. Sin embargo, los diseñadores de grandes sistemas FPGA necesitan entender los fundamentos de VLSI para sacar el máximo rendimiento a los FPGAs. La arquitectura de los FPGAs está determinada completamente por las restricciones que imponen los VLSI: estructuras de elementos lógicos, estructuras de interconexión programables, redes de interconexión, configuración, distribución de pines. Entender como las características de los dispositivos VLSI afectan a las estructura FPGA permitirá al diseñador entender cuales son las mayores ventajas de los FPGAs y minimizar la influencia de sus limitaciones.

Tomemos por ejemplo las redes de interconexión en FPGAs. La mayor parte de los FPGAs modernos proveen a los diseñadores de diferentes tipos de conexiones: locales, globales... ¿Por qué existen tantos tipos de conexiones? Porque las conexiones son cada vez más difíciles de manejar, debido al aumento de longitud. Entender como funcionan estas diferentes tipos de conexión ayudarán al diseñador a elegir que tipo particular de conexión lógica usar, disminuyendo costes y/o aumentando la eficiencia.

En este capítulo nos centtaremos en entender los VLSI: fabricación, circuiteria, interconexiones...

2.1. Procesos de manufactura

Lorem ipsum dolor sit amet, consectetur adipiscing elit. Ut purus elit, vestibulum ut, placerat ac, adipiscing vitae, felis. Curabitur dictum gravida mauris. Nam arcu libero, nonummy eget, consectetur id, vulputate a, magna. Donec vehicula augue eu neque. Pellentesque habitant morbi tristique senectus et netus et malesuada fames ac turpis egestas. Mauris ut leo. Cras viverra metus rhoncus sem. Nulla et lectus vestibulum urna fringilla ultrices. Phasellus eu tellus sit amet tortor gravida placerat. Integer sapien est, iaculis in, pretium quis, viverra ac, nunc. Praesent eget sem vel leo ultrices bibendum. Aenean faucibus. Morbi dolor nulla, malesuada eu, pulvinar at, mollis ac, nulla. Curabitur auctor semper nulla. Donec varius orci eget risus. Duis nibh mi, congue eu, accumsan eleifend, sagittis quis, diam. Duis eget orci sit amet orci dignissim rutrum.

Lorem ipsum dolor sit amet, consectetur adipiscing elit. Ut purus elit, vestibulum ut, placerat ac, adipiscing vitae, felis. Curabitur dictum gravida mauris. Nam arcu libero, nonummy eget, consectetur id, vulputate a, magna. Donec vehicula augue eu neque. Pellentesque habitant morbi tristique senectus et netus et malesuada fames ac turpis egestas. Mauris ut leo. Cras viverra metus rhoncus

sem. Nulla et lectus vestibulum urna fringilla ultrices. Phasellus eu tellus sit amet tortor gravida placerat. Integer sapien est, iaculis in, pretium quis, viverra ac, nunc. Praesent eget sem vel leo ultrices bibendum. Aenean faucibus. Morbi dolor nulla, malesuada eu, pulvinar at, mollis ac, nulla. Curabitur auctor semper nulla. Donec varius orci eget risus. Duis nibh mi, congue eu, accumsan eleifend, sagittis quis, diam. Duis eget orci sit amet orci dignissim rutrum.

2.2. Características de los transistores

Lorem ipsum dolor sit amet, consectetur adipiscing elit. Ut purus elit, vestibulum ut, placerat ac, adipiscing vitae, felis. Curabitur dictum gravida mauris. Nam arcu libero, nonummy eget, consectetur id, vulputate a, magna. Donec vehicula augue eu neque. Pellentesque habitant morbi tristique senectus et netus et malesuada fames ac turpis egestas. Mauris ut leo. Cras viverra metus rhoncus sem. Nulla et lectus vestibulum urna fringilla ultrices. Phasellus eu tellus sit amet tortor gravida placerat. Integer sapien est, iaculis in, pretium quis, viverra ac, nunc. Praesent eget sem vel leo ultrices bibendum. Aenean faucibus. Morbi dolor nulla, malesuada eu, pulvinar at, mollis ac, nulla. Curabitur auctor semper nulla. Donec varius orci eget risus. Duis nibh mi, congue eu, accumsan eleifend, sagittis quis, diam. Duis eget orci sit amet orci dignissim rutrum.

Lorem ipsum dolor sit amet, consectetur adipiscing elit. Ut purus elit, vestibulum ut, placerat ac, adipiscing vitae, felis. Curabitur dictum gravida mauris. Nam arcu libero, nonummy eget, consectetur id, vulputate a, magna. Donec vehicula augue eu neque. Pellentesque habitant morbi tristique senectus et netus et malesuada fames ac turpis egestas. Mauris ut leo. Cras viverra metus rhoncus sem. Nulla et lectus vestibulum urna fringilla ultrices. Phasellus eu tellus sit amet tortor gravida placerat. Integer sapien est, iaculis in, pretium quis, viverra ac, nunc. Praesent eget sem vel leo ultrices bibendum. Aenean faucibus. Morbi dolor nulla, malesuada eu, pulvinar at, mollis ac, nulla. Curabitur auctor semper nulla. Donec varius orci eget risus. Duis nibh mi, congue eu, accumsan eleifend, sagittis quis, diam. Duis eget orci sit amet orci dignissim rutrum.

2.3. Puertas Lógicas CMOS

En esta sección vamos aprender sobre la lógica CMOS, el elemento básico en el diseño lógico. Para entender el funcionamiento básico de las puertas lógicas, también debemos entender las características básicas de los transistores. Primero introduciremos el diseño básico de las puertas, dado que las puertas más simples pueden ser entendidas pensando en los transistores como interruptores.

2.3.1. Puertas estáticas complementarias

Consideremos por el momento los transistores como interruptores perfectos. La condición de encendido será diferente cuando consideremos un transistor tipo P y tipo N: un tipo N está encendido cuando el voltaje de puerta es positivo respecto al sustrato, mientras que en el tipo P estará encendido cuando sea negativo.

La estructura básica de una puerta CMOS está basada en las **puertas estáticas complementarias**. ¿Por qué se llaman así? El término estático viene de que la salida se mantiene estable (0 o 1) mientras la entrada no cambia. No requiere un reloj ni refresco para mantener su valor. El término complementario viene de que la red NMOS y la red PMOS son complementarias entre sí, i.e. que alguna de

las salidas de los transistores NMOS y PMOS debe estar conectada a la salida en todo momento.

Está dividida en la **red pullup** y **red pulldown**, hechas de transistores tipo-p y tipo-n. La salida de la puerta puede ser conectadas al potencial V_{DD} (*Voltaje Drain to Drain*, normalmente 5 V o el 1 lógico) o al potencial V_{SS} (*Voltaje Source to Source*, normalmente 0 V o el 0 lógico). Las dos redes deben ser complementarias para que podamos obtener una salida no indeterminada, y para que además no exista ningún caso de que la salida esté conectada a ambas a la vez. Veamos algunos ejemplos.

Ejemplo 2.1: E

jemplo 2.1: inversor

El esquema para el inversor es extremadamente sencillo pero extremadamente ilustrativo. En este caso la entrada a , que puede tener un valor de 1 (voltage 5 V, +) o un valor de 0 (voltage 0 V, triangular) se conecta a la base del transistor NMOS y PMOS. Como hemos dicho, estos funcionan como interruptores perfectos, pero complementarios. El detector NMOS (abajo) dejará estar encendido (deja pasar corriente) cuando reciba un voltaje positivo (respecto la entrada), es decir, cuando reciba un *input* 1, mientras que el PMOS (arriba) cuando recibe un voltaje negativo (*input* 0). Dado que el NMOS está conectado con el V_{SS} (*output* 0), cuando reciba el 1 saldrá el *output* 0, e viceversa cuando se conecte el PMOS. En la figura [Figura 2.2](#) vemos el voltaje de salida frente al de entrada.




Figura 2.1: Esquema del inversor con nMOS y pMOS.




Figura 2.2: Representación gráfica del voltaje de salida para [Figura 2.1](#) frente al voltaje de entrada, donde vemos claramente que con el 0 lógico de entrada (0 V) tenemos el 1 de salida (5 V); y que con el 1 de entrada (5 V) tenemos el 0 de salida (0 V).

2.3.2. Retardo de la Puerta Lógica

El **retardo** es una de las características más importantes de las puertas lógicas, y es el tiempo que tarda una puerta en cambiar su salida del valor lógico 0 a 1 o viceversa. Sin embargo, para entenderlo bien tenemos que definir correctamente que valores de voltaje son el 0 y el 1, ya que aunque hallamos trabajado con 0 V y 5 V respectivamente, en realidad habrá un cierto margen, un cierto rango que se considerará un 0 y un 1. Esto está definido por dos voltajes V_H y V_L (de *High Voltage* y *Lower Voltage*) que nos dan el voltaje inferior para el 1 lógico (5 V) y el valor superior del 0 lógico (0 V).

Cuando entra un voltaje entre V_H y V_{DD} estamos efectivamente en el 1 lógico, mientras que cuando estamos en el V_L y V_{SS} en el 0 lógico. La definición de los valores V_L y V_H dependen del detector. En muchos casos denotamos por V_{IH} y V_{IL} cuando se tratan de los valores de entradas (*inputs*).

El retardo que tenga una puerta lógica se puede modelar en el esquema con una resistencia y un condensador en serie (un RC) como en la [Figura 2.3](#), aunque en la realidad tenga un forma mucho más compleja.




Figura 2.3: modelización del retardo de puerta lógica inversora.

El **modelo tau** (τ) nos da un valor para el retardo. Este modelo reduce el retardo de la puerta a un RC de tiempo constante τ para ambos modos. Que un transistor este modelado por una resistencia R_n puede sonar un poco raro, y más cuando el transistor no obedece una ley lineal de entrada-salida (ley de Ohm). Por ello seleccionar una resistencia puede ser un poco complicado. Lo que se hace normalmente es asumir que la resistencia es un promedio del voltaje en saturación y en el comportamiento lineal:

$$R_n = \frac{1}{2} \left(\frac{V_{sat}}{I_{sat}} + \frac{V_{lin}}{I_{lin}} \right) \quad (2.1)$$

Los valores de voltaje e intensidad de saturación y lineal dependerán del transistor. Además tenemos la *resistencia de carga* (*load resistance*), que es la resistencia efectiva que se conecta a la salida de un circuito. Es el elemento resistivo que determina cuánta corriente debe entregar el circuito para mantener un determinado voltaje en la salida. Esta resistencia de carga suele estar conectada en serie con la resistencia R_n , por lo que la resistencia efectiva es:

$$R_{eff} = R_n + R_L \quad (2.2)$$

El tiempo de retardo vendrá dado por:

$$\tau \propto (R_n + R_L)C_L \quad (2.3)$$

Otro modelo es el **modelo para una fuente de corriente**, el cual se suele usar en estudios de potencia-retardo. Si asumimos que el transistor actúa como una fuente de corriente cuyo $V_{gs} = V_g - V_s$ ¹ está siempre al máximo valor, entonces el tiempo que tarda en decaer viene dado por

$$t_f = \frac{C_L(V_{DD} - V_{SS})}{I_d} \quad (2.4)$$

Otro modelo es el **modelo ajustado**, que directamente lo que hace es medir experimentalmente las características del sistema y ajustarlas con una función que sea capaz de reproducirla. Suele ser usada en programas que analizan un gran número de puertas.

Este análisis con RC nos arroja información sobre el retardo temporal. En primer lugar, que los retardos de 0 a 1 y de 1 a 0 serán diferentes (el 0 a 1 será más rápido, entorno a la mitad o un tercio de 1 a 0) debido a la diferencia del ratio de las resistencias efectivas.

2.3.3. Consumo de potencia

En consumo de potencia es un punto importante cuando hablamos sobretodo de dispositivos en la vida real. El consumo en los circuitos CMOS depende directamente de la frecuencia en la que operen los aparatos, del tamaño de los transistores (sobretodo aquellos que tengan mayor influencia en la capacidad), así como de la diferencia de los voltajes V_{DD} y V_{SS} en los que opere el circuito, tal que la potencia P es

$$P = fC_L(V_{DD} - V_{SS})^2 \quad (2.5)$$

siendo f la *frecuencia de reloj* y C_L la capacidad del sistema. En muchas ocasiones hablamos de la *speed-power* a la pérdida de energía que ocurre en una sola transición, definida como el producto $SP = CV^2$. Como podemos ver, las pérdidas de energía se reducen cuando disminuimos el voltaje al que operamos, por eso se busca usar puertas lógicas en paralelo. Reducir el voltaje hace más lentos los transistores, por lo que tienes que disminuir la frecuencia si quieres bajar el voltaje. Ahorán, si necesitas procesar la misma cantidad de datos por segundo, agregas más unidades lógicas en paralelo, cada una trabajando más despacio (menor frecuencia) pero todas colaborando para mantener el rendimiento global. A esta técnica se le llama **escalado de voltaje**.

¹El V_{gs} es el que controla que el canal este formado, por lo que si es menor que el umbral el transistor no estará encendido y si supera el umbral en transistor estará encendido.

2.3.4. Manejando grandes cargas

2.3.5. Puertas de baja potencia

2.3.6. *Switch Logic*

El símbolo mostrado en la [Figura 2.4](#) representa un transistor de transmisión controlado por una señal de reloj o fase. También se le llama switch controlado o interruptor de transmisión.

La señal a en la parte superior indica la señal de control: cuando a está activa, el interruptor se cierra y conecta las dos líneas horizontales. La señal a' (a prima) representa la fase complementaria: a' es simplemente la inversión de a , aunque en el símbolo no siempre se conecta explícitamente; a menudo solo se indica que este interruptor trabaja con fases alternas.

Cuando a está en nivel alto ($a=1$), el interruptor cierra el contacto, permitiendo que la señal de la línea izquierda pase a la derecha y viceversa. Es decir, el interruptor está conduciendo. Cuando a está en nivel bajo ($a=0$), el interruptor se abre, aislando eléctricamente ambos lados; las señales no pueden pasar.




Figura 2.4: Puerta de transmisión complementaria.

¿Por que hay dos transistores, un n-mos y un p-mos? Porque la conducción de n-mos depende de si el valor de entrada es 0 o 1, ya que conduce bien para 0 pero mal para 1. Con a y a' esto se soluciona: cuando $a=1$, el nMOS se enciende y $a'=0$, el pMOS también se enciende, ambos conducen y el paso es limpio en todo el rango de tensión. Cuando $a=0$, el nMOS se apaga y $a'=1$, el pMOS se apaga, ambos desconectados y el paso cortado.

2.4. Cables

2.4.1. Estructura de los cables

2.4.2. Modelos de cables

2.5. Registros y RAM

La memoria en sus diferentes formas es muy importante en el diseño digital y particularmente interesante en los FPGAs. En esta sección vamos a hablar de los registros -elementos de memoria diseñados para hacer operaciones de reloj- y el acceso a memoria.

En este contexto, un **reloj** es una señal eléctrica periódica que alterna entre niveles alto y bajo. Cada transición de la señal de reloj se llama **flanco**. El **tiempo de setup** (setup time) es el tiempo mínimo que la señal de datos (D) debe estar estable antes del flanco activo del reloj (por ejemplo, el flanco de subida) para que el registro pueda capturarla correctamente. El **tiempo de hold** (hold time) es el tiempo mínimo que la señal de datos debe permanecer estable después del flanco activo del reloj, para asegurar que el registro complete la captura del dato.

Los **latches** (biestable) son elementos de almacenamiento que guardan un bit y cuya salida sigue la entrada mientras la señal de habilitación está activa (nivel alto o bajo, según el diseño). Por eso se dice que son transparentes: mientras la habilitación esté activa, cualquier cambio en la entrada se refleja inmediatamente en la salida. Cuando la habilitación deja de estar activa, el latch mantiene el último valor capturado.

Los **flip-flop** también almacenan un bit, pero su salida solo se actualiza en el instante de un flanco del reloj (subida o bajada). Esto significa que los datos se capturan solo en un momento preciso definido por el reloj, no mientras un nivel esté activo. Por eso son la base de los registros sincrónicos en circuitos digitales.

2.5.1. Estructura de los registros

Construir una máquina secuencial requiere **registros** que lean un valor, lo guarden durante un tiempo, y que luego puedan escribir el valor guardado en algún sitio, incluso si el valor de entrada cambia para asegurar que la máquina secuencial opere correctamente paso a paso. Es decir, una vez que el registro captura un dato, ese dato queda “congelado” dentro del registro hasta que el reloj indique que debe capturar un nuevo valor.

En los circuitos CMOS, la memoria de un registro se forma por algún tipo de capacitancia o mediante retroalimentación positiva de energía desde la fuente de alimentación. El acceso a la memoria interna se controla mediante la entrada de reloj: el elemento de memoria lee el valor de su entrada de datos cuando el reloj lo indica y almacena ese valor en su memoria. La salida refleja el valor almacenado, probablemente después de algún retardo. Los registros difieren en muchos aspectos clave:

- La forma de la señal de reloj que imprime el valor de entrada en el registro.
- Como el comportamiento de la información sobre la señal de lectura de un reloj afecta al valor guardado. Ejemplo: Supón que el registro necesita un setup de 5 ns y un hold de 1 ns. Si el dato cambia 1 ns antes del flanco, se violó el setup, y entonces el valor almacenado puede ser

incorrecto. Si el dato cambia 0.5 ns después del flanco, entonces se violó el hold, y también puede capturarse un valor erróneo.

- Cuando el valor guardado es presentado como un valor de salida .
- Si alguna vez existe un camino combinacional desde la entrada hasta la salida. Se refiere a si, en un registro o máquina secuencial, hay una ruta directa de lógica combinacional que conecta la entrada con la salida sin intervención del registro (sin esperar al reloj). Si no existe (lo habitual en registros bien diseñados), la salida solo cambia cuando el reloj captura un nuevo valor.

La salida de un latch sigue su entrada mientras la entrada de reloj del latch está activa; en contraste, un flip-flop permite que la entrada afecte a la salida solo en una ventana muy estrecha alrededor de un flanco del reloj. Los latches se usan en circuitos digitales cuando se necesita almacenar un bit de información con un control de nivel (en lugar de control por flanco), y permiten ciertas aplicaciones específicas donde su comportamiento de “transparencia” resulta útil. Por ejemplo, en interfaces de comunicación entre bloques que funcionan a diferentes velocidades.

El registro más simple de CMOS consiste en una **latch dinámica**. Dinámica porque su valor de memoria no es refrescado por la fuente de alimentación y *latch* porque su salida sigue a su entrada bajo algunas condiciones.




Figura 2.5: un esquema de la latch-dinámica.

El registro más simple en tecnología CMOS es el latch dinámico mostrado en la [Figura 2.5](#). Se le llama dinámico porque el valor almacenado en la memoria no se refresca mediante la fuente de alimentación, y se le llama latch porque su salida sigue a su entrada mientras está habilitado.

La entrada es D en un latch tipo D, por lo que su salida es Q'. El inversor conectado a la salida debería resultarte familiar. La capacitancia de almacenamiento se ha representado con líneas punteadas, ya que es un componente parasitario; esta capacitancia se ha denominado C_g porque la mayor parte de ella proviene de las puertas de los transistores en el inversor.

El funcionamiento del latch es sencillo. Cuando el transistor de transmisión está encendido, cualquier puerta lógica conectada a la entrada D puede cargar o descargar C_g . A medida que el voltaje en C_g cambia, Q' sigue ese cambio de forma complementaria: cuando C_g se lleva a voltajes bajos, Q' sube a voltajes altos, y viceversa. Cuando el transistor de transmisión se abre, C_g queda desconectado de cualquier puerta lógica que pudiera cambiar su valor. Por lo tanto, el valor de la salida Q' del latch depende del voltaje del condensador de almacenamiento: si el condensador se ha descargado, la salida del latch será un 1 lógico; si el condensador se ha cargado, la salida del latch será un 0 lógico. Es importante notar que el valor de Q' es el complemento lógico del valor presentado al latch en D; debemos tener en cuenta esta inversión al usar el latch. Para cambiar el valor almacenado en

el latch, podemos cerrar el transistor de transmisión estableciendo $\phi = 1$ y $\phi' = 0$, y luego cambiar el voltaje en C_g .




Figura 2.6: un flip-flop hecho de latches.

La estructura de un flip-flop activado por flanco se muestra en la Figura 2.6. Se construye a partir de dos latches conectados en cascada. El primer latch lee la entrada de datos cuando el reloj está en alto. Mientras tanto, el inversor interno asegura que la entrada de reloj del segundo latch esté en bajo, aislando al segundo latch de los cambios en la salida del primer latch y manteniendo estable el valor de salida del flip-flop. Después de que el reloj pasa a nivel bajo, la entrada de reloj del segundo latch queda en alto, haciéndolo transparente, pero el primer latch presenta un valor estable al segundo latch. Cuando el reloj vuelve de 0 a 1, el segundo latch guarda su valor antes de que la salida del primer latch tenga oportunidad de cambiar.

2.5.2. Memoria de Acceso Aleatorio (RAM)

La **memoria de acceso aleatorio** (RAM, *Random Access Memory*) se suele usar en FPGAs debido a que estos implementan grandes bloques de memoria. Las FPGAs usan RAM estáticas (SRAM) porque la memoria RAM dinámica comúnmente se usa para *bulk memory*² requiere que el capacitor esté espacializado en estructuras que no pueden ser construidos en chips con transistores lógicos de altas capacidades.

SRAM

Una memoria **SRAM** (*Static Random-Access Memory*) es un tipo de memoria de acceso aleatorio en la que cada bit de información se almacena mediante un biestable o *latches*, es decir, un circuito formado típicamente por seis transistores (en tecnología CMOS) que mantiene su estado mientras

²Bulk memory se refiere a una memoria de gran capacidad que se usa principalmente para almacenar grandes cantidades de datos, como tablas, imágenes, buffers, programas o conjuntos de datos.

se le suministre energía. El almacenamiento de datos se realiza de manera estable gracias a la retroalimentación positiva de los biestables. Por este motivo, las SRAM ofrecen tiempos de acceso más rápidos que las DRAM.

En la [Figura 2.7](#) mostramos el núcleo principal de una SRAM. El valor se guarda en medio de los 4 transistores, que forma un par de inversores conectados en un loop. Los otros dos transistores controlan el acceso a las celdas de memoria ³. a través de las *bit lines* (líneas de bit⁴). Cuando select = 0, los inversores se refuerzan mutuamente para almacenar el valor. La lectura o escritura se realiza cuando la celda está seleccionada:

- Para leer, las líneas bit y bit' se precargan a V_{DD} (5V) antes de que la línea de selección se active (se ponga en alto). Uno de los inversores de la celda tendrá su salida en 1 y el otro en 0; cuál de los dos está en 1 depende del valor almacenado. Por ejemplo, si la salida del inversor de la derecha es 0, la línea bit' se descargará a V_{SS} (0V) a través del transistor de bajada (pulldown) de ese inversor y la línea bit permanecerá alta. Si el valor opuesto está almacenado en la celda, la línea bit se llevará a nivel bajo mientras que bit' permanecerá alta.
- Para escribir, las líneas bit y bit' se configuran con los valores deseados, y luego se pone select en 1. El intercambio de carga (charge sharing) fuerza a los inversores a cambiar de valor, si es necesario, para almacenar el valor deseado. Las líneas de bit tienen una capacitancia mucho mayor que los inversores, por lo que la carga en las líneas de bit es suficiente para dominar al par de inversores y hacer que cambien de estado.




Figura 2.7: Diseño del núcleo principal de una SRAM.

³Es la unidad básica de almacenamiento en una memoria; cada celda guarda un solo bit (0 o 1)

⁴Son los conductores verticales en una matriz de memoria que se usan para leer y escribir los datos de las celdas de memoria; cada bit line conecta una columna de celdas

Capítulo 3

Estructuras de sistemas FPGA

3.1. Arquitectura FPGA

Las FPGAs están formadas por 3 tipos de elementos principales:

- Elementos de lógica combinacional.
- Interconexiones.
- Pines I/O (*In/Out*)




Figura 3.1: Estructura genérica de la FPGA.

Estos tres elementos se combinan como puede verse en la [Figura 3.1](#), en los que los pines interactúan con los elementos de lógica combinacional a través de las interconexiones. La lógica combinacional está dividida en unidades pequeñas, conocidas como **elementos de lógica** (LEs, *logic elements*) o **bloques de lógica combinacional** (CLBs, *combinational logic blocks*). Los LE o CLB pueden llegar a actuar como las típicas puertas lógicas, claro que con una potencia mucho menor que

la que podríamos encontrar en un bloque lógico combinacional encontrados en diseños grandes. Las interconexiones se encuentran entre los elementos lógicos, y se programan (se seleccionan cuáles están activas y cuáles no). La interconexión suele estar organizada en canales u otras unidades. Los FPGAs normalmente ofrecen diferentes tipos de interconexiones dependiendo de la distancia entre los elementos lógicos combinacionales que tienen que conectarse. Las señales de reloj también son transportadas a través de su propia red de interconexión. Los pines I/O se llaman en general **bloques I/O** (IOBs). Estos también son programables, seleccionando si queremos que sean *inputs* o *outputs*, y a veces cumplen objetivos tales como conexiones de baja potencia o alta velocidad.




Figura 3.2: Estructura genérica de la FPGA.

Un diseñador de FPGAs debe estar dispuesto a usar diseños de conexiones preestablecidos, no como un diseñador VLSI que dibuja directamente las conexiones. El sistema de interconexión en los FPGAs suele ser uno de sus aspectos más complejos, debido a su cableado como propiedad global del diseño lógico. En la [Figura 3.2](#) se puede ver como sucede la interconexión entre elementos lógicos a través de un camino complicado entre diferentes canales elegido por el diseñador.

Las conexiones entre elementos lógicos requieren caminos complejos debido a que los elementos lógicos LEs están dispuestos en una especie de estructura dos dimensional, por lo que las conexiones no solo son entre LEs, sino entre cables también. Los cables se organizan en todos los tipos principales, los **canales cableados** y los **canales de ruta**. Los primeros corren los canales horizontales y los segundos los verticales. El diseñador es el que elige cuál será usado para transportar la señal.

Para poder permitir al diseñador lógico hacer todas las conexiones deseadas entre elementos lógicos, los canales FPGA deben estar provistos de cables de varios tamaños. Normalmente se usa la **estructura segmentada**, dado que cada cable está formado por diferentes secciones de varias longitudes.

Todas las FPGAs necesitan ser programadas o configuradas. Existen tres tipos principales de FPGAs (tres tecnologías de circuitos): SRAM, *antifuse* (antifusible) y *flash*. No importa el tipo de circuito usado, los elementos principales de las FPGAs (lógica, interconexión, pines I/O) necesitan ser configurada. Algunas de las características de interés para un diseñador que quiere usar un FPGA suelen ser:

- ¿Cuánta lógica puede entrar en un FPGA?
- ¿Cuántos pines I/O tengo?
- ¿Cómo de rápido corre?

Mientras que podemos determinar fácilmente cuántos pines I/O tenemos, determinar la cantidad de lógica que podemos implementar y cuán rápido lo va a hacer es mucho más complicado.

3.2. FPGA basadas en SRAM

Los FPGAs con memoria estática es uno de los más usados.

3.2.1. Elementos lógicos

El método básico utilizado para construir un **bloque de lógica combinacional** (CLB), también llamado **elemento lógico** (LE), en un FPGA basado en SRAM es la **tabla de búsqueda** (LUT), cuyo esquema se puede ver en la [Figura 3.3](#). La tabla de búsqueda es una SRAM que se usa para implementar una tabla de verdad. Cada dirección en la SRAM representa una combinación de entradas del elemento lógico. El valor almacenado en esa dirección representa el valor de la función para esa combinación de entradas de n variables. Una función de n entradas requiere una SRAM con 2^n posiciones. Dado que una SRAM básica no está sincronizada con un reloj, la tabla de búsqueda (LE) opera como cualquier otra puerta lógica: a medida que cambian sus entradas, su salida cambia tras un cierto retraso.




Figura 3.3: esquema de una tabla de búsqueda (LUT).

La razón por la que una función lógica de n entradas necesita una SRAM con 2^n localizaciones es que cada combinación posible de los n bits de entrada debe estar asociada a una salida determinada. Dado que cada entrada puede ser 0 o 1, el número total de combinaciones diferentes de n bits es 2^n y, por lo tanto, para cubrir todas las posibilidades, la memoria necesita al menos 2^n direcciones (localizaciones). Cada dirección almacena la salida correspondiente a una combinación particular de entradas, permitiendo así implementar cualquier función booleana de n entradas al usar las entradas como dirección en la memoria y leer la salida almacenada en esa dirección. Supongamos una función de 3 entradas A, B, C . Entonces $n = 3$, y el número de localizaciones necesarias es

$$2^3 = 8.$$

Las combinaciones posibles de entrada y su dirección en la SRAM serían:

A	B	C	Dirección (binario)
0	0	0	000
0	0	1	001
0	1	0	010
0	1	1	011
1	0	0	100
1	0	1	101
1	1	0	110
1	1	1	111

Cada combinación corresponde a una localización de la SRAM: por ejemplo, si $A = 0$, $B = 1$, $C = 0$, la combinación es 010 en binario, lo que corresponde a la dirección 2 (en decimal) de la SRAM, donde se almacena el valor de salida deseado para esa combinación.

A diferencia de una puerta lógica típica, la función representada por el LE (elemento lógico) puede cambiarse modificando los valores de los bits almacenados en la SRAM. Como resultado, un LE de n entradas puede representar 2^{2^n} funciones (aunque algunas de estas funciones son permutaciones entre sí). Un elemento lógico típico tiene cuatro entradas.

El retardo a través de la tabla de búsqueda (lookup table) es independiente de los bits almacenados en la SRAM, por lo que el retardo del elemento lógico es el mismo para todas las funciones. Esto significa que, por ejemplo, un LE basado en una tabla de búsqueda exhibirá el mismo retardo para una XOR de 4 entradas y para una NAND de 4 entradas. En contraste, una XOR de 4 entradas construida con lógica CMOS estática es considerablemente más lenta que una NAND de 4 entradas. Por supuesto, la puerta lógica estática es, en general, más rápida que el LE.

Los elementos lógicos generalmente contienen registros—flip-flops y latches—además de lógica combinacional. Un flip-flop o latch es pequeño comparado con el elemento de lógica combinacional (en marcado contraste con la situación en VLSI personalizado), por lo que tiene sentido añadirlo al elemento de lógica combinacional. Usar una celda separada para el elemento de memoria simplemente consumiría recursos de enrutamiento. Así los fabricantes pueden optimizar el ruteo local: el resultado de la LUT puede registrarse justo al lado, evitando que la señal viaje a bloques separados para sincronizarse, reduciendo tiempos de propagación. Además, los flip-flops permiten que el bloque lógico mantenga valores entre ciclos de reloj, posibilitando lógica secuencial. Si solo necesitas lógica combinacional, tu circuito produce salidas que dependen únicamente de sus entradas actuales, pero si quieres que tu circuito “recuerde” lo que pasó antes —es decir, que su comportamiento dependa no solo de las entradas actuales, sino también de entradas pasadas— necesitas almacenar estados (así obtenemos una *lógica secuencial*). Esto se hace a través de *flip-flops* y *latches*.

También son posibles bloques lógicos más complejos. Por ejemplo, muchos elementos lógicos también contienen circuitería especial para la suma. Muchas FPGAs incorporan lógica especializada para sumadores dentro del elemento lógico. El componente crítico de un sumador es la cadena de acarreo (*carry chain*), que puede implementarse de manera mucho más eficiente en lógica especializada que usando técnicas estándar basadas en tablas de búsqueda. Podemos ver la definición de acarreo en [Sección A.1](#).

Los ejemplos siguientes describen los elementos lógicos en dos FPGAs. Estos ejemplos ilustran tanto las similitudes entre las estructuras de FPGAs como los enfoques variados en el diseño de los elementos lógicos.

Ejemplo 3.1: E

jemplo 3.1: Elementos lógicos Xilinx Spartan-II

En la [Figura 3.4](#) vemos el bloque lógico combinacional Xilinx Spartan II. Una slice incluye dos celdas lógicas (LCs). La base de una celda lógica es el par de tablas de búsqueda de cuatro bits. Sus entradas son F1-F4 y G1-G4. Cada tabla de búsqueda también puede usarse como una memoria RAM síncrona de 16 bits o como un registro de desplazamiento de 16 bits. Cada *slice*¹ (LUTs, flip-flops..) también contiene lógica de acarreo para cada LUT, de modo que se puedan realizar sumas. Un acarreo de

¹Un slice es como un mini-bloque lógico que puedes programar para implementar una pequeña parte de tu diseño: una puerta lógica, un bit de un registro, una parte de un sumador, etc.

entrada al slice ingresa por la entrada CIN, pasa a través de los dos bits de la cadena de acarreo, y sale por COUT. La lógica aritmética también incluye una puerta XOR. Para construir un sumador, la puerta XOR se usa para generar la suma y la LUT se usa para el cálculo del acarreo. Cada slice incluye un multiplexor que se utiliza para combinar los resultados de los dos generadores de funciones en un slice. Otro multiplexor combina las salidas de los multiplexores en los dos slices, generando un resultado para todo el CLB.

Los registros pueden configurarse como flip-flops tipo D o como latches. Cada registro tiene señales de reloj y habilitación de reloj. Cada CLB también contiene dos drivers de tres estados (conocidos como BUFTs) que pueden usarse para manejar buses internos del chip.




Figura 3.4: Elementos lógicos Xilinx Spartan II

Ejemplo 3.2: E

jemplo 3.2: Elementos lógicos Altera APEX II

3.2.2. Redes interconectadas

Capítulo 4

VHDL

4.1. Elementos básicos VHDL

Un sistema digital está descrito por sus entradas, sus salidas, y la relación que existe entre ellas. En el caso de VHDL por su lado se describe el aspecto exterior del circuito: entradas y salidas; y por otro la forma de relacionar las entradas con las salidas. El aspecto exterior, cuántos puertos es lo que denominamos **entity**. La descripción del comportamiento del circuito es **architecture**. Toda *architecture* debe estar asociada a una *entity*.

Además, podemos definir bibliotecas y paquetes que vamos a usar que nos indica el tipo de puertos y operadores que podemos utilizar. Siempre ha de aparecer la definición de las bibliotecas y paquetes antes de la *entity*.

4.1.1. Entidad

La entidad es la abstracción de un circuito, ya sea desde un complejo sistema electrónico o una simple puerta lógica. La entidad únicamente describe la forma externa del circuito, en ella se enumeran las entradas y las salidas del diseño. Una entidad es análoga a un símbolo esquemático en los diagramas electrónicos, el cual describe las conexiones hacia el resto del diseño.

- Define externamente al circuito o subcircuito.
- Nombre y número de puertos, tipos de entrada y salida.
- Tienes toda la información necesaria para conectar el circuito a otros circuitos.

```
1  entity nombre is
2      generic (cte1: tipo:= valor1; cte2: tipo = valor2: ...)
3      port (entrada1,entrada2,...: in tipo;
4            salida1, salida2,...: out tipo;
5            puertoi: modo tipo);
6  end nombre
```

Los puertos pueden ser de entrada **in** de salida **out** o de entrada-salida **inout**. Los puertos de entrada sólo se pueden leer y no se pueden modificar su valor internamente en la descripción del comportamiento interno (*architecture*).

Además se pueden generar unos valores genéricos (**generic**) que se utilizarán para declarar propiedades y constantes del circuito, independientemente de cual sea la arquitectura. A nivel de simulación, utilizaremos *generic* para definir retardos de señales y ciclos de reloj, independientemente de cual sea la arquitectura. También se podrían usar para introducir constantes utilizadas posteriormente en *architecture* (como el número de registros).

4.1.2. Arquitectura

Los pares de entidades y arquitecturas se utilizan para representar la descripción completa de un diseño. Una arquitectura describe el funcionamiento de la entidad a la que hace referencia. Una arquitectura describe el funcionamiento de la entidad a la que se hace referencia, es decir, dentro de *architecture* tendremos que describir el funcionamiento de la entidad utilizando las sentencias y expresiones propias de VHDL.

- Define internamente el circuito.
- Señales internas, funciones, procedimientos, constantes...
- La descripción de la arquitectura puede ser estructural o por comportamiento.

```

1  architecture arch_name of entity_name is
2  -- declaraciones de la arquitectura:
3  -- tipos
4  -- señales
5  -- componentes
6
7  begin
8  -- código de descripción
9  -- instrucciones concurrentes
10 -- ecuaciones booleanas
11 -- componentes
12     process (lista de sensibilidad)
13     begin
14         -- código de descripción
15     end process
16 end arch_name

```

El código VHDL se escribe dentro de *architecture*. Cada *architecture* va asociada a una *entity* y se indica en la primera sentencia. A continuación, antes de *begin* se definen todas las variables (señales) internas que vas a necesitar para describir el comportamiento de nuestro circuito, se definen los tipos particulares que vamos a utilizar y los componentes, otros circuitos ya definidos y compilados de los cuales conocemos su interfaz en VHDL.

El **process** es una estructura particular de VHDL que se reserva principalmente para contener sentencias que no tengan que tener definido su valor para todas las entradas. Esto obliga a que la estructura *process* almacene los valores de sus señales y pueda dar lugar a circuitos secuenciales. Además, en simulación solo se ejecutan las sentencias internas a esta estructura cuando alguna de las señales de su lista de sensibilidad carece de valor.

4.1.3. Identificadores

En VHDL existen tres clases de objetos por defecto:

- **Constant.** Los objetos de esta clase tienen un valor inicial que les es asignado de manera previa a la simulación y no puede ser modificado.

```
1      constant indentificador: tipo := valor
2
```

- **Variable.** Los objetos de esta clase contienen un único valor que puede ser modificado durante la simulación con una sentencia de asignación. Las variables se usan como índices, o para tomar valores que permiten modelar las componentes.

```
1      variable indentificador: tipo [:=valor]
2
```

- **Signal.** Las señales representan elementos de memoria o conexiones que sí pueden ser sintetizados, dicho de otra manera, a cada objeto de nuestro código de VHDL que sea declarado como *signal* le corresponde un cable o un elemento de memoria en nuestro circuito. Por lo tanto, su comportamiento en simulación será el esperado de ese elemento físico aunque no lo describamos explícitamente. Tienen que ser usados antes del *begin* de *architecture*. Los puertos de una entidad son implícitamente declarados como señales en el momento de la declaración, ya que estos representan conexiones.

```
1      signal indentificador: tipo
2
```

La asignación se hace a través del operador `<=`

```
1      nombre señal <= valor o expresión;
2      A <= 10
3
```

Cuando se usen únicamente *constant* y *signal* no se observarán efectos perversos. Además, el código obtenido podrá ser sintetizado en cualquier herramienta. Por eso mismo en este manual a partir de este momento cuando nos referamos a una señal nos referiremos a un objeto *signal* y solo trabajaremos con estos.

Existen varios tipos de objetos:

- **std_logic.** Tipo predefinido en el estándar IEEE 1164. Este tipo representa una lógica multivaluada de 9 valores. Tenemos el 0 y 1 lógicos, así como Z (alta impedancia), X (desconocido), U (sin inicializar).

- **std_logic(rango)**. Representa un vector de elementos *std_logic*. Para un vector de N elementos el rango será *N-1 downto 0*.

Podemos escribir todas las asignaciones del código ya sean operaciones sencillas, operaciones aritméticas y comparaciones utilizando *std_logic_vector*, sin complicar el código y ayudando a su interacción en XILINX.

- **Alias**. Los alias no son un tipo de indentificador, es una manera de nombrar a un elemento ya existente. El alias nos ayuda a mejorar la legibilidad del código que estamos implementando, además nos puede ayudar a simplificar el manejo del indentificador.

```
1      alias nombre: tipo is indentificador(rango);
2
```

Un ejemplo del uso de alias:

```
1      signal CTRL: std_logic_vector (7 downto 0);
2      alias c_mux_8a1: std_logic_vector (2 downto 0) is CTRL (7 downto 5)
3      alias load_ref1: std_logic is CTRL(4)
```

4.1.4. Operadores

Un operador nos permite construir diferentes signos de expresiones mediante los cuales podemos calcular datos utilizando diferentes señales.

4.2. Estructura básica de un archivo fuente en VHDL

Como hemos dicho, los modelos VHDL están formados por dos partes: la entidad y la arquitectura. En esta última es donde se escriben las sentencias que describen el comportamiento del circuito, a este modelo de programación se suele denominar *behavioral*. El esquema básico será:

```
1      architecture circuito of nombre es
2          -- señales
3      begin
4          -- sentencias concurrentes
5      process (lista de sensibilidad)
6      begin
7          -- sentencias secuenciales
8          -- sentencias condicionales
9      end process
10     end architecture circuito;
```

Dentro de la arquitectura se encuentra:

1. Tipos y señales intermedias necesarias para la descripción del comportamiento.
2. Sentencias de asignación que deben realizarse siempre así como secuencias concurrentes.
3. Uno o varios *process* que tienen lugar en su interior sentencias condicionales y/o asignaciones a señales que dan lugar a hardware secuencial.

4.2.1. Sentencias concurrentes

Son sentencias condicionales que tienen al menos un valor por defecto para cuando no se cumplen ninguna de las condiciones. Podría utilizarse una sentencia común con un *if* y un *else*, los desarrolladores de VHDL prefirieron históricamente otras sentencias.

- La sentencia *when-else* evalúa condiciones de forma jerárquica. Es similar a una cascada de *if-else*. Ejemplos:

```

1  Y <= "00" when "A=B" else
2      "01" when "A<B" else
3      "10" when "10",
4      "11" when others;
```

Listing 4.1: Ejemplo de *when-else*

- La sentencia *with-select-when* selecciona un valor de salida en función de una expresión y múltiples valores constantes. Ejemplos:

```

1  with entrada select
2      salida <= "00" when "001",
3              "01" when "010",
4              "10" when "100",
5              "11" when others;
```

Listing 4.2: Ejemplo de *with-select-when*

El buen programador de VHDL debe acostumbrarse a utilizar estas sentencias ya que le quitará muchos problemas que aparezcan:

- *when-else* es útil para condiciones booleanas.
- *with-select-when* es ideal para valores discretos (como multiplexores).

4.2.2. Sentencias condicionales

El programa VHDL permite utilizar otro tipo de sentencias condicionales más parecidas a los lenguajes de programación modernos. Todas estas sentencias tienen que ir obligatoriamente en un *process*. Las más comunes son:

- La sentencia *if-then-else* constituye de:

```
1  process (lista de sensibilidad)
2  begin
3    if condición then
4      -- asignaciones
5    elsif otra_condición then
6      -- asignaciones
7    else
8      -- asignaciones
9    end if;
10   end process;
```

Las sentencias if-else deben, en general, acabar con un else.

- La sentencia case-when es:

```
1  process (lista de sensibilidad)
2  begin
3    cas señal_condición is
4      when valor_condicion_1 =>
5        -- asignaciones
6      ...
7      when valor_condición_n =>
8        -- asignaciones
9      when others ->
10         -- asignaciones
11   end case;
12   end process;
```

Es necesario que aparezca *when others*.

- La sentencia for-loop es:

```
1  process (lista de sensibilidad)
2  begin
3    for loop_var in range loop
4      -- asignaciones
5    end loop;
6  end process;
```

Para el for, *range* puede ser 0 to N o N downto 0.

- La sentencia while-loop es:

```
1  process (lista de sensibilidad)
2  begin
3    while condición loop
4      -- asignaciones
5    end loop;
6  end process;
```


El bucle `for` está soportado si el rango del índice es estático (0 to N) y el cuerpo contiene sentencias `wait`.

4.2.3. Setencias process

VHDL presenta una estructura particular denominada *process* que define los límites de un dominio que se ejecutará (simulará) si y sólo si alguna de las señales de su lista de sensibilidad se ha modificado en el anterior paso de simulación. Un *process* tiene la siguiente estructura:

```

1  process (lista_de_sensibilidad)
2  -- asingacion de variables
3  -- opcional no recomendable
4  begin
5  -- Setencias condicionales
6  -- Asingaciones
7  end process;
```

Es una de las sentencias mas utilizadas ya que tanto las setencias condicionales como la descripción del Hard-Ware secuencia se realiza dentro de él. Veamos algunas de las propiedades:

- **Propiedad I:** solo se ejecutan las intrucciones internas en el instante 0 de simulación y cuando varía alguna de las señales de su lista de sensibilidad. Para solucionar el posible problema lo que necesitamos es incluir al menos todas las señales que se lean dentro del *process*.

```

1  process (A)
2  begin
3      if B='1' then
4          C <= A;
5      end if;
6  end process;
```

t	0 ns	5 ns	10 ns
A	0	0	1
B	0	1	1
C	U	U	1

Como podemos ver no se asigna a C un valor hasta que en el instante 10 ns, pese a que B cambió en el instante 5 ns, esto es, debido a que no se entra dentro del *process* hasta que A no varía (instante 10 ns). Sin embargo a nivel Hardware esperaríamos que C tomase el valor de A en el mismo instante en el que B cambia a 1 (en 5 ns). La solución sería:

```

1  process (A,B)
2  begin
3      if B='1' then
4          C <= A;
5      end if;
6  end process;
```

t	0 ns	5 ns	10 ns
A	0	0	1
B	0	1	1
C	U	1	1

- **Propiedad II:** las asignaciones a señales que se realizan dentro de un *process* tienen memoria. Si en un paso de simulación se entra dentro del *process* y debido a las sentencias internas se modifica el valor de la señal C, y en otro paso de simulación posterior se entra dentro del *process* pero no se modifica C, la señal C conservará el valor asignado con anterioridad.
- **Propiedad III:** dentro de un *process* todas las instrucciones se ejecutan en paralelo, igual que ocurre con las instrucciones que se encuentran fuera de los *process*. Sin embargo si dentro del *process* se asigna valor a una señal en dos sitios diferentes, el resultado será aquel de la última asignación, exactamente igual que en los lenguajes de programación. Siempre hay que comprobar que no estamos asignando el valor a una señal en dos sitios diferentes del *process* (si puede hacerse en dos ramas diferentes del mismo *if*).
- **Propiedad IV:** los *process* se ejecutan en paralelo. Siempre hay que comprobar que no se modifica la misma señal en dos *process* diferentes, en caso de que esto ocurra habrá que fusionar los *process*.
- **Propiedad V:** los valores de las señales que se modifican internamente en los *process* no se actualizan hasta que no se ha ejecutado el *process* completo.

4.2.4. Descripción estructural

Esta descripción utiliza para la creación de la arquitectura de la entidad entidades descritas y compiladas previamente, de manera en VHDL podemos aprovechar diseños ya realizados o realizar diseños sabiendo que se utilizarán otros más complicados. Así se ahorra trabajo al diseñador-programador.

Se declaran los componentes que se van a utilizar

4.3. Simulación en VHDL

VHDL realiza la simulación siguiendo la técnica de **simulación por eventos discretos** (*Discrete Event Time Model*). Esta es una técnica que permite avanzar en el tiempo a intervalos variables, en función de la planificación de ocurrencia de eventos (cambio de valor de alguna señal). Esto significa que no se simula el comportamiento del circuito pico-segundo a pico-segundo, si no desde que ocurre un evento hasta el siguiente, donde puede pasar un pico-segundo o varios segundos. Durante el intervalo de tiempo en el que no se produce ningún evento, se mantiene el valor de todas las señales.

4.3.1. Sentencias de simulación

VHDL presenta una sentencia específica, WAIT, que detiene la ejecución del código hasta que se cumpla la condición. La sentencia *wait* debe aparecer obligatoriamente en el *process* no tiene lista de sensibilidad. Además en muchos tutoriales se utiliza para generar hardware secuencial.

- `wait on lista_de_señales`: no se ejecutan las instrucciones posteriores hasta que no se modifique alguna de las señales de la lista.
- `wait for tiempo`: no se ejecutan instrucciones posteriores hasta que no pase el tiempo indicado desde que se llegó a la instrucción *wait*.

- `wait until` condicion: no se ejecutan las instrucciones posteriores hasta que no se cumpla la condición.

4.4. Descripción de Lógica Secuencial

Una de las propiedades más importantes del *process* es la capacidad de la estructura para almacenar los valores de las señales que se asignan en su interior durante el paso de simulación no se entra dentro del process o no se realiza ninguna asignación a esta señal. Debido a esta característica se utilizarán los process para generar hardware secuencial.

4.4.1. Hardware secuencial

Para la descripción de los biestables (latches) y registros utilizaremos *process* en los que la señal de reloj CLK (clk) actúe por flanco conjuntamente con un *if* sin rama *else*.

```
if (CLK'event and CLK='1') then ...
```

Así pues si se quiere representar un biestable deberíamos añadir el siguiente process:

```
entity Biestable_D is
  port (d,clk: in std_logic; q: out std_logic);
end Biestable_D;

architecture ARCH of Biestable_D is
begin
  process (clk,d)
  begin
    if (clk'event and clk='1') then q<=d;
    end if
  end process;
end ARCH;
```

4.4.2. Contadores

Capítulo 5

Vivado y VHDL

En esta sección presentaremos los proyectos que vayamos haciendo.

5.1. Proyecto: calculadora binaria.

Apéndice A

Definiciones básicas

A.1. Acarreo

En general, el acarreo está ligado a todo circuito o algoritmo que requiera propagación de valores que exceden la capacidad de una posición binaria, por lo que es fundamental para la aritmética digital y el diseño de ALUs, sumadores, procesadores y sistemas embebidos.

Los **bits de acarreo** son los bits que se generan y se propagan entre etapas sucesivas cuando se suman números binarios. Se llaman así porque “transportan” el exceso cuando la suma de dos bits en una posición supera la capacidad de esa posición (es decir, cuando la suma da un resultado mayor que 1 en binario).

Por ejemplo, al sumar dos bits A_i y B_i en la posición i junto con un acarreo de entrada C_i , el resultado del bit de suma es

$$S_i = A_i \oplus B_i \oplus C_i,$$

y el bit de acarreo de salida (hacia la siguiente posición más significativa) es

$$C_{i+1} = (A_i \cdot B_i) + (A_i \cdot C_i) + (B_i \cdot C_i),$$

donde \oplus representa la operación XOR, \cdot es la operación AND, y $+$ es la operación OR en lógica booleana. Cuando se suman $1 + 1$ en binario, se obtiene 10 : el 0 es el bit de suma S_i y el 1 es el bit de acarreo C_{i+1} que debe sumarse a la siguiente posición más significativa. Los bits de acarreo aseguran que la suma sea correcta, de forma similar a como se “lleva” una unidad a la siguiente columna al sumar en el sistema decimal, por ejemplo al sumar $9 + 5$. En un sumador binario de varios bits, estos bits de acarreo forman la **cadena de acarreo**, ya que cada etapa depende del acarreo generado en la etapa anterior.

La **cadena de acarreo** (en inglés, carry chain) es un elemento fundamental en los sumadores digitales. Es la secuencia de propagación de los bits de acarreo de una etapa de suma a la siguiente cuando se suman dos números binarios. En un sumador, cada bit de la suma depende de los bits de entrada y del acarreo que llega de la posición anterior: si el bit menos significativo genera un acarreo, este debe sumarse con el siguiente bit más significativo, y así sucesivamente.

En un sumador de varios bits (por ejemplo, un sumador de 4 bits), este proceso crea una cadena de

acarreo que se propaga desde el bit menos significativo hasta el más significativo. Este retardo de propagación del acarreo es un factor crítico que limita la velocidad de los sumadores implementados como sumadores en serie, porque el acarreo debe recorrer cada bit antes de que el resultado final sea estable.

Por eso se diseñan sumadores más rápidos como el sumador de acarreo anticipado (carry lookahead adder) o el sumador de bloques, que intentan predecir los acarreos sin esperar a que la cadena de acarreo se propague completamente, reduciendo así el retardo total.

El concepto aparece de forma central en la aritmética digital y es clave en el diseño de ALUs (unidades aritmético-lógicas) y procesadores, porque limita el tiempo de operación de sumas, restas y otras operaciones que dependen del acarreo.

Bibliografía

- [1] Marcos Sánchez-Élez. *Introducción a la programación en VHDL*.
- [2] Wayne Wolf. *FPGA-Based System Design*. USA: Prentice Hall PTR, 2004. ISBN: 0131424610.