

Министерство образования Российской Федерации

---

КАЗАНСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ  
им. А.Н. ТУПОЛЕВА

Практикум по дисциплине

# Цифровая схемотехника

С.А. Арсентьев, И.С. Вершинин

Казань  
2006

## Введение

При чтении данного пособия предполагается, что пользователь знаком с основами работы в операционной системе Windows.

Программа Micro-Cap Evaluation фирмы Spectrum Software является интегрированным редактором электрических схем, который позволяет пользователю выполнить графический ввод исследуемой схемы и провести анализ ряда ее основных характеристик, а также осуществлять взаимодействие программы Micro-CAP с известными профессиональными программами схемотехнического моделирования PSpice, OrCAD.

Данная версия программы является демонстрационной версией программы Micro-Cap. Имеются некоторые ограничения на вводимую схему: 50 компонентов и 100 точек соединений (узел + индуктивность + источник). Также возможно возникновение предупреждающих сообщений, вызванных ограничениями демоверсии программы.

Программа довольно проста в использовании, так как имеет стандартный графический интерфейс Windows приложений (отличия только в специфике преследуемой цели применения). Поддерживаются Spice и PSpice модели.

Spice и PSpice - системы, предназначенные для моделирования нелинейных электрических схем в статическом режиме (DC), временной (transient) и частотной областях (AC). Электрическая схема может содержать резисторы, конденсаторы, индуктивности, независимые источники напряжения и тока, пять типов зависимых источников, длинные линии, ключи и пять типов полупроводниковых приборов: диоды, биполярные транзисторы (BJT), полевые транзисторы (JFET), арсенид-галлиевые транзисторы (MESFET) и МОП-транзисторы (MOSFET).

Первоначально программа Micro-Cap была предназначена для моделирования только аналоговых устройств. Но, начиная с версии Micro-Cap V, появилась принципиально новая возможность моделирования смешанных аналого-цифровых цепей с обратными связями, которые, в частности, могут состоять только из цифровых устройств и не содержать аналоговых блоков. В основном смешанные модели моделируются в режиме расчета переходных процессов.

Реальные цифровые ИС в программе представлены в виде примитивов Uxxx, отражающих их функционирование на логическом уровне.

В ходе работы с программой Micro-Cap автоматически происходит проверка на наличие ошибок (в файле сообщений указывается возможное место возникновения ошибки).

Интегрированный многостраничный иерархический редактор схем облегчает доступ к эскизу схем. Если только схема создана, то нажатием нескольких клавиш можно проводить анализ передаточных и переходных характеристик по переменному или постоянному току. Вы также легко можете отредактировать схемы и повторно проводить их анализ. Редактор позволяет двигать, масштабировать, панорамировать, выделять несколько компонентов, вращать вдоль трех осей, зеркально перемещать, а также он обладает расширенными функциями буфера обмена (можно копировать и вставлять компоненты как в одной схеме, так и между несколькими, используя буфер обмена). Вы можете исследовать схему с помощью мыши, отображая формы характеристик или постоянные потенциалы непосредственно в узлах принципиальных схем.

# Занятие 1

## ***Потенциальные триггерные устройства на интегральных элементах***

Триггерные устройства относятся к классу последовательностных схем, характерной особенностью которых является наличие обратных связей, приводящих к существованию в схеме нескольких устойчивых состояний. Состояние такой схемы определяется не только входными сигналами, но и состоянием схемы в предшествующий момент времени. В данной работе рассматриваются триггерные устройства, имеющие два устойчивых состояния.

### **Справочные сведения**

Триггеры могут быть **синхронными** (тактируемыми) и **асинхронными**. Состояние асинхронных триггеров изменяется в момент поступления входной информации, а синхронных – только при подаче тактирующего импульса (ТИ). В свою очередь синхронные триггеры подразделяются на триггеры, работающие **по уровню** ТИ (срабатывание триггера происходит в момент подачи тактового импульса), и на триггеры с **внутренней задержкой** (срабатывание триггера происходит в момент окончания ТИ). В настоящее время имеется множество типов триггеров, различающихся функционально. Из них наиболее распространенными являются RS-триггер, Т-триггер, JK-триггер и D-триггер. Приняты следующие обозначения входов триггеров:

S – отдельный вход установки триггера в единичное состояние по прямому выходу Q (Set - установка);

R – отдельный вход сброса триггера в нулевое состояние по прямому выходу Q (Reset - сброс);

J – аналогичен входу S (установка);

K – аналогичен входу R (сброс);

D – информационный вход (Data input). На него подается информация, предназначенная для записи в триггер;

T – счетный вход (Toggle - переключатель);

C – вход синхронизации (Clock input)

## Типы триггерных устройств

Простейшим триггерным устройством является **асинхронный RS-триггер**. При  $S=1$  и  $R=0$  триггер устанавливается в состояние 1 ( $Q=1$ ), при  $S=0$  и  $R=1$  – в состояние 0 ( $Q=0$ ). При комбинации  $R=0$  и  $S=0$  триггер сохраняет предыдущее состояние, а комбинация  $R=1$  и  $S=1$  является запрещенной.




Рисунок 1.1

На рис 1.1, а,б приведены логические схемы асинхронного RS-триггера на элементах И-НЕ и ИЛИ-НЕ. В случае использования элементов И-НЕ триггер работает при инверсных значениях входных сигналов.




Рисунок 1.2

На рис. 1.2 приведена схема **синхронного RS-триггера**. Информация, поданная на входы R и S, изменяет состояние триггера только в момент подачи на вход C тактового импульса.

**Триггер Т-типа** (счетный триггер) имеет один вход T (рис. 1.3,а) и изменяет свое состояние на противоположное каждый раз, когда на вход поступает управляющий сигнал.

**Триггер D-типа** (рис. 1.3,б) – так называемый триггер задержки – осуществляет временной сдвиг информации, поданной на вход D, на один такт, т.е. значение сигнала на выходе Q в n-ом такте равно значению входного сигнала в (n-1)-ом такте.






Рисунок 1.3

**Триггер JK-типа** (рис. 1.3,в) объединяет в себе возможности RS- и T-триггеров. При  $J=K=1$  триггер переключается в состояние, инверсное предыдущему, т.е. работает аналогично T-триггеру, а в остальном – JK-триггер аналогичен RS-триггеру, в котором функции входов S и R выполняют соответственно входы J и K.

## Логические схемы триггерных устройств

Можно выделить три основных схемы построения триггерных устройств:

- схема М-S (от англ. Master-Slave – основной-вспомогательный);
- схема трех триггеров;
- схема с использованием элементов памяти на компонентах с накоплением заряда. В данной работе такие схемы не рассматриваются.

Триггерные устройства, построенные по схеме М-S, состоят из двух триггеров – основного и вспомогательного. При подаче ТИ входная информация записывается на основной триггер, а в промежутках между ними переписывается во вспомогательный. На рис 1.4,а приведена схема  $RS_t$ -триггера (индекс t означает наличие внутренней задержки), выполненного по способу М-S. Схема построена на двух синхронных RS-триггерах и одном инверторе.




Рисунок 1.4

Состояние выходов схемы изменяется после окончания ТИ. Благодаря этому свойству триггерных устройств с внутренней задержкой, имеется возможность совместить в одном такте процесс считывания и записи информации, что значительно повышает быстродействие цифровых устройств, построенных на их основе. Схема  $RS_T$ -триггера, приведенная на рис.1.5,а, реализуется на меньшем числе ИС и обладает большей надежностью в работе.

Если в приведенных схемах на входы  $R$  и  $S$  завести обратные связи, как показано на рис. 1.4,б и 1.5,б, то получим  $T_T$ -триггеры, у которых в качестве счетного используется вход  $C$ . Если, кроме того, добавить входы  $J$  и  $K$  (см. рис. 1.4,б и 1.5,б), то получим схемы синхронных  $JK_T$ -триггеров. Построенный  $JK_T$ -триггер можно использовать в качестве синхронного  $T_T$ -триггера, если замкнуть входы  $J$  и  $K$ , а также в качестве  $D_T$ -триггера, если на вход  $K$  подать проинвертированный сигнал входа  $J$ .




Рисунок 1.5

В триггерных устройствах, построенных по схеме трех триггеров, используются три асинхронных  $RS$ -триггера: один основной и два коммутирующих. На рис. 1.6 приведены схемы  $T$ -триггеров, построенных по такому принципу.




Рисунок 1.6

Основной RS-триггер собран на элементах 1 и 2, а коммутирующие – на элементах 3,4 и 5,6. Данная схема на два элемента экономичнее, чем схема на рис. 1.5,б.

## ***Подготовка к работе***

Изучите триггерные устройства по данному руководству и по литературе. Запустите программу схемотехнического моделирования Micro-Cap 7.0. Для этого в системе Windows посредством курсора мыши через системную кнопку **Пуск** выберите **Программы/Micro-Cap\_Evaluation\_7/Micro-Cap\_Evaluation 7.0**. Можете выбрать другие варианты запуска.

## ***Экспериментальные исследования***

### **Исследование асинхронного RS-триггера**

После запуска программы пользователь автоматически начинает работать с файлом новой схемы под названием circuit1.cir. Чтобы осуществить моделирование, первоначально необходимо начертить схему в режиме графического ввода.



## Создание схемы для анализа в статике

Исследуем схему, представленную на рис. 1.1,а. Для этого в меню **Component/Схемотехника** выберите необходимый компонент **2И-НЕ**. Появится контур компонента в области схемы. С помощью мыши расположите его в нужном месте и щелкните левой клавишей мыши. Появится диалоговое окно настройки свойств компонента, показанное на нижеследующем рисунке 1.7.




Рисунок 1.7. Свойства компонента 2И-НЕ

На данном этапе требуется выбрать тип временной модели элемента И-НЕ. Установите **TIMING\_MODEL=D0\_GATE** (компонент с нулевой задержкой), затем нажмите кнопку **OK** или же нажмите ENTER.

Так как следующий элемент будет такой же, поместите курсор на изображении созданного элемента и, удерживая клавишу CTRL, нажатием левой клавиши мыши расположите уже новый компонент схемы немного ниже пре-

дыдущего элемента и отпустите клавишу. Тот же компонент можно выбрать и из меню **Component**.

Для подачи на вход логического элемента уровней логического "ноля" и "единицы" выберите компонент из меню **Component/Animation/Digital\_Switch** и расположите его перед первым элементом И-НЕ слева. Еще один такой компонент расположите чуть ниже первого, как показано на рис. 1.8, а.








Рисунок 1.8

Соединим выходы элементов схемы проводниками. Для этой процедуры на панели инструментов активной схемы имеются пиктограммы для ввода прямоугольных проводников  и диагональных проводников . Нажав на одну из пиктограмм рисования проводников, соедините выходы элементов согласно рис. 1.1,а и рис. 1.8,б.

Ненужные элементы со схемы можно удалить, перейдя в режим выбора (нажав при этом на пиктограмму ) и, выделив ненужный элемент, нажать клавишу **Del**.

Чтобы увидеть номера проводников схемы, нажмите на пиктограмму . Введем альтернативные имена для проводников (рис. 1.9) двойным щелчком на проводнике схемы. Появится диалоговое окно (рис. 1.10).




Рисунок 1.9





Рисунок 1.10

Либо нажмите на пиктограмму  и щелкните левой клавишей мыши на соответствующем месте именуемого проводника. В этом случае при каждом нажатии появляется диалоговое окно ввода текста (рис.1.11). После ввода текста необходимо нажать на кнопку **ОК**.





Рисунок 1.11

Для визуального просмотра состояния полученного RS-триггера на выходы добавим элементы индикации **LED**, выбрав соответствующее меню в **Component / Animation**.

Окончательный вид схемы представлен на рис. 1.12. Индикацию нумерации проводников можно отключить соответствующим нажатием на пиктограмму .




Рисунок 1.12

Сохраните схему, выбрав **File/Save**. Ваша схема сохранена под именем circuit1.cir. Но можете также назначить свое имя файла схемы (файл будет с расширением .cir) – для этого случая выберите пункт меню **File/Save\_As..** Появится диалоговое окно ввода имени файла и выбора места назначения каталога, где будет сохранен файл.

### Анализ функционирования триггера

Нажмите **Alt+1** или же выполните команду **Analysis/Transient..** Появится диалоговое окно Transient Analysis Limits (рис. 1.13).







Рисунок 1.13

Установите все параметры режима анализа в соответствии с рисунком. Для параметра **State Variables** установите **Leave**, чтобы при каждом запуске режима временного анализа предыдущее состояние выходов элементов схемы сохранялось для вновь запущенного анализа. Установите флажок **Auto Scale Ranges** (автоматическое масштабирование диаграмм). Соответственно введите в колонке Y Expression цифровые сигналы D(S\_bar), D(R\_bar), D(Q), D(Q\_bar).

Если строчек не хватает, либо строчка лишняя, то можно использовать кнопки **Add** и **Delete** для добавления и удаления строк. Далее нажмите кнопку **Run**.

Нажмите на пиктограмму  на основной панели инструментов или выполните команду **Windows/Tile Vertical**. На панели инструментов графической части схемы включите кнопку с пиктограммой  (или **Options/View/Node\_Voltages/States**) для отображения на схеме состояния проводников и индикаторов LED. После запуска режима временного анализа можно, меняя положения цифровых переключателей на схеме триггера и нажимая **F2** после каждого изменения (или в окне диаграммы схемы пиктограмму ) , анализировать работу простейшего асинхронного RS-триггера. После окончания анализа нажмите **Ctrl+F4** или просто закройте окно диаграммы.

Результаты работы триггера оформите в виде таблицы.

### Создание схемы для анализа в динамике

Произведем некоторые изменения в предыдущей схеме. Удалим с имеющейся схемы компоненты U3 и U4 (Digital Switch), U4 и U5 (LED). Добавим два генератора сигналов с одним выходом **Component/Digital\_Primitives/Stimulus\_Generator/Stim1**. Разместите генераторы сигналов, как показано на рис. 1.14. При первом размещении компонента на схему появляется диалоговое окно настройки его параметров. В строке Value введите имя генерируемого сигнала SET (имя должно быть введено только латинскими буквами и не должно совпадать с именами директив, принятых в языке модели аналоговых и цифровых схем PSpice). В окне с уже имеющимся текстом .define SET после слова SET добавьте следующее:

```
0ns 1 50ns 1 100ns 0 150ns 1 200ns 1 250ns 1 300ns 0 350ns 1 700ns 1
```




Рисунок 1.14

Данный синтаксис определяет моменты времени и значения сигнала в эти моменты времени: уровни "0" или "1" генерируемого сигнала SET. Нажмите кнопку **ОК**. Те же самые действия выполните для следующего генератора сигнала, но с параметрами:

.define RESET 0ns 1 20ns 0 50ns 1 100ns 1 150ns 1 200ns 0 250ns 1 300ns 0 350ns 1 700ns 1

Окончательный вид схемы приведен на рис. 1.15.




Рисунок 1.15

Сохраните схему под именем circuit2.cir, выполнив команду **File / Save As..**

## Анализ функционирования триггера

Нажмите **Alt+1** или же команду **Analysis/Transient..** Появится диалоговое окно **Transient Analysis Limits**. Измените параметр **State Variables** на **Zero**. Сравните с рис.1.16. Для запуска нажмите кнопку **Run**.





Рисунок 1.16

Если необходимо, разверните окно диаграммы на весь экран. Зарисуйте диаграмму.

Закрыв диаграмму, измените тип временной модели элементов И-НЕ **Timing\_Model=DLY\_TTL** (аналог задержек для ТТЛ интегральных схем). Объясните полученный результат. Зарисовать диаграмму в отчет. Поэкспериментировать с параметрами **TPLHTY** и **TRHLTY** (номинальная задержка переключения из "0" в "1" и соответственно из "1" в "0") временной модели **Timing Model** элементов И-НЕ. Посмотреть, как это влияет на работу схемы.

## Исследование синхронного RS-триггера

### Анализ функционирования триггера в ручном режиме

Откройте схему **circuit103.cir** из папки **circuits**. Для этого выполните команду **File/Open...** или нажмите на пиктограмму  на панели инструментов главного окна программы.




Рисунок 1.17

Запустите режим временного анализа, выполнив команду **Analy-sis/Transient..** или нажав **Alt+1**. Появится диалоговое окно Transient Analysis Limits. Измените параметр **State Variables** на **Leave**. В строчке **Time Range** введите: 0.5u (этот параметр определяет временной интервал моделирования). Не забудьте поставить галочку для параметра **Auto Scale Ranges**. Сравните с рис.1.18. Для запуска нажмите кнопку **Run**.





Рисунок 1.18

Выполните команду **Windows/Tile\_Vertical**, либо на основной панели инструментов нажмите на пиктограмму . Меняя значения подаваемых сигналов на воды S и R посредством переключения цифровых переключателей, рассмотрите работу данного синхронного RS-триггера.

Зарисуйте диаграммы в отчет.



## Исследование двухступенчатого синхронного RS<sub>t</sub>-триггера

Откройте схему circuit104.cir из папки circuits. Для этого выполните команду **File/Open...** или нажмите на пиктограмму  на панели инструментов главного окна программы и выберите соответствующий файл.




Рисунок 1.19

Параметры сигналов, подаваемых на схему:

```
.define CLK 0ns 0 LABEL=START +200ns 1 +70ns 0 +130ns GOTO START -1 TIMES  
.define SET 0ns 0 150ns 1 350ns 0 450ns 0 1us 1 1.45us 0  
.define RESET 0ns 0 550ns 1 750ns 0 1us 1 1.7us 0  
.define INIT 0ns 0 50ns 1
```

### Анализ функционирования триггера

Исходные диаграммы сигналов для анализа, которые были заданы при вводе схемы, приведены на рис. 1.20.




Рисунок 1.20

Рассмотрите функционирование созданного RS-триггера, добавив при вызове диалогового окна временного анализа Transient Analysis Limits соответствующие строчки для меток проводников QM, QM\_bar, QS, QS\_bar. Вызов диалогового окна производится нажатием **Alt+1** или же командой через пункт меню **Analysis/Transient..** Введите **Time Range**, равный 2u (т.е. временной интервал равный двум микросекундам). После ввода всех параметров нажмите **Run**.

Зарисуйте диаграммы.

Выполните аналогичную процедуру анализа для схемы, приведенной на рис.1.5. Откройте схему circuit105.cir. Вид схемы показан на рис. 1.21. Выполните действия, аналогичные предыдущей схеме.




Рисунок 1.21

## Исследование двухступенчатого синхронного $T_T$ -триггера

Откройте схему circuit106.cir. Вид схемы приведен на рис. 1.22.




Рисунок 1. 22

### Анализ функционирования триггера

Запустите анализ в режиме Transient Analysis нажатием Alt+1 или же командой через пункт меню **Analysis / Transient..**

Объясните полученный результат.

Аналогичную процедуру выполните и для  $T_T$ -триггера, полученного на основе схемы на рис.1.5,б. Для исследования откройте схему circuit107.cir. Схема приведена на рис. 1.23.




Рисунок 1.23

## Исследование двухступенчатого синхронного $JK_t$ -триггера

Схемы рис. 1.5 приведены в файлах circuit108.cir и circuit109.cir. Вид схемы circuit108.cir показан на рис. 1.24.




Рисунок 1.24

Параметры для сигналов:

```
.define CLK 0ns 0 LABEL=START +200ns 1 +70ns 0 +130ns GOTO START -1 TIMES
.define JJ 0ns 0 150ns 1 350ns 0 450ns 0 1us 1 1.45us 0
.define KK 0ns 0 550ns 1 750ns 0 1us 1 1.7us 0
.define INIT 0ns 0 50ns 1
```

Вид схемы circuit109.cir показан на рис. 1.25.




Рисунок 1.25

Параметры сигналов те же.

### Анализ функционирования $JK_t$ -триггеров

Проведите временной анализ для схем, представленных на рисунках 1.24 и 1.25.

Диаграммы входных сигналов для анализа приведены на рис. 1.26.




Рисунок 1.26

Зарисуйте полученные диаграммы выходных сигналов. Объясните полученный результат.

## ***Литература***

1. Райхлин В. А. Основы цифровой схемотехники. Учебное пособие для вузов. Казань: Изд-во Казан. гос. техн. ун-та, 2000. 352с.
2. Курс лекций по предмету "Цифровая схемотехника".
3. Павлович О. Г. Интегральные ТТЛ-схемы. Лабораторный практикум. Казань:1978.
4. Разевиг В.Д. Система схемотехнического моделирования Micro-Cap 6. М: Горячая линия - Телеком, 2001. 344с.
5. User's Guide. Electronic Circuit Analysis Program Micro-Cap 7.0. Seventh Edition. First Printing September 2001.

## Занятие 2

### Генераторы импульсов на элементах ТТЛ-ИС

При реализации различных устройств цифровой схемотехники часто возникает необходимость тактирования различных процессов, а также вопросы формирования импульсов определенной длительности, расширение длительности коротких импульсов и т.п. Для этого, как правило, применяются ждущие или автоколебательные генераторы, реализованные по той или иной схеме на логических элементах с применением дополнительных навесных сопротивлений и конденсаторов. Подбирая для каждого конкретного случая значения сопротивлений и конденсаторов, можно получать импульсы необходимой длительности. В развитии микросхем средней степени интеграции в составе серий ТТЛ появились несколько микросхем, выполняющих функции ждущих генераторов импульсов, со сложной логикой управления и выводами для подключения внешних RC-элементов. В данной лабораторной работе мы рассмотрим некоторые реализации ждущих и автоколебательных генераторов как на основе логических элементов, так и на основе микросхем К155АГ3, содержащих два ждущих мультивибратора со сложной логикой управления.




Рисунок 2.1

### Генераторы импульсов на основе логических ИС

При рассмотрении ждущих генераторов на логических элементах канонической можно считать схему, представленную на рис. 2.1.

Для рассмотрения функционирования схемы необходимо определить устойчивое состояние, в котором она находится до прихода запускающего импульса на вход запуска. Здесь оно однозначно: элемент 1 закрыт (на выходе уровень "1"), элемент 2 открыт (на выходе уровень "0"), емкость C практически разряжена (в действительности на ней имеется не-

которое начальное напряжение указанной полярности), на входе запуска неактивный сигнал – "1".

Отрицательный входной импульс переводит схему во временноустойчивое состояние, длительность которого и определяет выходной импульс. Элемент 2 закрывается, что приводит к открыванию элемента 1 и появлению выходного "0". Конденсатор С начинает заряжаться через выходное сопротивление элемента 2 и резистор R. Это происходит до тех пор, пока на входе элемента 1 напряжение не перейдет порог переключения элемента. После чего элемент 1 закрывается (на выходе появляется "1"), что в свою очередь приводит к открыванию элемента 2 и быстрому разряду конденсатора С через цепи защитных антизвонных диодов входного каскада элемента 1 и малое выходное сопротивление открытого элемента 2.

По условию  $t_{И1} < t_{И2}$ , т.е. запускающий импульс должен быть короче вырабатываемого.

Формула для расчета длительности импульса:

$$t_{И2} = C(R_{БЫХ}'' + R) \ln \left[ \frac{U_{БЫХ}'' + U_C(0)}{U_{ВХ.П.}''} \cdot \frac{R}{R + R_{БЫХ}''} \right] \quad (2.1)$$

при этом:

$$U_C(0) = E_K \frac{R}{R + R_1} < U_{ВХ.П.}'' \quad (2.2)$$

Условие (2.2) накладывает ограничение на величину R сверху. Кроме того, величина под знаком логарифма в формуле (2.1) должна быть больше единицы (условие открывания элемента 1 в момент начала формирования импульса на выходе). Это накладывает дополнительное ограничение на R снизу. Так что получаем двухстороннее ограничение:

$$\frac{R_{БЫХ.П.}''}{(U_{БЫХ.}'' + U_C(0)) / U_{ВХ.П.}'' - 1} < R < \frac{R_1}{E_K / U_{ВХ.П.}'' - 1} \quad (2.3)$$

Во всех формулах:

$U_{БЫХ}''$  – выходное напряжение закрытого элемента (2,4 – 4,3 В)

$U_{BX.П.}''$  – входное пороговое напряжение элемента (1,2 – 1,7 В). В системе Micro-Cap это напряжение составляет 1,4 В.

$R_{BX.}''$  – входное сопротивление элемента ( $\approx R_1 = 5 - 10 \text{ кОм}$ )

$R_{ВЫХ.}''$  – выходное сопротивление закрытого элемента (100 – 800 Ом).

Изменять длительность импульса ввиду ограничения на величину R мы можем, изменяя значение емкости конденсатора C.




Рисунок 2. 2

На основе данной схемы ждущего генератора мы можем построить автоколебательную схему (рис. 2.2). Рассмотрим ее функционирование. Пусть в исходном состоянии элемент 1 за-

крыт, элемент 2 открыт, емкость  $C_1$  разряжена, емкость  $C_2$  заряжена. Быстрый разряд емкости  $C_2$  происходит через цепь антизвонного диода входа элемента 1. По мере заряда емкости  $C_1$  уменьшается потенциал входа элемента 2. При  $U_{BX2} = U_{BX.П.}''$  в схеме происходит регенерация, и схема оказывается во втором временноустойчивом состоянии: элемент 1 открыт, элемент 2 закрыт, емкость  $C_1$  заряжена, емкость  $C_2$  разряжена. Длительности временноустойчивых состояний определяются аналогично длительности импульса в схеме ждущего генератора, при тех же ограничениях на величину R.

Выбирая значения емкостей  $C_1$  и  $C_2$ , мы можем получать импульсы разной скважности, т.к. при этом будут различны длительности импульса и паузы. При этом существует ограничение на соотношение емкостей, а следовательно и на скважность импульсов. Пусть  $C_1 < C_2$ . Тогда большая емкость  $C_1$  должна успеть разрядиться за время заряда меньшей. Поэтому максимальное значение скважности  $N_{MAX} = 1 + \left( \frac{C_1}{C_2} \right)_{MAX}$  не превышает 20.

Для данной схемы автоколебательного генератора присущ нештатный режим, который получил название режим "жесткого" самовозбуждения. При этом обе емкости ( $C_1$  и  $C_2$ ) заряжены и оба элемента – закрыты. Это состояние устойчивое, следовательно, генерации в схеме не возникает. Для исключения



## Генераторы импульсов с бистабильной ячейкой

Один из этих сигналов подается непосредственно со входа устройства, другой формируется специальным логическим (пороговым) элементом внутри самой схемы по окончании в ней релаксационного процесса.

Длительность вырабатываемого импульса:

здесь  $U_D$  – напряжение на открытом диоде ( $0,6B$ ).

25

Для стабилизации длительности импульса  $t_{И2}$  включают сравнительно низкоомную внешнюю цепь заряда для конденсатора  $C$  – резистор  $R$  (рис. 2.3, пунктир).

$$R \ll R'_{BX} = R_1$$

При этом резистор  $R$  как бы шунтирует  $R_1$ , и новая постоянная времени равна  $CR$ .

## Интегральные генераторы импульсов

Микросхема К155АГ3 представляет собой размещенные на одном кристалле два ждущих генератора со сложной логикой управления и возможностью перезапуска. Условное графическое обозначение одного из двух элементов показано на рис.2.4.




Рисунок 2. 4

Каждый мультивибратор имеет выходы  $Q$  и  $\bar{Q}$ , вход сброса  $\bar{SR}$  и два входа запуска: прямой  $B$  и инверсный  $\bar{A}$ . К точкам  $R$  и  $RC$  подключаются внешние времязадающие компоненты  $R$  и  $C$ .

Запуск схемы может быть произведен по фронту (вход  $B$ ) и по срезу (вход  $\bar{A}$ ) входного импульса. Вход  $\bar{SR}$  может быть использован как для сброса выходного импульса, так и для запуска генератора при определенном соотношении сигналов (табл. 2.1).

Входы			Выходы	
$\bar{SR}$	$\bar{A}$	$B$	$Q$	$\bar{Q}$
0	X	X	0	1
X	1	X	0	1
X	X	0	0	1
1	0	↑	⎓	⎓
1	↓	1	⎓	⎓
↑	0	1	⎓	⎓

Таблица 2. 1

В первых трех строках таблицы показаны неактивные комбинации управляющих сигналов, при которых на выходах генератора установлены статические уровни ( $Q=1, \bar{Q}=0$ ). В последние три строки сведены комбинации уровней, а также импульсных перепадов (положительные на входах  $\bar{SR}$  и  $B$ , отрицательные на входе  $\bar{A}$ ), запускающие формирование выходного импульса.

Если, согласно этим условиям, генератор АГЗ запущен, то выходной импульс можно продолжить, подав на вход новый запускающий импульс до окончания выходного.

Выходной импульс можно досрочно оборвать, подав на вход сброса  $\overline{SR}$  напряжение низкого уровня.

Длительность выходного импульса для К155АГЗ определяется по формуле (для  $C < 1000 \text{ пФ}$ ):

$$t_{\text{ВЫХ}} = 0,28RC(1 + 0,7/R) \quad (5)$$

Здесь  $C$  – в  $\text{пФ}$ ,  $R$  – в  $\text{кОм}$ ,  $t_{\text{ВЫХ}}$  – в  $\text{нс}$ .

Емкость времязадающего конденсатора не лимитирована. Сопротивление навесного резистора допускается в пределах  $5 \text{ кОм} \leq R \leq 50 \text{ кОм}$ .

Рекомендуемые способы подключения внешних компонентов к микросхеме показаны на рис. 2.5. Типовой является схема на рис. 2.5,а. Второй же вариант с диодом применяется при использовании электролитического конденсатора большой емкости, у которого обратное допустимое напряжение  $U_{\text{доп.обр.}} < 1\text{В}$ .

Минимальное время выходного импульса равно внутренней задержке микросхемы 30 нс.

Используя элементы микросхемы АГЗ, можно собрать автоколебательный мультивибратор по кольцевой схеме.

При этом можно использовать несколько вариантов соединения, отличающихся лишь по варианту запуска мультивибраторов (рис. 2.5). При этом первый элемент обрабатывает длительность импульса, а второй – длительность паузы. Это позволяет генерировать импульсы с различной скважностью.

Период генерируемых импульсов определяется в данном случае по формуле:

$$T = 0,28 \left[ R_1 C_1 \left( 1 + \frac{0,7}{R_1} \right) + R_2 C_2 \left( 1 + \frac{0,7}{R_2} \right) \right],$$

где  $C$  – в  $\text{пФ}$ ,  $R$  – в  $\text{кОм}$ ,  $T$  – в  $\text{нс}$ .

## Подготовка к работе

Изучите генераторы импульсов по данному руководству и по литературе.

Запустите программу схемотехнического моделирования Micro-Cap 7. Для этого в системе Windows посредством курсора мыши через системную кнопку **Пуск** выберите **Программы/Micro-Cap\_Evaluation\_7/Micro-Cap\_Evaluation\_7.0**.

## Экспериментальные исследования

### Расчет временных параметров импульсов

Рассчитать, используя нижеприведенные данные о значениях величин сопротивлений и конденсаторов, длительности выходных импульсов ждущего генератора и автогенератора, построенных по канонической схеме. Для расчетов можно использовать либо стандартный Windows-калькулятор, либо калькулятор, встроенный в систему схемотехнического моделирования.

$R=620 \text{ Ом}$ ,  $C=0.33\text{мкФ}$  ( $C=2\text{нФ}$ ,  $C=10\text{нФ}$ ) – для формирователя одиночного импульса;

$R_1=R_2=620 \text{ Ом}$ ,  $C_1=10\text{нФ}$  ( $C_1=2\text{нФ}$ ,  $C_1=0,33\text{мкФ}$ ),  $C_2=10\text{нФ}$  – для генератора импульсов;

$$R''_{\text{ВЫХ.}} = 130 \text{ Ом.}$$

### Исследование канонической схемы формирователя импульсов

#### Сборка схемы и ввод необходимых параметров элементов




Рисунок 2.5


Разместите в области графического ввода схемы необходимые компоненты согласно рис.2.1 (теоретическая часть данной лабораторной работы) и выполните все электрические соединения между элементами. Выбор компонентов следует выполнить из меню **Component /**

**Схемотехника** и с панели инструментов главного окна. Для схемы возьмите следующие величины сопротивления и емкости:  $R1=620\text{ Ом}$ ,  $C1=0,33\text{ мкФ}$ . Для подачи на вход схемы отрицательного запускающего импульса длительностью 10 мкс используйте генератор цифрового сигнала **Component/Digital\_Primitives/Stimulus\_Generator/Stim1**. В параметрах генератора введите следующую запись для формы сигнала: `.define Start 0u 1 10u 0 20u 1`

Для диода D1 выберите тип модели `MODEL=$GENERIC`, а для параметров этой модели введите следующие значения:  $IS=1E-12$ ,  $N=0.5$ ,  $RS=0$ . Для логических элементов DD1-1, DD1-2 для модели входа/выхода выберите `I/O_MODEL=IO_STD`, но с параметром `DRVL=10` (этот параметр определяет выходное сопротивление логического элемента для состояния "0" в Ом).

Возможный вид схемы представлен на рисунке 2.5. Нумерация компонентов происходит автоматически, поэтому могут быть некоторые различия от представленной схемы. Сохраните схему на диске под любым именем.

### Анализ функционирования

Нажмите `Alt+1` или же выполните команду **Analysis/Transient..** Появится диалоговое окно **Transient Analysis Limits** (рис.2.6). Добавьте необходимые строки для просмотра процессов, происходящих в схеме. Нужную величину для просмотра можно ввести щелчком правой клавиши мыши в области `Y expressions`. Для ввода новой строчки используйте кнопку **Add**. Помимо того, что пользователь сам вводит название сигнала, программа моделирования сама автоматически нумерует проводники схемы, номера которых можно посмотреть, выполнив команду **Options/View/Node\_Numbers** или нажав на панели инструментов кнопку .

Обратите внимание на тип сигнала, который вы будете наблюдать на диаграммах, так как есть различия между аналоговыми и цифровыми сигналами. На выходах логических элементов формируются цифровые сигналы (имеют только два значения либо "0", либо "1"), а для дискретных элементов – аналоговые сигналы (характеризуются своей непрерывностью значений). Система при

соединении выводов логического и дискретного элементов автоматически добавляет блок преобразования в зависимости от типа соединения: либо блок преобразования с цифрового уровня на аналоговый, либо блок преобразования с аналогового уровня на цифровой.




Рисунок 2.6

Чтобы получить диаграммы сигналов, нажмите кнопку **Run**.

Так же посмотрите диаграммы сигналов для случаев, когда  $C1=10\text{нФ}$  и  $C1=2\text{нФ}$ . Сравните длительности сформированных импульсов с соответствующими емкостями с расчетными значениями длительности импульса.

## Исследование симметричного мультивибратора

### Ввод необходимых параметров схемы




Рисунок 2.7

Откройте схему симметричного мультивибратора circuit208.cir. Параметры моделей такие же, как и в предыдущей схеме. В данной схеме для конденсаторов, кроме указания величины емкости, указано также началь-

ное значение напряжения на них IC=<initial value>.

C1 – VALUE=0.33u IC=3

C2 – VALUE=0.33u IC=0.

При явном указании начального напряжения конденсатора важна его полярность подключения в схему.

### Анализ функционирования симметричного мультивибратора

Нажмите Alt+1 или выполните команду **Analysis/Transient..** Появится диалоговое окно Transient Analysis Limits.




Рисунок 2.8

Чтобы получить диаграммы сигналов, нажмите кнопку **Run**.

Также проанализируйте диаграммы сигналов для случаев, когда C1=10нФ, C2=0.33мкФ и C1=2нФ, C2=0.33мкФ. Оцените полученную скважность.

Выставьте на обоих конденсаторах начальное напряжение, равное 3В. Посмотрите, происходит ли в этом случае генерация.

## Анализ функционирования симметричного мультивибратора с принудительной схемой запуска

Рассмотрим схему с принудительной цепью запуска. Для этого в имеющуюся схему добавлены элементы, показанные на рис. 2.2 пунктиром. Откройте схему circuit210.cir.

Посмотрите процессы, происходящие в схеме.




Рисунок 2.9

## Исследование генератора с бистабильной ячейкой

Откройте схему circuit211.cir, приведенную на рис.2.10. Как и в случае канонической схемы генератора импульсов (рис. 2.1), на вход схемы подается отрицательный запускающий импульс длительностью 10 мкс.




Рисунок 2.10

Посмотрите процессы, происходящие в схеме.

## Исследование интегрального генератора импульсов 155АГ3

В данном случае исследование работы интегрального генератора будет рассмотрено на примере 74НС123 (серия 1554). Расчетная длительность выра-



батываемых импульсов несколько отличается от 155АГ3, но логика работы используемого генератора остается такой же.

### Анализ функционирования формирователя одиночных импульсов на АГ3

Откройте схему формирователя импульсов circuit212.cir. Проанализируйте логику работы интегрального генератора. Запустите формирователь с различными значениями емкости и сопротивления. Определите зависимость длительности формируемого импульса от величины сопротивления и емкости.




Рисунок 2.11

### Анализ функционирования автогенератора на АГ3

Откройте схему формирователя импульсов circuit213.cir. Определите зависимость влияния величины параметров схемы на скважность формируемых импульсов.




Рисунок 2.12

## ***Литература***

1. Райхлин В. А. Основы цифровой схемотехники. Учебное пособие для вузов. Казань: Изд-во Казан. гос. техн. ун-та, 2000. 352с.
2. Курс лекций по предмету "Цифровая схемотехника".
3. Яскевич Д. В. Генераторы импульсов на элементах ТТЛ-ИС. Лабораторный практикум. Казань:1992.
4. Разевиг В.Д. Система схемотехнического моделирования Micro-Cap 6. М: Горячая линия - Телеком, 2001. 344с.
5. User's Guide. Electronic Circuit Analysis Program Micro-Cap 7.0. Seventh Edition. First Printing September 2001.

## Занятие 3

### Интегральные логические схемы со средней степенью интеграции

#### Арифметические микросхемы

##### Микросхема К155ИПЗ




Рисунок 3.1

Это скоростное четырехразрядное АЛУ. Может работать в двух режимах, выполняя 16 логических либо 16 арифметических операций. Для получения максимального быстродействия при арифметической обработке в модуле имеется внутренняя схема ускорения переносов (переносы во все разряды формируются параллельно). Логическая обработка подразумевает выполнение побитовых операций над парой операндов. Всего может быть 16 различных операций такого типа. В этом смысле АЛУ является предельно универсальным логическим модулем на две переменные в каждом из четырех независимых разрядов.

Микросхема выполнена в корпусе на 24 вывода. На-

значение выводов (рис. 3.1, 3.2):

$\langle A_3, \dots, A_0 \rangle, \langle B_3, \dots, B_0 \rangle$  - входы операндов А, В;

$\overline{C}_0$  - инверсный вход переноса в младший разряд;

$\langle S_3, \dots, S_0 \rangle$  - сигналы настройки на выполнение той или иной функции данного типа (табл. 3.1);

М (mode control) – сигнал настройки на арифметический (М=0) или логический (М=1) тип функции;

$\langle F_3, \dots, F_0 \rangle$  - выходы результата;

$\overline{C}_4$  – инверсный выход переноса из старшего разряда;

G и P – инверсный выход генерации и распространения переноса. Служат для подключения микросхемы ускорения переносов.

K – выход компаратора с открытым коллектором.

При равенстве операндов ( $A=B$ ) значение  $K=1$ , если АЛУ работает в режиме вычитания и  $\bar{C}_0=0$  (-1 представляется как 1111). Для того же режима еще один результат сравнения дает значение сигнала  $\bar{C}_{n+4}$ :

$\bar{C}_n$	$\bar{C}_{n+4}$	Результат
1	1	$A \leq B$
1	0	$A > B$

Наращивание разрядности операндов выполняется каскадированием микросхем АЛУ.

Настройка				Функция F		
S <sub>3</sub>	S <sub>2</sub>	S <sub>1</sub>	S <sub>0</sub>	Логическая (M = 1)	Арифметическая (M = 0)	
					C <sub>0</sub> = 0	C <sub>0</sub> = 1
0	0	0	0	$F = \bar{A}$	A	A + 1
0	0	0	1	$F = \bar{A} \vee B$	$A \vee B$	$(A \vee B) + 1$
0	0	1	0	$F = \bar{A}B$	$A \vee \bar{B}$	$(A \vee \bar{B}) + 1$
0	0	1	1	$F = 0$	-1 (доп. код)	0
0	1	0	0	$F = \bar{A}\bar{B}$	$A + \bar{A}\bar{B}$	$A + \bar{A}\bar{B} + 1$
0	1	0	1	$F = \bar{B}$	$(A \vee B) + \bar{A}\bar{B}$	$(A \vee B) + \bar{A}\bar{B} + 1$
0	1	1	0	$F = A \oplus B$	$A - B - 1$	$A - B$
0	1	1	1	$F = \bar{A}\bar{B}$	$\bar{A}\bar{B} - 1$	$\bar{A}\bar{B}$
1	0	0	0	$F = \bar{A} \vee B$	$A + \bar{A}B$	$A + \bar{A}B + 1$
1	0	0	1	$F = A \oplus B$	$A + B$	$A + B + 1$
1	0	1	0	$F = B$	$(A \vee \bar{B}) + \bar{A}B$	$(A \vee \bar{B}) + \bar{A}B + 1$
1	0	1	1	$F = \bar{A}B$	$\bar{A}B - 1$	$\bar{A}B$
1	1	0	0	$F = 1$	$A + A$	$A + A + 1$
1	1	0	1	$F = A \vee \bar{B}$	$(A \vee B) + A$	$(A \vee B) + A + 1$
1	1	1	0	$F = A \vee B$	$(A \vee \bar{B}) + A$	$(A \vee \bar{B}) + A + 1$
1	1	1	1	$F = A$	$A - 1$	A

Таблица 3. 1




Рисунок 3.2

## Микросхема К155ИП4




Рисунок 3.3

Схема ускорения переносов на 4 корпуса АЛУ.

Одновременно формирует переносы на входах всех тетрад 16-разрядного сумматора, начиная со второй.

Выход переноса отдельного корпуса АЛУ

$$\bar{C}_{n+4} = \bar{G} \vee \bar{P} \bar{C}_n.$$

Для микросхемы ИП4:

$$\bar{C}_{n+x} = \bar{G} \bar{0} \vee \bar{P} \bar{0} \bar{C}_n = \bar{C}_{n+4,1} = \bar{C}_{n,2}$$

$$\bar{C}_{n+y} = \bar{G} \bar{1} \vee \bar{P} \bar{1} \bar{C}_{n+x} = \bar{C}_{n+4,2} = \bar{C}_{n,3}$$

$$\bar{C}_{n+z} = \bar{G} \bar{2} \vee \bar{P} \bar{2} \bar{C}_{n+y} = \bar{C}_{n+4,3} = \bar{C}_{n,4}$$

Здесь второй нижний индекс после запятой означает номер корпуса АЛУ.

Все функции переноса формируются 2-уровневыми схемами (т.е. параллельно) с задержкой 13 нс относительно поступления сигналов  $G_i$ ,  $P_i$ . Эти сигналы генерируются всеми тетрадами одновременно, так как зависят только от значений битов слагаемых (но не от  $\bar{C}_n$ ).

Формирование сигналов  $P$  и  $G$  происходит с задержкой 12 нс относительно момента поступления слагаемых. Две других задержки в АЛУ:  $t_F = 24$  нс,  $t_{\bar{C}_{n+4}} = 12$  нс. При этом, если к моменту поступления сигнала  $\bar{C}_n$  формирование сигналов  $P$  и  $G$  завершено, то  $t_F$  уменьшается до 12 нс.

## Микросхемы дешифраторов

155ИДЗ – дешифратор четырехразрядный, демультиплексор 1х16.




Рисунок 3.4

Эта схема (рис. 3.4, 3.5) осуществляет дешифрацию кода, поданного на вход  $A_3A_2A_1A_0$ , с выдачей сигнала низким потенциалом на одном из 16 выходов, когда на обоих входах управления  $E_0$  и  $E_1$  низкий потенциал.

Демультиплексная функция выполняется при использовании четырех линий входа для указания канала выхода; передаваемые данные подаются на один из входов  $E$  ( $E_0$  или  $E_1$ ), на другой подается сигнал разрешения низкого уровня.

Типовое среднее время задержки распространения 23 нс через три логических уровня, 16 нс – через входы управления. Средняя мощность рассеивания – 170 мВт.




Рисунок 3.5



# Микросхемы контроля

155ИП2 – схема контроля четности и нечетности на 8 бит.




Рисунок 3.6

Эта схема предназначена для выработки контрольного разряда дополнения до четности и нечетности восемь бит. С ее помощью можно осуществить контроль по четности и нечетности. На рисунках 3,6, 3.7 и таблице 3.2 показаны соответственно логическая схема модуля, изображение на принципиальных схемах и таблица функционирования.

Входы			Выходы	
Сумма высоких уровней на I0...I7	ЕЕ	Е0	ΣЕ (четная)	Σ0 (нечетная)
четная	1	0	1	0
нечетная	1	0	0	1
четная	0	1	0	1
нечетная	0	1	1	0
-	1	1	0	0
-	0	0	1	1

Таблица 3. 2

Средняя мощность рассеивания 170 мВт. Ток питания: номинальный 34, максимальный 56 мА. Номинальное время задержки распространения – 46 нс.




Рисунок 3.7

## Микросхемы мультиплексоров

155КП2 – мультиплексор (две схемы 4х1).




Рисунок 3.7

Позволяет мультиплексировать с двух четырех-разрядных каналов ( $I_{0a}$ ,  $I_{1a}$ ,  $I_{2a}$ ,  $I_{3a}$ ;  $I_{0c}$ ,  $I_{1c}$ ,  $I_{2c}$ ,  $I_{3c}$ ) в один двухразрядный канал ( $Y_a$ ,  $Y_c$ ). Входы  $A_1$ ,  $A_0$  служат для указания адреса входного канала;  $E_a$ ,  $E_c$  – инверсные входы разрешения (рис. 3.7).

Если на входы  $A_1, A_0$  последовательно подавать сигналы "00", "01", "10", "11", то на выходе будет последовательно появляться информация с 0-го по 3-ий входной канал. Таким образом, можно осуществить

преобразование параллельного кода в последовательный.


Типовое среднее время задержки распространения: передача данных – 17 нс, передача импульса выборки – 22 нс. Типовая мощность рассеивания – 180 мВт.

# Экспериментальные исследования

## Исследование арифметико-логического устройства К155ИПЗ

### Схема АЛУ с последовательным распространением переноса на два байта

Откройте схему circuit301.cir. Схема состоит из четырех АЛУ, выходы и входы переносов соединены последовательно. На два старших АЛУ на входы операндов подаются константы. Функция, выполняемая АЛУ, задается четырехразрядным генератором US. Операнды А и В вырабатываются генераторами на 8 разрядов UA и UB. Изначально схема настроена на выполнение операции сложения двух чисел без единицы переноса. На входы М и  $\bar{C}_0$  подаются константы в соответствии с таблицей функций.

Запустите временной анализ, выполнив команду **Alt-1**, затем нажмите кнопку **Run**. По умолчанию временная диаграмма отображается в режиме Select Mode (пиктограмма на панели инструментов). С помощью курсора мыши выделите необходимый участок временной диаграммы, тем самым выделенный участок увеличится в масштабе. Нажав на панели инструментов на кнопку , перейдите в режим Cursor Mode. Левая и правая кнопки мыши определяют соответственно левый и правый курсор на временной диаграмме.

Установите левый курсор на место в диаграмме, отвечающее моменту подачи операндов А и В. Правый курсор установите на соответствующее установившееся выходное значение результата арифметической операции. Временная разница между левым и правым курсором и есть время задержки появления результата. Таким образом измерьте задержку на всех АЛУ схемы. Результаты занесите в отчет.




Рисунок 3.8

### Схема АЛУ с параллельным формированием переноса на два байта

Откройте схему circuit302.cir. Схема построена на 4-ех АЛУ K155ИП3 с применением схемы ускорения переноса K155ИП4. На два старших АЛУ на входы операндов, как и ранее (см. предыдущую схему), подаются константы. Необходимая функция, выполняемая АЛУ, задается четырехразрядным генератором US. Операнды А и В вырабатываются генераторами на 8 разрядов UA и UB. Изначально схема настроена на выполнение операции сложения двух чисел без единицы переноса. На входы М и  $\bar{C}_0$  подаются константы в соответствии с таблицей функций.

Запустите временной анализ, выполнив команду **Alt-1**, затем нажмите кнопку **Run**. Аналогично предыдущей схеме произведите измерения задержек появления результатов с момента подачи операндов А и В.

Результаты занесите в отчет.

Измените выполняемую функцию АЛУ в соответствии с таблицей 3.1. Вычислите вручную значения F, взяв произвольные А и В. Выполните те же вычисления с помощью АЛУ. Результаты занесите в отчет в табличной форме.




Рисунок 3.9

## Исследование микросхемы дешифратора K155ИД3

Откройте схему circuit303.cir.




Рисунок 3.10

Запустите временной анализ, выполнив команду **Alt-1**, затем нажмите кнопку **Run**. Объясните полученные результаты.

## Пример применения микросхем K155КП2, K155ИП2, K155ИР9, K155ИЕ5

Откройте схему circuit304.cir. Данная схема выполняет перевод параллельного кода 8-разрядного числа в последовательный код и контроль на четность. Результат контроля на четность добавляется 9-ым битом к последовательному коду данных как бит паритета.

Запустите временной анализ, выполнив команду **Alt-1**, затем нажмите кнопку **Run**.




Рисунок 3.11

Объясните функционирование данной схемы.

## Литература

1. В. А. Райхлин. Основы цифровой схемотехники. Учебное пособие для вузов. Казань: Изд-во Казан. гос. техн. ун-та, 2000. 352с.
2. Курс лекций по предмету "Цифровая схемотехника".
3. Интегральные логические схемы со средней степенью интеграции. Методическое указание по лабораторным занятиям. Казань:1980.
4. Разевиг В.Д. Система схемотехнического моделирования Micro-Cap 6. М: Горячая линия - Телеком, 2001. 344с.
5. User's Guide. Electronic Circuit Analysis Program Micro-Cap 7.0. Seventh Edition. First Printing September 2001.



## Занятие 4

### ***Переходные процессы в цифровых последовательностных схемах***

В лабораторной работе рассматривается устройство, реализованное по следующему заданию:

На выходе устройства формируется сигнал «1» в ответ на каждое входное слово, заканчивающееся последовательностью 00-10-11. При действии любого другого входного слова сигнал на выходе устанавливается нулевым.

Структурно автомат реализован по канонической схеме (рис.4.1): входной регистр (RGX), комбинационная схема (КС), реализующая таблицу переходов и выходов автомата, выходной регистр (RGZ) и синхронный регистр состояний (RGY). Здесь рассматриваются два варианта комбинационной схемы: реализованной по асинхронной таблице переходов и по синхронной.




Рисунок 4. 1

## Асинхронная таблица

$X_1 X_2^k$		$S^{k-1}$				$Y_1$	$Y_2$
		00	01	11	10		
1		2,0	1,0	1,0	1,0	0	0
2		2,0	1,0	1,0	3,0	0	1
3		2,0	1,0	4,1	3,0	1	1
4		2,0	1,0	4,1	1,0	1	0

Рис. 4.2

Асинхронная таблица переходов и выходов, реализующая исходное задание, представлена на рис. 4.2. Кодирование состояний представлено здесь же. Функции выхода  $Z$  и внутренних состояний  $Y_1, Y_2$  при этом будут:

$$\begin{aligned} Z &= X_1 X_2 Y_1 \\ Y_1 &= X_1 X_2 Y_1 \vee X_1 \bar{X}_2 Y_2 \\ Y_2 &= \bar{X}_1 \bar{X}_2 \vee \bar{X}_2 Y_2 \end{aligned}$$

## Синхронная таблица

$X_1 X_2^k$		$S^{k-1}$				$Y_1$	$Y_2$
		00	01	11	10		
1		2,0	1,0	1,0	1,0	0	0
2		2,0	1,0	1,0	3,0	0	1
3		2,0	1,0	1,1	1,0	1	0

Рис. 4.3

Синхронная таблица переходов представлена на рис. 4.3. Кодирование состояний в данном случае выбрано естественное. Получаемые при этом функции выхода и внутренних состояний:

$$Z = X_1 X_2 Y_1 \quad Y_1 = X_1 \bar{X}_2 Y_2 \quad Y_2 = \bar{X}_1 \bar{X}_2$$

Цель работы – исследовать влияние расфазировки синхросигналов триггеров регистра внутренних состояний RGY на правильность функционирования устройства и показать, что в случае асинхронной таблицы переходов здесь все благополучно, тогда как при синхронной реализации таблицы переходов мы будем наблюдать неправильную работу устройства при значительной расфазировке моментов срабатывания двух триггеров регистра RGY.

Действительно, пусть задержка поступления сигнала синхронизации на разные триггеры регистра различны. При этом пусть  $t_{3.CY_1} > t_{3.CY_2}$ .

Тогда для синхронной таблицы рассмотрим переход из состояния 2 в 3 при  $X_1 X_2 = 10$ . Правильный переход  $Y_1 Y_2 = 01-10$ . Однако, поскольку первым

сработает триггер  $Y_2$ , то мы получим  $Y_1 Y_2 = 01-00-00$ . Это возникает тогда, когда до момента прихода синхросигнала  $C_{Y1}$  уже успел сформироваться новый  $Y_1$ , от измененного по  $C_{Y2}$  сигнала  $Y_2$ .

Тем самым может быть промоделирована возможная разница в быстродействии триггеров вместе с ситуацией, когда «интервал прозрачности» одного триггера превышает задержку другого триггера более, чем на время задержки комбинационной части. Чтобы промоделировать это, комбинационная схема должна иметь минимальную задержку, поэтому она выполнена одноуровневой на элементах И-ИЛИ-НЕ и И-НЕ. Комбинационные схемы для асинхронного и синхронного вариантов представлены на рис. 4.4.




Рисунок 4.4

## Подготовка к работе

Изучите работу последовательностных схем по данному руководству и по литературе. Запустите программу схемотехнического моделирования Micro-Cap 7.0. Для этого в системе Windows посредством курсора мыши через системную кнопку **Пуск** выберите **Программы/Micro-Cap\_Evaluation\_7/Micro-Cap\_Evaluation 7.0**. Можете выбрать другие варианты запуска.

### Общее описание используемых схем

В обоих вариантах имеются регистры: входной (RGX), выходной (RGZ) и внутренних состояний (RGY).

Входной регистр реализован на двух триггерах микросхемы K155TM7. Триггера имеют потенциальный вход синхронизации и срабатывают при высоком уровне синхросигнала. Выходной регистр и регистр внутренних состояний реализованы на триггерах K155TM2. Чтобы обеспечить срабатывание по срезу сигнала синхронизации, синхроимпульс подается на вход С через инвертор.

На выходах комбинационных схем в обоих вариантах формируются инверсные сигналы  $\overline{Y_1}$ ,  $\overline{Y_2}$ ,  $\overline{Z}$ . Поэтому после триггеров сигналы берутся с инверсных выходов.

## Экспериментальные исследования

### Исследование автомата с асинхронной таблицей

Откройте схему circuit401.cir. Входная последовательность подается с помощью генератора двух цифровых сигналов X1X2 (рис. 4.5). Синхросигнал формируется генератором одного сигнала CLK. Генератор INIT устанавливает выходные регистры в нужное состояние. Синхроимпульсы на выходной регистр RGZ и на регистр внутренних состояний RGY1, RGY2 подаются через инверторы, чтобы получить срабатывание регистров по срезу синхросигнала.




Рисунок 4.5

Запустите временной анализ (нажмите **Alt-1**, затем кнопку **Run**). Названия диаграмм соответствуют названиям проводников на схеме. Зарисуйте диаграммы полученных сигналов X1, X2, Y1, Y2, Z.

С помощью изменения временных параметров инверторов DD3\_2, DD3\_3 можно исследовать влияние расфазировки синхросигналов на работу всей схемы. Прежде чем начать какое-либо изменение схемы, необходимо закрыть ок-

но временного анализа и лишь затем приступить к изменению. Параметр MNTYMYDLY цифрового компонента позволяет конкретному устройству назначить минимальное, типичное или максимальное значение времени задержки, указанное в спецификации модели его динамики:

- 0 – значение задержки, указанное общим параметром DIGMNTYMX (по умолчанию равен 2);
- 1 – минимальное значение;
- 2 – типичное значение;
- 3 – максимальное значение;
- 4 – расчет наихудшего случая (минимум/максимум).

*Установите MNTYMYDLY=3* (случай максимального времени задержки). Проведите моделирование при различных значениях TPLHMX=22ns...40ns (максимальное время задержки перехода из “0” в “1”) и TPHLMX=15ns...37ns (максимальное время задержки перехода из “1” в “0”) для инверторов DD3\_2 и DD3\_3. Рассмотрите момент, когда  $t_{3.CY_1} > t_{3.CY_2}$ . Сделайте вывод о влиянии таких разбросов задержек инверторов на работу в целом всей схемы.

*Установите MNTYMYDLY=4* (наихудший случай разбросов задержек элементов). При моделировании учитывается минимальная и максимальная величина задержки элементов. На диаграммах сигналов появляется дополнительные состояния цифровых сигналов R (зона перехода из “0” в “1”) и F (зона перехода из “1” в “0”).

Для анализа в ручном режиме откройте схему circuit401h.cir.

Схема с асинхронной таблицей переходов





Рисунок 4.6

Запустите временной анализ. С левой стороны отобразится диаграмма состояний, с правой стороны – схема. На панели инструментов схемы нажмите на кнопку  (Node Voltages), чтобы отобразить текущее состояние на элементах схемы. В режиме временного анализа схемы можно управлять состоянием цифровых переключателей X1 и X2, тем самым имитируется подача необходимой последовательности входного набора 00-10-11. Цифровыми переключателями Set\_Y1, Reset\_Y1, Set\_Y2, Reset\_Y2 производится предустановка в нужное внутреннее состояние. Следует обратить внимание на инверсность входов предустановки регистра RGY. После установки необходимых значений следует повторно запустить моделирование. При каждом запуске временного анализа автоматически формируется один синхроимпульс. При моделировании учитывается предыдущий результат.

## Исследование автомата с синхронной таблицей

Откройте схему circuit402.cir. Структура схемы и назначение регистров и генераторов сигналов такие же, как и в предыдущей схеме, за исключением самой комбинационной схемы (рис.4.7).




Рисунок 4.7

Аналогично предыдущей работе запустите временной анализ работы схемы. Зарисуйте диаграммы сигналов X1, X2, Y1, Y2, Z.

Для инверторов DD3\_2 и DD3\_3 измените параметры следующим образом.

Установите  $MNTYMYDLY=3$  (случай максимального времени задержки). Проведите моделирование при различных значениях задержек  $TPLHMX=22ns...40ns$  (максимальное время задержки перехода из “0” в “1”) и  $TRHLMX=15ns...37ns$  (максимальное время задержки перехода из “1” в “0”) для инверторов DD3\_2 и DD3\_3. Рассмотрите момент, когда  $t_{3.CY_1} > t_{3.CY_2}$ .



Сделайте вывод о влиянии таких разбросов задержек инверторов на работу в целом всей схемы.

Установите  $MNTYMYDLY=4$  (наихудший случай разбросов задержек элементов). При моделировании учитывается минимальная и максимальная величина задержки элементов. На диаграммах сигналов появляется дополнительные состояния цифровых сигналов R (зона перехода из “0” в “1”) и F (зона перехода из “1” в “0”).

Для анализа данной схемы в ручном режиме откройте circuit402h.cir (рис. 4.8).





Рисунок 4.8

Запустите временной анализ. Аналогично предыдущему случаю с левой стороны отобразится диаграмма состояний и с правой стороны схема. На панели инструментов схемы нажмите на кнопку  (Node Voltages), чтобы отобразить текущее состояние на элементах схемы. В режиме временного анализа схемы можно управлять состоянием цифровых переключателей X1 и X2 для имитации подачи необходимой последовательности входного набора 00-10-11.

Цифровыми переключателями Set\_Y1, Reset\_Y1, Set\_Y2, Reset\_Y2 производится предустановка в нужное внутреннее состояние. Следует обратить внимание на инверсность входов предустановки регистра RGY. После установки необходимых значений следует повторно запустить моделирование. При каждом запуске временного анализа автоматически формируется один синхроимпульс. При моделировании учитывается предыдущий результат.

В ручном режиме симулируйте сбой работы в схеме при  $t_{3.CY_1} > t_{3.CY_2}$ . Для этого для инвертора DD3\_2 установите параметр MNTYMYDLY=3 и варьируйте значения параметров TPLHMX=22ns...40ns (максимальное время задержки перехода из "0" в "1") и TPHLMX=15ns...37ns (максимальное время задержки перехода из "1" в "0").

## ***Литература***

1. Райхлин В. А. Основы цифровой схемотехники. Учебное пособие для вузов. Казань: Изд-во Казан. гос. техн. ун-та, 2000. 352с.
2. Курс лекций по предмету "Цифровая схемотехника".
3. Яскевич Д. В. Переходные процессы в цифровых последовательностных схемах. Лабораторная работа. Казань:1993.
4. Разевиг В.Д. Система схемотехнического моделирования Micro-Cap 6. М: Горячая линия - Телеком, 2001. 344с.
5. User's Guide. Electronic Circuit Analysis Program Micro-Cap 7.0. Seventh Edition. First Printing September 2001.