东南大学成贤学院考试卷 (A卷)

适用专业 17 电子科学与技术 课程名称 数字集成电路 考试学期 考试形式 开卷 √ 考试时间 120分钟 19-20-2

- 名词解释(本题共5小题,每小题4分,满分20分)
- 1.
- 建立时间: 2.
- L di/dt电压降: P311 3.
- 时钟偏差: P223
- 锁存器(latch):

- 1. 维持时间 指触发器的信号上升沿到来以后,数据稳定不变的时间
- 2.日寸午中抖云力 指时钟信号的重要时刻从其理想位置的短期变化
- 3.欧姆电压降 指电流通过导体时,由于导体本身的电阻而产生的电压降
- 4. 寄存器 一般情况下,只在时钟翻转时(边沿触发)才进行数据采样的储存元件,通常由Latch构成
- 5. 电荷泄露 指电荷从一物体流向另一物体的过程。通常发生在两个带电体间, 他们之间没有导体连接时,电荷通过电场相互作用而移动。
- 简答题(本题共 4小题,每小题 5分,满分 20分)
- 根据TCL语言的知识,判断下列语句是否正确?如果有错如何修改。 puts "This is line 1", puts "this is line 2"
- 根据TCL语言的知识,说明下列语句的含义。


Set y [Set X "def"] 3。尽量避免悬浮的节点;使敏感点与全摆幅信号隔离;采用差分信号传输避免共模干扰;额外增加屏蔽层避免串扰

- 3. 克服线间电容串扰(C Cross Talk)的方法。
- 4.
- 2. 动态逻辑电路的优点和缺点。


 ② . 成点: 与静态逻辑电路比, 速度快2—3倍, 通常用于高速电路

 ② . 动态逻辑电路的优点和缺点。

 以前: 输出信号—但错误放电一次, 便不能输出高电平; 噪声耐性、漏电耐性低; 有时间制约
- 3.同19年
- 4.根据以下电路图写出Y与A、B的关系。




- ──3.多米诺门逻辑电路的特点
 - 4.互补传输逻辑的特点





设计题(本题共6题,每小题10,满分60分)

1. 利用互补 CMOS 结构设计有下列逻辑关系的电路图。根据 PMOS 管的导通电阻为 Rp, NMOS 管的导通电


阻为 Rn, 负载电容为 CL, 计算平均边沿延迟时间 tp=0.5(tpLH+tpHL)









2. <u>已知电路如下图所示</u>,试用多米诺逻辑电路实现图示电路的功能。



3. 根据图示 NMOS 网络电路图,利用相关知识,补全画出相应的 DMOS 网络电路,写出 OUT 的逻辑表达式, 并由给定的 MOS 管排列顺序画出相应的棒状图。20年第四题




. 如下图示,两触发器时间参数相同,其 T_{setup}为 1ns, T_{hold}为 2ns, T_{e-q}为 2ns,污染延时 T_{cd}为 0.5ns; 两个触发器之间为组合逻辑电路,由三部分组成: logic1、logic2 和 logic3, logic1 的最长延时为 2ns,污染延时为 1ns; logic2 的最长延时为 1ns,污染延时为 0.5ns; logic3 的最长延时为 2ns,污染延时为 0.5ns。请问该电路的周期为多少?是否存在时序违规问题,为什么?。



四方的来军件

2 ns 7 2 ns 二桥在对方违规,



6. 电路如下图所示,根据 CLK、In 的输入波形,画出对应的输出 X 和 out 的波形。

