



数字设计FPGA应用

第三章 组合逻辑电路与VIVADO进阶

卢有亮 2018.5.12





第三章 组合逻辑电路与VIVADO进阶

- **3.1** 第一个工程——多数表决器
 - 多数表决器的分析和逻辑实现
 - 多数表决器的工程创建
 - <u>多数表决器的Verilog HDL源文件创建</u>
 - <u>多数表决器的Verilog HDL代码实现及RTL分析</u>
 - () 仿真
 - 约束
 - ○综合
 - **○**实现
 - 比特流文件生成
 - 下载和测试
- 3.2 3-8译码器设计和IP核
 - 3.2.1 译码器的实现
 - 3.2.2 译码器IP核生成
- 3.3 调用IP核实现多数表决器
 - 3.3.1 使用74x138实现多数表决器的设计
 - 3.3.2 构建新工程并调用IP核



第一个工程——多数表决器

有什么样的输入,就有什么样的输出,数字电路的输出只依赖于当前输入值的组合,这样的电路称为组合逻辑电路。

例如f=ab+ac

第一个工程使用FPGA实现一个简单的组合逻辑电路。



题目:假设有三个举重裁判,举重选手完成比赛后,当有多数裁判认定成功,则成功;否则失败。请设计此举重裁决电路。

这个举重裁决电路实际上就是一个三输入的多数表决器。



第一个工程——多数表决器


假设多数表决器的三个输入分别是a、b、c,输出是f。

根据问题的描述,填写真值表得到最小项表达式 $f = \Sigma_{abc}(3,5,6,7)$ 。

填写卡诺图进行化简


得f=ab+bc+ac

a b c	f
000	0
001	0
010	0
011	1
100	0
101	1
110	1
111	1






打开VIVADO并新建工程






打开VIVADO并新建工程






工程类型设置

寄存器传输级(Register-Transfer Level, RTL)抽象模型被Verilog和VHDL等硬件描述语言用于创建对实际电路的高层次描述,而低层次描述甚至实际电路可以通过高层次描述采用逻辑合成工具导出。






工程器件选择






工程器件选择







创建后的工程




工程设置




添加文件




添加文件




点击创建文件




定义模块



编辑源文件




编辑源文件




编辑源代码

```
module v_dsbjq(
input a,
input b,
input c,
input f
);
assign f=a&b|a&c|b&c; //f=ab+ac+bc
endmodule
```

RTL分析




■ 设置工程的仿真属性



加入仿真文件

```
timescale 1ns / 1ps
module sim1;
   reg a,b,c;
   wire f;
   v_dsbjq uut(a,b,c,f);
    initiai pegin
       a=0;b=0;c=0;
    end
    always #10 {a,b,c}={a,b,c}+1;
endmodule
```

■ 运行仿真



加入约束文件


```
## Switches
```

要改用xc7a35tcpg236-1的引脚! 见下 页


- set_property PACKAGE_PIN F3 [get_ports a]
 set_property IOSTANDARD LVCMOS33 [get_ports a]
- set_property PACKAGE_PIN H4 [get_ports b]
- set_property IOSTANDARD LVCMOS33 [get_ports b]
 xc7a35tcpg236-1
- set_property PACKAGE_PIN N4 [get_ports c]
- set_property IOSTANDARD LVCMOS33 [get_ports c]
- ##led
- set_property PACKAGE_PIN E3 [get_ports f]
- set_property IOSTANDARD LVCMOS33 [get_ports f]

外围 设备


xc7a35tcpg236-1的引脚




综合Synthesis




实现Implementation




实现Implementation



生成比特流文件




生成比特流文件




连接实验板

连接实验板到计算机。


打开硬件目标




使用硬件管理器连接硬件 open target




使用硬件管理器连接硬件 auto connect




使用硬件管理器 auto connect



使用硬件管理器 Program Device



运行效果






下载到FLASH

在下载运行后,关闭电路板电源,再打开电源,无论怎么设置拨码开关位置 LED都不会亮。

这时因为下载采用的是JTAG调试模式,只能进行验证,并没有将代码下载到FLASH。

要下载到FLASH,首先需要加载存储设备。点击流程导航窗口编程和调试 (Program and Debug) 项下的增加配置内存设备(Add Configuration Memory Device)。

使用硬件管理器下载到FLASH




下载到FLASH

进入配置存储设备窗口

选择配置文件,注 意可以下载到 FLASH的是BIN文 件

之后按**OK**进行下 载,下载后重启或 断电,可以看到芯 片已经成功配置。



组合逻辑电路与VIVADO进阶

■下一个知识点: <u>3-8译码器设计和IP核</u>