Laboratório de Informática e Computadores 2022 / 2023 verão Autores: António Coelho 47236/ Gonçalo Ribeiro 48305 / Jorge Silva 49504

O módulo de interface com o mecanismo da porta(Serial Door Controller, SDC) implementa a receção em série da informação enviada pelo módulo de controlo, entregando-a posteriormente ao mecanismo da porta, conforme representado na Figura 1.




Figura 1 – Diagrama de blocos do módulo *Serial Door*Controller

#### 1 Serial Receiver




Figura 2 – Diagrama de Blocos do bloco Serial Receiver

O bloco Serial Receiver é utilizado tanto no módulo Serial LCD Controller como no módulo Serial Door Controller, desta forma foi possível reutilizar o bloco Serial Receiver nos dois módulos.

O SDCrecebe em série uma mensagem constituída por cinco bits de informação. A comunicação com o SDC realiza-se, tendo como primeiro bit de informação, o bit *OpenClose* (OC) que indica se o comando é para abrir ou fechar a porta. Os restantes bits contêm a informação da velocidade de abertura ou fecho. O SDC indica que está disponível para a receção de uma nova trama após ter processado a trama anterior, colocando o *busy* no nível lógico "0".

O bloco *Serial Control* foi implementado pela máquina de estados representada em *ASM-chart* na Figura 3.

Inicialmente o Serial Control encontra-se estado 00 o sinal Clr está ativo de forma que o counter permaneça inativo até que o valor lógico do sinal SS seja 0 indicando que o envio de dados irá começar. Enquanto permanece no estado 01 o sinal WR fica ativo e permanece ativo até que sejam contados 5 bits na transferência de dados. Quando o número de bits recebidos atinge o valor 5 ocorre uma passagem para

o estado 10, e permanece neste até que o sinal SS esteja com o valor lógico 1 indicando que o envio de dados terminou. Quando o envio de dados termina, ocorre uma mudança para o estado 11 onde aguarda até que o valor lógico do sinal accept seja 1, indicando a trama foi processada e *accept* seja 1, indicando a trama foi processada, ativando os sinais *DXval* e *busy*.

A descrição hardware do bloco *Serial Receiver* em VHDL encontra-se no Anexo A.




Figura 3 – Máquina de estados do bloco Serial Control

#### 3 Door Controller

O bloco Door Controller, após este ter recebido uma trama válida recebida pelo Serial Receiver, deverá proceder à atuação do comando recebido no mecanismo da porta. Se o comando recebido for de abertura, o Door Controller deverá colocar o sinal  $On\overline{ff}$  e o sinal  $Open\overline{Close}$  no valor lógico '1', até o sensor de porta aberta (FCopen) ficar ativo. No

Autores: António Coelho 47236/ Gonçalo Ribeiro 48305 / Jorge Silva 49504



entanto, se o comando for de fecho, o Door Controller deverá ativar o sinal  $On\overline{ff}$  e colocar o sinal  $Open\overline{Close}$  no valor lógico '0', até o sensor de porta fechada (FCclose) ficar ativo. Se durante o fecho for detetada uma pessoa na zonada porta, através do sensor de presença (Pdetect), o sistema deverá interromper o fecho reabrindo a porta. Após a interrupção do fecho da porta, o bloco Door Controller deverá permitir de forma automática, ou seja, sem necessidade de envio de uma nova trama, o encerramento da porta e o finalizar do comando de fecho .Após concluir qualquer um dos comandos, o Door Controller sinaliza o Serial Receiver que está pronto para processar uma nova trama através da ativação do sinal done.

O bloco *Door Controller* foi implementado pela máquina de estados representada em *ASM-chart* na Figura 4.

A descrição hardware do bloco *Door Controller* em VHDL encontra-se no Anexo B.

Inicialmente o bloco Door Controller encontra-se no estado 000, a aguardar que o nível lógico do sinal Dval seja "1" indicando uma trama válida. Quando recebe a indicação de uma trama válida, verifica o sinal OC de forma a apurar se o comando é para abrir ou fechar a porta. Se o comando é de é para abrir a porta, ocorre uma mudança para o estado 001, onde permanece com os sinais  $On\overline{ff}$  (ativando o mecanismo da porta) e OpenClose ativos até que esta esteja completamente aberta, aguardando que o sinal Sopen tenha valor lógico "1". De seguida verifica se a instrução é de fecho de forma a concluir a mesma, se a instrução é de abrir a porta, ocorre a passagem para o estado 100 em que o sinal done é ativado onde aguarda que o sinal Dval tenha valor lógico "0". Se pelo contrário a instrução é de fechar a porta, a máquina de estados passa do estado 000 para o estado 010 onde verifica através do sinal Psensor se foi detetada alguma pessoa na zona da porta. Se não for detetada uma pessoa na zona da porta, passa para o estado 011 onde ativa o sinal  $On\overline{ff}$ , de forma a ativar o mecanismo da porta e com o sinal Open Close com valor lógico a "0" indicando que é para fechar a porta, e permanece neste estado até que a porta esteja fechada, ativando o sinal Scloes. Se for detetada uma pessoa durante o fecho da porta ocorre uma passagem para o estado 001 de forma a abrir a porta. Depois de fechar a porta ocorre a passagem para o estado 100 ativando o sinal done informando que terminou de executar a instrução e aguarda que o sinal Dval tenha valor lógico "0"




Figura 4 – Máquina de estados do bloco *Door Controller* 

Com base nas descrições dos blocos *Serial Receiver* e *Door Controller* implementou-se o módulo *Serial Door Controller* de acordo com o esquema elétrico representado no Anexo C.



#### 4 Interface com o Control

Implementou-se o módulo *Control* em *software*, recorrendo a linguagem *Kotlin* e seguindo a arquitetura lógica apresentada na Figura 8.




Figura 5 – Diagrama lógico do módulo *Control* de interface com o módulo *Serial Door Controller* 

*HAL*, *Serial Emitter e LCD* desenvolvidos são descritos nas secções 4.1, 4.2 e 4.3, e o código fonte desenvolvido nos Anexos C e D, respetivamente.

#### 4.1 HAL

A classe HAL é responsável por comunicar com o bloco UsbPort, fazendo a leitura e a escrita no bloco UsbPort.

De forma a evitar efetuar a leitura do bloco UsbPort repetidamente foi criada uma variável global (written) dentro da classe para guardar o último valor escrito.

Nesta classe temos a função init que inicia a classe, a função isBit() que retorna true se o bit passado na máscara tiver o valor lógico 1. A função readBits() efetua uma leitura tal como a função isBit() mas para um conjunto de bits.

A função writeBits() escreve um valor num conjunto de bits,

a função setBits() escreve nos bits da máscara o valor lógico 1. E a função clrBits() coloca o valor lógico 0 no bit indicado na máscara.

#### 4.2 Serial Emitter

A classe Serial Emitter é responsável pelo envio de tramas para os diferentes módulos Serial Receiver.

De forma a distinguir os diferentes sinais necessários para a execução do módulo SLCDC, estes foram mapeados com o objetivo de serem obtidos e identificados no outputPort do módulo UsbPort.

A função send() implementada nesta fase é responsável por criar a situação de envio de uma trama para os módulos SLCDC e SDC.

#### 4.3 Door Mechanism

A classe Door Mechanism é responsável por controlar o estado do mecanismo de fecho e de abertura da porta.

A função open() envia um comando para abrir a porta, com a velocidade passada com parâmetro.

A função close() envia um comando para fechar a porta, com a velocidade passada com parâmetro.

A função finished() verifica se o comando anterior está concluído.

#### 5 Conclusões

O módulo SDC tem como objetivo entregar a informação que lhe chega por parte do Control em forma de uma trama de 5 bits ao Door Mechanism. Para isso, implementámos o Serial Receiver, responsável pela receção dos dados enviados pelo microcontrolador, e o bloco Door Controller que tem a função de entregar os dados recebidos ao Door Mechanism após a trama ser validada. O módulo Serial Receiver foi testado no simulador e posteriormente na placa, apresentando um funcionamento correto. O módulo Door Controller foi testado no simulador. O módulo SDC\_USBPORT foi testado na placa onde apresentou um funcionamento correto.



# A. Descrição VHDL do bloco *Serial Receiver*Serial Control

```
library IEEE;
use IEEE.std_logic_1164.all;
 3
4
      entity SerialControl is
      port( SS,clk,accept,eq5,reset : IN STD_LOGIC;
    clr, wr, DXval, busy : OUT STD_LOGIC
 5
6
7
8
9
      end SerialControl;
      architecture arq_SerialControl of SerialControl is
10
11
12
13
      type STATE_TYPE is (READY, READING, WAITING, COMPLETED);
14
15
      signal CURRENT_STATE, NEXT_STATE : STATE_TYPE;
16
17
18
      begin
             Registo Current State
19
20
21
22
23
24
      CURRENT_STATE <= READY when (reset = '1') else NEXT_STATE when rising_edge(clk);
             Máquina de Estados
      GenerateNextState:
25
26
27
      process (CURRENT_STATE, SS, eq5, accept)
         begin
             case CURRENT STATE is
28
29
                                          => if(SS = '0') then
NEXT_STATE
                 when READY
                                                                   <= READING;
30
                                              else
31
32
33
                                                 NEXT_STATE
                                                                   <= READY;
                                             end if;
34
35
                 when READING
                                          => if(eq5 = '0') then
                                                 NEXT_STATE
                                                                   <= READING;
36
                                              else
37
38
                                                 NEXT_STATE
                                                                   <= WAITING;
                                             end if; if(SS = '1') then
39
40
                 when WAITING
                                                 NEXT_STATE
                                                                   <= COMPLETED;
41
                                              else
42
                                                 NEXT_STATE
                                                                   <= WAITING;
                                              end if;
44
45
                                          => if(accept <= '0') then
                 when COMPLETED
46
47
                                                 NEXT_STATE <= COMPLETED;
48
49
                                                 NEXT_STATE <= READY:
                                             end if;
50
51
52
53
54
55
56
57
58
             end case;
      end process;
      clr
             <= '1' when (CURRENT_STATE = READY)
             <= '1' when (CURRENT_STATE = READING)
                                                             else '0';
59
60
     DXval <= '1' when (CURRENT_STATE = COMPLETED) else '0';
61
62
     busy <= '1' when (CURRENT_STATE = COMPLETED) else '0';
63
     end arq_SerialControl;
```



#### Counter

```
LIBRARY IEEE;
USE IEEE.std_logic_1164.all;
  12345678
        ENTITY COUNTER 3 IS
             PORT(
                  CLK : in std_logic;
                  E : in std_logic;
CLR: in std_logic;
R : out std_logic_vector (2 downto 0) :=(others => '0')
  9
10
11
        END COUNTER_3;
12
13
14
15
        ARCHITECTURE arq_COUNTER OF COUNTER_3 IS
16
17
              COMPONENT REGISTOR_RB IS
             PORT( R : in std_logic_vector(2 downto 0);
   CLR : in std_logic;
   CL : in std_logic;
18
19
20
                  E : in std_logic;
TC : out std_logic;
F : out std_logic_vector (2 downto 0)
21
22
23
24
25
             END COMPONENT:
26
27
28
        COMPONENT SOMADOR3
             PORT( A : in std_logic_vector(2 downto 0):=(others => '0');
    B : in std_logic_vector(2 downto 0);
    CI : in std_logic;
    R : out std_logic_vector (2 downto 0):=(others => '0')
29
30
31
32
33
34
35
        END COMPONENT;
        SIGNAL SR: std_logic_vector(2 downto 0):=(others => '0');
SIGNAL RS: std_logic_vector(2 downto 0):=(others => '0');
36
37
38
39
40
41
42
        BEGIN
43
44
        USOMADOR: SOMADOR3 port map (
             A => RS,
B(0) => '1',
B(1) => '0',
B(2) => '0',
CI => '0',
45
46
47
48
49
50
51
52
53
             R \Rightarrow SR
54
        UREGISTOR: REGISTOR_RB port map (
55
56
             R \Rightarrow SR
             CL => CLK,
57
             E => E,
F => RS,
58
59
             CLR => CLR
);
60
61
        R \leftarrow RS;
62
        END arq_COUNTER;
63
```



# **Shift Register**

```
library IEEE;
use IEEE.std_logic_1164.all;
 2
      4
 5
 6
 8
      end ShiftRegister_SR;
      architecture arq_ShiftRegister_SR of ShiftRegister_SR is
10
12
      component ffd
13
      14
15
              SET : in std_logic;
D : IN STD_LOGIC;
EN : IN STD_LOGIC;
16
17
18
19
              Q : out std_logic
20
21
      );
end component;
22
23
      signal DSignal: STD_LOGIC_VECTOR(4 downto 0);
24
25
      begin
26
      D(0)<=DSignal(4);
D(1)<=DSignal(3);
D(2)<=DSignal(2);
D(3)<=DSignal(1);
D(4)<=DSignal(0);
27
28
29
30
31
32
      Uffd0 : ffd port map (
CLK => CLK,
33
34
                  RESET => RST,
SET => '0',
35
36
                  D => Sin,
                  EN => enable.
38
                  Q => DSignal(0)
39
40
      );
41
      Uffd1: ffd port map (
42
43
                  CLK => CLK,
                  RESET => RST,
SET => '0',
44
45
46
                  D => DSignal(0),
47
                  EN => enable,
                  Q => DSignal(1)
48
49
      );
50
51
      Uffd2: ffd port map (
52
                  CLK => CLK,
                  RESET => RST,
SET => '0',
53
54
                  D => DSignal(1),
55
                  EN => enable,
Q => DSignal(2)
56
57
58
      );
59
60
      Uffd3: ffd port map (
                  CLK => CLK,
61
                  RESET => RST,
SET => '0',
62
63
                  D => DSignal(2),
64
                  EN => enable,
Q => DSignal(3)
65
66
67
      );
68
      Uffd4 : ffd port map (
CLK => CLK,
69
70
                  RESET => RST,
SET => '0',
71
72
                  D \Rightarrow DSignal(3),
73
                  EN => enable,
Q => DSignal(4)
```



```
76 );
77
78
79 end arq_ShiftRegister_SR;
```

#### **Serial Receiver**

```
library IEEE;
use IEEE.std_logic_1164.all;
 2
 3
 4
5
       entity SerialReceiver is
           SDX, SCLK, SS, accept, MCLK, reset : in std_logic;
DXval, busy : out std_logic;
data : out std_logic_vector (4 downto 0)
 6
7
 8
       );
10
11
12
       end SerialReceiver;
13
       architecture arg_SerialReceiver OF SerialReceiver IS
14
15
16
       component COUNTER_3
17
           PORT(
               CLK : in std_logic;
18
               E: in std_logic;
CLR: in std_logic;
R: out std_logic_vector (2 downto 0) :=(others => '0')
19
20
21
22
               );
       end component;
23
24
25
       component ShiftRegister_SR
26
       port( Sin, CLK, enable, RST: in STD_LOGIC;
    D : OUT STD_LOGIC_VECTOR(4 downto 0)
27
28
29
30
       end component;
31
32
       component equalTo5
port( D : IN STD_LOGIC_VECTOR(2 downto 0);
     F : OUT STD_LOGIC
33
34
35
36
       end component;
37
38
39
40
       component SerialControl
       port( SS,clk,accept,eq5,reset : IN STD_LOGIC;
clr, wr, DXval, busy : OUT STD_LOGIC
41
42
43
       end component;
44
45
46
47
       signal wrSignal, clrSignal, eq5Signal, Clk_signal : STD_LOGIC;
signal counterSignal : std_logic_vector(2 downto 0);
48
49
50
51
       begin
52
53
54
       uSerialControl: SerialControl port map(
55
                                 SS => SS,
                                 clk => MCLK,
accept => accept,
56
57
                                 wr => wrSignal,
58
                                clr => clrSignal,
DXval =>DXval,
59
60
61
                                 reset => reset,
62
                                 eq5 => eq5Signal,
63
                                 busy => busy
64
       );
65
```



# Autores: António Coelho 47236/ Gonçalo Ribeiro 48305 / Jorge Silva 49504

```
66
67
68
69
70
71
72
73
74
75
76
77
     );
    78
79
80
81
82
83
84
85
86
                 R =>counterSignal
     );
     uequalTo5 : equalTo5 port map (
D=>counterSignal,
                    F=>eq5Signal
     );
     end arq_SerialReceiver;
```



# B. Descrição VHDL do bloco Door Controller

```
library IEEE;
use IEEE.std_logic_1164.all;
 1
2
3
     4
5
 6
7
 8
            Dout : OUT STD_LOGIC_VECTOR(4 downto 0)
10
     end DoorController;
11
12
     architecture behavioral of DoorController is
13
14
15
     type STATE_TYPE is (SYSTEM_OFF, WAITING, OPENING, CLOSING, COMPLETED);
16
17
18
     signal CURRENT_STATE, NEXT_STATE: STATE_TYPE;
19
20
     begin
21
22
            Registo Current State
23
24
25
     CURRENT_STATE <= SYSTEM_OFF when (reset = '1') else NEXT_STATE when rising_edge(clk);
26
            Máquina de Estados
27
28
     GenerateNextState:
29
     process (CURRENT_STATE, Dval, Sclose, Sopen, Psensor, Din)
30
         begin
31
            case CURRENT_STATE is
                                           => if(Dval = '1' and Din(0) = '1') then
32
               when SYSTEM_OFF
                                           NEXT_STATE <= OPENING;
elsif(Dval = '1' and Din(0) = '0') then
33
34
                                                 NEXT_STATE
35
                                                                  <= WAITING;
36
                                           else
37
                                              NEXT_STATE
                                                               <= SYSTEM_OFF;
                                           end if;
38
                                       => if(Psensor = '0') then
39
               when WAITING
40
                                                 NEXT_STATE
                                                                  <= CLOSING;
41
                                           else
42
                                                 NEXT_STATE
                                                                  <= WAITING;
                                           end if;
43
                                       => if(Sopen = '0') then

NEXT_STATE

elsif(Sopen = '1' and
44
45
                                                                  <= OPENING;
               when OPENING
                                                               and Din(0) =
46
                                           NEXT_STATE <= COMPLETED;
elsif(Sopen = '1' and Din(0) = '0') then
47
48
49
                                                 NEXT_STATE
                                                                  <= SYSTEM_OFF;
50
51
                                           end if:
                                       => if(Psensor = '1') then
     NEXT_STATE <= OPER
elsif(Sclose = '1') then</pre>
               when CLOSING
52
53
                                                              <= OPENING;
54
                                                 NEXT_STATE
                                                                  <= COMPLETED;
55
56
57
                                              NEXT_STATE
                                                               <= CLOSING:
                                           end if;
58
59
60
                                       => if(Dval = '0') then
               when COMPLETED
61
62
                                              NEXT_STATE
                                                               <= SYSTEM_OFF;
63
64
                                              NEXT_STATE
                                                               <= COMPLETED;
65
                                           end if;
66
67
            end case;
68
69
     end process;
```



```
70
71 -- Outputs
72 OnOff <= '1' when (CURRENT_STATE = OPENING OR CURRENT_STATE = CLOSING) else '0';
73 OpenClose <= '1' when (CURRENT_STATE = OPENING) else '0';
74 done <= '1' when (CURRENT_STATE = COMPLETED) else '0';
75 Dout <= Din;
76
77 end behavioral;
```



# C. Descrição VHDL do bloco SDC

```
LIBRARY IEEE;
USE IEEE.std_logic_1164.all;
 2
 3
        ENTITY SDC IS
             PORT( MCLK, reset : IN STD_LOGIC;
                      NOT_SS, SCLK, SDX, Sclose, Sopen, Psensor: IN STD_LOGIC; --software OnOff, busy: OUT STD_LOGIC;
Dout: OUT STD_LOGIC_VECTOR(4 downto 0)
 6
 7
 8
        );
END SDC;
 9
10
11
12
13
        ARCHITECTURE arq_SDC OF SDC IS
14
15
        component COUNTER
16
             PORT( CLK : in std_logic;
   E : in std_logic;
   clr: in std_logic;
17
18
19
20
                  R : out std_logic_vector (3 downto 0)
22
        end component:
24
25
26
27
        COMPONENT SerialReceiver
                 SDX, SCLK, SS, accept, MCLK, reset : in std_logic;
DXval, busy : out std_logic;
data : out std_logic_vector (4 downto 0)
29
30
        );
END COMPONENT;
32
33
34
        COMPONENT DoorController
port( Dval,clk,reset, Sclose, Sopen, Psensor : IN STD_LOGIC;
    OnOff, done, OpenClose : OUT STD_LOGIC;
    Din : IN STD_LOGIC_VECTOR(4 downto 0);
    Dout : OUT STD_LOGIC_VECTOR(4 downto 0)
35
36
37
38
39
        END COMPONENT;
40
41
        COMPONENT CLKDIV is
43
             generic(div: natural := 50000000);
       45
46
47
48
        signal DXvalSignal, SCLKSignal, MCLKDivSignal, acceptDoneSignal: STD_LOGIC;
signal DataSignal, DoutSignal : STD_LOGIC_VECTOR (4 downto 0);
signal counterSignal : STD_LOGIC_VECTOR (3 downto 0);
49
51
52
53
        begin
54
55
        --uCLKDIV : CLKDIV generic map(2) port map(
-- clk_in => MCLK,
57
58
                  -- clk_out => MCLKDivSignal
        --);
59
```

#### Laboratório de Informática e Computadores 2022 / 2023 verão Autores: António Coelho 47236/ Gonçalo Ribeiro 48305 / Jorge Silva 49504

```
uSerialReceiver: SerialReceiver PORT MAP (
61
                                           => SDX,
=> SCLK,
=> NOT_SS,
62
63
                                 SDX
                                 SCLK
64
65
66
                                 SS
                                 accept => acceptDoneSignal,
MCLK => MCLK,--MCLKDivSignal,
                                           => reset,
=> DXvalSignal,
=> DataSignal,
67
68
69
70
71
72
73
74
75
76
77
78
79
                                 reset
                                 DXval
                                 data
                                            => busy
                                 busy
                                 );
        uDoorController: DoorController PORT MAP (
                                 Dval => DXvalSignal,
clk => MCLK,--MCLKDivSignal,
reset => reset,
                                 done => acceptDoneSignal,
                                 Din => DataSignal,
Dout => Dout,
                                 Sclose => Sclose,
Sopen => Sopen,
Psensor => Psensor
80
81
82
83
84
85
86
         end arq_SDC;
87
```



67 68

# D. Descrição VHDL do bloco SDC USBPORT

```
LIBRARY IEEE;
USE IEEE.std_logic_1164.all;
 3
 4
         ENTITY SDC_USBPORT IS
 6
                          MCLK,reset, Pswitch, Sopenin, Sclosein : IN STD_LOGIC;
Dout : out std_logic_vector(4 downto 0);
                          Dout: out std_logic_vector(4 downto 0);
onOff, OpenClose, Psensor: out std_logic;
HEXO : out std_logic_vector(7 downto 0);
HEX1 : out std_logic_vector(7 downto 0);
HEX2 : out std_logic_vector(7 downto 0);
HEX3 : out std_logic_vector(7 downto 0);
HEX4 : out std_logic_vector(7 downto 0);
HEX5 : out std_logic_vector(7 downto 0);
 8
9
10
11
12
13
14
15
         );
END SDC_USBPORT;
16
17
18
19
20
21
         ARCHITECTURE arg_SDC_USBPORT OF SDC_USBPORT IS
22
23
         COMPONENT UsbPort
24
                          PORT
25
26
                                     inputPort: IN STD_LOGIC_VECTOR(7 DOWNTO 0);
                                     outputPort: OUT STD_LOGIC_VECTOR(7 DOWNTO 0)
27
28
29
         END COMPONENT:
30
         COMPONENT SDC
31
32
                          PORT(
                               MCLK,reset: IN STD_LOGIC;
NOT_SS, SCLK, SDX, Sclose, Sopen, Psensor: IN STD_LOGIC; --software
OnOff, busy, OpenClose: OUT STD_LOGIC;
Dout: OUT STD_LOGIC_VECTOR(4 downto 0)
33
34
35
36
         END COMPONENT;
37
38
39
40
         COMPONENT door_mecanism IS
41
                          PORT( MCLK
                                                            : in std_logic;
42
                                     RST
                                                            : in std_logic;
                                                           in std_logic;
in std_logic;
43
                                     onOff
44
                                     openClose
                                                      : in std_logic_vector(3 downto 0);
45
                                                           : in std_logic;
: out std_logic;
46
                                     Pswitch
47
                                     Sopen
48
                                     Sclose
                                                            : out std_logic;
                                                           cout std_logic;
cout std_logic_vector(7 downto 0);
cout std_logic_vector(7 downto 0);
49
                                     Pdetector
50
                                     HEX0
51
                                     HEX1
                                                           : out std_logic_vector(7 downto 0);

: out std_logic_vector(7 downto 0)
52
53
                                     HFX2
                                     HFX3
54
                                     HFX4
55
                                     HEX5
56
         END COMPONENT;
57
58
59
60
         signal UsbPortInputSignal, UsbPortOutputSignal : STD_LOGIC_VECTOR (7 downto 0);
signal ScloseSignal, SopenSignal, PsensorSignal, OnOffSignal: STD_LOGIC;
signal DoutSignal :STD_LOGIC_VECTOR(4 downto 0);
61
62
63
64
65
         begin
66
```



Laboratório de Informática e Computadores 2022 / 2023 verão Autores: António Coelho 47236/ Gonçalo Ribeiro 48305 / Jorge Silva 49504

```
69
70
71
72
73
        uUsbPort: UsbPort PORT MAP(
                     inputPort => UsbPortInputSignal,
outputPort => UsbPortOutputSignal
        );
 74
75
        uSDC: SDC PORT MAP(
 76
77
                     MCLK
                                  => MCLK.
                     reset
                                  => reset,
 78
79
                     NOT_SS => UsbPortOutputSignal(2), --0x04
SCLK => UsbPortOutputSignal(1), --0x02
SDX => UsbPortOutputSignal(0), --0x01
 80
                                 => Sclosein,
=> Sopenin,
 81
                     Sclose
 82
                     Sopen
                     Psensor => Pswitch,
OnOff => OnOffSig
 83
                                 => OnOffSignal,
 84
                     OpenClose => OpenClose,
busy => UsbPortInputSignal(7), --0x80
 85
 86
                     busy
 87
                                  => DoutSignal
                     Dout
 88
 89
        );
 90
 91
        --udoor_mecanism: door_mecanism PORT MAP (
 92
 93
            -- MCLK
                              => MCLK,
            -- MCLK => MCLN,
-- RST => reset,
--onOff => OnOffSignal,
--openClose => DoutSignal(0), --OC
--v => DoutSignal (4 downto 1),
--Pswitch => Pswitch,
 94
 95
 96
 97
 98
            --Pswitch
            --Sopen => Supendo
 99
                              => SopenSignal,
100
        -- Sclose
        -- Pdetector => PsensorSignal,
101
           --HEX0
                         => HEXO,
=> HEX1,
102
103
                         => HEX2
104
        -- HEX2
                          => HEX3,
=> HEX4,
          --HEX3
105
106
            --HEX4
             --HEX5
                               => HEX5
107
        --);
108
109
        Dout <= DoutSignal;
onOff <= OnOffSignal;</pre>
110
\overline{111}
        --Sopen <=SopenSignal;
--Sclose <= ScloseSignal;
112
113
        Psensor <= Pswitch;
114
115
116
        end arq_SDC_USBPORT;
```



# E. Atribuição de pinos do módulo SDC\_USBPORT

# CL OCK
# CLOCK #
set location assignment PIN P11 -to MCLK
<u>-</u> <del>-</del> <del>-</del>
#
# SW
#
set_location_assignment PIN_C10 -to reset
set_location_assignment PIN_C11 -to Pswitch
set_location_assignment PIN_D12 -to Sopenin
set_location_assignment PIN_C12 -to Sclosein
#I ED
#LED
set location assignment PIN A8 -to Dout[0]
set location assignment PIN A9 -to Dout[1]
set_location_assignment PIN_A10 -to Dout[2]
set location assignment PIN B10 -to Dout[3]
set location assignment PIN D13 -to Dout[4]
set_location_assignment PIN_C13 -to onOff
#set_location_assignment PIN_E14 -to Sopen
#set_location_assignment PIN_D14 -to Sclose
set_location_assignment PIN_A11 -to Psensor
set_location_assignment PIN_B11 -to OpenClose
#
#
## HEX0
#
#=====================================
#=====================================
#=====================================
#=====================================
#=====================================
#=====================================
#=====================================
#=====================================
#=====================================
#=====================================
#=====================================
#=====================================
#=====================================
set_location_assignment PIN_C14 -to HEX0[0] set_location_assignment PIN_E15 -to HEX0[1] set_location_assignment PIN_C15 -to HEX0[2] set_location_assignment PIN_C16 -to HEX0[3] set_location_assignment PIN_E16 -to HEX0[4] set_location_assignment PIN_D17 -to HEX0[5] set_location_assignment PIN_C17 -to HEX0[6] set_location_assignment PIN_D15 -to HEX0[7]  ##HEX1 ## set_location_assignment PIN_C18 -to HEX1[0] set_location_assignment PIN_D18 -to HEX1[1] set_location_assignment PIN_E18 -to HEX1[2]
######################################
set_location_assignment PIN_C14 -to HEX0[0] set_location_assignment PIN_E15 -to HEX0[1] set_location_assignment PIN_C15 -to HEX0[2] set_location_assignment PIN_C16 -to HEX0[3] set_location_assignment PIN_E16 -to HEX0[4] set_location_assignment PIN_D17 -to HEX0[5] set_location_assignment PIN_C17 -to HEX0[6] set_location_assignment PIN_D15 -to HEX0[7]  ##HEX1 ## set_location_assignment PIN_C18 -to HEX1[0] set_location_assignment PIN_D18 -to HEX1[1] set_location_assignment PIN_E18 -to HEX1[2]



set location assignment PIN A16 -to HEX1[7] #HEX2 set location assignment PIN B20 -to HEX2[0] set location assignment PIN A20 -to HEX2[1] set location assignment PIN B19 -to HEX2[2] set location assignment PIN A21 -to HEX2[3] set location assignment PIN B21 -to HEX2[4] set location assignment PIN C22 -to HEX2[5] set location assignment PIN B22 -to HEX2[6] set location assignment PIN A19 -to HEX2[7] #HEX3 set location assignment PIN F21 -to HEX3[0] set location assignment PIN E22 -to HEX3[1] set location assignment PIN E21 -to HEX3[2] set location assignment PIN C19 -to HEX3[3] set location assignment PIN C20 -to HEX3[4] et location assignment PIN D19 -to HEX3[5] set location assignment PIN E17 -to HEX3[6] set location assignment PIN D22 -to HEX3[7] # HEX4 set location assignment PIN F18 -to HEX4[0] set location assignment PIN E20 -to HEX4[1] set location assignment PIN E19 -to HEX4[2] set location assignment PIN J18 -to HEX4[3] set location assignment PIN H19 -to HEX4[4] set\_location\_assignment PIN\_F19 -to HEX4[5] set location assignment PIN F20 -to HEX4[6] set location assignment PIN F17 -to HEX4[7] # HEX5 set location assignment PIN J20 -to HEX5[0] set location assignment PIN K20 -to HEX5[1] set location assignment PIN L18 -to HEX5[2] set\_location\_assignment PIN\_N18 -to HEX5[3] set location assignment PIN M20 -to HEX5[4] set location assignment PIN N19 -to HEX5[5] set\_location\_assignment PIN\_N20 -to HEX5[6] set\_location\_assignment PIN\_L19 -to HEX5[7] # End of pin and io standard assignments



}

# F. Código Kotlin - HAL

```
object HAL {
           var written = 0b0000 0000
         private var ACTIVE = false
           fun init() { // Inicia a classe
               if(!ACTIVE) {
                   UsbPort.write(written)
                   ACTIVE=true
               }
           }
       // Retorna true se o bit tiver o valor lógico '1'
       fun isBit(mask: Int): Boolean = (mask and UsbPort.read()) != 0
       // Retorna os valores dos bits representados por mask presentes no UsbPort
       fun readBits(mask: Int): Int = mask and UsbPort.read()
       // Escreve nos bits representados por mask o valor de value
       /**
       * value -> 0000_1001.
       * mask -> 0000_1111.
       * lastWritten -> 1111_0111.
       * new lastWritten -> 1111_1001.
       * 1º: (value and mask) -> 0000_1001 sets the bits in value to be written to the ones in the
       * 2º: (lastWritten and mask.inv()) -> 1111_0000 sets the bits in lastWritten that are not
       in the mask, this operation
              sets to 0 all the bits in lastWritten that are not in the mask, preparing it to
       receive the updated value.
       * 3º: (value and mask) or (lastWritten and mask.inv()) -> 0000_1001 or 1111_0000 ->
       1111 1001 sets the bits in
              lastWritten that are in the mask to the corresponding bits in value and keeps the
       bits that are not in the mask unchanged.
       fun writeBits(mask: Int, value: Int) {
              written = (value and mask) or (written and mask.inv())
                UsbPort.write(written)
       }
       // Coloca os bits representados por mask no valor lógico '1'
       fun setBits(mask: Int) {
           written = (written or mask)
           UsbPort.write(written)
       }
       // Coloca os bits representados por mask no valor lógico '0'
       fun clrBits(mask: Int) {
           written = written and mask.inv()
           UsbPort.write(written)
       }
```



}

# G. Código Kotlin – Serial Emitter

```
* Mapeamento
              7
  inputPort :BSY
                  0
                      0
                          0
                             0 0 0 0
                                                  //inputPort(n)
                          0 LCD DOOR SCLK SDX //outputPort(n)
                             SS
                                  SS
 * D[0:4] :
                     - D(3) D(2) D(1) D(0) RS
object SerialEmitter { // Envia tramas para os diferentes módulos Serial Receiver
    enum class Destination {LCD, DOOR}
    private const val MASK_BUSY = 0x80
    private const val MASK_NOT_SS_LCD = 0x08
    private const val MASK_NOT_SS_DOOR = 0x04
    private const val MASK_SCLK = 0x02
   private const val MASK_SDX = 0x01
    private const val DATA SIZE = 5
    // Inicia a classe
    fun init() {
        HAL.init()
        HAL.setBits(MASK_NOT_SS_LCD) // SS = 1
        HAL.setBits(MASK_NOT_SS_DOOR) // SS = 1
        HAL.clrBits(MASK_SCLK) // SCLK = 0
        HAL.clrBits(MASK_SDX)
                                  // SDX = 0
    }
    // Envia uma trama para o SerialReceiver identificado o destino em addr e os bits de dados
em'data'.
    fun send(addr: Destination, value: Int) {
       var data = value
       while (isBusy()) { }
       val address = if (addr == Destination.LCD) MASK_NOT_SS_LCD else MASK_NOT_SS_DOOR
       for (i in 0 until DATA_SIZE) {
           HAL.clrBits(MASK_SCLK)
                                                 // SCLK = 0
           HAL.clrBits(address)
                                                 // SS = 0
           HAL.writeBits(0x01, 0x01 and data) // SDX = data[0]
                                                 // data = data >> 1 to send bit a bit
            data = data shr 1
           HAL.setBits(MASK_SCLK)
                                                 // SCLK = 1
       HAL.clrBits(0x01)
                                                //SDX = 0
       HAL.clrBits(MASK SCLK)
                                                // SCLK = 0
       HAL.setBits(address)
                                                // SS = 1
   }
    // Retorna true se o canal série estiver ocupado
    fun isBusy(): Boolean = HAL.isBit(MASK_BUSY)
```



# H. Código Kotlin – Door Mechanism

```
* Enviar pelo SerialEmmiter tal como no LCD
* Dados:
            D4 D3 D2 D1 D0
            V3 V2 V1 V0 OC
* OC -> 0 Fechar | 1 Abrir
* V3..0 -> Velocidade
* */
object DoorMechanism {
                         // Controla o estado do mecanismo de abertura da porta.
    // Inicia a classe, estabelecendoos valores iniciais.
   fun init() {
        SerialEmitter.init()
    // Envia comando para abrir a porta, com o parâmetro de velocidade
   fun open(velocity: Int) {
        SerialEmitter.send(SerialEmitter.Destination.DOOR, (velocity shl 1) or 1)
//D4..1 -> Velocidade | D0 -> OC -> 1 Abrir
   }
   // Envia comando para fechar a porta, com o parâmetro de velocidade
   fun close(velocity: Int) {
       SerialEmitter.send(SerialEmitter.Destination.DOOR, (velocity shl 1 )or 0)
//D4..1 -> Velocidade | D0 -> OC -> 0 Fechar
    // Verifica se o comando anterior está concluído
   fun finished(): Boolean = !SerialEmitter.isBusy()
}
```