Autores: António Coelho 47236/ Gonçalo Ribeiro 48305 / Jorge Silva 49504

O bloco *Serial Receiver* do *SLCDC* é constituído por três blocos principais: *i*) um bloco de controlo; *ii*) um contador de bit srecebidos; e *iii*) um bloco conversor série paralelo, designados respetivamente por *Serial Control, Counter*, e *Shift* Register




Figura 1 – Diagrama de blocos do módulo *Serial LCD Controller* 

#### 1 Serial Receiver




Figura 2 – Diagrama de Blocos do bloco Serial Receiver

O bloco Serial Receiver é utilizado tanto no módulo Serial LCD Controller como no módulo Serial Door Controller, desta forma foi possível reutilizar o bloco Serial Receiver nos dois módulos.

O bloco *Serial Control* foi implementado pela máquina de estados representada em *ASM-chart* na Figura 3.

Inicialmente o Serial Control encontra-se estado 00 o sinal Clr está ativo de forma que o counter permaneça inativo até que o valor lógico do sinal SS seja 0 indicando que o envio de dados irá começar. Enquanto permanece no estado 01 o sinal WR fica ativo e permanece ativo até que sejam contados 5 bits na transferência de dados. Quando o número de bits recebidos atinge o valor 5 ocorre uma passagem para o estado 10, e permanece neste até que o sinal SS esteja com o valor lógico 1 indicando que o envio de dados terminou. Quando o envio de dados termina, ocorre uma mudança para o estado 11 onde aguarda até que o valor lógico do sinal accept seja 1, indicando a trama foi processada.

A descrição hardware do bloco *Serial Receiver* em VHDL encontra-se no Anexo A.




Figura 3 – Máquina de estados do bloco Serial Control

# 3 Dispatcher

O bloco *Dispatcher* entrega a trama recebida pelo *Serial Receiver* ao LCD através da ativação do sinal WrL, após este ter recebido uma trama válida, indicado pela ativação do sinal  $DX_{val}$ .

O *LCD* processa as tramas recebidas de acordo com os comandos definidos pelo fabricante, não sendo necessário esperar pela sua execução para libertar o canal de receção série. Assim, o *Dispatcher* pode sinalizar ao *Serial Receiver* que a trama foi processada, ativando o sinal *done*.

O bloco *Dispatcher* foi implementado pela máquina de estados representada em *ASM-chart* na Figura 4.

A descrição hardware do bloco *Dispatcher* em VHDL encontra-se no Anexo B.



Inicialmente o bloco Dispatcher encontra-se no estado 00, a aguardar que o valor lógico do sinal Dval seja 1 indicando uma trama válida. Quando recebe a indicação de uma trama válida, ocorre uma mudança para o estado 01, onde permanece com o sinal WRL ativo (ativando o Enable do LCD) até que sejam atingidos 12 ciclos de relógio de forma a escrever no LCD (mínimo 230 ns).

Ao atingir os 12 ciclos de relógio ocorre a passagem para o estado 10 onde o sinal done é ativado e mantem-se no estado 10 até que valor lógico do sinal Dval esteja desativado de modo a evitar múltiplas escritas, quando o sinal Dval estiver desativado regressa ao estado 00.




Figura 4 – Máquina de estados do bloco Dispatcher

Com base nas descrições dos blocos *Serial Receiver* e *Dispatcher* implementou-se o módulo *Serial LCD Controller* de acordo com o esquema elétrico representado no Anexo C.

#### 4 Interface com o Control

Implementou-se o módulo *Control* em *software*, recorrendo a linguagem *Kotlin* e seguindo a arquitetura lógica apresentada na Figura 8.




Figura 5 – Diagrama lógico do módulo *Control* de interface com o módulo *Serial LCD Controller* 

*HAL*, *Serial Emitter e LCD* desenvolvidos são descritos nas secções 4.1, 4.2 e 4.3, e o código fonte desenvolvido nos Anexos C e D, respetivamente.

#### 4.1 HAL

A classe HAL é responsável por comunicar com o bloco UsbPort, fazendo a leitura e a escrita no bloco UsbPort.

De forma a evitar efetuar a leitura do bloco UsbPort repetidamente foi criada uma variável global (written) dentro da classe para guardar o último valor escrito.

Nesta classe temos a função init que inicia a classe, a função isBit() que retorna true se o bit passado na máscara tiver o valor lógico 1. A função readBits() efetua uma leitura tal como a função isBit() mas para um conjunto de bits.

A função writeBits() escreve um valor num conjunto de bits, a função setBits() escreve nos bits da máscara o valor lógico 1. E a função clrBits() coloca o valor lógico 0 no bit indicado na máscara.

#### 4.2 Serial Emitter

A classe Serial Emitter é responsável pelo envio de tramas para os diferentes módulos Serial Receiver.

De forma a distinguir os diferentes sinais necessários para a execução do módulo SLCDC, estes foram mapeados com o objetivo de serem obtidos e identificados no outputPort do módulo UsbPort.

A função send() implementada nesta fase é responsável por criar a situação de envio de uma trama para os módulos SLCDC e SDC.

#### 4.3 LCD

A classe LCD é responsável por escrever no LCD usando a interface a 4 bits.

A função writeNibbleParalel() escreve um nibble de comando ou dados no LCD em paralelo.

Afunção writeNibbleSerial() recorre à função send() do SerialEmitter para escrever um nibble de comando ou dados no LCD em série.

A função writeNibble() escreve um nibble de comandos ou dados no LCD.

A função writeByte() escreve um byte de comandos ou dados no LCD.

A função writeCMD() escreve um comando no LCD.

A função writeDATA() escreve dados no LCD.

A função write(c:Char) escreve um caracter na posição corrente

A função write(c:String) escreve uma string na posição corrente.

A finção cursor() posiciona o cursor na posição desejada.

A função clear() limpa o ecrã e coloca o cursor em (0,0).

#### 5 Conclusões

O módulo SLCDC tem como objetivo entregar a informação que lhe chega por parte do Control em forma de uma trama de 5 bits ao LCD. Para isso, implementámos o módulo Serial Receiver, responsável pela receção dos dados enviados pelo microcontrolador, e o bloco Dispatcher que tem a função de entregar os dados recebidos ao LCD após a trama ser validada. O módulo Serial Receiver foi testado no simulador e posteriormente na placa, apresentando um funcionamento correto. O módulo Dispatcher foi testado no simulador e mais tarde foi testado na placa, no módulo SLCDC\_USBPORT, juntamente com o software, onde também observámos o correto funcionamento deste módulo.



# A. Descrição VHDL do bloco *Serial Receiver*Serial Control

```
library IEEE;
use IEEE.std_logic_1164.all;
      entity SerialControl is
 5
     port( SS,clk,accept,eq5,reset : IN STD_LOGIC;
    clr, wr, DXval, busy : OUT STD_LOGIC
 7
8
9
     end SerialControl;
10
     architecture arg_SerialControl of SerialControl is
11
12
13
     type STATE_TYPE is (READY, READING, WAITING, COMPLETED);
14
15
     signal CURRENT_STATE, NEXT_STATE : STATE_TYPE;
16
17
     begin
18
             Registo Current State
19
20
     CURRENT_STATE <= READY when (reset = '1') else NEXT_STATE when rising_edge(clk);
21
22
23
24
            Máquina de Estados
     GenerateNextState:
25
26
27
     process (CURRENT_STATE, SS, eq5, accept)
         begin
             case CURRENT_STATE is
                                        28
29
                when READY
                                                                 <= READING:
30
31
                                            else
                                               NEXT_STATE
                                                                 <= READY;
32
33
34
35
                                            end if:
                                         => if(eq5 = '0') then
                when READING
                                                NEXT_STATE
                                                                 <= READING;
36
                                            else
37
38
                                               NEXT_STATE
                                                                 <= WAITING;
                                            end if;
                                            if(SS = '1') then
39
                when WAITING
                                               NEXT_STATE
40
                                                                 <= COMPLETED;
41
42
                                            else
                                                NEXT_STATE
                                                                 <= WAITING;
43
                                            end if:
44
45
                                         => if(accept <= '0') then
                when COMPLETED
46
                                                NEXT_STATE <= COMPLETED;
47
48
49
                                               NEXT_STATE <= READY;
                                            end if;
50
51
52
53
54
             end case;
      end process;
55
56
57
58
     clr
             <= '1' when (CURRENT_STATE = READY)
                                                           else '0';
             <= '1' when (CURRENT_STATE = READING)
59
60
     DXval <= '1' when (CURRENT_STATE = COMPLETED) else '0';
61
62
     busy <= '1' when (CURRENT_STATE = COMPLETED) else '0';</pre>
63
     end arq_SerialControl;
```



#### Counter

```
LIBRARY IEEE;
USE IEEE.std_logic_1164.all;
 12345678
        ENTITY COUNTER 3 IS
             PORT(
                  CLK : in std_logic;
                  E : in std_logic;
CLR: in std_logic;
R : out std_logic_vector (2 downto 0) :=(others => '0')
 9
10
11
        END COUNTER_3;
12
13
14
15
        ARCHITECTURE arq_COUNTER OF COUNTER_3 IS
16
17
             COMPONENT REGISTOR_RB IS
             PORT( R : in std_logic_vector(2 downto 0);
   CLR : in std_logic;
   CL : in std_logic;
18
19
20
                  E : in std_logic;
TC : out std_logic;
F : out std_logic_vector (2 downto 0)
21
22
23
24
25
             END COMPONENT:
26
27
28
        COMPONENT SOMADOR3
             PORT( A : in std_logic_vector(2 downto 0):=(others => '0');
    B : in std_logic_vector(2 downto 0);
    CI : in std_logic;
    R : out std_logic_vector (2 downto 0):=(others => '0')
29
30
31
32
33
34
35
        END COMPONENT;
        SIGNAL SR: std_logic_vector(2 downto 0):=(others => '0');
SIGNAL RS: std_logic_vector(2 downto 0):=(others => '0');
36
37
38
39
40
41
42
        BEGIN
43
44
        USOMADOR: SOMADOR3 port map (
             A => RS,
B(0) => '1',
B(1) => '0',
B(2) => '0',
CI => '0',
45
46
47
48
49
50
51
52
53
             R \Rightarrow SR
54
        UREGISTOR: REGISTOR_RB port map (
55
56
             R \Rightarrow SR
             CL => CLK,
57
             E => E,
F => RS,
58
59
             CLR => CLR
);
60
61
        R \leftarrow RS;
62
        END arq_COUNTER;
63
```



# **Shift Register**

```
library IEEE;
use IEEE.std_logic_1164.all;
 2
      4
 5
 6
 8
      end ShiftRegister_SR;
      architecture arq_ShiftRegister_SR of ShiftRegister_SR is
10
12
      component ffd
13
      14
15
              SET : in std_logic;
D : IN STD_LOGIC;
EN : IN STD_LOGIC;
16
17
18
19
              Q : out std_logic
20
21
      );
end component;
22
23
      signal DSignal: STD_LOGIC_VECTOR(4 downto 0);
24
25
      begin
26
      D(0)<=DSignal(4);
D(1)<=DSignal(3);
D(2)<=DSignal(2);
D(3)<=DSignal(1);
D(4)<=DSignal(0);
27
28
29
30
31
32
      Uffd0 : ffd port map (
CLK => CLK,
33
34
                  RESET => RST,
SET => '0',
35
36
                  D => Sin,
                  EN => enable.
38
                  Q => DSignal(0)
39
40
      );
41
      Uffd1: ffd port map (
42
43
                  CLK => CLK,
                  RESET => RST,
SET => '0',
44
45
46
                  D => DSignal(0),
47
                  EN => enable,
                  Q => DSignal(1)
48
49
      );
50
51
      Uffd2: ffd port map (
52
                  CLK => CLK,
                  RESET => RST,
SET => '0',
53
54
                  D => DSignal(1),
55
                  EN => enable,
Q => DSignal(2)
56
57
58
      );
59
60
      Uffd3: ffd port map (
                  CLK => CLK,
61
                  RESET => RST,
SET => '0',
62
63
                  D => DSignal(2),
64
                  EN => enable,
Q => DSignal(3)
65
66
67
      );
68
      Uffd4 : ffd port map (
CLK => CLK,
69
70
                  RESET => RST,
SET => '0',
71
72
                  D \Rightarrow DSignal(3),
73
                  EN => enable,
Q => DSignal(4)
```



```
76 );
77
78
79 end arq_ShiftRegister_SR;
```

#### **Serial Receiver**

```
library IEEE;
use IEEE.std_logic_1164.all;
 2
 3
 4
5
       entity SerialReceiver is
           SDX, SCLK, SS, accept, MCLK, reset : in std_logic;
DXval, busy : out std_logic;
data : out std_logic_vector (4 downto 0)
 6
7
 8
       );
10
11
12
       end SerialReceiver;
13
       architecture arg_SerialReceiver OF SerialReceiver IS
14
15
16
       component COUNTER_3
           PORT(
17
               CLK : in std_logic;
18
               E: in std_logic;
CLR: in std_logic;
R: out std_logic_vector (2 downto 0) :=(others => '0')
19
20
21
22
               );
       end component;
23
24
25
       component ShiftRegister_SR
26
       port( Sin, CLK, enable, RST: in STD_LOGIC;
    D : OUT STD_LOGIC_VECTOR(4 downto 0)
27
28
29
30
       end component;
31
32
       component equalTo5
port( D : IN STD_LOGIC_VECTOR(2 downto 0);
     F : OUT STD_LOGIC
33
34
35
36
       end component;
37
38
39
40
       component SerialControl
       port( SS,clk,accept,eq5,reset : IN STD_LOGIC;
clr, wr, DXval, busy : OUT STD_LOGIC
41
42
43
       end component;
44
45
46
47
       signal wrSignal, clrSignal, eq5Signal, Clk_signal : STD_LOGIC;
signal counterSignal : std_logic_vector(2 downto 0);
48
49
50
51
       begin
52
53
54
       uSerialControl: SerialControl port map(
55
                                 SS => SS,
                                 clk => MCLK,
accept => accept,
56
57
                                 wr => wrSignal,
58
                                clr => clrSignal,
DXval =>DXval,
59
60
61
                                 reset => reset,
62
                                 eq5 => eq5Signal,
63
                                 busy => busy
64
       );
65
```





# B. Descrição VHDL do bloco Dispatcher

```
library IEEE;
use IEEE.std_logic_1164.all;
 3
 45
      entity Dispatcher is
port( Dval,clk,reset, Eq12 : IN STD_LOGIC;
              WrL, done, enable, clr: OUT STD_LOGIC;
Din: IN STD_LOGIC_VECTOR(4 downto 0);
 6
7
              Dout : OUT STD_LOGIC_VECTOR(4 downto 0)
      end Dispatcher;
10
11
12
      architecture behavioral of Dispatcher is
13
14
15
16
17
      type STATE_TYPE is (WAITING, COUNTING, COMPLETED);
18
19
20
21
22
      signal CURRENT_STATE, NEXT_STATE : STATE_TYPE;
      begin
23
24
25
26
27
28
              Registo Current State
      CURRENT_STATE <= WAITING when (reset = '1') else NEXT_STATE when rising_edge(clk);
29
30
31
             Máquina de Estados
32
33
      GenerateNextState:
      process (CURRENT_STATE, Dval, Eq12)
34
35
          begin
36
37
              case CURRENT_STATE is
                                            => if(Dval = '1') then
                  when WAITING
38
                                                    NEXT_STATE
                                                                        <= COUNTING:
39
                                                 else
40
                                                    NEXT_STATE
                                                                       <= WAITING;
                                                 end if;
41
42
                                            => if(Eq12 = '1') then
    NEXT_STATE <</pre>
43
44
                 when COUNTING
                                                                        <= COMPLETED;
45
46
47
                                                    NEXT_STATE
                                                                       <= COUNTING;
                                                end if;
48
                                            => if(Dval = '0') then
49
                 when COMPLETED
50
                                                    NEXT_STATE
                                                                        <= WAITING;
51
52
                                                    NEXT_STATE
                                                                       <= COMPLETED;
53
                                                end if;
54
55
              end case;
56
57
      end process;
58
59
      WrL <= '1' when (CURRENT_STATE = COUNTING) else '0';
done <= '1' when (CURRENT_STATE = COMPLETED) else '0
clr <= '1' when (CURRENT_STATE = WAITING) else '0';</pre>
60
61
62
63
      Dout <= Din when (CURRENT_STATE = COUNTING);
64
65
      end behavioral;
66
```



# C. Descrição VHDL do bloco SLCDC

```
LIBRARY IEEE;
USE IEEE.std_logic_1164.all;
 1
2
 3
 4
       ENTITY SLCDC IS
            PORT( MCLK, reset : IN STD_LOGIC;
 5
                     NOT_SS, SCLK, SDX: IN STD_LOGIC; --software WrL: OUT STD_LOGIC;
Dout: OUT STD_LOGIC_VECTOR(4 downto 0)
 6
 7
 8
       );
END SLCDC;
 9
10
11
12
13
       ARCHITECTURE arq_SLCDC OF SLCDC IS
14
15
       component COUNTER
            PORT( CLK: in std_logic;
    E: in std_logic;
    clr: in std_logic;
    R: out std_logic_vector (3 downto 0)
16
17
18
19
20
21
       end component;
22
23
24
25
       component equalTo12Dispatcher
       port( D : IN STD_LOGIC_VECTOR(3 downto 0);
F : OUT STD_LOGIC
26
27
28
       end component;
29
30
       COMPONENT SerialReceiver
32
33
                SDX, SCLK, SS, accept, MCLK, reset : in std_logic;
DXval, busy : out std_logic;
data : out std_logic_vector (4 downto 0)
34
35
36
       );
END COMPONENT;
37
39
       COMPONENT Dispatcher
port( Dval,clk,reset, Eq12 : IN STD_LOGIC;
    WrL, done, clr : OUT STD_LOGIC;
    Din : IN STD_LOGIC_VECTOR(4 downto 0);
    Dout : OUT STD_LOGIC_VECTOR(4 downto 0)
40
41
42
43
44
45
46
       END COMPONENT;
       COMPONENT CLKDIV is
48
            generic(div: natural := 50000000);
port ( clk_in: in std_logic;
49
50
51
                       clk_out: out std_logic);
       END COMPONENT;
52
53
       signal DXvalSignal, SCLKSignal, MCLKDivSignal, acceptDoneSignal, eq12Signal, WrLSignal,
       enableSignal,clrSignal: STD_LOGIC;
signal DataSignal: STD_LOGIC_VECTOR (4 downto 0);
signal counterSignal: STD_LOGIC_VECTOR (3 downto 0);
55
56
57
58
       begin
59
60
       WrL <= WrLSignal;
61
62
        --uCLKDIV : CLKDIV generic map(2) port map(
           -- clk_in => MCLK,
-- clk_out => MCLKDivSignal
63
64
65
       --);
66
67
       UCOUNTER: COUNTER port map(
            Clk => MCLK, -- MCLKDivSignal,
            E => WrLSignal,
70
            clr => clrSignal,
R => CounterSignal
71
72
73
       );
```

```
uequalTo12Dispatcher: equalTo12Dispatcher port map (
D=>counterSignal,
 75
  76
  77
78
                                         F=>eq12Signal
           );
  79
            uSerialReceiver: SerialReceiver PORT MAP (
SDX => SDX,
  80
                                                     => SDX,
=> SCLK,
=> NOT_SS,
  81
  82
                                         SCLK
  83
                                         SS
                                         accept => ACI_35,
accept => acceptDoneSignal,
MCLK => MCLK,--MCLKDivSignal,
reset => reset,
DXval => DXvalSignal,
data => DataSignal
  84
85
86
87
88
  89
  90
           uDispat: Dispatcher PORT MAP (

Dval => DXvalSignal,

clk => MCLK,--MCLKDivSignal,

reset => reset,

WrL => WrLSignal,
  91
92
93
94
95
  96
97
                                         done => acceptDoneSignal,
Din => DataSignal,
                                        Dout => Dout,
Eq12 => eq12Signal,
clr => clrSignal
  98
  99
100
101
102
                                         );
103
104
105
106
107
            end arq_SLCDC;
108
109
```



# D. Descrição VHDL do bloco SLCDC USBPORT

```
LIBRARY IEEE;
USE IEEE.std_logic_1164.all;
 4
      ENTITY SLCDC_USBPORT IS
 5
           PORT(
 6
                   MCLK,reset : IN STD_LOGIC;
WrL , WrLED, SDX,SCLK : OUT STD_LOGIC;
Dout : OUT STD_LOGIC_VECTOR(4 downto 0);
LDout : OUT STD_LOGIC_VECTOR(4 downto 0)
 7
 8
 9
10
11
12
      );
END SLCDC_USBPORT;
13
14
15
16
17
18
      ARCHITECTURE arq_SLCDC_USBPORT OF SLCDC_USBPORT IS
19
20
21
      COMPONENT UsbPort
22
                   PORT
23
24
                           inputPort: IN STD_LOGIC_VECTOR(7 DOWNTO 0);
25
                           outputPort: OUT STD_LOGIC_VECTOR(7 DOWNTO 0)
26
27
      END COMPONENT
28
29
      COMPONENT SLCDC
                   PORT( MCLK, reset : IN STD_LOGIC;
30
                           NOT_SS, SCLK, SDX: IN STD_LOGIC; --software WrL : OUT STD_LOGIC; Dout : OUT STD_LOGIC_VECTOR(4 downto 0)
31
33
34
      END COMPONENT;
35
36
37
38
      COMPONENT CLKDIV is
           39
40
41
      END COMPONENT:
42
43
44
45
      signal UsbPortInputSignal, UsbPortOutputSignal : STD_LOGIC_VECTOR (7 downto 0);
signal MCLKDivSignal, WrLSignal: STD_LOGIC;
signal DoutSignal : STD_LOGIC_VECTOR (4 downto 0);
46
47
48
49
50
      beain
51
      --uCLKDIV : CLKDIV
                                   port map(
52
        -- clk_in => MCLK,
53
              -- clk_out => MCLKDivSignal
55
56
57
58
      uUsbPort: UsbPort PORT MAP(
                   inputPort => UsbPortInputSignal,
outputPort => UsbPortOutputSignal
59
60
```

```
61
62
63
64
65
66
67
70
71
72
73
74
75
            );
            uSLCDC: SLCDC PORT MAP(
MCLK => MCLK,
                                                        -> MCLK,
-> reset,
-> UsbPortOutputSignal(3), --0x08
-> UsbPortOutputSignal(1), --0x02
-> UsbPortOutputSignal(0), --0x01
-> WrLSignal,
-> DoutSignal
                                   reset
                                  NOT_SS
SCLK
                                   SDX
                                   WrL
                                  Dout
            );
            SDX <= UsbPortOutputSignal(0); --0x01;
SCLK <= UsbPortOutputSignal(1); --0x02;
LDout <= DoutSignal;</pre>
76
77
78
79
            Dout <= DoutSignal;
WrL <= WrLSignal;
WrLED <= WrLSignal;
80
81
82
            end ard SLCDC USBPORT:
```



# E. Atribuição de pinos do módulo SLDC\_USBPORT

#======================================
# CLOCK
#
set_location_assignment PIN_P11 -to MCLK
#
# SW
#
set_location_assignment PIN_C10 -to reset
#
#LCD
#LCD #
set location assignment PIN_W8 -to Dout[0]
set location assignment PIN_V5 -to WrL
set_location_assignment PIN_W11 -to Dout[1]
set_location_assignment PIN_AA10 -to Dout[2]
set_location_assignment PIN_Y8 -to Dout[3]
set_location_assignment PIN_Y7 -to Dout[4]
ш
# LED
# LED #====================================
set location assignment PIN A8 -to LDout[0]
set_location_assignment PIN_A9 -to WrLED
set location assignment PIN A10 -to LDout[1]
set location assignment PIN_B10 -to LDout[2]
set_location_assignment PIN_D13 -to LDout[3]
set location assignment PIN C13 -to LDout[4]
#set location assignment PIN E14 -to LEDR[6]
#set_location_assignment PIN_D14 -to LEDR[7]
set_location_assignment PIN_A11 -to SDX
set_location_assignment PIN_B11 -to SCLK
# End of sin and is standard assignments
# End of pin and io_standard assignments



}

# F. Código Kotlin - HAL

```
object HAL {
           var written = 0b0000 0000
         private var ACTIVE = false
           fun init() { // Inicia a classe
               if(!ACTIVE) {
                   UsbPort.write(written)
                   ACTIVE=true
               }
           }
       // Retorna true se o bit tiver o valor lógico '1'
       fun isBit(mask: Int): Boolean = (mask and UsbPort.read()) != 0
       // Retorna os valores dos bits representados por mask presentes no UsbPort
       fun readBits(mask: Int): Int = mask and UsbPort.read()
       // Escreve nos bits representados por mask o valor de value
       /**
       * value -> 0000_1001.
       * mask -> 0000_1111.
       * lastWritten -> 1111_0111.
       * new lastWritten -> 1111_1001.
       * 1º: (value and mask) -> 0000_1001 sets the bits in value to be written to the ones in the
       * 2º: (lastWritten and mask.inv()) -> 1111_0000 sets the bits in lastWritten that are not
       in the mask, this operation
              sets to 0 all the bits in lastWritten that are not in the mask, preparing it to
       receive the updated value.
       * 3º: (value and mask) or (lastWritten and mask.inv()) -> 0000_1001 or 1111_0000 ->
       1111 1001 sets the bits in
              lastWritten that are in the mask to the corresponding bits in value and keeps the
       bits that are not in the mask unchanged.
       fun writeBits(mask: Int, value: Int) {
              written = (value and mask) or (written and mask.inv())
                UsbPort.write(written)
       }
       // Coloca os bits representados por mask no valor lógico '1'
       fun setBits(mask: Int) {
           written = (written or mask)
           UsbPort.write(written)
       }
       // Coloca os bits representados por mask no valor lógico '0'
       fun clrBits(mask: Int) {
           written = written and mask.inv()
           UsbPort.write(written)
       }
```



# G. Código Kotlin – Serial Emitter

```
* Mapeamento
              7
  inputPort :BSY
                  0
                      0
                          0
                             0 0 0 0
                                                  //inputPort(n)
                          0 LCD DOOR SCLK SDX //outputPort(n)
                             SS
                                  SS
 * D[0:4] :
                     - D(3) D(2) D(1) D(0) RS
object SerialEmitter { // Envia tramas para os diferentes módulos Serial Receiver
    enum class Destination {LCD, DOOR}
    private const val MASK_BUSY = 0x80
    private const val MASK_NOT_SS_LCD = 0x08
    private const val MASK_NOT_SS_DOOR = 0x04
    private const val MASK_SCLK = 0x02
   private const val MASK_SDX = 0x01
    private const val DATA SIZE = 5
    // Inicia a classe
    fun init() {
        HAL.init()
        HAL.setBits(MASK_NOT_SS_LCD) // SS = 1
        HAL.setBits(MASK_NOT_SS_DOOR) // SS = 1
        HAL.clrBits(MASK_SCLK) // SCLK = 0
        HAL.clrBits(MASK_SDX)
                                  // SDX = 0
    }
    // Envia uma trama para o SerialReceiver identificado o destino em addr e os bits de dados
em'data'.
    fun send(addr: Destination, value: Int) {
       var data = value
       while (isBusy()) { }
       val address = if (addr == Destination.LCD) MASK_NOT_SS_LCD else MASK_NOT_SS_DOOR
       for (i in 0 until DATA_SIZE) {
           HAL.clrBits(MASK_SCLK)
                                                 // SCLK = 0
           HAL.clrBits(address)
                                                 // SS = 0
           HAL.writeBits(0x01, 0x01 and data) // SDX = data[0]
                                                 // data = data >> 1 to send bit a bit
            data = data shr 1
           HAL.setBits(MASK_SCLK)
                                                 // SCLK = 1
       HAL.clrBits(0x01)
                                                //SDX = 0
       HAL.clrBits(MASK SCLK)
                                                // SCLK = 0
       HAL.setBits(address)
                                                // SS = 1
   }
    // Retorna true se o canal série estiver ocupado
    fun isBusy(): Boolean = HAL.isBit(MASK_BUSY)
}
```




### H. Código Kotlin – LCD

```
* LCD 16*2
  Display positions
 * 1º line: 0x00 to 0x0F
  2º line: 0x40 to 0x4F
* DDRAM : Display data RAM
 * CGRAM : Character generator RAM
        : CGRAM address
 * ADD
        : DDRAM address (cursor address)
        : address counter used for DD and CGRAM addresses
  DDRAM 0 0 1 ADD ADD ADD ADD ADD ADD
*/
object LCD {
   // Escreve no LCD usando a interface a 4bits
   private const val LINES = 2
   const val COLS = 16 // Dimensão do display.
   private const val DISPLAY_ON = 0xF //Mascara para ligar o display,
   private const val DISPLAY_OFF = 0x8 //Mascara para desligar o display
   private const val DISPLAY_SET = 0x3 //Function set
   private const val MASK_ENTRYMODE = 0x6 //Mascara para entry mode
   private const val DISPLAY_SET_NIBBLE = 0x2 //set 4 bits
   private const val MASK_PARALLEL_RS = 0x10 //Mascara para o bit de RS
   private const val MASK_LOW_DATA = 0x0F //Mascara para os 4 bits menos significativos
   private const val MASK_HIGH_DATA = 0xF0 //Mascara para os 4 bits mais significativos
   private const val DISPLAY_CLEAR : Int = 0x1 //Mascara para instrução de limpar o display
   private const val DISPLAY_CONFIG :Int=0x28//Mascara para configurar as linhas e a fonte do LCD
   // Escreve um nibble de comando/dados no LCD em paralelo
   //data -> d3..d0, recebe os quatro bits de menor peso
   private fun writeNibbleParallel(rs: Boolean, data: Int){
       if (rs) {
            HAL.setBits(MASK PARALLEL RS) //RS = 1
       } else {
           HAL.clrBits(MASK_PARALLEL_RS)//RS = 0
       HAL.writeBits(MASK_LOW_DATA, data) //d3..d0
   }
   // Escreve um nibble de comando/dados no LCD em série
   private fun writeNibbleSerial(rs: Boolean, data: Int) {
       var d = data
       if (rs) d = (data shl 1) or 0x01 else d = (d shl 1) or 0x00
       SerialEmitter.send(SerialEmitter.Destination.LCD, d)
   }
   // Escreve um nibble de comando/dados no LCD
   private fun writeNibble(rs: Boolean, data: Int) {
       writeNibbleSerial(rs,data)
```



```
}
   // Escreve um byte de comando/dados no LCD
   private fun writeByte(rs: Boolean, data: Int) {
       writeNibble(rs, (MASK_HIGH_DATA and data) shr 4)
       writeNibble(rs, MASK_LOW_DATA and data)
   }
   // Escreve um comando no LCD
   private fun writeCMD(data: Int) {
       writeByte(false, data)
   }
   // Escreve um dado no LCD
   private fun writeDATA(data: Int) {
       writeByte(true, data)
   }
   // Envia a sequência de iniciação para comunicação a 4 bits.
   fun init() {
       SerialEmitter.init()
       Time.sleep(15)
       writeNibble(false, DISPLAY SET)
       Time.sleep(5)
       writeNibble(false, DISPLAY_SET)
       Time.sleep(1)
       writeNibble(false, DISPLAY_SET)
       writeNibble(false, DISPLAY_SET_NIBBLE)
       // Function Set, interface a 4 bits
       writeCMD(DISPLAY_CONFIG) // define N:1, F:0
       writeCMD(DISPLAY_OFF) // display off
       writeCMD(DISPLAY_CLEAR)
                                  // clear
       writeCMD(MASK_ENTRYMODE) // define I/D:1, S:0
       writeCMD(DISPLAY_ON) // display on
   }
   // Escreve um caracter na posição corrente.
   fun write(c: Char) =
       writeDATA(c.code)
   // Escreve uma string na posição corrente.
   fun write(text: String) {
       for (c in text) {
           write(c)
       }
   }
   // Envia comando para posicionar cursor ('line':0..LINES-1 , 'column':0..COLS-1) fun
cursor(line: Int, column: Int) ...
   fun cursor(line: Int, column: Int): Unit {
        if (line >= LINES || line < 0 || column >= COLS || column < 0) return
       writeCMD((line * 0x40 + column) or 0x80)
   }
```





**Serial LCD Controller** (Access Control System) Laboratório de Informática e Computadores 2022 / 2023 verão Autores: António Coelho 47236/ Gonçalo Ribeiro 48305 / Jorge Silva 49504

```
// Envia comando para limpar o ecrã e posicionar o cursor em (0,0)
   fun clear() {
       writeCMD(DISPLAY_CLEAR)
       cursor(0,0)
   }
}
```