

O módulo *Keyboard Reader* é constituído por três blocos principais: *i*) o descodificador de teclado (*Key Decode*); *ii*) o bloco de armazenamento (designado por *Ring Buffer*); e *iii*) o bloco de entrega ao consumidor (designado por *Output Buffer*). Neste caso o módulo *Control*, implementado em *software*, é a entidade consumidora.





Figura 1 – Diagrama de blocos do módulo *Keyboard Reader* 

#### 1 Key Decode

O bloco *Key Decode* implementa um descodificador de um teclado matricial 4x3 por *hardware*, sendo constituído por três sub-blocos: *i)* um teclado matricial de 4x3; *ii)* o bloco *Key Scan*, responsável pelo varrimento do teclado; e *iii)* o bloco *Key Control*, que realiza o controlo do varrimento e o controlo de fluxo, conforme o diagrama de blocos representado na Figura 2a. O controlo de fluxo de saída do bloco *Key Decode* (para o módulo *Key Buffer*), define que o sinal  $K_{val}$  é ativado quando é detetada a pressão de uma tecla, sendo também disponibilizado o código dessa tecla no barramento  $K_{0:3}$ . Apenas é iniciado um novo ciclo de varrimento ao teclado quando o sinal  $K_{ack}$  for ativado e a tecla premida for libertada. O diagrama temporal do controlo de fluxo está representado na Figura 2b.



a) Diagrama de blocos




Figura 2 – Bloco Key Decode

O bloco *Key Scan* foi implementado de acordo com o diagrama de blocos representado na Figura 3. Na

implementação do bloco *Key Scan* optámos pelo diagrama de blocos *versão 1*, uma vez que na *versão 2* o *Kpress* fica ativo, se uma tecla for premida, independentemente da linha que esteja a ser observada.

Na versão 1, de acordo com a figura 3 este é constituído por um decoder (2 por 3), um mutiplexer (4 por 1) e um contador de 4 bits que é responsável pela seleção das saídas do decoder e das entradas do mutiplexer.

Às entradas do mutiplexer estão ligadas as linhas do teclado de forma a ativar o *Kpress* quando uma tecla na linha selecionada seja premida. Nas saídas do decoder encontram-se as colunas do teclado, de forma a selecionar uma linha. Quando uma tecla é premida a entrada enable do contador recebe o valor lógico 0, para que seja possível fazer a leitura do código da tecla premida, sendo os bits de maior peso a coluna da tecla foi premida e os bits de menor peso a linha da tecla premida.

O bloco *Key Control* foi implementado pela máquina de estados representada em *ASM-chart* na Figura 4.

No estado 00 o Kscan está ativo de forma a fazer o varrimento do teclado até que uma tecla seja premida, sendo essa avaliação feita através do sinal Kpress. Quando uma tecla é premida entramos no estado 01 e o sinal Kval fica ativo indicando que foi pressionada uma tecla válida, e mantém-se neste estado até que o sinal Kack fique ativo indicando que a leitura do código da tecla está completa e foi aceite. Quando Kack ficar ativo saímos do estado e entramos no estado 10, a aguardar que o sinal Kack e o sinal Kpress estejam desativados de forma que apenas seja iniciado um novo varrimento do teclado quando o sinal Kack esteja desativado e a tecla premida for libertada.

A descrição hardware do bloco *Key Decode* em VHDL encontra-se no Anexo A.




Figura 3 - Diagrama de blocos do bloco Key Scan






Figura 4 – Máquina de estados do bloco Key Control

Com base nas descrições do bloco *Key Decode* implementou-se parcialmente o módulo *Keyboard Reader* de acordo com o esquema elétrico representado no Anexo D.

## 2 Ring Buffer

O bloco RingBuffer é uma estrutura de dados para armazenamento de teclas com disciplina FIFO (First In First Out), com capacidade de armazenar até oito palavras de quatro bits. A escrita de dados no Ring Buffer inicia-se com a ativação do sinal DAV (Data Available) pelo sistema produtor, neste caso pelo Key Decode, indicando que tem dados para serem armazenados. Logo que tenha disponibilidade para armazenar informação, o Ring Buffer escreve os dados D0:3 em memória. Concluída a escrita em memória ativa o sinal DAC (Data Accepted) para informar o sistema produtor que os dados foram aceites. O sistema produtor mantém o sinal DAV ativo até que DAC seja ativado. O Ring Buffer só desativa DAC depois de DAV ter sido desativado .A implementação do Ring Buffer é numa memória RAM baseada (Random Memory). O endereço de escrita/leitura, selecionado por put get é definido pelo bloco Memory Address Control (MAC) composto por dois registos, que contêm o endereço de escrita e leitura, designados por putIndex e getIndex respetivamente. O MAC suporta assim ações de incPute incGet, gerando informação se a estrutura de dados está cheia (Full) ou se está vazia (Empty). O bloco Ring Buffer procede à entrega de dados à entidade consumidora, sempre que esta indique que está disponível para receber, através do sinal Clear To Send(CTS). Na Figura 5 é apresentado o diagrama de blocos para uma estrutura do bloco Ring Buffer.




Figura 5 Diagrama de blocos do bloco Ring Buffer

No desenvolvimento do bloco Ring Buffer começou-se por desenvolver o bloco Memory Address Control de acordo com as informações fornecidas. Desta forma foi necessário recorrer a 2 contadores de 3 bits, uma vez que a RAM presente no diagrama de blocos tem 8 endereços disponíveis, para incrementar os endereços de leitura e escrita designados por putIndex e getIndex respetivamente.

Para gerar a informação dos sinais Full e Empty foi usado um contador cresecente/decrescente que opera quando o MAC recebe os sinais incput ou incGet, a contagem crescente ou decrescente é determinada pelo sinal incPut sendo crescente quando este tem o valor lógico '1' e decrescente quando tem o valor lógico '0', de forma a acompanhar o número de endereços ocupados com informação que não foi enviada para leitura.

Os endereços de leitura e escrita são fornecidos à RAM por um mutiplexer 2 por 1, onde a seleção da entrada recebe o sinal *put get*, quando este tem o valor lógico '0' é enviado o idxGet e quando este apresenta o valor lógico '1' é enviado o idxPut.

Em baixo encontra-se o diagrama de blocos do bloco MAC.






Figura 6 Diagrama de blocos do bloco MAC

O bloco *Ring Buffer Control* foi implementado pela máquina de estados representada em *ASM-chart* na Figura 7.

No estado 00 aguarda-se uma instrução de escrita ou leitura, no caso da instrução recebida seja de escrita, com a ativação do sinal DAV, é verificando antes de realizar a escrita na RAM, se esta tem algum endereço disponível para armazenar dados. Se os endereços da RAM estiverem todos ocupados, entramos no estado 10 onde é realizada uma espera pela ativação do sinal CTS, de forma a realizar uma leitura da RAM, libertando espaço de forma a concluir a instrução de leitura. Quando o sinal CTS estiver ativo, ocorre a passagem para o estado 101, onde é ativado o sinal Wreg de forma a registar os dados lidos. Depois de enviar os dados para o bloco Output Buffer no estado 111 o sinal incGet é ativado de forma a incrementar o idxGet e verifica-se se estava a ser executada uma instrução de escrita, de forma a concluir a mesma. A instrução de escrita é realizada ativando o sinal selPG de forma a fornecer o endereço á RAM, no estado seguinte é ativado o sinal Wr de forma a escrever os dados recebidos na RAM, depois da escrita é incrementado o idxPut com a ativação do sinal incPut e a seguir passamos para o estado 110 onde o sinal DAC é ativado de forma a informar o bloco Key Decode que os dados recebidos foram aceites.

No caso de o sinal full não esteja ativo é realizada a instrução de escrita, sem realizar uma instrução de leitura.

Quando sinal DAV não estiver ativo, mas o sinal CTS tenha o valor lógico 1, verifica-se se a RAM está vazia através do sinal empty. Se a RAM não tem dados para leitura mantêm-se no estado 00, caso contrário ocorre a passagem para o estado 101 e é realizada a operação de leitura tal como descrita anteriormente.




Figura 7 Máquina de estados do bloco Ring Buffer Control

A descrição hardware do bloco *Ring Buffer* em VHDL encontra-se no Anexo B.

## 3 Output Buffer

O bloco Output Buffer do Keyboard Reader é responsável pela interação com o sistema consumidor, neste caso o módulo Control. O Output Buffer indica que está disponível para armazenar dados através do sinal OBfree. Assim,nesta situação o sistema produtor pode ativar o sinal Load para registar os dados. O Control quando pretende ler dados do Output Buffer, aguarda que o sinal Dval fique ativo, recolhe os dados e pulsa o sinal ACK indicando que estes já foram consumidos. O Output Buffer, logo que o sinal ACK pulse, deve invalidar os dados baixando o sinal Dval e sinalizar que está novamente disponível para entregar dados ao sistema consumidor, ativando o sinal OBfree. Na Figura 8, é apresentado o diagrama de blocos do Output Buffer.

Autores: António Coelho 47236 / Gonçalo Ribeiro 48305/ Jorge Silva 49504





Figura 8 Diagrama de blocos do bloco Output Buffer

Sempre que o bloco emissor Ring Buffer tenha dados disponíveis e o bloco de entrega Output Buffer esteja disponível (OBfree ativo), o Ring Buffer realiza uma leitura da memória e entrega os dados ao Output Buffer ativando o sinal Wreg. O Output Buffer indica que já registou os dados desativando o sinal OBfree.

Figura 9 Máquina de estados do bloco Buffer Control

O bloco *Buffer Control* foi implementado pela máquina de estados representada em *ASM-chart* na Figura 8.

A máquina de estados do bloco Buffer Control inicialmente encontra-se no estado 00, com o sinal OBfree indicando que está disponível para receber dados, quando o sinal Load tiver o valor lógico '1' (indicando que o bloco Ring Buffer tem dados para entregar) ocorre a passagem para o estado 01 onde o sinal Wreg é ativado de forma a realizar a escrita no bloco Output Register e a seguir ocorre a passagem para o estado 10 onde o sinal Dval é ativado (informando o Control de que tem dados disponíveis para recolha) e mantém-se ativo até que o sinal ACK tenha o valor lógico '1', indicando que os dados foram consumidos pelo Control. Por fim invalida os dados baixando o sinal Dval e sinalizar que está novamente disponível para entregar dados ao sistema consumidor, ativando o sinal OBfree.



A descrição hardware do bloco *Output Buffer* em VHDL encontra-se no Anexo C.

#### 4 Interface com o Control

Implementou-se o módulo *Control* em *software*, recorrendo a linguagem *Kotlin* e seguindo a arquitetura lógica apresentada na Figura 8.




Figura 10 – Diagrama lógico do módulo *Control* de interface com o módulo *Keyboard Reader* 

*HAL* e *KBD* desenvolvidos são descritos nas secções 3.1. e 3.2, e o código fonte desenvolvido nos Anexos C e D, respetivamente.



## e os computatores , C

#### 4.1 HAL

A classe HAL é responsável por comunicar com o bloco UsbPort, fazendo a leitura e a escrita no bloco UsbPort. De forma a evitar efetuar a leitura do bloco UsbPort repetidamente foi criada uma variável global (written) dentro da classe para guardar o último valor escrito.

Nesta classe temos a função init que inicia a classe, a função isBit() que retorna true se o bit passado na máscara tiver o valor lógico 1. A função readBits() efetua uma leitura tal como a função isBit() mas para um conjunto de bits.

A função writeBits() escreve um valor num conjunto de bits, a função setBits() escreve nos bits da máscara o valor lógico 1. E a função clrBits() coloca o valor lógico 0 no bit indicado na máscara.

#### 4.2 KBD

Esta classe utiliza a classe HAL de forma a obter do bloco UsbPort um código de uma tecla e retornar o char equivalente ao código lido.

Nesta classe temos uma lista com os Char's correspondentes aos códigos possíveis, temos a função getKey() que retorna o char correspondente ao código da tecla premida imediatamente, quando o sinal Dval do bloco Output Buffer estiver ativo e ativa o sinal ACK do bloco

Control informando que os dados foram recebidos . E por fim temos a função waitKey() que retorna o char correspondente ao código da tecla premida ao fim de um intervalo de tempo ou NONE se não for premida nenhuma tecla.

#### 5 Conclusões

O objetivo deste módulo é descodificar a tecla pressionada e enviar o respetivo código para o Control. Para isso, utilizamos funções previamente desenvolvidas para leitura de portas, que convertem o código recebido em caracter de forma a descodificar a tecla premida. Para além das funções dos objetos KBD e HAL, foi necessário realizar um contador que efetuasse a soma com o resultado presente nas suas saídas, por essa razão foi implementado um register que coloca o valor da saída do contador numa das entradas do mesmo, tendo em conta que em uma das entradas é introduzido o valor 1. Em relação ao software, este foi testado no simulador e aparenta ter um funcionamento correto, e os módulos Key Decode, Ring Buffer e Output Buffer também foram testados, primeiro no simulador e depois na placa onde mostraram um funcionamento correto.



## A. Descrição VHDL do bloco *Key Decode* Key Scan

```
LIBRARY IEEE;
USE IEEE.std_logic_1164.all;
        ENTITY KEY_SCAN IS
   PORT( Kscan: in std_logic;
        Clr: in std_logic;
        Clk: in std_logic;
        Kpress : out std_logic;
        KEYPAD_LIN : in std_logic_vector(3 downto 0);
        KEYPAD_CODE: out std_logic_vector(3 downto 0);
        KEYPAD_COL : out std_logic_vector(3 downto 0)
  6
7
10
11
12
13
         );
END KEY_SCAN;
15
         ARCHITECTURE arq_KEY_SCAN OF KEY_SCAN IS
16
17
18
19
         component DECODER2_3
              PORT( S: in STD_LOGIC_VECTOR(1 downto 0);
A,B,C,D: out STD_LOGIC
20
21
22
         end component;
23
24
25
         component MUX4_1
   PORT( A,B,C,D: in STD_LOGIC;
        S: in STD_LOGIC_VECTOR(1 downto 0);
27
                          Y: out STD_LOGIC
         );
end component;
28
29
30
         component COUNTER
              PORT( CLK: in std_logic;
    E: in std_logic;
    clr: in std_logic;
    R: out std_logic_vector (3 downto 0)
    );
32
33
34
35
36
         end component;
37
         Signal Coluna, Linha: Std_Logic_Vector (1 downto 0);
40
41
42
         Signal A , B : Std_Logic;
         BEGIN
44
45
         Kpress <= B;</pre>
         A \leftarrow Kscan and (not B); -- 1 and not 0 => 1 , 1 and 0
46
47
        KEYPAD_CODE(0) <= Linha(0);
KEYPAD_CODE(1) <= Linha(1);
KEYPAD_CODE(2) <= Coluna(0);
KEYPAD_CODE(3) <= Coluna(1);</pre>
49
50
51
52
53
         UDECODER: DECODER2_3 port map(
              S(0) => Coluna(0),
S(1) => Coluna(1),
54
55
              A \Rightarrow KEYPAD_COL(0)
56
              B => KEYPAD_COL(1),
C => KEYPAD_COL(2),
58
59
              D \Rightarrow KEYPAD_COL(3)
60
61
         UMUX4_1: MUX4_1 port map(
              S(0) => Linha(0),
S(1) => Linha(1),
63
64
              A => KEYPAD_LIN(0)
65
              B \Rightarrow KEYPAD_LIN(1),
              C => KEYPAD_LIN(2),
D => KEYPAD_LIN(3),
67
68
69
              Y \Rightarrow B;
71
        UCOUNTER: COUNTER port map( Clk => Clk,
72
73
              E => A,
clr => Clr,
74
              CIr => CIr,

R(0) => Linha(0),

R(1) => Linha(1),

R(2) => Coluna(0),

R(3) => Coluna(1));
76
77
78
         end arq_KEY_SCAN;
```



## **Key Control**

```
LIBRARY IEEE;
USE IEEE.std_logic_1164.all;
 1
 2
3
4
5
      ENTITY KEY_CONTROL IS
          PORT(
             RT(
CLK: in std_logic;
Kack: in std_logic;
Kpress: in std_logic;
Reset: in std_logic;
Kval: out std_logic;
 6
 8
10
             Kscan : out std_logic
12
13
14
      );
END KEY_CONTROL;
      architecture behavioral of KEY_CONTROL is
15
16
17
18
19
20
21
22
      type STATE_TYPE is (STATE_NOT_WRITING, STATE_WRITING, STATE_WRITING_COMPLETE);
      signal CurrentState, NextState : STATE_TYPE;
      begin
23
24
25
26
27
       - Flip-Flop`s
      Currentstate <= STATE_NOT_WRITING when Reset = '1' else NextState when rising_edge(CLK);
      --Generate Next State
      GenerateNextState:
28
29
      process(CurrentState, Kack, Kpress)
30
31
32
             case CurrentState is
                                                  => if (Kpress = '1') then NextState <= STATE_WRITING;
                 when STATE_NOT_WRITING
34
35
                                                     NextState <= STATE_NOT_WRITING;
end if;</pre>
36
37
                 when STATE_WRITING
                                                  => if (Kack = '1') then NextState <=
      STATE_WRITING_COMPLETE;
38
39
                                                            NextState <= STATE_WRITING;</pre>
                                                     end if;
                 when STATE_WRITING_COMPLETE=> if (Kack = '0' and kpress = '0') then NextState <=
41
      STATE_NOT_WRITING;
42
43
                                                            NextState <= STATE_WRITING_COMPLETE;
44
                                                     end if;
45
46
47
48
         end case:
      end process;
49
50
51
      --Generate outputs
      Kscan <= '1' when (CurrentState = STATE_NOT_WRITING) else '0';</pre>
      Kval <= '1' when (CurrentState = STATE_WRITING) else '0';</pre>
      end behavioral;
```



### **Key Decode**

```
library IEEE;
use IEEE.std_logic_1164.all;
 3
4
5
6
7
8
9
        entity Key_Decode is
port( Kack, CLK, Reset : IN STD_LOGIC;
    Kval : OUT STD_LOGIC;
    KEYPAD_LIN : in std_logic_vector(3 downto 0);
    KEYPAD_CODE: out std_logic_vector(3 downto 0);
    KEYPAD_COL : out std_logic_vector(3 downto 0);
10
11
12
13
        );
end;
14
15
        architecture arq_KeyDecode of Key_Decode is
16
         component KEY_SCAN
        port( Kscan, Clk, Clr : IN STD_LOGIC;
    Kpress : OUT STD_LOGIC;
    KEYPAD_LIN : in std_logic_vector(3 downto 0);
    KEYPAD_CODE: out std_logic_vector(3 downto 0);
    KEYPAD_COL : out std_logic_vector(3 downto 0)
17
18
19
20
21
22
23
24
25
        );
end component;
26
27
28
         component KEY_CONTROL
29
        port( Kack,Kpress,CLK,Reset : IN STD_LOGIC;
30
                   Kval, Kscan: OUT STD_LOGIC
31
32
        end component;
33
34
35
36
        signal KscanSignal, KpressSignal: STD_LOGIC;
37
38
39
        begin
40
41
42
        uKeyScan : KEY_SCAN port map(
Kscan => KscanSignal,
43
44
45
                                   Kpress => KpressSignal,
46
47
                                   Clr => Reset,
                                   Clk => CLK,
KEYPAD_LIN => KEYPAD_LIN,
48
49
50
                                   KEYPAD_CODE => KEYPAD_CODE,
KEYPAD_COL => KEYPAD_COL
51
52
53
        );
54
        uKeyControL : KEY_CONTROL port map(
55
56
57
                                   Reset => Reset,
                                   Kack => Kack,
Kpress => KpressSignal,
Clk => CLK,
58
59
                                   Kval => Kval,
60
                                   Kscan => KscanSignal
61
        );
62
63
        end arq_KeyDecode;
```



#### B. Descrição VHDL do bloco Ring Buffer

## **Ring Buffer Control**

```
library IEEE;
use IEEE.std_logic_1164.all;
 3
4
      entity RingBufferControl is
      port( DAV,clk,reset, CTS, full, empty : IN STD_LOGIC;
     Wreg, Wr, selPnG, DAC, incPut, incGet : OUT STD_LOGIC
 5
6
7
      end RingBufferControl:
 8
 ğ
      architecture arq_RingBufferControl of RingBufferControl is
10
11
12
       type STATE_TYPE is (WAITING, WAIT_FOR_READING, READING, ADDRESSING, WRITING, INCRPUT,
      INCRGET, COMPLETED);
14
      signal CURRENT_STATE, NEXT_STATE : STATE_TYPE;
15
16
17
      begin
18
19
              Registo Current State
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
      CURRENT_STATE <= WAITING when (reset = '1') else NEXT_STATE when rising_edge(clk);
              Máguina de Estados
      GenerateNextState:
      process (CURRENT_STATE, DAV, CTS, full, empty)
          begin
              case CURRENT_STATE is
                                            => if(DAV = '0' and CTS = '1' and empty = '0') then
                 when WAITING
                                               NEXT_STATE <= READING;
elsif(DAV = '1' and empty = '1') then
                                               NEXT_STATE <= ADDRESSING;
elsif(DAV = '1' and full = '1') then
NEXT_STATE <= WAIT_FOR_READING;
elsif(DAV = '1' and full = '0') then
                                                   NEXT_STATE
                                                                      <= ADDRESSING;
36
                                                   NEXT_STATE
                                                                      <= WAITING;
38
                                               end if;
39
                 when ADDRESSING
                                           => NEXT_STATE
                                                                      <= WRTTTNG:
40
41
42
43
44
45
46
47
48
50
51
55
55
56
57
                 when WRITING
                                                                      <= INCRPUT:
                                            => NEXT_STATE
                 when INCRPUT
                                               => NEXT_STATE
                                                                          <= COMPLETED;
                 when WAIT_FOR_READING=>if(CTS = '1') then
                                                   NEXT_STATE
                                                                      <= READING;
                                                else
                                                   NEXT_STATE
                                                                      <= WAIT_FOR_READING;
                                               end if;
                                            =>if(CTS = '0') then
                 when READING
                                                   NEXT_STATE
                                                                      <= INCRGET;
                                                else
                                                   NEXT_STATE
                                                                      <= READING;
                                               end if;
                                             =>if(DAV = '1') then
                  when INCRGET
                                                     NEXT_STATE
                                                                        <= ADDRESSING;
                                                 else
58
59
                                                     NEXT_STATE
                                                                        <= WAITING;
                                                 end if;
60
                  when COMPLETED => if(DAV = '0') then
                                                     NEXT_STATE
61
                                                                        <= WAITING;
63
                                                     NEXT_STATE
                                                                        <= COMPLETED;
64
65
                                                 end if;
66
                          end case;
      end process;
```



Laboratório de Informática e Computadores 2022 / 2023 verão Autores: António Coelho 47236 / Gonçalo Ribeiro 48305/ Jorge Silva 49504

```
68
69
70
71
72
73
74
75
76
77
78
79
                                      Outputs
                incGet <= '1' when (CURRENT_STATE = INCRGET) else '0';
selPnG<= '1' when (CURRENT_STATE = ADDRESSING OR CURRENT_STATE = WRITING)
Wreg <= '1' when (CURRENT_STATE = READING) else '0';
Wr <= '1' when (CURRENT_STATE = WRITING) else '0';
incPut <= '1' when (CURRENT_STATE = INCRPUT ) else '0';
DAC <= '1' when (CURRENT_STATE = COMPLETED) else '0';</pre>
                                                                                                                                                                                                                                                                                              else '0';
                 end arq_RingBufferControl;
```



#### **Memory Address Control**

#### Contador de 3 bits

```
library IEEE;
1
3
4
5
6
7
8
9
      use IEÉE.STD_LOGIC_1164.ALL;
      entity Counter_3bit is
          ndecInc : in STD_LOGIC;
                   en : in STD_LOGIC;
                   Count : out STD_LOGIC_VECTOR (3 downto 0));
      end Counter_3bit;
11
12
13
      architecture Behavioral of Counter_3bit is
14
15
         COMPONENT CounterLogic_3bit
         PORT(
            en : IN std_logic;
ndecInc : IN std_logic;
operandA : IN std_logic_yector(3 downto 0);
16
17
18
19
            R: OUT std_logic_vector(3 downto 0)
20
             );
21
22
         END COMPONENT;
23
         COMPONENT register_D_R
24
         GENERIC (
25
            WIDTH : POSITIVE := 1
26
27
         PORT(
28
            CLK : IN std_logic;
            RST : IN std_logic;
29
            D : IN std_logic_vector(WIDTH-1 downto 0);
Q : OUT std_logic_vector(WIDTH-1 downto 0)
30
31
32
33
         END COMPONENT;
34
35
         signal operandA, result : std_logic_vector(3 downto 0);
36
37
38
      begin
39
40
         Inst_CounterLogic_3bit: CounterLogic_3bit PORT MAP(
            en => en,
41
42
43
            ndecInc => ndecInc,
             operandA => operandA,
             R => result
44
         );
45
46
         Inst_register_D_R: register_D_R GENERIC MAP(
47
            WIDTH => 4
48
         )
```



```
49 PORT MAP(
50 CLK => CLK,
51 RST => RST,
52 D => result,
53 Q => operandA
54 );
55
56 Count <= operandA;
57
58 end Behavioral;
59
60
```

## Contador crescente/decrescente 4 bits

```
1 library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
2
3
   entity Counter_4bit is
4
       Port ( CLK : in STD_LOGIC;
5
6
              RST: in STD_LOGIC;
7
              ndecInc : in STD_LOGIC;
              en : in STD_LOGIC;
8
              Count : out STD_LOGIC_VECTOR (3 downto 0));
9
10
  end Counter_4bit;
11
  architecture Behavioral of Counter_4bit is
12
13
14
      COMPONENT CounterLogic_4bit
      PORT(
15
         en : IN std_logic;
16
         ndecInc : IN std_logic;
17
         operandA : IN std_logic_vector(3 downto 0);
18
         R: OUT std_logic_vector(3 downto 0)
19
         );
20
      END COMPONENT;
21
22
      COMPONENT register_D_R
23
      GENERIC (
24
25
         WIDTH : POSITIVE := 1
      );
26
      PORT(
27
         CLK : IN std_logic;
28
         RST : IN std_logic;
29
         D : IN std_logic_vector(WIDTH-1 downto 0);
30
31
         Q : OUT std_logic_vector(WIDTH-1 downto 0)
32
         );
      END COMPONENT;
33
34
```



```
35
      signal operandA, result : std_logic_vector(3 downto 0);
36
37 begin
38
      Inst_CounterLogic_4bit: CounterLogic_4bit PORT MAP(
39
40
41
         ndecInc => ndecInc,
42
         operandA => operandA,
         R => result
43
44
45
      Inst_register_D_R: register_D_R GENERIC MAP(
46
47
         WIDTH => 4
48
      PORT MAP(
49
         CLK => CLK,
50
         RST => RST,
51
         D => result,
52
53
         Q => operandA
54
55
      Count <= operandA;
56
57
58 end Behavioral;
59
```

## Register\_D\_R

```
123456789
     library IEEE;
     use IEEE STD_LOGIC_1164.ALL;
     entity register_D_R is
         Generic (WIDTH : POSITIVE := 1);
         Port (CLK : in STD_LOGIC;
                RST : in STD_LOGIC;
                D : in STD_LOGIC_VECTOR(WIDTH-1 downto 0);
                Q : out STD_LOGIC_VECTOR(WIDTH-1 downto 0));
10
     end register_D_R;
11
12
13
14
15
     architecture Behavioral of register_D_R is
     begin
16
        Q <= (others => '0') when RST = '1' else D when rising_edge(clk);
\bar{17}
     end Behavioral;
18
19
```



#### Multiplexer 2x1

```
1
2
3
4
5
6
7
8
9
        library IEEE;
        use IEÉE.STD LOGIC 1164.ALL:
       entity MUX2_1_3bits is
                         IO : in STD_LOGIC_VECTOR (2 downto 0);
I1 : in STD_LOGIC_VECTOR (2 downto 0);
sel : in STD_LOGIC;
Y : out STD_LOGIC_VECTOR (2 downto 0));
              Port (IO: in
       end MUX2_1_3bits:
10
\bar{1}\bar{1}
       architecture Behavioral of MUX2 1 3bits is
12
13
       begin
14
Ī5
            Y <= I0 when sel='0' else I1;
16
17
       end Behavioral;
18
```

#### CounterLogic\_4bit

```
123456789
       library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
       entity CounterLogic_4bit is
             Port ( en : in STD_LOGIC;
ndecInc : in STD_LOGIC;
                        operandA: in STD_LOGIC_VECTOR (3 downto 0);
                        R : out STD_LOGIC_VECTOR (3 downto 0));
       end CounterLogic_4bit:
10
11
       architecture Structural of CounterLogic_4bit is
12
            COMPONENT adder4bit
13
14
            PORT(
                A: IN std_logic_vector(3 downto 0);
B: IN std_logic_vector(3 downto 0);
CI: IN std_logic;
R: OUT std_logic_vector(3 downto 0);
CO: OUT std_logic
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
            END COMPONENT;
            COMPONENT MUX2_1
            PORT(
                I0 : IN std_logic_vector(3 downto 0);
I1 : IN std_logic_vector(3 downto 0);
                sel : IN std_logic;
                Y : OUT std_logic_vector(3 downto 0)
30
            END COMPONENT:
```



```
32
33
           signal operandB : STD_LOGIC_VECTOR(3 downto 0) ;
signal increment : STD_LOGIC_VECTOR(3 downto 0) ;
34
35
      begin
36
37
          U2_adder4bit: adder4bit PORT MAP(
38
               A => operandA,
39
              B => operandB,
40
              CI =>
              R \Rightarrow R,
41
42
              CO => open
43
          );
44
          45
46
47
48
               sel => ndecInc,
               Y => increment
49
50
51
          );
          U1_MUX2_1: MUX2_1 PORT MAP(
I0 => "0000",
52
53
54
55
56
57
58
               I1 => increment,
               sel => en,
               Y => operandB
          ):
59
       end Structural;
60
MAC
       LIBRARY IEEE;
USE IEEE.std_logic_1164.all;
  2
  4
5
6
7
8
9
       ENTITY MAC IS
           PORT( MCLK, reset : IN STD_LOGIC;
                   putnget, incPut, incGet: IN STD_LOGIC;
full,empty : OUT STD_LOGIC;
                   Address: OUT STD_LOGIC_VECTOR(2 downto 0)
           );
 10
       END MAC;
 11
 12
13
       ARCHITECTURE arq_MAC OF MAC IS
 14
 15
       component Counter_4bit is
             Port ( CLK : in STD_LOGIC;
RST : in STD_LOGIC;
ndecInc : in STD_LOGIC;
 16
17
 18
 19
20
                      en : in STD_LOGIC;
Count : out STD_LOGIC_VECTOR (3 downto 0));
```

end component;



```
23
24
25
26
27
28
29
      component COUNTER_3 IS
          PORT(
              CLK : in std_logic;
              E : in std_logic;
CLR: in std_logic;
              R : out std_logic_vector (2 downto 0) :=(others => '0')
30
31
      end component;
32
33
34
35
      36
                    sel : in STD_LOGIC;
Y : out STD_LOGIC_VECTOR (2 downto 0));
37
38
39
      end component;
40
41
      signal idxGetSignal, idxPutSignal : std_logic_vector(2 downto 0);
signal membersSignal : std_logic_vector(3 downto 0);
signal enableSignal :STD_LOGIC;
42
43
44
45
46
47
      begin
48
49
      enableSignal <= incPut OR incGet;
50
51
52
53
54
55
56
57
58
      Ucounter_4 : Counter_4bit port map (
              CLK => MCLK,
              RST => reset,
              ndecInc => incPut, --0 dec 1 inc
              en => enableSignal,
              Count => membersSignal
      );
59
      Ucounter_3_putIdx : COUNTER_3 port map (
60
              CLK => MCLK,
61
62
              E => incPut,
              CLR => reset,
63
              R => idxPutSignal
64
65
      );
66
67
      Ucounter_3_getIdx : COUNTER_3 port map(
68
              CLK => MCLK,
69
              E => incGet,
              CLR => reset,
R => idxGetSignal
70
71
72
73
74
75
76
      );
                    MUX2_1_3bits port map (
IO => idxGetSignal,
      UMux2_1 :
77
                      I1 => idxPutSignal,
```





#### C. Descrição VHDL do bloco Output Buffer

#### **Output Buffer Control**

```
library IEEE;
use IEEE.std_logic_1164.all;
1
3
4
5
6
7
8
9
10
       entity OutputBufferControl is
      port( clk,reset, Load, ACK : IN STD_LOGIC;
     Wreg, OBfree, Dval : OUT STD_LOGIC
       end OutputBufferControl:
       architecture arq_OutputBufferControl of OutputBufferControl is
12
13
14
15
16
17
18
       type STATE_TYPE is (WAITING, SENDING, COMPLETED);
       signal CURRENT_STATE, NEXT_STATE : STATE_TYPE;
       begin
              Registo Current State
19
20
21
22
23
24
25
26
27
28
30
31
32
33
34
35
36
37
38
       CURRENT_STATE <= WAITING when (reset = '1') else NEXT_STATE when rising_edge(clk);
              Máguina de Estados
       GenerateNextState:
       process (CURRENT_STATE, Load, ACK )
           begin
               case CURRENT_STATE is
                   when WAITING => if(Load = '1') then
                                                       NEXT_STATE
                                                                           <= SENDING;
                                                   else
                                                       NEXT_STATE
                                                                           <= WAITING;
                                                   end if:
                                               NEXT_STATE
                   when SENDING
                                      =>
                                                                   <= COMPLETED:
                   when COMPLETED => if(ACK = '1') then
                                                       NEXT_STATE
                                                                           <= WAITING:
                                                   else
39
                                                       NEXT_STATE
                                                                           <= COMPLETED;
40
                                                   end if;
41
42
43
44
                           end case;
       end process;
45
              Outputs
46
47
      OBfree <= '1' when (CURRENT_STATE = WAITING)
Dval <= '1' when (CURRENT_STATE = COMPLETED)
Wreg <= '1' when (CURRENT_STATE = SENDING)
                                                                        else '0';
else '0';
lse '0';
48
49
50
51
52
53
                                                                      else
       end arq_OutputBufferControl;
```



#### Registor

```
LIBRARY IEEE;
USE IEEE.std_logic_1164.all;
 123456789
        ENTITY REGISTOR IS
             PORT( R : in std_logic_vector(3 downto 0);
   CLR : in std_logic;
   CL : in std_logic;
   E : in std_logic;
   TC : out std_logic;
   F : out std_logic_vector (3 downto 0)
10
11
12
13
        END REGISTOR;
14
15
        ARCHITECTURE arg_REGISTOR OF REGISTOR IS
16
17
        COMPONENT FFD
             PORT( CLK : in std_logic;
RESET : in STD_LOGIC;
SET : in std_logic;
18
19
20
21
22
23
24
                  D : IN STD_LOGIC;
EN : IN STD_LOGIC;
Q : out std_logic
25
26
27
        END COMPONENT;
        SIGNAL Res: std_logic_vector(3 downto 0);
28
29
30
        BEGIN
31
32
33
        F <= Res;
34
35
        TC <= not Res(0) and not Res(1) and not Res(2) and not Res(3);
        UOFFD : FFD port map(
CLK => CL,
RESET => CLR,
SET => '0',
36
37
38
39
             D \Rightarrow R(0)
40
             EN \Rightarrow E,
41
42
             Q \Rightarrow Res(0)
43
44
45
        U1FFD : FFD port map(
46
             CLK => CL,
             RESET => CLR,
SET => '0',
47
48
49
             D \Rightarrow R(1)
50
51
52
53
             EN \Rightarrow E,
             Q \Rightarrow Res(1)
54
        U2FFD : FFD port map(
             CLK => CL,
55
             RESET => CLR,
56
             SET => '0',
```



```
58
             D \Rightarrow R(2),
59
              EN => E,
60
              Q \Rightarrow Res(2)
61
62
63
        U3FFD : FFD port map(
             CLK => CL,

RESET => CLR,

SET => '0',

D => R(3),
64
65
66
67
68
69
              EN => È,
              Q \Rightarrow Res(3)
70
71
72
        END arq_REGISTOR;
```

#### **Output Buffer**

```
LIBRARY IEEE;
USE IEEE.std_logic_1164.all;
 123456789
          ENTITY Output_Buffer IS
                PORT( MCLK, reset : IN STD_LOGIC;
Load, ACK: IN STD_LOGIC;
Dval, OBfree : OUT STD_LOGIC;
Din : IN STD_LOGIC_VECTOR(3 downto 0);
Q : OUT STD_LOGIC_VECTOR(3 downto 0)
10
\bar{1}\bar{1}
          END Output_Buffer;
12
13
14
15
16
17
          ARCHITECTURE arq_Output_Buffer OF Output_Buffer IS
18
          COMPONENT OutputBufferControl is
19
          port( clk,reset, Load, ACK : IN STD_LOGIC;
    Wreg, OBfree, Dval : OUT STD_LOGIC
20
21
22
23
24
25
26
          );
END COMPONENT;
         COMPONENT REGISTOR IS

PORT( R : in std_logic_vector(3 downto 0);

CLR : in std_logic;

CL : in std_logic;

E : in std_logic;

TC : out std_logic;

F : out std_logic_vector (3 downto 0)
27
28
29
30
31
32
33
34
35
36
          );
END COMPONENT;
          signal WregSignal :STD_LOGIC;
          begin
```



Laboratório de Informática e Computadores 2022 / 2023 verão Autores: António Coelho 47236 / Gonçalo Ribeiro 48305/ Jorge Silva 49504

```
UOutputBufferControl : OutputBufferControl port map(
   clk => MCLK,
   reset => reset,
39
40
41
42
43
44
45
46
47
48
49
50
51
55
55
57
            Load
                         => Load,
            ACK
                         => ACK,
            Wreg
                         => WregSignal,
                         => OBfree,
=> Dval
            OBfree
            Dval
       );
       UREGISTOR: REGISTOR port map(
                R
CLR
                         => Din,
                         => reset,
                CL
E
F
                         => MCLK,
=> WregSignal,
                         => Q
       );
       end arq_Output_Buffer;
```



#### **Keyboard Reader**

```
library IEEE;
use IEEE.std_logic_1164.all;
  2
  3
         entity Keyboard_Reader is
port( CLK, Reset, ACK : IN STD_LOGIC;
    Dval : OUT STD_LOGIC;
    KEYPAD_LIN : in std_logic_vector(3 downto 0);
    KEYPAD_COL : out std_logic_vector(3 downto 0);
    Q : out std_logic_vector(3 downto 0)
  4
  6
7
  8
9
10
11
12
         );
end Keyboard_Reader;
13
14
15
          architecture arq_Keyboard_Reader of Keyboard_Reader is
16
         component Ring_Buffer IS
  PORT( MCLK,reset : IN STD_LOGIC;
      DAV, CTS: IN STD_LOGIC;
      DAC, Wreg : OUT STD_LOGIC;
      Din : IN STD_LOGIC_VECTOR(3 downto 0);
      Q : OUT STD_LOGIC_VECTOR(3 downto 0)
17
18
19
20
21
22
23
24
          end component;
25
26
27
          component Output_Buffer IS
                PORT( MCLK,reset : IN STD_LOGIC;
Load, ACK: IN STD_LOGIC;
Dval, OBfree : OUT STD_LOGIC;
Din : IN STD_LOGIC_VECTOR(3 downto 0);
28
29
30
31
                            Q : OUT STD_LOGIC_VECTOR(3 downto 0)
32
          end component;
33
34
35
         component Key_Decode is
port( Kack,CLK,Reset : IN STD_LOGIC;
    Kval : OUT STD_LOGIC;
    KEYPAD_LIN : in std_logic_vector(3 downto 0);
    KEYPAD_CODE: out std_logic_vector(3 downto 0);
    KEYPAD_COL : out std_logic_vector(3 downto 0)
36
37
38
39
40
41
42
43
          );
end component;
44
45
46
47
          --component CLKDIV is
          --generic(div: natural := 50000000);
--port ( clk_in: in std_logic;
-- clk_out: out std_logic);
48
49
51
          --end component;
52
53
          signal WregSignal, Clk_signal, OBfreeSignal,DAVSignal , DACSignal : STD_LOGIC;
54
          signal codeSignal,QSignal: STD_LOGIC_VECTOR(3 downto 0);
55
56
57
          begin
58
59
          --uCLKDIV : CLKDIV generic map(2) port map(
-- clk_in => CLK,
--clk_out => Clk_signal
60
61
          --);
63
```



```
78
79
                                                                                                                                                                                                        MCLK => CLK,
reset => reset,
Load => WregSignal,
    80
                                                                                                                                                                                                      Load => wregsignal,
ACK => ACK,
Dval => Dval,
OBfree => OBfreeSignal,
Din => QSignal,
Q => Q
  81
82
83
  84
85
86
  87
88
90
91
92
93
94
95
                                                  uKey_Decode : Key_Decode port map(
    Reset => reset,
    CLK => CLK,
    Kack => DACSignal,
    Kval => DAVSignal,
    KYNAD | TANKER | 
                                                                                                               KEYPAD_LIN => KEYPAD_LIN,
KEYPAD_CODE => codeSignal,
KEYPAD_COL => KEYPAD_COL
96
97
65
66
67
68
69
70
71
72
73
74
75
76
                                                    );
                                                   uRing_Buffer : Ring_Buffer port map(
MCLK => CLK,
                                                                                                                                                                                                     reset => reset,
DAV => DAVSignal,
CTS => OBfreeSignal,
DAC => DACSignal,
                                                                                                                                                                                                        Wreg => WregSignal,
                                                                                                                                                                                                      Din => codeSignal,
Q => QSignal
                                                    );
                                                    uOutput_Buffer : Output_Buffer port map(
```



#### D. Descrição VHDL do bloco KeyboardReaderUSBPORT

```
library IEEE;
use IEEE.std_logic_1164.all;
 3
       4
5
 6
 7
                KEYPAD_COL : out std_logic_vector(3 downto 0)
 8
       );
end Keyboard_ReaderUSBPORT;
10
11
12
       architecture arq_Keyboard_Reader of Keyboard_ReaderUSBPORT is
13
14
       COMPONENT UsbPort IS
15
                PORT
16
                inputPort: IN STD_LOGIC_VECTOR(7 DOWNTO 0);
outputPort: OUT STD_LOGIC_VECTOR(7 DOWNTO 0)
17
18
19
       );
END COMPONENT;
20
21
22
23
       component Keyboard_Reader is
       port( CLK, Reset, ACK: IN STD_LOGIC;
Dval: OUT STD_LOGIC;
KEYPAD_LIN: in std_logic_vector(3 downto 0);
KEYPAD_COL: out std_logic_vector(3 downto 0);
Q: out std_logic_vector(3 downto 0)
24
25
26
27
28
29
30
       );
end component;
31
32
33
       signal WregSignal, Clk_signal, OBfreeSignal,DAVSignal , DACSignal : STD_LOGIC;
signal codeSignal,QSignal : STD_LOGIC_VECTOR(3 downto 0);
signal UsbPortInputSignal, UsbPortOutputSignal : STD_LOGIC_VECTOR (7 downto 0);
34
35
36
37
38
       begin
39
40
41
       uUsbPort: UsbPort PORT MAP(
                     inputPort => UsbPortInputSignal,
outputPort => UsbPortOutputSignal
42
43
44
       );
45
46
47
       uKeyboardReader: Keyboard_Reader port map(
48
49
            ČLK => CLK,
50
            Reset => reset,
            ACK => UsbPortOutputSignal(7), --ver no KBD
Dval => UsbPortInputSignal(4), --ver no KBD
51
52
            KEYPAD_LIN => KEYPAD_LIN,
KEYPAD_COL => KEYPAD_COL,
53
54
            Q => UsbPortInputSignal(3 downto 0) --ver no KBD
55
56
57
       );
58
59
       end arq_Keyboard_Reader;
```



# E. Atribuição de pinos do módulo Keyboard\_ReaderUSBPORT

#
# CLOCK
#
set_location_assignment PIN_P11 -to CLK #====================================
#SWITCHES #====================================
set_location_assignment PIN_C10 -to Reset
#
set_location_assignment PIN_W5 -to KEYPAD_LIN[0] set_location_assignment PIN_AA14 -to KEYPAD_LIN[1] set_location_assignment PIN_W12 -to KEYPAD_LIN[2] set_location_assignment PIN_AB12 -to KEYPAD_LIN[3] set_location_assignment PIN_AB11 -to KEYPAD_COL[0] set_location_assignment PIN_AB10 -to KEYPAD_COL[1] set_location_assignment PIN_AA9 -to KEYPAD_COL[2] set_location_assignment PIN_AA8 -to KEYPAD_COL[3] ####################################
# End of pin and io_standard assignments #



}

#### F. Código Kotlin - HAL

```
object HAL {
           var written = 0b0000 0000
         private var ACTIVE = false
           fun init() { // Inicia a classe
               if(!ACTIVE) {
                   UsbPort.write(written)
                   ACTIVE=true
               }
           }
       // Retorna true se o bit tiver o valor lógico '1'
       fun isBit(mask: Int): Boolean = (mask and UsbPort.read()) != 0
       // Retorna os valores dos bits representados por mask presentes no UsbPort
       fun readBits(mask: Int): Int = mask and UsbPort.read()
       // Escreve nos bits representados por mask o valor de value
       /**
       * value -> 0000_1001.
       * mask -> 0000_1111.
       * lastWritten -> 1111_0111.
       * new lastWritten -> 1111_1001.
       * 1º: (value and mask) -> 0000_1001 sets the bits in value to be written to the ones in the
       * 2º: (lastWritten and mask.inv()) -> 1111_0000 sets the bits in lastWritten that are not
       in the mask, this operation
              sets to 0 all the bits in lastWritten that are not in the mask, preparing it to
       receive the updated value.
       * 3º: (value and mask) or (lastWritten and mask.inv()) -> 0000_1001 or 1111_0000 ->
       1111 1001 sets the bits in
              lastWritten that are in the mask to the corresponding bits in value and keeps the
       bits that are not in the mask unchanged.
       fun writeBits(mask: Int, value: Int) {
              written = (value and mask) or (written and mask.inv())
                UsbPort.write(written)
       }
       // Coloca os bits representados por mask no valor lógico '1'
       fun setBits(mask: Int) {
           written = (written or mask)
           UsbPort.write(written)
       }
       // Coloca os bits representados por mask no valor lógico '0'
       fun clrBits(mask: Int) {
           written = written and mask.inv()
           UsbPort.write(written)
       }
```



}

#### G. Código Kotlin - KBD

```
//
/**
 * Mapeamento das teclas do teclado matricial 4x4:
            Key Column 1
                             Key Column 2
                                            Key Column 3
 *Row 1
                 0x00
                             2
                                 0x04
                                                 0x08
            1
 *Row 2
            4
                 0x01
                             5
                                 0x05
                                            6
                                                 0x09
 *Row 3
                 0x02
                             8
                                 0x06
                                            9
                                                 0x0A
*Row 4
                 0x03
                                 0x07
                                                 0x0B
**/
//Read keys. Methods return '0'..' 9', '#', '*' or NONE.
object KBD {
    const val NONE = 0.toChar()
    const val DATA = 0x0F
                               //UsbPort.I0..3
    const val MASK_DVAL = 0x10 //UsbPort.I4
    const val MASK_ACK = 0x80 //UsbPort.07
    private val KEYS: List<Char> = listOf('1', '4', '7', '*', '2', '5', '8', '0', '3', '6', '9',
                                         // 0
                                                 1
                                                                      5
                                                       2
                                                         3
                                                                           6
                                                                                                10
11
    // Starts the class.
   fun init() {
        HAL.init()
     // Returns the pressed or NONE key immediately if there is no key pressed.
    fun getKey(): Char {
        if (HAL.isBit(MASK_DVAL)) {
            val a = HAL.readBits(DATA)
            return if (a in 0..11) {
                HAL.setBits(MASK_ACK)
                HAL.clrBits(MASK_ACK)
                KEYS[a]
            } else NONE
         return NONE
    // Returns when the key is pressed or NONE after millisecond timeout has elapsed.
    fun waitKey(timeout: Long): Char {
        var time = timeout
        while (time > 0) {
            val serial = getKey()
            if (serial != NONE) return serial
            Thread.sleep(1)
            time--
        }
        return NONE
    }
```