


Test Bench







Modos ALU

instrucciones con valor inmediato

opc (decimal)		func3	func7(s)	fn-alu
19	addi	000	-	0000
	slli	001	0	001-
	slli	010	-	010-
	sllti	011	-	011-
	sllti	011	-	100-
	xori	100	-	100-
	srlr	101	0	1010
	sra	101	1	1011
	ori	110	-	110-
	andi	111	-	111-

instrucciones entre registros




opc (decimal)		func3	func7(s)	fn-alu
51	add	000	0	0000
	sll	000	1	0001
	sll	001	0	001-
	sll	010	0	010-
	sllv	011	0	011-
	xor	100	0	100-
	srl	101	0	1010
	sra	101	1	1011
	or	110	0	110-
	and	111	0	111-



Modos ALU

Condiciones de salto

OP (decimal)		func3	func7(s)	alu-fn-b
99	beq	000	—	0001 100-
	bne	001	—	0001 100-
	blt	100	—	010-
	bge	101	—	010-
	bltu	110	—	011-
	bgeu	111	—	011-



Carga desde memoria

$L\{b|h|w|bv|hv\} \quad rd, imm(rs1)$

$[Op=3]$

$addr := rs1 + imm$

imm: valor inmediato
rs1: registro fuente
rd: registro destino

LB : $rd \leftarrow \text{SigExt}(\text{bus}(addr) (\text{¿down to 0?}))$
LH : $rd \leftarrow \text{SigExt}(\text{bus}(addr) (15 \text{ down to } 0))$
LW : $rd \leftarrow \text{bus}(addr)$
LBV : $rd \leftarrow \text{ZeroExt}(\text{bus}(addr) (\text{¿down to 0?}))$
LHV : $rd \leftarrow \text{ZeroExt}(\text{bus}(addr) (15 \text{ down to } 0))$

Carga la instrucción (fetch)

T1: $data_addr \leftarrow 0;$

T2: $wrist \leftarrow 1;$

Carga $rs1$ y avanza PC ———— Carga la instrucción

T3: $wpc \leftarrow 1;$

Calcula la dirección y pide el dato


T4: $alu_mode \leftarrow 00; sel_imm \leftarrow 1; data_addr \leftarrow 1;$

Guarda el dato en rd

T5: $mem_source \leftarrow 1; wrist \leftarrow 1;$

por defecto

$wpc \leftarrow 0;$
 $wmem \leftarrow 0;$
 $wrist \leftarrow 0;$
 $wreg \leftarrow 0;$
 $jump \leftarrow 0;$
 $slpc \leftarrow 0;$
 $alu_mode \leftarrow 00;$
 $imm_mode \leftarrow 000;$
 $sel_imm \leftarrow 0;$
 $data_addr \leftarrow 0;$
 $mem_source \leftarrow 0;$



Carga desde memoria

$L\{b|h|w|bv|lv\} \quad rd, imm(rs1)$

$[Op=3]$

$addr := rs1 + imm$

imm : valor inmediato

$rs1$: registro fuente

rd : registro destino

$LB: rd \leftarrow \text{SigExt}(\text{bus}(addr) (\geq \text{down to } 0))$

$LH: rd \leftarrow \text{SigExt}(\text{bus}(addr) (15 \text{ down to } 0))$

$LW: rd \leftarrow \text{bus}(addr)$

$LBU: rd \leftarrow \text{ZeroExt}(\text{bus}(addr) (\geq \text{down to } 0))$

$LHU: rd \leftarrow \text{ZeroExt}(\text{bus}(addr) (15 \text{ down to } 0))$

Carga la instrucción (fetch)

$T1: data_addr \leftarrow 0;$

$T2: wpc \leftarrow 1;$

Reordena

$T3: j$

Calcula la dirección, pide el dato, inc. PC Cargos la instrucción y
teje $rs1$ y $rs2$

$T4: alu_mode \leftarrow 00; sel_imm \leftarrow 1; data_addr \leftarrow 1; wpc \leftarrow j$

guarda el dato en rd

$T5: mem_source \leftarrow 1; wreg \leftarrow j$

por defecto

$wpc \leftarrow 0;$

$wmem \leftarrow 0;$

$winst \leftarrow 0;$

$wreg \leftarrow 0;$

$jump \leftarrow 0;$

$slpc \leftarrow 0;$


$alu_mode \leftarrow 00;$

$imm_mode \leftarrow 000;$





$sel_imm \leftarrow 0;$

$data_addr \leftarrow 0;$

$mem_source \leftarrow 0;$



bus_saddr
 bus_sdrms
 bus_stms
 bus_stwidth
 bus_sact
 bus_sdrms



bus-saddr
 bus-sdms
 bus-stms
 bus-stuwith
 bus-sact
 bus-sdsm

