

МИКРОСХЕМА ИНТЕГРАЛЬНАЯ
K1921BG5T

Руководство пользователя
от 10.06.2026

K1921BG5T – микроконтроллер архитектуры RISC-V SCR4 с 512 Кб основной Flash-памяти, 16 Кб ОЗУ, ADC, PWM, CAP, QEP, SPI, UART, I2C, CAN.

Особенности

- Сброс и питание:
 - напряжение питания: 2,8 В – 3,3 В;
 - температурный диапазон: (-40 – 85) °С;
 - POR, BOR;
 - до 1,5 мА потребление тока в режиме IDLE при нормальных условиях.
 - Ядро: RISC-V SCR4 RV32IMFC.
 - до 100 МГц;
 - Тактовые сигналы:
 - внутренний осциллятор HSE для подключения внешнего резонатора от 2 МГц до 27 МГц;
 - внутренний RC-генератор HSI: 4 МГц;
 - системная PLL: от 200 кГц до 100 МГц.
 - внутренний RC-генератор блока RTC: 32 кГц.
 - До 31 вывода I/O.
 - Память:
 - по 4 Кб кэш команд и данных;
 - 32 Кб ТCM память;
 - 512 Кб основной Flash-памяти;
 - 16 Кб памяти ОЗУ;
 - Аналоговая периферия:
 - 4-канальный 12-разрядный быстродействующий АЦП с режимами цифрового компаратора;
 - датчик температуры TSENSOR, подключаемый к одному из входов АЦП.
 - Контроллер DMA: 16 каналов.
 - Контроллеры интерфейсов:
 - два приемопередатчика UART;
 - контроллер CAN 2.0b (2 узла);
 - контроллер I2C;
 - два контроллера SPI.
 - Четыре таймера 32-разрядных.
 - Три двухканальных блока ШИМ (PWM).
 - Три блока захвата/сравнения CAP;
 - Квадратурный декодер QEP;
 - Блок часов реального времени RTC.
 - Сторожевой таймер WDT.
 - Интерфейс отладки: JTAG.
- Отладчики: Olimex ARM-USB-OCD-H, J-Link V9, CMSIS-DAP, FT2232.
- Корпус LQFP-48.

Содержание

1 Введение	6
2 Область применения и особенности микроконтроллера.....	7
3 Краткое техническое описание микроконтроллера	8
3.1 Функциональные параметры	8
3.2 Электрические параметры	16
4 Архитектура изделия.....	18
4.1 Блок коммутации микроконтроллера	18
5 Система питания.....	19
5.1 Организация системы питания	19
5.2 Супервизоры питания.....	19
5.3 Способы снижения энергопотребления.....	20
6 Блок управления сбросом и синхронизацией RCU.....	22
6.1 Общая система тактирования	22
6.2 Синтезатор частоты PLL	23
6.3 RC-генератор.....	26
6.4 Осциллятор HSE	28
6.5 Система слежения за тактовыми сигналами	29
6.6 Сигналы сброса	30
6.7 Прерывания	30
6.8 Тактирование и сброс периферийных блоков.....	30
7 Блок управления системой SIU	32
8 Организация памяти.....	33
9 Контроллер Flash-памяти.....	34
9.1 Flash-память.....	34
9.2 Сервисный сброс всей Flash-памяти.....	36
10 Микропроцессорное ядро SCR4.....	37
10.1 Структура ядра.....	38
10.2 Уровни привилегий	39
10.3 Регистры управления/состояния (CSR)	40
10.4 Система мониторинга производительности ядра	65
10.5 Управление доступом к памяти.....	71
10.1 Ввод-вывод с отображением в памяти	74
10.2 Кэш первого уровня (L1).....	76
10.3 Операции кэша уровня L1	80
10.4 Исключения и прерывания	81
10.5 Система команд.....	83
11 Конфигурируемый контроллер прерываний уровня платформы PLIC	90
11.1 Структура контроллера PLIC.....	90
11.2 Определения	90
11.3 Обзор функционирования	91
11.4 Векторы прерываний	91
11.5 Конфигурация прерываний.....	94
11.6 Программная модель обработки внешних прерываний.....	96
12 Контроллер прямого доступа к памяти DMA.....	97
12.1 Режимы работы	98
12.2 Дескрипторы DMA	100
12.3 Цепочки дескрипторов DMA.....	100
12.4 Запросы от периферийных модулей	101
12.5 Передача между периферийными устройствами.....	101
12.6 Арбитраж	102
12.7 Глубина прерывания.....	103

12.8 Программное управление периферийным запросом.....	103
12.9 Тайм-ауты AXI.....	103
12.10 Сторожевой таймер	103
12.11 Ограничение тактирования.....	103
12.12 Ограничение ожидающих выполнения команд AXI.....	104
12.13 Изменение порядка следования байт.....	104
12.14 Логгер ошибочных передач	104
12.15 Сценарии настройки.....	105
13 Порты ввода-вывода GPIO	107
13.1 Функционирование порта	107
13.2 Режим альтернативных функций	108
13.3 Входные фильтры	109
13.4 Прерывания	109
13.5 Генерация аппаратных запросов	110
13.6 Механизм блокировки конфигурации	111
13.7 Механизм маскирования	111
14 Таймеры TMR	113
14.1 Функционирование таймера	113
14.2 Режимы счёта	114
14.3 Блоки захвата/сравнения	117
14.4 Выходной модуль	119
14.5 Прерывания таймера.....	122
14.6 Взаимодействие с DMA	123
14.7 Генерация запросов внешних событий.....	123
15 Блоки ШИМ (PWM).....	124
15.1 Таймер.....	125
15.2 Компаратор.....	128
15.3 Обработчик событий	129
15.4 Пороговый выключатель.....	133
15.5 Генератор задержки ШИМ	134
15.6 Фильтр коротких импульсов	136
15.7 Модулятор	136
15.8 Детектор сигнала аварии.....	138
15.9 Триггер событий	139
15.10 ШИМ высокого разрешения.....	142
16 Блок АЦП (ADC)	145
16.1 Общее описание	145
16.2 Секвенсор	146
16.3 Модуль АЦП	154
16.4 Цифровой компаратор.....	158
16.5 Прерывания	161
16.6 Примеры работы блока АЦП.....	162
17 Датчик температуры TSENSOR.....	168
17.1 Функциональное описание	168
17.2 Электрические характеристики.....	169
17.3 Управление датчиком температуры.....	170
18 Блок захвата/сравнения CAP	171
18.1 Режим захвата времени	173
18.2 Режим работы «генератор ШИМ»	175
18.3 Прерывания	176
18.4 Запросы DMA.....	177
19 Импульсный квадратурный декодер QEP.....	178

19.1 Обработчик сигналов входов.....	178
19.2 Квадратурный преобразователь	179
19.3 Счетчик позиции.....	181
19.4 Таймер временных отсчетов.....	187
19.5 Модуль захвата времени	187
19.6 Сторожевой таймер блока QEP	190
19.7 Прерывания	190
20 Сторожевой таймер WDT	192
21 Блок часов реального времени RTC	194
22 Приемопередатчики UART	197
22.1 Функционирование блока UART	197
22.2 Интерфейс прямого доступа к памяти.....	201
22.3 Прерывания	202
22.4 Программирование	203
23 Контроллеры интерфейса SPI.....	204
23.1 Структура контроллера SPI	204
23.2 Интерфейс прямого доступа к памяти.....	206
23.3 Функционирование.....	206
23.4 Прерывания	210
24 Контроллер интерфейса I2C	212
24.1 Протокол шины.....	212
24.2 Функциональное описание	220
24.3 Инициализация и функционирование	223
25 Контроллеры интерфейса CAN 2.0B	238
25.1 Протокол CAN	238
25.2 Структура и функционирование контроллера CAN.....	244
25.3 Узел CAN.....	250
25.4 Объекты сообщений	257
25.5 Прием и передача сообщений.....	260
25.6 Фильтрация сообщений.....	263
25.7 Удаленные запросы	264
25.8 Дополнительные режимы передачи	265
25.9 FIFO структура объектов сообщений	266
25.10 Режим шлюза.....	269
25.11 Прерывания объектов сообщений.....	272
25.12 Программирование контроллера CAN	274
25.13 Пример расчета скорости передачи 1Мбит/с.....	275
26 Программно-аппаратные средства отладки	276
27 Электрические параметры микроконтроллера	277
27.1 Предельные нормы параметров.....	277
27.2 Допустимые нормы параметров	278
27.3 Электрические параметры периферийных блоков	278
28 Заключение.....	282
Приложение А (обязательное) Регистры микроконтроллера.....	283
А.1 Регистры блока управления сбросом и синхронизацией RCU	283
А.2 Регистры блока управления системой SIU	304
А.3 Регистры контроллера Flash-памяти.....	320
А.4 Регистры контроллера прямого доступа к памяти DMA.....	327
А.4.1 Регистры каналов DMA	327
А.4.2 Общие регистры DMA.....	346
А.5 Регистры портов ввода-вывода GPIO	353
А.6 Регистры 32-разрядного таймера TMR	375

A.7	Регистры блоков ШИМ.....	383
A.8	Регистры блока АЦП.....	409
A.9	Регистры блоков захвата/сравнения CAP	429
A.10	Регистры модуля квадратурного декодера QEP.....	441
A.11	Регистры сторожевого таймера WDT	460
A.12	Регистры блока RTC	464
A.13	Регистры приемопередатчика UART	469
A.14	Регистры контроллера интерфейса SPI.....	481
A.15	Регистры контроллера интерфейса I2C.....	487
A.16	Регистры контроллера интерфейса CAN 2.0B.....	496
Приложение Б (обязательное) Коды состояний функционирования блока I2C		523
Приложение В (обязательное) Назначение выводов в корпусе.....		531
Приложение Г (обязательное) Габаритный чертеж корпуса LQFP48.....		532
Приложение Д (справочное) Пример схемы включения микроконтроллера.....		533

1 Введение

32-разрядные микроконтроллеры применяются при разработке и изготовлении электронной техники. Высокая вычислительная мощность и при этом относительно низкая стоимость делают эти устройства привлекательными для самого широкого круга разработчиков.

Микросхема K1921BG5T представляет собой СБИС 32-разрядного микроконтроллера на базе ядра RISC-V, предназначенного для промышленных и потребительских приложений, включая системы дистанционного мониторинга, контрольно-измерительные приборы, сетевые устройства, системы автоматизации производственных процессов, автомобильную электронику, системы управления электродвигателями.

В состав микроконтроллера входит широкий набор цифровой и аналоговой периферии, в связи с чем, он может применяться в различных системах цифровой обработки сигналов, в том числе, требующих точных аналогово-цифровых преобразований, в системах управления и сбора информации.

Также микроконтроллер содержит периферийные блоки с аппаратными связями, позволяющими построить высокоэффективные системы управления электроприводами.

В настоящем техническом описании приведено описание архитектуры, функционального построения и периферии микроконтроллера K1921BG5T. Техническое описание может служить практическим руководством по применению микроконтроллера для разработчиков систем на его основе и программистов.

2 Область применения и особенности микроконтроллера

Сфера применения микросхемы K1921BG5T довольно широка: средства измерений, связи, наблюдения, безопасности, автоматизация производства, медицины, энергетики, промышленности, различных систем управления и системы электропривода.

Для эффективного управления в электромеханических системах была разработана дополнительная периферия: блоки ШИМ, блок АЦП с интерфейсом к контроллеру прямого доступа к памяти, модуль захвата/сравнения, блок импульсного квадратурного декодера, используемого для обработки сигналов датчиков положения ротора в высокопроизводительных системах для определения положения, направления и скорости вращения.

В состав микросхемы K1921BG5T входят: блок АЦП последовательного приближения, модули захвата/сравнения, блок RTC, блок ОЗУ на 16 Кбайт и др.

Разработанный микроконтроллер имеет встроенную Flash-память программ объемом 512 Кбайт, которую можно использовать для хранения и загрузки пользовательского программного обеспечения.

Система тактирования микроконтроллера позволяет использовать различные источники тактового сигнала, что позволяет расширить набор применений и решаемых задач пользователя. Существует возможность гибкой настройки тактовых сигналов для блоков периферии.

3 Краткое техническое описание микроконтроллера

3.1 Функциональные параметры

Структурная схема микроконтроллера показана на рисунке 3.1.




Рисунок 3.1 – Структурная схема микроконтроллера

В состав микроконтроллера входят функциональные элементы:

- 32-разрядное ЦПУ с поддержкой набора одноцикловых команд умножения с накоплением, команд централизованного управления потоком данных, арифметических и логических команд, встроенным модулем обработки команд с плавающей запятой с одинарной точностью FPU, поддержкой отладочного интерфейса JTAG;
- блок ОЗУ с выделенным для ядра портом доступа (TCM) на 32 Кбайт;
- блок управления сбросом и синхронизацией RCU, имеющий в своем составе RC-генератор (4 МГц) и синтезатор частоты PLL;
- блок управления системой SIU;
- основная Flash-память объемом 512 Кбайт (FLASH);
- кэш команд и кэш данных объемом по 4 Кбайт каждый;
- ОЗУ объемом 16 Кбайт;
- 16-канальный контроллер прямого доступа к памяти (DMA);
- один 16-разрядный порт ввода-вывода А (GPIOA);
- один 15-разрядный порт ввода-вывода В (GPIOB);
- четыре 32-разрядных таймера с блоком захвата/сравнения и возможностью генерации ШИМ (TMR0 – TMR3);
- три двухканальных ШИМ-модулятора (PWM0 – PWM2);
- 4-канальный 12-разрядный быстродействующий АЦП с режимами цифрового компаратора (ADC);
- датчик температуры TSENSOR, подключаемый к одному из входов АЦП;
- три блока захвата/сравнения (CAP);
- импульсный квадратурный декодер (QEP);
- сторожевой таймер (WDT);
- блок RTC с батарейным питанием, тактированием от внешнего генератора 32,768 кГц, контролем генерации и автоматическим переходом на внутренний генератор в случае сбоя (RTC);
- супервизор питания POR/BOR;
- контроллеры интерфейсов:
 - два приемопередатчика UART (UART0 – UART1);
 - два контроллера SPI (SPI0 – SPI1);
 - контроллер I2C;
 - контроллер CAN 2.0B (CAN) на 2 узла.

Особенности выводов микроконтроллера

Все выводы микроконтроллера по их функциональному назначению, организованы в группы:

- 16-разрядный порт ввода-вывода А;
- 15-разрядный порт ввода-вывода В;
- порт тестирования JTAG;
- питание аналогового домена блока АЦП последовательного приближения (ADC);
- питание микроконтроллера.

Каждый из выводов портов ввода-вывода является двунаправленным выводом общего назначения с набором альтернативных функций. Режим работы, альтернативная функция, а также подтяжка (к высокому уровню) и функционирование в режиме выхода с открытым стоком/исток могут быть заданы для каждого вывода независимо от других.

Примечание – После сброса микроконтроллера выводы портов ввода-вывода конфигурируются как выводы общего назначения и находятся в третьем состоянии. Исключение составляют только те выводы, которые используются для интерфейса программирования JTAG, а также вывод сервисного режима (см. таблицу 3.1).

Порт JTAG, предназначенный для внутрисхемного программирования микроконтроллера, тестирования и отладки программ пользователя, включает в свой состав пять выводов TCK, TMS, TDI, TDO, TRST для подключения JTAG эмулятора.

Выводы JTAG являются альтернативными функциями выводов порта GPIOA. Поэтому порт GPIOA по умолчанию включен и сконфигурирован для подключения к микроконтроллеру через интерфейс JTAG.

Вывод RST# является входом сигнала сброса микроконтроллера и должен находиться в состоянии логической единицы. Внешний сброс осуществляется подачей на вывод логического нуля в течение минимум 10 мкс.

SERVEN – конфигурационный вывод. Запрещает (в состоянии логической единицы) любые операции со всей Flash-памятью, кроме полного его стирания. Данный вывод является альтернативной функцией вывода GPIOA7.

Выводы XI_RTC и XO_RTC предназначены для подключения внешнего источника тактового сигнала (с частотой 32 кГц) блока RTC.

Выводы XI_OSC и XO_OSC предназначены для подключения внешнего источника тактового сигнала микроконтроллера с частотой (2 – 27) МГц.

Вывод V_BAT предназначен для подключения внешнего источника питания (батарейки) блока RTC. Номинальное значение напряжения должно находиться в диапазоне от 1,8 до 3,3 В.

Примечание – На плате выводы питания DGND могут быть объединены с выводом питания AGND_ADC (при этом должны быть приняты меры для снижения помех по питанию).

Выключение питания микроконтроллера подразумевает полное снятие напряжения как с выводов питания DVCC, AVCC_ADC, V_BAT, так и со всех остальных выводов микроконтроллера. Запрещено подавать напряжение на функциональные выводы при выключенном питании микроконтроллера.

Выводы GPIO, при запуске микроконтроллера по умолчанию конфигурируемые в режиме альтернативных функций приведены в таблице 3.1.

Т а б л и ц а 3.1 – Выводы, сконфигурированные по умолчанию в режиме альтернативной функции

Вывод GPIO	Номер альтернативной функции	Подтяжка по умолчанию	Обозначение	Функциональное назначение вывода
A2	AF1	Pull-up	TDO	Выход данных порта JTAG
A3	AF1	Pull-up	TMS	Режим порта JTAG
A4	AF1	Pull-down	TCK	Тактовый сигнал порта JTAG
A5	AF1	Pull-up	TDI	Вход данных порта JTAG
A6	AF1	Pull-up	TRST	Сброс порта JTAG
A7	AF3	Pull-down	SERVEN	Сигнал активации сервисного режима

Примечание – Сопротивление внутренних резисторов подтяжки pull-up в диапазоне от 27 кОм до 65 кОм, типовое – 40 кОм. Сопротивление внутренних резисторов подтяжки pull-down в диапазоне от 31 кОм до 84 кОм, типовое – 48 кОм.

УГО и назначение выводов микроконтроллера

Условное графическое обозначение микроконтроллера приведено на рисунке 3.2.

Функциональное назначение выводов микроконтроллера приведено в таблицах 3.2 – 3.3, в которых приняты обозначения: I – вход, O – выход, I/O – вход/выход, Z – третье состояние.

Примечание – Альтернативные функции выводов портов A, B указаны в таблице 3.2.




Рисунок 3.2 – Условное графическое обозначение микросхемы

Таблица 3.2 – Функциональное назначение выводов, имеющих альтернативные функции

Номер вывода	Обозначение			Функциональное назначение вывода	Тип вывода
	вывода	Альтернативная функция			
		№	обозначение		
1	2	3	4	5	6
4	A0	1	I2C_SDA	Вход/выход порта A, разряд 0	I/O/Z
		2	CLKOUT	Вход/выход данных I2C	I/O
		3	PWM_SYNC	Выход тактового сигнала CLKOUT	O
				Вход внешнего синхросигнала для блоков ШИМ	I
5	A1	1	I2C_SCL	Вход/выход порта A, разряд 1	I/O/Z
		2	EXTCLK	Вход/выход синхронизации I2C	I/O
		3	PWM_TZ	Вход дополнительного тактового сигнала	I
				Вход сигнала аварии ШИМ	I
8	A2	1	TDO	Вход/выход порта A, разряд 2	I/O/Z
		2	CLKOUT	Выход данных порта JTAG	O
		3	–	Выход тактового сигнала CLKOUT	O
				–	–
9	A3	1	TMS	Вход/выход порта A, разряд 3	I/O/Z
		2	QEP_A	Вход режима порта JTAG	I
		3	–	Вход A блока QEP	I
				–	–
10	A4	1	TCK	Вход/выход порта A, разряд 4	I/O/Z
		2	QEP_B	Вход тактового сигнала порта JTAG	I
		3	–	Вход B блока QEP	I
				–	–
11	A5	1	TDI	Вход/выход порта A, разряд 5	I/O/Z
		2	QEP_I	Вход данных порта JTAG	I
		3	–	Вход/выход индексный блока QEP	I/O
				–	–
12	A6	1	TRST	Вход/выход порта A, разряд 6	I/O/Z
		2	QEP_S	Вход сброса порта JTAG	I
		3	–	Вход/выход стробирования блока QEP	I/O
				–	–
13	A7	1	PWM_TZ	Вход/выход порта A, разряд 7	I/O/Z
		2	CAP0_IO	Вход сигнала аварии ШИМ	I
		3	SERVEN	Вход/выход CAP0	I/O
				Вход сигнала активации сервисного режима	I
14	A8	1	PWM0_A	Вход/выход порта A, разряд 8	I/O/Z
		2	UART1_RX	Выход A блока ШИМ0	O
		3	TMR0_IO	Вход данных UART1	I
				Вход/выход TMR0	I/O
15	A9	1	PWM0_B	Вход/выход порта A, разряд 9	I/O/Z
		2	UART1_TX	Выход B блока ШИМ0	O
		3	TMR1_IO	Выход данных UART1	O
				Вход/выход TMR1	I/O
16	A10	1	PWM1_A	Вход/выход порта A, разряд 10	I/O/Z
		2	CAN1_RX	Выход A блока ШИМ1	O
		3	TMR2_IO	Вход данных CAN1	I
				Вход/выход TMR2	I/O

Продолжение таблицы 3.2

1	2	3	4	5	6
17	A11	1 2 3	PWM1_B CAN1_TX TMR3_IO	Вход/выход порта А, разряд 11 Выход В блока ШИМ1 Выход данных CAN1 Вход/выход TMR3	I/O/Z O O I/O
20	A12	1 2 3	PWM2_A CAP1_IO SPI1_CLK	Вход/выход порта А, разряд 12 Выход А блока ШИМ2 Вход/выход CAP1 Вход/выход синхронизации SPI1	I/O/Z O I/O I/O
21	A13	1 2 3	PWM2_B CAP2_IO SPI1_FSS	Вход/выход порта А, разряд 13 Выход В блока ШИМ2 Вход/выход CAP2 Вход/выход выбора устройства SPI1	I/O/Z O I/O I/O
22	A14	1 2 3	TMR0_IO CAN0_RX SPI1_RX	Вход/выход порта А, разряд 14 Вход/выход TMR0 Вход данных CAN0 Вход данных SPI1	I/O/Z I/O I I
23	A15	1 2 3	TMR1_IO CAN0_TX SPI1_TX	Вход/выход порта А, разряд 15 Вход/выход TMR1 Выход данных CAN0 Выход данных SPI1	I/O/Z I/O O O
26	B0	1 2 3	SPI0_CLK UART0_RX – ADC_CH0	Вход/выход порта В, разряд 0 Вход/выход синхронизации SPI0 Вход данных UART0 – Вход АЦП канал 0	I/O/Z I/O I – I
27	B1	1 2 3	SPI0_FSS UART0_TX CLKOUT ADC_CH1	Вход/выход порта В, разряд 1 Вход/выход выбора устройства SPI0 Выход данных UART0 Выход тактового сигнала CLKOUT Вход АЦП канал 1	I/O/Z I/O O O I
28	B2	1 2 3	SPI0_RX I2C_SDA – ADC_CH2	Вход/выход порта В, разряд 2 Вход данных SPI0 Вход/выход данных I2C – Вход АЦП канал 2	I/O/Z I I/O – I
29	B3	1 2 3	SPI0_TX I2C_SCL – ADC_CH3	Вход/выход порта В, разряд 3 Выход данных SPI0 Вход/выход синхронизации I2C – Вход АЦП канал 3	I/O/Z O I/O – I
39	B4	1 2 3	CAN0_RX SPI0_CLK PWM0_A	Вход/выход порта В, разряд 4 Вход данных CAN0 Вход/выход синхронизации SPI0 Выход А блока ШИМ0	I/O/Z I I/O O
40	B5	1 2 3	CAN0_TX SPI0_FSS PWM0_B	Вход/выход порта В, разряд 5 Выход данных CAN0 Вход/выход выбора устройства SPI0 Выход В блока ШИМ0	I/O/Z O I/O O

Продолжение таблицы 3.2

1	2	3	4	5	6
41	B6	1 2 3	CAP0_IO SPI0_RX PWM1_A	Вход/выход порта В, разряд 6 Вход/выход CAP0 Вход данных SPI0 Выход А блока ШИМ1	I/O/Z I/O I O
44	B7	1 2 3	CAP1_IO SPI0_TX PWM1_B	Вход/выход порта В, разряд 7 Вход/выход CAP1 Выход данных SPI0 Выход В блока ШИМ1	I/O/Z I/O O O
45	B8	1 2 3	UART0_RX TMR2_IO PWM2_A	Вход/выход порта В, разряд 8 Вход данных UART0 Вход/выход TMR2 Выход А блока ШИМ2	I/O/Z I I/O O
46	B9	1 2 3	UART0_TX TMR3_IO PWM2_B	Вход/выход порта В, разряд 9 Выход данных UART0 Вход/выход TMR3 Выход В блока ШИМ2	I/O/Z O I/O O
47	B10	1 2 3	QEP_A UART1_RX SPI1_CLK	Вход/выход порта В, разряд 10 Вход А блока QEP Вход данных UART1 Вход/выход синхронизации SPI1	I/O/Z I I I/O
48	B11	1 2 3	QEP_B UART1_TX SPI1_FSS	Вход/выход порта В, разряд 11 Вход В блока QEP Выход данных UART1 Вход/выход выбора устройства SPI1	I/O/Z I O I/O
1	B12	1 2 3	QEP_I CAN1_RX SPI1_RX	Вход/выход порта В, разряд 12 Вход/выход индексный блока QEP Вход данных CAN1 Вход данных SPI1	I/O/Z I/O I I
2	B13	1 2 3	QEP_S CAN1_TX SPI1_TX	Вход/выход порта В, разряд 13 Вход/выход стробирования блока QEP Выход данных CAN1 Выход данных SPI1	I/O/Z I/O O O
3	B14	1 2 3	CAP2_IO EXTCLK PWM_SYNC	Вход/выход порта В, разряд 14 Вход/выход CAP2 Вход дополнительного тактового сигнала Вход внешнего синхросигнала для блоков ШИМ	I/O/Z I/O I I

Примечания:

1) Входы блока АЦП ADC_CH0 – ADC_CH3 не являются альтернативными функциями и подключены к выводам GPIO постоянно.

2) В графе «Тип вывода» принятые условные обозначения:

- I – вход,

- O – выход,

- Z – третье состояние.

Т а б л и ц а 3.3 – Функциональное назначение выводов, не имеющих альтернативных функций

Номер вывода	Обозначение вывода	Функциональное назначение вывода	Тип вывода
1	2	3	4
35	XI_OSC	Вывод внешнего тактового сигнала/ Вывод для подключения кварцевого резонатора	–
34	XO_OSC	Вывод для подключения кварцевого резонатора	–
33	RST#	Вход сигнала сброса	I
36	XI_RTC	Вывод для подключения кварцевого резонатора (32 кГц)	–
37	XO_RTC	Вывод для подключения кварцевого резонатора (32 кГц)	–
38	VBAT	Вход подключения батарейного питания RTC	–
24	AVCC_ADC	Вход подачи аналогового питания 3,3 В АЦП	–
25	AGND_ADC	Аналоговая земля ADC	–
7, 19, 31, 43	DVCC	Вход подачи цифрового питания 3,3 В	–
6, 18, 30, 42	DGND	Цифровая земля	–
32	LDO_CAP	Вывод регулятора напряжения питания для подключения внешнего конденсатора	–
Примечания – В графе «Тип вывода» принятые условные обозначения: - I – вход, - O – выход, - Z – третье состояние			

Микросхемы выполнены в пластиковом корпусе LQFP48.

Масса микросхемы – не более 1 г.

Габаритный чертеж корпуса микросхемы приведен в Приложении Г.

3.2 Электрические параметры

Микросхемы K1921ВГ5Т устойчивы к воздействию статического электричества с потенциалом не менее 2 000 В по ГОСТ РВ 5962-004.

Электрические параметры микросхем при приемке и поставке соответствуют нормам, приведенным в таблице 3.4.

Т а б л и ц а 3.4 – Электрические параметры микросхем при приемке и поставке

Наименование параметра, единица измерения, режим измерения	Буквенное обозначе- ние параметра	Норма параметра		Темпера- тура среды, °С
		не менее	не более	
1 Выходное напряжение низкого уровня буферов ввода/вывода, В, $I_{OL} = 6 \text{ мА}$, $U_{CC1} = 3,3 \text{ В}$	U_{OL}	–	0,4	-40 ± 3 25 ± 10 $+85 \pm 3$
2 Выходное напряжение высокого уровня буферов ввода/вывода, В, $I_{OH} = -6 \text{ мА}$, $U_{CC1} = 3,3 \text{ В}$	U_{OH}	$U_{CC1} - 0,4$	–	
3 Ток утечки низкого уровня по выводам с отключенной схемой «pull-up» и «pull-down», мкА $0 \text{ В} < U_I < U_{CC1}$	I_{LIL}	–1	–	
4 Ток утечки высокого уровня по выводам с отключенной схемой «pull-up» и «pull-down», мкА, $0 \text{ В} < U_I < U_{CC1}$	I_{LIH}	–	1	
5 Входной ток низкого уровня по выводам с подключенной схемой, «pull-up», мкА, $0 \text{ В} < U_I < U_{CC1}$	I_{I1}	–200	–	
6 Входной ток низкого уровня по выводам с подключенной схемой «pull-down», мкА, $0 \text{ В} < U_I < U_{CC1}$	I_{I2}	–	200	
7 Динамический ток потребления по выводу DVCC в активном режиме, мА $U_{CC1} = 3,6 \text{ В}$, $f_{CI} = 100 \text{ МГц}$	I_{OCC1}	–	18	
8 Ток потребления по выводам VBAT в зависимости от режима питания, мкА	I_{VBAT}	–	5	
9 Максимальный ток потребления АЦП по аналоговому питанию, мкА $U_{CC1} = U_{CC2} = 3,3 \text{ В}$, $F_S = 2,5 \text{ MSPS}$	I_{AVCC_ADC}	–	500	
10 Порог переключения шины питания ($V_I \leftrightarrow V_{BAT}$), В		–	2,85	
11 Гистерезис переключения шины питания ($V_I \leftrightarrow V_{BAT}$), В		0,1	–	
12 Дифференциальная нелинейность преобразования АЦП, МЗР $U_{CC1} = U_{CC2} = 3,3 \text{ В}$, $f_{CI} = 100 \text{ МГц}$	E_{LD}	–2,5	2,5	
13 Интегральная нелинейность преобразования АЦП, МЗР $U_{CC1} = U_{CC2} = 3,3 \text{ В}$, $f_{CI} = 100 \text{ МГц}$	E_L	–5	5	
14 Функциональный контроль $U_{CC1} = (3,0; 3,6) \text{ В}$, $f_{CI} = 100 \text{ МГц}$	ФК	–	–	

Необходимо соблюдать следующий порядок подачи напряжения питания: сначала подаются напряжения питания U_{CC1} , U_{CC2} , а затем входные напряжения низкого уровня U_{IL} и высокого уровня U_{IH} .

Порядок снятия напряжений с выводов микросхемы при выключении должен быть обратным подаче: первыми снимаются входные сигналы, а затем напряжения питания.

Допускается возможность одновременной подачи и снятия напряжений питания и напряжений входных сигналов.

Значения предельно допустимых электрических режимов эксплуатации в диапазоне рабочих температур среды соответствуют нормам, приведенным в таблице 3.5.

Т а б л и ц а 3.5 – Значения предельно допустимых электрических режимов эксплуатации

Наименование параметра режима, единица измерения	Буквенное обозначение параметра	Предельно допустимый режим		Предельный режим	
		не менее	не более	не менее	не более
1 Напряжение питания цифровой части, В	U_{CC1}	2,5	3,6	–	4,5
2 Напряжение питания аналоговой части, В	U_{CC2}	2,5	3,6	–	4,5
3 Батарейное напряжение питания, В	U_{CC3}	1,6	3,6	–	4,5
4 Входное напряжение низкого уровня, В	U_{IL}	–0,5	$0,3U_{CC1}$	–0,6	–
5 Входное напряжение высокого уровня, В	U_{IH}	$0,7U_{CC1}$	U_{CC1}	–	$U_{CC1}+0,6$
6 Выходной ток высокого уровня, мА	I_{OH}	–8,0	–	–10	–
7 Выходной ток низкого уровня, мА	I_{OL}	–	8,0	–	10
8 Частота следования импульсов тактового сигнала, МГц	f_{CI}	0,001	100	–	–
9 Диапазон входной частоты PLL, МГц	f_{PLL}	10	100	–	–

4 Архитектура изделия

Микроконтроллер K1921BG5T спроектирован на базе RISC-V ядра SCR4 с поддержкой набора команд RV32IMFC.

4.1 Блок коммутации микроконтроллера

Все устройства микроконтроллера соединены между собой через блок коммутации. На рисунке 4.1 приведена схема соединения основных и периферийных блоков микроконтроллера внутри блока коммутации.




Рисунок 4.1 – Схема соединения блоков внутри блока коммутации микроконтроллера

5 Система питания

5.1 Организация системы питания

Схема организации питания микроконтроллера представлена на рисунке 5.1.




Рисунок 5.1 – Схема организации питания

Периферийные блоки, не указанные отдельно на схеме, подключены к цепи питания VCC_LDO (1,1 В) и включают в себя RCU, SIU, DMA, TMR, PWM, WDT, UART, SPI, I2C, CAN.

5.2 Супервизоры питания

Микроконтроллер содержит модули сброса по включению питания (Power-On-Reset – POR) и по просадке напряжения питания (Brown-Out-Reset – BOR). Электрические характеристики указанных блоков представлены в таблицах 5.1 и 5.2.

Таблица 5.1 – Электрические параметры супервизоров питания

Наименование параметра, (режим измерения)	Норма, В		
	не менее	номинал	не более
Порог срабатывания POR 1,1 В (спадающее напряжение питания)	0,5	0,55	0,6
Порог срабатывания POR 1,1 В (нарастающее напряжение питания)	0,70	0,71	0,72
Порог срабатывания POR 3,3 В (спадающее напряжение питания)	1,6	1,7	1,8
Порог срабатывания POR 3,3 В (нарастающее напряжение питания)	1,90	1,91	1,92

Блок POR генерирует сигнал сброса длительностью не менее 150 мкс при подаче напряжения на порт цифрового питания. При падении напряжения ниже порогового уровня блок генерирует сигнал сброса низкого уровня до тех пор, пока питание не поднимется выше порога. Факт формирования сброса по включению питания фиксируется в поле POR регистра RSTSTAT блока RCU.

Основная функция блока BOR – генерировать сигнал сброса при падении напряжения питания VCC ниже порогового значения. Пороговые значения, при которых генерируется сигнал сброса при нарастающем и спадающем VCC различаются, при этом порог генерации сигнала сброса для спадающего напряжения ниже. Уровни BOR являются программируемыми и задаются значением поля TUNE регистра BORCFG блока RCU (см. таблицу 5.2).

Т а б л и ц а 5.2 – Пороги срабатывания блока BOR

Значение поля TUNE	Порог срабатывания, В	
	при росте напряжения	при спаде напряжения
00b	3,0	2,9
01b	2,7	2,6
10b	2,2	2,1
11b	Зарезервировано	Зарезервировано

Факт формирования сброса по просадке напряжения питания фиксируется в поле BOR регистра RSTSTAT блока RCU.

5.3 Способы снижения энергопотребления

Для снижения энергопотребления микроконтроллера можно воспользоваться следующими возможностями:

- Выбрать в качестве источника системного тактового сигнала внутренний RC-генератор. При этом необходимо отключить сигнал осциллятора путем сброса бита EN регистра HSECFG блока RCU. Если ранее использовался блок PLL, снять выходной сигнал (FOUTEN = 0) и перевести PLL в режим PD (PD = 1) в регистре PLLCFG блока RCU;

- Отключить тактирование неиспользуемых периферийных блоков путем сброса соответствующих бит в регистрах CGCFGANB/RSTDISANB и CGCFGAPB/RSTDISAPB блока RCU;

- Перевести системную ОЗУ в режим пониженного энергопотребления записью нулевого значения в поле RM и установкой бита RMEN регистра RAMCTRL блока SIU.

- Если системная ОЗУ не используется (используется TCM), отключить системную ОЗУ с помощью установки бита LS0 регистра RAMCTRL блока SIU;

- Перевести TCM в режим пониженного энергопотребления записью нулевого значения в поле RM и установкой бита RMEN регистра TCMCTRL блока SIU.

- Отключить неиспользуемые области TCM с помощью установки битов LSx (где x – выбранная область) регистра TCMCTRL блока SIU;

- Отключить память ОЗУ блока CAN (если не используется) с помощью регистра CANRAMCTRL блока SIU;

- Перевести блоки кэш памяти в режим пониженного энергопотребления записью нулевого значения в поле RM и установкой бита RMEN регистра CRAMCTRL блока SIU;

- Отключить блоки памяти кэша инструкций и/или кэша данных, если они не используются с помощью регистра CRAMCTRL блока SIU;

- Перевести ядро микроконтроллера в состояние IDLE.

Примечание – Следует отметить, что отключаться должны только неиспользуемые области системной ОЗУ (либо TCM). Следовательно, при сборке проекта, в скрипте линкера должен быть указан только реально используемый объем ОЗУ, а не полный.

Ниже приведен пример кода для перевода микроконтроллера в низкопотребляющий режим. При выполнении данного кода, энергопотребление микроконтроллера составляет не более 1,5 мА при нормальных условиях ($T = +25^{\circ}\text{C}$, $DVCC = AVCC_ADC = +3,3\text{ В}$).

```
//Перевод тактирования системы на RC-генератор
RCU->SYSCLKCFG_bit.SRC = RCU_SYSCLKCFG_SRC_HSICLK; //HSI
while (RCU->CLKSTAT_bit.SRC != RCU_SYSCLKCFG_SRC_HSICLK)
{};

//Отключение блока PLL
RCU->PLLCFG_bit.FOUTEN = 0;
RCU->PLLCFG_bit.PD = 1;

//Отключение осциллятора HSE
RCU->HSECFG_bit.EN = 0;

//Отключение тактирования неиспользуемых периферийных блоков
RCU->CGCFGAHB = 0;
RCU->RSTDISAHB = 0;
RCU->CGCFGAPB = 0;
RCU->RSTDISAPB = 0;

//Перевод ОЗУ в режим пониженного потребления
SIU->RAMCTRL = (1<<SIU_RAMCTRL_RMEN_Pos) |
                (0<<SIU_RAMCTRL_RM_Pos) |
                (0<<SIU_RAMCTRL_LS0_Pos) |
                (1<<SIU_RAMCTRL_LS1_Pos);

//Перевод TCM в режим пониженного потребления
SIU->TCMCTRL = (1<<SIU_TCMCTRL_RMEN_Pos) |
                (0<<SIU_TCMCTRL_RM_Pos) |
                SIU_TCMCTRL_LS1_Msk |
                SIU_TCMCTRL_LS2_Msk | SIU_TCMCTRL_LS3_Msk;

//Перевод ОЗУ блока CAN в режим пониженного потребления
SIU->CANRAMCTRL = (1<<SIU_CANRAMCTRL_RMEN_Pos) |
                  (0<<SIU_CANRAMCTRL_RM_Pos) |
                  (1<<SIU_CANRAMCTRL_LS_Pos);

//Перевод Кэш-памяти в режим пониженного потребления
SIU->CRAMCTRL = (1<<SIU_CRAMCTRL_RMEN_Pos) |
                 (0<<SIU_CRAMCTRL_RM_Pos) |
                 SIU_CRAMCTRL_L1ILS_Msk | SIU_CRAMCTRL_L1DLS_Msk;

//Перевод ядра микроконтроллера в режим IDLE
asm volatile ("WFI");
```

6 Блок управления сбросом и синхронизацией RCU

6.1 Общая система тактирования

В микроконтроллере предусмотрена развитая подсистема управления тактовыми сигналами и сигналами сброса, см. рисунок 6.1.

Управляющие регистры блока RCU приведены в приложении А.1.

Основными тактовыми сигналами, которые используются в микросхеме, являются:

- LSICLK – внутренний тактовый сигнал частотой 32,768 кГц (тактовый сигнал внутреннего RC-генератора);
- LSECLK – внешний низкочастотный тактовый сигнал частотой 32,768 кГц с выводов XI_RTC и XO_RTC;
- HSICLK – внутренний высокочастотный тактовый сигнал частотой 4 МГц (тактовый сигнал внутреннего RC-генератора);
- HSECLK – внешний тактовый сигнал с выводов XI_OSC и XO_OSC;
- PLLCLK – тактовый сигнал с выхода PLL;
- EXTCLK – дополнительный внешний тактовый сигнал, являющийся альтернативной функцией портов ввода-вывода;
- CLKOUT – выходной тактовый сигнал, источник которого выбирается селектором CLKSEL в регистре CLKOUTCFG;
- SYSCLK – системный тактовый сигнал, определяющий частоту работы процессорного ядра. Источник сигнала SYSCLK выбирается битовым полем SRC регистра SYSCLKCFG (см. Приложение А.1);

Линии внешних сигналов EXTCLK, CLKOUT подключены к выводам портов GPIO и управляются с помощью альтернативных функций портов.

CG (Clock Gating) – разрешение подачи тактового сигнала к блокам. Разрешение управляется установкой бит в регистрах CGCFGANB и CGCFGAPB.




Рисунок 6.2 – Структурная схема блока PLL

Частота сигнала F_{OUT} на выходе блока PLL определяется по формуле 6.1:

$$F_{out} = \frac{F_{vco}}{PR \times (DIV1A + 1) \times (DIV1B + 1)}, \quad (6.1)$$

где F_{vco} – частота сигнала на выходе ГУН, определяемая по формуле 6.2;

PR – коэффициент деления предварительного делителя (1, 2, 4);

$DIV1A$ – коэффициент деления делителя 1A;

$DIV1B$ – коэффициент деления делителя 1B.

Частота сигнала на выходе ГУН определяется по формуле 6.2:

$$F_{vco} = \frac{F_{ref} \times N \times PR}{RDIV + 1}, \quad (6.2)$$

где F_{ref} – частота опорного сигнала;

N – коэффициент деления N-делителя в цепи обратной связи ГУН (диапазон значений от 1 до 256);

PR – коэффициент деления предварительного делителя (1, 2, 4);

$RDIV$ – коэффициент деления опорного делителя (диапазон значений от 1 до 64).

N-делитель может работать в целочисленном ($ST = 0$) или дробном режиме (более подробно об установке того или иного режима можно прочесть в описании битового поля ST регистра PLLCFG в Приложении А.1).

В случае целочисленного режима значение N определяется только целой частью: $N = NDIV$.

В случае дробного режима значение N определяется по формуле 6.3:

$$N = NDIV + \frac{FRAC}{MOD}, \quad (6.3)$$

где $NDIV$ – целая часть коэффициента деления;
 $FRAC$ – числитель дробной части коэффициента деления (диапазон значений от 0 до $MOD - 1$);
 MOD – знаменатель дробной части коэффициента деления (диапазон значений от 2 до $2^{24} - 1$).

Формула 6.3, равно как и диапазоны допустимых значений $FRAC$ и MOD , справедливы для всех порядков сигма-дельта модулятора (режим работы сигма-дельта модулятора определяется битовым полем ST регистра $PLLCFG$).

Коэффициенты, $DIV1A$, $DIV1B$, $RDIV$, $NDIV$ задаются соответствующими полями регистра $PLLDIV$. Коэффициент PR определяется полем $PREDIV$ регистра $PLLDIV$. Коэффициент $FRAC$ задается соответствующим полем регистра $PLLFRAC$. Коэффициент MOD задается значением регистра $PLLMOD$.

Существуют следующие ограничения параметров:

- 1) Значение входной опорной частоты F_{ref} должно находиться в диапазоне от 10 МГц до 100 МГц;
- 2) Значение частоты на входе частотно-фазового детектора (PFD) должно находиться:
 - В режиме целочисленного деления от 10 МГц до $F_{vco} / 16$;
 - В режиме дробного деления от 10 МГц до $F_{vco} / 20$;
- 3) Коэффициент деления делителя обратной связи:
 - В режиме целочисленного деления $1 \leq N \leq 160$;
 - В режиме дробного деления $20 \leq N \leq 160$;
- 4) Значение частоты на выходе ГУН (F_{vco}) должно находиться в пределах 400 – 1000 МГц;
- 5) Значение выходной частоты F_{out} должно находиться в диапазоне от 200 кГц до 100 МГц.

Настройку блока PLL необходимо делать до того, как его тактовый сигнал будет выбран в качестве рабочей частоты системы или одного из блоков. Первоначально необходимо отключить прохождение входного сигнала сквозь блок PLL путём сброса $BYPASS$ бита в регистре $PLLCFG$, а также вывести блок PLL из спящего режима путем сброса бита PD в регистре $PLLCFG$. Затем установить делители $PREDIV$, $DIV1A$, $DIV1B$, $RDIV$, $NDIV$ в регистре $PLLDIV$ соблюдая указанные выше ограничения. Биты $RNCLR$ и $NNCLR$ должны быть установлены либо предварительно, либо одновременно с установкой значения в полях делителей $RDIV$ и $NDIV$. При использовании дробного режима необходимо выбрать режим работы сигма-дельта модулятора в поле ST регистра $PLLCFG$, а также записать коэффициенты $FRAC$ и MOD в регистры $PLLFRAC$ и $PLLMOD$. При использовании целочисленного режима поле ST должно иметь нулевое значение.

Следующим шагом следует выбрать источник опорного тактового сигнала с помощью бита $CLKSEL$, установить режим работы ЧФД и токового ключа в рабочий режим (значение 11b), выбрать поддиапазон ГУН (рекомендуемое значение – 11b) и разрешить генерацию выходной частоты путем установки бита $FOUTEN$ в регистре $PLLCFG$.

При правильной установке всех значений и выходе блока PLL на рабочий режим будет установлен бит $LOCK$ в регистре $PLLSTAT$.

6.3 RC-генератор

В состав микроконтроллера входит RC-генератор сигнала прямоугольной формы.

Предусмотрена подстройка частоты с помощью регистра RCCTRL блока SIU. С помощью схемы выбора частоты меняется конфигурация схемы включения время задающей цепи: в общую схему генератора добавляются или исключаются добавочные конденсаторы, что оказывает влияние на время переключения задающего инвертора и на частоту переключения всего генератора в целом.

Частота генерации зависит от значений битового поля TUNE регистра RCCTRL и может изменяться в пределах от 3,894 МГц при TUNE равном 0 до 2,553 МГц при TUNE равном 255 (FF'h) (при напряжении питания 1,1 В и температуре 25°C). По умолчанию, значение TUNE = 66.

В таблице 6.1 представлены соответствия значений регистра RCCTRL частоте генерации (при напряжении питания 1,1 В и температуре 25°C). В таблице 6.2 представлены электрические характеристики RC генератора.

Т а б л и ц а 6.1 – Соответствие частоты значениям поля TUNE регистра RCCTRL

TUNE	Частота, МГц	TUNE	Частота, МГц	TUNE	Частота, МГц	TUNE	Частота, МГц
0	3,894	32	3,567	64	3,477	96	3,229
1	3,830	33	3,515	65	3,427	97	3,187
2	3,800	34	3,491	66	3,403	98	3,167
3	3,753	35	3,452	67	3,367	99	3,136
4	3,774	36	3,470	68	3,383	100	3,150
5	3,717	37	3,423	69	3,340	101	3,113
6	3,699	38	3,407	70	3,325	102	3,100
7	3,656	39	3,372	71	3,291	103	3,071
8	3,717	40	3,422	72	3,338	104	3,112
9	3,660	41	3,376	73	3,294	105	3,074
10	3,634	42	3,354	74	3,273	106	3,057
11	3,592	43	3,318	75	3,240	107	3,028
12	3,621	44	3,343	76	3,263	108	3,048
13	3,570	45	3,301	77	3,223	109	3,013
14	3,553	46	3,286	78	3,209	110	3,001
15	3,515	47	3,254	79	3,179	111	2,975
16	3,670	48	3,394	80	3,302	112	3,089
17	3,615	49	3,347	81	3,259	113	3,051
18	3,589	50	3,324	82	3,238	114	3,033
19	3,547	51	3,290	83	3,205	115	3,005
20	3,566	52	3,306	84	3,221	116	3,018
21	3,517	53	3,265	85	3,181	117	2,984
22	3,501	54	3,250	86	3,168	118	2,973
23	3,463	55	3,219	87	3,138	119	2,946
24	3,526	56	3,271	88	3,187	120	2,990
25	3,475	57	3,229	89	3,147	121	2,955
26	3,452	58	3,210	90	3,129	122	2,939
27	3,415	59	3,178	91	3,099	123	2,913
28	3,441	60	3,200	92	3,120	124	2,931
29	3,396	61	3,162	93	3,084	125	2,899
30	3,381	62	3,149	94	3,071	126	2,889
31	3,346	63	3,120	95	3,044	127	2,865

Продолжение таблицы 6.1

TUNE	Частота, МГц	TUNE	Частота, МГц	TUNE	Частота, МГц	TUNE	Частота, МГц
128	3,302	160	3,073	192	3,015	224	2,832
129	3,258	161	3,035	193	2,979	225	2,801
130	3,237	162	3,017	194	2,962	226	2,785
131	3,204	163	2,989	195	2,934	227	2,762
132	3,219	164	3,002	196	2,947	228	2,772
133	3,179	165	2,968	197	2,914	229	2,744
134	3,166	166	2,957	198	2,903	230	2,734
135	3,135	167	2,931	199	2,878	231	2,712
136	3,178	168	2,967	200	2,913	232	2,743
137	3,138	169	2,933	201	2,881	233	2,714
138	3,120	170	2,917	202	2,865	234	2,701
139	3,090	171	2,891	203	2,840	235	2,680
140	3,111	172	2,910	204	2,857	236	2,695
141	3,074	173	2,878	205	2,827	237	2,668
142	3,062	174	2,868	206	2,817	238	2,659
143	3,034	175	2,844	207	2,794	239	2,639
144	3,145	176	2,946	208	2,887	240	2,726
145	3,107	177	2,912	209	2,854	241	2,697
146	3,087	178	2,896	210	2,838	242	2,683
147	3,058	179	2,870	211	2,814	243	2,662
148	3,071	180	2,882	212	2,826	244	2,671
149	3,036	181	2,851	213	2,795	245	2,646
150	3,025	182	2,841	214	2,786	246	2,638
151	2,997	183	2,817	215	2,763	247	2,617
152	3,042	184	2,857	216	2,800	248	2,650
153	3,006	185	2,826	217	2,770	249	2,624
154	2,989	186	2,811	218	2,756	250	2,611
155	2,962	187	2,787	219	2,734	251	2,591
156	2,981	188	2,803	220	2,750	252	2,605
157	2,948	189	2,775	221	2,722	253	2,580
158	2,937	190	2,765	222	2,713	254	2,572
159	2,912	191	2,743	223	2,691	255	2,553

Т а б л и ц а 6.2 – Электрические характеристики РС-генератора

№ п/п	Наименование параметра	Норма		
		Не менее	Номинал	Не более
1	Диапазон подстройки частоты, %	–	-29 / +12,6	–
2	Нестабильность по температуре, %	–	-1,1 / +2,1	–
3	Ток потребления, мкА	–	7	70
Примечание – Значения при напряжении LDO 1,1 В и температуре 25 °С				

6.4 Осциллятор HSE

В состав микроконтроллера входит внутренний осциллятор HSE с подключаемым внешним кварцевым резонатором частотой от 2 до 27 МГц. Выводы микроконтроллера XI_OSC и XO_OSC служат для подключения кварцевого резонатора.

На рисунке 6.3 показан колебательный контур, подключаемый к осциллятору HSE.




Рисунок 6.3 – Схема колебательного контура осциллятора

Внутренний резистор Rf используется для смещения инвертора в область с высоким коэффициентом усиления.

Конденсаторы C1 и C2 используются для регулировки времени включения, поддержания стабильности и точности работы осциллятора. Рекомендуемые параметры конденсаторов в схеме колебательного контура, в зависимости от генерируемой частоты, приведены в таблице 6.3.

При трассировке печатной платы необходимо устанавливать конденсаторы и резонатор как можно ближе к соответствующим выводам микроконтроллера. Рекомендуется использовать многослойные керамические конденсаторы с диэлектриком типа C0G (NP0), но также допускается использовать X7R с рабочим напряжением не ниже 6.3 В для типоразмеров 0402 или 0603.

Таблица 6.3 – Рекомендуемые параметры конденсаторов

Рекомендуемый параметр	Частота 2 МГц	Частота 27 МГц
Емкость конденсаторов C1, C2, пФ	50	16
Максимальное эквивалентное сопротивление (ESR), Ом	1000	40

Время запуска осциллятора – не более 30 мс.

6.5 Система слежения за тактовыми сигналами

Система слежения осуществляет контроль источников тактовых сигналов и позволяет обрабатывать исключительные ситуации, связанные с их пропаданием (срыв генерации блока PLL, ненадежный контакт с внешним резонатором и т. п.).

Текущий статус тактовых сигналов можно установить, прочитав соответствующие биты CLKGOODx и CLKERRx регистра CLKSTAT, где x – HSICLK, HSECLK, PLLCLK, EXTCLK. Бит CLKGOODx будет установлен, если соответствующий тактовый сигнал стабильно работает, и будет сброшен при его сбое. Бит CLKERRx имеет обратное поведение – при сбое устанавливается, сбрасывается при нормальной работе тактового сигнала.

Время реакции системы слежения на исчезновение тактового сигнала настраивается с помощью полей регистров SECCNT0, SECCNT1, и по умолчанию равно 65536 тактам сигнала HSICLK. Реакция на любое пропадание тактового сигнала на меньшее время будет отсутствовать.

Минимальная частота, за которой может осуществляться слежение – 800 Гц.

Значение минимально возможного времени реакции вычисляется по формуле (6.4) (результат округляется до целого в большую сторону).

$$SECCNT_MIN = (4 \times T_{REF} + 6 \times T_{CLK}) / T_{REF}, \quad (6.4)$$

где T_{REF} – период опорной тактовой частоты сигнала HSICLK;

T_{CLK} – период контролируемой тактовой частоты.

Например, если необходима максимально быстрая реакция на пропадание частоты 100 МГц на выходе блока PLL ($T_{CLK} = 10$ нс) при частоте сигнала HSICLK 4 МГц ($T_{REF} = 250$ нс), то необходимо в поле VAL2 регистра SECCNT1 записать значение $SECCNT_MIN = 5$, вычисленное по формуле (6.4).

Стоит отметить, что SECCNT_MIN является лишь временем детектирования сбоя. Сам переход в аварийный режим (переключение системной частоты на сигнал HSICLK) займет дополнительно не более 14 тактов сигнала HSICLK.

Кроме слежения за каждым из источников тактового сигнала по отдельности, система отслеживания позволяет контролировать текущий системный тактовый сигнал SYSCLK.

Включение контроля сигнала SYSCLK осуществляется установкой бита SECEN регистра SYSCLKCFG.

При сбое во время работы от PLL будет осуществлен аварийный переход системной частоты на сигнал HSICLK и будет вызвано прерывание RCU совместно с установкой флага прерывания PLLFAIL в регистре INTSTAT (флаг сбрасывается записью единицы).

Прямой переход из аварийного состояния к тактированию от вызвавшего сбой, но уже восстановившегося источника – невозможен. Если это необходимо сделать, то сначала нужно перейти на один из стабильных источников (например, сигнал HSICLK), и лишь затем начать переход на бывший «сбойным», но восстановившийся источник.

При переходе микроконтроллера в аварийное состояние по тактированию требуется обязательно перейти на стабильный источник тактирования (бит CLKGOODx для него будет установлен), например, на сигнал HSICLK (SYSSEL = 0). Если аварийный источник возобновил тактирование, то снова перейти на него можно, записав поле SYSSEL регистра SYSCLKCFG на номер соответствующего источника.

6.6 Сигналы сброса

При включении питания сброс контроллера осуществляется с помощью блока POR. Также сброс может выполняться по следующим событиям:

- Внешним сигналом с вывода RST (активный уровень сигнала сброса – низкий);
- Сигналом от сторожевого таймера WDT;
- Сигналом от блока BOR;
- Программный сброс с помощью регистра RSTSYS.

Событие, по которому произошел сброс, можно определить с помощью регистра RSTSTAT.

6.7 Прерывания

Микроконтроллер поддерживает прерывания, связанные с работой блока RCU.

Выбрать источники, влияющие на него можно в регистре INTEN – события появления или пропадания одного из тактовых сигналов, выход блока PLL в рабочий режим, а также ошибка установления тактового сигнала с выхода PLL. Все события сопровождаются флагами в регистре INTSTAT.

6.8 Тактирование и сброс периферийных блоков

Для некоторых периферийных блоков система тактирования предусматривает выбор независимого тактового источника. У блоков UART, SPI, ADC, WDT есть соответствующие регистры, в которых можно включать тактирование, выбирать его источник и настраивать отключаемый делитель. Источник тактирования выбирается независимо для каждого из блоков с помощью его собственного селектора, показанного на рисунке 6.4.




Рисунок 6.4 – Схема селекторов дополнительного синхросигнала блоков

Для остальных блоков, а именно для блоков, относящихся к АНВ и АРВ периферии, тактирование подается установкой соответствующего бита в CGCFGАНВ и CGCFGАРВ, см. таблицу 6.4.

Таблица 6.4 – Тактовые сигналы периферийных блоков

Периферийный блок	Тактовый сигнал	Делитель	Управляющий регистр
ADC	ADCCLK	1-63	ADCCFG, CGCFG_AHB, RSTDIS_AHB
SPI	SPICK	1-63	SPICFG, CGCFG_APB, RSTDIS_APB
UART	UARTCLK	1-63	UARTCFG, CGCFG_APB, RSTDIS_APB
WDT	WDTCLK	1-63	WDTCFG, CGCFG_APB, RSTDIS_APB
FLASH	FLASHCLK	1-63	FLASHCFG
CLOCKOUT	CLKOUT	1-65535	CLKOUTCFG
CAN	HCLK	–	CGCFG_AHB, RSTDIS_AHB
GPIO	HCLK	–	CGCFG_AHB, RSTDIS_AHB
QEP	PCLK	–	CGCFG_APB, RSTDIS_APB
I2C	PCLK	–	CGCFG_APB, RSTDIS_APB
PWM	PCLK	–	CGCFG_APB, RSTDIS_APB
TMR	PCLK	–	CGCFG_APB, RSTDIS_APB
CAP	PCLK	–	CGCFG_APB, RSTDIS_APB
RTC	PCLK	–	CGCFG_APB, RSTDIS_APB
DMA	PCLK	–	CGCFG_APB, RSTDIS_APB

По умолчанию на всех периферийных блоках отключено тактирование, и все они находятся в состоянии сброса. Для начала работы нужно подать тактовый сигнал, а также вывести блок из состояния сброса, осуществив запись единиц в соответствующие биты регистров CGCFG_APB (CGCFG_AHB) и RSTDIS_APB (RSTDIS_AHB).

7 Блок управления системой SIU

Блок управления системой содержит набор регистров, позволяющий управлять взаимодействием некоторых модулей на системном уровне, а также настройки отдельных аналоговых блоков.

Управляющие регистры блока SIU приведены в приложении А.2.

Регистры блока управления системой позволяют:

- задать режим низкого энергопотребления для памяти;
- определить находится ли микроконтроллер в сервисном режиме и, если это так, выполнить сервисное стирание памяти;
- выполнить подстройку частоты RC-генератора;
- выполнить подстройку LDO;
- задать режим работы шкалы датчика температуры;
- настроить синхронизацию блоков таймеров и ШИМ;
- узнать о версии микроконтроллера.

В регистре CHIPID содержится идентификатор микросхемы, а его младшие 4 бита указывают номер ревизии.

Регистр SERVCTL управляет стиранием памяти в сервисном режиме (если при старте микроконтроллера вывод SERVEN был в состоянии логической единицы). В данном режиме Flash-память блокируется для чтения и выполнения, доступно только полное стирание всей памяти, включая NVR область. Этот механизм можно использовать, например, для стирания памяти, после того как в конфигурационном слове была запрещена работа JTAG, либо была записана программа, переназначающая выводы JTAG на другие альтернативные функции.

С помощью регистра SYNC можно управлять цепочками синхронизации блоков PWM и CAP. Подробнее о синхронизации описано в подразделах 15.1 «Синхронизация таймеров блоков ШИМ» и 18.1 «Таймер».

В регистре CNTEN можно одновременно запустить работу нескольких блоков PWM и TMR, обеспечив их синхронный счет.

В регистре TMRCFG можно связать вход внешнего тактирования таймера с выходом предыдущего. Переключение между сигналом с внешней ножки TMR_IO и выходом предыдущего таймера осуществляется с помощью мультиплексора TMRxCLKMUX. Для таймера TMR0 предыдущим является таймер TMR3.

Блок захвата (CAP) может использовать в качестве входов сигналы от других блоков CAP и QEP. В регистре CAPMUX можно настроить мультиплексор выбора этих сигналов для каждого блока захвата (CAPINSELx).

В регистрах QUALCTL и QUALSAMPLE настраивается дополнительный фильтр входных сигналов для блоков CAP и QEP.

Регистр RCCTRL управляет отключением и подстройкой внутреннего RC-генератора. Подробнее описано в подразделе 6.3.

Регистр LDOCTRL управляет подстройкой выходного напряжения внутреннего регулятора. Таблица коррекции представлена в приложении А.2 в описании регистра.

Регистры RAMCTRL, TCMCTRL, CRAMCTRL, CANRAMCTRL управляют режимами пониженного потребления памяти.

8 Организация памяти

Память микроконтроллера имеет предопределенное 32-разрядное адресное пространство с областями: программ, данных, периферии и внутренних ресурсов, жестко соединенных с процессором. Микроконтроллер начинает выполнение программы с адреса 0000_0000h. Адресное пространство разбито на несколько областей, см. таблицу 8.1.

Таблица 8.1 – Общая организация памяти микроконтроллера

Адресное пространство	Описание
FE00_0000h – FFFF_FFFFh	Системная область PLIC
F000_0000h – F000_7FFFh	Оперативная память, встроенная в ядро (TCM) 32 Кбайт
4000_0000h – 5001_FFFFh	Регистры управления периферийными блоками
2000_0000h – 2000_3FFFh	Внутреннее ОЗУ 16 Кбайт
0000_0000h – 0007_FFFFh	Flash-память (FLASH) 512 Кбайт

Регистры периферийных блоков микроконтроллера доступны в адресном пространстве 4000_0000h – 5001_FFFFh. Карта размещения блоков микроконтроллера в памяти представлена в таблице 8.2.

Таблица 8.2 – Карта регистров периферийных блоков

Адресное пространство	Обозначение блока	Описание
5001_6000h – 5001_6FFFh	UART1	Последовательный приемопередатчик UART1
5001_5000h – 5001_5FFFh	UART0	Последовательный приемопередатчик UART0
5001_4000h – 5001_4FFFh	TMR3	Блок таймера 3
5001_3000h – 5001_3FFFh	TMR2	Блок таймера 2
5001_2000h – 5001_2FFFh	TMR1	Блок таймера 1
5001_1000h – 5001_1FFFh	TMR0	Блок таймера 0
5001_0000h – 5001_0FFFh	SPI1	Последовательный интерфейс SPI1
5000_F000h – 5000_FFFFh	SPI0	Последовательный интерфейс SPI0
5000_E000h – 5000_EFFFh	PWM2	Блок ШИМ2
5000_D000h – 5000_DFFFh	PWM1	Блок ШИМ1
5000_C000h – 5000_CFFFh	PWM0	Блок ШИМ0
5000_B000h – 5000_BFFFh	CAP2	Блок захвата 2
5000_A000h – 5000_AFFFh	CAP1	Блок захвата 1
5000_9000h – 5000_9FFFh	CAP0	Блок захвата 0
5000_8000h – 5000_8FFFh	QEP	Квадратурный декодер
5000_7000h – 5000_7FFFh	I2C	Последовательный интерфейс I2C
5000_6000h – 5000_6FFFh	WDT	Сторожевой таймер
5000_5000h – 5000_5FFFh	RTC	Блок часов реального времени
5000_4000h – 5000_4FFFh	RCU	Блок управления сбросом и синхронизацией
5000_3000h – 5000_3FFFh	PMU	Блок управления питанием
5000_2000h – 5000_2FFFh	FLASH	Flash-память
5000_0000h – 5000_1FFFh	DMA	Контроллер прямого доступа к памяти
4002_0000h – 4002_FFFFh	ADC	Блок АЦП
4001_0000h – 4001_FFFFh	CAN	Контроллер CAN 2.0B
4000_1000h – 4000_1FFFh	GPIOB	Порт В
4000_0000h – 4000_0FFFh	GPIOA	Порт А

9 Контроллер Flash-памяти

9.1 Flash-память

Flash-память может использоваться для хранения программ и данных пользователя. Размер основной Flash-памяти составляет 512 Кбайт (512 страниц по 1 Кбайту), и в адресном пространстве она занимает диапазон с 0000_0000h по 0007_FFFFh.

Управляющие регистры контроллера Flash-памяти приведены в приложении А.3.

Чтение Flash-памяти осуществляется через шину AXI. При попытке записи в область Flash-памяти происходит выдача ответа SLAVE ERROR. Формирование ответа на запрос чтения, который пришел в процессе стирания или программирования Flash, будет отложено до завершения текущей операции.

Память доступна для чтения, записи, полного и постраничного стирания через регистры данных DATA_n (n от 0 до 1), адреса ADDR, команд CMD, статуса STAT блока FLASH. Запись необходимо производить в предварительно очищенную ячейку памяти. Стирание памяти осуществляется полностью или постранично.

Минимальное время чтения данных из Flash-памяти составляет до 25 нс (типичное значение задержки). Поэтому, исходя из выбранной рабочей частоты, следует задать определенное количество дополнительных тактов ожидания, необходимое для стабильного чтения из Flash-памяти. В таблице 9.1 представлены значения дополнительных тактов ожидания Flash-памяти.

Стирание страницы/ всей памяти выполняется за время до 20 мс. Типичное значение времени программирования 8 байт (два 32-разрядных регистра данных DATA[0] и DATA[1]) – 20 мкс.

Т а б л и ц а 9.1 – Значения параметра (количество дополнительных тактов ожидания) в зависимости от частоты сигнала SYSCLK

f_{SYSCLK} , не более, МГц	Количество дополнительных тактов ожидания при чтении Flash-памяти
100	2
70	1
35	0
Примечание – Значение параметра после сброса равно 1.	

Помимо основной области памяти (512 Кбайт), доступной как через глобальное адресное пространство, так и через регистры контроллера, существует дополнительная NVR область (16 страниц по 1 Кбайт, располагающихся в диапазоне адресов 0000_0000h – 0000_1FFFh, 0007_E000 – 0007_FFFFh). В последней ячейке шестнадцатой страницы NVR области (по адресу 0007_FFF8h) располагается конфигурационное слово микроконтроллера CFGWORD. NVR область доступна для чтения, записи и постраничного стирания только через регистры блока FLASH.

Распределение адресов в NVR области Flash-памяти представлено на рисунке 9.1.

Страница 15	0007_FFFFh
...	0007_FC00h
Страница 9	
Страница 8	0007_E000h
Не используется	
Страница 7	0000_1FFFh
...	
Страница 1	0000_03FFh
Страница 0	0000_0000h

Рисунок 9.1 – Адресация NVR области Flash-памяти

Буфер предвыборки

Блок Flash-памяти позволяет активировать дополнительный буфер предвыборки на два 32-битных слова. Включение буфера предвыборки выполняется путем установки бита FBEN регистра CTRL. Перед включением буфера предвыборки необходимо сбросить его, установив бит FBFLUSH регистра CTRL.

При запросе данных на шине по адресу, по которому не осуществлялась предвыборка, выполняются следующие действия:

- 1) Сигнал готовности на шине устанавливается в ноль и задерживает транзакцию.
- 2) По запрашиваемому адресу считываются 2 32-битных слова (64 бит) данных из Flash-памяти. Далее эти данные записываются во внутренний первый буфер.
- 3) Требуемое слово передается на внутреннюю шину, и сигнал готовности устанавливается в единицу.
- 4) Сразу после установки сигнала готовности из Flash-памяти считываются 64 бита данных по следующему адресу. Данные сохраняются во втором буфере. Если во время считывания этих данных появляются запросы по адресам, сохраненным в первом буфере, ответ возникает мгновенно, если по другим адресам, то готовность на шине устанавливается в ноль и происходит ожидание завершения считывания во второй буфер и далее возврат к действию 2.
- 5) Если приходят запросы по адресам, сохраненным в первом буфере, ответ возникает мгновенно, если по адресам, находящимся во втором буфере, ответ также возникает мгновенно. Далее переписывается первый буфер значением второго и считывается следующий адрес из Flash-памяти. Если приходят запросы по адресам не из первого и второго буферов, тогда возврат к действию 1.

Конфигурационное слово CFGWORD

В дополнительной NVR области Flash-памяти расположено конфигурационное слово CFGWORD, содержащее параметры микроконтроллера. Описание битов представлено в таблице 9.2. Чтение конфигурационного слова контроллером происходит каждый раз после сброса по включению (POR).

Таблица 9.2 – Конфигурационное слово CFGWORD

CFGWORD +0007_FFF8h (смещение относительно начального адреса дополнительной NVR области FLASH)		
Поле	Биты	Описание
JTAGEN	2	Бит разрешения работы интерфейса JTAG
		0 Отладка отключена
		1 Отладка включена (по умолчанию)
FLASHWE	1-0	Бит включения защиты всей Flash-памяти (основной и NVR областей)
		00
		01 Запрет записи Flash-памяти
		10
		11 Защита выключена (по умолчанию)
—	31-3	Зарезервировано

При установленном бите FLASHWE запрещается запись во Flash-память через регистровый интерфейс. Операция записи интерпретируется как операция чтения, при этом стандартным образом продолжают работать механизмы флагов из регистра STAT.

9.2 Сервисный сброс всей Flash-памяти

Во время сброса микроконтроллера анализируется состояние вывода GPIOA7 (SERVEN). Если вывод находится в состоянии логической единицы (подтянут к 3,3 В), то Flash-память переводится в режим, в котором чтение запрещено (при чтении возвращаются нули). При этом игнорируется состояние бита JTAGEN.

Далее по отладочному интерфейсу JTAG должна быть подана команда записи бита SERVCMD в регистр SERVCTL блока SIU, после чего будет активировано полное стирание всех областей основной и загрузочной памяти.

Примечание – Если полное стирание не требуется, во время сброса на выводе GPIOA7 (SERVEN) должен удерживаться логический ноль.

10 Микропроцессорное ядро SCR4

Основой микроконтроллера K1921BG5T является процессорное ядро SCR4 с архитектурой RISC-V.

Особенности

Краткое описание ключевых характеристик процессорного ядра SCR4:

- 1) Высокопроизводительное ядро MCU с FPU;
- 2) Гарвардская архитектура, отдельная память для инструкций и данных;
- 3) Набор команд RV32IMFC:
 - Целочисленные (32-разрядные) инструкции (включая Zicsr и Zifencei);
 - Инструкции умножения/деления;
 - Инструкции с плавающей запятой (с одинарной точностью);
 - Компактные (16-разрядные) инструкции;
- 4) От 3 до 5 стадий наполнения конвейера;
- 5) Режимы привилегированности machine и user;
- 6) Высокопроизводительный модуль умножения/деления;
- 7) Четыре 64-разрядных высокопроизводительных монитора;
- 8) Высокопроизводительный модуль с плавающей запятой, соответствующий стандарту IEEE 754-2008:
 - Модуль FP с одинарной точностью;
 - Регистровый файл из 32 регистров данных с плавающей запятой;
- 9) Блок защиты памяти (MPU) на 16 записей;
- 10) Блок ОЗУ с выделенным для ядра портом доступа (TCM) объемом 32 Кбайт;
- 11) Кэши команд и данных L1:
 - Кэш команд L1 объемом 4 КБ;
 - Кэш данных L1 объемом 4 КБ;
- 12) Встроенный 64-разрядный RTC-таймер:
 - Генерирует машинное прерывание по таймеру;
 - Генерирует программное машинное прерывание;
- 13) Программируемый контроллер прерываний:
 - Настраиваемый контроллер прерываний на уровне платформы (PLIC);
 - 127 IRQ – запросов (100 используются);
 - 16 уровней приоритета;
 - 1 целевое прерывание;
- 14) Внешний интерфейс, совместимый с AXI4:
 - Размер адреса 32 бита;
 - Размер данных 32 бита;
- 15) Интерфейс ведомого порта, совместимый с AXI4, для доступа к TCM;
- 16) Интегрированная подсистема отладки с обширным функционалом:
 - Совместимый с JTAG интерфейс;
 - Поддержка точек останова HW/SW;
 - Поддержка точек останова ROM.

10.1 Структура ядра

На рисунке 10.1 показана блок-схема процессорного кластера SCR4.




Рисунок 10.1 – Блок-схема процессорного кластера SCR4

Основные элементы

1) Процессорное ядро SCR4, включающее:

1.1) Блок обработки целых чисел (IPU), который реализует основные функции ядра:

- Выборка инструкций;
- Расшифровка инструкций;
- Целочисленная арифметика (включая целочисленное умножение/деление);
- Управление загрузкой/хранением;
- Управление потоком инструкций;
- Обработка исключений;
- Обратная запись в регистрационный файл (упорядочивание результатов);

1.2) Регистры общего назначения (GPR);

1.3) Регистры управления/статуса (CSR);

1.4) Регистры данных с плавающей запятой (FPDR);

1.5) Модуль операций с плавающей запятой (FPU);

1.6) Блок защиты памяти (MPU);

1.7) Кэш команд L1;

1.8) Кэш данных L1;

1.9) Оперативная память с выделенным портом доступа для ядра (TCM);

- Интерфейс ведомого порта AXI4 к TCM;

1.10) Подсистема отладки, которая подразделяется на:

- Тестовый контроллер точки доступа (TAPC);
- Контроллер отладки (модуль отладки RISC-V, DM);

2) Настраиваемый контроллер прерываний на уровне платформы (PLIC);

3) Счетчик реального времени (MTIMER);

4) Интерфейсы внешней памяти команд и памяти данных на базе AXI4.

10.2 Уровни привилегий

Уровни привилегий обеспечивают защиту между различными компонентами программного стека. Попытки выполнения операций, не разрешенных текущему уровню привилегий, приведут к возникновению исключения типа «запрещенная инструкция». В обычных условиях это приводит к переходу в обработчик исключений в базовой среде исполнения или HAL (англ. Hardware Abstraction Level, уровень аппаратной абстракции).

Ядро SCR4 поддерживает два уровня привилегированности: машинный (M-mode) и пользовательский (U-mode).

В любой момент времени ядро работает на одном из реализованных уровней привилегий, закодированных как 2-битовое значение в одном или нескольких регистрах управления и состояния (CSR регистрах).

Машинный уровень имеет самые высокие привилегии. Код, работающий в режиме M-mode, по своей сути, является доверенным, так как он имеет низкоуровневый доступ ко всем реализованным функциям ядра.

Режим U-mode (пользовательский уровень) предназначен для исполнения пользовательских приложений.

Ядро обычно исполняет код программы в режиме U-mode до тех пор, пока какое-либо исключение или внешнее прерывание, не заставит переключиться на вызов соответствующего обработчика исключения/прерывания, который обычно работает в более привилегированном режиме. После этого ядро исполняет команды обработчика исключения/прерывания, который по окончании своей работы возвращается к исполнению прерванной команды, вызвавшей исключение/прерывание, в режиме U-mode. К исключениям/прерываниям, увеличивающим уровень привилегий, применяется термин вертикальные исключения/прерывания, в то время как к исключениям/прерываниям,

оставляющим тот же уровень привилегий, применяется термин горизонтальные исключения/прерывания.

10.3 Регистры управления/состояния (CSR)

Доступ к регистрам управления/состояния (CSR) ядра осуществляется атомарно с использованием инструкций, специально разработанных для доступа к CSR. Инструкции по доступу к CSR перечислены в подразделе «Система команд».

Согласно спецификации RISC-V, ядро использует 12-разрядное пространство кодирования для адресации до 4096 регистров управления/состояния (CSR) в инструкциях, которые атомарно считывают и модифицируют CSR.

Ядро следует соглашению RISC-V, где верхние 4 бита адреса CSR [11:8] используются для кодирования доступности CSR для чтения и записи в соответствии с уровнем привилегий. Два верхних бита [11:10] указывают, доступен ли регистр для чтения/записи (00, 01 или 10) или только для чтения (11). Следующие два бита [9:8] указывают самый низкий уровень привилегий, который может обеспечить доступ к CSR (например, 00 для U-уровня).

Следующие сокращения используются для обозначения разрядности или свойств битовых полей в отдельных описаниях CSR:

- RO - Только для чтения, запись игнорируется;
- RZ - Считывается как ноль, запись игнорируется;
- R1 - Считывается как единица, запись игнорируется;
- RW - Чтение/запись;
- RW1C - Чтение/запись 1 для сброса (только для доступа к IPIC);
- RW0C - Чтение/запись 0 для сброса;
- RW1P - Чтение/запись 1 для импульса;
- RSW1S - Чтение статуса/запись 1 для установки (управление сбросом L1).

Ядро не генерирует исключение «недопустимая инструкция» (illegal instruction), если команда пытается записать неподдерживаемое значение в поле CSR.

Ядро реализует следующие правила для доступа CSR:

1) Попытки доступа к несуществующему CSR приводят к возникновению исключения «недопустимая инструкция»;

2) Попытки доступа к CSR без соответствующего уровня привилегий или записи в регистр, доступный только для чтения, также приводят к возникновению исключений «недопустимая инструкция»;

3) Если регистр чтения/записи содержит некоторые биты, доступные только для чтения, то запись в биты, доступные только для чтения, игнорируется.

Карта регистров CSR

Карта регистров управления/состояния CSR в режиме пользователя (U-mode) приведена в таблице 10.1.

Таблица 10.1 – CSR в U-mode

Адрес	Обозначение
FPU (стандарт, чтение/запись 0x000..0x0FF)	
0x001	FFLAGS
0x002	FRM
0x003	FCSR
Пользовательский счетчик/таймеры (стандарт, только чтение 0xC00..0xCBF)	
0xC00	CYCLE
0xC01	TIME
0xC02	INSTRET
0xC03	HPMCNT3
0xC04	HPMCNT4
0xC05	HPMCNT5
0xC06	HPMCNT6
0xC80	CYCLEH
0xC81	TIMEH
0xC82	INSTRETH
0xC83	HPMCNT3H
0xC84	HPMCNT4H
0xC85	HPMCNT5H
0xC86	HPMCNT6H

Карта регистров управления/состояния CSR в машинном режиме (M-mode) приведена в таблице 10.2.

Таблица 10.2 – CSR в M-mode

Адрес	Обозначение
Настройка машинной ловушки (стандарт, чтение/запись 0x300..0x3FF)	
0x300	MSTATUS
0x301	MISA
0x304	MIE
0x305	MTVEC
0x306	MCOUNTEREN
Машинная настройка счетчика (стандарт, чтение/запись 0x300..0x3FF)	
0x320	MCOUNTINHIBIT
0x323	MHPMEVENT3
0x324	MHPMEVENT4
0x325	MHPMEVENT5
0x326	MHPMEVENT6

Продолжение таблицы 10.2

Адрес	Обозначение
Машинная обработка ловушки (стандарт, чтение/запись 0x300..0x3FF)	
0x340	MSCRATCH
0x341	MEPC
0x342	MCAUSE
0x343	MTVAL
0x344	MIP
Стандартные регистры чтения/записи и отладки (0x7A0..0x7AF)	
0x7A0	TSELECT
0x7A1	TDATA1
0x7A2	TDATA2
0x7A4	TINFO
Регистры режима отладки (0x7B0..0x7BF)	
0x7B0	DSCR
0x7B1	DPC
0x7B2	DSCRATCH0
Регистры ошибок кэша L1 (нестандарт, чтение/запись 0x7C0..0x7FF)	
0x7D7	L1I_IRQ_CTRL
0x7DF	L1D_IRQ_CTRL
Машинные счетчики/таймеры (стандартное чтение/запись 0xB00..0xBBF)	
0xB00	MCYCLE
0xB01	MTIME
0xB02	MINSTRET
0xB03	MHPMCNT3
0xB04	MHPMCNT4
0xB05	MHPMCNT5
0xB06	MHPMCNT6
0xB80	MCYCLEN
0xB81	MTIMEH
0xB82	MINSTRETH
0xB83	MHPMCNT3H
0xB84	MHPMCNT4H
0xB85	MHPMCNT5H
0xB86	MHPMCNT6H

Продолжение таблицы 10.2

Адрес	Обозначение
Регистры MPU (нестандарт, чтение/запись 0xBC0..0xBFF)	
0xBC4	MPU_SELECT
0xBC5	MPU_CONTROL
0xBC6	MPU_ADDRESS
0xBC7	MPU_MASK
Регистры PCU (нестандарт, чтение/запись 0xBC0..0xBFF)	
0xBD4	MEM_CTRL_GLOBAL
0xBFC	PWR_CTRL
0xBFD	PWR_STATE
0xBFE	CG_CLKC
0xBFF	FG_CLKC
Стандарт, только чтение (0xF00..0xFBF)	
0xF11	MVENDORID
0xF12	MARCHID
0xF13	MIMPID
0xF14	MHARTID
Нестандарт, только чтение (0xFC0..0xFFF)	
0xFC1	MEFADDR
0xFC2	MEFCMD
0xFC3	CACHE_L1_DESCR

Регистры U-mode

FFLAGS

FFLAGS – это регистр, содержащий флаги исключений, возникшие при вычислении чисел с плавающей запятой.

Данный регистр является отображаемой частью регистра FCSR.

Поле FFLAGS в этом регистре совпадает с полем FFLAGS в реестре FCSR.

Структура регистра FFLAGS приведена в таблице 10.3.

Таблица 10.3 – Структура регистра FFLAGS

Биты	Название	Доступ	Описание
4-0	FFLAGS	RW	Накопленные флаги исключений с плавающей запятой
31-8	RSV	RZ	Зарезервировано

FRM

FRM – это регистр для настройки режима округления при вычислении чисел с плавающей запятой.

Данный регистр является отображаемой частью регистра FCSR.

Поле FRM в этом регистре совпадает с полем FRM в реестре FCSR.

Структура регистра FRM приведена в таблице 10.4.

Таблица 10.4 – Структура регистра FRM

Биты	Название	Доступ	Описание
2-0	FRM	RW	Режим округления с плавающей запятой
31-3	RSV	RZ	Зарезервировано

FCSR

Регистр управления/состояния с плавающей запятой в режиме U-mode FCSR представляет собой 32-разрядный регистр чтения/записи. Структура регистра FCSR, состоящего из поля FFLAGS, в котором хранятся накопленные флаги исключений, и поля FRM, в котором выбирается режим округления, показана в таблице 10.5.

Таблица 10.5 – Структура регистра FCSR

Биты	Название	Доступ	Описание
4-0	FFLAGS	RW	Накопленные флаги исключений с плавающей запятой
7-5	FRM	RW	Режим округления с плавающей запятой
31-8	RSV	RZ	Зарезервировано

Поле FRM выбирает режим округления для арифметических операций с плавающей запятой, как показано в таблице 10.6.

Поле FFLAGS содержит собранные флаги исключений, как показано в таблице 10.7.

Таблица 10.6 – Коды режимов округления FRM

FRM[2..0]	Мнемоника	Обозначение
000	RNE	Округление до ближайшего, привязка к четному
001	RTZ	Округление до нуля
010	RDN	Округлить в меньшую сторону
011	RUP	Округлить в большую сторону
100	RMM	Округление до ближайшего, привязка к максимальной величине
101	—	Зарезервировано
110	—	Зарезервировано
111	DYN	Динамический выбор режима округления в выделенном поле инструкции. Недопустимо в поле FRM

Операции с плавающей запятой используют либо статический режим округления, закодированный в инструкции, либо динамический режим округления, сохраняемый в FRM. Значение 111 в поле *rm* инструкции выбирает режим динамического округления, поддерживаемый в FRM. Если для в поле FRM задано недопустимое значение (101..111), любая последующая попытка выполнить операцию с плавающей запятой в режиме динамического округления приведет к сбою «недопустимая команда». На некоторые команды, имеющие поле *rm*, режим округления, тем не менее, не влияет; для их поля *rm* должно быть установлено значение RNE (000).

Таблица 10.7 – Кодировка полученного флага исключения FFLAGS

Бит	Мнемоника флага	Обозначение флага
4	NV	Недопустимая операция
3	DZ	Деление на ноль
2	OF	Переполнение
1	UF	Недостаточное заполнение
0	NX	Неточный результат

Регистр FCSR может быть прочитан и записан с помощью соответствующих псевдоинструкций ассемблера, FRCSR и FSCSR, которые построены на основе базовых инструкций доступа к CSR.

К полям в FCSR также можно обращаться индивидуально через разные адреса CSR, и для этих обращений определены отдельные псевдоинструкции ассемблера, такие как FRRM и FRFLAGS. Команда FRRM считывает 3-разрядное поле режима округления и копирует его в три младших бита данного целочисленного регистра с нулем во всех остальных битах.

FSRM меняет местами значение 3-разрядного поля режима округления, копируя исходное значение в заданный целочисленный регистр, а затем записывая новое значение, полученное из трех младших разрядов данного целочисленного регистра.

FRFLAGS и FSFLAGS определены аналогично для флагов полей полученных флагов исключений. Дополнительные псевдоинструкции ассемблера FSRMI и FSFLAGSI меняют значения местами, используя непосредственное значение вместо целочисленного регистра.

CYCLE/CYCLEN

CYCLE и CYCLEN в U-режиме являются теневыми регистрами, доступными только для чтения, регистров MCYCLE и MCYCLEN соответственно.

TIME/TIMEN

TIME и TIMEN в U-режиме являются теневыми регистрами, доступными только для чтения, регистров MTIME и MTIMEN соответственно. Для подробной информации см. «Карта регистров Mtimer».

INSTRET/INSTRETH

INSTRET и INSTRETH в U-режиме являются теневыми регистрами, доступными только для чтения, регистров MINSTRET и MINSTRETH соответственно.

HPMCNTn/HPMCNTnH

HPMCNT3...HPMCNT6 и HPMCNT3H...HPMCNT6H в U-режиме являются теневыми регистрами, доступными только для чтения, регистров MHPMCNT3...MHPMCNT6 и MHPMCNT3H...MHPMCNT6H соответственно.

Регистры M-mode

MSTATUS

Регистр MSTATUS – это 32-разрядный регистр, доступный для чтения/записи, который отслеживает текущее рабочее состояние ядра и управляет им. Ограниченные представления регистра MSTATUS отображаются как регистры SSTATUS и USTATUS в ISA уровней S-mode и U-mode соответственно. Структура регистра MSTATUS представлена в таблице 10.8.

Таблица 10.8 – Структура регистра MSTATUS

Поле	Биты	Доступ	Описание
RSV	2-0	RZ	Зарезервировано
MIE	3	RW	Включение прерывания в машинном режиме
RSV	6-4	RZ	Зарезервировано
MPIE	7	RW	Включение прерывания в предыдущем машинном режиме
RSV	10-8	RZ	Зарезервировано
MPP	12-11	RW	Предыдущий приоритетный машинный режим
FS	14-13	RW	Кодирование состояния с плавающей запятой 00 Отключено 01 Инициализация 10 Стирание 11 «Грязный»
XS	16-15	RZ	Подключение к «0»
MPRV	17	RW	Изменение режима приоритета
RSV	30-18	RZ	Зарезервировано
SD	31	RO	Итоговый «грязный» бит

Значение MSTATUS по умолчанию после сброса равно 0x80.

Стек включения привилегий и глобальных прерываний в регистре MSTATUS

Бит MIE в основном используется для обеспечения атомарности по отношению к обработчикам прерываний на текущем уровне привилегий. Как правило, когда ядро выполняется в привилегированном режиме x , прерывания включаются, когда $xIE=1$. Прерывания для режимов с более низкими привилегиями всегда отключены, в то время как прерывания для режимов с более высокими привилегиями всегда включены. Код с более высоким уровнем привилегий может использовать отдельные биты включения для каждого прерывания, чтобы отключить выбранные прерывания перед передачей управления более низкому уровню привилегий.

Для поддержки вложенных ловушек каждый режим привилегий x имеет двухуровневый стек битов, разрешающих прерывание, и режимов привилегий. $xPIE$ сохраняет значение бита разрешения прерывания активным до срабатывания ловушки, а xPP сохраняет предыдущий режим привилегий. Поля xPP могут содержать только режимы привилегий до x , поэтому ширина MPP составляет два бита. Когда ловушка переводится из режима привилегий y в режим привилегий x , соответствующему биту $xPIE$ устанавливается значение xIE ; xIE устанавливается равным 0; а xPP устанавливается равным y .

Команда MRET используется для возврата из обработчиков ловушек в режиме M-mode. В общем случае, при выполнении инструкции xRET, предполагающей, что xPP содержит значение y , для xIE устанавливается значение $xPIE$; режим привилегий изменяется на y ; для $xPIE$ устанавливается значение 1; а для xPP устанавливается значение U . Поля xPP должны содержать только поддерживаемые режимы привилегий, включая x и любой реализованный режим привилегий ниже x .

Привилегия памяти в регистре MSTATUS

Бит MPRV (Modify Privilege) изменяет уровень привилегий, при котором выполняется загрузка и сохранение данных во всех режимах привилегий. Когда MPRV=0, трансляция и защита работают в обычном режиме. Когда MPRV=1, адреса памяти для загрузки и сохранения преобразуются и защищаются так, как если бы для текущего режима привилегий было установлено значение MPP. Инструкция адрес-трансляция и защита остаются неизменными.

Расширенный статус контекста в регистре MSTATUS

Поле FS[1:0] RW используется для снижения затрат на сохранение и восстановление контекста путем настройки и отслеживания текущего состояния модуля вычислений с плавающей запятой. Поле FS кодирует статус модуля вычислений с плавающей запятой, включая CSR FCSR и регистры данных с плавающей запятой f0..f31. Это поле можно проверить с помощью процедуры переключения контекста, чтобы быстро определить, требуется ли сохранение или восстановление состояния. Если требуется сохранение или восстановление, обычно требуются дополнительные инструкции и CSR для улучшения и оптимизации процесса.

Поле FS содержит код состояния с четырьмя возможными значениями (см. Таблицу 10.9).

Таблица 10.9 – Кодировка поля FS

Код статуса	Значение статуса
00	Выключен
01	Инициализация
10	Очистка
11	«Грязный»

Бит SD – это бит, доступный для чтения, который обобщает, сигнализирует ли поле FS о наличии некоторого «грязного» состояния, требующего сохранения расширенного пользовательского контекста в памяти.

MISA

Регистр MISA – это 32-разрядный регистр, доступный только для чтения, который сообщает об ISA, поддерживаемых ядром.

MISA в ядре аппаратно установлен в значение 0x4010112D.

Структура регистра MISA представлена в таблице 10.10.

Таблица 10.10 – Структура регистра MISA

Поле	Биты	Доступ	Описание
RVA	0	R1	Реализовано расширение атомарных инструкций
RSV	1	RZ	Зарезервировано
RVC	2	R1	Реализовано расширение компактных инструкций
RVD	3	R1	Реализовано расширение с плавающей запятой двойной точности
RSV	4	RZ	Зарезервировано
RVF	5	R1	Реализовано расширение с плавающей запятой одинарной точности
RSV	7-6	RZ	Зарезервировано
RVI	8	R1	Реализован базовый ISA RV32I
RSV	11-9	RZ	Зарезервировано
RVM	12	R1	Реализовано расширение для умножения/деления целых чисел
RSV	19-13	RZ	Зарезервировано
RVU	20	R1	Реализован пользовательский режим
RSV	29-21	RZ	Зарезервировано
MXL	31-30	RO	Исходным базовым целым ISA является константа 2b01, которая обозначает RV32I

MIE

MIE – это 32-разрядный регистр, доступный для чтения и записи, содержащий биты разрешения прерывания, в то время как регистр MIP – это соответствующий 32-разрядный регистр, доступный для чтения и записи, содержащий информацию об ожидающих прерываниях.

Структура регистра MIE представлена в таблице 10.11.

Т а б л и ц а 10.11 – Структура регистра MIE

Поле	Биты	Доступ	Описание
RSV	6-0	RZ	Зарезервировано
MTIE	7	RW	Включение прерывания по таймеру машинного режима
RSV	10-8	RZ	Зарезервировано
MEIE	11	RW	Включение внешнего прерывания машинного режима
RSV	28-12	RZ	Зарезервировано
ML1IEIE	29	RW	Включение прерывания по ошибке кэша инструкций L1 в машинном режиме
ML1DEIE	30	RW	Включение прерывания по ошибке кэша данных L1 в машинном режиме
MEFIE	31	RW	Включение прерывания из-за ошибки памяти

Бит MTIE в регистре MIE, если он установлен, включает разрешение прерывания по таймеру для режима M-mode.

Бит MEIE в регистре MIE, если он установлен, разрешает внешние прерывания, для режима M-mode.

Биты ML1IEIE и ML1DEIE в регистре MIE, если они установлены, разрешают прерывания при ошибке кэша L1 инструкций или данных.

Бит MEFIE в MIE включает прерывания из-за ошибок памяти, если он установлен.

Прерывание *i* будет вызвано, если бит *i* установлен как в MIP, так и в MIE, и, если прерывания включены глобально. По умолчанию прерывания в режиме M-mode включены глобально, если текущий режим привилегий ядра меньше M или если текущий режим привилегий равен M и установлен бит MIE в регистре MSTATUS.

Множественные одновременные прерывания и ловушки на одном и том же уровне привилегий обрабатываются в следующем порядке убывания приоритета:

- прерывание из-за ошибки памяти;
- внешние прерывания;
- прерывания по таймеру;
- любые синхронные ловушки.

MTVEC

Регистр MTVEC представляет собой 32-разрядный регистр, доступный для чтения и записи, который содержит конфигурацию вектора ловушки, состоящую из вектора базового адреса (BASE) и вектора режима (MODE). Структура регистра MTVEC приведена в таблице 10.12.

Таблица 10.12 – Структура регистра MTVEC

Поле	Биты	Доступ	Описание
MODE	1-0	RW	Вектор режима
BASE	31-2	RW	Вектор базового адреса

Значение по умолчанию после сброса – 0x000001C0.

Поле BASE в MTVEC – это поле, доступное для чтения и записи, которое может содержать любой допустимый виртуальный или физический адрес при соблюдении следующих ограничений по выравниванию: адрес всегда должен быть выровнен по границе 4 байта, а настройка MODE может накладывать дополнительные ограничения по выравниванию на значение в поле BASE.

Кодировка поля MODE приведена в таблице 10.13. При значении MODE=Direct все ловушки в машинном режиме приводят к тому, что pc переходит на адрес, указанный в поле BASE.

При выборе MODE=Vectored все синхронные исключения в машинном режиме приводят к тому, что pc переходит в адрес, указанный в поле BASE, в то время как прерывания приводят к тому, что pc переходит в адрес, указанный в поле BASE, плюс четырехкратный номер источника прерывания. Например, прерывание таймера в машинном режиме приводит к тому, что pc устанавливается в BASE + 0x1C. Установка MODE=Vectored может наложить дополнительное ограничение на выравнивание по BASE, требуя выравнивания до 4x32 байт.

Таблица 10.13 – Кодировка поля MODE

Биты	Наименование	Описание
0	Прямой (Direct)	Все исключения устанавливают pc в BASE
1	Векторизованный (Vectored)	Асинхронные прерывания переводят pc в BASE + 4*CAUSE
2	Зарезервировано	Зарезервировано, будет записано значение 0
3	Зарезервировано	Зарезервировано, будет записано значение 1

MCOUNTEREN

Информацию см. в подразделе «Счетчики мониторинга аппаратной производительности».

MCOUNTINHIBIT

Информацию см. в подразделе «Счетчики мониторинга аппаратной производительности».

MHPMEVENTn

Информацию см. в подразделе «Счетчики мониторинга аппаратной производительности».

MSCRATCH

Регистр MSCRATCH – это 32-разрядный регистр, доступный для чтения и записи, предназначенный для использования в машинном режиме. Как правило, он используется для хранения указателя на локальное для ядра контекстное пространство в машинном режиме и заменяется пользовательским регистром при входе в обработчик ловушки в режиме M-mode.

Структура регистра MSCRATCH приведена в таблице 10.14.

Таблица 10.14 – Структура регистра MSCRATCH

Поле	Биты	Доступ	Описание
MSCRATCH	31-0	RW	Используется для хранения указателя на локальное для ядра контекстное пространство

MEPC

MEPC представляет собой 32-разрядный регистр, доступный для чтения и записи, со структурой, приведенной в таблице 10.15. Младший бит MEPC (MEPC[0]) всегда равен нулю.

При срабатывании ловушки в режиме M-mode, MEPC записывается виртуальным адресом инструкции, которая столкнулась с исключением. В иных случаях MEPC не записывается, однако он может быть модифицирован программно с использованием инструкции для доступа к CSR.

Таблица 10.15 – Структура регистра MEPC

Поле	Биты	Доступ	Описание
RSV	0	RZ	Зарезервировано
MEPC	31-1	RW	Адрес инструкции, в которой возникло исключение

MCAUSE

Регистр MCAUSE представляет собой 32-разрядный регистр, доступный для чтения и записи, со структурой, показанной в таблице 10.16. При срабатывании ловушки в режиме M-mode, MCAUSE записывается кодом, указывающим на событие, вызвавшее ловушку.

В иных случаях MCAUSE не записывается, однако он может быть модифицирован программно с использованием инструкции для доступа к CSR.

Таблица 10.16 – Структура регистра MCAUSE

Поле	Биты	Доступ	Описание
EC	4-0	RW	Код исключения
RSV	30-5	RZ	Зарезервировано
INT	31	RW	Прерывание

Бит прерывания в регистре MCAUSE устанавливается, если сбой был вызван прерыванием. Поле Код исключения содержит код, идентифицирующий последнее исключение.

Список возможных кодов исключений MCAUSE приведен в таблице 10.17.

Таблица 10.17 – Список кодов исключений MCAUSE

Прерывание	Исключение	Описание
0	0	Адрес инструкции не выровнен
0	1	Ошибка доступа к инструкции
0	2	Недопустимая инструкция
0	3	Точка останова
0	4	Загружаемый адрес не выровнен
0	5	Ошибка доступа к загрузке
0	6	Адрес сохранения/АМО не выровнен
0	7	Ошибка доступа сохранения/АМО
0	8	Вызов среды из режима U-mode
0	10-9	Зарезервировано
0	11	Вызов среды из режима M-mode
0	31-12	Зарезервировано
1	6-0	Зарезервировано
1	7	Прерывание таймера машинное
1	10-8	Зарезервировано
1	11	Внешнее прерывание машинное
1	28-12	Зарезервировано
1	29	Ошибка кэша инструкций L1
1	30	Ошибка кэша данных L1
1	31	Ошибка памяти

MTVAL

Регистр MTVAL представляет собой 32-разрядный регистр, доступный для чтения и записи. При срабатывании ловушки в режиме M-mode, в MTVAL записывается информация, относящаяся к конкретным исключениям, чтобы помочь программной обработке ловушки. В иных случаях MTVAL не записывается, однако он может быть модифицирован программно с использованием инструкции для доступа к CSR.

При срабатывании аппаратной точки останова или при возникновении ошибки, связанной с неправильным выравниванием адреса выборки инструкции, загрузки или сохранения, ошибке доступа или ошибке страницы, MTVAL записывается адресом, вызвавшим сбой. В случае срабатывания ловушки «недопустимая инструкция» MTVAL записывается первыми 32 битами инструкции, вызывающей ошибку. Для других исключений MTVAL записывается нулем.

MIP

Регистр MIP – это 32-разрядный регистр, доступный для чтения и записи, содержащий информацию об ожидающих прерываниях, в то время как MIE – это соответствующий 32-разрядный регистр, доступный для чтения и записи, содержащий биты разрешения прерывания.

Структура регистра MIP приведена в таблице 10.18.

Таблица 10.18 – Структура регистра MIP

Поле	Биты	Доступ	Описание
RSV	6-0	RZ	Зарезервировано
MTIP	7	RO	Ожидающее прерывание таймера машинное
RSV	10-8	RZ	Зарезервировано
MEIP	11	RO	Ожидающее внешнее прерывание машинное
RSV	28-12	RZ	Зарезервировано
ML1IEIP	29	RO	Ожидающее машинное прерывание кэша инструкций L1
ML1DEIP	30	RO	Ожидающее машинное прерывание кэша данных L1
MEFIP	31	RW0C	Ожидающее прерывание из-за ошибки памяти

Все биты регистра доступны только для чтения.

Бит MTIP соответствует биту ожидающих прерываний по таймеру для прерываний по таймеру машинного уровня. Бит MTIP доступен только для чтения и очищается путем записи в регистр сравнения таймера режима M-mode, отображаемый в памяти.

Биты ML1IEIP и ML1DEIP в регистре MIP являются битами только для чтения, которые указывают на ожидающие прерывание по ошибке L1 в машинном режиме.

Бит MEIP в регистре MIP указывает на ожидающее внешнее прерывание в машинном режиме.

Стандартные CSR-регистры триггеров для чтения/записи и отладки

Эти регистры являются CSR, доступными с помощью кодов операций RISC-V csr и, при необходимости, также с помощью абстрактных команд отладки.

Некоторые комбинации активированных функций могут быть неподдерживаемыми. Все регистры TDATA соответствуют семантике «writeany-read-legal». Если отладчик записывает неподдерживаемую конфигурацию, регистр считывает обратно поддерживаемое значение (которое может быть просто отключенным триггером). Это означает, что отладчик должен всегда считывать значения, которые он записывает в регистры TDATA, если только он уже не знает, что поддерживается. Запись в один регистр TDATA не может изменить содержимое других регистров TDATA, а также конфигурацию любого триггера, кроме того, который выбран в данный момент.

Триггерные регистры доступны только в машинном и отладочном режимах, чтобы предотвратить переход ненадежного пользовательского кода в режим отладки без разрешения операционной системы.

Карта CSR-регистров триггеров представлена в таблице 10.19.

Таблица 10.19 – Карта CSR-регистров триггеров

Адрес	Обозначение	Полное наименование
0x7A0	TSELECT	Trigger Select
0x7A1	TDATA1 / MCONTROL / ICOUNT	Trigger Data 1 / Match Control / Instruction Count
0x7A2	TDATA2	Trigger Data 2
0x7A3	–	Зарезервировано
0x7A4	TINFO	Trigger Info
0x7A5..0x7AF	–	Зарезервировано

TSELECT

Этот регистр определяет, какой триггер доступен через другие триггерные регистры. Набор доступных триггеров начинается с 0 и является непрерывным.

Запись значений, превышающих или равных количеству поддерживаемых триггеров, может привести к тому, что значение в этом регистре будет отличаться от того, которое было записано. Чтобы убедиться, что записанное значение является допустимым индексом, отладчики могут считывать значение и проверять, что TSELECT сохраняет то, что они записали.

Поскольку триггеры могут использоваться как в режиме отладки, так и в режиме M-mode, отладчик должен восстановить этот регистр, если он его изменяет.

Структура регистра TSELECT приведена в таблице 10.20.

Т а б л и ц а 10.20 – Структура регистра TSELECT

Поле	Биты	Доступ	Описание
INDEX	2-0	RW	Это поле определяет, какой триггер доступен через другие триггерные регистры. Максимальный индекс, поддерживаемый в данном ядре, равен 4.
RSV	31-3	RZ	Зарезервировано

TDATA1

Структура регистра TDATA1 приведена в таблице 10.21.

Т а б л и ц а 10.21 – Структура регистра TDATA1

Поле	Биты	Доступ	Описание
DATA	26-0	RW	Данные, относящиеся к конкретному триггеру
DMODE	27	RW	Кодировка: 0 – Как в режиме отладки, так и в режиме M-mode возможна запись в регистры TDATA при выбранном параметре. 1 – Только в режиме отладки возможна запись в регистры TDATA при выбранном параметре. Записи из других режимов игнорируются. Этот бит доступен для записи только из режима отладки.
TYPE	31-28	RW	Кодировка: 0 – Нет триггера. 2 – Триггер является триггером сопоставления адресов. Остальные биты в этом регистре действуют так, как описано в MCONTROL. 3 – Триггер является триггером подсчета команд. Остальные биты в этом регистре действуют так, как описано в ICOUNT. 15 – Этот триггер существует (нумерация не должна прерываться), но в данный момент недоступен. Остальные значения зарезервированы для использования в будущем.

MCONTROL

Данный регистр доступен как TDATA1, если в поле TYPE установлено значение 2.
Структура регистра MCONTROL приведена в таблице 10.22.

Таблица 10.22 – Структура регистра MCONTROL

Поле	Биты	Доступ	Описание
LOAD	0	RW	Когда данный бит установлен, триггер срабатывает по виртуальному адресу загрузки
STORE	1	RW	Когда данный бит установлен, триггер срабатывает по виртуальному адресу сохранения
EXECUTE	2	RW	Когда данный бит установлен, триггер срабатывает по виртуальному адресу выполняемой команды
U	3	RW	Установка бита включает этот триггер в режиме U-mode
RSV	5-4	RZ	Зарезервировано
M	6	RW	Установка бита включает этот триггер в режиме M-mode
MATCH	10-7	RW	Кодировка: 0 - Совпадение, когда значение равно TDATA2. 2 - Совпадение, когда значение больше (без знака) или равно TDATA2. Этот тип совпадения не поддерживается, если EXECUTE = 1. 3 - Совпадение, если значение меньше (беззнакового) TDATA2. Этот тип совпадения не поддерживается, если EXECUTE = 1. Другие значения зарезервированы
CHAIN	11	RW	Кодировка: 0 - Когда этот триггер совпадает, выполняется настроенное действие. 1 - Если этот триггер не совпадает, он предотвращает совпадение триггера со следующим индексом.
ACTION	15-12	RW	Действие, которое необходимо предпринять при срабатывании триггера. Кодировка: 0 - Вызывает исключение точки останова. (Используется, когда программное обеспечение хочет использовать модуль триггера без подключения внешнего отладчика.) 1 - Переход в режим отладки. (Поддерживается только в том случае, если DMODE триггера равен 1.) 2..5 - Зарезервированы для использования в соответствии со спецификацией трассировки. Другие - зарезервированы для использования в будущем.
SIZELO	17-16	RO	Данное поле аппаратно установлено в нулевое значение. Таким образом, триггер попытается выполнить сопоставление с доступом любого размера.
TIMING	18	RO	Данный бит аппаратно установлен в нулевое значение. Это означает, что действие для этого триггера будет выполнено непосредственно перед выполнением команды, которая его запустила, но после выполнения всех предыдущих инструкций.

Продолжение таблицы 10.22

Поле	Биты	Доступ	Описание
SELECT	19	RO	Данный бит аппаратно установлен в нулевое значение. Это означает, что триггер выполняет сопоставление только с виртуальным адресом.
HIT	20	RW	Данный бит аппаратно устанавливается, когда данный триггер совпадает. Пользователь триггера может установить или отменить его в любое время. Он используется для определения того, какие триггеры совпадают.
RSV	26-21	RZ	Зарезервировано
DMODE	27	RW	Данный бит описывается как часть регистра TDATA1
TYPE	31-28	RW	Данное поле описывается как часть регистра TDATA1

ICOUNT

Данный регистр доступен как TDATA1, если в поле TYPE установлено значение 3.

Этот тип триггера предназначен для использования в качестве отдельного шага, который полезен как для внешних отладчиков, так и для программ мониторинга программного обеспечения. В этом случае поле COUNT должно быть равно 1.

Структура регистра ICOUNT приведена в таблице 10.23.

Таблица 10.23 – Структура регистра ICOUNT

Поле	Биты	Доступ	Описание
ACTION	5-0	RW	Действие, которое необходимо предпринять при срабатывании триггера. Кодировка: 0 - Вызывает исключение точки останова. (Используется, когда программное обеспечение хочет использовать модуль триггера без подключения внешнего отладчика.) 1 - Вход в режим отладки. (Поддерживается только в том случае, если бит DMODE триггера равен 1.) 2..5 - Зарезервированы для использования в спецификации трассировки. Другие - зарезервированы для использования в будущем
U	6	RW	Если данный бит установлен, каждая выполненная команда или исключение, возникающее в режиме U-mode, уменьшает COUNT на 1
RSV	8-7	RZ	Зарезервировано
M	9	RW	Если данный бит установлен, каждая выполненная команда или исключение, возникающее в режиме M-mode, уменьшает COUNT на 1
COUNT	23-10	RW	Когда значение COUNT уменьшается до 0, срабатывает триггер
HIT	24	RW	Данный бит устанавливается аппаратно, при совпадении триггера. Пользователь триггера может установить или сбросить его в любое время. Он используется для определения того, какие триггеры совпадают.
RSV	26-25	RZ	Зарезервировано
DMODE	27	RW	Данный бит описывается как часть регистра TDATA1
TYPE	31-28	RW	Данное поле описывается как часть регистра TDATA1

TDATA2

Структура регистра TDATA2 приведена в таблице 10.24.

Т а б л и ц а 10.24 – Структура регистра TDATA2

Поле	Биты	Доступ	Описание
DATA	31-0	RW	Это поле содержит данные, относящиеся к конкретному триггеру

TINFO

Структура регистра TINFO приведена в таблице 10.25.

Т а б л и ц а 10.25 – Структура регистра TINFO

Поле	Биты	Доступ	Описание
INFO	15-0	RO	В данном битовом поле отображаются поддерживаемые типы для выбранного триггера: по одному биту для каждого возможного типа, перечисленного в TDATA1. Бит N соответствует типу N. Если бит установлен, то этот тип поддерживается выбранным в данный момент триггером. Если выбранный в данный момент триггер не существует, это поле содержит значение 1. Возможности триггеров в данном ядре распределены следующим образом: 0..3 - поддерживает только триггер типа = 2 (MCONTROL), INFO = 0x04; 4 - поддерживает триггер только типа = 3 (ICOUNT), INFO = 0x08; другие индексы указывают на INFO = 0x01.
RSV	31-16	RZ	Зарезервировано

CSR-регистры отладки

Данные CSR-регистры, доступные с помощью операционных кодов «csr» RISC-V и, при необходимости, с использованием абстрактных команд отладки.

Карта CSR-регистров отладки представлена в таблице 10.26.

Т а б л и ц а 10.26 – Карта CSR-регистров отладки

Адрес	Обозначение	Полное наименование
0x7B0	DCSR	Debug Control and Status
0x7B1	DPC	Debug PC
0x7B2	DSCRATCH0	Debug Scratch Register 0
0x7B3..0x7BF	—	Зарезервировано

DCSR

Структура регистра DCSR приведена в таблице 10.27.

Таблица 10.27 – Структура регистра DCSR

Поле	Биты	Доступ	Описание
PRV	1-0	RW	Содержит уровень привилегий, на котором работало ядро при переходе в режим отладки. Кодировка: 0 – User/Application; 3 – Machine. Отладчик может изменить это значение, чтобы изменить уровень привилегий ядра при выходе из режима отладки. Если записанная кодировка не поддерживается или отладчику запрещено изменять ее, ядро может изменить уровень привилегий на любой поддерживаемый
STEP	2	RW	Если данный бит установлен и ядро не находится в режиме отладки, ядро выполнит только одну команду, а затем перейдет в режим отладки. Если команда не будет выполнена в случае исключения, ядро немедленно перейдет в режим отладки до выполнения обработчика ловушки с установленными соответствующими регистрами исключений. Отладчик не должен изменять значение этого бита во время работы ядра
RSV	3	RO	Зарезервировано
MPRVEN	4	RW	Кодировка: 0 – Бит MPRV регистра MSTATUS игнорируется в режиме отладки; 1 – Бит MPRV регистра MSTATUS активен в режиме отладки.
RSV	5	RO	Зарезервировано
CAUSE	8-6	RO	Поле содержит информацию, почему был введен режим отладки. Если существует несколько причин для перехода в режим отладки за один цикл, аппаратное обеспечение должно установить причину с наивысшим приоритетом. Кодировка: 1 – Была выполнена команда EBREAK (приоритет 3); 2 – Модуль триггера вызвал исключение точки останова (приоритет 4, наивысший); 3 – Отладчик запросил переход в режим отладки с использованием «haltreq» (приоритет 1); 4 - Однократный шаг ядра, поскольку был установлен шаг (приоритет 0, самый низкий); Остальные значения зарезервированы для использования в будущем
RSV	10-9	RO	Зарезервировано

Продолжение таблицы 10.27

Поле	Биты	Доступ	Описание
STEPIE	11	RW	Кодировка: 0 – Прерывания отключены при выполнении одиночного шага. 1 – Прерывания включены при выполнении одиночного шага. Отладчик не должен изменять значение этого бита во время работы ядра
EBREAKU	12	RW	Кодировка: 0 – Инструкции EBREAK в режиме U-mode работают так, как описано в спецификации привилегий. 1 – Инструкции EBREAK в режиме U-mode переходят в режим отладки
RSV	14-13	RO	Зарезервировано
EBREAKM	15	RW	Кодировка: 0 – Инструкции EBREAK в режиме M-mode работают так, как описано в спецификации привилегий. 1 – Инструкции EBREAK в режиме M-mode переходят в режим отладки
RSV	27-16	RO	Зарезервировано
XDEBUGVER	31-28	RO	Значение поля (4) указывает на то, что существует поддержка отладки, как описано в спецификации отладки RISC-V

DPC

При переходе в режим отладки в DPC обновляется виртуальный адрес следующей команды, которая должна быть выполнена. Поведение более подробно описано в таблице 10.28.

Т а б л и ц а 10.28 – Виртуальный адрес в DPC при входе в режим отладки

Причина	Виртуальный адрес в DPC
EBREAK	Адрес инструкции EBREAK
Single Step	Адрес инструкции, которая была бы выполнена следующей, если бы не запуск отладки. Т.е. pc + 4 для 32-разрядных инструкций, которые не изменяют ход выполнения программы, программный счетчик назначения при выполнении переходов / ответвлений и т.д.
Trigger Module	Адрес команды, которая вызвала срабатывание триггера (поскольку MCONTROL.TIMING всегда равен 0 в данном ядре).
Halt request	Адрес следующей команды, которая должна быть выполнена в момент перехода в режим отладки

При возобновлении работы программный счетчик ядра обновляется до виртуального адреса, сохраненного в DPC. Отладчик может записать DPC, чтобы изменить место возобновления работы ядра.

Структура регистра DPC приведена в таблице 10.29.

Таблица 10.29 – Структура регистра DPC

Поле	Биты	Доступ	Описание
DPC	31-0	RW	Это поле содержит значение программного счетчика отладки

DSCRATCH0

Структура регистра DSCRATCH0 приведена в таблице 10.30.

Таблица 10.30 – Структура регистра DSCRATCH0

Поле	Биты	Доступ	Описание
DATA	31-0	RW	Поле содержит данные, которые могут использоваться инструкциями, выполняемыми из программного буфера

L1I_IRQ_CTRL

Данный регистр содержит информацию об обнаруженных ошибках в кэше инструкций L1I. Он фиксирует информацию о первом обнаружении ошибки. Запись нулевого значения в этот регистр очищает текущий статус ошибки.

Структура регистра L1I_IRQ_CTRL приведена в таблице 10.31.

Таблица 10.31 – Структура регистра L1I_IRQ_CTRL

Поле	Биты	Доступ	Описание
SERR	0	RW	Обнаружена исправимая ошибка в кэше (допустима только для конфигураций ECC)
DERR	1	RW	Обнаружена неисправимая ошибка в кэше
TYPE	3-2	RW	0 - Состояния, 1 - Тег, 2 - Данные
WPTR	5-4	RW	Указатель пути (действителен для тега/данных)
IDX	14-6	RW	Индекс
RSV	31-15	RZ	Зарезервировано

L1D_IRQ_CTRL

Данный регистр содержит информацию об обнаруженных ошибках в кэше инструкций L1D. Он фиксирует информацию о первом обнаружении ошибки. Запись нулевого значения в этот регистр очищает текущий статус ошибки.

Структура регистра L1D_IRQ_CTRL приведена в таблице 10.32.

Таблица 10.32 – Структура регистра L1D_IRQ_CTRL

Поле	Биты	Доступ	Описание
SERR	0	RW	Обнаружена исправимая ошибка в кэше (допустима только для конфигураций ECC)
DERR	1	RW	Обнаружена неисправимая ошибка в кэше
TYPE	3-2	RW	0 - Состояния, 1 - Тег, 2 - Данные
WPTR	5-4	RW	Указатель пути (действителен для тега/данных)
IDX	14-6	RW	Индекс
RSV	31-15	RZ	Зарезервировано

MCYCLE/MCYCLEH

Подробная информация в подразделе «Аппаратные счетчики мониторинга производительности».

MTIME/MTIMEH

Регистры MTIME и MTIMEH являются теньвыми регистрами регистров MTIMER_MTIMECMPLO и MTIMER_MTIMECMPHI.

Для дополнительной информации см. структуру регистров Mtimer в подразделе «Машинный таймер с отображением в памяти».

MINSTRET/MINSTRETH

Подробная информация в подразделе «Счетчики мониторинга аппаратной производительности».

MHPMCNTn /MHPMCNTnH

Подробная информация в подразделе «Счетчики мониторинга аппаратной производительности».

Регистры MPU

Регистры MPU – это нестандартные регистры, которые не определены спецификацией RISC-V. Подробная информация в подразделе «Модуль защиты памяти (MPU)».

Регистр MEM_CTRL_GLOBAL

Глобальный регистр управления областями памяти (MEM_CTRL_GLOBAL) – это пользовательский регистр, который не определен спецификацией RISC-V. Значение регистра по сбросу – 0x0. Структура регистра MEM_CTRL_GLOBAL приведена в таблице 10.33.

Т а б л и ц а 10.33 – Структура регистра MEM_CTRL_GLOBAL

Поле	Биты	Доступ	Описание
L1ICE	0	RW	Включение кэша инструкций L1
L1DCE	1	RW	Включение кэша данных L1
L1ICF	2	RW1S	Управление очисткой кэша инструкций L1. Запись единицы запускает процедуру очистки/аннулирования кэша. Чтение определяет статус процедуры: 0 - очистка/аннулирование кэша завершено; 1 - выполняется очистка/аннулирование кэша.
L1DCF	3	RW1S	Управление очисткой кэша данных L1. Чтение определяет статус процедуры: 0 - очистка/аннулирование кэша завершено; 1 - выполняется очистка/аннулирование кэша.
RSV	31-4	RZ	Зарезервировано

Регистры PCU

Регистры PCU – это нестандартные регистры, которые не определены спецификацией RISC-V.

Регистры PWR_CTRL и PWR_STATE не поддерживаются, при попытке чтения возвращают нулевые значения.

CG_CLKC

Регистр CG_CLKC позволяет включать и отключать тактирование определенных модулей ядра. Структура регистра CG_CLKC приведена в таблице 10.34.

Примечание – Данный регистр следует использовать с осторожностью.

Таблица 10.34 – Структура регистра CG_CLKC

Поле	Биты	Доступ	Описание
RSV	3-0	RZ	Зарезервировано
MDU	4	RW	Управление тактированием MDU 0 – тактирование включено; 1 – тактирование отключено
FPU	5	RW	Управление тактированием FPU 0 – тактирование включено; 1 – тактирование отключено
RSV	14-6	RZ	Зарезервировано
MPU	15	RW	Управление тактированием MPU 0 – тактирование включено; 1 – тактирование отключено
DBGC	16	RW	Управление тактированием модуля отладки (Debug Module) 0 – тактирование включено; 1 – тактирование отключено
BRKM	17	RW	Управление тактированием модуля запуска (Trigger Module) 0 – тактирование включено; 1 – тактирование отключено
RSV	19-18	RZ	Зарезервировано
L1IC	20	RW	Управление тактированием конвейера кэша L1IC 0 – тактирование включено; 1 – тактирование отключено
L1DC	21	RW	Управление тактированием конвейера кэша L1DC 0 – тактирование включено; 1 – тактирование отключено
RSV	31-22	RZ	Зарезервировано

FG_CLKC

Регистр FG_CLKC управляет автоматической синхронизацией и позволяет включать и отключать автоматическую синхронизацию на основе активности для определенных основных модулей. Структура регистра FG_CLKC приведена в таблице 10.35.

Таблица 10.35 – Структура регистра FG_CLKC

Поле	Биты	Доступ	Описание
PIPE	0	RW	Автоматическое управление синхронизацией основного конвейера. Включает (1) или отключает (0) автоматическое управление синхронизацией для всех модулей конвейера, за исключением модулей с явным управлением: FPU, MDU
RSV	3-1	RZ	Зарезервировано
MDU	4	RW	Индивидуальное автоматическое управление синхронизацией для модуля MDU. Включает (1) или отключает (0) автоматическую синхронизацию для модуля.
FPU	5	RW	Индивидуальное автоматическое управление синхронизацией для FPU. Включает (1) или отключает (0) автоматическую синхронизацию для модуля.
RSV	31-16	RZ	Зарезервировано

MVENDORID

MVENDORID – это 32-разрядный регистр, доступный для чтения, содержащий идентификатор производителя JEDEC поставщика ядра.

Идентификаторы производителя JEDEC обычно кодируются как последовательность однобайтовых кодов расширения 0x7f, заканчивающихся однобайтовым идентификатором, не равным 0x7f, с нечетным битом четности в старшем бите каждого байта. MVENDORID кодирует количество однобайтовых кодов расширения в поле BANK и кодирует последний байт в поле OFFSET, отбрасывая бит четности.

Структура регистра MVENDORID приведена в таблице 10.36.

Таблица 10.36 – Структура регистра MVENDORID

Поле	Биты	Доступ	Описание
OFFSET	6-0	RO	Последний байт
BANK	31-7	RO	Количество однобайтовых кодов расширения в идентификаторе производителя JEDEC

Данный регистр в ядре аппаратно установлен в ноль.

MARCHID

MARCHID – это 32-разрядный регистр, доступный для чтения, кодирующий базовую микроархитектуру ядра. Архитектурные идентификаторы проектов с открытым исходным кодом распределяются по всему миру фондом RISC-V и имеют ненулевые архитектурные идентификаторы с нулевым старшим разрядом (MSB). Коммерческие идентификаторы архитектуры назначаются каждым коммерческим поставщиком независимо, но должны иметь установленный MSB и не могут содержать ноль в оставшихся 31 бите.

Текущее значение регистра MARCHID равно 0x9F004104.

MIMPID

MIMPID – это 32-разрядный регистр, доступный только для чтения, который обеспечивает уникальную кодировку версии реализации ядра. Реализация отражает дизайн самого ядра, а не какой-либо окружающей системы.

Структура регистра MIMPID приведена в таблице 10.37.

Т а б л и ц а 10.37 – Структура регистра MIMPID

Поле	Биты	Доступ	Описание
REL	7-0	RO	Шестнадцатеричное значение версии
Day	15-8	RO	Шестнадцатеричное значение дня
Mon	23-16	RO	Шестнадцатеричное значение месяца
Year	31-24	RO	Шестнадцатеричное значение года

MIMPID в ядре аппаратно установлен в 0x22090543.

MHARTID

MHARTID – это 32-разрядный регистр, доступный для чтения, который содержит целочисленный идентификатор аппаратного потока, выполняющего код.

MHARTID определяется внешним портом.

MEFADDR

MEFADDR – это нестандартный регистр, который не определен спецификацией RISC-V.

MEFADDR содержит адрес ошибки для асинхронного исключения "Ошибка памяти".

Структура регистра MEFADDR приведена в таблице 10.38.

Т а б л и ц а 10.38 – Структура регистра MEFADDR

Поле	Биты	Доступ	Описание
Addr	31-0	RO	Адрес ошибки памяти

MEFCMD

MEFCMD – это нестандартный регистр, который не определен спецификацией RISC-V.

Содержит команду доступа к памяти, которая вызывает асинхронное исключение "Ошибка памяти".

Структура регистра MEFCMD приведена в таблице 10.39.

Т а б л и ц а 10.39 – Структура регистра MEFCMD

Поле	Биты	Доступ	Описание
CMD	1-0	RO	Команда: 01 - запись, остальные значения зарезервированы
RSV	31-2	RZ	Зарезервировано

CACHE_L1_DESCR

Структура регистра CACHE_L1_DESCR приведена в таблице 10.40.

Таблица 10.40 – Структура регистра CACHE_L1_DESCR

Поле	Биты	Доступ	Значение по сбросу	Описание
L1I WAYS	2-0	RO	2	Поле содержит количество путей кэша инструкций L1. Рассчитывается как $2^{L1I\ WAYS}$
RSV	3	RO	0	Зарезервировано
L1I LINE	7-4	RO	4	Поле содержит размер строки кэша инструкций L1 (в байтах). Рассчитывается как $2^{L1I\ LINE}$
L1I WIDTH	12-8	RO	9	Размер индекса кэша инструкций L1 в битах. Рассчитывается как $2^{L1I\ WIDTH}$
L1I TYPE	15-13	RO	0	Тип кэша инструкций L1: 0 – только чтение; 1 – сквозная запись, без выделения; 7 – обратная запись, распределение, включение.
L1D WAYS	18-16	RO	2	Поле содержит количество путей кэша данных L1. Рассчитывается как $2^{L1D\ WAYS}$
RSV	19	RO	0	Зарезервировано
L1D LINE	23-20	RO	4	Поле содержит размер строки кэша данных L1 (в байтах). Рассчитывается как $2^{L1D\ LINE}$
L1D WIDTH	28-24	RO	9	Размер индекса кэша данных L1 в битах. Рассчитывается как $2^{L1D\ WIDTH}$
L1D TYPE	31-29	RO	1	Тип кэша данных L1: 0 – только чтение; 1 – сквозная запись, без выделения; 7 – обратная запись, распределение, включение.

Регистр описания кэша L1 – это нестандартный регистр, который не определен спецификацией RISC-V.

10.4 Система мониторинга производительности ядра

Счетчики мониторинга аппаратной производительности

В ядре реализована система мониторинга производительности аппаратного обеспечения компьютера. В частности:

- 64-разрядный регистр MCYCLE содержит подсчет количества циклов, выполненных ядром с некоторого произвольного времени;
- 64-разрядный регистр MINSTRET содержит подсчет количества инструкций, которые были отменены ядром с некоторого произвольного времени;
- Монитор аппаратной производительности в машинном режиме (MHPM) состоит из четырех универсальных счетчиков событий MHPMCNT3...MHPMCNT6;
- Счетчики MHPM поддерживаются регистрами выбора событий MHPMEVENT3...MHPMEVENT6, обеспечивающими возможность выбора соответствующего события, которое приведет к инкрементированию соответствующего счетчика.

Событие 0 зарезервировано для обозначения "отсутствие события", в то время как значение других событий определяется платформой.

Чтение MCYCLEN, MINSTRET и MHPMCNT3...MHPMCNT6 возвращает 32 младших бита (31..0), в то время как чтение MCYCLENH, MINSTRETH и MHPMCNT3H...MHPMCNT6H возвращает 32 старших бита (63..32) соответствующих счетчиков.

Регистры включения счетчиков мониторинга аппаратной производительности

Регистр включения счетчика MCOUNTEREN [0x306] управляет доступностью реализованных счетчиков мониторинга аппаратной производительности для следующего низшего уровня привилегий.

Структура регистра MCOUNTEREN представлена в таблице 10.41.

Таблица 10.41 – Структура регистров MCOUNTEREN

Биты	Наименование	Описание
0	CY	1 – Включение CYCLE; 0 – Выключение CYCLE.
1	TM	1 – Включение TIME; 0 – Выключение TIME.
2	IR	1 – Включение INSTRET; 0 – Выключение INSTRET.
3	HPM3	1 – Включение HPMCNT3; 0 – Выключение HPMCNT3.
...	...	...
6	HPM6	1 – Включение HPMCNT6; 0 – Выключение HPMCNT6.
31-7	RSV	Зарезервировано

Когда биты CY, TM, IR или HPM3...HPM6 в регистре MCOUNTEREN очищены, попытки считывания регистров CYCLE, TIME, INSTRET или HPMCNT3...HPMCNT6 при работе в режиме U-mode приведут к исключению «недопустимая инструкция».

Когда один из этих битов установлен в MCOUNTEREN, доступ к соответствующему регистру разрешен при выполнении в режиме U-mode.

Регистры CYCLE, INSTRET и HPMCNT3...HPMCNT6 являются доступными только для чтения теневыми регистрами MCYCLE, MINSTRET и MHPMCNT3...MHPMCNT6, соответственно.

Регистр TIME является доступным только для чтения теневым регистром отображенного в памяти регистра MTIME.

Регистр ограничения машинного таймера

Регистр ограничения MCOUNTINHIBIT – это регистр WARL, который определяет, какой из счетчиков мониторинга аппаратной производительности инкрементируется. Настройки в этом регистре определяют только то, инкрементируются ли значения счетчиков; настройки этого регистра не влияют на их доступность. Когда биты CY, IR или HPMn в регистре MCOUNTINHIBIT очищены, регистры CYCLE, INSTRET или HPMCNTn инкрементируются, как обычно. Когда установлены биты CY, IR или HPMn, соответствующий счетчик не инкрементируется.

Структура регистра MCOUNTINHIBIT приведена в таблице 10.42.

Таблица 10.42 – Структура регистра MCOUNTINHIBIT

Поле	Биты	Значение по сбросу	Описание
CY	0	0	1 – Включение инкрементирования CYCLE; 0 – Выключение инкрементирования CYCLE.
RSV	1	0	Зарезервировано
IR	2	0	1 – Включение инкрементирования INSTRET; 0 – Выключение инкрементирования INSTRET.
HPM3	3	0	1 – Включение инкрементирования HPMCNT3; 0 – Выключение инкрементирования HPMCNT3.
...	...	...	...
HPM6	6	0	1 – Включение инкрементирования HPMCNT6; 0 – Выключение инкрементирования HPMCNT6.
RSV	31-7	0	Зарезервировано

Регистры событий счетчиков мониторинга аппаратной производительности

Реализованные счетчики HPMCNT3...HPMCNT6 могут использоваться для подсчета одного из predetermined событий, при этом событие выбирается через двухступенчатый мультиплексор с возможностью дополнительной фильтрации, такой как фильтр привилегированного режима M/U.

Единая структура регистров MHPMEVENT3...MHPMEVENT6 представлена в таблице 10.43.

Таблица 10.43 – Структура регистров MHPMEVENT3...MHPMEVENT6

Поле	Биты	Описание
GRP	3-0	Селектор группы для событий конвейера
SEL	8-4	Селектор событий для конвейерных событий
RSV	28-9	Зарезервировано
MFILT	30-29	Значение привилегий M/U-mode
MF_EN	31	1 – Включить фильтр привилегированного режима; 0 – Отключить фильтр привилегированного режима.

Двухступенчатый мультиплексор событий обеспечивает:

- Выбор группы событий по полю GRP;
- Выбор события внутри группы по полю SEL.

В таблице 10.44 приведен список групп событий, одна из которых может быть выбрана путем соответствующей настройки поля GRP в регистре событий MHPMEVENT.

Таблица 10.44 – Список групп событий

Значение в поле GRP	Наименование группы	Описание
0	GRP_DIS	Счетчик НРМ отключен
1	GRP_GEN	Общая группа
2	GRP_EXC	Группа исключений
3	GRP_IRQ	Группа прерываний
4	GRP_PRD	Прогнозирующая группа
5	GRP_STAL	Группа остановов конвейера
6	GRP_L1	Группа кэша L1
15-7	RSV	Зарезервировано

События, доступные для выбора в каждой группе, показаны в таблицах 10.45 - 10.50.

Группа событий GRP_GEN

Эта группа (за исключением GEN_CYC и GEN_IDLE) подсчитывает количество выбранных событий. GEN_CYC подсчитывает циклы. GEN_IDLE подсчитывает циклы, когда ядро находится в состоянии IDLE.

Таблица 10.45 – События GRP_GEN

Поле селектора	Наименование события	Описание
0	GEN_CYC	Циклы
1	RSV	Зарезервировано
2	GEN_INST	Удаленные инструкции
3	GEN_IDLE	Ядро в состоянии IDLE
10-4	RSV	Зарезервировано
11	GEN_TRAP_M	Переключение в режим M-mode с помощью ловушки (исключение или IRQ)
15-12	RSV	Зарезервировано
16	GEN_xRET_U	Переключение в режим U-mode с помощью MRET/SRET
18-17	RSV	Зарезервировано
19	GEN_xRET_M	Переключение в режим M-mode с помощью MRET
31-20	RSV	Зарезервировано

Группа событий GRP_EXC

Эта группа подсчитывает количество выбранных исключений.

Таблица 10.46 – События GRP_EXC

Поле селектора	Наименование события	Описание
0	RSV	Зарезервировано
1	EXC_IAF	Ошибка доступа к инструкции
4-2	RSV	Зарезервировано
5	EXC_LAF	Ошибка доступа к загрузке
6	RSV	Зарезервировано
7	EXC_SAF	Ошибка доступа к хранилищу
31-8	RSV	Зарезервировано

Группа событий GRP_IRQ

Эта группа подсчитывает количество выбранных прерываний.

Таблица 10.47 – События GRP_IRQ

Поле селектора	Наименование события	Описание
0	RSV	Зарезервировано
1	IRQ_SSI	Программное прерывание супервизора
2	RSV	Зарезервировано
3	IRQ_MSI	Программное прерывание машинное
4	RSV	Зарезервировано
5	IRQ_STI	Прерывание таймера супервизора
6	RSV	Зарезервировано
7	IRQ_MTI	Прерывание таймера машинное
8	RSV	Зарезервировано
9	IRQ_SEI	Внешнее прерывание супервизора
10	RSV	Зарезервировано
11	IRQ_MEI	Внешнее прерывание машинное
30-12	RSV	Зарезервировано
31	IRQ_MMEFI	Прерывание по ошибке памяти в машинном режиме

Группа событий GRP_PRD

Эта группа подсчитывает количество выбранных событий прогнозирования.

Таблица 10.48 – События GRP_PRD

Поле селектора	Наименование события	Описание
0	CFU	Подсчет инструкций управления потоком, выполняемых в CFU (блоке управления потоком). Инструкции включают CBR (условную ветвь) и безусловные переходы JL/JLR.
15-1	RSV	Зарезервировано
16	NPT	CFU, предсказание не получено. Счетчик всех инструкций CFU, которые не осуществили переход (только CBR без ветвления, так как JL/JLR всегда выполняют ветвление)
17	PT	CFU, предсказание получено. Подсчет всех инструкций CFU, которые выполнили ветвление (все инструкции CBR с выполненным ветвлением и плюс все JL/JLR)
18	NPT_WP	CFU, неверное предсказание, предсказание не получено; Подсчет ошибочного предсказания, отсутствия ветвления, в CFU-модуле (неправильный предсказанный адрес или сам факт отсутствия ветвления)

Продолжение таблицы 10.48

Поле селектора	Наименование события	Описание
19	PT_WP	CFU, неверное предсказание, предсказание получено; Подсчет ошибочно предсказанных ответвлений, выполненных в модуле CFU (неверно предсказанный адрес или сам факт ответвления)
20	CBR_NPT	CBR (условная ветвь), предсказание не получено; Подсчет количества инструкций условного перехода, которые не выполнили передачу управления
21	CBR_PT	CBR, предсказание получено; Подсчет количества инструкций условного перехода, которые выполнили передачу управления
22	CBR_NPT_WP	CBR, неверное предсказание, предсказание не получено; Подсчет количества ошибочно предсказанных инструкций условного перехода, которые не выполнили передачу управления
23	CBR_PT_WP	CBR, неверное предсказание, предсказание получено; Подсчет количества ошибочно предсказанных инструкций условного перехода, которые выполнили передачу управления
31-24	RSV	Зарезервировано

Группа событий GRP_STAL

Эта группа подсчитывает циклы выбранных событий.

Таблица 10.49 – События GRP_STAL

Поле селектора	Наименование события	Описание
0	STAL_IDU_VD	Подсчитывает, сколько тактов на выходе IDU содержалась декодированная инструкция (независимо от наличия опасностей).
1	STAL_IDU_ISSU	Количество инструкций, переданных в конвейер
2	STAL_IDU_NISSU	Инструкция действительна, но не выдана; количество тактов, в течение которых декодированная команда находилась на выходе IDU и не была передана на выполнение (эквивалентно STAL_IDU_VD - STAL_IDU_ISSU)
3	STAL_EXENR	Инструкция на выходе IDU корректна, исполнительные модули не готовы к получению инструкции

Продолжение таблицы 10.49

Поле селектора	Наименование события	Описание
4	STAL_WBNR	Инструкция на выходе IDU корректна, но буфер WB заполнен
5	STAL_SYNC	Инструкция на выходе IDU корректна, ожидание синхронизации конвейера (выполняется синхронизация конвейера из-за выборки инструкций, операции с некоторыми CSR)
6	STAL_HZRD	Инструкция на выходе IDU корректна, но существует опасность потери данных
16-7	RSV	Зарезервировано
17	STAL_MDU_NR	Инструкция на выходе IDU корректна, инструкция требовала доступа к MDU, но MDU занят
18	STAL_LSU_NR	Инструкция на выходе IDU корректна, инструкция требовала доступа к LSU, но LSU занят
19	STAL_FPU_NR	Инструкция на выходе IDU корректна, инструкция требовала доступа к FPU, но FPU занят
31-20	RSV	Зарезервировано

Группа событий GRP_L1

Эта группа подсчитывает количество выбранных событий.

Таблица 10.50 – События GRP_L1

Поле селектора	Наименование события	Описание
0	L1I_HIT	Попадание в кэш инструкций L1
1	L1I_MISS	Промех в кэш инструкций L1
2	L1I_REF	Перезаполнение кэша инструкций L1
15-3	RSV	Зарезервировано
16	L1D_HIT	Попадание в кэш данных L1
17	L1D_MISS	Промех в кэш данных L1
18	L1D_REF	Перезаполнение кэша данных L1
31-19	RSV	Зарезервировано

10.5 Управление доступом к памяти

Модуль защиты памяти (MPU – Memory Protection Unit)

Модуль защиты памяти (MPU) определяет права доступа к физической памяти. Эти привилегии проверяются при доступе к памяти как для инструкций, так и для данных.

MPU состоит из 16 записей. Каждая запись определяет область в физическом адресном пространстве с определенными атрибутами доступа. Каждая запись реализует выделенные привилегии физической памяти (чтение, запись, выполнение) для каждого режима (M-mode/U-mode) и один атрибут типа памяти (WO/SO, Кэшируемый/Некэшируемый).

Каждая запись управляется тремя выделенными регистрами конфигурации. Доступ к этим регистрам осуществляется через четыре CSR с одним CSR «выбор записи» и тремя общими CSR управления/маски/шаблона.

Регистр MPU_SELECT

Структура регистра MPU_SELECT показана в таблице 10.51.

Таблица 10.51 – Структура регистра MPU_SELECT

Поле	Биты	Доступ	Значение по сбросу	Описание
ENTRY	3-0	RW	0	Выбранная запись: 0..15
RSV	31-4	RZ	0	Зарезервировано

Регистр MPU_CONTROL

Структура регистра MPU_CONTROL показана в таблице 10.52.

Значение RSTVAL для битов [3..0] регистра MPU_CONTROL после сброса зависит от поля ENTRY регистра MPU_SELECT.

Если ENTRY = 0, тогда RSTVAL = 1;

Если ENTRY ≠ 0, тогда RSTVAL = 0.

Формальное определение RSTVAL таково: $RSTVAL = (ENTRY == 0)?(1):(0)$.

Таблица 10.52 – Структура регистра MPU_CONTROL

Поле	Биты	Доступ	Значение по сбросу	Описание
VALID	0	RW	RSTVAL	Текущая запись включена
MMR	1	RW	RSTVAL	Чтения в режиме M-mode разрешены
MMW	2	RW	RSTVAL	Записи в режиме M-mode разрешены
MMX	3	RW	RSTVAL	Выполнение в режиме M-mode разрешено
UMR	4	RW	0	Чтения в режиме U-mode разрешены
UMW	5	RW	0	Записи в режиме U-mode разрешены
UMX	6	RW	0	Выполнение в режиме U-mode разрешено
RSV	15-7	RZ	0	Зарезервировано

Продолжение таблицы 10.52

Поле	Биты	Доступ	Значение по сбросу	Описание
MTYPE	17-16	RW	RSTVAL	Тип памяти: 0 - кэшируемая, слабо упорядоченная; 1 - не кэшируемая, строго упорядоченная; 2 - не кэшируемая, слабо упорядоченная; 3 - Конфигурация CPU для ввода-вывода с отображением в память, не кэшируемая, строго упорядоченная
RSV	30-18	RZ	0	Зарезервировано
LOCK	31	RW	0	Текущая запись заблокирована. Если поле "LOCK" активно, любые записи в управляющие или связанные с ними регистры адресов/масок игнорируются. Запись может быть разблокирована только при сбросе.

Регистр MPU_ADDRESS

Структура регистра MPU_ADDRESS показана в таблице 10.53.

Поле ADDR регистра MPU_ADDRESS после сброса зависит от поля ENTRY регистра MPU_SELECT.

Если ENTRY = 0, тогда ADDRVAL = 1;

Если ENTRY ≠ 0, тогда ADDRVAL не определен.

Таблица 10.53 – Структура регистра MPU_ADDRESS

Поле	Биты	Доступ	Значение по сбросу	Описание
RSV	9-0	RZ	0	Зарезервировано
ADDR	29-10	RW	ADDRVAL	Адрес [31:12]
RSV	31-30	RZ	0	Зарезервировано

Регистр MPU_MASK

Структура регистра MPU_MASK показана в таблице 10.54.

Поле MASK регистра MPU_MASK после сброса зависит от поля ENTRY регистра MPU_SELECT.

Если ENTRY = 0, тогда MASKVAL = 1;

Если ENTRY ≠ 0, тогда MASKVAL не определен.

Таблица 10.54 – Структура регистра MPU_MASK

Поле	Биты	Доступ	Значение по сбросу	Описание
RSV	9-0	RZ	0	Зарезервировано
MASK	29-10	RW	MASKVAL	Маска [31:12]
RSV	31-30	RZ	0	Зарезервировано

Функциональное описание MPU

Регистр MPU_MASK определяет размер соответствующей записи в диапазоне 4 КБ..16 ГБ.

Считается, что транзакция с памятью попала в запись MPU, если маскированный адрес транзакции становится равным маскированному адресу MPU.

Ядро не поддерживает несогласованный доступ к инструкциям/данным, т.е. незавершенная транзакция с памятью не может быть частично разложена на несколько записей MPU.

Для корректной работы MPU при настройке регионов необходимо соблюдать следующие требования:

- Размер области должен быть кратен степени двойки (2^n).
- Минимальный размер области составляет 4 КБ.
- Базовый адрес области должен быть выровнен по размеру области.

Области ввода-вывода, отображенной в памяти конфигурации ядра

Кластер ядра дополнительно включает область, отображаемую во внутренней памяти (например, Mtimer). Чтобы получить доступ к этой области, настройте запись с MTYPE=3 (ввод-вывод, отображаемый в памяти, с конфигурацией ядра, не кэшируемый, строго упорядоченный).

С помощью MTYPE=3 можно настроить только одну запись MPU.

Создание области ввода-вывода, отображенной в памяти конфигурации ядра (MTYPE=3), с правами на выполнение (execute permission set) запрещено для любого режима привилегий, попытка записать такое значение в MPU_CONTROL_CSR будет проигнорирована.

Программа проверки невыполненных транзакций

Доступ инструкции передается в подсистему памяти, если выполняются следующие условия:

- Существует по крайней мере одна доступная запись MPU, указывающая адрес транзакции, с активным полем MX для соответствующего режима;
- Нет доступных записей MPU, охватывающих адрес транзакции, с неактивным полем MX для соответствующего режима.

Неинвазивный (загрузочный) доступ к данным передается в подсистему памяти, если выполняются следующие условия:

- Существует по крайней мере одна доступная запись MPU, указывающая адрес транзакции, с активным полем MR для соответствующего режима;
- Нет доступных записей MPU, содержащих адрес транзакции, с неактивным полем MR для соответствующего режима.

Инвазивный (store/АМО) доступ к данным передается в подсистему памяти, если выполняются следующие условия:

- Существует по крайней мере одна доступная запись MPU, указывающая адрес транзакции, с активным полем MW для соответствующего режима;
- Нет доступных записей MPU, содержащих адрес транзакции, с неактивным полем MW для соответствующего режима.

Атрибуту памяти для любого типа доступа присваивается значение «слабо упорядоченный», если выполняются следующие условия:

- Существует по крайней мере одна доступная запись MPU, указывающая адрес транзакции, с полем MTYPE, установленным в значение «слабо упорядоченный»;

– Нет доступных записей MPU, содержащих адрес транзакции, с полем MTYPRE установленным в значение «строго упорядоченный».

ОЗУ с выделенным для ядра портом доступа (TCM)

TCM – это оперативная память (ОЗУ) с гарантированно коротким временем отклика памяти. TCM предназначена как для команд, так и для разделов кода с данными, которые требуют максимальной пропускной способности.

TCM реализован в виде двухпортовой памяти с независимым доступом из интерфейсов памяти команд и данных.

TCM содержит 4 блока памяти, каждый из которых имеет разрядность 1024x64. С точки зрения программной модели, TCM представляет собой единый блок памяти с разрядностью 4096x64.

Интерфейс памяти команд всегда считывает TCM в виде 64-битных слов (доступ только на чтение).

Интерфейс памяти данных поддерживает доступ к TCM с шириной 8/16/32/64 бит (доступ на чтение и запись). В каждом случае активируется только задействованный банк памяти.

Фиксированный базовый адрес TCM соответствует 0xF0000000.

Отображение банков памяти TCM относительно базового адреса в конфигурации размером 32 Кбайт показано в таблице 10.55.

Т а б л и ц а 10.55 – Организация банков памяти TCM

Банк TCM	Смещение адреса (относительно базового)
TCM3	0x0000_6000 – 0x0000_7FFF
TCM2	0x0000_4000 – 0x0000_5FFF
TCM1	0x0000_2000 – 0x0000_3FFF
TCM0	0x0000_0000 – 0x0000_1FFF

10.1 Ввод-вывод с отображением в памяти

Машинный таймер с отображением в памяти

Модуль Mtimer генерирует 64-разрядное значение в режиме реального времени, которое может быть разделено на несколько потоков RISC-V. В дополнение к обычному машинному таймеру, Mtimer поддерживает 64-разрядный регистр сравнения по таймеру для каждого потока, который вызывает прерывание по таймеру, если значение таймера равно значению в регистре сравнения по таймеру.

В Mtimer также реализован делитель для управления скоростью счетчика, и он может синхронизироваться либо с помощью тактового сигнала ядра, либо с помощью часов реального времени.

Mtimer предлагает программный интерфейс, отображаемый в памяти, со следующими ограничениями:

- Интерфейс поддерживает только операции загрузки/сохранения;
- Атрибуты доступа к памяти должны быть «некэшированными, строго упорядоченными»;
- Доступ к 32-разрядному регистру должен быть выровнен по 4-байтовой границе;
- Каждому потоку доступен единый комбинированный прием.

Если какое-либо из этих условий не выполняется, Mtimer игнорирует транзакцию и генерирует «Ответ об ошибке» на шине памяти.

Карта регистров Mtimer

Mtimer реализует два набора регистров:

- 1) Общие – к этим регистрам можно получить доступ из любого потока, подключенного к Mtimer;
- 2) Индивидуальные – для каждого потока существуют специальные регистры, к которым нельзя получить доступ из другого потока.

Каждый набор индивидуальных регистров имеет один и тот же базовый адрес как в Mtimer, так и в карте памяти ввода-вывода.

Система внутренних связей предоставляет каждой транзакции идентификатор ядра источника для доступа к соответствующему индивидуальному регистру.

Отображение регистров Mtimer относительно определенного пользователем адреса MTIMER_BASE показано в таблице 10.56.

Определяемый пользователем адрес MTIMER_BASE для модуля Mtimer должен быть определен MPU как выделенная область памяти с MPU_CONTROL.MTYPE=3. Подробности см. в структуре регистра MPU_CONTROL.

Если адрес MTIMER_BASE не определен должным образом, тогда доступ к регистрам модуля Mtimer невозможен.

Таблица 10.56 – Карта регистров Mtimer

Смещение	Наименование
Общие регистры	
0x0	MTIMER_CONTROL
0x4	MTIMER_DIVIDER
0x8	MTIMER_MTIMELO
0xC	MTIMER_MTIMEHI
Индивидуальные регистры (Hart-Private)	
0x10	MTIMER_MTIMECMPLO
0x14	MTIMER_MTIMECMPHI

Структура регистров Mtimer

Структура регистров Mtimer приведена в таблице 10.57.

Таблица 10.57 – Структура регистров Mtimer

Поле	Бит	Доступ	Сброс	Описание
Общие регистры				
Регистр MTIMER_CONTROL [MTIMER_BASE+0x0]				
ENABLE	0	RW	1	Mtimer включен и инкрементируется
CLKSRC	1	RW	0	Источник тактового сигнала: 0 – Тактовый сигнал ядра; 1 – Тактовый сигнал реального времени.
RSV	31-2	RZ	0	Зарезервировано

Продолжение таблицы 10.57

Регистр MTIMER_DIVIDER [MTIMER_BASE+0x4]				
DIVIDER	9-0	RW	0	Делитель инкремента таймера: 0 – Таймер инкрементируется каждый цикл выбранного тактового сигнала; 1..2023 – Таймер инкрементируется каждый DIVIDER+1 цикл выбранного тактового сигнала.
RSV	31-10	RZ	0	Зарезервировано
Регистр MTIMER_MTIMELO [MTIMER_BASE+0x8]				
MTIMELO	31-0	RW	0	Младшие 32 бита счетчика MTIME
Регистр MTIMER_MTIMEHI [MTIMER_BASE+0xC]				
MTIMEHI	31-0	RW	0	Старшие 32 бита счетчика MTIME
Регистры Hart-Private				
Регистр MTIMER_MTIMECMPLO [MTIMER_BASE+0x10]				
MTIMECMPLO	31-0	RW	0	Младшие 32 бита компаратора MTIMECMP
Регистр MTIMER_MTIMECMPHI [MTIMER_BASE+0x14]				
MTIMECMPHI	31-0	RW	0	Старшие 32 бита компаратора MTIMECMP

Регистр делителя управляет внутренним счетчиком деления. Этот счетчик обнуляется при любом вмешательстве в регистры Mtimer или Divider.

Если значение регистра (MTIMEHI, MTIMELO) становится равным (MTIMECMPHI, MTIMECMPLO) для любого потока, то для этого потока запрашивается прерывание по таймеру. Это прерывание будет отменено после выполнения операции сохранения в регистре MTIMER_MTIMECMPLO или MTIMER_MTIMECMPHI.

10.2 Кэш первого уровня (L1)

Ядро содержит отдельные 4-канальные множественно-ассоциативные кэши команд и данных первого уровня (L1) размером 32 Кбайт, который обеспечивает исполнительным модулям и регистрам быстрый доступ к памяти команд и данных.

Данная реализация кэша уровня L1 имеет следующие характеристики:

- кэш разделен на кэш команд (32 Кб) и кэш данных (32 Кб) (Гарвардская архитектура);
- 4-канальная множественно-ассоциативная организация;
- кэш использует для формирования индексов и тегов физический адрес (PIPT);
- кэш инструкций и кэш данных имеют размер кэш-линии по 16 байт;
- оба кэша L1 поддерживают обнаружение ошибок следующим образом:
 - 16 ECC-бит на 128-битные данные для каждой строки кэша;
 - 6 ECC-бит на тег для каждой строки кэша;
 - 5 ECC-бит для состояний пути строки кэша и LRU;
- кэш команд/данных L1 поддерживает автоматическое исправление ошибок путем аннулирования, когда при доступе обнаруживается ошибка ECC;
- каждый кэш может быть независимо друг от друга аннулирован с помощью управляющих битов L1ICE/L1DCE, расположенных в регистре MEM_CTRL_GLOBAL;
- в качестве алгоритма вытеснения кэш-линии используется алгоритм LRU (Least-recently-used, вытеснение из кэша значений, которые дольше всего не запрашивались).

Взаимодействие кэша команд и кэша данных с ядром показано на рисунке 10.2.




Рисунок 10.2 – Блок-схема кэша уровня L1

Далее кратко описывается взаимодействие между модулем операций чтения/записи (LSU), модулем выборки команд (IFU), модулем защиты памяти (MPU) и кэшем.

Модуль операций чтения/записи (Load Store Unit, LSU)

Модуль операций чтения/записи (Load Store Unit, LSU) выполняет:

- расчёт виртуального адреса для операций чтения/записи (load/store);
- проверку выравнивания адреса. Адрес, по которому выполняется операция, требующая доступа к памяти, должен быть выровнен по ширине доступа к памяти;
- проверку запроса на чтение/запись (load/store) памяти в MPU;
- извлечение запрошенных данных из прочитанного слова памяти.

Модуль выборки команд (Instruction Fetch Unit, IFU)

Модуль выборки команд (Instruction Fetch Unit, IFU) выполняет:

- генерацию виртуального адреса обращения к памяти команд. Адрес всегда выравнивается на границу 64-битового слова;
- отправка запроса на выборку памяти в MPU;
- буферизацию прочитанных слов команд;
- извлечение команды из прочитанного слова команд.

Модуль защиты памяти (Memory Protection Unit, MPU)

Модуль защиты памяти (Memory Protection Unit, MPU) выполняет проверку прав доступа к памяти и генерирует исключение «ошибка доступа к памяти» («memory access fault»).

Структура кэша уровня L1

Кэш данных уровня L1 организован в виде 512 наборов из четырех блоков (кэш-линий) по 16 байт в каждой строке.

Кэш команд уровня L1 организован в виде 512 наборов из четырех блоков (кэш-линий) по 16 байт в каждой строке.

Организация кэшей данных и команд L1 показана на рисунке 10.3.




Рисунок 10.3 – Структура кэша уровня L1

Организация кэша данных уровня L1

Каждая кэш-линия содержит:

- 16 байт данных;
- 1 бит состояния (V);
- 19-битный адрес тега.

Кроме того, хотя это не показано на рисунке 10.3, кэш-линия данных содержит ЕСС биты для полей данных, тэга адреса и статуса. Каждая кэш-линия содержит 16 байтов, последовательно расположенных в памяти, и загружается из подсистемы памяти по адресу, выровненному по границе 16 байтов (другими словами, биты [3:0] физического адреса всегда равны нулю). Кэш-линии также выровнены по границе страниц. Биты [12:4] физического адреса (РА[12:4]) представляют собой индекс для выбора набора кэш-линий (набор кэш-линий – это совокупность кэш-линий из разных каналов, соответствующих данному индексу). Тег адреса состоит из битов [31:13] физического адреса (РА [31:13]).

Организация кэша команд уровня L1

Каждая кэш-линия содержит:

- 16 байт данных команды;
- 1 бит состояния (V);
- 19-битный адрес тега.

Кроме того, хотя это не показано на рисунке 10.3, кэш-линия инструкций содержит ЕСС биты для полей данных, тэга адреса и статуса. Как и в случае с кэшем данных, каждая кэш-линия кэша команд содержит 16 байтов, последовательно расположенных в памяти, и загружается из подсистемы памяти по адресу, выровненному на границу 16 байтов (другими словами, биты [3:0] в физическом адресе всегда равны нулю). Кэш-линии инструкций также выровнены по границе страниц. Также биты [12:4] в физическом адресе

(PA[12:4]) представляют собой индекс для выбора набора кэш-линий. Тег адреса состоит из битов [31:13] физического адреса (PA [31:13]).

Кэши команд/данных L1 защищены ECC как для тегов, так и для данных. Биты ECC записываются в кэши команд/данных L1 при заполнении строки (в любое время, когда в кэш записываются новые инструкции/данные). Если кэш команд/данных обнаруживает ошибку проверки четности в данных/теге, то строка кэша автоматически очищается и становится недействительной.

Управление кэшем уровня L1

Кэши команд и данных могут быть включены или выключены с помощью битов включения кэша MEM_CTRL_GLOBAL[L1ICE] и MEM_CTRL_GLOBAL[L1DCE] соответственно. Если кэш команд или кэш данных выключен, операции доступа к соответствующему кэшу не выполняются. В этом случае все операции передаются непосредственно в подсистему памяти.

При запуске и после выполнения процедуры сброса ядра биты MEM_CTRL_GLOBAL[L1ICE] и MEM_CTRL_GLOBAL[L1DCE] установлены в 0 и кэширование отключено.

Установка в битах MEM_CTRL_GLOBAL[L1ICE] или MEM_CTRL_GLOBAL[L1DCE] значения 1 включает соответствующий кэш уровня L1. Далее кэш выполняет очистку, во время которой кэшируемые операции не смогут получить доступ к кэшу. Некэшируемые транзакции будут переданы напрямую в подсистему памяти.

Кэши команд и данных могут быть очищены независимо друг от друга путем установки необходимых значений в биты MEM_CTRL_GLOBAL[L1ICF] и MEM_CTRL_GLOBAL[L1DCF] соответственно.

Поскольку кэш команд никогда не содержит измененных данных, нет необходимости очищать кэш команд до того, как он станет недействительным. Поскольку кэш данных разработан с учетом политики «сквозной записи» («write-through»), нет необходимости очищать кэш данных до того, как он станет недействительным.

Биты активных кэш-линий автоматически сбрасываются при выполнении процедуры сброса. Если во время работы ядра программному обеспечению необходимо очистить все активные кэш-линии в кэшах, то оно может использовать соответствующие биты MEM_CTRL_GLOBAL[L1ICF] и MEM_CTRL_GLOBAL[L1DCF]. Установка этих битов приводит к выполнению операции очистки соответствующего кэша. После окончания процедуры очистки соответствующие биты MEM_CTRL_GLOBAL[L1ICF] и MEM_CTRL_GLOBAL[L1DCF] сбрасываются в 0 автоматически. Для определения окончания процедуры очистки кэшей программное обеспечение должно проверять соответствующие значения битов MEM_CTRL_GLOBAL[L1ICF] и MEM_CTRL_GLOBAL[L1DCF].

10.3 Операции кэша уровня L1

Заполнение кэша данных

Кэш-линии кэша данных заполняются из внешней памяти, когда происходят промахи при кэшируемых загрузках. Если кэш данных выключен ($\text{MEM_CTRL_GLOBAL}[L1DCE] = 0$), все операции обращения с атрибутом «кэшируемая операция» передаются непосредственно во внешнюю память, минуя обращение к кэшу данных. В этом случае возвращаемые данные передаются в ядро и не загружаются непосредственно в кэш. Обратите внимание, что операции с атрибутом «некэшируемая операция» не осуществляют доступ к содержимому кэшей.

Заполнение кэша команд

Кэш команд обеспечивает 64-битовый интерфейс для модуля выборки команд (IFU). Таким образом модулю IFU могут быть доступны до четырех команд за один тактовый цикл при попадании в кэш команд. Команды, при попадании в кэш, передаются непосредственно из кэша команд в модуль выборки команд (IFU).

В случае детектирования промаха в кэше команд, запрос выборки команды направляется в подсистему памяти. При получении всех данных запрошенной кэш-линии запрошенное слово команд передается в модуль выборки команд (IFU), а сама кэш-линия записывается в кэш команд уровня L1. Если кэш команд выключен ($\text{MEM_CTRL_GLOBAL}[L1ICE] = 0$), все операции обращения с атрибутом «кэшируемая операция» передаются в подсистему памяти, минуя обращение к кэшу команд уровня L1. В этом случае возвращаемые данные передаются в ядро и не загружаются непосредственно в кэш команд уровня L1.

Алгоритм выделения кэш-линий при промахах в кэшах

Промахи в кэше команд приводят к резервированию в нем новой линии с использованием алгоритма вытеснения LRU при условии, что этот кэш включен. Если был протектирован промах в кэше данных при выполнении операции чтения (load) и если при этом для этой кэш-линии не было выполнено резервирование в кэше данных в результате предыдущей операции обращения в эту же кэш-линию, которая так же завершилась кэш промахом, то происходит резервирование новой кэш-линии с использованием алгоритма вытеснения LRU при условии, что этот кэш включён. При детектировании промаха в кэше данных при выполнении операции записи (store) новая кэш-линия не резервируется.

Алгоритм выбора канала для резервирования кэш-линии в кэшах уровня L1

Когда новая кэш-линия должна быть размещена в кэше команд или данных, осуществляется выбор линии в наборе, в которой будет размещаться эта кэш-линия. Если в наборе кэш-линий присутствуют неактивные кэш-линии, то в этом случае для резервирования выбирается неактивная линия с наименьшим номером. Если в наборе кэш-линий нет неактивных линий, тогда в этом случае выбирается одна из активных линий с использованием алгоритма вытеснения LRU (least-recently-used).

Резервирование кэш-линии осуществляется при детектировании промаха в кэше, а загрузка новой кэш-линии осуществляется после окончания выполнения операции чтения кэш-линии. При обращении к кэш-линии она помечается как самая недавно используемая кэш-линия в наборе. При детектировании промаха в кэше в случае, когда все линии в наборе кэш-линий доступны, для резервирования выделяется кэш-линия, к которой дольше всего не было обращений. Биты, используемые алгоритмом вытеснения LRU, обновляются каждый раз при детектировании попадания в кэш.

10.4 Исключения и прерывания

Термин «исключение» (exception) используется для обозначения необычного состояния, возникающего в ядре во время выполнения.

Термин «ловушка» (trap) используется для обозначения синхронной передачи управления контролирующей среде, когда это вызвано исключительным состоянием, возникающим в ядре. Контролирующая среда может быть представлена кодом, работающим в режиме M-mode.

Термин «прерывание» (interrupt) используется для обозначения асинхронной передачи управления контролирующей среде, вызванной событием за пределами ядра.

Коды исключений режима M-mode

Коды исключений, поддерживаемые ядром в режиме M-mode, перечислены в таблице 10.58.

Т а б л и ц а 10.58 – Список кодов исключений в режиме M-mode

Код исключения	Причина/описание исключения
0	Смещен адрес инструкции
1	Ошибка доступа к инструкции
2	Недопустимая инструкция
3	Точка останова
4	Адрес загрузки не выровнен
5	Ошибка доступа при загрузке
6	Store/АМО адрес не выровнен
7	Store/АМО ошибка доступа
8	Вызов среды из режима U-mode
10-9	Зарезервировано
11	Вызов среды из режима M-mode
31-12	Зарезервировано

Прерывания

Ядро поддерживает:

- 1) Включение/выключение прерываний;
- 2) Работу с ожидающими прерываниями;
- 3) Информирование об источнике прерываний с помощью соответствующих сообщений CSR:

– Регистры MIE, MIP и MCAUSE используются в режиме M-mode.

Коды источников прерываний, поддерживаемые ядром, перечислены в таблице 10.59.

Т а б л и ц а 10.59 – Список кодов прерываний

Код прерывания	Причина/описание прерывания
6-0	Зарезервировано
7	Прерывание таймера, машинное
10-8	Зарезервировано
11	Внешнее прерывание, машинное
28-12	Зарезервировано
29	Прерывание по ошибке кэша инструкций L1, машинное
30	Прерывание по ошибке кэша данных L1, машинное
31	Сбой по ошибке памяти

Ядро поддерживает приоритеты для прерываний (IRQ), как показано в таблице 10.60.

Т а б л и ц а 10.60 – Таблица приоритетов прерываний

Приоритет	Прерывание
0 (высший)	Сбой по ошибке памяти
1	Внешнее прерывание, машинное
2 (низший)	Прерывание таймера машинное

10.5 Система команд

В процессоре реализована RISC-V система команд RV32IMFC включающая в себя следующие расширения:

- RV32: 32-битная архитектура (ширина регистров общего назначения x0-x31 составляет 32 бита).
- I: Базовый набор целочисленных команд (Integer).
- M: Умножение и деление (Multiply).
- F: Числа с плавающей запятой одинарной точности (Single-precision Float, 32-bit).
- C: Сжатые инструкции (Compressed, 16-bit).

Поддерживаемые команды представлены в таблицах 10.61 – 10.64.

Таблица 10.61 – RV32I: базовый целочисленный набор

Мнемокод команды	Формат	Операнды	Краткое описание
1	2	3	4
Арифметические:			
LUI	U	rd, imm	Load Upper Immediate. Загружает 20-битное число imm в старшие 20 бит регистра rd. Младшие 12 бит обнуляются
AUIPC	U	rd, imm	Add Upper Immediate to PC. Складывает 20-битное число imm (сдвинутое на 12 бит влево) с текущим PC и пишет в rd
ADDI	I, Cx	rd, rs1, imm	Add Immediate. Складывает регистр rs1 и 12-битное знаковое число imm. Результат в rd
SLTI	I	rd, rs1, imm	Set Less Than Immediate. Если rs1 меньше imm (знаковое сравнение), то rd = 1, иначе rd = 0
SLTIU	I	rd, rs1, imm	Set Less Than Immediate Unsigned. То же, что SLTI, но сравнение беззнаковое
XORI	I	rd, rs1, imm	XOR Immediate. Побитовое исключающее «ИЛИ» с непосредственным значением
ORI	I	rd, rs1, imm	OR Immediate. Побитовое «ИЛИ» с непосредственным значением
ANDI	I	rd, rs1, imm	AND Immediate. Побитовое «И» с непосредственным значением
SLLI	I, Cx	rd, rs1, shamt	Shift Left Logical Immediate. Логический сдвиг влево на непосредственное значение (shamt). В младшие биты попадают нули.
SRLI	I	rd, rs1, shamt	Shift Right Logical Immediate. Логический сдвиг вправо на непосредственное значение. В старшие биты попадают нули.

Продолжение таблицы 10.61

1	2	3	4
SRAI	I	rd, rs1, shamt	Shift Right Arithmetic Immediate. Арифметический сдвиг вправо на непосредственное значение
ADD	R, Cx	rd, rs1, rs2	Add. Арифметическое сложение: $rd = rs1 + rs2$ Переполнения игнорируются
SUB	R, Cx	rd, rs1, rs2	Subtract. Арифметическое вычитание: $rd = rs1 - rs2$
SLL	R	rd, rs1, rs2	Shift Left Logical. Логический сдвиг rs1 влево на количество бит, указанное в младших 5 битах rs2
SLT	R	rd, rs1, rs2	Set Less Than. Если $rs1 < rs2$ (знаковое), $rd = 1$, иначе 0
SLTU	R	rd, rs1, rs2	Set Less Than Unsigned. Если $rs1 < rs2$ (беззнаковое), $rd = 1$, иначе 0
XOR	R	rd, rs1, rs2	Exclusive OR. Побитовое исключающее «ИЛИ»
SRL	R	rd, rs1, rs2	Shift Right Logical. Логический сдвиг rs1 вправо (заполнение нулями) на число бит из rs2
SRA	R	rd, rs1, rs2	Shift Right Arithmetic. Арифметический сдвиг rs1 вправо (дублирование знака) на число бит из rs2
OR	R, Cx	rd, rs1, rs2	OR. Побитовое «ИЛИ»
AND	R, Cx	rd, rs1, rs2	AND. Побитовое «И»
Загрузка/Сохранение:			
LB	I	rd, rs1, imm	Load Byte. Загружает 8 бит из памяти по адресу $rs1 + \text{offset}$. Выполняет знаковое расширение в 32 бита (sign-extend)
LH	I	rd, rs1, imm	Load Halfword. Загружает 16 бит
LW	I, Cx	rd, rs1, imm	Load Word. Загружает 32 бита
LBU	I	rd, rs1, imm	Load Byte Unsigned. Загружает 8 бит. Старшие 24 бита заполняются нулями (zero-extend)
LHU	I	rd, rs1, imm	Load Halfword Unsigned. Загружает 16 бит. Расширяет старшие 16 бит нулями
SB	S	rs1, rs2, imm	Store Byte. Сохраняет младшие 8 бит регистра rs2 в память по адресу $rs1 + \text{offset}$
SH	S	rs1, rs2, imm	Store Halfword. Сохраняет младшие 16 бит rs2 в память
SW	S, Cx	rs1, rs2, imm	Store Word. Сохраняет все 32 бита rs2 в память

Продолжение таблицы 10.61

1	2	3	4
Управление переходами:			
BEQ	SB, Cx	rs1, rs2, imm	Branch if Equal. Переход на offset, если $rs1 = rs2$
BNE	SB, Cx	rs1, rs2, imm	Branch if Not Equal. Переход, если $rs1 \neq rs2$
BLT	SB	rs1, rs2, imm	Branch if Less Than. Переход, если $rs1 < rs2$ (знаковое)
BGE	SB	rs1, rs2, imm	Branch if Greater or Equal. Переход, если $rs1 \geq rs2$ (знаковое).
BLTU	SB	rs1, rs2, imm	Branch Less Than Unsigned. Переход, если $rs1 < rs2$ (беззнаковое).
BGEU	SB	rs1, rs2, imm	Branch Greater/Equal Unsigned. Переход, если $rs1 \geq rs2$ (беззнаковое)
JAL	UJ, Cx	rd, imm	Jump And Link. Безусловный переход. Сохраняет адрес следующей инструкции (PC+4) в rd и прыгает на PC + offset. Используется для вызова функций.
JALR	UJ, Cx	rd, rs1, imm	Jump And Link Register. Косвенный переход. Прыгает по адресу $rs1 + offset$. Сохраняет адрес возврата в rd. Используется для возврата из функций или вызова по указателю.
Системные:			
FENCE		-	Memory Fence. Синхронизация порядка доступа к памяти
FENCE.I	I	-	Instruction-Fetch Fence. Обеспечивает согласованность между памятью данных и кэшем инструкций: гарантирует, что изменения кода в памяти (через store) будут видны процессору при последующей выборке инструкций
ECALL	I	-	Environment Call. Вызов системной функции (syscall). Передает управление ядру ОС (генерирует исключение)
EBREAK	I	-	Environment Break. Вызывает исключение для отладчика (breakpoint)

Таблица 10.62 – Расширение M: умножение и деление

Мнемокод команды	Формат	Операнды	Краткое описание
1	2	3	4
MUL	R	rd, rs1, rs2	Умножение с возвратом младших 32 бит результата
MULH	R	rd, rs1, rs2	Умножение с возвратом старших 32 бит результата 64-битного произведения
MULHSU	R	rd, rs1, rs2	Умножение знакового числа на беззнаковое с возвратом старших 32 бит результата
MULHU	R	rd, rs1, rs2	Умножение беззнакового числа на беззнаковое с возвратом старших 32 бит результата
DIV	R	rd, rs1, rs2	Деление (знаковое). Округление происходит в сторону нуля
DIVU	R	rd, rs1, rs2	Беззнаковое деление
REM	R	rd, rs1, rs2	Остаток от деления (знаковая операция)
REMU	R	rd, rs1, rs2	Беззнаковый остаток от деления

Таблица 10.63 – Расширение F: числа с плавающей запятой одинарной точности

Мнемокод команды	Операнды	Краткое описание
1	2	3
Загрузка/Сохранение:		
FLW	rd, rs1, imm	Загрузка слова с плавающей запятой
FSW	rs1, rs2, imm	Сохранение слова с плавающей запятой
Арифметические операции:		
FADD.S	rd, rs1, rs2	Сложение
FSUB.S	rd, rs1, rs2	Вычитание
FMUL.S	rd, rs1, rs2	Умножение
FDIV.S	rd, rs1, rs2	Деление
FSQRT.S	rd, rs1	Квадратный корень
FMIN.S/FMAX.S	rd, rs1, rs2	Минимум/Максимум
Комбинированные операции умножения-сложения:		
FMADD.S	rd, rs1, rs2, rs3	Вычисление $rd = (rs1 * rs2) + rs3$
FMSUB.S	rd, rs1, rs2, rs3	Вычисление $rd = (rs1 * rs2) - rs3$
FNMADD.S	rd, rs1, rs2, rs3	Вычисление $rd = -(rs1 * rs2) - rs3$
FNMSUB.S	rd, rs1, rs2, rs3	Вычисление $rd = -(rs1 * rs2) + rs3$
Сравнения:		
FLE.S	rd, rs1, rs2	Меньше или равно (устанавливает целочисленный флаг)
FLT.S	rd, rs1, rs2	Меньше (устанавливает целочисленный флаг)
FEQ.S	rd, rs1, rs2	Равно (устанавливает целочисленный флаг)
Преобразования:		
FCVT.W.S	rd, rs1	Преобразование float -> int (знаковое)
FCVT.WU.S	rd, rs1	Преобразование float -> int (беззнаковое)
FCVT.S.W	rd, rs1	Преобразование int -> float (знаковое)
FCVT.S.WU	rd, rs1	Преобразование int -> float (беззнаковое)
Перемещения и классификация:		
FMV.X.W	rd, rs1	Переместить биты float в целочисленный регистр
FMV.W.X	rd, rs1	Переместить биты из целочисленного регистра в float
FCLASS.S	rd, rs1	Классификация числа (получает класс числа, например, NaN, $\pm$ беск., $\pm$ норм., $\pm$ денорм., ± 0)
Управление состоянием (CSR):		
FRCSR	rd	Чтение регистра FCSR (регистр статуса и управления).
FSCSR	rd, rs1	Запись регистра FCSR (регистр статуса и управления).
FRFLAGS	rd	Чтение накопленных флагов исключений (fflags) регистра FCSR
FSFLAGS	rd, rs1	Запись fflags регистра FCSR
FRRM	rd	Считывание поля режима округления (frm) регистра FCSR
FSRM	rd, rs1	Запись поля режима округления (frm) регистра FCSR

Таблица 10.64 – Расширение C: сжатые инструкции (16-битные)

Мнемокод команды	Операнды	Краткое описание
1	2	3
Целочисленные:		
C.LW	rd	Загрузка 32-разрядного слова с плавающей запятой из памяти
C.SW	rs2	Сохранение 32-битного слова с плавающей запятой в память
C.LWSP	rd, offset(sp)	Загружает 32-битное значение из стека
C.SWSP	rs2, offset(sp)	Сохраняет 32-битное значение из регистра в стек
C.ADD	rd, rs2	Арифметическое сложение
C.ADDI	rd, imm	Складывает значение в rd с константой и записывает обратно в rd
C.ADDI16SP	imm	Добавление к sp (указателю стека) константы, кратной 16
C.ADDI4SPN	rd, imm	Вычисляет адрес $sp + imm$ и сохраняет его в регистр rd
C.NOP	–	Нет операции. Не меняет состояние регистров и ячеек памяти
C.SUB	rd, rs2	Арифметическое вычитание
C.XOR	rd, rs2	Логическое исключающее «ИЛИ»
C.AND	rd, rs2	Логическое «И»
C.OR	rd, rs2	Логическое «ИЛИ»
C.MV	rd, rs2	Перемещение
C.JR	rs1	Безусловный переход по адресу в регистре rs1
C.JALR	rd, rs1	Позволяет переходить на требуемый адрес путём модификации программного счётчика PC, при этом сохраняя адрес возврата
C.EBREAK	–	Вызывает исключение для передачи управления отладчику
C.J	pc, offset	Безусловный переход относительно текущего PC, адрес возврата не сохраняется
C.JAL	pc, offset	Безусловный переход относительно текущего PC с сохранением адреса возврата
C.BEQZ	rs1, offset	Команда условного перехода, если $rs1=0$
C.BNEZ	rs1, offset	Команда условного перехода, если $rs1 \neq 0$
C.SLLI	rd, imm	Логический сдвиг влево
C.SRLI	rd, imm	Логический сдвиг вправо
C.SRAI	rd, imm	Арифметический сдвиг вправо
C.LI	rd, imm	Загрузка малой знаковой константы в регистр
C.LUI	rd, imm	Загрузка константы в старшие биты регистра

Продолжение таблицы 10.64

1	2	3
С плавающей запятой:		
C.FLW	frd, offset(rs1)	Загрузка 32-битного float из памяти в регистр
C.FSW	frs2, offset(rs1)	Запись 32-битного float в память
C.FLWSP	frd, offset(sp)	Загрузка 32-битного float из стека в регистр
C.FSWSP	frs2, offset(sp)	Запись 32-битного float в стек
C.FLD	frd, offset(rs1)	Загрузка 64-битного double из памяти
C.FSD	frs2, offset(rs1)	Запись 64-битного double в память
C.FLDSP	frd, offset(sp)	Загрузка 64-битного double из стека
C.FSDSP	frs2, offset(sp)	Запись 64-битного double в стек

Подробное описание каждой команды и форматы команд приведены в документе «The RISC-V Instruction Set Manual Volume I: Unprivileged Architecture».

11 Конфигурируемый контроллер прерываний уровня платформы PLIC

11.1 Структура контроллера PLIC

Контроллер PLIC содержит один приемник прерываний (T), 100 источников прерываний от периферийных блоков микроконтроллера и поддерживает 16 уровней приоритета для каждого из источников прерываний.

На рисунке 11.1 представлена блок схема контроллера PLIC.

Условные обозначения:

- G – модуль интерфейсный (interrupt gateway);
- S – источник прерывания (interrupt source);
- T – приёмник прерывания (interrupt target);
- H – аппаратный поток (hart).




Рисунок 11.1 – Блок схема контроллера PLIC

11.2 Определения

Модуль интерфейсный – модуль, который подключает внешнюю линию прерывания и управляет битом ожидания прерывания внутри контроллера прерываний PLIC. Интерфейсная функция определяется установкой режима MODE источника прерывания. Модуль имеет в своем составе дополнительный блок синхронизации. Для каждого источника прерывания существует отдельный интерфейсный модуль interrupt gateway.

Источник прерывания представляет собой набор внутренних данных контроллера PLIC, которые определяют состояние прерывания. Каждому источнику прерывания назначается уникальный фиксированный идентификатор ID (номер вектора прерывания) в соответствии с таблицей 11.1.

Приёмником прерывания обычно выступает контекст аппаратного потока hart context (аппаратный поток, выполняющийся в определенном привилегированном режиме). С каждым приёмником прерывания связан отдельный набор внутренних данных контроллера PLIC.

11.3 Обзор функционирования

Цикл прерывания:

1 Состояние линии прерывания соответствует условию, определяемому настройкой режима MODE прерывания.

2 Устанавливается бит ожидания прерывания. Бит ожидания прерывания может быть очищен путем записи в соответствующий исходный регистр MODE или по событию «start of interrupt».

3 Устанавливается сигнал EIP для связанного приемника.

4 Запрос «Start of interrupt» обработчика прерываний вызывает переход в состояние «в обработке» («in service») ждущего прерывания с наивысшим приоритетом.

5 Когда обработчик завершает обработку прерывания, он отправляет сообщение «конец прерывания» («end of interrupt»).

11.4 Векторы прерываний

Каждый приёмник прерываний имеет EIP сигнал, который уведомляет о существовании разрешённого ждущего обработки прерывания. Сигнал EIP активируется только в случае, если значение приоритета ждущего прерывания строго выше установленного порога.

Таблица прерываний представляет собой перечень векторов, соответствующих определенным обработчикам прерываний, см. таблицу 11.1.

Т а б л и ц а 11.1 – Таблица прерываний

Номер вектора	Обозначение	Описание
1	WDT	Прерывание блока сторожевого таймера
2	RCU	Прерывание блока RCU
3	RTC	Прерывание блока часов реального времени
4	FLASH	Прерывание контроллера Flash-памяти
5	GPIOA	Прерывание порта GPIOA
6	GPIOB	Прерывание порта GPIOB
7	CAN0	Прерывание блока CAN, линия 0
8	CAN1	Прерывание блока CAN, линия 1
9	CAN2	Прерывание блока CAN, линия 2
10	CAN3	Прерывание блока CAN, линия 3
11	CAN4	Прерывание блока CAN, линия 4
12	CAN5	Прерывание блока CAN, линия 5
13	CAN6	Прерывание блока CAN, линия 6
14	CAN7	Прерывание блока CAN, линия 7
15	CAN8	Прерывание блока CAN, линия 8
16	CAN9	Прерывание блока CAN, линия 9
17	CAN10	Прерывание блока CAN, линия 10
18	CAN11	Прерывание блока CAN, линия 11
19	CAN12	Прерывание блока CAN, линия 12
20	CAN13	Прерывание блока CAN, линия 13
21	CAN14	Прерывание блока CAN, линия 14
22	CAN15	Прерывание блока CAN, линия 15

Продолжение таблицы 11.1

Номер вектора	Обозначение	Описание
23	DMA_CH0	Прерывание контроллера DMA по каналу 0
24	DMA_CH1	Прерывание контроллера DMA по каналу 1
25	DMA_CH2	Прерывание контроллера DMA по каналу 2
26	DMA_CH3	Прерывание контроллера DMA по каналу 3
27	DMA_CH4	Прерывание контроллера DMA по каналу 4
28	DMA_CH5	Прерывание контроллера DMA по каналу 5
29	DMA_CH6	Прерывание контроллера DMA по каналу 6
30	DMA_CH7	Прерывание контроллера DMA по каналу 7
31	DMA_CH8	Прерывание контроллера DMA по каналу 8
32	DMA_CH9	Прерывание контроллера DMA по каналу 9
33	DMA_CH10	Прерывание контроллера DMA по каналу 10
34	DMA_CH11	Прерывание контроллера DMA по каналу 11
35	DMA_CH12	Прерывание контроллера DMA по каналу 12
36	DMA_CH13	Прерывание контроллера DMA по каналу 13
37	DMA_CH14	Прерывание контроллера DMA по каналу 14
38	DMA_CH15	Прерывание контроллера DMA по каналу 15
39	CAP0	Прерывание блока захвата 0
40	CAP1	Прерывание блока захвата 1
41	CAP2	Прерывание блока захвата 2
42	TMR0	Прерывание таймера TMR0 общее
43	TMR0_PERIOD	Прерывание по периоду таймера TMR0
44	TMR0_CC0	Прерывание блока захвата/сравнения 0 TMR0
45	TMR0_CC1	Прерывание блока захвата/сравнения 1 TMR0
46	TMR1	Прерывание таймера TMR1 общее
47	TMR1_PERIOD	Прерывание по периоду таймера TMR1
48	TMR1_CC0	Прерывание блока захвата/сравнения 0 TMR1
49	TMR1_CC1	Прерывание блока захвата/сравнения 1 TMR1
50	TMR2	Прерывание таймера TMR2 общее
51	TMR2_PERIOD	Прерывание по периоду таймера TMR2
52	TMR2_CC0	Прерывание блока захвата/сравнения 0 TMR2
53	TMR2_CC1	Прерывание блока захвата/сравнения 1 TMR2
54	TMR3	Прерывание таймера TMR3 общее
55	TMR3_PERIOD	Прерывание по периоду таймера TMR3
56	TMR3_CC0	Прерывание блока захвата/сравнения 0 TMR3
57	TMR3_CC1	Прерывание блока захвата/сравнения 1 TMR3
58	I2C	Прерывание контроллера I2C
59	QEP	Прерывание квадратурного декодера
60	ADC_SEQ0	Прерывание секвенсора 0 блока АЦП
61	ADC_SEQ1	Прерывание секвенсора 1 блока АЦП
62	ADC_DC0	Прерывание компаратора 0 блока АЦП
63	ADC_DC1	Прерывание компаратора 1 блока АЦП
64	ADC_DC2	Прерывание компаратора 2 блока АЦП
65	ADC_DC3	Прерывание компаратора 3 блока АЦП

Продолжение таблицы 11.1

Номер вектора	Обозначение	Описание
66	SPI0	Общее прерывание контроллера SPI0
67	SPI0_RX	Прерывание SPI0 по заполнению FIFO
68	SPI0_TX	Прерывание SPI0 по опустошению FIFO
69	SPI0_RO	Прерывание SPI0 по переполнению буфера приемника
70	SPI0_RT	Прерывание SPI0 по таймауту приемника
71	SPI1	Общее прерывание контроллера SPI1
72	SPI1_RX	Прерывание SPI1 по заполнению FIFO
73	SPI1_TX	Прерывание SPI1 по опустошению FIFO
74	SPI1_RO	Прерывание SPI1 по переполнению буфера приемника
75	SPI1_RT	Прерывание SPI1 по таймауту приемника
76	UART0	Общее прерывание блока UART0
77	UART0_TD	Прерывание UART0 по окончании передачи
78	UART0_RX	Прерывание UART0 по заполнению FIFO
79	UART0_TX	Прерывание UART0 по опустошению FIFO
80	UART0_RT	Прерывание UART0 по таймауту приемника
81	UART0_E	Прерывание UART0 по ошибке
82	UART1	Общее прерывание блока UART1
83	UART1_TD	Прерывание UART1 по окончании передачи
84	UART1_RX	Прерывание UART1 по заполнению FIFO
85	UART1_TX	Прерывание UART1 по опустошению FIFO
86	UART1_RT	Прерывание UART1 по таймауту приемника
87	UART1_E	Прерывание UART1 по ошибке
88	PWM0	Общее прерывание блока ШИМ0
89	PWM0_HD	Прерывание схемы удержания блока ШИМ0
90	PWM0_TZ	Прерывание детектора аварий блока ШИМ0
91	PWM1	Общее прерывание блока ШИМ1
92	PWM1_HD	Прерывание схемы удержания блока ШИМ1
93	PWM1_TZ	Прерывание детектора аварий блока ШИМ1
94	PWM2	Общее прерывание блока ШИМ2
95	PWM2_HD	Прерывание схемы удержания блока ШИМ2
96	PWM2_TZ	Прерывание детектора аварий блока ШИМ2
97	RTC_ALARM1	Прерывание будильника 1 блока RTC
98	RTC_ALARM2	Прерывание будильника 2 блока RTC
99	RTC_BAT	Прерывание блока RTC при переходе на батарейное питание
100	RTC_POWEROK	Прерывание блока RTC при переходе на основное питание

11.5 Конфигурация прерываний

Карта регистров контроллера PLIC показана в таблице 11.2.

Т а б л и ц а 11.2 – Карта регистров контроллера прерываний PLIC

Адрес	Обозначение	Описание
0xFE000004	SRC_PRI[1]	Регистр уровня приоритета для источника прерываний 1 (WDT)
0xFE000008	SRC_PRI[2]	Регистр уровня приоритета для источника прерываний 2 (RCU)
...		
0xFE000190	SRC_PRI[100]	Регистр уровня приоритета для источника прерываний 100 (RTC_POWEROK)
...		
0xFE001000	INT_PEND[0]	Регистр ждущих прерываний для источников 1 – 31. Бит 0 всегда считывается как 0
0xFE001004	INT_PEND[1]	Регистр ждущих прерываний для источников 32 – 63
0xFE001008	INT_PEND[2]	Регистр ждущих прерываний для источников 64 – 95
0xFE00100C	INT_PEND[3]	Регистр ждущих прерываний для источников 96 – 100
...		
0xFE002000	INTEN[0]	Регистр разрешения прерываний для источников 1 – 31. Бит 0 всегда считывается как 0
0xFE002004	INTEN[1]	Регистр разрешения прерываний для источников 32 – 63
0xFE002008	INTEN[2]	Регистр разрешения прерываний для источников 64 – 95
0xFE00200C	INTEN[3]	Регистр разрешения прерываний для источников 96 – 100
...		
0xFE1F0004	SRC_MODE[1]	Регистр MODE для источника прерываний 1 (WDT)
0xFE1F0008	SRC_MODE[2]	Регистр MODE для источника прерываний 2 (RCU)
...		
0xFE1F0190	SRC_MODE[100]	Регистр MODE для источника прерываний 100 (RTC_POWEROK)
...		
0xFE200000	PRI_TRSHLD	Регистр порога приоритета для приемника прерываний
0xFE200004	START_END	Регистр начала/конца прерывания для приемника прерываний

Для каждого источника прерываний существует отдельный регистр SRC_PRI, позволяющий задать его приоритет. Контроллер прерываний поддерживает семь уровней приоритета прерываний. Приоритеты прерываний нумеруются с первого (низкий) по седьмой (высокий). После сброса приоритет прерывания имеет нулевое значение, что означает прерывание запрещено. Поэтому перед разрешением прерывания, необходимо обязательно сконфигурировать его приоритет.

Текущее состояние битов ожидания источника прерывания в ядре PLIC может быть считано из массива, организованного в виде 32 слов по 32 бита. Бит ожидания для идентификатора прерывания ID N хранится в бите (N mod 32) слова (N / 32). Бит 0 слова 0, который представляет собой несуществующий источник прерывания 0, всегда аппаратно обнулён. Биты ожидания, расположенные в регистрах INT_PEND, доступны только для чтения. Бит ожидания в ядре PLIC очищается после запуска обработки прерывания (по

событию «Start of interrupt») для соответствующего источника или после записи в регистр mode. Модуль gateway направляет новый запрос прерывания в ядро контроллера PLIC только после получения уведомления о том, что обработка предыдущего запроса прерывания из того же источника, завершена. Если источник прерывания, чувствительный к уровню, отключает прерывание после того, как ядро PLIC установит бит IP и прежде, чем прерывание будет обслужено, IP бит остается установленным и источник прерывания будет обслуживаться обработчиком, который затем должен будет определить, что устройство вызвавшее прерывание больше не требует обслуживания.

Регистр INTEN представляет собой битовую маску. Единица в i-ом бите указывает на разрешение отправки прерывания от (i – 1) источника в аппаратный поток исполнения; ноль – на запрет. После сброса PLIC значения всех битов в регистре INTEN равны 0. По готовности принимать прерывания, ПО должно разрешить обработку желаемых прерываний путем записи 1 в соответствующие биты регистра INTEN. Рекомендуется устанавливать в 1 только те биты INTEN, которые соответствуют действительно существующим источникам, подключенным к ядру, чтобы избежать появления прерываний от несуществующих источников.

Регистры SRC_MODE предназначены для настройки режима прерывания. Настройка режима для каждого источника прерывания определяет состояние линии прерывания, по которому устанавливается бит ожидания обработки прерывания. Запись в этот регистр очищает соответствующий бит ожидания обработки прерывания. Значение регистра после сброса равно 0. В таблице 11.3 приведены значения регистра SRC_MODE. При конфигурации прерываний в соответствующие регистры SRC_MODE должно быть записано значение 0x1, соответствующее прерыванию по высокому уровню. Для выключения прерывания в регистр SRC_MODE, соответствующий источнику прерывания, необходимо записать значение 0.

Т а б л и ц а 11.3 – Значения регистра SRC_MODE контроллера прерываний PLIC

Значение SRC_MODE	Обозначение	Описание
0x0	off	Прерывание выключено
0x1	high level	Прерывание по высокому уровню
0x2	low level	Прерывание по низкому уровню
0x3	rising edge	Прерывание по положительному фронту сигнала
0x4	falling edge	Прерывание по отрицательному фронту сигнала
0x5	dual edge	Прерывание по положительному или отрицательному фронту сигнала

Регистр порога приоритета PRI_TRSHLD определяет уровень приоритета прерывания, который может привести к активизации сигнала EIP, если источник прерывания находится в ожидании и включен. Значение по умолчанию в регистре PRI_TRSHLD равно нулю.

Чтение регистра начала/конца прерывания START_END возвращает ID ожидающего прерывания с наивысшим приоритетом, либо 0, если нет ожидающих прерываний. Успешный запуск прерывания также приводит к атомарной очистке соответствующего бита ожидающих прерываний источника прерываний.

Запись в регистр начала/конца прерывания приводит к завершению прерывания при выполнении двух условий:

- Записанное значение соответствует идентификатору источника прерывания, который в данный момент находится в работе;
- Этот источник прерывания включен.

11.6 Программная модель обработки внешних прерываний

Источник прерываний (interrupt source) через PLIC сигнализирует в ядро о наличии прерывания. После выполнения необходимых аппаратных проверок о допустимости выполнения прерываний и выбора наиболее приоритетного прерывания (при готовности нескольких прерываний), PLIC формирует сигнал `int_meip` к ядру, указывающий на наличие прерывания, готового к обработке. Сигнал `int_meip` подключается в CSR регистр `mpir` в бит MEIP (machine external interrupt pending, бит 11).

Если прерывания не запрещены (в регистре `mie` установлен бит MEIE и в регистре `mstatus` установлен бит MIE), управление передается в обработчик прерывания (выполняется переход на адрес обработчика прерываний), а в регистр `mcause` записывается «причина», т.е. тип источника, вызвавшего прерывание. Для внешних прерываний тип устанавливается в значение Machine external interrupt.

Для «взятия» внешнего прерывания на исполнение необходимо выполнить команду чтения по адресу MMR-регистра ICC. Эта транзакция сигнализирует в PLIC о том, что аппаратный поток принял прерывание к исполнению. После завершения обработки прерывания необходимо выполнить команду записи по адресу регистра ICC, что сигнализирует в PLIC о том, что обработка прерывания завершена.

Помимо использования модели обработки прерываний, описанной выше, для отслеживания наличия прерываний может быть использована модель опроса (poll model), в которой вместо «ожидания» появления прерывания и «запроса» исполнения программы в обработчик прерывания, ПО может самостоятельно проверять наличие запросов на прерывания путем чтения регистра IPM. ПО также может выполнять «взятие» прерывания на обработку путем чтения регистра ICC.

При использовании данной модели программирования надо учитывать, что чтение IPM не гарантирует, что последующее чтение ICC вернет прерывание с тем же номером. Последующее чтение ICC может вернуть прерывание с тем же номером или с другим номером, а также вернуть номер 0, указывающий на отсутствие прерывания.

12 Контроллер прямого доступа к памяти DMA

DMA передает данные между различными точками в адресном пространстве без вмешательства центрального процессора. DMA обычно используется для замены двух функций процессора: копирования в память и управления периферийными устройствами (обычно имеющих невысокую скорость приемопередачи, таких как SPI, UART и т.д.).

Управляющие регистры контроллера DMA приведены в приложении А.4.

Основные свойства и отличительные особенности:

- 16 каналов контроллера прямого доступа к памяти (DMA);
- арбитраж с приоритетом;
- настраиваемый контроллер прерываний;
- поддержка любого выравнивания адресов;
- поддержка выравнивания любого размера буфера передачи;
- поддержка связанных списков дескрипторов;
- поточное управление периферией;
- передача между периферией;
- изменение порядка следования байт;
- программное управление периферийными запросами;
- сторожевой таймер;
- приостановка и возобновление работы канала;
- набор регистров состояния для отладки.

Аппаратные источники запросов каналов контроллера DMA указаны в таблице 12.1.

Т а б л и ц а 12.1 – Аппаратные источники запросов каналов контроллера DMA

Номер	Аппаратный источник запросов	Описание
0	MEMORY	Источник – память (по умолчанию)
1	SPI0	Запрос модуля последовательного интерфейса SPI0
2	SPI1	Запрос модуля последовательного интерфейса SPI1
3	UART0	Запрос модуля приемопередатчика UART0
4	UART1	Запрос модуля приемопередатчика UART1
5	TMR0	Запрос таймера TMR0
6	TMR1	Запрос таймера TMR1
7	TMR2	Запрос таймера TMR2
8	TMR3	Запрос таймера TMR3
9	ADCSEQ0	Запрос секвенсора 0 блока АЦП
10	ADCSEQ1	Запрос секвенсора 1 блока АЦП
11	GPIOA	Запрос порта GPIOA
12	GPIOB	Запрос порта GPIOB
13	PWM0	Запрос блока ШИМ0
14	PWM1	Запрос блока ШИМ1
15	PWM2	Запрос блока ШИМ2
16	QEP	Запрос квадратурного декодера
17	CAP0	Запрос блока захвата 0
18	CAP1	Запрос блока захвата 1
19	CAP2	Запрос блока захвата 2
Примечание – Каждый из периферийных блоков имеет линии запросов как RX, так и TX. Исключения составляют секвенсоры блока АЦП (ADCSEQn) имеющие только RX запросы.		

Схема формирования запросов к каналам контроллера DMA приведена на рисунке 12.1. Для передачи данных должны быть сформированы как запрос на чтение (RX), так и запрос на запись (TX). Источником запроса может быть периферийный блок, память (MEMORY) и программное управление с помощью регистров PER_TX_CTRL / PER_RX_CTRL. Запросы RX и TX от памяти (MEMORY) формируются автоматически.




Рисунок 12.1 – Формирование запросов к каналам DMA

12.1 Режимы работы

Режим работы определяет, как каналы используют шины чтения и записи AXI. Если для контроллера DMA выбран совместный режим работы (установлен бит JOINT_MODE в регистре CONTROL), то каждый канал может настроен на работу в обычном (независимом) или в совместном режиме (при установленном бите JOINT в регистре CH[n].STATIC2).

Обычный режим

Реализован независимый арбитраж операций чтения и записи. Операции чтения на шине AXI не будут напрямую блокироваться ожиданием завершения операций записи.

Каждый канал будет работать следующим образом:

- 1) Канал вычисляет размеры следующих пакетов чтения и записи в соответствии с AXI, адресом и программными ограничениями;
- 2) Канал будет выполнять пакетное чтение до тех пор, пока внутренний буфер данных не будет заполнен или до получения полного запрашиваемого объема данных;

3) Канал будет выполнять пакетную запись до тех пор, пока данные для нее присутствуют во внутреннем буфере.

Этот режим наиболее эффективен, когда:

- пакеты чтения и записи каналов имеют разный размер (например, при передаче данных с периферийных устройств на DRAM);
- ведомые устройства на шине AXI имеют длительное или непредсказуемое время отклика;
- несколько каналов работают одновременно, и главной целью является общая производительность.

Преимущества:

- максимальная общая производительность для вышеуказанных случаев.

Недостатки:

- канал не начнет пакетную запись до тех пор, пока не поступят считанные данные, это может приводить к большой задержке, ограниченность объема внутреннего буфера данных может негативно сказываться на пропускной способности;
- при использовании адресов чтения или записи, которые не выровнены по размеру внутреннего буфера данных (64 байт), максимальная длина пакетных доступов по шине AXI будет составлять половину размера буфера данных.

Чтобы достичь максимальной пропускной способности независимо от выравниваний, контроллер начнет с одиночных доступов по шине AXI до достижения выровненного адреса (в соответствии с разрядностью передаваемых данных), откуда возможны пакетные доступы с размером, соответствующим ширине шины AXI (32 бита).

При расчете длины пакета учитывается следующее:

- не пересекает границу адреса в 4 Кбайта (ограничение AXI);
- не превышает значения, установленного в регистре BURST_MAX_SIZE;
- не превышает размер FIFO;
- ширина пакета должна быть выровнена по адресу пакета.

Совместный режим

При выборе этого режима работы будет использован один арбитр как для операций чтения, так и для операций записи. Этот режим используется для каналов, которые выполняют операции чтения и записи в одинаковом темпе. Текущий канал занимает шину AXI как на чтение, так и на запись и выполняет прямую передачу считанных данных для записи. При работе в этом режиме настройка канала выполняется только в регистрах чтения, и они влияют как на операции чтения, так и на операции записи.

Каждый канал будет работать следующим образом:

- 1) Канал будет считывать отдельные пакеты до тех пор, пока не достигнет согласованного адреса, с которого он сможет выполнять запрошенные пакеты;
- 2) Канал будет записывать одиночные пакеты до тех пор, пока не достигнет согласованного адреса, с которого он сможет выполнять запрошенные пакеты;
- 3) Канал переходит в стадию совместного использования, на этой стадии канал будет считывать и записывать одновременно по обеим шинам AXI;
- 4) Канал будет выполнять одиночные пакеты, чтобы завершить работу с оставшимися последними байтами.

Этот режим наиболее эффективен, когда:

- ведомые устройства на шине AXI чтения и записи работают пакетами одинакового размера (обязательно).

- у ведомого устройства на шине AXI нет большой задержки в выполнении доступов (циклы ожидания на шине чтения останавливают шину записи и наоборот).
- необходимо передать большой объем данных.

Совместный режим не подходит для обслуживания периферийных устройств.

Преимущества:

- уменьшенная задержка, повышенная производительность.
- максимальный размер пакета не ограничен независимо от выравниваний и размера внутреннего буфера данных. Максимальная поддерживаемая длина пакета составляет 16 доступов (64 байта для 32 разрядной шины данных).

Недостатки:

- хотя использование одного и того же канала в совместном и обычном режимах возможно, они не являются эффективным, поскольку переходе с совместного режима работы канала на обычный выполняется через стадию очистки;
- каналы, которые работают в обычном режиме, по-прежнему могут использовать только один арбитр, если контроллер DMA переведен в совместный режим.

В совместном режиме каждый канал будет выдавать одиночные пакеты чтения и записи до тех пор, пока не станет возможным выдавать пакеты, равные по длине значению поля BURST_MAX. Затем канал перейдет в совместную фазу, выполняя одновременные пакетные чтения и записи. В конце, если во внутреннем буфере всё еще остаются данные, канал снова переходит на передачу пакетов меньшего размера.

Примечание – При использовании совместного режима размер внутреннего буфера канала (глубина FIFO составляет 8 32 битных записей) не накладывает ограничений на длину пакетных доступов по шине AXI. Но может ограничивать длину пакетов на начальной и конечной стадиях канала (если совместные пакетные передачи невозможны).

Примечание – Пакетные доступы, которые пересекают границу в 4 Кбайт, запрещены спецификацией шины AXI. Совместный режим будет отключен, когда передача дойдет до этого адреса, будь то чтение или запись. Такая пакетная запись будет разделена надвое. Совместный режим будет возобновлен после пересечения границы.

12.2 Дескрипторы DMA

Дескриптор DMA состоит из четырех 32-разрядных полей. Каждый канал хранит текущий дескриптор в своих регистрах SRC_PTR, DST_PTR, NDTL, CONFIG. Дескриптор канала может быть настроен непосредственно с помощью записи упомянутых выше регистров по шине APB3 или канал может загрузить дескриптор, считав его через запрос по шине AXI. Поля дескриптора DMA описаны в приложении A.4 «Регистры контроллера прямого доступа к памяти DMA».

12.3 Цепочки дескрипторов DMA

Цепочки дескрипторов DMA – это связанные списки дескрипторов, которые могут быть размещены в любом месте памяти. Когда канал завершит выполнение своего текущего дескриптора, если поле CMD_LAST регистра CH[n].CONFIG равно 0, блок управления каналом считает следующий дескриптор по шине AXI с адреса, указанного в поле NEXT_ADDR регистра CH[n].CONFIG. Если значение CMD_LAST равно 1, канал остановится.

Первый дескриптор может быть записан непосредственно в регистры дескриптора канала, но предпочтительней записать всю цепочку дескрипторов в память и установить в текущем дескрипторе NEXT_ADDR, который указывает на начало списка, выставив нулевой размер буфера передачи данных.

Последовательность настройки:

- 1) Запишите цепочку дескрипторов в память;
- 2) В регистре CH[n].NDTL установите BUFFER_SIZE = 0;
- 3) В регистре CH[n].CONFIG установите CMD_SET_INT = 0, CMD_LAST = 0 и NEXT_ADDR = адресу первого дескриптора в памяти.

Примечание – NEXT_ADDR должен быть выровнен по размеру дескриптора (16 байт).

Списки команд могут использоваться для двух целей:

- 1) Разборка – Сборка. Когда система выделяет большие блоки памяти, память является непрерывной в виртуальном адресном пространстве, но ограниченной в физическом адресном пространстве. Список пар адрес-размер в процессе распределения может быть записан в память в виде списка команд DMA, позволяющих DMA передавать все эти фрагменты данных без вмешательства центрального процессора.

Пример – Распределенный список, представляющий собой блок памяти объемом 20 КБ, фрагментированный на пять страниц объемом по 4 КБ. После записи последней страницы в списке указано выдать процессору прерывание по завершению.

- 2) Циклические буферы для управления периферией. При обслуживании периферийных устройств рекомендуется использовать, по крайней мере, двойные буферы для хранения периферийных RX или TX-данных. Циклические буферы можно легко настроить, создав зацикленный список команд.

12.4 Запросы от периферийных модулей

DMA является очень простым и эффективным способом обслуживания периферийных устройств с минимальным вмешательством центрального процессора. Это особенно полезно при работе с медленными устройствами. Обычно периферийные устройства являются либо приемными, либо передающими и содержат FIFO фиксированной ширины.

Конфигурация канала для периферийного управления (данный пример для принимающего периферийного устройства, передающее периферийное устройство конфигурируется точно так же, просто замените RX на TX, а RD на WR):

- 1) Настройте канал на выдачу пакетов, соответствующих функциональности его периферийного устройства. Запишите количество байт в каждом пакете в поле RD_BURST_MAX регистра CH[n].STATIC0 для RX (STATIC1 для TX). Если требуется, измените значение поля RD_TOKENS, определяющее максимальное количество последовательных пакетов, которые будут выдаваться при каждом обслуживании периферийного устройства.

- 2) Установите номер периферийного устройства в поле RD_PER_NUM регистра для RX. Если периферийному блоку на сброс отработанного запроса требуется больше 1 такта, то занесите соответствующее значение в поле RD_PER_DELAY (оказывает эффект только при значении RD_TOKENS больше 1).

12.5 Передача между периферийными устройствами

Возможна передача с периферийного устройства на периферийное устройство. Настраивается как обычная передача с периферийного устройства, устанавливая периферийные регистры, как для чтения, так и для записи. Нет никаких ограничений в отношении различных размеров пакетов для периферийных устройств RX и TX-передачи.

12.6 Арбитраж

Арбитраж каждого канала может происходить в двух режимах: независимом для чтения и записи и совмещённом. Режим арбитража задаётся в регистре CONTROL. В независимом режиме DMA использует два отдельных арбитра для операций чтения и записи. В совместном режиме, арбитраж происходит с использованием одного арбитра.

Контроллер DMA имеет настройки, которые определяют количество передач по шине AXI до повторения арбитража (перearбитража). Это значение задается полями RD_TOKENS для чтения в регистре STATIC0 и WR_TOKENS для записи в регистре STATIC1. Количество пакетных транзакций по шине AXI одного канала до перearбитража при этом равно значениям в этих полях.

Приоритет

При проведении арбитража определяется канал для обслуживания в следующем цикле DMA. На выбор следующего канала влияют:

- номер канала;
- уровень приоритета, присвоенного каналу.

Каждому каналу может быть присвоен уровень приоритета по умолчанию или высокий. Изменение уровня приоритета осуществляется установкой соответствующего бита CNi (i – номер канала) в регистрах RD_PRIORITY и WR_PRIORITY.

После окончания транзакции чтения/записи DMA контроллер выбирает следующий для обслуживания канал из всех включенных каналов. Рисунок 12.2 иллюстрирует процесс выбора следующего канала для обслуживания.




Рисунок 12.2 – Алгоритм выбора (полинга) следующего канала для обслуживания

12.7 Глубина прерывания

Не редка ситуация, когда ядру может потребоваться много времени, прежде чем очередь выполнения дойдет до кода обработки прерывания. В таких случаях канал может успеть выполнить несколько дескрипторов до того, как процессор получит возможность обработать прерывание завершения работы канала. Для корректной обработки подобных ситуаций в поле INT_COUNT регистра COUNT сохраняется количество необслуженных прерываний. После очистки прерывания завершения работы канала, если имеются ожидающие прерывания ($INT_COUNT > 1$), прерывание завершения работы канала будет установлено повторно.

12.8 Программное управление периферийным запросом

Каналом можно управлять непосредственно программным способом, задействовав механизм управления периферийными запросами (см. рисунок 12.1).

Формирование запроса записи (TX):

- 1) Для работы канала в поле WR_PER_NUM регистра STATIC4 записывается номер периферийного блока, при этом поле RD_PER_NUM содержит 0.
- 2) Программное обеспечение записывает данные в область памяти, откуда они будут считаны (например, область ОЗУ).
- 3) DMA вычитывает данные в буфер данных канала, но не записывает их.
- 4) Фактическая запись в регистры периферийного блока будет осуществлена только после установки соответствующего бита в регистре PER_TX_CTRL (формирование TX-запроса).
- 5) DMA записывает данные, очищая соответствующий бит в регистре PER_TX_CTRL.

Формирование запроса чтения (RX):

- 1) Для работы канала в поле RD_PER_NUM регистра STATIC4 записывается номер периферийного блока, при этом поле WR_PER_NUM содержит 0.
- 2) Когда регистры периферийного модуля готовы к считыванию, программное обеспечение устанавливает соответствующий бит в регистре PER_RX_CTRL (формирование RX-запроса).
- 3) DMA копирует данные из регистра периферийного блока по указанному адресу, очищая соответствующий бит в регистре PER_RX_CTRL.

12.9 Тайм-ауты AXI

Тайм-ауты могут выдаваться на всех пяти шинах AXI (AW, W, B, AR, R). В случае, если какая-либо из этих шин не отвечает в течение 1024 тактов, соответствующий канал выдаст прерывание по тайм-ауту. Таким образом, прерывание не только указывает на то, что ведомое устройство не отвечает, но и указывает, какой канал отправил запрос.

12.10 Сторожевой таймер

Сторожевой таймер проверяет каждый активный канал (включенный и не заверченный) в циклическом порядке. Если проверяемый канал не начнет работать в течение 2048 циклов, по нему будет выдано прерывание по тайм-ауту.

12.11 Ограничение тактирования

Для снижения динамической потребляемой мощности реализовано отключение тактирования каналов, для которых не установлен соответствующий номеру канала бит в

регистре CH_ENABLE (после сброса ни один из каналов не тактируется). Запись в регистры отключенного канала игнорируется, чтение возвращает 0.

12.12 Ограничение ожидающих выполнения команд AXI

Количество одновременных команд AXI, которое разрешается выставить каналу до получения ответов на предыдущие запросы, может быть ограничено с помощью полей RD_OUTS_MAX и WR_OUTS_MAX регистров STATIC0 и STATIC1. Рекомендуется ограничить это значение для каналов с низким приоритетом.

12.13 Изменение порядка следования байт

Каждый канал может манипулировать записываемыми данными для поддержки little endian / big endian портов. Перестановка байтов настраивается в поле END_SWAP регистра CH[n].STATIC2. Поддерживается перестановка байтов в пределах 16 или 32-битных данных.

Ограничения

Следующие параметры должны быть выровнены в соответствии с размером переставляемых байтов: RD_ADDR, WR_ADDR, BUFFER_SIZE, FRAME_WIDTH.

Пример – Если значение END_SWAP равно 1 (перестановка в пределах 16 бит), приведенные выше параметры должны быть выровнены по границе в 16 бит.

12.14 Логгер ошибочных передач

Каждый канал содержит логгер ошибок по AXI шине. При их возникновении или по тайм-ауту начальный адрес пакетных транзакции на чтение или запись будет занесен в регистры CH[n].ERR_RD_ADDR и CH[n].ERR_WR_ADDR соответственно. Выбор события для логирования осуществляется в регистре CH[n].ERR_STOP. В случае настройки цепочки дескрипторов и возникновении ошибки, исполнение текущего дескриптора прекращается и автоматически происходит переход к следующему.

Таблица 12.2 – Регистры логгера ошибок

Имя регистра	Описание			
ERR_STOP	Позиция	Имя поля	Тип	Описание
	0	Reserved	RO	Зарезервировано
	1	RD_SLVERR	RW	Если установлен, останавливает выполнение транзакций DMA на чтение и запись при возникновении этого события
	2	WR_SLVERR	RW	
	3	RD_DECERR	RW	
	4	WR_DECERR	RW	
	5	OVERFLOW	RW	Не реализовано
	6	UNDERFLOW	RW	Не реализовано
	7	TIMEOUT_R	RW	Если установлен, останавливает выполнение транзакций DMA на чтение и запись при возникновении этого события
	8	TIMEOUT_AR	RW	
	9	TIMEOUT_B	RW	
	10	TIMEOUT_W	RW	
	11	TIMEOUT_AW	RW	
	12	WDT_TIMEOUT	RW	
	31:13	Reserved	RO	Зарезервировано

Продолжение таблицы 12.2

Имя регистра	Описание
ERR_RD_ADDR	Захватывается адрес на чтение в AXI burst транзакции во время которой произошло одно из событий, флаг которого установился в CH[n].INT_RAWSTAT: RD_SLVERR, RD_DECERR, TIMEOUT_R, TIMEOUT_AR, TIMEOUT_WDT. Регистр только для чтения (RO), сбрасывается в «0» при очистке флага, вызвавшего событие записью в регистр CH[n].INT_CLEAR
ERR_WR_ADDR	Захватывается адрес на запись в AXI burst транзакции во время которой произошло одно из событий, флаг которого установился в CH[n].INT_RAWSTAT: WR_SLVERR, WR_DECERR, TIMEOUT_B, TIMEOUT_W, TIMEOUT_AW, TIMEOUT_WDT. Регистр только для чтения (RO), сбрасывается в «0» при очистке флага, вызвавшего событие записью в регистр CH[n].INT_CLEAR

12.15 Сценарии настройки

Общая конфигурация

Первоначально, исходя из сценариев использования DMA, нужно определить режим работы контроллера (поле JOINT_MODE регистра CONTROL). Если в основном требуется пересылка больших блоков памяти, то предпочтение следует отдать совместному режиму работы. Для обслуживания периферийных модулей стоит оставить обычный режим с двумя арбитрами, один из которых отвечает за поток чтения, а второй за поток записи.

Настройка и запуск канала

Все каналы полностью независимы и не используют общих регистров конфигурации. Настройка канала в основном состоит из двух частей: статической конфигурации и дескриптора. Статическая конфигурация содержит информацию, которая не меняется в течении работы, дескриптор содержит текущую активность канала.

Как правило, настройка канала состоит из:

- 1) включения тактирования канала;
- 2) настройки статических регистров;
- 3) настройки контроллера прерываний;
- 4) настройки дескриптора или цепочки дескрипторов;
- 5) включения канала, если он неактивен (сброшен регистр CH[n].CH_ACTIVE);
- 6) запуска канала (записью подходящего значения в CH_START или в регистр канала CH[n].CH_START).

Остановка канала

Канал будет работать до тех пор, пока не выполнит свой последний дескриптор, затем самостоятельно остановится. После этого значения полей CH_RD_ACTIVE и CH_WR_ACTIVE регистра CH[n].CH_STATUS будут равны 0. Канал можно остановить, сбросив бит CH_ACTIVE регистра CH[n].CH_ACTIVE. Позже работу канала можно возобновить, снова установив бит CH_ACTIVE.

Перезапуск канала

Чтобы перезапустить канал, необходимо выполнить последовательность выполнения операций:

- 1) Остановите канал, сбросив бит CH_ACTIVE в регистре CH[n].CH_ACTIVE;
- 2) Заново включите канал, записав 1 в регистр CH[n].CH_ACTIVE;
- 3) Запустите канал, записав 1 в регистр CH[n].CH_START.

Обработка прерываний

Когда процессор получает прерывание, он уже должен знать, к какому биту шины прерываний он подключен.

Необходимо выполнить следующие действия:

- 1) Прочитайте регистр CH_INTSTAT, чтобы выяснить, какой канал вызвал прерывание (не исключена ситуация, когда несколько каналов могут ожидать обработки);
- 2) Прочитайте регистр CH[n].INT_STATUS соответствующего канала, чтобы определить, какое прерывание обрабатывать;
- 3) Выполните необходимые действия;
- 4) Сбросьте прерывание, записью подходящего значения в соответствующий регистр CH[n].INT_CLEAR.

Последовательность отключения питания

Для отключения питания DMA:

- 1) Сбросьте регистр CH[n].CH_ACTIVE для всех активных каналов (это остановит канал при завершении текущих ожидающих транзакций) или установите бит CMD_LAST регистра CH[n].CONFIG во всех активных каналах (это остановит канал при завершении обработки текущего буфера передачи).
- 2) Дождитесь установки состояния ожидания (регистр IDLE).
- 3) DMA готов к отключению питания.

13 Порты ввода-вывода GPIO

В состав микроконтроллера входят два порта ввода-вывода: А (16-разрядный), В (15-разрядный). Структуры портов и функционирования – идентичны.

Управляющие регистры портов GPIO приведены в приложении А.5.

Каждый цифровой вывод порта микроконтроллера может использоваться как двунаправленный вывод общего назначения (режим GPIO). Помимо этого, все выводы имеют альтернативную функцию (или функции).

Выводы порта GPIO В0-В3 также являются входами блока АЦП. Вход АЦП не является альтернативной функцией, он активен постоянно. Для минимизации влияния на измерения блока АЦП, при его работе не следует переключать вывод или использовать его в режиме альтернативной функции.

По умолчанию порты находятся в сбросе и не тактируются. Активировать порты можно с помощью соответствующих бит регистров CGCFGANB, RSTDISANB блока RCU.

Порт GPIOA по умолчанию включен и сконфигурирован для подключения к микроконтроллеру через интерфейс JTAG. На выводах с альтернативной функцией интерфейса JTAG по умолчанию активны подтяжки в регистре PULLMODE.

13.1 Функционирование порта

Полученные данные сохраняются в регистре DATA порта. Данные для передачи записываются в регистр DATAOUT порта. Существует возможность модификации состояния регистра DATAOUT путем записи единиц в регистр DATAOUTSET для установки соответствующих бит, в регистр DATAOUTCLR – для сброса бит, в регистр DATAOUTTGL – для инверсии бит.

Примечание – Регистр DATAOUTTGL, а также все регистры xxxCLR предназначены для изменения конфигурации порта одной записью. Использование операции чтение-модификация-запись с любым из этих регистров может привести к нежелательным результатам, влияющим на другие биты регистра.

На рисунке 13.1 приведена структурная схема вывода цифрового порта микроконтроллера. Схемы всех выводов идентичны.




Рисунок 13.1 – Структурная схема вывода цифрового порта микроконтроллера

Схема состоит из двунаправленной площадки вывода, фильтра входных сигналов, мультиплексора выбора номера альтернативной функции, мультиплексора выбора режима работы (режим GPIO либо режим альтернативной функции).

Для каждого вывода задается режим работы, номер альтернативной функции, режим подтяжки, а также производится настройка порта на работу в режиме с открытым стоком/исток. Для работы с периферийными блоками включается режим альтернативной функции. Входной сигнал может подаваться для дальнейшей обработки как напрямую (асинхронный вход), так и проходить обработку через фильтр.

После сброса все выводы конфигурируются как выводы общего назначения (режим GPIO) и находятся в третьем состоянии.

Выбор режима подтяжки конфигурируется регистром PULLMODE. Выводы, используемые для работы интерфейса JTAG, а также вывод SERVEN изначально имеют подтяжки. Регистр PULLMODE включает подтяжку для выводов A4, A7 к уровню GND (Pull-down), а для выводов A2, A3, A5, A6 к уровню логической единицы (Pull-up).

Сопrotивление внутренних резисторов подтяжки Pull-up в диапазоне от 27 кОм до 65 кОм, типовое – 40 кОм. Сопrotивление внутренних резисторов подтяжки Pull-down в диапазоне от 31 кОм до 84 кОм, типовое – 48 кОм.

Разрешение работы выходных каскадов определяется состоянием бит регистра OUTENSET (для сброса установленных бит следует записать единицы в регистр OUTENCLR), а их режимы («push-pull», открытый сток/исток) состоянием полей в регистре OUTMODE. В режимах открытый сток/исток управление состоянием вывода осуществляется регистрами DATAOUT, DATAOUTCLR, DATAOUTSET, DATAOUTTGL, при этом режим выхода должен быть отключен записью в регистр OUTENCLR.

В таблице 13.1 представлены настройки регистров ALTFUNCSET, OUTENSET, OUTMODE для каждого из режимов работы вывода порта.

Т а б л и ц а 13.1 – Режимы работы вывода порта

Режим	ALTFUNCSET	OUTENSET	OUTMODE
Digital Input / Analog Input	0	0	00 (Push-Pull)
Output Push-Pull	0	1	00 (Push-Pull)
Output OpenDrain	0	0	01 (Open Drain)
Output OpenSource	0	0	10 (Open Source)
AltFunc Push-Pull	1	1	00 (Push-Pull)
AltFunc OpenDrain	1	0	01 (Open Drain)
AltFunc OpenSource	1	0	10 (Open Source)
П р и м е ч а н и е – Для сброса установленных бит следует записать единицы в регистры ALTFUNCCLR и OUTENCLR.			

13.2 Режим альтернативных функций

Для перевода желаемого вывода порта в режим альтернативной функции необходимо установить соответствующий бит в регистре ALTFUNCSET порта. Для отключения альтернативной функции нужно записать единицу в соответствующий бит регистра ALTFUNCCLR. Выбор номера альтернативной функции порта осуществляется с помощью регистра ALTFUNCNUM. Каждому выводу соответствуют два бита регистра.

Входы и выходы периферийных блоков в процессе работы коммутируются с выводами микроконтроллера при условии, что для этих выводов включен режим альтернативной функции. В связи с этим периферийный блок может передавать информацию на несколько выводов одновременно. В то же время прием информации может осуществляться только с одного вывода, во избежание конфликтов уровней сигналов (для этого дополнительно предусмотрена система приоритета альтернативных


функций). Количество выводов, сигналы с которых могут быть переданы на периферийный блок, для каждого блока различно.

Указанные правила программирования выводов для приема данных распространяются на все периферийные блоки.

Ко всем площадкам выводов подключены входные фильтры. На рисунке 13.2 показана структурная схема фильтра вывода порта.

Дополнительно есть возможность включения накопления трех или шести отсчетов входного сигнала для помехоустойчивости вывода. Если результаты всех отсчетов совпадают, сигнал передается дальше по схеме, в противном случае состояние сигнала не меняется. Временные интервалы между отсчетами задаются в количестве тактов системной частоты посредством регистра QUALSAMPLE. Временной интервал задается один для всех выводов порта.

Одновременно оба режима активными быть не могут – при установленных единицах в одних и тех же разрядах SYNCSET и QUALSET сигнал будет проходить напрямую с входа фильтра на его выход.



13.4 Прерывания

Схема вывода позволяет также осуществлять гибкое управление прерываниями и задавать, по какому аппаратному событию генерировать прерывание (по какому фронту или уровню). При возникновении прерывания в регистре INTSTATUS устанавливается соответствующий флаг, и выставляется прерывание в контроллере прерываний PLIC.

Прерывание может быть сброшено программно, записью единицы в соответствующий бит регистра INTSTATUS. Для разрешения прерывания вывода порта следует записать единицу в соответствующий выводу бит регистра INTENSET, а для запрета прерывания – единицу в бит регистра INTENCLR.

Для задания типа события (уровень или фронт), по которому генерируется прерывание, используется регистр INTTYPESET, для задания полярности (низкий/высокий уровень или положительный/отрицательный фронт) используется INTPOLSET, а для сброса настроек – INTTYPECLR и INTPOLCLR соответственно.

Существует возможность организации прерывания по обоим фронтам – сначала необходимо задать тип прерывания – фронт (запись в INTTYPESET), а затем записать соответствующие единицы в INTEDGESET. В этом режиме состояние регистра полярности INTPOLSET игнорируется. Отключить режим генерации прерывания по обоим фронтам можно записью в INTEDGECLR, в таком случае для генерации в дальнейшем будет использована текущая настройка полярности (регистр INTPOLSET).

В режиме прерывания по уровню состояние регистра INTEDGESET не влияет на их генерацию.




Рисунок 13.3 – Структурная схема блока генерации прерываний

13.5 Генерация аппаратных запросов

Кроме генерации прерываний, порты также имеют возможность генерации запросов к другой периферии. Генерация запроса происходит по условиям возникновения прерывания на выбранном выводе, при этом не важно, маскировано само прерывание или нет (состояние INTENSET), влияние оказывают только настройки генерации прерывания (INTTYPESET, INTPOLSET, INTEDGESET).

Для того чтобы в соответствии с настройками прерывания генерировался запрос к контроллеру DMA, необходимо осуществить запись единиц в DMATXREQSET/DMARXREQSET. Отключение генерации запросов к контроллеру DMA осуществляется через DMATXREQCLR/DMARXREQCLR.

Для того чтобы в соответствии с настройками прерывания сгенерировался запрос начала преобразования АЦП, необходимо осуществить запись единиц в ADCSOCSET.

Отключение генерации запросов начала преобразования АЦП осуществляется через регистр ADCSOCLR.

Для того чтобы в соответствии с настройками прерывания сгенерировался запрос RXEV к ядру, необходимо осуществить запись единиц в RXEVSET. Отключение генерации запросов RXEV к ядру осуществляется через RXEVCLR.

13.6 Механизм блокировки конфигурации

Для защиты конфигурации выводов от несанкционированного изменения реализован механизм блокировки.

Блокировка конфигурации осуществляется записью соответствующих единиц в регистр LOCKSET, сброс блокировки – в регистр LOCKCLR. При включенной блокировке игнорируется запись во все биты и поля настройки маскированных выводов – доступны для записи лишь регистры INTSTATUS и QUALSAMPLE.

По умолчанию все выводы являются разблокированными, а запись в регистры LOCKSET/LOCKCLR игнорируется. Для того чтобы сделать доступными для изменения регистры LOCKSET/LOCKCLR, необходимо в регистр LOCKKEY занести значение ключа ADEADBEEh. Если необходимо снова защитить от изменений регистры LOCKSET/LOCKCLR, то достаточно записать в LOCKKEY любое значение, отличное от ключа.

Текущий статус защиты регистров LOCKSET/LOCKCLR можно узнать, прочитав регистр LOCKKEY – значение 0000_0001h соответствует снятой защите, 0000_0000h – установленной.

13.7 Механизм маскирования

Для управления состоянием выводов порта дополнительно используется механизм маскирования. Он позволяет устанавливать желаемый уровень сигнала на нужном выводе, не затрагивая состояние других выводов. 16-разрядный порт условно разбивается на старший байт и младший байт. Для доступа по маске к младшему байту используется массив регистров MASKLB, а к старшему – MASKHB.

Каждый массив состоит из 256 регистров, каждый регистр имеет порядковый номер (от 00h до FFh), который является маской. Так, например, для порта A выделены две области памяти с адресами: 4001_0400h – 4001_07FCh для младшего байта и 4001_0800h – 4001_0BFCh для старшего байта. Биты с 9 по 2 адреса являются маской. Таким образом, адресу 4001_0400h соответствует маска 00h (MASKLB[0x00]), адресу 4001_0404h – 01h (MASKLB[0x01]) и т. д.

Для того чтобы изменить состояние выводов порта с использованием маски, нужно записать новое значение в соответствующий элемент массива (MASKLB или MASKHB) с порядковым номером, совпадающим со значением маски.

Разряды порта, закрытые «нулями» маски, останутся неизменными, а остальные примут новые значения. На рисунке 13.4 показан механизм маскирования младшего байта порта A.




Рисунок 13.4 – Механизм изменения состояния младшего байта порта A с маскированием

Для изменения 0, 1, 6 и 7 битов регистра порта нужно использовать маску 1100_0011b. Эта маска является частью (биты с 9 по 2) адреса 4001_070Ch. Новое значение XX90h данных, которое требуется передать в порт (при этом старший байт числа не важен), нужно записать в ячейку с адресом 4001_070Ch. Далее это значение будет аппаратно маскировано и размещено в регистре порта DATAOUT.

Аналогично выполняется маскирование старшего байта, см. рисунок 13.5. Разница лишь в том, что в данном случае берется старший байт нового значения, а младший не важен.




Рисунок 13.5 – Механизм изменения состояния старшего байта порта A с маскированием

14 Таймеры TMR

Микроконтроллер содержит четыре блока 32-разрядного таймера TMR.

TMR – 32-разрядный таймер/счетчик с устройством захвата/сравнения. Таймер поддерживает захваты/сравнения, выход ШИМ и выдержку временных интервалов. Обладает обширными возможностями прерываний, которые могут быть сгенерированы как при переполнении счетчика, так и от регистров захвата/сравнения. Таймер TMR имеет внешний вывод, подключаемый через альтернативные функции портов GPIO. Так, сигнал TMRx_IO – вход/выход блока CAPCOM, входящего в состав таймера.

Управляющие регистры таймеров приведены в приложении А.6.

Характеристики таймера:

- 32-разрядный таймер/счетчик с 4-мя режимами работы;
- конфигурируемый источник тактового сигнала;
- блок захвата/сравнения.

Структурная схема таймеров представлена на рисунке 14.1.




Рисунок 14.1 – Структурная схема таймеров TMR

14.1 Функционирование таймера

32-разрядный таймер-счетчик COUNT

Регистр таймера-счетчика COUNT инкрементируется или декрементируется (в зависимости от режима работы) по переднему фронту тактового сигнала. Счетчик может быть считан или записан программно. Кроме того, таймер может генерировать прерывания при переполнении. Регистр COUNT очищается установкой бита CLR регистра CTRL. Бит CLR также очищает делитель тактовой частоты и направление счета для режима вверх/вниз.

Примечание – Рекомендуется останавливать таймер перед изменением режима его работы (за исключением разрешения прерываний, операций с флагом прерываний и битом CLR) во избежание некорректной работы. В случае, если тактовый сигнал таймера асинхронен тактовому сигналу SYSCLK, любое чтение регистра COUNT должно происходить при остановленном таймере, иначе результат может быть непредсказуем. В качестве альтернативы возможно считывание регистра в рабочем состоянии несколько раз и выбор корректного значения

программно (наиболее частое значение). Любая запись в регистр COUNT приводит к изменению счетчика таймера.

Выбор источника тактирования и делитель

Тактирование таймера осуществляется тактовым сигналом SYSCCLK, либо от внешнего источника через вывод TMR_IO. Источник тактирования определяется битом CLKSEL. Выбранный сигнал синхронизации передается либо напрямую, либо через делитель, значение которого определяется регистром CLKDIV. При выставлении бита CLR делитель сбрасывается.

Предусмотрена возможность тактирования таймера с помощью выходного ШИМ-сигнала предыдущего таймера. Переключение между сигналом с внешней ножки TMR_IO и выходом предыдущего таймера осуществляется с помощью мультиплексора TMRxCLKMUX, управляемого регистром TMRCFG блока SIU. Для таймера TMR0 предыдущим является таймер TMR3.

Запуск и остановка таймера

Таймер считает, если в регистре CTRL значение поля MODE > 0 (режим работы), источник тактового сигнала активен и работа счетчика таймера разрешена в регистре CNTEN блока SIU.

Таймер может быть остановлен путем записи значения 0 в поле MODE регистра CTRL. При этом регистры COUNT и PERIOD сохраняют свои значения и при повторном запуске таймер продолжит счет. Чтобы при перезапуске таймер начал счет с нуля, необходимо перед запуском сбросить регистр COUNT путем записи нулевого значения.

14.2 Режимы счёта

Управление режимом таймера.

Таймер имеет четыре режима работы, описанных в таблице 14.1: «стоп», «вверх», «непрерывный» и «вверх/вниз». Режимы выбираются с помощью поля MODE регистра CTRL.

Таблица 14.1 – Режимы работы таймера

MODE	Режим	Описание
00	Стоп	Остановка таймера
01	Вверх	Многократный счет от 0 до значения в регистре PERIOD.
10	Непрерывный	Многократный счет от 0 до значения FFFF_FFFFh.
11	Вверх/вниз	Многократный счет от 0 вверх до значения в регистре PERIOD и обратно до 0.

Режим «вверх»

Режим «вверх» используется при значении периода таймера, отличном от значения FFFF_FFFFh. Таймер циклично считает до значения регистра сравнения PERIOD, задающего период, как показано на рисунке 14.2. Количество отсчетов в периоде равно (PERIOD + 1). Когда значение таймера становится равным значению регистра сравнения (COUNT = PERIOD), таймер перезапускается, начиная счет с нуля. Если режим «вверх» выбран, когда COUNT > PERIOD, таймер перезапускается немедленно.




Рисунок 14.2 — Режим «вверх»

Флаг прерывания TMR регистра RIS устанавливается, когда значение счетчика COUNT становится равным значению регистра сравнения PERIOD.




Рисунок 14.3 — Установка флагов прерываний в режиме «вверх»

При изменении регистра PERIOD во время работы таймера, таймер продолжает отсчет вверх до новой границы периода, если новый период больше или равен старому или больше текущего значения счетчика. Если новый период меньше текущего значения счетчика, таймер обнуляется. Однако до обнуления счетчика может произойти один дополнительный отсчет.

Непрерывный режим

В непрерывном режиме таймер циклично считает вверх до значения FFFF_FFFFh и перезапускается с 0, как показано на рисунке 14.4.




Рисунок 14.4 — Непрерывный режим

Флаг прерывания TMR устанавливается при переключении счетчика из значения FFFF_FFFFh в значение 0. Цикл выставления флага представлен на рисунке 14.5.




Рисунок 14.5 — Установка флага прерываний в непрерывном режиме

Использование непрерывного режима

Непрерывный режим может использоваться для генерации независимых временных интервалов и выходных частот. Каждый раз по завершении интервала генерируется прерывание. Затем временной интервал добавляется к регистру CAPCOM.VALx (где x – номер регистра CAPCOM.VAL0 или CAPCOM.VAL1) в подпрограмме обработки прерывания. На рисунке 14.6 показаны два разных временных интервала t0 и t1, записываемые в регистры блока захвата / сравнения. В этом случае временной интервал контролируется аппаратно, а не программно, без влияния задержки обработки прерывания.




Рисунок 14.6 — Временные интервалы в непрерывном режиме

Временные интервалы могут быть сформированы и в других режимах, где в качестве регистра периода используется PERIOD. Их обработка более сложная, поскольку сумма старых данных CAPCOM.VALx и нового периода может быть выше значения PERIOD. Если предыдущее значение CAPCOM.VALx плюс tx больше, чем данные PERIOD, значение PERIOD необходимо вычесть, чтобы получить правильный временной интервал.

Режим «вверх/вниз»

Режим «вверх/вниз» используется при необходимости генерации симметричных импульсов в периоде таймера, отличном от FFFF_FFFFh. Таймер непрерывно считает до значения регистра PERIOD и назад к 0, как показано на рисунке 14.7. Период равен удвоенному значению регистра PERIOD.




Рисунок 14.7 — Режим «вверх/вниз»

Направление счета запоминается. Это позволяет таймеру останавливаться и запускаться в том же направлении отсчета, которое было до останова. Очистить направление можно выставлением бита CLR, который очищает также значения регистра COUNT и регистра делителя тактовой частоты CLKDIV.

В режиме «вверх/вниз» флаг прерывания TMR устанавливается при переключении значения COUNT из 1 в 0. Цикл выставления флага представлен на рисунке 14.8.




Рисунок 14.8 – Установка флага прерывания в режиме «вверх/вниз»

Изменение регистра периода PERIOD

При изменении PERIOD во время работы таймера и отсчете в направлении вниз таймер продолжает свой спуск до тех пор, пока не достигнет нуля. Новый период вступает в силу после того, как счетчик начнет обратный отсчет до нуля.

Когда таймер ведет отсчет в направлении вверх, и новый период больше или равен старому периоду, или больше текущего значения отсчета, таймер ведет отсчет до нового периода, прежде чем начать обратный отсчет. Когда таймер ведет отсчет в направлении вверх, и новый период меньше текущего значения отсчета, таймер начинает обратный отсчет. Однако может произойти еще один подсчет, прежде чем счетчик начнет обратный отсчет.

14.3 Блоки захвата/сравнения

В TMR присутствует блок захвата/сравнения CAPCOM. Блок может быть использован для сбора данных таймера или для генерации выходного сигнала с заданными временными интервалами.

Выбор событий захвата

В качестве событий захвата CCIA и CCIB можно использовать как сигнал со внешнего вывода блока таймера, так и сигналы со входов других таймеров, а так же события от блоков PWM и GPIO. Выбор осуществляется в регистрах SIU->TMRMUX[i].

Режим захвата

Режим захвата выбирается, при установке бита CAP = 1 в регистре CAPCOM.CTRL. Режим захвата используется для записи временных событий. Он может быть использован для вычисления скорости или измерения времени. Входы захвата TMR_CCIA и TMR_CCIB могут быть подключены к внешним выводам TMRx_IO или внутренним сигналам (источник сигнала выбирается с помощью селекторов TMRMUX[x].CCIA и TMRMUX[x].CCIB блока SIU). Выбор входа захвата осуществляется с помощью битового поля CCISEL. Биты CAPMODE выбирают фронт захвата входного сигнала как нарастающий, спадающий или и то, и другое вместе. Захват происходит на выбранном фронте входного сигнала.

В случае захвата:

- Значение таймера копируется в регистр CAPCOM.VALx;
- Устанавливается флаг прерывания CAPCOM_x в регистре RIS.

Уровень входного сигнала может быть считан в любое время с помощью бита CCI регистра CAPCOM.CTRL. Сигнал захвата TMR32_CCIA синхронизируется с частотой таймера. Синхронизация внешнего сигнала захвата изображена на рисунке 14.9.




Рисунок 14.9 – Синхронизация внешнего сигнала захвата

В случае захвата нового события без считывания предыдущего значения из регистра CAPCOM.VAL0 происходит перенос значения из регистра CAPCOM.VAL0 в регистр CAPCOM.VAL1, одновременно с этим устанавливается бит OVF регистра CAPCOM.CTRL как проиллюстрировано на рисунке 14.10. Сброс бита OVF производится программно.




Рисунок 14.10 – Цикл захвата

Режим сравнения

Режим сравнения выбирается при CAP = 0 в регистре CAPCOM.CTRL. Режим сравнения используется для генерации выходных сигналов ШИМ или прерываний через определенные промежутки времени. Когда COUNT досчитывает до значения в CAPCOM.VALx:

- Устанавливается флаг прерывания CAPCOM_x;
- Внутренний сигнал EQU_x = 1;

- EQU_x влияет на выход в соответствии с режимом вывода;
- Входной сигнал CCI фиксируется в SCCI;

14.4 Выходной модуль

Блок захвата/сравнения содержит блок вывода. Блок вывода используется для генерации выходных сигналов, таких как ШИМ-сигналы. Выходной блок имеет восемь режимов работы, которые генерируют сигналы на основе сигналов EQU₀ и EQU₁.

Режимы вывода

Режимы вывода определяются битами OUTMODE регистра CAPCOM.CTRL, они описаны в таблице 14.2. Выходной сигнал изменяется по переднему фронту тактов таймера для всех режимов, кроме режима 0.

Таблица 14.2 – Режимы вывода

№	OUTMODE	Режим	Описание
0	000	Вывод	Выходной сигнал TMR_OUT определяется битом OUT регистра CAPCOM.CTRL. Сигнал TMR_OUT обновляется немедленно при обновлении бита OUT.
1	001	Установка	Выходной сигнал устанавливается, когда таймер отсчитывает значение CAPCOM.VAL0. Он остается установленным до тех пор, пока не произойдет сброс таймера или пока не будет выбран другой режим вывода, который повлияет на выходной сигнал.
2	010	Переключение/сброс	Выход переключается, когда таймер отсчитывает значение CAPCOM.VAL0. Он сбрасывается, когда таймер отсчитывает значение CAPCOM.VAL1.
3	011	Установка/сброс	Выходной сигнал устанавливается, когда таймер отсчитывает значение CAPCOM.VAL0. Он сбрасывается, когда таймер отсчитывает значение CAPCOM.VAL1.
4	100	Переключение	Выход переключается, когда таймер отсчитывает значение CAPCOM.VAL0. Период вывода в два раза превышает период таймера.
5	101	Сброс	Выходной сигнал сбрасывается, когда таймер отсчитывает значение CAPCOM.VAL0. Он остается сброшенным до тех пор, пока не будет выбран другой режим вывода, который повлияет на выходной сигнал.
6	110	Переключение/ установка	Выход переключается, когда таймер отсчитывает значение CAPCOM.VAL0. Он устанавливается, когда таймер отсчитывает значение CAPCOM.VAL1.
7	111	Сброс/установка	Выходной сигнал сбрасывается, когда таймер отсчитывает значение CAPCOM.VAL0. Он устанавливается, когда таймер отсчитывает значение CAPCOM.VAL1.

Пример вывода — таймер в режиме счета вверх

Сигнал TMR_OUT изменяется, когда таймер достигает значений CAPCOM.VAL0 и CAPCOM.VAL1, в зависимости от режима вывода. Пример показан на рисунке 14.11 с использованием CAPCOM.VAL0 и CAPCOM.VAL1.




Рисунок 14.11 – Пример вывода. Таймер в режиме счета вверх

Пример вывода — Таймер в непрерывном режиме

Сигнал TMR_OUT изменяется, когда таймер достигает значений CAPCOM.VAL0 и CAPCOM.VAL1, в зависимости от режима вывода. Пример показан на рисунке 14.12 с использованием CAPCOM.VAL0 и CAPCOM.VAL1.




Рисунок 14.12 – Пример вывода. Таймер в непрерывном режиме

Пример вывода — Таймер в режиме счета «вверх/вниз»

Сигнал TMR_OUT изменяется, когда таймер равен CAPCOM.VALx в любом направлении счета и когда таймер равен PERIOD, в зависимости от режима вывода. Пример показан на рисунке 14.13 с использованием PERIOD и CAPCOM.VALx.




Рисунок 14.13 – Пример вывода. Таймер в режиме счета «вверх/вниз»

Примечание – На рисунке 14.13 значения регистров PERIOD и CAPCOM.VAL1 совпадают.

Переключение между режимами вывода

При переключении между режимами вывода во избежание сбоя один из битов OUTMODE регистра CAPCOM.CTRL должен оставаться установленным, кроме переключения в режим 0. Безопасным методом переключения между режимами вывода является использование режима вывода 7 в качестве переходного состояния.

14.5 Прерывания таймера

В модуле таймера предусмотрено три маскируемых источника прерываний.

Сигналы запросов на прерывания:

- TMR – сигнал прерывания от таймера;
- CAPCOM_0 – сигнал 0 от модуля CAPCOM;
- CAPCOM_1 – сигнал 1 от модуля CAPCOM.

Каждый из сигналов может быть маскирован путем установки соответствующего бита в регистре маски IM.

Источник прерывания также можно определить, считав состояние регистра RIS или регистра MIS (маскированные прерывания). Сброс прерывания осуществляется программно путём установки соответствующего бита в регистре IC.

Запрос TMR возникает в зависимости от выбранного режима счета:

- при режиме счета ВВЕРХ – при достижении счетчиком значения периода PERIOD;
- при НЕПРЕРЫВНОМ режиме счета – при достижении счетчиком значения

0xFFFF_FFFF;

- при режиме счета ВВЕРХ/ВНИЗ – при достижении счетчиком значения

0x0000_0000.

В режиме захвата запросы CAPCOM_0 возникают при наступлении события захвата внешнего сигнала в соответствии с конфигурацией модуля CAPCOM. Запросы CAPCOM_1 в режиме захвата сигнализируют о том, что очередь из регистров CAPCOM.VAL0 и CAPCOM.VAL1 заполнена, оба регистра записаны и необходимо прочитать регистр CAPCOM.VAL1, чтобы не потерять данные.

В режиме сравнения запросы CAPCOM_x возникают, когда значение счетчика таймера COUNT становится равным значению регистра сравнения (COUNT = CAPCOM.VALx).

14.6 Взаимодействие с DMA

Модуль таймера может формировать запросы к контроллеру прямого доступа к памяти DMA. Выбор события для формирования запросов к DMA производится с помощью регистра DMA_TXIM и/или DMA_RXIM. Биты CAPCOM_0 – CAPCOM_1 отвечают за разрешение запросов от регистров захвата/сравнения модуля CAPCOM, бит TMR отвечает за разрешение запросов от таймера.

Счетчик таймера может быть автоматически остановлен после завершения всех транзакций TX и/или RX каналов DMA. Для этого, установите биты DMATXSTOP и/или DMARXSTOP в регистре управления таймером CTRL. При возникновении этого события, поле CTRL.MODE обнуляется и счёт останавливается.

14.7 Генерация запросов внешних событий

Модуль таймера может формировать запросы на внешние события (такие как запуск АЦП или ЦАП). Выбор внутреннего события таймера для формирования запроса на внешнее событие производится с помощью регистра EXTEVT_IM.

15 Блоки ШИМ (PWM)

Микроконтроллер содержит три двухканальных ШИМ-модулятора.

Архитектура блоков ШИМ разработана по принципу минимальной нагрузки на процессор, что достигается автоматизацией формирования выходных импульсов с настраиваемыми пользователем параметрами. Так, после минимальных настроек, эти блоки способны работать самостоятельно, формируя выходные сигналы на выводах PWMx_A и PWMx_B (где x от 0 до 2) микроконтроллера.

Управляющие регистры блоков ШИМ приведены в приложении А.7.

Блоки ШИМ тактируются частотой PCLK, которая соответствует системной частоте SYSCLK.

Микроконтроллер содержит 3 блока ШИМ, объединенных схемой синхронизации. Каждый блок ШИМ поддерживает следующую функциональность:

- 16-разрядный таймер;
- выходы PWMx_A и PWMx_B могут работать в режиме фронтальной и центрированной модуляции как полностью независимо, так и комплементарно с разделением генератором «мертвого» времени;
- выходы PWMx_A и PWMx_B могут управляться в зависимости от событий цифровых компараторов блока АЦП, обеспечивая автоматический релейный режим поддержания заданной величины;
- программное управление выходами ШИМ;
- программное задание фазы счетчиков таймера для координации работы нескольких блоков ШИМ;
- аппаратный контроль фазы при координации работы нескольких блоков ШИМ;
- предотвращение наложения фронтов за счет генератора «мертвого» времени с независимой схемой задержки переднего и заднего фронтов выходного сигнала;
- сигнал аварии может переводить выходы PWMx_A и PWMx_B в высокое, низкое или Z-состояние;
- однократная и циклическая обработка сигналов аварии;
- все события могут инициировать прерывания;
- при обработке прерываний программируемый предделитель событий позволяет снизить нагрузку на процессор;
- сигнал ШИМ может модулироваться высокочастотным сигналом при использовании драйверов ключей с импульсным трансформатором.

Для начала работы с блоками ШИМ необходимо снять с них сброс и разрешить тактирование – необходимо установить биты PWMxEN регистров PCLKCFG и PRSTCFG.

Описание сигналов и выводов блока ШИМ:

- PWMx_A и PWMx_B (где x от 0 до 2) – выходы ШИМ;
- PWM_TZ – вход, с которого принимается сигнал аварии (общий для всех блоков ШИМ, и каждый блок может использовать или не использовать этот сигнал);
- PWM_SYNC – вход микроконтроллера, служащий для приема синхросигнала;
- SYNCI – вход блока ШИМ, служащий для приема синхросигнала;
- SYNCO – выход блока ШИМ, использующийся для синхронизации блоков;
- PWM_INT – прерывание обработчика событий;
- PWM_TZINT – прерывание по сигналу аварии;
- PWM_HDINT – прерывание от порогового выключателя.

Функциональная схема блока ШИМ показана на рисунке 15.1, где заштрихованные области соответствуют функциям высокого разрешения, недоступным в данной ревизии.




Рисунок 15.1 – Функциональная схема блока ШИМ

15.1 Таймер

Таймер представляет собой двунаправленный счетчик TBCTR, тактируемый сигналом TBCLK, который формируется на основе синхросигнала PCLK. Частота сигнала TBCLK задается произведением коэффициентов двух делителей. Коэффициенты задаются полями CLKDIV и HPCLKDIV регистра TBCTL. По умолчанию, работа делителей остановлена - TBCLK не генерируется. Чтобы таймер начал счет по TBCLK, необходимо записью единиц в биты PWMxEN регистра CNTEN блока SIU разрешить счет блока.

Для работы других блоков ШИМ счетчик позволяет формировать события такие, как совпадение по периоду $CTR = PRD$ ($TBCTR = TBPRD$), совпадение с нулем $CTR = Zero$ ($TBCTR = 0000h$), совпадение с регистрами $CTR = CMPA$ и $CTR = CMPB$ ($TBCTR = CMPA$ и $TBCTR = CMPB$ соответственно). Событие $TBCTR = FFFFh$ влияет только на флаг CTRMAX регистра TBSTS.

Всеми настройками работы счетчика таймера управляет регистр TBCTL.

Состояние счетчика отражают флаги регистра TBSTS.

На выходе первого блока ШИМ формируется сигнал SYNCO, который является, синхросигналом для остальных блоков ШИМ, см. рисунок 15.3а. Сигнал SYNCO имеет три источника – программно сгенерированный синхроимпульс, посредством записи

единицы в бит SWFSYNC, события CTR = Zero и CTR = CMPB. Выбор источника осуществляется посредством поля SYNCOSSEL.

В блоке таймера находятся регистры начальной фазы счета TBPHS и периода (максимального значения счетчика) TBPRD. Регистр периода имеет теневой регистр для синхронной загрузки значения, до которого счетчик осуществляет счет. Управление загрузкой осуществляется битом PRDLD.

Счетчик может работать в трех режимах счета, см. рисунок 15.2:

- вверх (от 0000h до значения TBPRD, затем сброс в 0000h и т. д.);
 - вниз (от значения TBPRD до 0000h, затем загрузка значения TBPRD и т. д.);
 - вверх-вниз (от 0000h до значения TBPRD, затем от значения TBPRD до 0000h и т. д.).
- Параметры счета задаются полем CTRMODE.




Рисунок 15.2 – Режимы работы счетчика при значении периода 0004h (T_{pwm}); для режима счета «вверх-вниз» дополнительно указано поведение флага CTRDIR

Теневая загрузка

Регистры TBPRD, CMPA, CMPAHR, CMPB имеют соответствующие теневые регистры и управляющие биты, регулирующие режим и событие загрузки. Помимо индивидуальной настройки теневого режима есть бит SHDWGLOB регистра TBCTL. По умолчанию он установлен, и теневая загрузка работает согласно настройкам. Но возможны ситуации, когда необходимо обеспечить одновременную загрузку всех теневых регистров. Тогда перед загрузкой необходимо сбросить SHDWGLOB, в результате значения будут попадать в теневые регистры, но перезапись в активные будет блокирована. Когда все необходимые регистры будут записаны, следует установить этот бит, и тогда все активные регистры будут перезаписаны в соответствии с заданными настройками по соответствующим событиям. Данный бит не оказывает влияния, если для регистров выбрана прямая загрузка, без участия теневых.

Синхронизация таймеров блоков ШИМ

Реализована схема синхронизации блоков ШИМ, см. рисунок 15.3а.




Рисунок 15.3 – Схема синхронизации модулей ШИМ

Система синхронизации таймеров включает в себя таймеры всех блоков ШИМ. Каждый блок ШИМ имеет вход синхронизации SYNCI и выход синхронизации SYNCO.

Если бит PHSEN установлен, то в счетчик таймера будет автоматически загружаться значение регистра TBPHS, при выполнении каждого из условий:

- изменение входного сигнала SYNCI (в этом случае загрузка значения TBPHS в регистр TBCTR происходит на следующий такт TBCLK после поступления импульса на вход SYNCI с задержкой в два системных такта, если $TBCLK = PCLK$, или один такт, если $TBCLK \neq PCLK$);

- запись единицы в бит SWFSYNC (программная синхронизация), которая генерирует импульс синхронизации, аналогичный импульсу с входа SYNCI.

- запись единицы в бит SWSYNC регистра SYNC блока SIU (программная синхронизация), которая генерирует импульс синхронизации, аналогичный импульсу с входа SYNCI.

В режиме счета вверх-вниз необходимо запрограммировать бит PHSDIR, чтобы задать направление счета таймера после синхронизации.

Если бит PHSEN сброшен, блок ШИМ не будет реагировать на входной сигнал синхронизации, а только передавать напрямую этот сигнал на выход SYNCO, чтобы тактировать другие блоки ШИМ. Следующая особенность схемы: генерация и распространение сигнала синхронизации от блока ШИМ – занимает один такт TBCLK.

К примеру, если по событию синхронизации блока 0 в счетчик блока 1 должен быть записан ноль, то этот ноль запишется только на следующий такт после события, см. рисунок 15.3б. Таким образом, при синхронизации от другого блока ШИМ нужно всегда учитывать этот такт и записывать значение фазы, следующее по порядку, в соответствии с режимом счета, см. рисунок 15.3в.

В качестве входа SYNCI можно выбрать выход SYNCO предыдущего ШИМ, либо PWM0. Выбор осуществляется полем PWMSYNCSSELx регистра SYNC блока SIU.

15.2 Компаратор

Компаратор – это блок, сравнивающий значение счетчика таймера с заданными значениями порогов срабатывания. Значения хранятся в регистрах CMPA и CMPB. Значения, записываемые по адресам регистров CMPA и CMPB, предварительно размещаются в теневых регистрах. Это нужно для синхронной загрузки новых значений. Управление загрузкой регистров CMPA и CMPB осуществляется битами SHDWAMODE и SHDWBMODE, а также полями LOADAMODE и LOADBMODE регистра CMPCTL.

Блок компаратора формирует на выходах два события CTR = CMPA и CTR = CMPB, возникающие в случае совпадения значения счетчика с регистром CMPA и/или регистром CMPB соответственно.

Для каждого компаратора событие может возникать:

- один раз за период, если счетчик считает вверх или вниз;
- один раз за период, если счетчик считает вверх-вниз, но при этом значение в регистре CMPA/CMPB равно 0000h или значению TBPRD;
- два раза за период, если счетчик считает вверх-вниз и при этом значение в регистре CMPA/CMPB лежит в диапазоне 0001h – (TBPRD – 1).

На рисунках 15.4 – 15.7 приведены примеры формирования сигналов событий.




Рисунок 15.4 – Пример формирования сигналов событий при счете вниз




Рисунок 15.5 – Пример формирования сигналов событий при счете вверх-вниз.
Синхронизация при счете вверх




Рисунок 15.6 – Пример формирования сигналов событий при счете вверх




Рисунок 15.7 – Пример формирования сигналов событий при счете вверх-вниз.
Синхронизация при счете вниз

15.3 Обработчик событий

Обработчик событий – блок, управляющий поведением сигналов на линиях PWMA и PWMB, см. рисунок 15.1, в зависимости от возникающих событий на входе блока и направления счета счетчика таймера. На поведение выходных сигналов влияют импульсы входных сигналов при возникновении событий: CTR = PRD, CTR = Zero, CTR = CMPA, CTR = CMPB.

Основные действия с сигналами PWMA и PWMB:

- переключение в единицу или ноль;
- инверсия (переключение в противоположное состояние);
- сохранение без изменений.

Поведение сигналов задается независимо друг от друга. Кроме этого, обработчик событий позволяет программно задавать состояние сигналов PWMA и PWMB и величину «мертвого» времени ШИМ. Управление работой блока производится посредством регистров AQCTLA, AQCTLB, AQSFRC, AQCSFRC.

Существует вероятность того, что несколько событий могут произойти одновременно. Для таких ситуаций обработчик событий использует систему приоритетов событий.

Таблица 15.1 – Распределение приоритетов событий при счете вверх

Событие	Приоритет
Программное	1 (самый высокий)
CTR = TBPRD	2
CTR = CMPB (счет вверх) при счете вверх	3
CTR = CMPA (счет вверх) при счете вверх	4 (самый низкий)

Таблица 15.2 – Распределение приоритетов событий при счете вниз

Событие	Приоритет
Программное	1 (самый высокий)
CTR = Zero	2
CTR = CMPB (счет вниз) при счете вниз	3
CTR = CMPA (счет вниз) при счете вниз	4 (самый низкий)

Таблица 15.3 – Распределение приоритетов событий при счете вверх-вниз

Событие	Приоритет
Программное	1 (самый высокий)
CTR = CMPB (счет вверх) при счете вверх или CTR = CMPB (счет вниз) при счете вниз	2
CTR = CMPA (счет вверх) при счете вверх или CTR = CMPA (счет вниз) при счете вниз	3
CTR = Zero или CTL = PRD	4
CTR = CMPB (счет вверх) при счете вниз или CTR = CMPB (счет вниз) при счете вверх	5
CTR = CMPA (счет вверх) при счете вниз или CTR = CMPA (счет вниз) при счете вверх	6 (самый низкий)

В режиме счета вверх:

- если компаратор запрограммирован так, что $СМРА/СМРВ \leq ТВРД$ (счет вверх), то событие произойдет при $CTR = СМРА/СМРВ$;
- если компаратор запрограммирован так, что $СМРА/СМРВ > ТВРД$ (счет вверх), то событие не произойдет;
- если компаратор запрограммирован на срабатывание при счете вниз, то событие не произойдет.

В режиме счета вниз:

- если компаратор запрограммирован так, что $СМРА/СМРВ \leq ТВРД$ (счет вниз), то событие произойдет при $CTR = СМРА/СМРВ$;
- если компаратор запрограммирован так, что $СМРА/СМРВ \geq ТВРД$ (счет вниз), то событие произойдет при $CTR = ТВРД$;
- если компаратор запрограммирован на срабатывание при счете вверх, то событие не произойдет.

В режиме счета вверх-вниз, см. рисунок 15.8:

- если счетчик считает вверх, а компаратор запрограммирован так, что $СМРА/СМРВ < ТВРД$ (счет вверх), то событие произойдет при $CTR = СМРА/СМРВ$;
- если $СМРА/СМРВ \geq ТВРД$ (счет вверх), то событие произойдет при $CTR = ТВРД$;
- если счетчик считает вниз, а компаратор запрограммирован так, что $СМРА/СМРВ < ТВРД$ (счет вниз), то событие произойдет при $CTR = СМРА/СМРВ$;
- если $СМРА/СМРВ \geq ТВРД$ (счет вверх), то событие произойдет при $CTR = ТВРД$.




Рисунок 15.8 – Работа таймера при счете вверх-вниз с симметричным выходом (центрированная модуляция)

На рисунках 15.9 – 15.11 показано поведение линий PWMA и PWMB при различных видах модуляции, принятые обозначения и пояснения приведены в таблице 15.4.

Таблица 15.4 – Пояснения к обозначениям на рисунках 15.9 – 15.11

Обозначение			Пояснение
P ×	CA ×	CB ×	События CTR = PRD, CTR = CMPA, CTR = CTRB, соответственно. Символ «×» указывает на то, что при возникновении этого события сигнал на линии PWMA/PWMB остается без изменений. Пунктирными линиями отмечены моменты возникновения события. Так, например, см. рисунок 15.9, при возникновении события CTR = CTRB, сигнал на линии PWMA остается без изменения, а сигнал на линии PWMB переключается в ноль
Z ↑	Z ↓	Символы «↑»/«↓» указывают на то, что при возникновении этого события сигнал на линии PWMA/PWMB переключается в единицу/ноль	
CA ↑	CA ↓		
CB ↑	CB ↓		




Рисунок 15.9 – Независимый режим работы выходов (фронтная модуляция)




Рисунок 15.10 – Симметричный режим работы при счете вверх-вниз (центрированная модуляция)




Рисунок 15.11 – Ассиметричный режим работы при счете вверх-вниз

15.4 Пороговый выключатель

Пороговый выключатель контролирует выходные сигналы PWMA и PWMB обработчика событий и позволяет удерживать их в определенном заданном пользователем состоянии в случае прихода сигнала триггера от цифровых компараторов блока АЦП. Этот блок удобен для организации релейного поддержания заданного уровня какой-либо физической величины, например для организации контура тока. В этом случае цифровой компаратор, к каналу которого подключен сигнал датчика тока контура, формирует сигнал о превышении током задания, а соответствующий пороговый выключатель реагирует на это превышение и включает/отключает соответствующий силовой транзистор посредством влияния на выход ШИМ.

Функциональные возможности:

- входные события от компараторов блока АЦП могут использоваться всеми блоками ШИМ;
- при регистрации события от компаратора выходные сигналы обработчика событий могут быть переведены в состояние логической единицы, нуля или оставлены без изменений;
- поддерживаются однократное и циклическое срабатывания для удержания выхода;
- входное событие от компаратора может анализироваться в однократном и циклическом режимах;
- событие срабатывания компаратора может быть сгенерировано программно;
- пороговый выключатель может быть отключен, если он не требуется;
- может генерироваться прерывание по событиям порогового выключателя.

Управление пороговым выключателем осуществляется посредством регистров HDSEL, HDCTL и HDFRC.

Компараторы блока АЦП

Когда выходные сигналы компараторов блока АЦП переходят в состояние высокого уровня, формируется событие. Каждый пороговый выключатель блока ШИМ может использовать, а может не использовать эти события в своей работе; выбор, по сигналу какого компаратора блока АЦП формировать событие удержания, задается с помощью регистра HDSEL. Длительность импульса на входном сигнале от компаратора блока АЦП не должна быть меньше периода системного синхросигнала. Каждый входной сигнал компаратора блока АЦП должен быть настроен на однократное или циклическое формирование события, выбор режима задается битами CBC и OST регистра HDCTL, а источник события – полем ADCDC регистра HDSEL.

При получении события от компаратора блока АЦП в режиме циклической обработки немедленно формируется реакция на основе содержимого регистра HDCTL, в

результате чего меняется состояние сигналов на выходе порогового выключателя взамен полученных от обработчика событий PWMA и/или PWMB на заданное пользователем в регистре HDCTL. Дополнительно устанавливается флаг CBC в регистре HDFLG, и генерируется прерывание PWM_HDINT. Удержание выходных сигналов PWMA и PWMB заканчивается по событию TBCTR = 0000h, при условии, что событие компаратора блока АЦП уже не активно. Таким образом, в режиме циклической обработки состояние удержания сбрасывается в каждом периоде ШИМ. При этом флаг CBC остается активным до его программного сброса. Если после сброса флага CBC вновь будет получено событие компаратора блока АЦП, то флаг установится вновь.

При получении события компаратора блока АЦП в режиме однократной обработки, также немедленно формируется реакция на основе содержимого регистра HDCTL, которая меняет состояние выходных сигналов PWMA и/или PWMB. В дополнение, устанавливается флаг OST, и генерируется прерывание PWM_HDINT. Удержание выходных сигналов будет производиться до программного сброса записью единицы в бит OST регистра HDCLR.

Способ удержания выходных сигналов при получении события компаратора блока АЦП программируется индивидуально для выходных сигналов PWMA и PWMB в регистр HDCTL.

15.5 Генератор задержки ШИМ

Блок имеет на входе сигналы PWMA и PWMB с выходов обработчика событий, а на выходах повторяет эти сигналы, но со вставкой задержки («мертвое» время) в момент переключения сигналов (если это необходимо).

Задержку можно учесть при программировании обработчика событий, но, чтобы с высокой вероятностью избежать ошибок, желательно использовать генератор задержки ШИМ.

Основные функции генератора задержки ШИМ:

- генерация пары выходных сигналов PWMA и PWMB с выдержкой интервалов (задержек) времени относительно входных сигналов PWMA, PWMB;
- программирование задержки для активного высокого и активного низкого уровня сигналов каналов PWMA и PWMB;
- добавление программируемой задержки передних фронтов сигналов;
- добавление программируемой задержки для задних фронтов сигналов;
- возможность передачи сигналов с входов на выходы без изменений.

Генератор задержки ШИМ программируется посредством регистров DBCTL, DBRED и DBFED. Величина задержки в регистрах DBRED и DBFED задается в тактах частоты PCLK. Структурная схема генератора «мертвого» времени ШИМ представлена на рисунке 15.12.




Рисунок 15.12 – Структурная схема генератора «мертвого» времени ШИМ

Функционирование

Генератор задержки ШИМ может работать с четырьмя источниками (фронты сигналов PWMA и PWMB). Выбор источника задается полем MODE регистра DBCTL.

Поле POLSEL позволяет задать инверсию (переключение значения на противоположное) сигнала после внесения задержки, см. рисунок 15.13.

Величины задержек по переднему и заднему фронту программируются отдельно посредством регистров DBRED и DBFED соответственно.




Рисунок 15.13 – Временные диаграммы работы генератора «мертвого» времени в типовой конфигурации

15.6 Фильтр коротких импульсов

Фильтр коротких импульсов предназначен для блокирования прохождения на выход импульсов с длительностью меньше заданной. Этот блок может применяться, если драйвер силового ключа инвертора не имеет такой функции, а для обеспечения правильного режима работы транзистора необходимо запретить открытие/закрытие транзистора на очень короткое время.

Основные функции фильтра:

- программируемая ширина минимального пропускаемого импульса;
- фильтр может быть отключен, если он не требуется.

Ширина минимального импульса, допускаемого к прохождению на выход, задается в регистре FWDTH в тактах PCLK и может принимать значение от 00h (фильтр выключен) до FFh. Импульсы, длительностью меньше заданной, пропускаются не будут.

15.7 Модулятор

Блок позволяет модулировать выходной сигнал ШИМ с помощью высокочастотных импульсов программируемой скважности. Модулирование требуется для управления силовыми ключами через импульсный трансформатор.

Основные функции модулятора:

- программируемая частота;
- программируемая ширина первого импульса;
- программируемый коэффициент заполнения второго и последующего импульсов;
- модулятор может быть отключен (бит CHPEN регистра PCCTL).

Модулятор программируется посредством регистра PCCTL. Структурная схема модулятора приведена на рисунке 15.14.




Рисунок 15.14 – Структурная схема модулятора

Функционирование

Частота модуляции формируется на основе системной частоты при помощи делителя, программируемого полем CHPFREQ.

На рисунке 15.15 приведен пример временных диаграмм работы модулятора.




Рисунок 15.15 – Временные диаграммы работы модулятора

Ширина первого импульса может программироваться независимо с помощью поля OSTWTH, это требуется для открывания ключа. Значения поля OSTWTH лежат в диапазоне 0h – Fh.

Ширина L первого импульса определяется по формуле

$$L = T \times 8 \times (OSTWTH + 1), \quad (15.1)$$

где T – период синхросигнала PCLK.

На рисунке 15.16 приведен пример формирования расширенного первого импульса.




Рисунок 15.16 – Временные диаграммы работы модулятора с расширенным первым импульсом

Также существует возможность регулировать коэффициент заполнения импульсов посредством поля CHPDUTY. Значения поля CHPDUTY лежат в диапазоне 0h – 7h.

Коэффициент заполнения D (с шагом 12,5 %) последующих импульсов определяется по формуле

$$D = 12,5 \times (CHPDUTY + 1) \quad (15.2)$$

На рисунке 15.17 приведена иллюстрация регулировки коэффициента заполнения.




Рисунок 15.17 – Регулировка коэффициента заполнения D

15.8 Детектор сигнала аварии

Детектор сигнала аварии контролирует выходы PWMx_A и PWMx_B и может переводить их в определенное (запрограммированное) состояние в случае, если поступит сигнал аварии.

Основные функции детектора сигнала аварии:

- входной сигнал аварии с вывода микроконтроллера PWM_TZ может использоваться любым блоком ШИМ;
- в случае если поступит сигнал аварии, выходы ШИМ могут быть переведены в одно из состояний: логического нуля, логической единицы, высокоимпедансное или оставлены без изменения;
- поддерживается однократная блокировка выводов для ситуации короткого замыкания или перегрузки по току;
- поддерживается циклическая блокировка для режима ограничения тока;
- входной источник сигнала аварии может быть обработан в однократном и циклическом режимах;
- поддерживается программная генерация сигнала аварии;
- детектор сигнала аварии может быть отключен, если он не требуется.

Детектор сигнала аварии программируется посредством регистров TZSEL, TZCTL, TZEINT, TZFLG, TZCLR и TZFRC.

Функционирование

Структурная схема детектора сигналов аварии показана на рисунке 15.18.




Рисунок 15.18 – Структурная схема детектора сигнала аварии

Переход входного сигнала аварии из состояния логической единицы в состояние логического нуля формирует событие аварии. Каждый блок ШИМ может использовать или не использовать это событие в своей работе (программируется посредством регистра TZSEL). События могут формироваться синхронно (с цифровым фильтром помех) или асинхронно (программируется через регистры GPIO микроконтроллера). При синхронной обработке длительность импульса на входном сигнале сбоя должна быть не меньше периода синхросигнала TBCLK. Если же обработка производится в асинхронном режиме, то событие формируется и обрабатывается даже в том случае, если по какой-либо причине отключилось тактирование. Каждый входной сигнал аварии должен быть настроен на

однократное или циклическое формирование события аварии (программируется посредством регистра TZSEL).

При получении события аварии в режиме циклической обработки немедленно выполняется действие, заданное регистром TZCTL, и устанавливается флаг CBC в регистре TZFLG, а также генерируется прерывание PWM_TZINT, если разрешено в регистре TZEINT и контроллером прерываний. Аварийное удержание выводов заканчивается по событию TBCTR = 0000h при условии, что событие аварии уже неактивно. Таким образом, в режиме циклической обработки событие аварии сбрасывается в каждом периоде ШИМ, хотя флаг аварии CBC остается установленным до принудительного программного сброса. Если после сброса регистра флага CBC вновь будет получено событие аварии, то флаг установится вновь. На рисунке 15.19 показана схема формирования прерывания.




Рисунок 15.19 – Схема формирования прерывания

При получении события аварии в режиме однократной обработки немедленно выполняется действие, заданное регистром TZCTL, и устанавливается флаг OST в регистре TZFLG, а также генерируется прерывание PWM_TZINT, если разрешено в регистре TZEINT и контроллером прерываний. Аварийное удержание выводов заканчивается после принудительного программного сброса записью в бит OST регистра TZCLR.

Аварийное состояние выводов при получении события сбоя программируется индивидуально для выходов PWM_A и PWM_B полями TZA и TZB регистра TZCTL.

15.9 Триггер событий

Основные функции триггера событий:

- получение событий, сформированных таймером и компаратором;
- использование информации о направлении счета (вверх-вниз);
- использование делителя событий для формирования сигнала прерывания, запросов к блокам контроллера DMA, АЦП;
- предоставление доступа процессора к содержимому регистра флагов событий и счетчикам событий.

Триггер событий программируется посредством регистров ETSEL, ETPS, ETFLG, ETCLR и ETFRC.

Прерывания

Функциональная схема триггера событий для генерации прерываний показана на рисунке 15.20. Триггер может генерировать прерывания (если разрешено битом INTEN регистра ETSEL) по каждому событию, а также в два, три и четыре раза реже. Коэффициент деления событий задается полем INTPRD. Источник события выбирается

полем INTSEL. Количество возникших событий отражается в поле INTCNT. Счетчик INTCNT считает от 00b до INTPRD и сбрасывается только вместе с отправкой активного прерывания.




Рисунок 15.20 – Структурная схема триггера событий для генерации прерываний

Когда возникает совпадение значений счетчиков INTCNT и INTPRD, то возможны варианты:

- если прерывание разрешено и сброшен флаг INT (регистр ETFLG), то генерируется прерывание и устанавливается флаг INT, а счетчик INTCNT сбрасывается в 00b и начинает считать заново;
- если прерывание запрещено или флаг INT установлен, то счетчик перестает считать события;
- если прерывание разрешено, но флаг от предыдущего прерывания еще не сброшен, то счетчик хранит свое максимально достигнутое значение $INTCNT = INTPRD$ до сброса флага INT. Это позволяет обработать еще прерывание, пришедшее за то время, пока обрабатывалось предыдущее.

Каждая запись в INTPRD сбрасывает счетчик INTCNT. Запись единицы в бит INT регистра ETFRC увеличит значение счетчика на единицу.

Сопряжение с блоком DMA

Механизм сопряжения модуля ШИМ с блоком DMA реализован аналогично механизму сопряжения модуля ШИМ с триггером событий.

Управление запросами блока DMA: сопряжение с сигналами PWM_DRQA (DMA_TX), PWM_DRQB (DMA_RX) осуществляется через регистры ETSEL, ETPS, ETFRC аналогично механизму управления сигналом прерывания PWM_INT. Функциональная схема триггера событий для генерации запросов блока DMA показана на рисунке 15.21.




Рисунок 15.21 – Структурная схема триггера событий для генерации запросов контроллера DMA

Сопряжение с блоком АЦП

Управление сигналами запуска блоков АЦП PWM_SOCA, PWM_SOCB осуществляется аналогично сигналу прерывания PWM_INT и запросам PWM_DRQA, PWM_DRQB через регистры ETSEL, ETPS, ETFRC.

Функциональная схема триггера событий для генерации сигналов запуска АЦП показана на рисунке 15.22.




Рисунок 15.22 – Структурная схема триггера событий для генерации сигналов запуска АЦП

Выходы всех блоков ШИМ0 – ШИМ2 (PWMx_SOCA и PWMx_SOCB каждого блока, где x от 0 до 2) объединяются по ИЛИ, как показано на рисунке 15.23. Сигналы с выходов элементов ИЛИ защелкиваются в триггерах и формируют импульсы запуска.




Рисунок 15.23 – Схема соединений между блоками ШИМ и АЦП

15.10 ШИМ высокого разрешения

Все блоки ШИМ0 – ШИМ2 микроконтроллера поддерживают функцию высокого разрешения.

Функция высокого разрешения блока ШИМ является дополнительной и имеет особенности:

- улучшенный контроль скважности выходного сигнала ШИМ канала А (сигнал PWMA);
- улучшенный контроль скважности выходного сигнала ШИМ канала В (сигнал PWMB);
- улучшенная точность переключения фронтов, с использованием увеличенной разрядности регистров CMRA и TBRHS (подключаются поля CMRAHR и TBRHSHR);
- логика калибровки для более точного определения значения реальной задержки.

Дополнительный регистр управления расширенными возможностями – HRCTL.

Функциональная схема функции высокого разрешения показана на рисунке 15.24.




Рисунок 15.24 – Схема функции высокого разрешения

Улучшение разрешающей способности

В блоке ШИМ высокого разрешения используется специальная линия задержки с шириной отсчета 130 пс, что увеличивает разрешающую способность. Общее время, добавляемое линией задержки, складывается из времени задержки выходных мультиплексоров (t_{MUX_TYP}) в 1 нс и непосредственно времени задержки элементов (t_{ELEM_TYP}) по 130 пс за каждый элемент. Таким образом, при выбранной ненулевой задержке общее время в наносекундах рассчитывается по формуле

$$t_{DEL} = 1 + 0,13 \times n, \quad (15.3)$$

где n – количество подключаемых элементов задержки (через поле CMPAHR или TBPHSHR).

Конфигурация

Для каждого из выводов PWMA и PWMB возможен независимый выбор фронта, на который оказывает влияние линия задержки (поле EDGMODE). Можно установить влияние линии задержки только на передний фронт, на задний фронт или на любой из них. Также для каналов можно осуществить независимый выбор регистра, устанавливающего время задержки (поле CTLMODE). Можно использовать регистр CMPAHR или TBPHSHR. Поле CMPAHR может использовать отложенную загрузку (теневой регистр), полностью аналогично тому, как это реализовано для регистра CMPA. Дополнительно полем HRLOAD регулируется событие, по которому произойдет теневая загрузка – при сброшенном HRLOAD загрузка CMPAHR из теневого регистра будет произведена по достижению счетчиком нуля, а при установленном HRLOAD загрузка будет произведена по достижению счетчиком периода.

Ограничения диапазона скважности

Линия задержки не может работать в течение всего периода формируемого сигнала ШИМ, поэтому вводится ограничение на минимальную длительность импульса – три периода PCLK.

В случае если в соответствии с требуемой скважностью длительность импульса выходного сигнала ШИМ оказалась короче минимальной, то фронты будут выставлены с точностью, как и в обычном блоке ШИМ.

При работе на низких частотах ограничение по управлению скважностью сигнала ШИМ практически незаметно.

Суммарная задержка, генерируемая блоком ШИМ высокого разрешения, не может превышать двух периодов PCLK.

Калибровка

Линия задержки состоит из 255 одинаковых, последовательно включенных элементов. Приблизительное время задержки одного элемента составляет 130 пс и определяется технологическими нормами, в соответствии с которыми выполнен микроконтроллер. Длительность отсчета также может незначительно меняться, в зависимости от текущего значения питания микроконтроллера и текущей температуры.

Для коррекции значения задержки в регистре HRCTL предусмотрены поля флагов DELAYCALA и DELAYCALB. Процесс калибровки заключается в настройке блока ШИМ и постепенном увеличении величины задержки с постоянным контролем флагов. Как только величина суммарной задержки превысит 1 период PCLK – DELAYCALA или DELAYCALB примут значение, отличное от нуля. Далее необходимо обнулить эти поля и сделать инкремент задержки на величину в половину текущего значения. Затем продолжить инкрементировать величину задержки. Когда суммарная задержка достигнет двух периодов, DELAYCALA или DELAYCALB примут значение 3h.

Пример: при частоте сигнала PCLK в 100 МГц ($T_{PCLK} = 10$ нс) соответствующие флаги появятся при значении задержки в 68 и 148 тактов соответственно. Следовательно,

$$1 \times T_{PCLK} = t_{MUX} + 68 \times t_{ELEM}, \quad (15.4)$$

$$2 \times T_{PCLK} = t_{MUX} + 148 \times t_{ELEM}. \quad (15.5)$$

Используя полученные равенства, можно вычислить реальное время задержки мультиплексора $t_{MUX} = 1,5$ нс и реальное время задержки одного элемента $t_{ELEM} = 0,125$ нс.

16 Блок АЦП (ADC)

16.1 Общее описание

Блок АЦП включает один модуль АЦП последовательного приближения (архитектура SAR), схему управления, буферы результатов измерений и схему управления прерываниями. Структурная схема блока АЦП показана на рисунке 16.1.

Управляющие регистры блока АЦП приведены в приложении А.8.




Рисунок 16.1 – Структурная схема блока АЦП

В блок АЦП входят:

- один 5-канальный модуль АЦП с настраиваемой разрядностью 6, 8, 10, 12 бит и скоростью измерения по одному каналу в 12-битном режиме до 2,5 миллионов измерений в секунду;
- два секвенсора, каждый из которых позволяет независимо произвести запуск измерений по необходимым каналам АЦП и сгенерировать прерывание;
- четыре независимых цифровых компаратора, отслеживающих и сравнивающих измерения с пороговыми значениями для формирования прерываний и сигналов управления другими блоками микроконтроллера;
- четыре буфера результатов измерений (каждый организован по типу FIFO);
- блок управления прерываниями.

Блок АЦП суммарно имеет 5 аналоговых входных каналов, один из которых (CH4) подключен к внутреннему температурному датчику TSENSOR. Диапазон измеряемых напряжений ограничен напряжением питания на выводе AVCC_ADC и аналоговой землей AGND_ADC.

Настройка тактирования и сброса блока АЦП и его модулей осуществляется посредством регистра ADCCFG блока управления тактовыми сигналами RCU. Вся внутренняя логика блока АЦП тактируется частотой ACLK, но запись/чтение контрольно-статусных регистров осуществляется на частоте HCLK.

Для правильной работы блока, необходимо обеспечить тактирование модулей АЦП частотой внутреннего сигнала ACLK от 140 кГц до 35 МГц, которую можно получить, выбрав источник тактового сигнала полем CLKSEL, а также, при необходимости, включив и настроив делитель полями DIVEN и DIVN (поля регистра ADCCFG блока RCU). Частота ACLK не должна быть больше частоты тактового сигнала HCLK.

Время, на которое канал измерения подключается к внутренней зарядной емкости АЦП составляет период одного такта частоты ACLK. Предусмотрена возможность увеличения этого времени с помощью дополнительных тактов ожидания, которые задаются отдельно для каждого канала в массиве регистров ADC->CHDELAY[]. В первую очередь это необходимо при подключении на вход канала АЦП высокоомной нагрузки.

16.2 Секвенсор

Секвенсор представляет собой управляющий блок, позволяющий разгрузить процессор от управления модулями АЦП. Секвенсор управляет запуском модулей АЦП, обработкой полученных результатов измерений и генерацией прерываний. В состав блока АЦП входят s секвенсоров (где s от 0 до 1). Структурная схема секвенсора представлена на рисунке 16.2.




Рисунок 16.2 – Структурная схема секвенсора

Одиночные запуски по событиям

Разрешение работы секвенсора осуществляется установкой соответствующего бита SEQENs (где s от 0 до 1) в регистре SEQEN.

Каждый секвенсор может совершать независимые однократные запуски по одному из событий, которое выбирается полем EMs регистра EMUX:

- установка бита GSYNC регистра SEQSYNC (запустятся только секвенсоры, для которых установлены биты SYNCs того же регистра);
- сигналы от таймеров TMR;
- сигналы от блоков ШИМ;
- сигналы от GPIO.

Когда секвенсор s запускается по одному из сигналов событий, выставляется соответствующий флаг SEQBUSYs в регистре BSTAT. Также в это же время все настройки секвенсора сохраняются в теневых регистрах, и секвенсор начинает работу согласно полученным настройкам. Изменять настройки секвенсора во время его работы можно, но вступят в силу они лишь при следующем запуске. Флаг занятости держится установленным до тех пор, пока задача, инициированная событием, не будет полностью выполнена секвенсором (будет осуществлена запись последнего результата в FIFO).

События запуска не кэшируются, если секвенсор был занят выполнением текущей задачи (установлен SEQBUSYs), когда пришло очередное событие запуска, то оно будет проигнорировано. Необходимо учитывать это при настройке запуска по событиям от сторонних периферийных модулей так, чтобы время между возникновением событий было не меньше времени измерений. Диаграммы работы секвенсора при одиночных запусках по событиям показаны на рисунке 16.3.




Рисунок 16.3 – Диаграммы работы секвенсора при одиночных запусках по событиям

Одиночные запуски по событиям с немедленными перезапусками

Здесь и далее, под перезапусками понимается внутренний механизм работы секвенсора, а под запусками – приход внешнего события, которое переводит секвенсор из ожидающего состояния в активное.

Секвенсор имеет возможность осуществлять как отложенные, так и немедленные автоматические перезапуски серий измерений, после прихода первого «инициирующего» события запуска от периферии. Перезапуск может выполняться до 255 раз (поле RCNT регистра SCCTL). Текущее состояние счетчика перезапусков можно узнать, прочитав поле RCNT регистра SCVAL. Диаграммы работы секвенсора при разрешенных, немедленных перезапусках показаны на рисунке 16.4.




Рисунок 16.4 – Диаграммы работы секвенсора при одиночных запусках по событиям с немедленными перезапусками при RCNT = 2 (регистр SCCTL)

Одиночные запуски по событиям с отложенными перезапусками

Отложенные перезапуски осуществляются спустя некоторое время от запуска, задаваемое регистром SRTMR. Задержка задается в тактах ACLK и ведет счет независимо от текущего состояния секвенсора, поэтому, при её выборе необходимо учитывать, что текущие измерения должны завершиться до прихода сигнала перезапуска, иначе он будет пропущен.

В режиме одиночных запусков по событиям счетчик задержки перезапуска не будет считать, если поле RCNT регистра SCCTL равно нулю.

Как говорилось ранее, все настройки секвенсора сохраняются в теневых регистрах при его переходе в режим занятости и их изменение никак не повлияет на текущую работу. Однако существует возможность обновить задержку перезапуска еще во время работы секвенсора. Для этого надо записать новое значение задержки в регистр SRTMR с одновременно установленным последним битом NOWAIT. В этом случае, новая величина задержки вступит в силу после ближайшего события отложенного перезапуска.

Диаграммы работы секвенсора при активных отложенных перезапусках показаны на рисунке 16.5.




Рисунок 16.5 – Диаграммы работы секвенсора при одиночных запусках по событиям с отложенными перезапусками через определенное время (регистр SRTMR) при RCNT = 2 (регистр SCCTL)

Одиночные запуски с усреднением по перезапускам

Существует режим усреднения результатов по перезапускам, который включается установкой бита RAVGEN в регистре SCCTL. Главным условием работы этого режима является то, что поле RCNT регистра SCCTL должно содержать любое значение, соответствующее $2^p - 1$, где p равно от 1 до 8. Значение 2^p и является количеством серий измерений, которые будут усреднены (запуск и все перезапуски).

Работа этого режима заключается в том, что пока идут перезапуски, результаты попадут в буфер не сразу, а будут накапливаться во внутренних регистрах (каждому запросу на измерение соответствует такой регистр). Лишь во время последнего перезапуска, будут получены усреднённые значения по каждому из измерений, которые и будут помещаться в FIFO в порядке очереди.

Работа режима усреднения при немедленных перезапусках продемонстрирована на рисунке 16.6. При отложенных перезапусках данный вид усреднения работает аналогично, позволяя распределить равномерно измерения на длительном промежутке времени и получить среднее значение сигнала в конце него.




Рисунок 16.6 – Диаграммы работы секвенсора при одиночных запусках по событиям с усреднением по перезапускам при RCNT=3, RAVGEN=1 (регистр SCCTL)

Например, если измерения проводились по четырём каналам при RAVGEN = 0, то на момент снятия флага SEQBUSYs в FIFO было бы 16 результатов, но если усреднение по перезапускам было бы активно, то в FIFO находилось бы четыре усредненных результата по каждому из каналов.

Циклический запуск

Секвенсор может быть запрограммирован на циклический запуск – он будет запускаться снова каждый раз при завершении предыдущего запуска (имитация постоянно активного внешнего события). Чтобы начать работу в циклическом режиме, необходимо, после соответствующей конфигурации регистра EMUX, установить бит GSYNC регистра SEQSYNC. Чтобы завершить работу в циклическом режиме, необходимо выбрать в поле EMs регистра EMUX любое событие однократного запуска. Флаг занятости секвенсора SEQBUSYs в регистре BSTAT будет установлен сразу же по входу в циклический режим и будет сброшен только лишь по выходу из него. Диаграммы работы секвенсора при циклическом запуске показаны на рисунке 16.7.




Рисунок 16.7 – Диаграммы работы секвенсора при циклическом запуске

Циклический отложенный запуск

В отличие от режима одиночных запусков, циклический режим позволяет активировать счетчик задержки SRTMR, даже если поле RCNT регистра SCCTL равно нулю. В этом случае измерения будут запускаться не непрерывно, а с некоторой паузой (определяемой регистром SRTMR). Диаграммы работы секвенсора при циклическом запуске показаны на рисунке 16.8.




Рисунок 16.8 – Диаграммы работы секвенсора при циклическом отложенном запуске через время SRTMR

Циклический запуск с усреднением по перезапускам

Если в циклическом режиме установить поле RCNT регистра SCCTL значением, отличным от нуля, то секвенсор между запусками начнет делать нужное количество перезапусков. Но механика такого режима внешне никак не будет отличаться от обычной циклической работы, поэтому данный режим имеет смысл лишь в том случае, когда необходимо скомбинировать циклический режим с усреднением по перезапускам (как немедленным, так и отложенным).

Диаграммы работы секвенсора в циклическом режиме запуска с усреднением по отложенным перезапускам показаны на рисунке 16.9.




Рисунок 16.9 – Диаграммы работы секвенсора в циклическом запуске с отложенными перезапусками через определенное время (регистр SRTMR) при RCNT=1 (регистр SCCTL)

Генерация запросов на измерение

После запуска по событию или очередного перезапуска секвенсор начинает формировать запросы на измерения по каналам в порядке очереди, заданной регистром SRQSEL. Конец очереди или её «глубина» задается полем RQMAX регистра SRQCTL. Определить состояние очереди можно с помощью регистра SRQSTAT – в поле RQPTR находится номер текущего запроса по порядку, а установленный флаг занятости RQBUSY говорит о том, что запрос выставлен и в состоянии обработки.

Иллюстрация к механизму генерации запросов на измерение представлена на рисунке 16.10.




Рисунок 16.10 – Генерация секвенсором запросов на измерение

Пояснения к рисунку 16.10:

1 Как только секвенсор получает сигнал запуска, он выставляет первый запрос из очереди и ожидает его принятия модулем АЦП.

2 Когда запрос будет принят, АЦП проведет измерение. По окончании измерения

результат выполнения запроса будет передан секвенсору.

3 Секвенсор сохраняет результат в FIFO и продолжает выставлять запросы до окончания их очереди.

4 Если секвенсор настроен на проведение перезапусков (отложенных или немедленных), то по окончании очереди секвенсор перезапускается и снова выставляет первый в очереди запрос.

5 Лишь когда завершен последний перезапуск, то работа секвенсора, начатая по первичному событию запуска (пояснение 1), считается завершенной.

6 Секвенсор переходит в состояние ожидания следующего сигнала запуска.

Результат каждого запроса сохраняется в кольцевом буфере результатов секвенсора SFIFO. Буферы всех секвенсоров имеют емкость в 32 12-битных слова. Текущее количество слов в буфере можно узнать, прочитав регистр SFLOAD.

Контроль состояния буфера осуществляется посредством флагов регистра FSTAT. Установленный флаг OVs, указывает на то, что в FIFO не осталось свободных ячеек. Любая запись в буфер в таком случае будет игнорироваться до появления хотя бы одной свободной ячейки. Сброшенный флаг UNs свидетельствует о наличии в FIFO как минимум одного результата измерения. Соответственно, флаг UNs установится, когда FIFO будет полностью пуст, при этом результатом чтения пустого FIFO будут нули. Сброс флагов осуществляется путем записи в них единицы.

Усреднение сканированием очереди

Наряду с усреднением по перезапускам секвенсор имеет дополнительный механизм усреднения – усреднение сканированием (опросом) очереди измерений. Оба механизма могут работать как вместе, так и по отдельности.

Включается усреднение сканированием путем установки бита QAVGEN в регистре SRQCTL. Перед включением режима необходимо задать количество усредняемых опросов в поле QAVGVAL того же регистра – оно считается как $2^{QAVGVAL}$.

Работа режима заключается в том, что очередь запросов выполняется не один раз (рисунок 16.10) с сохранением результатов в буфер после каждого запроса, а $2^{QAVGVAL}$ раз с сохранением результатов лишь на последней итерации сканирования после усреднения всех полученных измерений. Результаты измерений накапливаются и усредняются индивидуально для каждого запроса (аналогично усреднению по перезапускам).

Диаграммы работы усреднения сканированием показаны на рисунке 16.11.




Рисунок 16.11 – Режим усреднения сканированием

Усреднение сканированием позволяет с относительно малой фазовой задержкой измерить уровень сигнала по нескольким каналам в пределах одной временной точки, а усреднение по перезапускам дает возможность усреднить значения, полученных таким образом точек, на достаточно большом интервале времени. В совокупности, оба механизма предлагают довольно гибкий инструментарий для автоматизации и усреднения измерений.

Генерация прерываний

Секвенсор может генерировать прерывания с заданной периодичностью. По завершении каждой записи в FIFO инкрементируется счетчик измерений. Как только было зафиксировано ICNT+1 записей (поле регистра SCCTL), генерируется прерывание. Стоит отметить, что даже если FIFO заполнено полностью (установлен OV в регистре FSTAT), а измерения продолжают проводиться – счетчик измерений все равно будет считать последующие попытки записи секвенсора в FIFO (хотя они и будут игнорироваться самим FIFO). Текущее состояние счетчика можно узнать, прочитав поле ICNT регистра SCVAL. Сброс счетчика запросов происходит в следующих случаях:

- зафиксировано ICNT+1 записей;
- при запуске секвенсора по событию, если сброшен бит ICNTs в регистре CICNT;
- бит разрешения работы секвенсора ENs регистра SEQEN сброшен;
- программно – при каждой записи единицы в поле ICLR регистра SCVAL.

Для каждого секвенсора выделена линия прерываний – ADC_SEQs.

Использование прямого доступа к памяти

Для разрешения использования DMA секвенсором, необходимо установить бит DMAEN в регистре SDMACTL. Поле WMARK того же регистра задает уровень заполнения буфера секвенсора, по достижении которого будет запущен DMA. Перенос данных будет выполняться, пока не будет передано число результатов измерений, соответствующее состоянию поля WMARK.

Если очередной запрос на запуск DMA пришел раньше, чем закончился предыдущий цикл DMA от того же секвенсора, то будет выставлен флаг ошибки DOVs в регистре FSTAT.

16.3 Модуль АЦП

Структурная схема одного 5-канального модуля АЦП показана на рисунке 16.12.




Рисунок 16.12 – Структурная схема 5-канального модуля АЦП

Перед началом работы с АЦП необходимо подготовить к работе используемый модуль. Для начала - вывести его из режима электрической изоляции, сбросив бит DISLVL регистра ACTL. Физический АЦП содержит внутренний линейный регулятор напряжения (LDO), который должен быть включен (бит ADCENLDO регистра ACTL) перед разрешением работы модуля. Далее следует разрешить работу самого АЦП, установив бит ADCEN.

Старт работы модуля АЦП осуществляется установкой бита ADCSTART в регистре ACTL. При каждом переключении ADCSTART в единицу запускается процедура инициализации АЦП, которая завершается установкой бита ADCRDY регистра ACTL. АЦП готов к работе, когда ADCRDY = 1. Для правильной работы блока, необходимо обеспечить тактирование модулей АЦП (сигнал ACLK) частотой от 140 кГц до 35 МГц.

Физический блок АЦП имеет внутреннюю схему калибровки смещения нуля. Схема включается при установке бита CALEN регистра ACTL. Ручной запуск калибровки запускается при установленном бите CALEN по событию записи единицы в бит CALSTART того же регистра. В начале процесса калибровки устанавливается статусный бит CALBUSY, который сбросится по её окончании. Также по завершению процесса обновится поле CALOUT, которое будет содержать полученное поправочное значение. Длительность процедуры – 82 такта ACLK.

Поправочное значение можно загрузить вручную – величина записывается в поле CALIN регистра ACTL, затем устанавливается бит CALLOAD.

Процесс внутренней калибровки также может быть запущен автоматически в процессе инициализации АЦП, если на момент переключения ADCEN в единицу бит CALEN был установлен.

Разрядность результата настраивается с помощью поля SELRES регистра ACTL, можно осуществить выбор между 6, 8, 10, 12 бит. Выравнивается результат по младшему биту. В таблице 16.1 показаны соответствия режима разрядности и длительности преобразования.

Таблица 16.1 – Зависимость скорости преобразования одного канала от разрядности данных

Поле SELRES регистра ACTL	Разрядность данных, бит	Количество тактов сигнала ACLK на преобразование	Максимальная скорость, выборки/с
00b	6	8	$4,38 \times 10^6$
01b	8	10	$3,50 \times 10^6$
10b	10	12	$2,92 \times 10^6$
11b	12	14	$2,50 \times 10^6$

Общая процедура включения модуля АЦП:

- 1) Настроить и включить тактирование АЦП частотой ACLK от 140 кГц до 35 МГц, снять сброс (регистр RCU – ADCCFG).
- 2) Если необходимо, активировать автоматическую внутреннюю калибровку по включению – установить бит CALEN регистра ACTL.
- 3) Вывести из режима электрической изоляции, сбросив бит DISLVL.
- 4) Включить встроенный LDO, установив бит ADCENLDO.
- 5) Разрешить работу модуля АЦП с помощью установки бита ADCEN в регистре ACTL.
- 6) Запустить АЦП, установив бит ADCSTART.
- 7) Если на момент разрешения работы был установлен CALEN, то запустится процедура калибровки. Если этот бит был сброшен, то выполнится одиночное пустое преобразование.
- 8) По окончании иницирующих процедур установится бит ADCRDY регистра ACTL. Модуль АЦП готов к работе.

Процедура деинициализации модуля АЦП для уменьшения потребления:

- 1) Модуль АЦП должен находиться в состоянии ожидания – измерения не проводятся.
- 2) Сбрасывается бит ADCEN и ADCSTART регистра ACTL.
- 3) Сбрасывается бит ADCENLDO регистра ACTL.
- 4) Устанавливается бит DISLVL регистра ACTL.

Правила арбитража

Когда АЦП начинает выполнять измерения по запросам, он устанавливает флаг ADCBUSY в регистре BSTAT. Флаг занятости будет сброшен лишь при полном отсутствии запросов, при последовательном выполнении запросов флаг не сбрасывается. Во время установки флага все настройки каналов АЦП сохраняются в теневых регистрах. Изменять их настройки во время работы можно, но вступят в силу они лишь при следующей установке флага ADCBUSY после сброса.

Секвенсоры могут выставить запросы как одновременно, так и независимо друг от друга по разным событиям запуска. Для определения порядка выполнения запросов модулем АЦП реализована схема арбитража, со следующими правилами работы:

1 Если модуль АЦП был в режиме ожидания (включен и измерения не проводятся), то при поступлении запроса незамедлительно начинается его обслуживание.

2 Секвенсоры выставляют «ждущие» запросы – запрос будет активен до тех пор, пока модуль АЦП не начнет его обработку. Как только его обслуживание началось, запрос сбрасывается.

3 Как только текущий запрос секвенсора был сброшен, он сразу выставляет следующий запрос (если таковой имеется в наличии), чтобы успеть принять участие в ближайшей процедуре арбитража и чтобы АЦП не тратил такты на переход из активного режима в режим ожидания и обратно.

4 Секвенсор, во время работы, может не выставить следующий запрос после сброса текущего, но лишь в случае ожидания отложенного события перезапуска. Во всех остальных режимах запросы выставляются неразрывно друг за другом.

5 Если несколько секвенсоров выставили одинаковые запросы, то обслуживаться они будут параллельно. Результат запроса попадет в буферы всех соответствующих секвенсоров.

6 Арбитраж происходит перед началом обработки первого запроса (если АЦП был в ожидании) и в конце каждого обрабатываемого в текущий момент.

7 Если несколько секвенсоров одновременно выставят запросы, то запросы по каналам с меньшим номером имеют приоритет выше, чем каналы с большим.

8 Каналы с установленным битом PRIORITY в регистрах CHCTLn (где n – номер канала от 0 до 7) имеют более высокий приоритет, чем те, у которых бит сброшен.

9 Если одновременно будут выставлены запросы по каналам с установленным PRIORITY, то запросы по каналам с меньшим номером имеют приоритет выше, чем каналы с большим.

10 Необходимо с осторожностью производить частый опрос более высокоприоритетных каналов – это может значительно затруднить опрос остальных каналов.

Иллюстрация работы схемы арбитража запросов приведена на рисунке 16.13.




Рисунок 16.13 – Пример арбитража запросов, серым выделены запросы по каналам с установленным битом PRIORITY

Схема коррекции результатов измерений

Результат преобразования передается на схему коррекции, которая нивелирует ошибку усиления и смещения нуля, работа которой описывается формулой

$$D_C = \frac{D_R \times (D_{MAX} + GAINTRIM)}{D_{MAX}} + OFFTRIM, \quad (16.1)$$

где D_R – данные, полученные непосредственно с АЦП;

D_C – скорректированные данные, выдаваемые секвенсору;

D_{MAX} – максимальная величина данных в зависимости от разрядности результата;

GAINTRIM – коэффициент корректировки усиления;

OFFTRIM – коэффициент корректировки смещения нуля.

Значения GAINTRIM и OFFTRIM заносятся в одноименные поля регистров CHCTLn (где n – номер канала от 0 до 7) в дополнительном коде. По умолчанию результат измерения проходит через схему коррекции, не изменяясь, т. к. коэффициенты равны нулю.

Реализована математика «насыщения» – когда значение OFFTRIM отрицательное и больше дроби, то результат будет равен нулю, если сумма OFFTRIM и дроби больше $D_{MAX} - 1$, то результат равен $D_{MAX} - 1$.

В зависимости от разрядности результата диапазоны коэффициентов коррекции отличаются. Все значения вносятся в дополнительном коде и выравниваются по младшему биту.

Таблица 16.2 – Зависимость диапазонов коэффициентов коррекции от разрядности данных

Поле SELRES регистра ACTL	Разрядность данных, бит	Диапазон значений коэффициентов коррекции OFFTRIM, GAINTRIM
00b	6	от –4 до 3
01b	8	от –16 до 15
10b	10	от –64 до 63
11b	12	от –256 до 255

16.4 Цифровой компаратор

В состав блока АЦП входят d компараторов (где d от 0 до 3). Структурная схема компаратора показана на рисунке 16.14.




Рисунок 16.14 – Структурная схема компаратора

Все компараторы блока АЦП независимы. Каждый компаратор может обрабатывать результат измерения любого канала.

По умолчанию, когда модуль АЦП завершает обработку запроса по каналу, он выставляет результат, который захватывает как секвенсор, так и разрешенный (любым из секвенсоров) и настроенный на этот канал компаратор.

Возможен и другой режим работы, когда на компаратор будет подаваться результат, который секвенсор записывает в FIFO, но только в том случае, если канал, соответствующий сохраняемому результату, также совпадает с каналом, на который настроен компаратор. Включение этого режима осуществляется установкой бита SRC в регистре DCTL.

Правила настройки цифровых компараторов:

- 1 Посредством регистра SRQSEL секвенсора s выбираются каналы для измерений.
- 2 Посредством регистра SDC выбираются (разрешаются) компараторы для обработки полученных результатов запросов (установкой битов DCd). Запрещенные компараторы не обрабатывают полученные результаты.
- 3 Для каждого компаратора d в его регистре DCTL в поле CHNL указывается номер канала, результат измерения которого будет передан на него. По умолчанию значение CHNL = 0h, т. е. все компараторы настроены на работу с нулевым каналом.
- 4 Битом SRC в регистре DCTL выбирается источник данных для компаратора – результаты непосредственно с АЦП или результаты, записываемые секвенсором в FIFO (которые могут быть уже усреднены).

Результат измерения, полученный компаратором d, передается во внутреннюю схему сравнения и одновременно с этим сохраняется в регистре DDATA. Схема сравнения выполняет проверку соответствия результата измерения заданному условию (поля CTC, CTM регистра DCTL и поля CMPL, CMPH регистра DCMR) и в зависимости от результата проверки переключает выходной триггер и устанавливает флаг события сравнения DCEVd в регистре DCTRL. Работа триггера разрешается установкой бита CTE регистра DCTL.

Сравнение по условию «Измерение $\leq$ CMPL» (CTC = 00b):

- В однократном режиме (CTM = 01b) выходной триггер переключится в единицу только в случае, если результат сравнения окажется положительным при том, что результат предыдущего сравнения был отрицательным. В остальных случаях состояние триггера – ноль.

- В многократном режиме (CTM = 00b) выходной триггер будет переключаться в единицу каждый раз, когда результат сравнения будет положительным.

- В однократном режиме с гистерезисом (CTM = 11b) выходной триггер переключится в единицу только в случае, если после прекращения выполнения условия «CMPH $\leq$ Измерение», результат сравнения окажется положительным при том, что результат предыдущего сравнения был отрицательным. В остальных случаях состояние триггера – ноль.

- В многократном режиме с гистерезисом (CTM = 10b) выходной триггер переключится в единицу в случае, если после прекращения выполнения условия «CMPH $\leq$ Измерение», результат сравнения окажется положительным при том, что результат предыдущего сравнения был отрицательным, и далее триггер будет оставаться в состоянии единицы до тех пор, пока снова не выполнится условие «CMPH $\leq$ Измерение».

Пример функционирования триггера показан на рисунке 16.15.




Рисунок 16.15 – Функционирование триггера при CTC = 00b

Сравнение по условию «CMPL $\leq$ Измерение $\leq$ CMPH» (CTC = 01b):

- В однократном режиме выходной триггер переключится в единицу только в случае, если результат сравнения окажется положительным при том, что результат предыдущего сравнения был отрицательным. В остальных случаях состояние триггера – ноль.

- В многократном режиме выходной триггер будет переключаться в единицу каждый раз, когда результат сравнения будет положительным.

- Однократный и многократный режимы с гистерезисом не поддерживаются.

Пример функционирования триггера показан на рисунке 16.16.




Рисунок 16.16 – Функционирование триггера при CTC = 01b

Сравнение по условию « $CMPH \leq \text{Измерение}$ » (CTC = 10b):

- В однократном режиме выходной триггер переключится в единицу только в случае, если результат сравнения окажется положительным при том, что результат предыдущего сравнения был отрицательным. В остальных случаях состояние триггера – ноль.

- В многократном режиме выходной триггер будет переключаться в единицу каждый раз, когда результат сравнения будет положительным.

- В однократном режиме с гистерезисом выходной триггер переключится в единицу только в случае, если после прекращения выполнения условия « $\text{Измерение} \leq CMPL$ », результат сравнения окажется положительным при том, что результат предыдущего сравнения был отрицательным. В остальных случаях состояние триггера – ноль.

- В многократном режиме с гистерезисом (CTM = 10b) выходной триггер переключится в единицу в случае, если после прекращения выполнения условия « $\text{Измерение} \leq CMPL$ », результат сравнения окажется положительным при том, что результат предыдущего сравнения был отрицательным, и далее триггер будет оставаться в состоянии единицы до тех пор, пока снова не выполнится условие « $\text{Измерение} \leq CMPL$ ».

Пример функционирования триггера показан на рисунке 16.17.




Рисунок 16.17 – Функционирование триггера при CTC = 10b

Переключение выходного триггера в единицу устанавливает соответствующий флаг TOSd в регистре DCTRIG и генерирует управляющий сигнал для пороговых выключателей блоков ШИМ. Вне зависимости от состояния флагов TOSd по каждому событию сравнения устанавливается соответствующий флаг DCEVd того же регистра. Флаги события сравнения сбрасываются записью единицы. Сброс самого триггера и его статусного флага выполняется также записью единицы в соответствующий бит TOSd регистра DCTRIG.

Независимо от состояния триггера (разрешен или запрещен) в случае положительного результата сравнения компаратор может генерировать прерывание. Для этого следует установить бит CIE регистра DCTL и задать условия CIC и CIM (аналогичны по функционалу CTC и CTM).

Примечание – Условия срабатывания выходного триггера компаратора и условия генерирования прерываний могут не совпадать.

16.5 Прерывания

При генерировании прерываний устанавливаются флаги SEQRISs и DCRISd в регистре RIS. Если были установлены маски прерываний в регистре IM (поля SEQIMs и DCIMd), то также устанавливаются соответствующие маскированные флаги прерываний SEQMISs и DCMISd. Сброс флагов (маскированных и немаскированных) осуществляется записью единицы в соответствующие поля регистра IC (поля SEQICs и DCICd).

Установка маскированных флагов SEQMISs вызывает формирование соответствующих прерываний ADC_SEQs блока АЦП.

Установка маскированных флагов DCMISd вызывает формирование соответствующих прерываний ADC_DCd блока АЦП.

Структурная схема контроллера прерываний показана на рисунке 16.18.




Рисунок 16.18 – Контроллер прерываний

16.6 Примеры работы блока АЦП

В этом подразделе представлены разнообразные примеры настройки блока АЦП для осуществления измерений в различных режимах. Для всех примеров подразумевается, что АЦП тактируется частотой в 25 МГц.

Настройка тактирования

Один из примеров настройки тактирования АЦП совместно с настройкой системного тактового сигнала представлен ниже.

1 С помощью регистра PLLCFG блока RCU настраиваем выходную частоту PLL 100 МГц. Осуществляем процедуру перевода системной частоты на источник PLL. Таким образом, частота системного тактового сигнала SYSCLK будет равна 100 МГц.

2 Настройка рабочего тактового сигнала АЦП ACLK производится с помощью регистра ADCCFG блока RCU. Выбираем в качестве источника выходную частоту PLL (поле CLKSEL = 2), включаем делитель на 4 (поле DIVN=1, бит DIVEN=1). Таким образом, $f_{\text{ACLK}} = 25$ МГц.

```
RCU->ADCCFG_bit.CLKSEL = 2;
```

```
RCU->ADCCFG_bit.DIVN = 1;
```

```
RCU->ADCCFG_bit.DIVEN = 1;
```

3 Включаем тактирование блока (бит CLKEN=1) и снимаем сброс (бит RSTDIS=1). Блок АЦП готов к дальнейшим конфигурациям.

```
RCU->ADCCFG_bit.CLKEN = 1;
```

```
RCU->ADCCFG_bit.RSTDIS = 1;
```

Пример 1 – Программный запуск одного секвенсора

Требуемый режим работы:

- программный запуск;
- секвенсор 0
- однократное измерение каналов 0-3;
- без прерываний (опрос флагов).

Код, соответствующий настройке и запуску необходимого режима, представлен ниже.

```
// Настройка модуля АЦП – 12 бит и калибровка при включении
ADC ->ACTL_bit.SELRES = 3;
ADC ->ACTL_bit.CALEN = 1;
ADC -> ACTL_bit.DISLVL = 0;
ADC -> ACTL_bit.ADCENLDO = 1;
ADC -> ACTL_bit.ADCEN = 1;
delay(2000); //Задержка не менее 20 мкс
ADC -> ACTL_bit.ADCSTART = 1;
//Настройка секвенсора 0
ADC ->EMUX_bit.EM0 = 0;
ADC ->SEQ[0].SRQCTL_bit.RQMAX = 0x3;
ADC ->SEQ[0].SRQSEL_bit.RQ0 = 0x0;
ADC ->SEQ[0].SRQSEL_bit.RQ1 = 0x1;
ADC ->SEQ[0].SRQSEL_bit.RQ2 = 0x2;
ADC ->SEQ[0].SRQSEL_bit.RQ3 = 0x3;
ADC ->SEQEN_bit.SEQEN0 = 1;
// Запуск
while(!ADC->ACTL_bit.ADCRDY);
ADC ->SEQSYNC_bit.SYNC0 = 1;
ADC ->SEQSYNC_bit.GSYNC = 1;
```

1 Перед разрешением работы АЦП устанавливаем 12-битный режим измерений (SELRES=3) и включаем механизм калибровки (CALEN). Затем разрешаем работу модуля АЦП – необходимо установить бит ADCEN в регистре ACTL.

2 Для работы выбран секвенсор 0. Настроим его источник запуска – поле EM0 регистра EMUX должно быть равно 0, т. к. запуск программный.

3 В поле RQMAX регистра SRQCTL необходимо внести значение 3h, т. к. измерения будут проводиться по четырем каналам.

4 Настраиваем каналы для запросов. Допустим, необходимо опросить каналы последовательно от нулевого к третьему, значит, в регистр SRQSEL необходимо внести значения в поля: RQ0=0h, RQ1=1h, RQ2=2h, RQ3=3h.

5 Разрешаем работу секвенсора. Для этого необходимо установить бит SEQEN0 в регистре SEQEN.

6 Запускаем измерения. Перед запуском проверяем флаг ADCRDY, чтобы быть уверенными в том, что модуль АЦП провел необходимые инициализации. Для того чтобы начать измерения, необходимо установить бит SYNC0 в регистре SEQSYNC и записать в бит GSYNC единицу.

7 Проводим опрос флагов, чтобы установить окончание измерений. Например, можно опрашивать регистр SFLOAD, ожидая, пока он не станет равен 4h.

8 Считываем четыре результата измерения из буфера SFIFO.

Работа режима проиллюстрирована на рисунке 16.19.




Рисунок 16.19 – Диаграммы программного запуска одного секвенсора

Пример 2 – Циклический опрос канала с задержками

Требуемый режим работы:

- циклическая работа;
- секвенсор 0
- опрос канала номер 2 каждую 1мс;
- коррекция канала 2;
- каждый опрос из 16 последовательных измерений и усреднения;
- прерывание по каждой записи в FIFO.

Код, соответствующий настройке и запуску необходимого режима, представлен ниже.

```
//Настройка модуля АЦП – 12 бит и калибровка при включении
ADC->ACTL_bit.SELRES = 3;
ADC->ACTL_bit.CALEN = 1;
ADC->ACTL_bit.DISLVL = 0;
ADC->ACTL_bit.ADCENLDO = 1;
```



```

ADC->ACTL_bit.ADCEN = 1;
delay(2000); //Задержка не менее 20 мкс
ADC->ACTL_bit.ADCSTART = 1;
//Коррекция канала 2
ADC->CHCTL[2].CHCTL_bit.GAINTRIM = 5; // значения для примера
ADC->CHCTL[2].CHCTL_bit.OFFTRIM = (uint32_t)(-5);
//Настройка секвенсора 0
ADC->EMUX_bit.EM0 = 0xF;
ADC->SEQ[0].SCCTL_bit.ICNT = 0;
ADC->SEQ[0].SRTMR = 24999;
ADC->SEQ[0].SRQCTL_bit.RQMAX = 0;
ADC->SEQ[0].SRQCTL_bit.QAVGVAL = 4;
ADC->SEQ[0].SRQCTL_bit.QAVGEN = 1;
ADC->SEQ[0].SRQSEL_bit.RQ0 = 2;
ADC->SEQEN_bit.SEQEN0 = 1;
// PLIC прерывание
ADC->IM_bit.SEQIM0 = 1;
PLIC_SetIrqHandler (Plic_Mach_Target, IsrVect_IRQ_ADC,
                    ADC_IRQHandler);
PLIC_SetPriority(IsrVect_IRQ_ADC, 0x1);
PLIC_IntEnable(Plic_Mach_Target, IsrVect_IRQ_ADC);
// Запуск
while(!ADC->ACTL_bit.ADCRDY);
ADC->SEQSYNC_bit.SYNC0 = 1;
ADC->SEQSYNC_bit.GSYNC = 1;

```

1 Перед разрешением работы АЦП устанавливаем 12-битный режим измерений (SELRES=3) и включаем механизм калибровки (CALEN). Затем разрешаем работу модуля АЦП – необходимо установить бит ADCEN в регистре ACTL.

2 Если предварительно была произведена процедура коррекции канала 2 и были вычислены поправочные коэффициенты, их необходимо внести в поля GAINTRIM и OFFTRIM регистра CHCTL[2].

3 Для работы выберем секвенсор 0. Настроим его источник запуска – поле EM0 регистра EMUX должно быть равно Fh, т. к. запуск циклический.

4 В поле RQMAX регистра SRQCTL необходимо внести значение 0h, т. к. измерения будут проводиться по одному каналу.

5 Настраиваем канал для запроса. В регистр SRQSEL необходимо внести значение RQ0=2h.

6 Включаем усреднение сканированием по 16 опросам очереди. В регистре SEQ[0].SRQCTL нужно установить поля QAVGVAL=4, QAVGEN=1.

7 Для того, чтобы опрос проводился каждую 1 мс (при $f_{\text{ACLK}} = 25 \text{ МГц}$), необходимо внести в регистр SEQ[0].SRTMR значение $(1000000 \text{ нс}/40 \text{ нс}) - 1 = 24999$.

8 Разрешаем генерацию прерываний по каждой записи в FIFO – нужно установить бит SEQIM0 в регистре IM и проследить, чтобы поле ICNT регистра SCCTL оставалось равным нулю.

9 Разрешаем работу секвенсора. Для этого необходимо установить бит SEQEN0 в регистре SEQEN.

10 Запускаем измерения. Перед запуском проверяем флаг ADCRDY, чтобы быть уверенными в том, что модуль АЦП провел необходимые инициализации. Для того чтобы начать измерения, необходимо установить бит SYNC0 в регистре SEQSYNC и записать в бит GSYNC единицу.

11 Измерения будут сразу же запущены и будут запускаться каждую 1 мс далее. После каждого запуска будет проведено 16 измерений, результат усреднения которых

будет записан в FIFO, и будет вызвано прерывание.

Работа режима проиллюстрирована на рисунке 16.20.




Рисунок 16.20 – Диаграммы циклического опроса канала

Пример 3 – Равномерно распределенные измерения по периоду таймера

Требуемый режим работы:

- запуск по таймеру 0 с частотой 10 кГц;
- четыре точки измерений, равномерно распределенные по периоду;
- секвенсор 0;
- опросы по каналам 3 и 0;
- каждый опрос из четырех последовательных измерений и усреднения;
- прерывание каждые восемь записей в FIFO (по окончании измерений в текущем периоде таймера).

Код, соответствующий настройке и запуску необходимого режима, представлен ниже.

```
// Настройка таймера
RCU->CGCFGAPB_bit.TMR0EN = 1;
RCU->RSTDISAPB_bit.TMR0EN = 1;
TMR0->PERIOD = 9999;
TMR0->EXTEVT_IM_bit.TMR = 1;
//Настройка модуля АЦП - 12 бит и калибровка при включении
ADC->ACTL_bit.SELRES = 3;
ADC->ACTL_bit.CALEN = 1;
ADC->ACTL_bit.DISLVL = 0;
ADC->ACTL_bit.ADCENLDO = 1;
ADC->ACTL_bit.ADCEN = 1;
delay(2000); //Задержка не менее 20 мкс
```

```

ADC->ACTL_bit.ADCSTART = 1;
//Настройка секвенсора
ADC->EMUX_bit.EM0 = 3;
ADC->SEQ[0].SCCTL_bit.ICNT = 7;
ADC->SEQ[0].SCCTL_bit.RCNT = 3;
ADC->SEQ[0].SRTMR = 624;
ADC->SEQ[0].SRQCTL_bit.RQMAX = 1;
ADC->SEQ[0].SRQCTL_bit.QAVGVAL = 2;
ADC->SEQ[0].SRQCTL_bit.QAVGEN = 1;
ADC->SEQ[0].SRQSEL_bit.RQ0 = 3;
ADC->SEQ[0].SRQSEL_bit.RQ1 = 0;
ADC->SEQEN_bit.SEQEN0 = 1;
// PLIC прерывание
ADC->IM_bit.SEQIM0 = 1;
PLIC_SetIrqHandler (Plic_Mach_Target, IsrVect_IRQ_ADC,
                    ADC_IRQHandler);
PLIC_SetPriority(IsrVect_IRQ_ADC, 0x1);
PLIC_IntEnable(Plic_Mach_Target, IsrVect_IRQ_ADC);
// Запуск
while(!ADC->ACTL_bit.ADCRDY);
SIU->TMREN_bit.TMR0EN = 1;
TMR0->CTRL_bit.MODE = 1;

```

1 Включаем тактирование таймера 0 и снимаем сброс – установим бит TMR0EN в регистрах CGCFGAPB и RSTDISAPB соответственно.

2 Для того, чтобы таймер достигал периода с частотой 10 кГц (при $f_{CLK}=100$ МГц), необходимо внести в регистр таймера PERIOD значение $(100000 \text{ кГц}/10 \text{ кГц}) - 1 = 9999$.

3 Разрешаем генерацию таймером запросов на старт преобразования, установив бит TMR в регистре EXTEVT_IM таймера.

4 Перед разрешением работы АЦП устанавливаем 12-битный режим измерений (SELRES=3) и включаем механизм калибровки (CALEN). Затем разрешаем работу модуля АЦП – необходимо установить бит ADCEN в регистре ACTL.

5 Для работы выберем секвенсор 0. Настроим его источник запуска – поле EM0 регистра EMUX должно быть равно 3h, т. к. запуск по достижению периода таймером 0.

6 Необходимое количество записей в FIFO для генерации прерывания – 8h, поэтому запишем в поле ICNT регистра SEQ0_CCTL значение $8 - 1 = 7h$.

7 По каждому запуску должно совершиться три перезапуска с паузой в четверть периода таймера 0. В поле количества перезапусков RCNT регистра SCCTL внесем 3h.

В регистр задержки перезапуска SRTMR внесем значение $25000 \text{ кГц}/(10 \text{ кГц} \times 4) - 1 = 624$.

8 В поле RQMAX регистра SRQCTL необходимо внести значение 1h, т. к. измерения будут проводиться по двум каналам.

9 Настраиваем каналы для запроса. В регистр SRQSEL необходимо внести значения RQ0=3h, RQ1=0h.

10 Включаем усреднение сканированием по четырем опросам очереди. В регистре SRQCTL нужно установить поля QAVGVAL=2, QAVGEN=1.

11 Разрешаем генерацию прерываний после каждой восьмой записи в FIFO – нужно установить бит SEQIM0 в регистре IM.

12 Разрешаем работу секвенсора. Для этого необходимо установить бит SEQEN0 в регистре SEQEN.

13 Запускаем измерения. Перед запуском проверяем флаг ADCRDY, чтобы быть уверенными в том, что модуль АЦП провел необходимые инициализации. Для того чтобы их начать, необходимо включить таймер 0, установив бит TMR0EN в регистре TMREN блока SIU, а также переключить режим счета записью 1 в поле MODE регистра CTRL

TMR0.

14 Измерения будут запускаться по каждому достижению периода таймера 0. После каждого запуска будет проведено по три отложенных перезапуска. Т. к. после каждого перезапуска в FIFO будет попадать по 2 усредненных результата, то прерывание будет сгенерировано после записи последнего результата в последнем третьем перезапуске.

Работа режима проиллюстрирована на рисунке 16.21.




Рисунок 16.21 – Диаграммы равномерно распределенных измерений по периоду таймера

17 Датчик температуры TSENSOR

17.1 Функциональное описание

Микроконтроллер содержит датчик температуры, позволяющий измерять температуру кристалла во время работы. Выход датчика подключается на вход канала № 4 АЦП.

Структурная схема блока датчика температуры представлена на рисунке 17.1.




Рисунок 17.1 – Структурная схема датчика температуры

В состав датчика температуры входят:

- источник опорного напряжения (ИОН);
- источник тока;
- термочувствительный элемент.

Термочувствительным элементом схемы являются PN-переходы биполярных NPN транзисторов. Схема предусматривает возможность снятия температурной зависимости как с одного PN-перехода (STAT1), так и с двух последовательно соединенных PN-переходов (STAT2) (см. рисунок 17.2).




Рисунок 17.2 – Режимы подключения к термочувствительному элементу

Настройка выходного напряжения осуществляется с помощью управляющего бита SCALE регистра TSENSCTRL блока SIU согласно таблице 17.1.

Таблица 17.1 – Уровни выходного напряжения

SCALE	Уровень выходного напряжения OUT, В	Формула линейной регрессии
0	1,14 – 1,75	$1,594 - 0,00356 \times T$
1	0,575 – 0,88	$0,793 - 0,00174 \times T$

17.2 Электрические характеристики

Основные электрические характеристики датчика температуры представлены в таблице 17.2.

Таблица 17.2 – Электрические характеристики датчика температуры

Наименование параметра	Норма			Примечание
	не менее	номинал	не более	
Точность, °C	-3,8 -7	–	4 1,3	SCALE = 1 SCALE = 0
Наклон, мВ/°C	–	1,8 3,5	–	SCALE = 1 SCALE = 0
Время запуска, мкс	–	0,2	1	–
Ток потребления, мкА (статический)	7	16	24	–

Графики зависимости выходного напряжения от температуры представлены на рисунке 17.3.




Рисунок 17.3 – Зависимость выходного напряжения от температуры

17.3 Управление датчиком температуры

Управление датчиком температуры осуществляется с помощью регистра TSENSCTRL блока SIU. Для включения датчика, необходимо сбросить бит DIS регистра TSENSCTRL.

В связи с тем, что датчик температуры имеет высокое выходное сопротивление, для получения достоверных значений напряжения необходимо увеличить время подключения к цепи зарядной емкости АЦП (тактировать АЦП частотой, которая не превышает 180 кГц). Либо использовать задержку запуска канала на основе регистра CHDELAY.

18 Блок захвата/сравнения CAP

В микроконтроллере реализованы три блока захвата. Все блоки идентичны.

Блоки захвата используются для:

- вычисления скорости вращения вала ротора (с использованием датчиков Холла);
- вычисления промежутков времени между срабатыванием позиционных датчиков;
- вычисления периода и скважности импульсов.

Возможности блока захвата:

- 32-разрядный таймер;
- четыре 32-разрядных регистра захвата времени;
- выбор полярности фронта для обработки каждого из четырех последовательных событий;
- источники прерываний по каждому из четырех событий;
- однократный захват значений времени до четырех событий;
- режим цикличной работы по событиям, с переписыванием значений (кольцевой буфер);
- режимы захвата абсолютного и относительного значений времени;
- альтернативный режим работы, если не задействована функция захвата времени – одноканальный выход ШИМ.

Управляющие регистры блоков CAP приведены в приложении А.9.

Функциональная схема блока захвата представлена на рисунке 18.1.




Рисунок 18.1 – Функциональная схема блока захвата

Для начала работы с блоками захвата необходимо подать тактирование – установить соответствующие биты в регистре CGCFGAPB блока RCU и снять сброс – установить соответствующие биты регистра RSTDISAPB.

Каждый блок захвата CAPx имеет один вывод CAPx_IO (где x от 0 до 2), соединенный с выводом микроконтроллера (альтернативная функция). В зависимости от режима работы блока захвата вывод является входом захвата внешнего события или выходом генерируемого сигнала ШИМ. Вход захвата пропускается через дополнительный входной фильтр (настраивается регистрами QUALCTL и QUALSAMPLE блока SIU).

Дополнительно, блок захвата может использовать в качестве входов сигналы от других блоков (поле CAPINSELx регистра CAPMUX блока SIU).

18.1 Режим захвата времени

Режим захвата времени выбран по умолчанию. Вывод CAPx_IO функционирует как вход.

Предварительный делитель

В случае если события на входе CAPx_IO приходят слишком часто и требуется уменьшить их частоту, используется предварительный делитель событий (импульсов), состоящий из собственно делителя и мультиплексора. В предварительном делителе используется счетчик, который производит выборку одного события из каждых 2 – 63 входных. Значение делителя задается полем PRESCALE регистра ECCTL0. В случае, если задано значение 00h, то делитель выключен и входной сигнал поступает на детекторы фронта напрямую.

Для примера на рисунке 18.2 показаны несколько вариантов сигналов на выходе делителя, в зависимости от заданного значения N.




Рисунок 18.2 – Формы сигналов на выходе делителя в зависимости от значения N

Захват значения таймера

С выхода делителя сигнал поступает на четыре детектора фронта, каждый из которых управляется соответствующим битом CAPnPOL. Далее, если установлен бит CAPLDEN и обнаружен заданный фронт сигнала, формируется соответствующее событие. Возможно одновременное формирование до четырех событий (EV0 – EV3), и по переднему фронту каждого события происходит захват значения таймера TSCTR в соответствующий регистр захвата (CAPREG0 – CAPREG3).

Регистр захвата перезаписывается новым захваченным значением каждый раз при возникновении соответствующего события.

Однократный захват

Однократный захват выбирается битом CONTOST регистра ECCTL1 и включается записью единицы в бит REARM с последующей установкой бита CAPLDEN (установится аппаратно). В этом режиме происходит запуск двухразрядного счетчика событий EV0 – EV3. Количество подсчитываемых событий от одного до четырех задается полем STOPWRAP. Подсчитывается каждое из сформированных событий и одновременно происходит захват значения таймера в соответствующие регистры захвата. Как только количество событий совпадет со значением STOPWRAP, события EV0 – EV3 больше не формируются, значение таймера захватывается регистрами CAPREG0 – CAPREG3, и далее регистры не перезаписываются.

Для повторного запуска следует записать единицу в бит REARM (это обнулит счетчик и включит режим), после чего – разрешить формирование событий EV0 – EV3 установкой бита CAPLDEN.

Циклический захват

Циклический захват выбран по умолчанию. После установки бита CAPLDEN начинается обработка событий EV0 – EV3 и захват значения таймера. Количество

подсчитываемых событий от одного до четырех задается полем STOPWRAP.

Регистр захвата перезаписывается новым захваченным значением каждый раз при возникновении соответствующего события.

Примечание – В обоих режимах захвата значение поля STOPWRAP не оказывает никакого влияния на счетчик и состояние бита CAPLDEN.

Таймер

Таймер представляет собой 32-разрядный счетчик, работающий на системной частоте. Контроль работы таймера осуществляет блок управления таймером. Счетчик таймера включается битом TSCTRSTOP и инкрементируется, начиная со значения 0000_0000h до значения FFFF_FFFFh, после чего сбрасывается.

Чтобы синхронизировать работу таймера с другими блоками счетчик таймера может быть в любой момент загружен новым значением, которое предварительно записывается в теневой регистр CTRPHS. Загрузка может быть активирована как программно – запись единицы в бит SWSYNC регистра ECCTL1, так и аппаратно – приход синхроимпульса по входу SYNCI. Разрешение синхронизации осуществляется установкой бита SYNCIEN.

Блок захвата также может генерировать сигнал синхронизации SYNCO. Источник выбирается полем SYNCOSSEL либо используется SYNCI или SWSYNC, либо событие CTR = PRD генерации ШИМ.

Подключение входов и выходов синхронизации блоков захвата приведены на рисунке 18.3. Управление источником синхронизации осуществляется с помощью битов CAPSYNCSELx (где x = 1, 2) блока SIU.




Рисунок 18.3 – Схема подключения сигналов синхронизации блоков захвата

Таймер может быть сброшен (с предварительным захватом его значения) при формировании событий EV0 – EV3. Указать событие можно установкой соответствующего бита CTRRSTn (где n от 0 до 3) в регистре EECTL0. Так, например, если установлен бит CTRRST2, то при формировании события EV2 произойдет захват значения таймера в регистр CAPREG2 и сброс таймера.

Регистры CAPREG0 – CAPREG3

32-разрядные регистры CAPREG0 – CAPREG3, сохраняющие (захватывающие) значение счетчика таймера в момент появления положительного фронта сигнала события EVn (где n от 0 до 3), доступны только для чтения.

18.2 Режим работы «генератор ШИМ»

Режим работы «генератор ШИМ» выбирается установкой бита CAPAPWM в регистре ECCTL1. Вывод CAPx_IO (где x от 0 до 2) функционирует как выход. Блок захвата в этом случае используется как одноканальный 32-разрядный генератор сигнала ШИМ.

В режиме работы «генератор ШИМ» для регистров CAPREG0, CAPREG1, CAPREG2, CAPREG3 существуют альтернативные названия PRD, CMP, PRDSHDW, CMPSHDW.

Таймер и регистры захвата

Таймер функционирует как 32-разрядный инкрементный счетчик, работающий на системной частоте. После включения счетчик таймера считает от значения 0000_0000h до значения, которое задается регистром CAPREG0. Как только значения счетчика и регистра совпадают, счетчик сбрасывается.

Регистр CAPREG0 является регистром периода таймера, а регистр CAPREG1 – регистром сравнения. Регистры CAPREG2 и CAPREG3 являются регистрами отложенной загрузки для регистров CAPREG0 и CAPREG1 соответственно. Все регистры доступны как для записи, так и для чтения.

Запись в регистр CAPREG0 является мгновенной загрузкой, которая аппаратно дублируется записью в регистр CAPREG2. Аналогично для пары CAPREG1, CAPREG3.

Запись в регистры CAPREG2 и CAPREG3 является отложенной загрузкой. Как только значение счетчика таймера достигает значения периода CAPREG0, возникает событие CTR = PRD, по которому происходит сброс таймера и перезагрузка значений из CAPREG2 и CAPREG3 в регистры CAPREG0 и CAPREG1 (на рисунке 18.1 отмечено стрелками черного цвета).

Регистры CAPREG0 и CAPREG1 должны быть обязательно инициализированы до начала запуска таймера. При дальнейшей работе можно изменять значения только регистра отложенной загрузки.

Генерация ШИМ

После инициализации регистров CAPREG0 и CAPREG1 запускается счетчик таймера. Текущее значение счетчика CTR посредством двух компараторов сравнивается одновременно со значением PRD регистра периода CAPREG0 и значением CMP регистра сравнения CAPREG1 (на рисунке 18.1 отмечено черным цветом).

Как только возникает событие CTR = CMP, сигнал на выходе CAPx_IO переводится в ноль. Далее сигнал удерживается в нуле до тех пор, пока счетчик таймера не достигнет значения периода. При возникновении события CTR = PRD сигнал переводится в единицу. Одновременно с этим происходит сброс таймера и перезагрузка регистров CAPREG0 и CAPREG1. Управлять полярностью сигнала можно битом APWMPOL. На рисунке 18.4 представлен пример формирования сигнала ШИМ с активным высоким уровнем сигнала (по умолчанию APWMPOL = 0).




Рисунок 18.4 – Пример формирования сигнала ШИМ

На рисунке 18.4 период таймера задан как $CAPREG0 = 0000_0700h$. Начальное значение сравнения $CAPREG1 = 0000_0400h$. Пока таймер считает, в регистр CAPREG3 загружается новое значение 0000_0500h для отложенной загрузки. По достижении значения сравнения сигнал на выходе CAPx_IO переводится в низкий уровень. По окончании периода происходит сброс таймера и загрузка значения 0000_0500h (из регистра CAPREG3) в регистр CAPREG1 и перевод сигнала на выходе CAPx_IO в высокий уровень.

Таким образом, можно достаточно гибко управлять как длительностью импульсов, изменяя период работы таймера, так и скважностью при постоянном периоде.

18.3 Прерывания

Источники прерываний блока захвата:

- события EV0 – EV3;
- переполнение счетчика таймера CTROVF;
- события CTR = PRD;
- события CTR = CMP.

Каждое из семи прерываний имеет бит маски в регистре ECEINT, флаг прерывания в регистре ECFLG, бит сброса флага в регистре ECCLR и бит программного прерывания в регистре ECFRC. На рисунке 18.5 показан пример для прерывания по событию EV1.




Рисунок 18.5 – Пример управления прерыванием EV1

Все прерывания по событиям поступают на блок управления прерываниями и обрабатываются, как сказано выше. При возникновении любого из этих прерываний в регистре PEINT устанавливается флаг PEINT, и генерируется прерывание блока захвата, см. рисунок 18.6.




Рисунок 18.6 – Общая схема управления прерываниями

Примечание – Программа обслуживания прерывания должна сбрасывать флаг PEINT во избежание повторного обслуживания прерывания от блока захвата. Для сброса флага следует записать единицу в нулевой бит регистра PEINT.

18.4 Запросы DMA

Механизм сопряжения блока CAP с блоком DMA реализован аналогично механизму генерации прерываний блоком CAP.

Управление запросами к блоку DMA осуществляется через регистры DMATXREQ и DMARXREQ аналогично механизму управления сигналом прерывания CAPx_INT. Для принудительной генерации запроса используются биты FRC регистров DMATXREQ/DMARXREQ. Функциональная схема генерации запросов DMA показана на рисунке 18.7.




Рисунок 18.7 – Схема управления запросами к DMA

19 Импульсный квадратурный декодер QEP

В микроконтроллере реализован модуль квадратурного декодера.

Квадратурный декодер QEP преобразует цифровой сигнал с датчика положения вала, позволяя вычислять скорость, направление вращения, а также текущее положение вала.

Управляющие регистры квадратурных декодеров QEP приведены в приложении А.10.




Рисунок 19.1 – Схема квадратурного декодера с мультиплексором входных/выходных сигналов

В состав квадратурного декодера QEP входят (см. рисунок 19.1):

- входные фильтры;
- настраиваемый обработчик сигналов входов;
- квадратурный преобразователь;
- счетчик позиции/блок управления;
- модуль захвата времени;
- таймер временных отсчетов;
- сторожевой таймер.

По умолчанию модуль захвата времени находится в сбросе и не тактируется. Разрешить тактирование и снять сброс можно, установив соответствующие биты в регистрах CGCFGAPB и RSTDISAPB блока RCU.

Входные фильтры дополняют фильтры портов ввода-вывода и могут быть настроены с помощью регистров QAULCTL и QUALSAMPLE блока SIU.

19.1 Обработчик сигналов входов

Квадратурный декодер QEP использует два квадратурных вывода микроконтроллера, работающих на вход. Также, имеются специальный индексный вывод и вывод стробирования, которые могут работать на вход и выход.

QEP_A и QEP_B – в квадратурном режиме – это два входа. Сигналы на входах сдвинуты по фазе на 90 градусов и по ним можно определить скорость и направление вращения ротора, см. рисунок 19.2. В режиме счета/направления сигналы на входах используются как тактовый и сигнал направления вращения ротора, по которым также можно вычислить скорость вращения.

QEP_I – индексный вывод. Сигнал на входе сигнализирует о полном обороте ротора. Позволяет сбрасывать счетчик позиции поворота ротора.

QEP_S – пользовательский вывод стробирования. Сигнал на входе может сбросить или защелкнуть счетчик позиции. Применяется при использовании концевых выключателей.

QEP_A_F, QEP_B_F, QEP_I_F – прошедшие фильтрацию входные сигналы, которые

могут быть заведены на входы блоков CAP (регистр CAPMUX блока SIU).

Сигналы на входах могут быть проинвертированы. Инверсия включается установкой соответствующего бита в регистре QDECCTL.

Установкой бита SWAP можно включить обратный счет, т. е. программно подать сигнал с вывода QEP_A на вход QB квадратурного преобразователя, а сигнал с вывода QEP_B подать на вход QA (входы A и B меняются местами).




Рисунок 19.2 – Диаграммы входных сигналов

19.2 Квадратурный преобразователь

На рисунке 19.3 показана схема структурная квадратурного преобразователя.




Рисунок 19.3 – Структурная схема квадратурного преобразователя

Режимы работы

Квадратурный преобразователь поддерживает четыре режима работы:

- режим квадратурного счета;
- режим счета/направления;
- режим счета вверх;
- режим счета вниз.

Выбор режима зависит от значения поля QSRC регистра QDECCTL.

Режим квадратурного счета

Квадратурный преобразователь формирует сигнал направления вращения, тактовый сигнал и сигнал направления счета (вверх-вниз) для счетчика позиции.




Рисунок 19.4 – Временные диаграммы и автомат состояний работы в квадратурном режиме счета

Направление вращения ротора определяется по порядку смены передних и задних фронтов на входах QEP_A и QEP_B. К примеру, если за передним фронтом сигнала на

входе QEP_A следует передний фронт сигнала на входе QEP_B, см. рисунок 19.4, то направление вращения следует считать прямым, а счетчик позиции работает на увеличение. Если же за передним фронтом сигнала на входе QEP_B следует передний фронт сигнала на входе QEP_A, то направление вращения следует считать инверсным, а счетчик позиции работает на уменьшение. Если на обоих выводах зафиксировано одновременно два фронта, то такое состояние считается ошибочным.

Квадратурный преобразователь выдает четыре счетных импульса на один период входного сигнала, поскольку использует для счета передний и задний фронт сигналов.

Режим счета/направления

В режиме счета/направления вывод QEP_A работает как вход тактовых импульсов, а вывод QEP_B – как вход задания направления счета. Счетчик позиции в этом режиме работает по каждому переднему фронту сигнала на входе QEP_A.

Режим вверх

Режим вверх используется для вычисления частоты следования импульсов на выводе QEP_A. Фронт задается битом XCR регистра QDECCTL. Счетчик всегда работает на увеличение.

Режим вниз

Режим вниз используется для вычисления частоты следования импульсов на выводе QEP_A. Фронт задается битом XCR. Счетчик всегда работает на уменьшение.

19.3 Счетчик позиции

Работа счетчика позиции контролируется посредством регистров QEPCTL и QPOSCTL, которыми задается режим счета, сброса и хранения, а также логика для формирования внешнего сигнала синхронизации.

Режимы сброса счетчика позиции

Счетчик позиции может накапливать результат в течение многих оборотов вала, а может подсчитывать позицию только за один оборот, сбрасываясь каждый раз по событию прихода индексной метки. В зависимости от назначения могут использоваться следующие способы сброса счетчика позиции:

- по сигналу индексации;
- по переполнению;
- только по первому сигналу индексации;
- по таймеру временных отсчетов.

Режим задается полем PCRM регистра QEPCTL.

Счетчик сбрасывается в ноль при его переполнении или при превышении значения регистра максимального значения QPOS MAX. Флаг прерывания, возникающего при переполнении счетчика, устанавливается в регистре QFLG.

Режим сброса по сигналу индексации

Режим сброса по сигналу индексации включен по умолчанию.

При получении сигнала с индексного вывода QEP_I при счете вверх счетчик обнулится по следующему фронту сигнала тактирования QCLK. Если же сигнал индексации был получен при счете вниз, то в счетчик будет загружено значение QPOS MAX, см. рисунок 19.5.

При получении первого сигнала индексации, схема дожидается любого изменения на квадратурных входах и запоминает значение этого события – фронт, активный вывод QEP_A или QEP_B, а также направление вращения. Этот момент времени называется маркером индексации. При появлении этого события устанавливается бит FIMF регистра

QEPSTS, а направление вращения сохраняется в бите FIDF. В дальнейшем, сброс счетчика будет производиться только в присутствии сигнала индексации и соответствия сохраненным значениям маркера индексации. Если направление вращения изменится, то для формирования сброса сохраненное в маркере значение фронта (передний или задний фронт) меняется на обратное. Это сделано с целью привязки индексации к квадратурному сигналу QA/QB, а также для более точной обработки индексации, чтобы исключить влияние ширины импульса на индексный вывод. Сохраненные значения используются при сбросе по маркеру индексации (если поле IEL в регистре QEPCTL равно 11b).




Рисунок 19.5 – Временные диаграммы сброса по сигналу индексации

По каждому сигналу индексации, включая маркер индексации, содержимое счетчика сохраняется в регистре QPOSILAT, а направление вращения – в бите QDLF регистра QEPSTS. Если при сохранении значение счетчика QPOSCNT не равно ни нулю, ни значению QPOSIMAX, то выставляется флаг ошибки счетчика позиции (бит PCEF в регистре QEPSTS) и флаг прерывания (бит PCE в регистре QFLG). Флаг ошибки счетчика позиции обновляется с каждым индексом, а флаг прерывания может быть сброшен только программно.

Поле настройки события индексации для сохранения счетчика позиции IEL (регистр QEPCTL) игнорируется. Также только в этом режиме могут устанавливаться флаг ошибки счетчика позиции PCEF и флаг соответствующего прерывания.

Режим сброса по переполнению

Максимальное значение счетчика позиции задается регистром QPOSIMAX. Если счетчик считает вверх и достигнуто максимальное значение, то со следующим тактом синхросигнала счетчик обнулится. Если счетчик считает вниз и достигнуто значение нуля, то со следующим тактом синхросигнала в счетчик будет загружено значение QPOSIMAX. Сброс по событию индексации не производится.

Получение значений маркера индексации происходит аналогично тому, как это происходит в режиме сброса по сигналу индексации. Полученные значения могут использоваться при инициализации по маркеру индексации, если в поле IEL записано значение 11b в регистре QEPCTL.

Временные диаграммы сброса показаны на рисунке 19.6.




Рисунок 19.6 – Временные диаграммы сброса по сигналу переполнения

Режим сброса по первому сигналу индексации

Если было получено событие индексации при счете вверх, то счетчик обнулится со следующим тактом синхросигнала. Если же событие индексации было зафиксировано при счете вниз, то со следующим тактом синхросигнала в счетчик будет загружено значение QPOSMAX. При последующем счете сброс может произойти только при достижении нуля или значения QPOSMAX (т. е. аналогично режиму сброса по переполнению), а дальнейшие возможные события получения сигнала на выводе индексации влиять на сброс не будут.

Получение значений маркера индексации происходит аналогично тому, как это происходит в режиме сброса по сигналу индексации. Полученные значения могут использоваться при инициализации по маркеру индексации, если в поле IEL записано значение 11b.

Режим сброса по таймеру временных отсчетов

В этом режиме счетчик сбрасывается в ноль или загружается значением QPOSMAX, в зависимости от текущего режима счета (задается полем QSRC регистра QDECCTL), по событию срабатывания таймера временных отсчетов. В остальном режим аналогичен режиму сброса по переполнению.

Также возможно настроить сохранение значения счетчика QPOSCNT в регистр QPOSLAT перед сбросом, для этого необходимо включить модуль захвата, установив бит CEN в регистре QCAPCTL. Этот режим удобен для измерения частоты.

Сохранение счетчика позиции

Внешние входы индексации и стробирования можно запрограммировать на формирование событий для сохранения значения счетчика позиции в регистры QPOSILAT и QPOSSLAT.

Сохранение по событию индексации

В некоторых задачах не требуется сбрасывать счетчик позиции по каждому сигналу индексации, а вместо этого может потребоваться увеличить разрядность счетчика до 32 бит (режимы, задаваемые значениями PCRM, равными 01b и 10b). В этом случае бит QDLF (направление вращения) в регистре QEPSTS будет перезаписываться по каждому сигналу индексации, а счетчик будет сохранять значение по следующим событиям индексации:

- по переднему фронту сигнала индексации при IEL = 01b;
- по заднему фронту сигнала индексации при IEL = 10b;
- по маркеру индексации при IEL = 11b.

Сохранение значения счетчика по маркеру индексации будет производиться только в присутствии сигнала индексации и по событию, эквивалентному сохраненному при первой индексации по маркеру. Если направление вращения изменится, то сохраненное в маркере значение типа фронта меняется на обратное значение. Это сделано с целью привязки индексации к квадратурному сигналу QA/QB, а также для более точной обработки индексации, чтобы исключить влияние ширины импульса на индексном выводе.

При сохранении значения счетчика в регистр QPOSILAT формируется флаг IEL прерывания индексации в регистре QFLG. В режиме сброса по сигналу индексации (PCRM = 00h) значение поля IEL в регистре QEPCTL игнорируется.

Сохранение по событию стробирования

Значение счетчика сохраняется в регистр QPOSSLAT по каждому переднему фронту сигнала на входе QEP_S, если сброшен бит SEL в регистре QEPCTL. Если же бит SEL установлен, то сохранение в регистре QPOSSLAT происходит по переднему фронту сигнала строба на входе QEP_S при прямом направлении вращения и по заднему фронту для обратного вращения. При каждом сохранении счетчика в регистре QPOSSLAT устанавливается флаг прерывания SEL.

Инициализация счетчика позиции

Счетчик событий может быть проинициализирован программно или по событиям:

- событие индексации;
- событие стробирования.

Входной сигнал индексации с вывода QEP_I может использоваться для инициализации счетчика по переднему и заднему фронту. Если поле IEI = 10b, то счетчик загружается значением регистра QPOSINIT по переднему фронту сигнала индексации. Аналогично, если IEI = 11b, то счетчик загружается значением QPOSINIT по заднему фронту сигнала индексации.

Если поле SEI = 10b, то счетчик загружается значением регистра QPOSINIT по переднему фронту сигнала стробирования на входе QEP_S. Если SEI = 11b, то счетчик загружается значением регистра QPOSINIT по переднему фронту сигнала стробирования, если идет счет вверх, и по заднему – если вниз.

Программно счетчик инициализируется при записи единицы в бит SWI регистра QEPCTL. Бит не сбрасывается автоматически, но повторная запись единицы также приведет к инициализации счетчика.

Компаратор счетчика позиции




Рисунок 19.7 – Функциональная схема компаратора счетчика позиции

Компаратор, см. рисунок 19.7, сравнивает значение счетчика позиции с регистром QPOSCMP и при совпадении значений формирует прерывание, а также внешний синхросигнал, который может быть направлен на один из выводов: индексный вывод QEP_I или вывод стробирования QEP_S. Бит SPSEL в регистре QDECCTL определяет, на какой именно вывод будет направлен сигнал синхронизации, а бит SOEN в регистре QDECCTL разрешает этому выводу работать как выход.

Регистр QPOSCMP может использовать режим отложенной загрузки, когда отложенное значение берется из теневых регистров, а если режим отложенной загрузки выключен, то запись в QPOSCMP производится сразу в активный регистр.

Отложенная загрузка происходит по следующим событиям:

- по совпадению результатов сравнения;
- по обнулению счетчика QPOSCNT.

Флаг успешного сравнения PCM устанавливается, когда выполняется условие $QPOSCNT = QPOSCMP$, при этом также формируется синхроимпульс требуемой длительности для извещения внешнего устройства (сигнал PCSOUT). Настраиваемая длительность синхроимпульса контролируется специальной схемой задержки.

Флаг PCR готовности компаратора к отложенной загрузке значения сравнения выставляется, когда выполняется условие для отложенной записи, заданное битом PCLOAD в регистре QPOSCTL. При этом генерация соответствующего прерывания и установка флага PCR будет осуществляться лишь при включении режима отложенной загрузки PCSHDW (регистр QPOSCTL).

19.4 Таймер временных отсчетов

Таймер, используемый для оповещения программного обеспечения о необходимости начать измерение скорости, представляет собой 32-разрядный таймер, работающий на частоте системного тактового сигнала. Таймер включается установкой бита UTE в регистре QEPCTL. Когда значение таймера достигает порога ($QUTMR = QUPRD$), формируется прерывание и выставляется флаг UTO. Данный блок таймера может быть использован для вычисления скорости при высоком быстродействии, см. рисунок 19.8, а также для сохранения счетчика позиции, регистра таймера и регистра периода в регистрах QPOSLAT, QCTMRLAT и QCPRDLAT соответственно. Режим сохранения определяется состоянием бита QCLM в регистре QEPCTL.




Рисунок 19.8 – Функциональная схема таймера временных отсчетов

19.5 Модуль захвата времени

Функциональная схема модуля захвата времени представлена на рисунке 19.9. Таймер использует тактовый сигнал и сигнал квадратурных событий с коэффициентами деления, программируемыми полями CCPS и UPPS в регистре QCAPCTL. Коэффициенты деления можно менять в процессе работы, но в этом случае может произойти событие захвата, содержащее неверные данные, которые следует игнорировать. Во избежание подобной ситуации перед изменением значений коэффициентов деления следует выключить модуль захвата времени (сбросить бит CEN), и снять все маски прерываний. После изменения коэффициентов проинициализировать таймер QCTMR (записать нулевое значение), сбросить все статусы, вновь разрешить прерывания и включить модуль захвата.

Также, существует возможность включить улучшенный режим теневой загрузки UPPS/CCPS. Если установить бит EPSLD в регистре QCAPCTL, то изменение UPPS/CCPS в процессе работы будет происходить следующим образом:

- при записи, значение UPPS/CCPS занесется в теневой регистр;
- по ближайшему, после записи, событию QCLK: новое значение делителя примет силу, сбросится QCTMR, сбросится счетчик предделителя UPPS, сбросится UPEVNT.

Таким образом, в этом режиме – следующее событие (установка UPEVNT и захват QCTMR в QCPRD), которое будет следовать после изменения UPPS/CCPS, будет уже корректным: без необходимости осуществлять пропуски данных или дополнительных программных манипуляций.

Если бит SELEVNT в регистре QCAPCTL сброшен, то по деленному квадратурному событию значение таймера QCTMR загружается в регистр периода QCPRD, после чего таймер сбрасывается, и устанавливается флаг UPEVNT в регистре QEPSTS, означающий обновление регистра QCPRD. Флаг сбрасывается программно записью единицы.

При установленном бите SELEVNT обновление регистра периода происходит по сигналу от выхода компаратора PCSOUT.




Рисунок 19.9 – Функциональная схема модуля захвата времени

Значение таймера можно использовать при измерениях скорости, если:

- его значение не превысило FFFF_FFFFh;
- направление вращения за время измерения не изменилось.

Если между двумя событиями UPEVNT (т. е. во время измерения) таймер QCTMR переполнился, устанавливается флаг ошибки COEF в регистре QEPTS. Если между двумя событиями положения вала изменилось направление вращения, устанавливается флаг ошибки CDEF.

Значения таймера QCTMR и регистра периода QCPRD могут быть сконфигурированы для захвата в регистры QCTMRLAT и QCPRDLAT по событиям:

- прочитан регистр QPOSCNT;
- сработал сторожевой таймер.

Если бит QCLM сброшен, то при каждом чтении регистра счетчика позиции QPOSCNT регистры QCTMR и QCPRD загружаются в регистры QCTMRLAT и QCPRDLAT соответственно.

Если бит QCLM установлен, то при каждом срабатывании таймера временных отсчетов счетчик позиции, регистр таймера и регистр периода захватываются в регистры QPOSLAT, QCTMRLAT и QCPRDLAT соответственно.

Измерения на малых скоростях вращения (низкая частота квадратурного сигнала) производятся следующим образом – таймер QCTMR, тактирующийся от системного тактового сигнала с делителем CCPS, по событию UPEVNT, сохраняет свое значение времени в регистре QCPRD, одновременно сбрасывается и выставляет флаг UPEVNT в регистре QEPTS, чтобы сообщить программе об окончании измерения. Событие UPEVNT возникает каждые несколько тактов QCLK, в соответствии с запрограммированным коэффициентом деления UPPS в регистре QCAPCTL. Таким образом, зная количество квадратурных событий за измеренный отрезок времени, а также такой параметр, как количество квадратурных событий за полный оборот вала, можно вычислить скорость вращения.

Измерения на высоких скоростях, см. рисунок 19.10, могут производиться иначе. Таймер временных отсчетов формирует общую длительность измерения, счетчик позиции подсчитывает количество импульсов QCLK. Зная количество импульсов QCLK за один полный оборот, можно вычислить скорость вращения вала.




Рисунок 19.10 – Работа на высоких скоростях

Также существует и смешанный способ измерения скорости – по заданному значению счетчика позиции, с помощью компаратора счетчика позиции, можно сформировать событие UPEVNT (необходимо установить бит SELEVNT в регистре QCAPCTL), которое, так же, как и при измерениях на малых скоростях, позволит получить значение таймера QCTMR. Для использования этого способа измерения скорости необходимо разрешить прерывание по событию PCSOUT компаратора и устанавливать в этом прерывании каждый раз порог сравнения компаратора QPOSCMP на заданное количество меток вперед по сравнению с текущей позицией счетчика QPOSCNT (в зависимости от направления вращения). Тогда, устанавливая QPOSCMP дальше от QPOSCNT с увеличением скорости вращения, можно поддерживать оптимальное захватываемое время, обеспечивающее максимальную точность измерения времени для всех диапазонов вращения. Этот способ измерения наиболее сложен, но и наиболее универсален.

Дополнительно, модуль захвата времени способен генерировать запросы DMA. Чтобы разрешить генерацию необходимо установить бит DMARXEN/DMATXEN в регистре DMAREQ. Затем, каждый раз, когда флаг UPEVNT (регистра QEPSTS) переходит из 0 в 1, будет генерироваться запрос. Если UPEVNT будет оставаться несброшенным, то запросы генерироваться не будут. При этом, когда происходит чтение QCPRD при DMAEN = 1, флаг UPEVNT сбрасывается автоматически.

19.6 Сторожевой таймер блока QEP

Блок квадратурного декодера QEP содержит 32-битный сторожевой таймер, который тактируется системным тактовым сигналом, деленным на 64, и сбрасывается любым квадратурным событием (перепад на выводе QEP_A/QEP_B). Если ни одного квадратурного события не было зафиксировано до события QWDTMR = QWDPRD, сторожевой таймер формирует флаг прерывания WTO в регистре QFLG. Регистр QWDPRD содержит значение срабатывания сторожевого таймера. Функциональная схема сторожевого таймера представлена на рисунке 19.11.




Рисунок 19.11 – Функциональная схема сторожевого таймера

19.7 Прерывания

Блок квадратурного декодера QEP содержит 11 источников прерываний, см. рисунок 19.12. Система прерываний состоит из регистра маски прерываний QEINT, регистра флагов прерываний QFLG, а также схемы формирования внешнего прерывания QEP_INT по наличию активных флагов. Прерывание INT также может быть маскировано в контроллере прерывания PLIC. Сброс флагов прерываний осуществляется через регистр QCLR. Сброс флага активности прерывания INT осуществляется записью в регистр INTCLR. Также, прерывание можно сформировать программной записью в регистр QFRC, но для этого необходимо предварительно включить счетчик позиции, установив бит QPEN в регистре QEPCTL.




Рисунок 19.12 – Схема системы прерываний

На рисунке 19.13 показана схема формирования прерывания внутри блока обработки событий для события UTO (срабатывание таймера временных отсчетов). Схемы формирования прерываний для остальных событий – идентичны.




Рисунок 19.13 – Схема формирования прерывания UTOINT

20 Сторожевой таймер WDT

Сторожевой таймер позволяет сбросить систему в случае отказа программного обеспечения. Пользователь может включать или выключать сторожевой таймер по собственному усмотрению.

Управляющие регистры сторожевого таймера приведены в приложении А.11.

Сторожевой таймер представляет собой 32-битный обратный счетчик, который загружается значением из регистра LOAD. Счетчик уменьшается на единицу по каждому нарастающему фронту тактового сигнала WDTCLK.

По умолчанию сторожевой таймер не тактируется и находится в сбросе. Активировать таймер можно с помощью регистра WDTCFG блока RCU.

Сброс сторожевого таймера WDT осуществляется записью любого значения в регистр INTCLR.

Бит запрета записи (REGWRDIS) во все регистры сторожевого таймера, кроме регистра LOCK, необходим для предотвращения отключения сторожевого таймера сбойными программами. Чтобы узнать состояние бита блокировки необходимо прочитать бит REGWRDIS регистра LOCK. Для сброса бита следует записать в регистр LOCK значение 1ACCE551h. Для установки бита следует записать в регистр LOCK любое значение, кроме 1ACCE551h.

Включение счета сторожевого таймера и его прерывания осуществляются установкой бита INTEN в регистре CTRL. Когда счетчик таймера достигает нуля, устанавливается флаг WDTINT в регистре MIS, а в счетчик загружается значение из регистра LOAD.

Далее, если установлен бит RESEN, счетчик продолжает декрементироваться. Если на момент повторного достижения нуля флаг WDTINT установлен, производится сброс микроконтроллера.

Для предотвращения сброса микроконтроллера необходимо сбросить флаг WDTINT путем записи любого значения в регистр сброса INTCLR, что приводит к сбросу прерывания сторожевого таймера и загрузке счетчика значением из регистра LOAD.

Алгоритм работы сторожевого таймера показан на рисунке 20.1.




Рисунок 20.1 – Алгоритм работы сторожевого таймера

21 Блок часов реального времени RTC

Блок RTC с батарейным питанием представляет собой модуль, реализующий функцию часов реального времени.

Блок RTC с батарейным питанием обеспечивает:

- возможность установки начального времени;
- контроль напряжения питания основного домена;
- переключение на батарейный домен при опускании напряжения питания основного домена ниже порога с формированием сигнала прерывания;
- тактирование от внешнего кварцевого генератора, или от внутреннего RC осциллятора;
- два программируемых будильника с возможностью генерации прерывания.

Следует заметить, что сброс, формируемый схемами POR/BOR, не приводит к автоматической подаче сигнала сброса на модуль RTC. Прикладному ПО необходимо самостоятельно сформировать сброс данного блока с помощью установки и последующего сброса бита RCU.RTCCFG.RST. Например, в ходе инициализации контроллера можно проверять наличие некоторого кодового значения в одном из регистров GPR модуля RTC. Если значение не совпало с ожидаемым, то производить сброс модуля RTC и записывать кодовое значение в выбранный регистр GPR. Схема сброса организована подобным образом, чтобы модуль RTC мог продолжать работу от батарейного питания при временном исчезновении основного питания.

Управляющие регистры блока RTC приведены в приложении А.12.

Структурная схема блока часов реального времени представлена на рисунке 21.1.




Рисунок 21.1 – Структурная схема блока RTC

В основе модуля RTC лежат два счетчика: счетчик тактов частоты 32кГц (Tick generator) и счетчик секунд (регистр TIME).

Счетчик тактов может тактироваться частотой 32кГц, получаемой из двух источников: внешней осцилляторной площадки (OSC) или внутреннего RC осциллятора. Переключение между источниками тактового сигнала происходит записью бита DRC регистра CONTROL.

С помощью регистра TRIM_CLK1S возможна подстройка счетчика, формирующего 1с метки. Для подстройки в регистр вписывается количество тактов синхросигнала в дополнительном коде. Причем положительное число приводит каждые 64 секунды к увеличению на заданное число тактов одного интервала 1с, а отрицательное число, аналогично каждые 64 секунды, приводит к уменьшению одного интервала 1с.

На выходе счетчика тактов 32кГц формируется сигнал 1с метки, поступающий на выход блока. Данный сигнал имеет скважность 50%.

Дополнительно 1с метка поступает в счетчик секунд. Значение счетчика секунд может быть вычитано в 32 битном формате (регистр TIME). Имеется возможность предустановки начального значения времени в 32 битном формате через программирование регистра TIME. Важно отметить, что фактическое изменение значения регистра TIME произойдет только в момент прихода очередной 1с метки.

В блоке RTC реализованы 2 будильника ALARM. Для установки будильника нужно задать значение времени срабатывания будильника с помощью регистров ALARM1 и ALARM2 для первого и второго будильника соответственно.

Примечание – Для срабатывания будильника необходимо, чтобы заданное значение было больше значения текущего времени.

При достижении регистра времени значения, записанного в регистры будильника формируются флаги A1F и A2F.

A2F (флаг срабатывания будильника 2) – значение флага доступно на чтение через соответствующий бит в регистре STATUS. Бит устанавливается, когда текущее значение времени становится равным значению регистра будильника 2 (ALARM2). Бит можно сбросить записью логической 1, запись 0 игнорируется. При значении бита A2IE регистра управления равно логической 1, совместно с флагом формируется прерывание.

A1F (флаг срабатывания будильника 1) – значение флага доступно на чтение через соответствующий бит в регистре STATUS. Бит устанавливается, когда текущее значение времени становится равным значению регистра будильника 1 (ALARM1). Бит можно сбросить записью логической 1, запись 0 игнорируется. При значении бита A1IE регистра управления равно логической 1, совместно с флагом формируется прерывание.

С помощью регистра TRIM_RC происходит корректировка выходной частоты RC генератора. Корректировка происходит через вписывание в регистр числа корректировки в диапазоне от -128 до +127, соответствующего требуемой частоте. Значение корректировки вписывается в дополнительном коде. Шаг подстройки частоты меняется не линейно.

В ходе работы блока RTC дополнительно вырабатываются флаги:

– OSC_OK – логическая единица в этом бите указывает на то, что осциллятор XTAL перешел в штатный режим работы со стабильной генерацией тактового сигнала.

– BF (флаг переключения на батарейное питание) – логическая 1 в бите BF указывает на то, что произошло переключение питания от DVCC на VBAT. Бит можно сбросить записью логической 1, запись 0 игнорируется.

– NPF (флаг переключения на штатное питание) – логическая 1 в бите NPF указывает на то, что произошло переключение с питания от VBAT на DVCC. Бит можно сбросить записью логической 1, запись 0 игнорируется.

– OF (флаг переполнения регистра времени) – логическая 1 в бите OF указывает на то, что произошло переполнение регистра времени. Бит можно сбросить записью логической 1, запись 0 игнорируется.

– BU (используется батарейное питание) – логическая 1 в бите BF указывает на то, что в качестве источника питания используется VBAT.

Значения всех флагов доступны при чтении регистра STATUS.

В блоке RTC реализован режим быстрого тактового сигнала. В данном режиме регистр времени вместо сигнала 1с тактируется сигналом 32кГц. Режим быстрого тактового сигнала задается записью 1 в бит FCM регистра управления CONTROL.

Блок RTC имеет шестнадцать 32 битных регистров общего назначения GRP_n (где n – номер регистра). Регистры доступны на чтение и запись по соответствующим адресам.

На рисунке 21.2 показана схема подключения кварцевого резонатора в колебательный контур кварцевого генератора блока RTC.




Рисунок 21.2 – Подключение кварцевого резонатора в колебательный контур RTC

Внутренний резистор обратной связи R_f, а также конденсаторы C1, C2 используются для регулировки времени включения, поддержания стабильности и точности работы генератора.

Рекомендуемая ёмкость конденсаторов C1 и C2 составляет 10 пФ, рекомендуемое эквивалентное сопротивление (ESR) – не более 100 кОм. Время запуска кварцевого генератора – не более 500 мс.

При трассировке печатной платы необходимо устанавливать конденсаторы и резонатор как можно ближе к соответствующим выводам микроконтроллера. Рекомендуется использовать многослойные керамические конденсаторы с диэлектриком типа C0G (NP0), но также допускается использовать X7R с рабочим напряжением не ниже 6.3 В для типоразмеров 0402 или 0603.

При тактировании блока RTC от внешнего тактового генератора необходимо учитывать следующие условия:

- Верхняя граница напряжения для тактового сигнала должна превышать значение 600 мВ;
- Нижняя граница напряжения для тактового сигнала не должна превышать значение 400 мВ.

22 Приемопередатчики UART

В состав микроконтроллера входят два идентичных универсальных асинхронных приемопередатчика UART0 – UART1.

В состав приемопередатчика входят два буфера типа FIFO. Буфер приемника имеет разрядность 12, буфер передатчика – разрядность восемь. Каждый буфер может хранить до 32 байт данных, и каждый буфер может быть сконфигурирован (программно) как 32-байтный или как однобайтный.

Приемопередатчик обеспечивает:

- независимое маскирование прерываний от буфера передатчика, буфера приемника, по таймауту приемника, а также в случае обнаружения ошибки;

- возможность деления тактовой частоты в диапазоне от 1 до 65535 (допускается использование нецелых коэффициентов деления, что позволяет использовать любой опорный генератор с частотой более 3,6864 МГц);

- поддержку прямого доступа к памяти;

Приемопередатчик реализует:

- передачу данных длиной от 5 до 8 бит со скоростью до 3000 Кбит/с;

- контроль четности (проверочный бит выставляется по четности, нечетности, имеет фиксированное значение либо не передается);

- формирование одного или двух стоповых бит;

- обнаружение ложных стартовых битов;

- формирование и обнаружение сигнала разрыва линии.

Управляющие регистры приемопередатчиков UART приведены в приложении А.13.

Функциональные возможности

Режим работы приемопередатчика и скорость обмена данными контролируются регистром LCRH и регистрами делителя IBRD и FBRD.

Устройство может формировать следующие сигналы:

- независимые маскируемые прерывания от приемника (в том числе по таймауту), передатчика и в случае обнаружения ошибки;

- общее прерывание, возникающее в случае, если возникло одно из независимых немаскированных прерываний;

- сигналы запроса на прямой доступ к памяти для совместной работы с контроллером DMA.

В случае возникновения ошибки в структуре сигнала, четности данных, а также разрыва линии, соответствующий бит ошибки устанавливается и сохраняется в буфере приемника. В случае переполнения буфера приемника также устанавливается соответствующий бит, а буфер становится недоступным для записи.

22.1 Функционирование блока UART

На рисунке 22.1 показана упрощенная функциональная схема приемопередатчика.

Генератор тактового сигнала приемопередатчика формирует синхросигнал последовательного обмена данными, который представляет собой последовательность импульсов с шириной, равной одному периоду сигнала UARTCLK, и частотой в 16 раз превышающей частоту передачи данных.

Буфер передатчика предназначен для хранения данных, полученных от ЦП, до тех пор, пока они не будут переданы внешнему устройству.




Рисунок 22.1 – Функциональная схема приемопередатчика

Буфер приемника предназначен для хранения данных и кодов ошибки (принятых от внешнего устройства) до тех пор, пока они не будут прочитаны ЦП.

Обработчик прерываний генерирует независимые маскируемые прерывания с активным высоким уровнем. Кроме того, формируется комбинированное прерывание путем объединения независимых прерываний по схеме ИЛИ. Сигнал прерывания передается на контроллер PLIC.

Сброс модуля

Приемопередающая логика модуля, управляющие регистры и FIFO по умолчанию находятся в сбросе. Снять сброс можно путём установки бита RSTDIS в соответствующем регистре UARTCFG_i (i – номер модуля от 0 до 1) блока RCU.

Синхронизация

Существует ограничение на соотношение между частотами тактовых сигналов PCLK и UARTCLK, представленное формулой 22.1.

$$f_{\text{UARTCLK}} \leq f_{\text{PCLK}} \times 5/3 \quad (22.1)$$

Например, для достижения максимальной скорости передачи данных 921600 бод (при $f_{\text{UARTCLK}} = 921600 \times 16 = 14,7456$ МГц) частота f_{PCLK} должна быть не менее 8,84736 МГц.

Для точной настройки частоты передачи данных используются два делителя – один управляется регистром UARTCFG_x блока RCU, второй находится внутри модуля UART. Коэффициент деления второго делителя имеет целую и дробную части, которые задаются регистрами IBRD и FBRD. Возможность задания нецелых коэффициентов деления

позволяет осуществлять обмен данными на стандартных скоростях, используя в качестве источника тактовый сигнал с произвольной частотой более 3,6864 МГц.

Коэффициент деления K частоты сигнала UARTCLK рассчитывается по формуле 22.2.

$$K = f_{\text{UARTCLK}} / (16 \times \text{baudrate}), \quad (22.2)$$

где f_{UARTCLK} – частота сигнала синхронизации блока UART – UARTCLK, Гц;
baudrate – скорость передачи, бод.

Получившееся дробное десятичное число следует разделить на две части – целую и дробную.

Целая часть после преобразования в двоичный формат записывается в регистр IBRD.

Дробная часть умножается на 64 и округляется до ближайшего целого числа. Полученное число преобразовывается в двоичный формат и записывается в регистр FBRD.

Для примера, пусть требуемая скорость передачи данных 230 400 бит/с и частота тактового сигнала UARTCLK равна 4 МГц. Тогда:

$$K = (4 \times 10^6) / (16 \times 230400) = 1,085.$$

Получившееся число разбивается на две части – 1 и 0,085.

В регистр IBRD записывается значение 0001h.

Значение $(0,085 \times 64)$ округляется и преобразовывается в 05h для записи в регистр FBRD.

Таким образом, реальные значения коэффициента деления частоты и скорости передачи будут следующими:

$$K = 1 + 5/64 = 1,078,$$

$$\text{baudrate} = (4 \times 10^6) / (16 \times 1,078) = 231911 \text{ бит/с.}$$

Ошибка установки скорости:

$$\Delta = ((231911 - 230400) / 230400) \times 100 \% = 0,656 \ \%.$$

Максимальная ошибка установки скорости передачи данных:

$$\Delta = (1/64) \times 100 \% = 1,56 \ \%.$$

Такая ошибка возникает в случае $K = 1$, при этом разница накапливается в течение 64 тактовых интервалов.

Содержимое регистров LCRH, IBRD и FBRD обновляется при записи в регистр LCRH. Таким образом, для того, чтобы новые параметры коэффициента деления вступили в силу, после их записи в регистры IBRD и FBRD, необходимо осуществить запись в регистр LCRH и только в такой последовательности.

Примечание – Изменение содержимого регистров IBRD, FBRD и LCRH допускается только в то время, когда приемопередатчик запрещен и не осуществляется передача/прием байта.

Передача и прием данных

Данные для передачи заносятся в буфер передатчика посредством записи в регистр DR. После записи хотя бы одного байта в буфер передатчика устанавливается флаг BUSY в регистре FR. Это состояние флага сохраняется, пока буфер передатчика не пуст (даже если работа приемопередатчика запрещена). Далее, если работа приемопередатчика

разрешена (установлены биты UARTEN и TXE регистра CR), начинается передача информационного кадра с параметрами, указанными в регистре управления линией LCRH. Передача данных продолжается до опустошения буфера передатчика (до окончания передачи всех байт). По окончании передачи сбрасывается флаг BUSY.

При приеме байта данных (установлены биты UARTEN и RXE регистра CR) для каждого бита производятся три выборки уровня, и решение о значении бита принимается по мажоритарному принципу.

В случае если приемник находился в неактивном состоянии (постоянный высокий уровень сигнала на линии UARTx_RX), и произошла смена уровня входного сигнала с высокого на низкий (стартовый бит), включается счетчик, тактируемый внутренним сигналом, после чего отсчеты сигнала на входе приемника регистрируются каждые восемь тактов.

Стартовый бит считается достоверным в случае, если сигнал на линии UARTx_RX сохраняет низкий логический уровень в течение восьми периодов внутреннего синхросигнала с момента включения счетчика. В противном случае переход в ноль рассматривается как ложный старт и игнорируется.

После обнаружения достоверного стартового бита очередной бит данных фиксируется каждые 16 отсчетов тактового сигнала. Производится регистрация всех бит данных (согласно запрограммированным параметрам) и бита четности (если включен режим контроля четности).

По окончании приема байта производится проверка присутствия корректного стопового бита (высокий логический уровень сигнала UARTx_RX). После этого байт заносится в буфер приемника вместе с тремя битами признаков ошибки, см. рисунок 22.2, и битом переполнения буфера.

В 12-разрядной ячейке буфера байт данных располагается в области младших восьми бит, три бита признаков ошибки – в битах с 8 по 10.

Флаг переполнения буфера приемника выставляется в том случае, если к моменту, когда очередной кадр данных полностью принят, буфер уже заполнен. В этом случае принятый кадр остается в сдвиговом принимающем регистре и, в случае приема следующего кадра данных, будет потерян.

Как только в буфере приемника освобождается место для записи, кадр данных, находящийся в сдвиговом регистре, переписывается в буфер, а флаг переполнения сбрасывается.




Рисунок 22.2 – 12-разрядная ячейка буфера приема

Данные из буфера приемника можно прочитать посредством регистра DR. Состояние признаков ошибки и флага переполнения определяется чтением регистра RSR и относится к последнему байту, считанному из регистра DR, в связи с этим регистр DR всегда должен считываться первым.

Все флаги сбрасываются одновременно записью любого значения в регистр RSR или после сброса устройства.

Примечания

1 Необходимо запрещать работу приемопередатчика перед перепрограммированием его регистров управления. Если приемопередатчик переводится в отключенное состояние во время передачи или приема, то перед остановкой он завершает выполняемую операцию.

2 Целостность данных в буферах передатчика и приемника не гарантируется, если установился флаг BRK (разрыв линии), или если программное обеспечение произвело остановку приемопередатчика после его повторного перевода в разрешенное состояние.

22.2 Интерфейс прямого доступа к памяти

Приемопередатчик оснащен интерфейсом подключения к контроллеру прямого доступа к памяти. Работа в данном режиме контролируется регистром управления DMACR. Интерфейс DMA включает в себя шесть сигналов.

Сигнал RXDMAREQ/TXDMAREQ (для приема/передачи) – запрос, инициируемый приемопередатчиком. Размер символа в режиме приема данных – до 12 бит. Сигнал переходит в активное состояние в случае, если заполнение буфера приемника превысило заданный порог. Порог программируется индивидуально для каждого буфера посредством полей регистра IFLS.

Примечание – Сигналы запросов RXDMAREQ/TXDMAREQ формируются только в случае использования буферов FIFO (установлен бит FEN регистра LCRH).

Сигнал RXDMACLR/TXDMACLR (для приема/передачи) – сигнал обновления запроса, инициируемый DMA контроллером, служит флагом для внутреннего генератора запросов DMA в приёмопередатчике что DMA обслужил запрос и готов получить новый.

Сигнал RXDMADONE/TXDMADONE (для приема/передачи) – сигнал окончания работы канала DMA.

Каждый инициированный приемопередатчиком сигнал запроса DMA остается активным до момента его сброса соответствующим сигналом DMACLR.

После снятия сигнала сброса модуль приемопередатчика вновь получает возможность сформировать запрос на DMA в случае выполнения описанных выше условий. Все запросы DMA снимаются после запрета работы приемопередатчика, а также в случае установки в ноль бит управления TXDMAE или RXDMAE в регистре управления DMACR.

Также, есть возможность автоматического окончания генерации запросов к DMA при установке управляющих битов DMATXSTOP или DMARXSTOP. Если данные биты установлены, пришедший сигнал окончания работы канала TXDMADONE/RXDMADONE автоматически очистит бит TXDMAE или RXDMAE соответственно.

Срабатывание запросов обмена RXDMAREQ и TXDMAREQ зависит от указанных порогов заполнения буферов FIFO, выбираемых с помощью полей RXIFLSEL и TXIFLSEL регистра IFLS (диапазон значений: 1 – 32).

В регистре управления DMACR предусмотрен бит DMAONERR, который позволяет запретить DMA от приемника в случае активного состояния линии прерывания по обнаружению ошибки EINTR. При этом соответствующие линии запроса DMA – RXDMASREQ и RXDMABREQ – переводятся в неактивное состояние (маскируются) до сброса EINTR. На линии запроса DMA, обслуживающие передатчик, состояние EINTR не влияет.

22.3 Прерывания

В модуле предусмотрено семь маскируемых источников прерываний.

Сигналы запросов на прерывания:

- RXINTR – от приемного FIFO;
- TXINTR – от передающего FIFO;
- RTINTR – по таймауту приемника;
- TDINTR – по окончанию передачи в линии;
- EINTR – по ошибке;
- UARTINTR – логическое ИЛИ сигналов запросов на прерывания.

Каждый из сигналов может быть маскирован путем установки соответствующего бита в регистре маски IMSC. Для разрешения соответствующего прерывания необходимо установить бит, для запрещения прерывания – сбросить.

Источник прерывания также можно определить, считав состояние регистра RIS или регистра MIS (маскированные прерывания). Сброс прерывания осуществляется программно путём установки соответствующего бита в регистре ICR.

Пороги прерываний программируются индивидуально для буферов приема и передачи посредством полей RXIFLSEL и TXIFLSEL регистра IFLS соответственно.

Сигнал RXINTR

Запрос возникает в случае обнаружения одного из событий:

- буфер приемника в режиме FIFO и его заполнение достигло заданного порогового значения (поле RXIFLSEL регистра IFLS);
- буфер приемника имеет одну ячейку (режим FIFO запрещен) и принят один кадр данных.

Линия прерывания переходит в высокое состояние и удерживается в нем до тех пор, пока из буфера не будет прочитан, как минимум, один байт или выполнен программный сброс прерывания (регистр ICR).

Сигнал TXINTR

Запрос возникает в случае обнаружения одного из событий:

- буфер передатчика в режиме FIFO и его опустошение достигло заданного порогового значения (поле TXIFLSEL регистра IFLS);
- буфер передатчика имеет одну ячейку (режим FIFO запрещен) и пуст.

Линия прерывания переходит в высокое состояние и удерживается в нем до тех пор, пока в буфер не будет записан, как минимум, один байт или выполнен программный сброс прерывания.

Запись данных в буфер передатчика допускается как перед разрешением работы приемопередатчика и прерываний, так и после разрешения.

Примечание – Прерывание передатчика работает по фронту, а не по уровню сигнала. В случае если работа приемопередатчика и прерывания от него разрешена до осуществления записи данных в буфер передатчика, прерывание не формируется. Прерывание возникает только при опустошении буфера.

Сигнал TDINTR

Запрос возникает в случае окончания передачи в линии.

Сигнал RTINTR

Запрос возникает в случае, если буфер приемника не пуст и на вход приемника не поступало новых данных в течение периода времени, необходимого для передачи 32 бит.

Прерывание сбрасывается после считывания данных из буфера приемника до его опустошения или программно.

Сигнал EINTR

Запрос возникает в случае ошибки при приеме данных. Оно может быть вызвано:

- ошибкой в структуре кадра;
- ошибкой контроля четности;
- разрывом линии;
- переполнением буфера приемника.

Сигнал UARTINTR

Логическое ИЛИ сигналов RXINTR, TXINTR, TDINTR, MSINTR, RTINTR, EINTR.

В контроллер PLIC поступает 6 линий прерываний (RXINTR, TXINTR, RTINTR, TDINTR, EINTR, UARTINTR) от каждого блока UART.

22.4 Программирование

Для программирования рекомендуется следующая последовательность действий:

- запретить работу приемопередатчика;
- дождаться окончания приема и/или передачи текущего байта данных;
- сбросить буфер передатчика посредством сброса бита FEN регистра LCRH;
- изменить настройки регистра CR;
- разрешить работу приемопередатчика.

23 Контроллеры интерфейса SPI

В состав микроконтроллера входят два идентичных контроллера интерфейса SPI, реализующих интерфейс последовательной синхронной связи в режиме ведущего (мастера) и ведомого устройства и обеспечивает обмен данными с подключенным ведомым или ведущим периферийным устройством в соответствии с одним из трех протоколов фирм Motorola, National Semiconductor, Texas Instruments.

Последовательный синхронный интерфейс SPI фирмы Motorola обеспечивает полнодуплексный обмен данными по четырехпроводной линии и программное задание фазы и полярности тактового сигнала.

Интерфейс Microwire фирмы National Semiconductor обеспечивает полудуплексный обмен данными с использованием 8-битных управляющих последовательностей.

Интерфейс SSI фирмы Texas Instruments обеспечивает полнодуплексный обмен данными по четырехпроводной линии и возможность перевода линии передачи данных в третье (высокоимпедансное) состояние.

Выбор интерфейса осуществляется посредством поля FRF регистра CR.

В режиме мастера и в режиме ведомого устройства контроллер SPI обеспечивает:

- передачу данных, размещенных в буфере передатчика (восемь 32-разрядных ячеек);

- прием данных и размещение их в буфере приемника (восемь 32-разрядных ячеек).

Контроллер SPI формирует сигналы прерываний по следующим событиям:

- необходимость обслуживания буферов приемника и/или передатчика;

- переполнение буфера приемника;

- наличие данных в буфере приемника по истечении времени таймаута.

Управляющие регистры контроллеров SPI приведены в приложении А.14.

Основные характеристики контроллера SPI:

- программное управление скоростью обмена;

- программируемая длительность информационного кадра от 4 до 32 бит;

- независимое маскирование прерываний от буферов передатчика и приемника;

- поддержка прямого доступа к памяти (блок DMA).

23.1 Структура контроллера SPI

Упрощенная функциональная схема контроллера SPI с блоком синхронизации показана на рисунке 23.1.




Рисунок 23.1 – Упрощенная функциональная схема контроллера SPI




Рисунок 23.2 – Примеры схем включения контроллера SPI в режимах Master и Slave

Синхронизация

Тактирование контроллера SPI осуществляется тактовым сигналом SPICLK, который формируется на основе одного из нескольких базовых синхросигналов (см. раздел 5).

Существует ограничение на соотношение между частотами тактовых сигналов PCLK и SPICLK:

$$f_{\text{SPICLK}} \leq f_{\text{PCLK}}. \quad (23.1)$$

В режиме мастера на основе сигнала SPICLK посредством двух последовательно стоящих делителей формируется сигнал тактирования передачи и приема данных с частотой $f_{\text{SPIx_SCK}}$, которую можно вычислить по формуле

$$f_{\text{SPIx_SCK}} = f_{\text{SPICLK}} / (\text{CPSDVSR} \times (1 + \text{SCR})), \quad (23.2)$$

где f_{SPICLK} – частота входного синхросигнала SPICLK;

CPSDVSR – коэффициент первого делителя частоты (задается в регистре CPSR);

SCR – коэффициент второго делителя частоты (задается в регистре CR).

Сформированный синхросигнал подается на вывод SPIx_SCK (где x – номер контроллера 0, 1, 2, 3) микроконтроллера и далее к подключенным внешним ведомым устройствам.

В режиме ведомого значения коэффициентов делителей не важны. Внешний синхросигнал подается на вывод SPIx_SCK и тактирует прием и передачу данных.

Для корректной работы всегда должны соблюдаться условия:

- в режиме мастера для формируемого синхросигнала

$$f_{\text{SPIx_SCK}} \leq f_{\text{PCLK}} / 2; \quad (23.3)$$

- в режиме ведомого для входящего внешнего синхросигнала

$$f_{\text{SPIx_SCK}} \leq f_{\text{PCLK}} / 12. \quad (23.4)$$

Буферы приема и передачи

Для хранения передаваемых и принятых данных в контроллере SPI имеются два 32-разрядных буфера, организованных по типу FIFO. Каждый буфер может хранить до восьми слов данных. Буфер для передаваемых данных доступен только для записи, а буфер принятых данных – только для чтения.

Данные для передачи записываются в буфер через регистр DR. Допускается заранее заполнить буфер или записывать в него данные в течение работы контроллера. Состояние буфера можно контролировать с помощью битов TNF и TFE регистра SR. Если контроллер выключен (сброшен бит SSE регистра CR), то запись в регистр DR приведет к тому, что данные будут размещены в буфере и будут переданы после включения

контроллера. Если контроллер включен и выбран режим мастера, то в случае отсутствия данных в буфере запись в регистр DR приведет к немедленному началу передачи. Если запись данных в регистр DR происходит во время текущей передачи, то данные размещаются в буфере.

Полученные данные автоматически сохраняются в буфере принятых данных. Извлечь данные из буфера возможно чтением регистра DR. Состояние буфера можно контролировать с помощью битов RFF и RNE регистра SR.

Размер передаваемого кадра данных может быть от 4 до 32 бит, что задается полем DSS регистра CR. Если выбран размер кадра менее 32 бит, данные выравниваются по правой границе; неиспользуемые биты игнорируются.

23.2 Интерфейс прямого доступа к памяти

Контроллер SPI имеет интерфейс подключения к контроллеру прямого доступа к памяти. Работа в данном режиме контролируется регистром DMACR.

- RXDMAREQ/TXDMAREQ (для приема/для передачи) – запрос, инициируемый приемопередатчиком. Сигнал переходит в активное состояние в случае, если заполнение буфера приемника превысило заданный порог. Порог программируется индивидуально посредством поля RXIFLSEL регистра CR (для приёмника) и поля TXIFLSEL регистра CR (для передатчика);

- RXDMACLR/TXDMACLR (для приема/для передачи) – сигнал обновления запроса, инициируемый DMA контроллером, служит флагом для внутреннего генератора запросов DMA в приемопередатчике о том, что DMA обслужил запрос и готов получить новый.

- RXDMADONE/TXDMADONE (для приема/для передачи) – сигнал окончания работы канала DMA.

Каждый инициированный приемопередатчиком сигнал запроса DMA остается активным до момента его сброса соответствующим сигналом от контроллера DMA.

После снятия сигнала сброса приемопередатчик вновь получает возможность сформировать запрос на DMA в случае выполнения описанных выше условий. Все запросы DMA снимаются после запрета работы приемопередатчика, а также в случае снятия сигнала разрешения DMA.

Также есть возможность автоматического окончания генерации запросов к DMA при установке управляющих битов DMATXSTOP или DMARXSTOP. Если данные биты установлены, пришедший сигнал окончания работы канала TXDMADONE/RXDMADONE автоматически очистит бит TXDMAE или RXDMAE соответственно.

23.3 Функционирование

Приемопередающая логика модуля, управляющие регистры и FIFO по умолчанию находятся в сбросе. Снять сброс можно путём установки бита RSTDIS в соответствующем регистре SPICFG блока RCU.

Прежде чем разрешить работу битом SSE регистра CR, следует сконфигурировать контроллер SPI посредством регистра CR, а также, если это необходимо, запрограммировать маски прерываний.

Динамическое изменение конфигурации устройства не допускается.

Для протокола SPI дополнительно задаются полярность и фаза сигнала (биты SPH и SPO регистра CR).

После разрешения работы приемопередатчик готов к обмену данными с внешними устройствами по линиям SPIx_TX (передача данных к внешнему устройству) и SPIx_RX (прием данных от внешнего устройства).

В зависимости от режима работы сигнал на линии SPIx_FSS используется либо для кадровой синхронизации (интерфейс SSI, активное состояние – высокий уровень), либо

для выбора устройства в режиме ведомого (интерфейсы SPI и Microwire, активное состояние – низкий уровень).

Во всех трех режимах SPI, Microwire и SSI синхросигнал SPIx_SCK формируется только тогда, когда приемопередатчик готов к обмену данными. Перевод сигнала SPIx_SCK в неактивное состояние используется как признак таймаута приемника, то есть наличия в буфере приемника необработанных данных по истечении заданного интервала времени.

Установка бита MS регистра CR включает режим ведомого устройства. В этом режиме разрешение или запрещение передачи данных через выход SPIx_TX контролируется битом SOD. На прием синхросигнала и данных состояние этого бита влияния не оказывает.

Интерфейс SPI

Интерфейс SPI реализует полнодуплексный режим передачи данных.

Включает одну линию синхронизации SPIx_SCK, две линии приема и передачи данных SPIx_RX и SPIx_TX, а также линию выбора устройства (для режима ведомого) SPIx_FSS.

Если устройство функционирует в режиме ведомого, то на его вход SPIx_FSS должен подаваться низкий уровень сигнала в течение всей передачи кадра (последовательность передаваемых бит данных длиной от 4 до 32 бит).

Передача данных может быть одиночной (один кадр) или непрерывной (более одного кадра подряд). Данные передаются старшим битом вперед.

Особенностью интерфейса SPI является то, что в нем реализована возможность задания полярности и фазы тактового сигнала. Бит SPO регистра CR задает полярность тактового сигнала, т. е. определяет, какой уровень сигнала будет удерживаться на линии SPIx_SCK в то время, когда линия не активна.

Бит SPH задает фазу тактового сигнала. Фактически, он задает порядок считывания и выставления данных. По умолчанию бит SPH сброшен и выборка данных на линиях SPIx_TX и SPIx_RX происходит по переднему фронту сигнала синхронизации, а установка – по заднему.

Передним всегда считается тот фронт сигнала, который является началом передачи первого бита, см. рисунок 23.3.




Рисунок 23.3 – Сигнал синхронизации SPIx_SCK при разных состояниях бита SPO

Комбинации битов SPO и SPH задают четыре режима обмена данными, см. рисунок 23.4.




Рисунок 23.4 – Передача кадров данных в интерфейсе SPI

На рисунке 23.5 показано поведение сигналов при непрерывной передаче кадров данных.




Рисунок 23.5 – Поведение сигналов при непрерывной передаче кадров данных

В режиме непрерывной передачи данных при условии SPH = 0 на линии SPIx_FSS должны формироваться импульсы между передачами кадров данных. Это связано с тем, что в этом режиме низкий уровень сигнала на линии SPIx_FSS ведомого устройства блокирует запись в сдвиговый регистр. Поэтому мастер должен переводить линию SPIx_FSS в высокий уровень по окончании передачи каждого кадра, разрешая, таким образом, запись новых данных. По окончании приема последнего бита кадра линия SPIx_FSS переводится в состояние логической единицы по истечении одного такта сигнала SPIx_SCK.

В режиме непрерывной передачи данных при условии SPH = 1 низкий уровень сигнала на линии SPIx_FSS не блокирует запись в сдвиговый регистр. Линия SPIx_FSS может оставаться в состоянии нуля в течение передачи всех кадров. Только по окончании передачи линия может быть переведена в состояние логической единицы.

Интерфейс Microwire

Интерфейс Microwire реализует полудуплексный режим передачи данных.

Включает линию синхронизации SPIx_SCK, две линии приема и передачи данных SPIx_RX и SPIx_TX, а также линию выбора устройства (для режима ведомого) SPIx_FSS.

Если устройство функционирует в режиме ведомого, то на его вход SPIx_FSS должен подаваться низкий уровень сигнала в течение всей передачи кадра (последовательность передаваемых бит данных длиной от 4 до 32 бит).

Передача данных может быть одиночной (один кадр) или непрерывной (более одного кадра подряд). Данные передаются старшим битом вперед.

Перед началом передачи линия SPIx_FSS переводится в низкое состояние.

Каждая передача начинается с передачи от мастера к ведомой 8-битной управляющей последовательности. В течение передачи этой последовательности приемник мастера не обрабатывает входящие данные. После того как управляющая последовательность передана и декодирована одним из ведомых устройств, этот ведомый выдерживает паузу в один такт синхросигнала и начинает передавать мастеру кадр данных, см. рисунок 23.6.

Выставление данных происходит по заднему фронту сигнала SPIx_SCK, а считывание – по переднему.




Рисунок 23.6– Передача кадра данных в интерфейсе Microwire

По окончании приема данных линия SPIx_FSS переводится в высокое состояние.

Примечание – В течение времени, когда передается управляющая последовательность и между передачами, линия SPIx_RX может находиться в третьем состоянии.

В режиме непрерывной передачи начало и завершение передачи нескольких кадров данных аналогично передаче одного кадра. Линия SPIx_FSS удерживается в нуле в течение всего сеанса передачи. По окончании передачи одного кадра данных начинается передача управляющей последовательности без паузы, см. рисунок 23.7.

Примечание – Буферы FIFO приема и передачи данных не очищаются автоматически, даже в случае запрещения работы сбросом бита SSE.




Рисунок 23.7 – Передача кадров данных в интерфейсе Microwire

Для реализации возможности объединения двух линий TxD и RxD при работе в режиме MICROWIRE модуль интерфейса имеет в составе сигнал nSSPOE. Это

внутренний сигнал управления выходом линии TxD интерфейса SPI. В фазе чтения по линии RxD на нем устанавливается высокий уровень, и он переводит вывод порта TxD в высокоимпедансное состояние.

Интерфейс SSI

Интерфейс SSI реализует полнодуплексный режим передачи данных.

Включает одну линию синхронизации SPIx_SCK, две линии приема и передачи данных SPIx_RX и SPIx_TX, а также линию выбора устройства SPIx_FSS.

Перед началом передачи каждого кадра на линии SPIx_FSS формируется импульс длительностью в один период сигнала SPIx_SCK. Далее мастер и ведомый передают данные. Установка данных производится по переднему фронту синхросигнала, а выборка – по заднему, см. рисунок 23.8. Весь цикл передачи начинается сразу же после появления хотя бы одного элемента в буфере FIFO передатчика.




Рисунок 23.8 – Передача кадра данных в интерфейсе SSI

Режим непрерывной передачи кадров данных показан на рисунке 23.9.




Рисунок 23.9 – Непрерывная передача кадров данных в интерфейсе SSI

23.4 Прерывания

Буфер приема и буфер передачи могут генерировать 4 независимых маскируемых запроса на прерывания:

- TXINTR – запрос на обслуживание буфера передатчика (опустошение буфера равно или ниже порога);
- RXINTR – запрос на обслуживание буфера приемника (заполнение буфера равно или выше порога);
- RTINTR – таймаут ожидания чтения данных из буфера приемника (буфер приемника не пуст и не было попыток обращения к нему в течение времени, равного передаче 32 бит);

- RORINTR – переполнение буфера приемника.

Пороги программируются индивидуально для каждого буфера посредством полей TXIFLSEL и RXIFLSEL регистра CR.

Каждый из сигналов может быть маскирован путем установки соответствующего бита в регистре маски IMSC. Для разрешения соответствующего прерывания необходимо установить бит, для запрещения прерывания – сбросить.

Источник прерывания также можно определить, считав состояние регистра RIS или регистра MIS (маскированные прерывания). Сброс прерывания осуществляется программно путём установки соответствующего бита в регистре ICR.

24 Контроллер интерфейса I2C

В состав микроконтроллера входит контроллер интерфейса I2C, обеспечивающий полную поддержку двухпроводного последовательного синхронного интерфейса I2C/SMBus. Результат такой совместимости – легкое соединение со многими запоминающими устройствами и устройствами ввода-вывода, включая EEPROM, SRAM, счетчики, АЦП, ЦАП, периферийные устройства.

Управляющие регистры контроллеров I2C приведены в приложении А.15.

Функциональные возможности модуля контроллера I2C:

- совместимость с протоколами SMBus 1.1 и SMBus 2.0, ACCESS.Bus, I2C 2.1;
- поддержка скоростного/стандартного (FS) и высокоскоростного (HS) режимов;
- программирование действий мастера/ведомого;
- возможность подключения к шине нескольких ведущих устройств, т. е. поддержка режима мультимастера (MM);
- один программно задаваемый адрес;
- поддержка режима множественного адреса и безадресного режима;
- 7- или 10-битная адресация ведомого;
- поддержка адреса общего вызова.

Особые возможности протокола SMBus:

- отслеживание времени простоя линии SCL;
- наличие функции отслеживания ошибок в пакетах данных PEC с использованием метода расчета контрольной суммы CRC;
- поддержка адреса отклика мастера;
- поддержка полинга и контроля прерываний.

24.1 Протокол шины

Протокол I2C использует двухпроводной интерфейс для двухсторонней связи между устройствами, подключенными к шине. Двухнаправленная шина состоит из двух линий: данных SDA и тактового сигнала SCL. Эти линии подключены к источнику питания через подтягивающие резисторы. Шинные формирователи любых устройств, подключаемых к шине, выполняются по схеме с открытым коллектором или открытым стоком. Устройства могут выставить только низкий уровень на соответствующей линии. Следовательно, обе линии SDA и SCL реализуют функцию «монтажное И».

Протокол поддерживает режим мультимастера, в котором шина может контролироваться одним или несколькими устройствами из подключенных к шине. Каждое устройство, подключенное к шине, имеет свой адрес и может быть как приемником, так и передатчиком (некоторые только приемниками).

Операции с данными

Устройство, которое начинает передачу данных, становится мастером. Мастер генерирует тактовый сигнал SCL, а также инициирует и завершает передачу данных по шине. За один такт сигнала SCL передается один бит данных по линии SDA, см. рисунок 24.1.




Рисунок 24.1 – Передача бита данных

Данные валидны (верны), пока уровень сигнала на линии SCL высокий. Когда на линии SCL низкий уровень сигнала, данные могут меняться.

Старт и стоп

Состояние старта формируется тогда, когда на линии SCL держится высокий уровень сигнала, а на линии SDA возникает перепад уровня сигнала из высокого уровня в низкий, см. рисунок 24.2.

Состояние стопа (останова) формируется тогда, когда на линии SCL держится высокий уровень сигнала, а на линии SDA возникает перепад уровня сигнала из низкого уровня в высокий, см. рисунок 24.2.

Состояния старта и стопа формирует только мастер.




Рисунок 24.2 – Состояния старта и стопа

После того, как сформировано состояние старта, шина считается занятой и другие устройства не должны пытаться управлять ею. Шина считается занятой до тех пор, пока не будет сформировано состояние стопа. В середине передачи может быть сформировано состояние повторного старта, если мастеру нужно обратиться к другому ведомому или если требуется изменение направления передачи данных без потери контроля над шиной, см. рисунок 24.3.




Рисунок 24.3 – Состояние повторного старта

Арбитраж

Арбитраж выполняется в момент времени, когда на линии SCL находится «1». Два устройства могут сгенерировать стартовое состояние в одно и то же время. Далее арбитраж будет продолжаться до тех пор, пока одно из устройств сформирует «0», а другое – «1» на линии SDA. Устройство, которое установило «1» на линии SDA, проигрывает арбитраж. На рисунке 24.4 приведен пример арбитража.




Рисунок 24.4 – Арбитраж на линии SDA

Два устройства передают свои данные DATA1 и DATA2 на линию SDA. В момент времени, когда очередной бит данных DATA1 равен «1», а бит данных DATA2 равен «0», второе устройство выигрывает арбитраж и продолжает передачу своих данных, а первое устройство прекращает передачу.

Если устройство проигрывает арбитраж во время передачи первого байта после старта (во время передачи адреса ведомого), оно становится ведомым приемником и мониторит передаваемый адрес на случай совпадения. Арбитраж также может быть проигран в режиме мастера приемника во время квитирования или в режиме ведомого передатчика во время ответа на адрес отклика на сигнал предупреждения.

В случае проигрывания арбитража в битовом поле MODE регистра ST устанавливается соответствующий код и генерируется прерывание.

Синхронизация

Синхронизация тактовых сигналов разных устройств, подключенных к шине I2C, реализуется в случаях, когда несколько устройств являются мастерами, и выполняется с использованием той особенности, что линия SCL реализована как монтажное «И» линий тактовых сигналов этих устройств. Для примера рассмотрим синхронизацию двух мастеров с линиями тактовых сигналов CLK1 и CLK2, см. рисунок 24.5.




Рисунок 24.5 – Синхронизация

Линия SCL переводится в состояние «0» сразу, как только один из мастеров выставляет на своей линии тактового сигнала низкий уровень сигнала (сигнал CLK1 на рисунке 24.5). При этом его внутренний счетчик длительности низкого уровня сигнала сбрасывается и начинает отсчет. Второй мастер выставляет низкий уровень позже, и его счетчик также сбрасывается (сигнал CLK2 на рисунке 24.5).

Как только внутренний счетчик первого мастера переполнится, мастер выставит на линии CLK1 высокий уровень сигнала. Тем не менее, линия SCL будет по-прежнему

оставаться в состоянии «0», удерживаемая вторым мастером. В связи с этим, первый мастер перейдет в состояние ожидания, см. рисунок 24.5. Когда переполнится счетчик второго мастера, он выставит на линии CLK2 высокий уровень сигнала, и в этот момент линия SCL перейдет в состояние «1». С этого момента внутренние счетчики длительности высокого уровня сигнала обоих мастеров начнут синхронный отсчет.

Каждая передача данных состоит из начального состояния «старт», состояний передач битов и состояния «стоп». Данные передаются старшим битом MSB вперед. Передача каждого байта завершается квитированием, т. е. приемник подтверждает окончание приема сигналом подтверждения ACK. Вемое устройство может увеличивать паузу между тактовыми импульсами, удерживая на линии SCL сигнал низкого уровня, пока происходит обработка принятых данных или подготовка данных для следующей передачи. Этот процесс может происходить после передачи любого бита/байта, см. рисунок 24.6.




Рисунок 24.6 – Передача данных

Квитирование

Каждый байт послылки должен быть завершён квитированием, т. е. ответом на прием сигнала запроса подтверждения приема (бит ACK). На рисунках 24.6 и 24.7 показано положение момента квитирования в пределах послылки.




Рисунок 24.7 – Квитирование и неквитирование бита подтверждения ACK

Бит запроса подтверждения приема генерируется мастером. Передатчик (мастер или ведомый) в момент девятого такта синхросигнала оставляет линию SDA в состоянии «1» (бит ACK). В свою очередь, приемник должен сбросить линию SDA в «0» в течение времени, пока на линии SCL удерживается высокий уровень девятого импульса тактового сигнала, т. е. квитировать прием, см. рисунок 24.7. Если приемник не отвечает на запрос подтверждения и не подтверждает прием байта, то он оставляет линию SDA без изменений в состоянии «1», т. е. не квитирует прием.

Примечание – Все устройства, подсоединенные к шине I2C, в обязательном порядке должны квитировать бит ACK при получении байта с их собственным адресом. Этот механизм

используется для отслеживания наличия отключившихся (самостоятельно или по каким-то причинам) от шины устройств.

Ведомое устройство имеет право не квитировать бит ACK в следующих случаях:

- если ведомый не может принять данные или он занят. Мастер, обнаружив неквитирование байта, должен сгенерировать состояние стопа и прервать передачу. Как альтернатива, ведомый может затянуть период низкого уровня сигнала тактирования на линии SCL для завершения своих операций и продолжить передачу;

- если ведомый обнаружил некорректную команду или некорректные данные. В этом случае ведомый должен неквитировать принятый байт. Мастер, обнаружив неквитирование байта, должен сгенерировать состояние стопа и повторить передачу;

- если мастер функционирует как приемник, то, приняв байт, он должен сообщить ведомому об окончании данных неквитированием бита ACK, посланного ведомым. После этого ведомый передатчик должен освободить линию SDA для того, чтобы мастер смог сгенерировать состояние завершения передачи (состояние стопа).

Формат передачи данных с 7-битной адресацией

На рисунке 24.8 показана передача адреса и двух байт данных. Каждому устройству, подключенному к шине, присваивается уникальный 7-битный адрес. Первые семь бит, передаваемые после старта, представляют собой адрес ведомого, восьмой бит R/W# определяет направление передачи – от ведомого (чтение, если R/W# = «1») или к ведомому (запись, если R/W# = «0»).



Рисунок 24.8 – Передача данных с 7-битной адресацией

Каждый ведомый, получивший байт адреса, сравнивает его со своим собственным адресом. Если адрес распознается как «свой», ведомый квитирует прием и далее, в зависимости от состояния бита R/W#, становится передатчиком или приемником.

Протокол SMBus/I2C позволяет генерировать адрес общего вызова для одновременного обращения ко всем устройствам, подключенным к шине. Первым передается адрес общего вызова (00h), затем следует байт назначения общего вызова. Ведомые, которые ожидают данные, квитируют этот байт и становятся приемниками, остальные игнорируют общий вызов.

Протокол SMBus/I2C поддерживает уникальную функцию – распознавание адреса отклика на сигнал предупреждения (Alert Response Address – ARA). В системах с несколькими ведомыми каждое устройство может послать мастеру сигнал предупреждения. Для этого используется дополнительная третья линия ALERT#, физически идентичная линиям SDA и SCL, реализованная по принципу монтажное «И». К этой линии также подключаются все устройства. Когда какому-то ведомому (или нескольким ведомым) необходимо обратиться к мастеру, он (или они) выставляет (выставляют) на линии ALERT# низкий уровень сигнала – это сигнал предупреждения, см. рисунок 24.9.




Рисунок 24.9 – Передача адреса отклика на сигнал предупреждения

Мастер, обнаружив «0» на линии ALERT#, обращается ко всем ведомым, посылая адрес отклика на сигнал предупреждения ARA. Адрес состоит из семи битов (000_1100b) и бита R/W# = «1» (чтение). Ведомый, который отправил сигнал предупреждения, получив сигнал ARA, квитирует его и затем отправляет свой 7-битный адрес (восьмой бит может быть как «0», так и «1»), сообщая, таким образом, ведомому, какое именно устройство посылало сигнал предупреждения. Кроме этого, ведомый, который выставил «0» на линии ALERT#, должен перестать удерживать линию, чтобы на ней установился высокий уровень сигнала. В том случае, если несколько устройств посылали сигнал предупреждения, то после получения ARA, свой адрес передает то устройство, которое захватывает шину по стандартным правилам арбитража. Если после обслуживания ведомого мастер все еще обнаруживает на линии ALERT# низкий уровень сигнала, он понимает это как то, что сигнал предупреждения посылался несколькими ведомыми. Мастер снова отправляет сигнал ARA и затем общается со следующим ведомым. Появление на линии ALERT# высокого уровня сигнала означает, что все ведомые, которые требовали обращения, обслужены.

Примечание – Описываемый в настоящем техническом описании модуль I2C не имеет выделенной линии ALERT#. При необходимости, пользователь может задействовать свободный вывод микроконтроллера и программно реализовать возможность передачи сигнала предупреждения от ведомого к мастеру. В свою очередь, функция распознавания адреса отклика ARA и последующей отправки собственного адреса реализована полностью. Включить функцию можно установкой бита SMBARE в регистре CTL0.

Формат передачи данных с 10-битной адресацией

10-битная адресация позволяет адресовать до 1024 ведомых устройств с использованием резервной комбинации 1111_0xxb, которая передается по линии SDA сразу после старта. 10-битный формат полностью совместим с 7-битным форматом и может использоваться одновременно с ним, что позволяет соединять по шине I2C устройства с разной адресацией.

Основной идеей формата является передача 10-битного адреса в двух первых байтах, следующих сразу после старта. В первом байте передается значение 1111_0xxb, где «xx» – это два старших бита адреса и бит R/W# (на рисунке 24.10 обозначен символом «W» – запись), который должен быть равен «0», чтобы ведомый понял, что в следующем байте будут переданы остальные 8 бит адреса. Во втором байте передаются 8 бит адреса, см. рисунок 24.10.




Рисунок 24.10 – Передача данных ведомому с 10-битным адресом (для расшифровки применяемых обозначений следует обратиться к таблице 2 4 . 1)

Чтобы осуществить чтение ведомого, которого адресует мастер после второго байта адреса, следует отправить бит повторного старта и затем комбинацию 1111_0xxb и бит R/W# (обозначен символом «R» – чтение), который на этот раз равен «1», см. рисунок 24.11.




Рисунок 24.11 – Получение данных от ведомого с 10-битным адресом

На рисунках 24.10 и 24.11 биты послышки условно обозначены буквами S, W и др. или состояния битов указаны непосредственно «0» или «1». В дальнейшем на подобных рисунках, поясняющих содержимое послышки при передаче или приеме данных, будут применяться такие же и другие обозначения. Все обозначения, которые будут использоваться, указаны в таблице 2 4 . 1 с подробными пояснениями.

Таблица 24.1 – Условные обозначения, принятые на рисунках, показывающих содержимое посылок данных или адресов на линии SDA

Обозначение	Расшифровка обозначения
S	Состояние старта. Символом «S» обозначается стартовый бит посылки
SR	Состояние повторного старта
R/W	Бит указания направления передачи. В тексте настоящего описания он упоминается как R/W#. Наличие этого обозначения в бите посылки указывает на то, что этот бит может быть равен как «0», так и «1»
R	Частный случай обозначения бита направления передачи R/W#. Если в обозначении бита стоит символ «R», то это указывает на то, что в данной посылке бит R/W# должен быть равен «1», т. е. направление передачи данных происходит от ведомого к мастеру (чтение)
W	Частный случай обозначения бита направления передачи R/W#. Если в обозначении бита стоит символ «W», то это указывает на то, что в данной посылке бит R/W# должен быть равен «0», т. е. направление передачи данных происходит от мастера к ведомому (запись)
A/A#	Бит квитированного/неквитированного приема, посылаемый приемником в ответ на запрос передатчика подтвердить прием. Наличие этого обозначения в бите посылки указывает на то, что этот бит может быть равен как «0», так и «1»
A	Частный случай обозначения бита A/A#. Если в обозначении бита стоит символ «A», то это указывает на то, что в данной посылке в ответ на запрос подтверждения приема байта произошло квитирование, т. е. приемник установил линию SDA в «0». В тексте настоящего описания квитированный бит запроса подтверждения приема обозначается как ACK
A#	Частный случай обозначения бита A/A#. Если в обозначении бита стоит символ «A#», то это указывает на то, что в данной посылке в ответ на запрос подтверждения приема байта произошло неквитирование, т. е. приемник не изменил линию SDA и оставил ее в состоянии «1». В тексте настоящего описания, неквитированный бит запроса подтверждения приема обозначается как NACK
P	Состояние окончания передачи. Символом «P» обозначается стоповый бит посылки
Код мастера	8-битный код мастера. Значение 0000_1xxx _b , где «xxx» – уникальный код каждого мастера в системе нескольких устройств
Адрес	7-битный адрес ведомого, передаваемый мастером
Адрес ведомого	Адрес ведомого, передаваемый во втором байте посылки. В режиме HS это 7-битный адрес, на что указывает идущий следом бит R/W#, в остальных случаях это восемь младших бит 10-битного адреса
Данные	Байт или несколько байт данных
GC	Байт адреса общего вызова (0000_0000 _b)
AR	Адрес отклика (0001_100 _b)
	Изображение числа в овале с линией, прикрепляющей его к изображению передачи битов, обозначает код операции и указывает момент, в который этот код записывается в поле MODE регистра ST
Цветное поле	Серым цветом обозначены биты, передаваемые от мастера к ведомому
Белое поле	Белым цветом обозначены биты, передаваемые от ведомого к мастеру

24.2 Функциональное описание

Структурная схема модуля I2C представлена на рисунке 24.12. Далее приводится краткое описание назначения блоков модуля.




Рисунок 24.12 – Структурная схема модуля I2C

Входные и выходные каскады линий SDA и SCL

Для обеих линий используются входные шумовые фильтры. В режиме FS эти фильтры подавляют любые импульсы входного сигнала, длительность которых не превышает один такт системного синхросигнала. Выходные каскады включают в себя понижающие (до уровня «0») устройства с открытым стоком. Функционирование входных и выходных каскадов зависит от состояния модуля I2C, т.е. модуль включен или выключен.

Управление режимом работы и опрос состояния

Управление модулем I2C осуществляют блоки управления режимом работы и скоростью передачи регистров управления и состояния. В состав этих блоков входят следующие регистры:

- ST – содержит биты, отражающие текущую конфигурацию модуля I2C (мастер или ведомый, передатчик или приемник) и бит флага прерывания;
- CST – является одновременно регистром управления шиной и регистром состояния шины;
- CTL0 – управляет генерированием состояний старта, повторного старта и останова, а также квитированием;
- CTL1 и CTL2 – устанавливают параметры тактового сигнала в режиме мастера и контролируют режим 10-битной адресации.

Регистры адреса и компаратор адреса

В регистр адреса ADDR может быть записан 7-битный адрес, который является адресом устройства при работе его в режиме ведомого. Распознавание адреса включается установкой бита SAEN.

Также возможна настройка, при которой устройство будет иметь несколько адресов и отвечать на любой адрес из списка. Дополнительные адреса заносятся в массив EADDR. Поддерживается как 7-битный, так и 10-битный адрес. Для активации каждого дополнительного адреса, должен быть установлен бит SAEN в соответствующем регистре EADDR. Таким образом, имеется возможность присвоить устройству до 9 различных адресов.

Дополнительно имеется возможность разрешить устройству отвечать на любой полученный адрес. Для этого необходимо установить бит UNADDR регистра CTL0.

Компаратор адреса сравнивает принятый 7-битный адрес со значением, хранящимся в поле ADDR. Если разрешено распознавание адреса общего вызова (установлен бит GCMEN регистра CTL0), то компаратор сравнивает принятый адрес со значением 0000_000b. Если разрешено распознавание адреса отклика на сигнал предупреждения (установлен бит SMBARE регистра CTL0), то компаратор сравнивает принятый адрес со значением 0001_100b.

Если включен режим 10-битной адресации (одновременно установлены биты SAEN и S10EN регистров ADDR и CTL2 соответственно), компаратор сравнивает старшие пять битов первого полученного байта со значением 11110b, а следующие два бита – со значением второго и первого битов поля S10ADR регистра CTL2. Старший бит второго полученного байта сравнивается со значением нулевого бита поля S10ADR, а оставшиеся семь битов – со значением битового поля ADDR регистра ADDR, см. рисунок 24.13.




Рисунок 24.13 – Компаратор адреса в режиме 10-битной адресации

Сдвиговый регистр данных

Регистр SDA представляет собой сдвиговый регистр, используемый для приема и передачи данных. Старший бит регистра передается/принимается первым, младший бит – последним. Запись в регистр SDA возможна только, если установлен бит INT регистра ST. Регистр может быть прочитан в любой момент времени, но прочитанные данные будут гарантированно достоверными только при установленном бите INT. Регистр SDA не очищается при сбросе и хранит случайные данные до тех пор, пока не будет перезаписан программно или аппаратно после приема байта.

Генерация тактового сигнала и синхронизация

Последовательный тактовый сигнал (выходной сигнал модуля I2C в режиме мастера) формируется генератором на базе системного тактового сигнала (с частотой f_{PClk}).

Модуль I2C может функционировать в двух глобальных режимах – стандартном/скоростном FS и высокоскоростном HS.

В режиме FS используется 15-битный предделитель. Значение младших 6 бит определяется значением битового поля SCLFRQ регистра CTL1, а нулевой бит всегда равен нулю (деление производится только на четное число). Значение старших 8 бит задается полем SCLFRQ регистра CTL3. Блок синхронизации тактового сигнала производит синхронизацию генератора тактового сигнала и выходного сигнала SCL с тактовым сигналом других устройств, подключенных к шине.

В режиме HS используется 12-битный предделитель. Значение младших 4 бит определяется значением битового поля HSDIV регистра CTL2, нулевой бит при этом всегда равен нулю. Значение старших 8 бит задается полем HSDIV регистра CTL4.

Определяемое спецификацией протокола SMBus наименьшее время ожидания на линии SCL составляет 25 мс. Если пауза между двумя тактовыми импульсами превысила 25 мс, то устройство должно прервать текущую передачу. Мастер должен сформировать состояние старта в процессе передачи или после ее окончания. Водомый должен освободить шину. Устройства, обнаружившие данное состояние, должны восстановить свои соединения и ожидать формирования состояния старта в пределах 10 мс.

Для отслеживания периодов ожиданий на шине в модуле I2C имеется счетчик времени ожидания. Функциональная схема счетчика показана на рисунке 24.14.




Рисунок 24.14 – Функциональная схема счетчика времени ожидания

Счетчик времени ожидания состоит из делителя, 8-битного программируемого предделителя и 8-битного основного счетчика. Все элементы счетчика времени ожидания начинают работу по отрицательному фронту сигнала на линии SCL (если работа счетчика разрешена). Положительный фронт сигнала на линии SCL сбрасывает значения делителя, предделителя и основного счетчика. Предделитель считает вниз, начиная со значения, записанного в регистр TOPR. После достижения нуля счетчиком предделителя, он загружается значением из регистра TOPR. Основной счетчик считает вниз от значения FFh. Каждое достижение нуля предделителем декрементирует значение основного счетчика. Обнуление основного счетчика и загрузка его значением FFh вызывает остановку основного счетчика предделителя и делителя и установку флага TOERR в регистре CST. Дополнительно устанавливается флаг INT, и, если разрешено, генерируется прерывание.

Период времени ожидания определяется следующим выражением

$$T_{\text{ожид}} = T_{\text{PCLK}} \times \text{TOCDIV} \times (\text{SMBTOPR} + 1) \times 256, \quad (24.1)$$

где T_{PCLK} – период системного тактового сигнала с частотой f_{PCLK} .

Арбитраж и обнаружение ошибок на шине I2C

Арбитраж в режиме мастера передатчика может быть потерян в случае, когда два мастера одновременно формируют состояние старта и начинают передачу данных. Потеря арбитража может происходить как во время передачи адреса, так и во время передачи данных.

В случае потери приоритета при передаче байта адреса, мастер переходит в режим ведомого приемника и начинает принимать адрес. Если принятый адрес оказался «своим», модуль I2C далее функционирует в режиме ведомого. Если принятый адрес не оказался «своим», то модуль I2C переходит в режим безадресного ведомого.

В случае потери приоритета при передаче байта данных модуль I2C сразу переходит в режим безадресного ведомого.

Обнаружение и исправление ошибок на шине I2C

Состояние ошибки на шине I2C возникает в том случае, если во время передачи адреса/данных или во время квитирования на шине I2C обнаруживаются состояния старта или стопа. При обнаружении ошибки на шине I2C выполняются действия:

- в поле MODE регистра ST записывается код ошибки 1Fh;
- генерируется прерывание (если разрешено);
- модуль I2C переходит в режим безадресного ведомого;
- линии SDA и SCL освобождаются.

Обнаружение ошибки на шине I2C может вызвать у простой шины некорректное формирование состояния старта и отключение модуля I2C. Поэтому для возврата к нормальной работе следует выполнить действия:

- выключить и снова включить модуль I2C (бит ENABLE в регистре CTL1);
- в течение времени простоя проверить, не подключен ли другой активный мастер к шине I2C (бит BV регистра CST должен быть обнулен);
- в режиме мастера сформировать состояние старта, передать адрес и затем сформировать состояние останова, таким образом, проведя синхронизацию всех ведомых устройств (в том числе и тех, которые не обнаружили ошибку на шине I2C).

Режим IDLE

Переход в режим IDLE происходит при отключении внешнего сигнала тактирования модуля I2C записью нуля в бит I2CEN регистра APB_CLK. Переход в режим IDLE подобен программному выключению модуля I2C (очистка бита ENABLE в регистре CTL1). Регистры CTL0, ST и CST очищаются, чтобы гарантировать нормальный старт после возобновления функционирования модуля.

Выход из режима IDLE осуществляется записью единицы в бит I2CEN и включением модуля I2C битом ENABLE.

24.3 Инициализация и функционирование

В целом модуль I2C поддерживает два базовых режима – режим FS и режим HS.

Стандартный/скоростной режим или режим FS – стандартный режим работы, в котором модуль функционирует по умолчанию. Диапазон частот сигнала на линии SCL – от 763 Гц до 6,25 МГц (при $f_{PCLK} = 100$ МГц).

Высокоскоростной режим или режим HS – режим работы, который включается программно. Режим HS значительно превосходит режим FS по скорости – диапазон частот сигнала на линии SCL от 8,14 кГц до 16,67 МГц (при $f_{PCLK} = 100$ МГц).

Все операции режима HS начинаются в режиме FS в следующем порядке:

- стартовое состояние;
- 8-битный код мастера (значение 0000_1xxx_b, где «xxx» – уникальный код каждого мастера в системе нескольких устройств);
- неквитирование.

Арбитраж на шине I2C происходит в момент передачи несколькими мастерами своих уникальных кодов. Выигравший арбитраж мастер захватывает шину. В связи с такой организацией режима HS дальнейший арбитраж и синхронизация на шине не реализуются.

После выполнения вышеуказанных шагов устройства, поддерживающие режим HS, переключаются в этот режим. Мастер генерирует состояние повторного старта SR, а затем передает адрес ведомого и бит направления передачи R/W#, см. рисунок 24.15. Расшифровка обозначений, принятых на рисунке 24.15, приведена в таблице 24.1.

Все передачи в режиме HS по формату идентичны передачам режима FS, что делает эти два режима полностью совместимыми.




Рисунок 24.15 – Переход в режим HS и обратно в режим FS

Выход из режима HS происходит генерированием состояния окончания передачи P, после которого все устройства переключаются обратно в режим FS. В каждом из двух базовых режимов – FS и HS – модуль I2C может функционировать как мастер или ведомый, получать или передавать информацию.

Далее все режимы работы модуля I2C будут рассмотрены подробно.

Инициализация

Для начала работы следует произвести инициализацию:

1 Включить модуль I2C установкой бита ENABLE в регистре CTL1.

2 Если активен режим мастера, записать нужный коэффициент деления в битовое поле SCLFRQ (регистры CTL1, CTL3) для выбора периода тактового сигнала SCL (для режима HS записать коэффициент деления в поле HSDIV регистров CTL2, CTL4).

3 Если активен режим ведомого, необходимо:

- записать «собственный» адрес ведомого в битовое поле ADDR и установить бит SAEN регистра ADDR;
- для реализации 10-битной адресации записать старшие биты адреса в битовое поле S10AD и установить бит S10EN регистра CTL2;
- для включения функции распознавания адреса общего вызова установить бит GCMEN в регистре CTL0;
- для включения функции распознавания адреса отклика установить бит SMBARE в регистре CTL0.

4 При необходимости отслеживания периодов ожидания на шине I2C записать желаемые значения в регистр TOPR и в битовое поле TOCDIV (регистр CST) для отсчета времени ожидания на линии SCL. Для автоматического отслеживания времени ожидания записать ненулевое значение в битовое поле TOCDIV регистра CST.

5 Для разрешения формирования запроса на прерывание установить бит INTEN в регистре CTL0.

Функционирование

Модуль I2C может работать в режиме мастера или ведомого. Также он может функционировать как передатчик или приемник, т. е. модуль I2C поддерживает девять режимов:

- безадресный ведомый;
- мастер передатчик в режиме FS;
- мастер передатчик в режиме HS;
- мастер приемник в режиме FS;
- мастер приемник в режиме HS;
- ведомый передатчик в режиме FS;
- ведомый передатчик в режиме HS;
- ведомый приемник в режиме FS;
- ведомый приемник в режиме HS.

Передача информации по шине I2C состоит из последовательности различных действий (начало передачи, прием данных и др.). Каждое действие называется состоянием (состояние старта, состояние останова и др.). После того, как то или иное состояние сформировано, его код аппаратно записывается в регистр ST в битовое поле MODE и может быть прочитано программно. В таблицах 24.2 и 24.3 приводятся все возможные состояния, их мнемонические обозначения и коды. На квитирование или неквитирование приема указывает запись «ACK» или «NACK» соответственно. Так, например, если мастер отправил байт адреса ведомому, который после получения квитировал прием, то на это будет указывать «ACK», а в поле MODE регистра ST будет записан код 04h, соответствующий состоянию с мнемоническим обозначением «MTADPA». Более подробно каждый режим работы модуля I2C будет рассмотрен далее. На рисунках 24.16 – 24.23, поясняющих работу модуля I2C в том или ином режиме, приняты обозначения, расшифровка которых приводится в таблице 24.1. Для получения дополнительной информации и понимания работы модуля I2C можно воспользоваться приложением Б.

Таблица 24.2 – Коды функционирования модуля I2C в режиме FS

Режим		Код	Мнемоника	Описание состояния на момент записи кода в поле MODE регистра ST	ACK/ NACK
Общий		00h	IDLE	IDLE, нет доступной валидной информации о статусе	–
Мастер в режиме FS	–	01h	STDONE	Сформировано состояние старта	–
		02h	RSDONE	Сформировано состояние повторного старта	–
		03h	IDLARL	Потеря арбитража, переход в режим безадресного ведомого	–
	Передача	04h	MTADPA	Отправлен адрес ведомого	ACK
		05h	MTADNA	Отправлен адрес ведомого	NACK
		06h	MTDAPA	Отправлен байт данных	ACK
		07h	MTDANA	Отправлен байт данных	NACK
	Прием	08h	MRADPA	Отправлен адрес ведомого	ACK
		09h	MRADNA	Отправлен адрес ведомого	NACK
		0Ah	MRDAPA	Принят байт данных	ACK
		0Bh	MRDANA	Принят байт данных	NACK
	–	0Ch	MTMCER	Отправлен код мастера, обнаружена ошибка	ACK
–		0Dh – 0Fh		Зарезервировано. Не использовать!	–
Ведомый в режиме FS	Прием	10h	SRADPA	Принят адрес	ACK
		11h	SRAAPA	Принят адрес после потери арбитража	ACK
		12h	SRDAPA	Принят байт данных	ACK
		13h	SRDANA	Принят байт данных	NACK
	Передача	14h	STADPA	Принят адрес	ACK
		15h	STAAPA	Принят адрес после потери арбитража	ACK
		16h	STDAPA	Отправлен байт данных	ACK
		17h	STDANA	Отправлен байт данных	NACK
	Передача адреса отклика	18h	SATADP	Принят адрес отклика на предупреждение	ACK
		19h	SATAAP	Принят адрес отклика на предупреждение после потери арбитража	ACK
		1Ah	SATDAP	Отправлены данные в ответ на получение адреса отклика	ACK
		1Bh	SATDAN	Отправлены данные в ответ на получение адреса отклика	NACK

Окончание таблицы 24.2

См. также таблицу 2.12

Режим		Код	Мнемоника	Описание состояния на момент записи кода в поле MODE регистра ST	ACK/ NACK
Ведомый в режиме FS	—	1Ch	SSTOP	Обнаружено состояние останова ведомого	—
		1Dh	SGADPA	Принят адрес общего вызова	ACK
		1Eh	SDAAPA	Принят адрес общего вызова после потери арбитража	ACK
Общий		1Fh	BERROR	Обнаружена ошибка на шине (некорректное состояние старта или останова)	—
Примечание – Диапазон значений кодов 0Dh–0Fh зарезервирован и не доступен для использования. Дополнительная информация находится в приложении Б данного ТО.					

Таблица 24.3 – Коды функционирования модуля I2C в режиме HS

Режим		Код	Мнемоника	Описание состояния на момент записи кода в поле MODE регистра ST	ACK/ NACK
Мастер в режиме HS	–	21h	HMTMCOK	Код мастера передан успешно, переход в режим HS	–
		22h	HRSDONE	Сформировано состояние повторного старта	–
		23h	HIDLARL	Потеря арбитража, переход в режим HS безадресного ведомого	–
	Передача	24h	HMTADPA	Отправлен адрес ведомого	ACK
		25h	HMTADNA	Отправлен адрес ведомого	NACK
		26h	HMTDAPA	Отправлен байт данных	ACK
		27h	HMTDANA	Отправлен байт данных	NACK
	Прием	28h	HMRADPA	Отправлен адрес ведомого	ACK
		29h	HMRADNA	Отправлен адрес ведомого	NACK
		2Ah	HMRDAPA	Принят байт данных	ACK
2Bh		HMRDANA	Принят байт данных	NACK	
Ведомый в режиме HS	Прием	30h	HSRADPA	Принят адрес	ACK
		32h	HSRDAPA	Принят байт данных	ACK
		33h	HSRDANA	Принят байт данных	NACK
	Передача	34h	HSTADPA	Принят адрес	ACK
		36h	HSTDAPA	Отправлен байт данных	ACK
		37h	HSTDANA	Отправлен байт данных	NACK
Примечание – Диапазоны значений кодов 2Ch–2Fh и 38h–3Fh, а также коды 20h, 31h, 35h зарезервированы и недоступны для использования. Дополнительная информация находится в приложении Б данного ТО.					

Режим безадресного ведомого

Режим работы по умолчанию (MODE = 00h). После включения модуль I2C начинает функционировать в режиме безадресного ведомого и непрерывно мониторит шину. При обнаружении состояния старта или повторного старта переходит в режим ведомого приемника. Для перехода в режим мастера передатчика нужно сформировать корректное состояние старта.

Переключение в режим безадресного ведомого происходит в случаях:

- стартовое состояние не было успешно сформировано, так как другое устройство удерживало на линии SCL низкий уровень сигнала;

- произошла потеря арбитража во время передачи байта данных в режиме мастера передатчика или во время передачи бита R/W# в режиме мастера приемника;
- произошла потеря арбитража во время ответа на полученный адрес отклика;
- неквитирование принятого адреса в режиме ведомого приемника (адрес не совпал со «своим» или запрещен);
- неквитирование в конце переданного байта в режиме ведомого передатчика;
- обнаружено состояние останова;
- обнаружена ошибка на шине;
- модуль I2C был сброшен;
- модуль I2C был выключен.

Режим FS мастера передатчика

Включение режима FS мастера передатчика:

1 Переход в режим мастера передатчика происходит после успешного формирования состояния старта. Первый байт, передаваемый мастером сразу после старта, состоит из адреса ведомого и бита направления.

2 В зависимости от состояния бита направления (R/W#), модуль I2C далее функционирует как мастер передатчика (если R/W# = «0») или как мастер приемника (если R/W# = «1»). Для перехода в режим HS мастер может передать код мастера (0000_1xxxh) вместо первого байта адреса.

3 Переход в режим мастера произойдет после установки бита START в регистре CTL0. Если бит BB в регистре CST сброшен, т. е. шина свободна, будет сгенерировано состояние старта. Если бит BB = 1b, то бит START останется установленным, а состояние старта будет сгенерировано по истечении времени, равного одному такту сигнала тактирования на линии SCL, после освобождения шины.

4 Как только стартовое состояние будет сгенерировано успешно, бит START сбросится, модуль I2C перейдет в состояние STDONE (в поле MODE запишется значение 01h), установится флаг INT, и линия SCL будет удерживаться в «0» до тех пор, пока флаг INT не будет сброшен. Если разрешено битом INTEN (регистр CTL0), сгенерируется прерывание.

Передача адреса и данных:

1 Пока удерживается флаг INT, программа записывает адрес ведомого и бит направления передачи в регистр данных SDA (адрес записывается в биты с седьмого по первый).

2 После записи в регистр SDA флаг INT сбрасывается программно установкой бита CLRST в регистре CTL0.

3 После сброса флага INT и по истечении времени, требуемого для установки данных, на линии SCL появляется тактовый сигнал и данные, хранящиеся в регистре SDA, начинают передаваться по линии SDA.

4 После завершения передачи байта и получения ответа на запрос подтверждения передачи (ACK), т. е. после девятого такта сигнала тактирования на линии SCL, аппаратная часть анализирует квитирование/неквитирование передачи и устанавливает соответствующий код в поле MODE.

5 Во время передачи линии SCL и SDA постоянно мониторятся с целью выявления возможных конфликтов с другими устройствами, подключенными к шине. В случае обнаружения конфликта передача прерывается и в поле MODE записывается код 11b (состояние SRAAPA – переход в режим ведомого приемника после потери арбитража) или код 03h (состояние IDLARL – переход в режим безадресного ведомого после потери арбитража).

6 Если бит направления равен единице и не обнаружено ошибок на шине, модуль I2C переходит в режим мастера приемника.

7 Если бит направления равен нулю и передача адреса ведомого завершена успешно (значение кода в поле MODE не равно 05h/1Fh), устанавливается флаг INT, указывая на то, что ожидается запись первого байта данных в регистр SDA для дальнейшей передачи, и, если разрешено, генерируется прерывание. Пока флаг INT будет оставаться установленным, линия SCL будет удерживаться в «0».

8 Байт данных записывается программно в регистр SDA и передача продолжается.

9 Если ведомый приемник не квитирует отправленный ему байт данных, в поле MODE записывается код 0Bh (состояние MRDANA). На линии SCL будет установлен низкий уровень сигнала и, если разрешено, сгенерировано прерывание.

Для отслеживания ошибок в пакетах данных применяется механизм вычисления контрольной суммы (CRC) для нескольких байт данных. В режиме мастера передатчика установка бита PECNEXT в регистре CST вызовет перенос содержимого регистра ошибок (не доступен программно) в регистр SDA и инициирует передачу байта CRC (байт контрольной суммы) ведомому. Передача байта CRC должна выполняться после передачи последнего байта данных и перед формированием состояния останова или повторного старта.

Мастер передатчика контролирует шину и может адресовать любое ведомое устройство и изменять направление передачи без потери контроля над шиной, используя возможность формирования состояния повторного старта. Для формирования состояния следует:

1 Установить бит START.

2 В режиме мастера приемника прочитать последний полученный байт из регистра SDA.

3 Сбросить флаг прерывания INT.

После этих действий будет освобождена линия SCL, сгенерировано состояние повторного старта и сгенерировано прерывание. В поле MODE будет записан код 02h (состояние RSDONE).

Модуль I2C может быть выведен из режима мастера передатчика генерированием состояния останова. Для этого необходимо:

1 Установить бит STOP в регистре CTL0.

2 В режиме мастера приемника прочитать последний полученный байт из регистра SDA.

3 Сбросить флаг INT.

Вышеуказанные действия приведут к незамедлительному формированию состояния останова и очистке бита STOP.

Состояние останова может быть сформировано только если модуль I2C функционирует как мастер и контролирует шину (в поле MODE находится любое значение кода из диапазона 01h – 0Bh).

Дополнительно можно обратиться к приложению Б данного технического описания.

На рисунке 24.16 представлено графическое пояснение к описанию режима.




Рисунок 24.16 – Режим FS мастера передатчика

Режим HS мастера передатчика

Переход в режим HS мастера передатчика происходит в том случае, если после состояния старта мастер передает код мастера (0000_1xxxh) вместо адреса ведомого. По окончании передачи кода мастера устанавливается флаг INT и, если разрешено, генерируется прерывание. Вслед за успешной передачей кода мастера в поле MODE записывается код 21h (состояние HMTMCOK), и мастер переходит в режим HS.

Далее необходимо сформировать состояние повторного старта, записав единицу в бит START, и сбросить флаг INT, записью единицы в бит CLRST.

После сгенерированного состояния повторного старта устанавливается флаг INT, и в поле MODE записывается код 22h (состояние HRSDONE). Дальнейший порядок действий по передаче адреса и данных аналогичен описанному режиму FS мастера передатчика.

Дополнительно можно обратиться к приложению Б.

На рисунке 24.17 представлено графическое пояснение к описанию режима.




Рисунок 24.17 – Режим HS мастера передатчика

Режим FS мастера приемника

Переход в режим мастера приемника происходит после успешной передачи адреса ведомого с единичным битом направления ($R/W\# = \langle 1 \rangle$). В режиме мастера приемника модуль I2C получает данные от ведомого устройства, поэтому теряет контроль над шиной SDA. В тоже время мастер продолжает тактировать передачу и должен отвечать на бит ACK каждого принятого байта.

После каждого принятого байта устанавливается флаг INT, и пользовательская программа читает полученные данные из регистра SDA. Линия SCL удерживается в «0», пока установлен флаг INT. После сброса флага INT может стартовать прием следующего байта. После этого (согласно протоколу SMBus) состояния повторного старта или стопа не должны генерироваться мастером, поскольку мастер теперь не является единственным контролером линии SDA. В конце приема каждого байта мастер не квитирует прием, сообщая, таким образом, ведомому об успешном приеме.

После приема предпоследнего байта перед сбросом флага INT следует записать ноль в бит ACK регистра CTL0. В тоже время, если требуется отправка байта CRC, следует установить бит PECNEXT в регистре CST. После сброса флага INT будет принят последний байт данных и не квитирован. По окончании приема мастер возвращается в режим передатчика и теперь может сгенерировать состояние повторного старта или останова.

Если механизм отслеживания ошибок включен, то последний переданный от ведомого байт будет байтом CRC. В случае если результат вычисления контрольной суммы не нулевой, то установится флаг ошибки PECFAULT в регистре CST.

Дополнительно можно обратиться к приложению Б.

На рисунке 24.18 представлено графическое пояснение к описанию режима.




Рисунок 24.18 – Режим FS мастера приемника

Режим HS мастера приемника

Переход в режим HS мастера приемника происходит, если после переданного кода мастера и последовавшего за ним состояния повторного старта, производится передача адреса ведомого с битом направления $R/W\# = \langle 1 \rangle$. Модуль I2C переходит в режим HS мастера приемника, устанавливается флаг INT, а в поле MODE записывается соответствующий код из диапазона 28h – 2Bh.

Дополнительно можно обратиться к приложению Б.

На рисунке 24.19 представлено графическое пояснение к описанию режима.

Последовательность передачи бит в посылке при 10-битной адресации была рассмотрена ранее в подразделе 24.1 настоящего ТО.

Механизм распознавания адреса изложен в подразделе 24.2 настоящего ТО и показан на рисунке 24.13.

После корректного приема ведомым двух байтов и совпадения принятого адреса с собственным, байты сохраняются в регистре SDA и сдвиговом регистре, прием квитируется, устанавливается флаг INT, а в поле MODE записывается соответствующий код состояния – 10h или 17h.

Если включен механизм обнаружения ошибок, последний байт, принятый от мастера передатчика, будет байтом CRC. Если результат вычисления контрольной суммы не нулевой, устанавливается флаг ошибки PECFAULT и передача не квитируется. Программа пользователя должна «знать» о количестве передаваемых мастером байт и устанавливать бит PECNEXT перед чтением предпоследнего байта из регистра SDA и потом сбрасывать флаг INT. В результате будет аппаратно рассчитана контрольная сумма, и результат отправлен мастеру в момент передачи бита ACK. Если ошибок нет, будет выполнено квитирование (отправлен «0» в ответ на запрос ACK), если ошибки есть – неквитирование (отправлена «1» в ответ на запрос ACK).

Если ведомому приемнику нужно сообщить мастеру, что он не может более принимать данные, следует сначала установить бит ACK, а затем – бит CLRST (для сброса флага INT). Далее будет принят последний байт данных, который не будет квитирован (бит ACK = 1b), и установится флаг INT. После этого программа может прочитать последний полученный байт из регистра SDA и сбросить флаг INT, после чего модуль I2C освободит шину.

Дополнительно можно обратиться к приложению Б.

На рисунке 24.20 представлено графическое пояснение к описанию режима.




Рисунок 24.20 – Режим FS ведомого приемника

Режим HS ведомого приемника

Включение режима происходит после получения валидного кода мастера (0000_1xxx_b). После передачи кода мастера формируется состояние повторного старта, а затем передается адрес ведомого с нулевым битом направления ($R/W\# = \langle 0 \rangle$). После получения байта адреса ведомый проверяет его на совпадение (см. ранее «Режим FS ведомого приемника»).

Дополнительно можно обратиться к приложению Б.

На рисунке 24.21 представлено графическое пояснение к описанию режима.



Рисунок 24.21 – Режим HS ведомого приемника

Режим FS ведомого передатчика

В этом режиме данные передаются от ведомого передатчика к мастеру приемника. Ведомый проверяет ответ мастера на бит ACK.

Переход в режим передатчика происходит из режима ведомого приемника. После получения собственного адреса и бита направления, равного единице ($R/W\# = \langle 1 \rangle$), ведомый становится передатчиком. Флаг INT устанавливается, указывая на то, что в регистр SDA следует записать данные.

Пока установлен флаг INT, линия SCL удерживается в «0». После записи данных в регистр SDA следует сбросить флаг INT. После этого, по истечении времени, необходимого для установки данных на линии SDA, линия SCL освобождается, и данные начинают передаваться.

Передача данных аналогична передаче в режиме мастера передатчика. После каждого успешного приема байта устанавливается флаг INT, а в поле MODE записывается соответствующий код. Линия SCL удерживается в состоянии «0» до тех пор, пока флаг INT остается установленным. Флаг INT должен сбрасываться только после записи данных в регистр SDA. Каждый последующий байт должен записываться в регистр SDA до тех пор, пока в поле MODE не появится код 17h (состояние STDANA), указывающий на то, что мастер «не желает» далее принимать данные.

Вывод ведомого из режима передатчика осуществляется только мастером приемника. Мастер приемника должен не квитировать последний (согласно запланированному количеству) полученный байт данных. При обнаружении не квитирования переданных данных, модуль I2C переходит в режим безадресного ведомого, и в поле MODE записывается код 00h (состояние IDLE). Далее ведомый мониторит шину в ожидании состояния старта или повторного старта.

Для работы в режиме с 10-битной адресацией следует осуществить действия аналогичные описанным для режима FS ведомого приемника.

Сначала модуль I2C переходит в режим ведомого приемника и получает 10-битный адрес. Если программно не требуется никаких действий, то флаг INT не устанавливается, линия SCL не удерживается в «0», и поле MODE содержит соответствующую информацию о состоянии. Далее (см. ранее «Формат передачи данных с 10-битной адресацией»), вслед за вторым байтом адреса, может последовать состояние повторного старта, и затем повторная передача первого байта адреса, с той лишь разницей, что бит направления содержит единицу (R/W# = «1»). Таким образом, после приема трех байт, если принятый 10-битный адрес окажется «своим», установится флаг INT, и ведомый переключится в режим передатчика. В поле MODE запишется один из двух кодов – 14h или 15h.

Если включен механизм распознавания ошибок, то последний отправленный ведомым передатчиком байт будет байтом CRC. Программа должна «знать» количество байт, посылаемых в пакете данных, и после отправки всех байт устанавливать бит PECNEXT (вместо записи очередных данных в регистр SDA) для того, чтобы в регистр SDA записался байт контрольной суммы.

В модуле I2C поддерживается функция распознавания адреса отклика, который передается мастером шины ко всем ведомым. Ведомое устройство, получившее адрес отклика (0001_100b), переключается в режим передатчика и начинает передавать свой собственный адрес (подробнее – см. «Формат передачи данных с 7-битной адресацией»).

Для включения функции распознавания адреса отклика следует установить бит SMBARE в регистре CTL0.

Модуль I2C реагирует на адрес отклика только при работе в режиме ведомого. В ответ на получение адреса отклика начать передачу адресов могут несколько ведомых. Ведомый, выигравший арбитраж, продолжает передачу, остальные – освобождают шину.

Дополнительно можно обратиться к приложению Б.

На рисунке 24.22 представлено графическое пояснение к описанию режима.




Рисунок 24.22 – Режим FS ведомого передатчика

Режим HS ведомого передатчика

Модуль I2C переходит в режим HS ведомого после получения валидного кода мастера (0000_1xxxb). Далее следует состояние повторного старта и передача адреса ведомого с единичным битом направления (R/W# = «1»). После этого ведомый переключается в режим HS ведомого передатчика. Функционирование в этом режиме в целом идентично режиму FS ведомого передатчика, с теми отличиями, что поддерживается более высокая скорость передачи, а значения кодов состояний (поле MODE) находятся в диапазоне 34h – 37h.

Дополнительно можно обратиться к приложению Б.

На рисунке 24.23 представлено графическое пояснение к описанию режима.



Рисунок 24.23 – Режим HS ведомого передатчика

Режим множественного адреса

В данном контроллере предусмотрена возможность использовать более одного адреса, на которые будет отвечать устройство. Возможно занести до 8 дополнительных адресов в регистры EADDR[i]. Для активации каждого из них необходимо установить бит SAEN в этом же регистре. Также есть возможность отвечать вообще на все приходящие адреса, для этого необходимо установить бит UNADDR в регистре CTL0.

Дополнительная информация о работе модуля

1 Когда модуль I2C выключен, бит BB регистра CST очищен. Включение модуля в системе, с более чем одним мастером, может произойти в момент времени, когда по шине идет передача. Бит BB не сможет это показать. Во избежание создания ошибок на шине модуль I2C должен синхронизироваться с сигналами на шине прежде, чем сделать попытку стать мастером. Для этого следует дождаться момента, когда на шине не будет выявлена активность, т. е. периодически проверять бит BB через периоды времени, равные периоду ожидания на шине.

2 Бит ВВ позволяет мониторить шину и не допускать формирования ошибочных состояний старта в процессе передачи между другими устройствами на шине.

3 В некоторых случаях шина может «зависать» при активных (с нулевым уровнем) сигналах на линиях SDA и/или SCL. Источниками таких состояний могут быть необнаруженные ошибочные стартовые или стоповые состояния, сформировавшиеся в течение приема ведомых данных. Если считать, что причиной зависания явился модуль I2C, то возможны следующие два варианта развития событий:

а) если зависла линия SCL, ничего не будет происходить, а мастер, захвативший шину, должен освободить ее;

б) если зависла линия SDA, мастер должен освободить шину. Следует помнить, что в нормальном состоянии удерживать линию SCL может только текущий мастер шины. Последовательность действий для выхода из зависания следующая (при условии, что на шине только один мастер):

- выключить и включить модуль I2C для перевода его в режим безадресного ведомого;
- установить бит START для создания состояния старта;
- проверить, удерживается ли линия SDA в «0» (активное состояние) чтением бита TSDA регистра CST. Если линия активна, отправить одиночный импульс по линии SCL, установив бит TGSCL в регистре CST;
- проверить, что в поле MODE записан код 01b (состояние STDONE), который укажет на то, что состояние старта сформировано. Если нет, то повторять предыдущий и этот шаги до тех пор, пока линия SDA не освободится.

25 Контроллеры интерфейса CAN 2.0B

Микроконтроллер содержит один контроллер интерфейса CAN с двумя узлами в каждом, 128 объектами сообщений и 16 линиями прерываний.

Управляющие регистры контроллера CAN 2.0B приведены в приложении А.16.

25.1 Протокол CAN

Последовательный интерфейс CAN (Controller Area Network) – интерфейс связи, эффективно поддерживающий распределенное управление в масштабе реального времени с высокой помехозащищенностью. Протокол связи определен в спецификации CAN 2.0B.

Протокол CAN оптимизирован для систем, в которых должно передаваться относительно небольшое количество информации (по сравнению с Ethernet или USB) к любому или всем узлам сети. Множественный доступ с опросом состояния шины позволяет каждому узлу получить доступ к шине с учетом приоритетов. Неадресная структура сообщений позволяет организовать многоабонентскую доставку данных с сокращением трафика шины. Быстрая устойчивая передача информации с системой контроля ошибок позволяет отключать неисправные узлы от шины, что гарантирует доставку критических по времени сообщений.

Область применения протокола CAN: от высокоскоростных сетей связи до применения в автомобиле. Высокая скорость передачи данных (до 1 Мбит/с), хорошая помехозащищенность протокола, защита от неисправности узлов – делают шину CAN подходящей для промышленных приложений управления на основе протокола связи DeviceNet или подобных ему.

CAN имеет асинхронную последовательную структуру шины с одним логическим сегментом сети. CAN сеть может состоять из двух или более узлов с возможностью подключения/отключения узлов от шины без перенастройки других устройств, см. рисунок 25.1.




Рисунок 25.1 – Общая структура CAN сети

Логика шины работает по механизму «монтажного И», в котором рецессивный бит соответствует логической единице, а доминантный – логическому нулю. Пока ни один узел не формирует доминантный бит, шина находится в рецессивном состоянии. Появление на шине доминантного бита (выставленного одним или несколькими узлами) создает доминантное состояние шины. Отсюда следует, что при выборе среды передачи данных необходимо точно определить, какое состояние будет доминантным, а какое –

рецессивным. Одним из наиболее распространенных и дешевых вариантов линии связи является витая пара. Линии шины тогда называются CANH и CANL и могут быть подключены непосредственно к устройствам. Не существует никакого дополнительного стандарта на среду передачи данных.

При использовании в качестве линии связи витой пары с нагрузочными резисторами на концах можно получить максимальную скорость передачи данных 1 Мбит/с при длине линии до 40 м. Для линий связи протяженностью более 40 м необходимо снизить скорость передачи данных (для линии 1000 м скорость шины должна быть не более 40 Кбит/с). Из-за дифференциального характера линии связи, шина CAN малочувствительна к электромагнитным помехам. Экранирование шины значительно снизит воздействие внешнего электромагнитного поля, что особенно важно для высокоскоростных режимов работы.

Двоичная информация кодируется. Доминантным является низкий уровень, рецессивным – высокий уровень. Для гарантированной синхронизации потока данных всеми узлами шины используется принцип «битстаффинга». Это означает, что при последовательной передаче пяти бит одинаковой полярности передатчик вставляет один дополнительный бит противоположной полярности перед передачей остальных битов. Приемник также проверяет полярность и удаляет дополнительные биты.

В CAN протоколе при передаче данных приемные узлы не адресуются, а указывается идентификатор передатчика. С помощью идентификатора указывается содержание сообщения (например, применительно автомобиля – обороты, температура двигателя и т. д.) и степень приоритета сообщения. Более высокий приоритет у идентификатора, имеющего меньшее бинарное значение.

При коллективном доступе к шине используется неразрушающий арбитраж с опросом состояния шины. Перед началом передачи данных узел проверяет состояние шины (отсутствие активности на шине). При начале передачи сообщения узел становится управляющим шины, все остальные узлы переходят в режим приема. После приема сообщения (подтвержденного каждым узлом) каждый узел проверяет идентификатор в сообщении и сохраняет сообщение, если это требуется. В противном случае, сообщение сбрасывается. Если два или более узлов начинают передачу данных одновременно, поразрядный арбитраж позволяет избежать конфликта на шине. Каждый узел выдает на шину свой идентификатор (старший бит формируется первым) и контролирует ее состояние. Если узел посылает «1», а считывает «0», значит арбитраж потерян, и узел переключается в режим приема. Это происходит тогда, когда идентификатор конкурирующего узла имеет меньшее бинарное значение. Таким образом, узел с высоким приоритетом выигрывает арбитраж без необходимости повторять сообщение. Все остальные узлы будут пытаться передать сообщение после освобождения шины. Данный механизм не позволяет передавать сообщения одновременно разными узлами. Для этого программно должно быть обеспечено, чтобы узлы, передающие данные, не имели одинаковых идентификаторов. Оригинальная спецификация в версии CAN 2.0 В (так называемая расширенная версия CAN 2.0) определяет возможность идентификатора иметь длину 11 или 29 бит.

Протокол CAN предусматривает следующие типы сообщений:

- сообщение данных (стандартное и расширенное);
- удаленный запрос данных;
- сообщение об ошибке;
- сообщение о перезагрузке.

Стандартное сообщение данных

Стандартное сообщение данных формируется, когда узел желает передать данные. Формат сообщения показан на рисунке 25.2.




Рисунок 25.2 – Стандартное сообщение данных

Стандартное сообщение имеет в своем составе:

- бит SOF – доминантный («0») бит начала сообщения для жесткой синхронизации всех узлов;

- поле арбитража (12 бит), включающее поле ID идентификатора (11 бит), и бит RTR передачи по удаленному запросу (RTR = «0» соответствует сообщению данных, RTR = «1» соответствует удаленному запросу);

- поле управления (6 бит), включающее бит IDE, – указатель расширенного идентификатора (IDE = «0» соответствует стандартному идентификатору, IDE = «1» соответствует расширенному идентификатору), бит RB0 – резервный доминантный бит и поле DLC – числа байт данных (4 бита), которое указывает, сколько байт данных содержится в сообщении (значения от 0 до 8 используются непосредственно, значения превышающие 8 соответствуют 8 байтам данных);

- поле данных (от 0 до 64 бит), содержащее целое число байт данных;

- поле контрольной суммы CRC (16 бит), включающее поле CRC (15 бит), используемое для обнаружения возможных ошибок передачи данных, и рецессивный («1») бит разделителя CRC (CRCDel);

- поле подтверждения (2 бита), включающее бит подтверждения передачи – ACK Slot (передающий узел выдает рецессивный бит, а любой узел, который принял сообщение без ошибок, заменяет его сформированным доминантным битом), и рецессивный бит разделителя подтверждения – ACKDel;

- поле EOF конца сообщения (7 бит).

Между передачами двух любых сообщений шина должна оставаться в рецессивном состоянии как минимум в течение времени появления 3 бит (поле INT простоя). Если после появления трех рецессивных бит (поле INT) ни один узел не начал передачу, шина переходит в состояние бездействия IDLE и находится в рецессивном состоянии до появления доминантного бита сообщения.

Расширенное сообщение данных

Расширенное сообщение данных формируется, когда узел желает передать данные. Формат сообщения показан на рисунке 25.3.




Рисунок 25.3 – Расширенное сообщение данных

Расширенное сообщение имеет в своем составе:

- бит SOF – доминантный («0») бит начала сообщения для жесткой синхронизации всех узлов;
- поле арбитража (38 бит), включающее поле стандартного идентификатора (11 бит), бит SRR (заменитель удаленного запроса), бит IDE (указатель расширенного идентификатора (рецессивный, что соответствует расширенному идентификатору)) и поле расширенного идентификатора (18 бит);
- бит RTR (передачи по удаленному запросу) (RTR = «0» соответствует сообщению данных, RTR = «1» соответствует удаленному запросу);
- поле управления (6 бит), включающее бит RB0 – резервный доминантный бит, бит RB1 – резервный доминантный бит и поле DLC (числа байт данных) (4 бита), которое указывает, сколько байт данных содержится в сообщении (значения от 0 до 8 используются непосредственно, значения, превышающие 8, соответствуют 8 байтам данных);
- поле данных (от 0 до 64 бит), содержащее целое число байт данных;
- поле контрольной суммы CRC (16 бит), включающее поле CRC (15 бит), используемое для обнаружения возможных ошибок передачи данных и рецессивный («1») бит разделителя CRC (CRCDel);
- поле подтверждения (2 бита), включающее бит подтверждения передачи – ACK Slot (передающий узел выдает рецессивный бит, а любой узел, который принял сообщение без ошибок, заменяет его сформированным доминантным битом) и рецессивный бит разделителя подтверждения – ACKDel;
- поле EOF (конца сообщения) (7 бит).

Удаленный запрос данных

Формируется, когда узлу требуются данные другого узла. Узел назначения посылает удаленный запрос с идентификатором источника. Соответствующий узел источника (распознавший свой идентификатор) посылает стандартное или расширенное сообщение в ответ на запрос.

Удаленный запрос данных существует в стандартном и расширенном вариантах. На рисунке 25.4 представлен вариант удаленного запроса со стандартным идентификатором.




Рисунок 25.4 – Удаленный запрос данных (стандартный формат)

Имеются только два отличия содержимого удаленного запроса от сообщения данных:

- бит RTR в удаленном запросе передается в рецессивном состоянии;
- поле данных отсутствует (в сообщении не передается никаких данных, значение в поле DLC любое).

В самом маловероятном случае, когда одновременно формируется удаленный запрос, и устройство пытается передать данные с одинаковыми идентификаторами, арбитраж будет выигран устройством, передающим данные, из-за доминантного состояния бита RTR. Узел, который посылал запрос, получит данные без задержки.

Сообщение об ошибке

Сообщение об ошибке формируется любым узлом, который обнаруживает ошибку на шине. Формат сообщения показан на рисунке 25.5.

Сообщение об ошибке состоит из поля флага ошибки и следующего за ним поля разделителя ошибки. Возможны два типа поля флага ошибки, в зависимости от состояния узла (активен к ошибкам / пассивен к ошибкам), обнаружившего ее.

Если ошибку обнаружил активный узел (как в примере на рисунке 25.5), тогда он прерывает передачу текущего сообщения, формируя активный флаг ошибки. Активный флаг ошибки состоит из шести последовательных доминантных бит, которые нарушают правила «битстаффинга» (правила наполнения и передачи бит на шине). Остальные узлы также обнаруживают ошибку и начинают формировать сообщение об ошибке. Таким образом, поле флага ошибки может содержать от 6 до 12 доминантных бит (сформированных одним или более узлами). Поле флага ошибки дополняется разделителем ошибки, состоящим из восьми рецессивных бит и позволяющим возобновить обмен данными по шине после обнаружения ошибки. После перехода шины в нормальное состояние узел, чье сообщение было прервано, вновь попытается передать данное сообщение.




Рисунок 25.5 – Сообщение об ошибке

Если ошибку обнаружил пассивный узел, тогда он формирует пассивный флаг ошибки, состоящий из шести последовательных рецессивных бит, и затем разделитель ошибки. Таким образом, сообщение об ошибке от пассивного узла состоит из 14 рецессивных бит. Это не нарушает правила «битстаффинга» на шине и не оказывает влияния на другие узлы, если узел, который обнаружил ошибку, не ведет передачу сообщения (является текущим владельцем шины). В этом случае правила «битстаффинга» нарушаются, и передача данных прекращается. После передачи пассивной ошибки узел должен ожидать шесть последовательных рецессивных бит, прежде чем попытаться возобновить связь по шине.

Сообщение о перегрузке

Формат сообщения о перегрузке аналогичен формату сообщения об ошибке, но может быть сформирован, только когда шина простаивает.

Сообщение о перегрузке показано на рисунке 25.6.



Рисунок 25.6 – Сообщение о перегрузке

Разделитель перегрузки состоит из восьми последовательных рецессивных бит.

Узел может сформировать сообщение о перегрузке в двух случаях:

- для задержки передачи нового сообщения;
- в качестве ответного кадра перегрузки при обнаружении доминантного бита во время первых двух битов паузы, обнаружении доминантного бита на месте последнего бита EOF приемником или обнаружении доминантного бита любым узлом на месте последнего бита разделителя ошибки или разделителя перегрузки.

Узел может последовательно сформировать не более двух сообщений перегрузки.

Флаг перегрузки состоит из шести последовательных доминантных бит. Другие узлы обнаруживают перегрузку и начинают формировать ее самостоятельно. Поэтому на шине во время выполнения перегрузки может быть до 12 доминантных бит.

25.2 Структура и функционирование контроллера CAN

В состав контроллера CAN входят два идентичных независимых узла CAN0 и CAN1. ОЗУ для хранения сообщений, которое является общим для узлов, и система управления. Контроллер CAN имеет следующие функциональные особенности:

- соответствие ISO 11898;
- функционирование согласно спецификации CAN 2.0B;
- отдельные управляющие регистры для каждого из двух узлов;
- программируемая скорость передачи информации до 1 Мбит/с;
- гибкий и полный контроль передачи сообщений и обработки ошибок.

Контроллер CAN реализует 16 линий прерываний и 128 объектов сообщений для хранения сообщений и их параметров в ОЗУ. Каждый объект сообщения может быть привязан к любому из узлов, сконфигурирован для передачи или приема как стандартных, так и расширенных сообщений и удаленных запросов. Каждый объект имеет индивидуальную маску для фильтрации принимаемых сообщений. Объекты сообщений могут объединяться в классы, с разными уровнями приоритета, могут объединяться для построения структур FIFO произвольных размеров (до 128 объектов в одной структуре). Кроме того, реализована возможность попарного соединения объектов для формирования шлюзов для автоматической передачи сообщений между узлами. Параллельно с вышеуказанными свойствами объекты сообщений могут организовываться в списки с постоянно доступной реорганизацией (совместимость с TwinCan-устройствами, которые не имеют списков).

Структура контроллера CAN приведена на рисунке 25.7.




Рисунок 25.7 – Общая структура контроллера CAN

Синхронизация

Тактирующим сигналом контроллера CAN является сигнал FIN (HLCK), приходящий с генератора тактовых сигналов. На основе этого сигнала посредством программируемого дробного делителя частоты формируется внутренний синхросигнал FCAN (FOUT), синхронизирующий работу контроллера и являющийся базовым синхросигналом для передачи/приема сообщений по внешней шине CAN.

Включение контроллера CAN

По умолчанию после сброса микроконтроллера контроллер CAN выключен. На это также указывает состояние флага DISS регистра CLC. Когда контроллер выключен, этот флаг установлен.

Для включения контроллера CAN следует записать ноль в бит DISR регистра CLC. После этого флаг DISS сбросится. Рекомендуется проверять состояние флага DISS, перед началом программирования регистров контроллера, которые не доступны в выключенном состоянии.

Выключение контроллера CAN

Программно можно перевести контроллер CAN в режим выключения установкой бита DISR. Контроллер завершает все текущие операции, после чего устанавливает флаг DISS и отключает внутреннее тактирование, в связи с чем, все регистры становятся недоступными для обращения.

Простой шины

Между передачами сообщений шина CAN находится в рецессивном состоянии. Для выполнения условий простоя шины необходимо, чтобы было получено, как минимум, три рецессивных бита после завершения передачи/приема очередного сообщения.

Анализ работы контроллера CAN

Для анализа работы контроллера CAN доступны два режима – общего анализа и внутренней петли «loop-back».

Режим общего анализа включается установкой бита CALM регистра NCR узла и позволяет осуществлять независимый мониторинг работы узла, не затрагивая шину CAN. В этом режиме сообщения данных и удаленные запросы отслеживаются без участия узла в операциях на шине. Выходы узла находятся в рецессивном состоянии. Узел может получать сообщения данных, сообщения удаленных запросов и сообщения об ошибках, но работа узла на передачу запрещена. Полученные сообщения данных/удаленных запросов остаются без подтверждения (бит подтверждения остается в рецессивном состоянии), но принимаются и сохраняются (при совпадении идентификаторов) в соответствующих объектах сообщений. В ответ на входящие сообщения не выдается подтверждение, и не генерируются сообщения об ошибках. На удаленные запросы не выдаются сообщения данных, а сами сообщения данных не могут быть переданы установкой бита запроса передачи TXRQ регистра состояния объекта сообщения MOSTAT. Прерывания после приема генерируются (если это разрешено) для всех принятых сообщений, не содержащих ошибок.

Режим внутренней петли включается установкой бита LBM регистра NPCR и позволяет проводить внутреннее тестирование контроллера CAN, а также отладку управляющей программы без доступа к внешней шине CAN. Внутренняя петля состоит из внутренней шины CAN (внутри контроллера CAN) и переключателя выбора шины для каждого узла, см. рисунок 25.8. С помощью переключателя каждый узел CAN может быть подключен либо к внутренней шине (режим внутренней петли), либо к внешней шине (нормальный режим работы). Если выбран режим внутренней петли, то на внешнем передающем выводе узла CAN поддерживается рецессивный уровень сигнала, а состояние принимающего вывода игнорируется.




Рисунок 25.8 – Режим внутренней петли «loop-back»

Если оба узла CAN функционируют в режиме внутренней петли, они взаимодействуют друг с другом посредством внутренней шины CAN, не оказывая влияние на работу других модулей, функционирующих в нормальном режиме.

Дробный делитель

Дробный делитель позволяет генерировать тактовый сигнал FOUT из входного FIN (HCLK) путем программирования делителя посредством регистра FDR.




Рисунок 25.9 – Схема дробного делителя

Задаваемое значение частоты сигнала FIN зависит от длительности передачи одного бита информации и должно быть n-кратно ей. Поскольку длительность передачи бита определяется количеством квантов времени Ntq, (см. далее), то для расчета частоты сигнала FIN в МГц следует пользоваться формулой:

$$f_{FIN} = n \times Ntq / tq, \quad (25.1)$$

где Ntq – количество квантов времени tq;
tq – длительность одного кванта времени;
n – целое число, начиная с 1 (для задания кратности).

Дробный делитель делит f_{FIN} путем умножения на величину $1 / val$ или величину $1024 / val$ для любого val от 0 до 1023, получая на выходе тактовый сигнал FOUT (FCAN).

На рисунке 25.9 показана блок-схема дробного делителя. Логика дробного делителя работает по-разному, в зависимости от режима, задаваемого полем DM.

В режиме нормального деления (DM = 01b) делитель работает как перегружаемый счетчик с шагом инкрементирования, равным единице. Состояние счетчика доступно посредством поля RESULT. Каждый раз, при переполнении (т. е. когда RESULT = 3FFh), формируется импульс сигнала FOUT, после чего в счетчик загружается значение из поля STEP.

Частота сигнала FOUT определяется по формуле

$$f_{FOUT} = f_{FIN} / (1024 - STEPd), \quad (25.2)$$

где STEPd – значение поля STEP в десятичном формате.

Отсюда следует, что для получения сигнала FOUT с частотой, равной частоте сигнала FIN, значение STEP должно быть равно 3FFh. На рисунке 25.10 показано формирование сигнала FOUT при значении STEP = 3FDh (1021d).




Рисунок 25.10 – Формирование сигнала FOUT в нормальном режиме

В режиме дробного деления (DM = 10b) делитель работает как перезагружаемый счетчик, но шаг инкрементирования в этом случае равен значению поля STEP. Если результат инкрементирования значения RESULT на величину STEP превышает 3FFh,

возникает переполнение счетчика, формируется импульс сигнала FOUT, после чего в счетчик загружается значение, на которое результат инкрементирования превысил 3FFh.

Частота выходного сигнала FOUT определяется по формуле:

$$f_{FOUT} = f_{FIN} \times STEPd / 1024d \quad (25.3)$$

В целом, режим дробного деления позволяет программировать частоту сигнала FOUT с более высокой точностью, чем нормальный режим, но сигнал может иметь джиттер периода, не превышающий одного периода FIN, в связи с чем, не рекомендуется использовать режим дробного деления при высоких скоростях передач.

На рисунке 25.11 показано формирование сигнала FOUT при значении STEP = 234h (564d). $f_{FOUT} = f_{FIN} \times 564 / 1024 = 0,55 \times f_{FIN}$.




Рисунок 25.11 – Формирование сигнала FOUT в режиме дробного деления

Процесс выключения делителя начинается одновременно с возникновением запроса выключения контроллера CAN.

Контроллер сообщений

Контроллер сообщений управляет обменом сообщениями между CAN узлами и памятью сообщений и выполняет следующие функции:

- фильтрация входящих сообщений для определения корректного объекта сообщения для сохранения полученных данных;
- определение объекта сообщения, содержимое которого будет передано в первую очередь (для каждого узла индивидуально);
- передача содержимого объекта сообщения к CAN узлу с параллельной вставкой в сообщение битов управления и состояния;
- осуществление буферизации FIFO и работу в режиме шлюза;
- объединение битов уведомления ждущих обработки сообщений.

Управление прерываниями блока CAN

На рисунке 25.12 показана структура формирования запроса на прерывание.




Рисунок 25.12 – Структура формирования запроса на прерывание

Событие, по которому должен быть сгенерирован запрос на прерывание, устанавливает флаг прерывания и (если разрешено) формирует запрос на прерывание на одной из 16 линий прерываний. Импульс запроса на прерывание генерируется независимо от состояния флага прерывания. Флаг прерывания может быть сброшен программно, записью нуля. Если к одной линии прерываний подключены несколько источников прерываний, то появление импульса от любого источника сформирует запрос на прерывание. Логика управления прерываниями использует схему компрессии прерываний.

Источниками прерываний являются:

- CAN узлы (восемь источников – по четыре для каждого узла);
- объекты сообщений (256 источников – по два для каждого объекта);
- программное прерывание (источник – регистр MITR).

Каждый аппаратный источник прерывания управляется четырьмя битами указателя прерываний, который определяет для него одну из 16 линий прерываний, что позволяет коммутировать на одну линию несколько источников прерываний. На рисунке 25.13 представлена схема коммутации линий прерываний.

Когда объект сообщения Msg_x генерирует запрос на прерывание по окончании приема или передачи сообщения, запрос передается на линию прерываний, выбранную в битовом поле RXINP или TXINP регистра MOIPR объекта сообщения Msg_x. Если количество объектов сообщений больше, чем количество линий прерываний, то на одну линию могут приходить несколько запросов прерываний. Для разрешения конфликтов на линиях прерываний в контроллере CAN предусмотрен механизм распределения приоритетов для объектов сообщений.




Рисунок 25.13 – Схема коммутации линий прерываний

25.3 Узел CAN

Каждый узел CAN имеет свою собственную логику управления и выдачи информации о состоянии и может быть сконфигурирован и работать независимо от другого узла.

Режим конфигурации включается установкой бита CCE регистра NCR. Режим конфигурации позволяет изменять параметры синхронизации битов и состояния счетчиков ошибок.

Конфигурация прерываний задается битами TRIE, ALIE и LECIE:

- бит TRIE управляет разрешением прерывания после передачи сообщения;
- бит ALIE управляет разрешением прерываний по ошибке;
- бит LECIE управляет разрешением прерывания по коду последней ошибки.

Регистр NSR отражает текущее состояние, содержит информацию о передачах и ошибках узла CAN.

Блок управления узлом CAN

Блок управления узлом координирует работу:

- разрешает/запрещает действия узла на шине;
- разрешает/запрещает и генерирует различные события, касающиеся работы узла (ошибка на шине, успешное завершение передачи сообщения), которые приводят к формированию запросов на прерывания;
- управляет счетчиком сообщений.

Блок синхронизации битов CAN

Согласно стандарту ISO 11898 время передачи одного бита разделено на сегменты, которые, в свою очередь, составлены из целочисленных отрезков времени, называемых квантами времени t_q , см. рисунок 25.14. Квант времени – фиксированная единица времени, получаемая из частоты синхронизации и делителя контроллера CAN.

Сегмент синхронизации T_{sync} позволяет синхронизировать начало обмена данными между передатчиком и приемником. Длительность сегмента всегда равна одному кванту времени.

Сегмент распространения T_{prop} используется для компенсации физического времени запаздывания сигнала в пределах сети. Длительность сегмента рассчитывается с учетом времени прохождения сигнала от передатчика к приемнику и обратно, входной задержки компаратора и задержки выхода драйвера и может составлять от 1 до 8 квантов времени.




Рисунок 25.14 – Структура одного бита

Сегменты буфера фазы 1 и буфера фазы 2 – $Tb1$ и $Tb2$, расположенные до и после точки выборки, используются для компенсации смещения фазы тактовых частот источника и приемника, обнаруживаемой после появления сегмента синхронизации, а также для оптимального расположения точки выборки полученного бита.

Точка выборки – момент, когда читается состояние шины CAN для определения принятого бита. Как правило, длительность временного интервала от начала бита до точки выборки составляет (60 – 70) % времени бита, в зависимости от параметров сети CAN.

Сегмент распространения и сегмент буфера фазы 1 вместе составляют сегмент параметра 1 (T_{seg1}), который определяется битовым полем TSEG1 регистра синхронизации битов NBTR (может быть записан, только если установлен бит CCE регистра NCR). Согласно стандарту ISO 11898, минимальная длительность сегмента параметра 1 должна составлять два кванта времени (длительность каждого из сегментов T_{prop} и $Tb1$ не может быть меньше одного кванта времени).

Сегмент параметра 2 (Tseg2) определяется битовым полем TSEG2 регистра NBTR и охватывает сегмент буфера фазы 2. Минимальная длительность сегмента параметра 2 составляет один квант времени, но не может быть меньше, чем Tb1.

Не рекомендуется выбирать минимальную длительность одного бита, которая формируется сложением длительностей сегментов Tsync, Tseg1 и Tseg2, менее 8 квантов времени (стандарт ISO 11898 не обязывает поддерживать возможность запрограммировать значение меньше 8).

Максимальная длительность бита – 25 квантов времени.

Примечание – Минимальное номинальное время передачи одного бита составляет 1 мкс, что соответствует скорости передачи 1 Мбит/с.

Формулы вычисления значений сегментов и времени одного бита Tbit:

- при DIV8 = 0 значение кванта времени

$$tq = (BRP + 1) / f_{\text{FOUT}}; \quad (25.4)$$

- при DIV8 = 1 значение кванта времени

$$tq = 8 \times (BRP + 1) / f_{\text{FOUT}}; \quad (25.5)$$

- Tsync = 1 × tq;

- Tseg1 = Tprop + Tb1 = (TSEG1 + 1) × tq ≥ 2 × tq;

- Tseg2 ≥ Tb1;

- Tseg2 = (TSEG2 + 1) × tq ≥ 1 × tq;

- Tbit = Tsync + Tseg1 + Tseg2.

Чтобы компенсировать смещение фазы между частотами генераторов различных узлов шины CAN, каждое устройство должно синхронизироваться по фронту смены уровня сигнала на шине CAN от рецессивного к доминантному. Если такой фронт обнаруживается за пределами сегмента синхронизации, то фактическая длительность сегментов буфера фазы будет отличаться от запрограммированных значений.

Стандартом CAN предусматривается две формы синхронизации – жесткая синхронизация и повторная синхронизация.

В течении времени передачи одного бита (между двумя точками выборки) возможно выполнение только одной синхронизации. Синхронизация выполняется по каждому фронту смены уровня сигнала на шине CAN от рецессивного к доминантному, если на момент предыдущей выборки состояние шины было рецессивным. Если такое событие обнаружено в промежутке между сообщениями, то выполняется жесткая синхронизация. После неё внутреннее время передачи бита перезапускается с сегмента синхронизации. Таким образом, жесткая синхронизация должна заставить фронт, который вызвал жесткую синхронизацию, переместиться в пределы сегмента синхронизации перезапущенного битового интервала. Все остальные переключения из рецессивного в доминантное состояние шины CAN, которые удовлетворяют описанным в начале абзаца условиям, используются для повторной синхронизации.

Повторная синхронизация приводит к удлинению сегмента Tseg1 или укорачиванию сегмента Tseg2, если фронт сигнала на шине CAN не попал в сегмент синхронизации. Максимальное значение изменения сегментов колеблется в пределах от 1 до 4 квантов времени, оно не должно превышать длительность Tb1. Фиксированное значение максимального числа последовательных бит одинаковой полярности гарантирует регулярное выполнение повторной синхронизации в пределах сообщения. Смещение фазы фронта смены уровня сигнала на шине отслеживается относительно сегмента синхронизации и измеряется в квантах времени.

Если величина фазового смещения меньше или равна запрограммированному значению ширины прыжка повторной синхронизации TSJW, именно на такое количество квантов времени изменится сегмент Tseg1 или Tseg2.

Если величина смещения фазы больше, чем TSJW, а фазовое смещение положительно, то сегмент Tseg1 удлиняется на величину TSJW, в случае отрицательного фазового смещения сегмент Tseg2 укорачивается на величину TSJW.

Значение T_{SJW} определяется полем SJW регистра NBTRx по формуле:

$$T_{SJW} = (SJW + 1) \times tq. \quad (25.6)$$

Помимо прочего, должны соблюдаться следующие правила:

$$T_{seg1} \geq T_{SJW} + T_{prop} \quad (25.7)$$

$$\text{и } T_{seg2} \geq T_{SJW}. \quad (25.8)$$

Соотношения между максимальным отклонением частоты сигнала FOUT и сегментами буферов фаз, и шириной перехода ресинхронизации следующие:

$$\Delta f_{FOUT} \leq T / (2 \times (13 \times T_{bit} - T_{b2})); \quad (25.9)$$

$$\Delta f_{FOUT} \leq T_{SJW} / (20 \times T_{bit}), \quad (25.10)$$

где T – меньшее из T_{b1} и T_{b2}.

В итоге:

- T_{sync} составляет 1 квант времени;
- T_{prop} – от 1 до 8 квантов времени;
- T_{b1} – от 1 до 8 квантов времени;
- T_{b2} – выбирается равным двум квантам времени или равным сегменту T_{b1}, если его значение более двух квантов времени;
- T_{SJW} может составлять максимально 4 кванта времени, однако, в типовых приложениях достаточно 1.

Корректные значения параметров синхронизации битов должны быть записаны в регистр NBTR (доступен, если установлен бит CCE) до окончания инициализации (до сброса бита INIT регистра NCR), т. е. до начала работы CAN узла.

25.9Ошибка! Источник ссылки не найден.Ошибка! Источник ссылки не найден.

Процессор потока битов

Процессор потока битов формирует (на основе содержимого объектов сообщений) сообщения данных и удаленные запросы, которые планируется отправить по шине CAN. Процессор потока бит управляет генератором CRC (генератор контрольной суммы) и добавляет контрольную сумму к сообщению. После вставки битов начала SOF и конца EOF сообщения, процессор потока бит запускает процедуру арбитража шины CAN и, когда шина будет находиться в состоянии ожидания, инициирует передачу сообщения. В течение всего времени передачи сообщения процессор потока битов ведет мониторинг шины. Если обнаруживается несовпадение текущего (определяемого мониторингом) и ожидаемого (выдаваемого CAN узлом) уровня напряжения на шине CAN, генерируется ошибка и соответствующий ей запрос на прерывание. Код возникшей ошибки отражается в битовом поле LEC регистра NSR.

Корректность получаемого сообщения проверяется и подтверждается или не подтверждается кодом CRC. Если значение не соответствует ожидаемому, генерируется запрос на прерывание и код ошибки выставляется в регистре NSR, кроме этого, на шину выдается сообщение об ошибке.

После получения сообщения, не содержащего ошибок, и разбиения его на идентификатор и пакет данных, полученная информация записывается в буфер блока обработки сообщений, формируется соответствующее прерывание, и обновляются регистры состояния.

Блок обработки ошибок

Блок обработки ошибок узла CAN предназначен для выявления ошибок в работе устройств сети CAN. В составе блока есть два счетчика: счетчик ошибок приема (поле REC в регистре NECNT) и счетчик ошибок передачи (поле TEC). Инкрементированием и декрементированием счетчиков управляет процессор потока битов.

Если процессор потока битов сам выявляет ошибку в процессе передачи, то счетчик TEC инкрементируется на 8. Инкрементирование на 1 происходит, если об ошибке сообщено внешним CAN-устройством путем генерирования сообщения об ошибке. Направление передачи с ошибочным сообщением и узел, сообщивший об ошибке передачи, указывают на соответствующие узлы CAN в регистрах NECNT, что используется для анализа ошибки.

В зависимости от значений счетчиков ошибок узел CAN может находиться в одном из трех состояний:

- активен к ошибкам;
- пассивен к ошибкам;
- отключен от шины.

Узел находится в состоянии активности к ошибкам, если значение каждого из счетчиков ошибок меньше 128. Узел в состоянии активности к ошибкам присоединен к шине CAN и посылает активный флаг ошибки при обнаружении ошибок.

Узел находится в состоянии пассивности к ошибкам, если значение хотя бы одного из счетчиков ошибок больше или равно 128. Узел подключен к шине, но при обнаружении ошибок посылает пассивный флаг ошибки. После передачи узел в состоянии пассивности к ошибкам будет ждать инициализации дальнейшей передачи.

Узел находится в состоянии отключения от шины, если значение счетчика ошибок TEC больше или равно 256. О том, что CAN узел находится в состоянии отключения от шины CAN, сигнализирует флаг BOFF регистра NSR. Узел в состоянии отключения от шины CAN не может работать с шиной CAN (выходные передатчики отключены). Он будет оставаться в данном состоянии до завершения последовательности восстановления.

Узел в состоянии отключения от шины может стать активным к ошибкам и больше не являться отключенным от шины, если оба его счетчика ошибок устанавливаются в ноль после контроля ста двадцати восьми появлений на шине одиннадцати последовательных рецессивных битов (см. рисунок 25.15).




Рисунок 25.15 – Схема смены состояния узла

Флаг EWRN регистра NSR устанавливается, когда хотя бы один из счетчиков достиг или превысил лимит ошибок, определенный в битовом поле EWRNLVL регистра NECNT. Как только значения обоих счетчиков перестанут превышать лимит ошибок, флаг EWRN сбросится.

Счетчик сообщений

Счетчик сообщений может использоваться для получения информации о завершении передачи/приема сообщения соответствующего узла CAN. Подсчет сообщений осуществляется 16-разрядным счетчиком, который управляется регистром NFCR. Битовые поля CFMOD и CFSEL определяют режим работы и событие для инкрементирования счетчика.

Каждый узел CAN имеет в своем составе 16-разрядный счетчик сообщений/синхросчетчик, который подсчитывает количество принятых и переданных сообщений. Битовое поле CFSEL определяет один из трех режимов работы счетчика.

В режиме подсчета сообщений после успешной передачи и/или приема сообщения, содержимое счетчика копируется в битовое поле CFCVAL регистра MOIPR объекта сообщения Msg_x, участвующего в пересылке данных. После чего счетчик сообщений инкрементируется.

Прерывания узла CAN

Коммутация линий запросов прерываний показана на рисунке 25.16.

Узел может генерировать запросы на прерывания в случае:

- успешной передачи/приема сообщения;
- обнаружения кода последней ошибки;
- переполнения счетчика сообщений;
- состояния ALERT (состояние, возникающее, когда хотя бы один из счетчиков ошибок узла достиг значения своего лимита, изменяется состояние «отключен от шины», возникает ошибка длины списка или ошибка списка объектов).

После каждой успешной передачи или успешного приема сообщения генерируется (если разрешено соответствующими битами TXOK и RXOK) прерывание. Битовое поле TRINP регистра NIPR задает одну (из шестнадцати) линию прерывания.

Прерывание узла при возникновении кода последней ошибки формируется (если разрешено битом LECIE), если после модификации поля LEC его значение больше нуля. Битовое поле LECINP задает линию прерывания.




Рисунок 25.16 – Прерывания CAN узла

Прерывание узла при переполнении счетчика сообщений генерируется, если оно разрешено битом CFCIE регистра NFCR. Битовое поле CFCINP задает линию прерывания.

Прерывание ALERT может быть сформировано (если разрешено битом ALERT) любым из следующих событий:

- изменение состояния бита BOFF;
- изменение состояния бита EWRN;
- ошибка длины списка, которая также выставляет бит LLE;
- ошибка элемента списка, которая также выставляет бит LOE;
- бит INIT выставлен аппаратно.

Битовое поле ALINP задает линию прерывания.

В дополнение к аппаратным прерываниям есть возможность программного генерирования прерываний с использованием регистра прерываний MITR. Запись единицы в n-й разряд битового поля IT генерирует сигнал запроса прерывания на соответствующей ему n-ой линии прерываний (одной из шестнадцати). Установка нескольких битов приводит к параллельному генерированию запросов прерываний на соответствующих установленным битам линиях прерываний.

25.4 Объекты сообщений

Регистры управления и состояния объектов сообщений

В состав каждого объекта сообщения входят девять 32-разрядных регистров:

- управления и состояния – МОСТР (только запись) и МОСТАТ (только чтение), доступные по одному адресу;
- арбитража – МОАР;
- данных – MODATAN и MODATAL;
- маски – МОАМР;
- указателя прерываний – МОИПР;
- указателя FIFO или шлюза – МОFGПР;
- управления функционированием – МОFCР.

Расположение регистров представлено на рисунке 25.17, где для примера взят пятый объект сообщения.




Рисунок 25.17 – Структура памяти регистров

Объекты сообщений контроллера CAN могут быть организованы в восемь списков, см. рисунок 25.18.




Рисунок 25.18 – Списки контроллера CAN

Каждый объект сообщения может быть добавлен в один из списков. Каждый узел CAN имеет свой список и соответствующий регистр списка. Регистр LIST1 отражает состояние списка №1 узла CAN0, регистр LIST2 – списка №2 узла CAN1.

Примечание – Узел может оперировать только с теми объектами сообщений, которые занесены в принадлежащий ему список.

Положение объекта сообщения Msg_x в списке определяется посредством регистра MOSTAT, который содержит указатели на предшествующий ему и следующий за ним элементы списка (объекты). Нераспределенные между узлами CAN объекты сообщений по умолчанию организуются в отдельный список №0, состояние которого отражается в регистре LIST0. Остальные пять списков с номерами от 3 до 7 являются свободными (не принадлежат ни одному узлу) и имеют соответствующие регистры LIST3 – LIST7.

Примечание – Объекты сообщений, распределенные в списки с 3 по 7, не могут быть использованы узлами CAN.

Механизмы FIFO и шлюза оперируют с объектами сообщений независимо от их распределения по спискам, что дает возможность работы со всеми восемью списками. Следовательно, при использовании механизмов FIFO и шлюза следует внимательно следить за содержимым списков.

На рисунке 25.19 представлен вариант, когда объекты сообщений с номерами 3, 5 и 16 занесены в список №2, принадлежащий узлу CAN1. Состояние списка отражено в регистре LIST2.




Рисунок 25.19 – Пример списка объектов сообщений

Значение поля BEGIN регистра LIST2 указывает на первый элемент списка (объект сообщения 5). Значение поля END указывает на последний элемент списка (объект сообщения 3). Количество элементов списка (количество объектов сообщений в списке) отражается в поле SIZE (значение SIZE всегда на единицу меньше количества элементов списка). Бит EMPTY является индикатором заполнения списка. Если список пуст, бит EMPTY установлен, в противном случае бит сброшен.

Каждый объект сообщения содержит номер списка (поле LIST), к которому он относится, а также указатели PNEXT и PPREV на следующий по списку объект сообщения и предшествующий соответственно. Поле PPREV первого по списку объекта сообщения должно указывать на этот же объект. Поле PNEXT последнего по списку объекта сообщения должно указывать на этот же объект.

На рисунке 25.19 указатель PPREV пятого объекта сообщения (первого в списке) имеет значение 5h, а указатель PNEXT третьего объекта сообщения (последнего в списке) имеет значение 3h. Значение поля LIST всех трех объектов сообщений равно 2h.

Объект сообщения, у которого LIST = 0h относится к нулевому списку нераспределенных объектов. После сброса все объекты сообщений считаются нераспределенными. По умолчанию, порядок элементов списка №0 следующий: объект сообщения (n – 1) является предыдущим объектом сообщения Msg_x, а объект сообщения (Msg_x + 1) – следующим.

Для просмотра структуры списка объектов сообщений узла достаточно обратиться к соответствующим регистрам LIST1/LIST2 и MOSTAT.

Структура списков управляется и изменяется посредством контроллера списков, который, в свою очередь, управляется панелью команд. Контроллер списков гарантирует, что при внесении изменений не нарушается согласованность структуры списков, и обеспечивает простоту и гибкость использования.

Панель команд запускается записью соответствующей команды в битовое поле PANCMD регистра PANCTR. Соответствующие аргументы команды должны быть записаны в битовые поля PANAR1 и PANAR2 до записи кода команды или, самое позднее, вместе с кодом команды одним 32 битным доступом в регистр панели команд.

Примечание – Запись новых значений в поля PANAR1 и PANAR2 не изменяет сразу их содержимого. Новые значения сначала попадают в специальный теневой регистр. Далее, одновременно с записью кода команды в поле PANCMD, новые значения из теневого регистра переносятся в поля PANAR1 и PANAR2.

С записью корректного кода команды выставляется флаг BUSY, и в дальнейшем все попытки записи в регистр PANCTR игнорируются. Флаг BUSY остается активным, а панель команд заблокированной до тех пор, пока не завершится выполнение записанной команды.

После сброса микроконтроллера контроллер списка формирует список №0 нераспределенных объектов сообщений. Во время этой операции флаг BUSY установлен, и все обращения к объектам сообщений запрещены. По окончании этой операции флаг BUSY сбрасывается, и объекты становятся доступными.

В случае появления команды динамического распределения, по которой какой-либо элемент забирается из списка №0 и переносится в другой указанный список, наряду с битом BUSY, устанавливается бит RBUSY. Это указывает на то, что значения битовых полей PANAR1 и PANAR2 будут обновлены контроллером списка, следующим образом:

- номер объекта сообщения, переносимого из списка №0 нераспределенных объектов сообщений, записывается в PANAR1;

- если установлен бит ERR (седьмой бит поля PANAR2), значит список №0 пуст и выполнение команды завершается; если бит ERR сброшен – список №0 не пуст, и команда выполняется.

Результаты выполнения команды динамического распределения записываются до того, как контроллер списка начнет процесс распределения. Как только результаты станут доступны, бит RBUSY сбрасывается. Это позволяет пользователю запрограммировать

настройки желаемого объекта сообщения, в то время как контроллер списка распределяет объекты. Во время операций со списками доступ к объектам сообщений не запрещен, но следует помнить, что любой доступ к регистрам объектов сообщений в течение процесса распределения объектов вносит задержку (в процесс), равную длительности доступа.

При завершении выполнения команды код «нет операции» автоматически записывается в битовое поле PANCMD.

Новая команда может быть записана в любое время, когда бит BUSY сброшен.

Все битовые поля регистра PANCTR, исключая биты BUSY и RBUSY, могут быть записаны программно, что делает возможным сохранять и восстанавливать значения регистра PANCTR, если панель команд используется независимой подпрограммой обработки прерываний. Если возникает такая ситуация, то любые задачи, которые используют панель команд и которые могут прерывать выполнение других задач, тоже использующих панель команд, будут опрашивать состояние флага BUSY. До тех пор, пока флаг BUSY будет оставаться установленным, содержимое регистра PANCTR будет сохранено в соответствующей области памяти до операции восстановления. Как только подпрограмма обработки прерываний закончится, содержимое регистра PANCTR будет восстановлено.

До того, как объект сообщения, занесенный в список активного узла CAN, будет перенесен на другую позицию этого же списка или перенесен в другой список, бит MSGVAL регистра MOSTAT объекта сообщения Msg_x должен быть очищен.

Примечание – Если требуется перераспределить объекты сообщений в списки повторно, необходимо приостановить работу узлов CAN (установить бит INIT регистра NCR), а после занесения объектов в списки возобновить ее (сбросить бит INIT).

25.5 Прием и передача сообщений

Прием сообщения

После завершения приема сообщение сохраняется в объекте сообщения в соответствии с установленным алгоритмом, см. рисунок 25.20.

Помимо сохранения данных в объекте сообщения, контроллер CAN осуществляет обмен данными с ЦП.

При приеме сообщения информация сохраняется в объекте сообщения только в том случае, если установлен бит MSGVAL регистра MOSTAT. Если ЦП очищает бит MSGVAL, контроллер CAN останавливает запись в объект сообщения, и далее объект может быть реконфигурирован центральным процессором с последующей записью в него информации без участия контроллера CAN.

Полученное с шины сообщение может быть сохранено в объекте сообщения только в случае, если установлен бит RXEN. Контроллер CAN проверяет состояние бита RXEN только во время фильтрации принимаемого сообщения. После того, как сообщение принято, состояние бита не имеет значения и не оказывает влияния на дальнейшее сохранение данных в объекте сообщения.

Бит RXEN позволяет управлять блокированием объекта сообщения – после сброса бита RXEN полученное сообщение сохраняется в объекте сообщения, который получил приоритет, но в сохранении последующих сообщений этот объект не принимает участия.

Реконфигурация объекта сообщения центральным процессором во время работы контроллера CAN (например, сброс бита MSGVAL, изменение объекта сообщения и повторная установка бита MSGVAL) происходят следующим образом:

- объект сообщения получает приоритет;
- ЦП очищает бит MSGVAL для реконфигурации объекта сообщения;
- после реконфигурации ЦП снова устанавливает бит MSGVAL;
- завершается получение сообщения;
- если установлен бит MSGVAL, полученные данные сохраняются в объекте сообщения, генерируется запрос на прерывание, устанавливается соответствующий флаг;
- если сконфигурировано, производятся шлюзовые и FIFO операции.




Рисунок 25.20 – Алгоритмы приема и передачи сообщения

Примечание – После реконфигурации объекта сохранение данных по завершении получения сообщения может быть нежелательным. Запретить запись данных в объект сообщения можно посредством бита RTSEL.

После получения объектом сообщения приоритета, его бит RTSEL устанавливается контроллером CAN, открывая, таким образом, объект сообщения для записи. После приема сообщения контроллер CAN дополнительно проверяет возможность записи в объект сообщения, а именно – установлен ли все еще бит RTSEL. И только в том случае, если бит RTSEL установлен, полученные данные сохраняются в объекте сообщения (вместе со всеми последующими действиями, которые указаны выше).

Если во время операций контроллера CAN объект сообщения становится некорректным (сброс бита MSGVAL), бит RTSEL должен быть сброшен до того, как бит MSGVAL будет установлен снова, или, по крайней мере, одновременно с ним. Это необходимо для предотвращения сохранения старой информации в объекте сообщения.

Реконфигурация объекта сообщения должна происходить следующим образом:

- сброс бита MSGVAL;
- реконфигурация объекта сообщения, пока бит MSGVAL сброшен;
- сброс бита RTSEL и далее установка бита MSGVAL.

Индикатором процесса сохранения (изменения) данных в объекте сообщения является флаг RXUPD, который выставляется с началом процесса сохранения (изменения) и сбрасывается с его окончанием.

После сохранения полученного сообщения (идентификатора, бита IDE, кода длины данных, поля данных, в случае сообщения данных) выставляется флаг NEWDAT. Если к моменту выставления (завершение сохранения/изменения данных) флаг NEWDAT был уже установлен, выставляется флаг MSGLST, который говорит о том, что произошла потеря данных.

Флаги RXUPD и NEWDAT позволяют произвести чтение корректных данных из объекта сообщения во время текущих операций контроллера CAN. Рекомендуемая последовательность действий следующая:

- сброс флага NEWDAT;
- чтение данных (идентификатор, данные и т. д.) из объекта сообщения;
- проверка флагов NEWDAT и RXUPD – оба флага должны быть сброшены. В случае невыполнения этого условия – возвращение к первому действию;
- если флаги NEWDAT и RXUPD сброшены, то содержимое объекта сообщения корректно и не используется контроллером CAN в течение операции чтения.

Поведение флагов RXUPD, NEWDAT и MSGLST идентично как для сообщений данных, так и для сообщений удаленных запросов.

Передача сообщения

Алгоритм передачи сообщений показан на рисунке 25.20. Одновременно с копированием данных (идентификатора, бита IDE, бита RTR, равного биту DIR, кода длины данных и собственно данных) из объекта сообщения, содержимое которого должно быть передано во внутренний передающий буфер соответствующего узла CAN, для контроля соблюдения четкой последовательности выполнения всех операций устанавливаются биты состояния.

Сообщение может быть передано только в случае, когда все четыре бита MSGVAL, TXEN0, TXEN1 и TXRQ установлены.

Бит RTSEL выставляется после того, как объект сообщения получает приоритет для передачи своего содержимого. Когда данные объекта сообщения копируются в передающий буфер, бит RTSEL проверяется и, если он установлен, сообщение передается. После успешной передачи сообщения бит RTSEL проверяется снова и, если он установлен, осуществляются дальнейшие операции.

Для полной и завершенной реконфигурации корректного объекта сообщения должны быть выполнены следующие шаги:

- очистка бита MSGVAL;
- реконфигурация объекта сообщения, пока бит MSGVAL сброшен;
- сброс бита RTSEL и установка бита MSGVAL.

Сброс бита RTSEL гарантирует как полное отключение объекта сообщения от текущей передачи, так и то, что никакие операции (копирование данных в передающий буфер, включая сброс бита NEWDAT, очистка бита TXRQ, прерывание сообщения и т. д.), относящиеся к старой конфигурации этого объекта сообщения, не повлияют на новую конфигурацию после установки бита MSGVAL.

После завершения передачи содержимого объекта сообщения в передающий буфер узла CAN, флаг NEWDAT аппаратно сбрасывается, тем самым обозначая, что объект сообщения открыт для записи новых данных.

Если после успешной передачи сообщения (на шину CAN) флаг NEWDAT все еще остается сброшенным (в объект сообщения не были записаны новые данные), флаг TXRQ аппаратно сбрасывается. Если же флаг NEWDAT был установлен программно (в связи с необходимостью передачи новых данных), флаг TXRQ не сбрасывается, тем самым разрешая передачу новых данных.


25.6 Фильтрация сообщений

Фильтрация при получении сообщений

При получении узлом CAN сообщения определяется объект сообщения, в котором будут сохранены получаемые данные в случае успешного приема.

Объект сообщения считается корректным для приема, если одновременно соблюдаются условия:

- объект сообщения распределен в список объектов сообщений узла, который принимает сообщение;
 - бит MSGVAL установлен;
 - бит RXEN установлен;
 - бит DIR равен биту RTR принимаемого сообщения. Если бит DIR установлен, объект сообщения (объект передачи) может принять только сообщение удаленного запроса. Если бит DIR сброшен (объект приема), объект сообщения может принять только сообщение данных;
 - если бит MIDE установлен, то бит IDE получаемого сообщения оказывает следующее влияние:
 - если бит IDE (регистр MOAR) установлен, то бит IDE принимаемого сообщения должен быть равен единице (расширенный идентификатор);
 - если бит IDE сброшен, бит IDE принимаемого сообщения должен быть равен нулю (стандартный идентификатор);
 - если бит MIDE сброшен, значение бита IDE принимаемого сообщения не важно, т. е. допускаются сообщения как со стандартным, так и с расширенным идентификатором;
 - идентификатор полученного сообщения полностью (побитно) совпадает с идентификатором, хранящимся в регистре MOARn объекта сообщения, за исключением битов, закрытых маской регистра MOAMRn, значение которых не важно.
- На рисунке 25.21 показан пример проверки идентификатора.



IDсовп = 0: идентификатор ID полученного сообщения совпал с ID объекта сообщения
IDсовп > 0: идентификатор ID полученного сообщения не совпал с ID объекта сообщения

Рисунок 25.21 – Проверка идентификатора полученного сообщения

Среди всех объектов сообщений, которые отвечают указанным выше критериям, для сохранения полученного сообщения выбирается объект с наивысшим приоритетом. Для задания приоритета используется поле PRI в регистре MOAR. Объект сообщения, у которого значение поля PRI меньше, имеет больший приоритет. При равенстве значений поля PRI приоритетным считается объект сообщения, который находится ближе к началу списка.

Фильтрация при передаче сообщений

Когда требуется передача содержимого какого-либо объекта сообщения, в соответствующих управляющих регистрах выставляются флаги, указывающие на необходимость передачи. Объект сообщения считается корректным для передачи, если одновременно соблюдаются условия:

- объект сообщения распределен в список объектов сообщений узла CAN;
- флаг MSGVAL установлен;
- флаг TXRQ установлен;
- флаги TXEN0 и TXEN1 установлены.

Может возникнуть ситуация, когда передачи требуют одновременно несколько объектов сообщений. Среди всех объектов, которые отвечают указанным выше критериям, для передачи выбирается объект с наивысшим приоритетом.

Объект сообщения, у которого значение поля PRI меньше, имеет больший приоритет. При равенстве значений поля PRI разных объектов приоритет определяется следующим образом:

- при PRI = 10b – согласно правилам арбитража передачи сообщения (см. таблицу A.16.2);
- при PRI = 01b/11b приоритет имеет объект сообщения, который находится ближе к началу списка.

Объект сообщения, являющийся корректным для передачи и имеющий приоритет, будет осуществлять передачу первым. Остальные объекты сообщений будут переданы по очереди, согласно их приоритетам.

Объект сообщения определяется как стандартный объект сообщения, если в регистре MOFCR значение битового поля MMC равно нулю. Стандартный объект сообщения может принимать и передавать сообщения, согласно правилам, описанным выше.

На рисунке 25.22 показано формирование запроса на передачу объекта сообщения.




Рисунок 25.22 – Формирование запроса на передачу объекта сообщения

25.7 Удаленные запросы

После получения узлом CAN сообщения удаленного запроса и сохранения его в объекте сообщения, выставляется бит запроса передачи для ответа на удаленный запрос (отправка сообщения данных) или для автоматического повторения запроса.

В зависимости от состояния бита FRREN объекта сообщения, который принял сообщение удаленного запроса, возможны два варианта действий:

- если бит FRREN сброшен, то устанавливается флаг TXRQ этого объекта;
- если бит FRREN установлен, то устанавливается флаг TXRQ того объекта, на который указывает поле CUR объекта, принявшего удаленный запрос. При этом поле CUR не меняет своего значения.

Состояние регистров объекта сообщения, передающего сообщение удаленного запроса

У объекта сообщения, передающего сообщение удаленного запроса, в регистре MOSTAT должен быть сброшен бит DIR (объект передает сообщение данных) и установлены биты TXEN0, TXEN1, MSGVAL и TXRQ. Значение идентификатора в регистре MOAR передающего объекта сообщения должно быть равно значению

идентификатора принимающего объекта сообщения (или совместно с регистром MOAMR обеспечивать успешное прохождение фильтрации), чтобы сообщение удаленного запроса было принято принимающим объектом другого узла. Само сообщение удаленного запроса должно содержать идентификатор принимающего объекта сообщения, поэтому значение регистра MODATAL передающего объекта сообщения должно быть равно значению регистра MOAR принимающего объекта.

Состояние регистров объекта сообщения, принимающего сообщение удаленного запроса при FRREN = 0

У объекта сообщения, принимающего сообщение удаленного запроса, должны быть установлены биты DIR (объект принимает сообщение удаленного запроса), TXEN0 и TXEN1 (если ответ на запрос будет отправлен объектом), RXEN и MSGVAL. Регистры MODATAL и MODATAH должны содержать данные, которые будут переданы в ответ на запрос.

Состояние регистров объекта сообщения, принимающего сообщение удаленного запроса (при FRREN = 1) и содержащего данные для ответа на запрос

У объекта сообщения, принимающего сообщение удаленного запроса, должны быть установлены биты DIR, RXEN и MSGVAL. Битовое поле CUR должно указывать на номер объекта сообщения (должен находиться в том же узле, что и объект принявший сообщение удаленного запроса), содержащего данные, предназначенные для передачи в ответ на поступивший удаленный запрос.

В свою очередь у объекта сообщения, хранящего данные для отправки в ответ на запрос, должны быть установлены биты DIR, (объект передает сообщение данных), TXEN0, TXEN1 и MSGVAL. Бит TXRQ устанавливается автоматически при приеме сообщения удаленного запроса принимающим объектом сообщения.

Прием ответа на запрос (переданного сообщения данных) осуществляется стандартным объектом сообщения запрашивающего узла CAN (обмен данными происходит между объектом сообщения, хранящим данные для отправки в ответ на запрос, и объектом сообщения запрашивающего узла).

25.8 Дополнительные режимы передачи

Дополнительно имеются два режима, каждый из которых может быть выбран индивидуально:

- режим передачи данных с защитой от повторений;
- режим однократной пересылки данных.

Режим передачи данных с защитой от повторения

Режим передачи данных с защитой от повторения выбирается установкой бита SDT регистра MOFCR.

После приема сообщения данных и сохранения его в объекте с установленным битом SDT, бит MSGVAL этого объекта аппаратно сбрасывается, чтобы исключить возможность повторного приема и записи в этот объект. Этот режим нельзя использовать для базового объекта FIFO структуры.

В ответ на сообщение удаленного запроса, принятое объектом с установленным битом SDT, будут отправлены данные из объекта сообщения, на который указывает поле CUR объекта, принявшего удаленный запрос. После этого бит MSGVAL объекта, принявшего сообщение удаленного запроса, сбросится.

Примечание – Объект, принявший сообщение удаленного запроса, не может быть источником данных, передаваемых в ответ на запрос. Это означает, что в данном режиме бит FRREN объекта, принявшего удаленный запрос, обязательно должен быть установлен.

Режим однократной пересылки данных

Режим однократной пересылки данных выбирается установкой бита STT.

Бит TXRQ сбрасывается, когда содержимое объекта сообщения копируется в передающий буфер узла CAN. Таким образом, в дальнейшем, при неудачной (вследствие ошибок) пересылке сообщения по CAN-шине, повторной передачи не будет.

25.9 FIFO структура объектов сообщений

Регистр MOFGPR объекта сообщения Msg_x содержит установки указателей на объекты сообщений, которые используются при операциях FIFO и шлюзовых операциях.

В случае сильной загрузки ЦП обработка серии сообщений может быть затруднена – например, вследствие получения и/или передачи большого числа сообщений за малые промежутки времени. Для таких случаев предусмотрена система буферов быстрого ввода-вывода, так называемая FIFO структура, которая может функционировать автоматически, и позволяет избежать потери принимаемых сообщений, минимизировать время подготовки сообщений к отправке, а также генерировать прерывания по окончании операций.

Допускается организация нескольких параллельных FIFO структур. Число структур и их составляющих зависит только от количества доступных объектов сообщений. FIFO структура может быть создана, изменена и удалена в любой момент времени, даже во время операций контроллера CAN.

На рисунке 25.23 представлена основная FIFO структура. Она состоит из одного базового объекта и n-ого числа вспомогательных объектов.




Рисунок 25.23 – FIFO структура с базовым объектом и n вспомогательными объектами

Вспомогательные объекты передающей FIFO структуры объединяются последовательно в списки (подобно спискам объектов сообщений). Базовый объект может быть занесен в любой список. Хотя на рисунке 25.23 базовый объект не относится ни к одному из списков, он может быть вставлен в любую последовательность вспомогательных объектов. Это означает, что базовый объект одновременно является и вспомогательным объектом (шлюзовые операции не возможны). Порядковые номера объектов сообщений (0, 1, 2 и т. д.) не имеют никакого значения при FIFO операциях с объектами.

Вспомогательные объекты должны быть определены в общий список (так как они последовательно связаны). С помощью указателей (битовые поля BOT, CUR и TOP) можно присоединять базовый объект к вспомогательному объекту, независимо от того, принадлежат базовый и вспомогательный объекты одному списку или разным спискам, но базовый должен быть первым в списке в таком случае.

FIFO структура минимального размера может состоять из одного объекта сообщения, который будет одновременно являться и базовым, и вспомогательным (фактически не используется). FIFO структура максимального размера может включать в себя все 128 объектов сообщений.

В базовом объекте FIFO границы установлены: поле BOT указывает на самый младший элемент FIFO структуры, поле TOP – на самый старший элемент, поле CUR – на вспомогательный объект, который в настоящий момент выбран контроллером CAN для передачи сообщения. Как только начинается передача, в CUR записывается номер следующего по списку вспомогательного объекта сообщения (CUR = PNEXT используемого объекта). Если значение битового поля CUR достигло номера старшего элемента списка (CUR = TOP), то следующим значением будет BOT (реализация автоматического перехода в начало списка). Таким образом, реализуется замкнутая FIFO структура, в которой битовые поля TOP и BOT устанавливают связь между началом и концом списка.

Битовое поле SEL позволяет определить вспомогательный объект, в пределах списка, для которого генерируется прерывание всякий раз, когда указатель CUR достигает значения указателя SEL. Также битовое поле SEL позволяет отследить окончание запланированной передачи серии сообщений или выдать прерывание, предупреждающее о том, что FIFO структура становится заполненной.

Вспомогательные объекты приемной FIFO структуры могут принадлежать списку любого узла.

FIFO структура для приема

FIFO структура для приема используется для буферизации входящих сообщений данных и удаленных запросов.

FIFO структура для приема активируется записью значения 0001b в битовое поле MMC регистра MOFCR базового объекта. Эта запись автоматически определяет объект как базовый объект приема FIFO. Типы вспомогательных объектов FIFO не имеют значения при операциях.

Когда базовый объект FIFO получает сообщение, оно сохраняется не в этом базовом объекте, а во вспомогательном объекте сообщения, на который указывает битовое поле CUR. При этом по умолчанию предполагается, что для вспомогательного объекта MMC = 0000b (действительное значение MMC игнорируется) и никаких операций фильтрации принимаемого сообщения не производится.

Одновременно с приемом сообщения текущее значение указателя CUR базового объекта меняется на номер следующего по списку вспомогательного объекта FIFO структуры. Этот вспомогательный объект будет использован для приема следующего сообщения.

Если установлен флаг OVIE регистра MOFCR базового объекта и значение указателя CUR становится равным значению указателя SEL, генерируется прерывание переполнения. Это прерывание генерируется на узле прерываний с указателем TXINP базового объекта сразу после сохранения полученного сообщения во вспомогательном объекте. Прерывания генерируются, если это разрешено битом TXIE.

Следует помнить, что сообщение сохраняется в базовом и вспомогательном объектах FIFO, только если установлен бит MSGVAL.

Во избежание непосредственного приема сообщения вспомогательным объектом, как если бы он был независимым объектом и не принадлежал FIFO структуре, флаги RXEN всех вспомогательных объектов должны быть сброшены. Состояние флага RXEN неважно в случае, когда вспомогательный объект занесен в список, не связанный с узлом CAN.

FIFO структура для передачи

FIFO структура для передачи используется с целью буферизации серий сообщений данных или удаленных запросов, которые должны быть отправлены. FIFO структура для передачи состоит из базового объекта и одного или более вспомогательных объектов.

FIFO структура для передачи активируется записью значения 0010b в поле MMC регистра MOFCR базового объекта. В отличие от FIFO структуры для приема, в битовые поля MMC вспомогательных объектов (FIFO структуры для передачи) должно быть записано значение 0011b. Указатели CUR всех вспомогательных объектов должны указывать на базовый объект FIFO передачи (чтобы инициализироваться программно).

Флаги TXEN1 всех вспомогательных объектов сообщений, за исключением одного, на который указывает указатель CUR базового объекта, должны быть программно сброшены. Флаг TXEN1 указанного объекта должен быть установлен. Указатель CUR базового объекта может быть инициализирован для любого вспомогательного объекта.

При определении корректности объектов сообщений FIFO структуры для начала FIFO операций базовый объект должен быть определен первым как корректный, т. е. MSGVAL должен быть установлен.

В случае необходимости удаления FIFO структуры, прежде чем начнется операция удаления, все вспомогательные объекты, принадлежащие этой FIFO структуре, должны быть определены как некорректные (биты MSGVAL должны быть сброшены).

FIFO структура для передачи использует флаги TXEN1 всех своих объектов для выбора сообщения для передачи. В результате фильтрации право передавать сообщение получает тот объект, у которого выставлен флаг TXEN1. После передачи сообщения флаг TXEN1 аппаратно сбрасывается, а в указатель CUR записывается номер следующего объекта, требующего отправки сообщения, для которого уже выставлен (аппаратно) свой флаг TXEN1, и так далее – для всей FIFO структуры.

Если установлен флаг OVIE регистра MOFCRn базового объекта и значение указателя CUR становится равным значению указателя SEL, генерируется прерывание переполнения. Это прерывание генерируется на узле прерываний с указателем RXINP базового объекта после завершения операций получения сообщения. Прерывания приема базового объекта генерируются, если это разрешено битом RXIE.

Программирование регистров для FIFO структуры

1 Для передающего базового объекта:

- сбросить бит MSGVAL;
- задать поля CUR, BOT, TOP, SEL;
- записать значение 0010b в поле MMC, задать DLC, установить биты OVIE и RXIE (если необходимо).

Примечание – Состояние регистров MOAR и MOAMR передающего базового объекта не важно, поскольку в передаче участвуют передающие вспомогательные объекты и принимающий

базовый объект. Поле RXINP указывает линию, на которую будет выдаваться прерывание переполнения (CUR = SEL).

2 Для передающих вспомогательных объектов:

- сбросить бит MSGVAL;

- установить биты DIR, TXEN1 (только для того вспомогательного объекта, на который указывает поле CUR передающего базового объекта, у остальных вспомогательных объектов бит TXEN1 должен быть сброшен), TXEN0;

- записать в поле CUR номер передающего базового объекта;

- записать значение 0011b в поле MMC, задать DLC.

Примечание – Значение регистров MOAR передающих вспомогательных объектов должно совпадать (или совместно с регистрами MOAMR обеспечивать успешное прохождение фильтрации) со значением регистра MOAR принимающего базового объекта, так как процесс передачи фактически происходит между ними (или иного принимающего объекта, если на приеме используется не FIFO структура).

3 Для принимающего базового объекта:

- установить бит RXEN;

- задать поля CUR, BOT, TOP, SEL;

- записать значение 0001b в поле MMC, задать DLC, установить биты OVIE и TXIE (если необходимо).

Примечание – Значение регистра MOAR принимающего базового объекта должно быть равно значению регистров MOAR передающих вспомогательных объектов передачи (или совместно с регистром MOAMR обеспечивать успешное прохождение фильтрации). Поле TXINP указывает, на какую линию будет выдаваться прерывание переполнения (прерывание после операции сохранения полученного сообщения во вспомогательных объектах при CUR = SEL).

4 Для принимающих вспомогательных объектов:

- сбросить бит RXEN (не требуется, если вспомогательные объекты занесены в список, не связанный с узлом CAN);

- задать поле DLC (состояние поля MMC не важно).

Примечание – Состояние регистров MOAR, принимающих вспомогательные объекты, не важно.

5 Установить бит MSGVAL в первую очередь у передающего базового объекта, а затем у всех остальных объектов.

6 Установить бит TXRQ для всех передающих вспомогательных объектов, начиная с того, на который указывает поле CUR передающего базового объекта.

25.10 Режим шлюза

Режим позволяет реализовывать автоматическую передачу информации через шлюз между двумя независимыми шинами CAN без участия ЦП.

Шлюз можно сформировать на уровне объектов сообщений и осуществлять передачу информации между узлами CAN. Шлюз может быть сформирован между двумя любыми объектами сообщений, принадлежащими разным узлам CAN. Количество шлюзов зависит только от количества объектов сообщений, допускающих формирование шлюзов.

Режим шлюза активируется записью значения 0100b в битовое поле MMC регистра MOFCR объекта сообщения Msg_x, инициализирует его как шлюзовый объект-источник. Объект сообщения, который будет являться шлюзовым объектом-приемником, выбирается указателем CUR объекта-источника. Для формирования шлюза достаточно, чтобы объект-приемник был корректным (установлен бит MSGVAL). Остальные параметры не влияют на возможность осуществления передачи между объектами от источника к приемнику.

Шлюзовый объект-источник, см. рисунок 25.24, функционирует как обычный объект сообщения, с тем отличием, что возможны дополнительные действия контроллера CAN при приеме и сохранении сообщения в объекте-приемнике:

- 1 Если установлен флаг DLCC регистра MOFCRn объекта-источника, код длины данных DLC копируется из шлюзового объекта-источника в шлюзовый объект-приемник.
- 2 Если установлен флаг IDC объекта-источника, идентификатор ID и расширение IDE копируются из шлюзового объекта-источника в шлюзовый объект-приемник.
- 3 Если установлен флаг DATC объекта-источника, байты данных, хранящиеся в двух регистрах MODATAL и MODATAN объекта-источника, копируются из шлюзового объекта-источника в шлюзовый объект-приемник. Копируются все восемь байт данных, вне зависимости от значения поля DLC.




Рисунок 25.24 – Передача через шлюз от источника к приемнику

- 4 Если установлен флаг GDFS объекта-источника, то устанавливается бит запроса передачи TXRQ объекта-приемника.
 - 5 Устанавливаются флаги RXPND и NEWDAT регистра MOSTAT объекта-приемника.
 - 6 Если установлен флаг RXIE регистра MOSTAT объекта-приемника, то генерируется запрос на прерывание.
 - 7 Указатель CUR объекта-источника переводится на следующий объект-приемник по правилам FIFO структуры. Сформировать шлюз между объектом-источником и одним объектом-приемником (значение указателя CUR будет оставаться неизменным) возможно программированием:

$$TOP = BOT = CUR = \text{номер объекта-приемника.}$$
- Организация шлюза «объект-источник – объект-приемник» аналогична организации FIFO структуры «базовый объект – вспомогательный объект», что указывает на возможность формирования шлюза с интегрированным FIFO приемником. При получении сообщения данных (объект-источник является объектом приема, т.е. его бит

DIR сброшен) и при получении удаленного запроса (объект-источник является объектом передачи) через шлюз используется один и тот же механизм.

Несмотря на то, что механизм удаленных запросов работает независимо от типа объекта сообщения, он наиболее полезен при использовании шлюзов, для формирования удаленных запросов на шине шлюзового объекта-источника после получения удаленного запроса на шине шлюзового объекта-приемника. В зависимости от значения бита FRREN шлюзового объекта-приемника, есть два варианта обработки удаленного запроса, возникшего с той стороны шлюза, где расположен объект-приемник (при условии, что происходит передача из объекта-источника в объект-приемник, т. е. DIR (источника) = 0 и DIR (приемника) = 1):

1 Обработка запроса шлюзового объекта-приемника с FRREN = 0b:

- сообщение удаленного запроса принимается шлюзовым объектом-приемником;
- бит TXRQ шлюзового объекта-приемника устанавливается автоматически;
- сообщение данных с текущей информацией, хранящейся в объекте-приемнике, передается на шину приемника.

2 Обработка запроса шлюзового объекта-приемника с FRREN = 1b:

- сообщение удаленного запроса принимается шлюзовым объектом-приемником;
- бит TXRQ шлюзового объекта-источника (объект должен быть указан в поле CUR объекта-приемника), устанавливается автоматически;
- сообщение данных передается объектом-источником на шину CAN источника;
- получатель удаленного запроса в ответ выдает сообщение данных на шину источника;
- сообщение данных сохраняется в объекте-источнике;
- сообщение данных копируется в объект-приемник (через шлюз);
- выставляется бит TXRQ объекта-приемника (при условии, что GDFS источника = 1);
- новые данные, сохраненные в объекте-приемнике, передаются на шину приемника, в ответ на удаленный запрос на шине приемника.

Рекомендации по записи в регистры в режиме шлюза при передаче удаленного запроса с FRREN = 1

Обмен запрос – данные происходят в данном случае между стандартным объектом сообщения одного узла и объектом-приемником шлюза другого узла. Но при этом данные для ответа на запрос в шлюзовый объект-приемник поступают по шлюзу от объекта-источника. При получении удаленного запроса от объекта сообщения объектом-приемником флаг TXRQ устанавливается не у самого объекта-приемника, а у объекта-источника, благодаря установленному биту FRREN и битовому полю CUR (указывает на объект-источник) объекта-приемника. Данные из MODATAL и MODATAN объекта-источника копируются в MODATAL и MODATAN объекта-приемника (установлен бит DATC регистра MOFCR объекта-источника), вследствие чего автоматически устанавливается бит TXRQ регистра MOCTR объекта-приемника (установлен бит GDFS объекта-источника шлюза), и осуществляется передача сообщения данных (ответ на запрос) запрашивающему объекту сообщения.


После успешного приема/передачи сообщения ЦП получает уведомление о завершении операции для задания дальнейших действий, связанных с объектом сообщения.

25.11 Прерывания объектов сообщений

После сохранения принятого сообщения в объект сообщения или успешной передачи формируется соответствующее прерывание. Каждый объект сообщения может формировать прерывания. Каждое прерывание направляется на одну из 16 выходных линий прерываний. Прерывания приема (после сохранения сообщения) также формируются после операций FIFO и шлюзовых операций. Флаги TXPND и RXPND всегда устанавливаются после успешной операции передачи/приема, независимо от состояния соответствующих флагов разрешения прерываний.

Объект сообщения может формировать FIFO прерывания. Если флаг OVIE регистра MOFCRn установлен, то формирование FIFO прерывания будет зависеть от типа объекта сообщений, см. рисунок 25.25:

- если объект сообщения является принимающим базовым объектом, то выходная линия прерываний для этого объекта определяется битовым полем TXINP регистра MOIPRn;
- если объект сообщения является передающим базовым объектом, то выходная линия прерываний определяется битовым полем RXINP.



MMC = 0001b : объект сообщения n является базовым объектом приема FIFO
 MMC = 0010b : объект сообщения n является базовым объектом передачи FIFO

Рисунок 25.25 – Распределение прерываний

Ожидающие обработки сообщения

Когда генерируется запрос на прерывание (после приема/передачи сообщения), в одном из четырех регистров ожидающих обработки прерываний MSPNDx (x от 0 до 4) выставляется флаг ожидающего обработки сообщения. Четыре регистра образуют область из 32×4 бит – по два бита (один бит для операций приема и один бит для операций передачи) для каждого из объектов сообщений. Позиция флага ожидающего обработки сообщения определяется демультиплексорами DMUX, см. рисунки 25.26 и 25.27.

В зависимости от значения поля MPSEL регистра MCR, реализуется один из двух режимов выбора и установки флагов, ожидающего обработки сообщения:

- режим 1 в случае MPSEL = 0h;
- режим 2 в случае MPSEL = Fh.

Если нет необходимости в определении источника прерывания (прием или передача сообщения), то можно использовать любой из двух режимов, в противном случае, следует использовать второй режим.

В первом режиме установка флага ожидающего обработки сообщения происходит следующим образом:

- 6 и 5 биты поля MPN выбирают регистр MSPNDx, в котором будет установлен флаг ожидающего обработки сообщения;
- пять младших бит поля MPN (на рисунке 25.26 выделены серым цветом) выбирают позицию флага (от 0 до 31), который будет установлен в выбранном регистре MSPNDx.




Рисунок 25.26 – Режим выбора и установки флагов при MPSEL = 0h




Рисунок 25.27 – Режим выбора и установки флагов при MPSEL = Fh

Во втором режиме при определении позиции флага ожидающего обработки сообщения принимаются в расчет значения поля MPN, полей RXINP (для приема) и TXINP (для передачи). При этом для флагов могут использоваться любые биты выбранного регистра MSPNDx. Установка флага ожидающего обработки сообщения происходит следующим образом:

- 2 и 1 биты полей TXINP/RXINP выбирают регистр MSPNDx, в котором будет установлен флаг по окончании передачи/приема сообщения;
- четыре младших бита поля MPN (на рисунке 25.27 выделены серым цветом) совместно с нулевыми битами полей TXINP и RXINP выбирают позицию флага (от 0 до 31). Фактически нулевой бит полей TXINP/RXINP выбирает старшее или младшее слово выбранного регистра MSPNDx, а четыре бита поля MPN задают позицию в выбранном слове.

Регистры MSPNDx могут быть записаны программно. Биты, в которые записываются единицы, остаются без изменений, а биты, в которые записываются нули, очищаются. Такой механизм записи позволяет избежать конфликта между одновременной аппаратной установкой и программной очисткой битов регистра.

Каждый регистр MSPNDx связан с соответствующим регистром индекса сообщения MSIDx, который отражает позицию самого младшего бита из всех установленных в регистре MSPNDx. Регистры MSIDx доступны только для чтения и обновляются незамедлительно после изменения (как аппаратного, так и программного) содержимого соответствующих регистров MSPNDx.

Регистр маски индекса сообщения MSIMASK содержит маску для регистров MSPNDx. Только незакрытые маской биты могут обслуживаться. Регистр MSIMASK используется одновременно для всех регистров MSPNDx и соответствующих им регистров MSIDx.

25.12 Программирование контроллера CAN

Для корректной работы контроллера CAN следует соблюдать порядок программирования регистров.

Для запуска контроллера CAN необходимо:

- записать регистр CLC;
- проверить, что сброшен бит DISR, регистр PANCTR = 0000_0000h, и после этого записать регистр FDR.

Далее для конфигурирования узла CAN с номером x (x от 0 до 1) выполнить:

- в регистре узла NCRx установить биты INIT и CCE, после чего регистры NBTRx и NPCRx станут доступны для записи и чтения, а регистр NECNTx – только для чтения;
- записать регистр NPCRx;
- записать регистр NIPRx;
- записать регистр NBTRx;
- записать регистр NFCRx (если необходимо);
- в регистре NCRx сбросить биты INIT и CCE, после чего регистры NBTRx и NPCRx будут не доступны для записи;
- распределить объекты сообщений в списки посредством регистра PANCTR.

Для корректной работы объектов сообщений регистры каждого из них должны быть проинициализированы. Для объектов, использование которых не предусматривается, достаточно записать ноль в бит MSGVAL регистра MOCTR.

Рекомендуемый порядок инициализации регистров объекта сообщения:

- установить бит DIR в регистре MOSTAT для передачи сообщения данных/приема удаленного запроса или сбросить бит DIR для приема сообщения данных/передачи удаленного запроса; установить биты TXEN0 и TXEN1 (для передачи) или RXEN (для приема) в регистре MOCTR;
- записать регистр MOFCR;
- записать регистр MOAR;
- записать регистр MOAMR (если необходимо);
- записать регистр MOFGPR (если будут использоваться FIFO структуры);
- записать регистр MOIPR;
- записать регистры MODATAL и MODATAN;
- установить бит MSGVAL корректности объекта сообщения в регистре MOCTR (для неиспользуемых объектов этот бит должен быть сброшен);
- для активирования передачи установить бит TXRQ регистра MOCTR.

25.13 Пример расчета скорости передачи 1Мбит/с

При частоте f_{FOUT} равной 50 или 100 МГц записью подходящих значений полей регистра NBTR можно сконфигурировать скорость передачи в точности равную 1 Мбит/с.

Для примера выберем $f_{\text{FOUT}} = 50$ МГц. Если системная частота f_{FIN} (HCLK) составляет 100 или 50 МГц, то для получения $f_{\text{FOUT}} = 50$ МГц хорошо подойдет режим нормального деления ($\text{DM} = 1$) с значением поля STEP регистра FDR 3FEh и 3FFh соответственно (см. пункт «Дробный делитель» подраздела 25.2).

Скорости передачи 1 Мбит/с соответствует $T_{\text{bit}} = 1000$ нс. Бит может быть сформирован только из целого количества квантов времени, лежащего в диапазоне от 4 (рекомендуется от 8) до 25. Длительность одного кванта времени кратна $1 / f_{\text{FOUT}}$ и величине предделителя скорости передачи ($\text{BRP} + 1$). Для $f_{\text{FOUT}} = 50$ МГц длительность кванта времени может быть 20 нс, 40 нс ($\text{BRP} = 1$), 60 нс, 80 нс, 100 нс ($\text{BRP} = 4$) и так далее. Для получения целого количества квантов времени, лежащего в заявленных пределах, получаем три варианта значения предделителя скорости передачи ($\text{BRP} + 1$) – 2, 5 и 10.

При предделителе скорости передачи равном 10 ($\text{BRP} = 9$) в бите будет 5 квантов времени (меньше рекомендованного значения), которые можно распределить всего одним способом $T_{\text{seg1}} = 3 \times t_q$, $T_{\text{seg2}} = 1 \times t_q$, что сильно ограничит максимальную ширину прыжка повторной синхронизации.

При предделителе скорости передачи равном 2 ($\text{BRP} = 1$) в бите будет 25 квантов времени (максимальное доступное для модуля значение), которые также можно распределить всего одним способом $T_{\text{seg1}} = 16 \times t_q$, $T_{\text{seg2}} = 8 \times t_q$, что не позволит сместить точку выборки. Слишком большое количество квантов времени в бите также несколько ограничит максимально допустимое отклонение частоты сигнала FOUT (см. формулу 25.9).

При предделителе скорости передачи равном 5 ($\text{BRP} = 4$) в бите будет 10 квантов времени. Этот вариант можно считать наиболее удачным, поскольку он позволяет как настроить положение момента выборки, так и позволит иметь высокую толерантность к отклонению частот задающих генераторов узлов сети CAN. Одним из вариантов распределения является $T_{\text{seg1}} = 6 \times t_q$ ($\text{TSEG1} = 5$), $T_{\text{seg2}} = 3 \times t_q$ ($\text{TSEG2} = 2$). При SJW равном 2 значение регистра NBTR будет равно 00002584h.

26 Программно-аппаратные средства отладки

Для освоения и изучения 32-разрядного микроконтроллера K1921BG5T, а также для макетирования и отладки систем пользователя на его основе, следует использовать макетно-отладочную плату, которая позволяет подключать внешние элементы к портам микроконтроллера, работать с внешними интерфейсами, а также программировать встроенную Flash-память и выполнять отладку и оценку работы прикладных программ.

Для создания программного обеспечения можно использовать интегрированную среду разработки Eclipse, компилятор GCC для RISC-V и систему отладки OpenOCD.

Адаптер Olimex ARM-USB-OCD-H (J-Link V9, CMSIS-DAP, FT2232) обеспечивает взаимодействие между интегрированной средой разработки Eclipse (с GCC компилятором для RISC-V и системой отладки OpenOCD), установленной на персональном компьютере, и отладочными ресурсами, встроенными в микроконтроллер K1921BG5T, а также выполнение отладочных функций. Информационный обмен с микроконтроллером осуществляется с помощью интерфейса JTAG.

Поскольку при запуске микроконтроллер всегда тактируется от внутреннего RC-генератора (~4 МГц) важно соблюдать следующее соотношение между системной тактовой частотой (SYSCLK) и тактовой частотой JTAG (TCK):

$$F_{\text{SYSCLK}}/F_{\text{TCK}} \geq 12 \quad (26.1)$$

27 Электрические параметры микроконтроллера

27.1 Предельные нормы параметров

Напряжения и токи, превышающие предельно допустимые значения, указанные в таблицах 27.1 и 27.2, могут привести к необратимому повреждению устройства. Функциональная работа устройства в этих условиях не подразумевается. Воздействие условий с предельно допустимым уровнем в течение длительного времени может повлиять на надежность устройства.

Таблица 27.1 – Предельно допустимые уровни напряжения

Наименование параметра, единица измерения	Буквенное обозначение	Предельная норма	
		не менее	не более
Напряжение питания цифровой части, В	U_{CC1}	–	4,5
Напряжение питания аналоговой части, В	U_{CC2}	–	4,5
Батарейное напряжение питания, В	U_{CC3}	–	4,5
Входное напряжение низкого уровня, В	U_{IL}	-0,6	–
Входное напряжение высокого уровня, В	U_{IH}	–	$U_{CC1} + 0,6$
Отклонения между различными выводами питания, мВ	ΔU_{CCx}	–	50
Отклонения между различными выводами земли, мВ	ΔU_{GND}	–	50

Таблица 27.2 – Предельно допустимые уровни тока

Наименование параметра, единица измерения	Буквенное обозначение	Предельная норма	
		не менее	не более
Суммарный максимальный ток по выводам портов ввода-вывода, мА	$\sum I_{IO}$	–	150
Выходной ток высокого уровня, мА	I_{OH}	-10	–
Выходной ток низкого уровня, мА	I_{OL}	–	10
Максимальный ток инъекции по каждому выводу портов ввода-вывода, мА	I_{INJ}	–	± 5
Максимальный суммарный ток инъекции по всем выводам портов ввода-вывода, мА	$\sum I_{INJ}$	–	± 25
Примечание – Значение тока инъекции никогда не должно превышать. Это неявно гарантируется при соблюдении предельно допустимого входного напряжения. Если максимальное значение входного напряжения не может быть соблюдено, ток инъекции должен быть ограничен внешним значением. Положительный ток инъекции возникает при $U_{IH} > U_{CC1}$, в то время как отрицательный ток инъекции возникает при $U_{IL} < U_{GND}$.			

Таблица 27.3 – Предельные нормы по температуре

Наименование параметра, единица измерения	Предельная норма	
	не менее	не более
Рабочий температурный диапазон, °C	-40	+85

27.2 Допустимые нормы параметров

Таблица 27.4 – Рабочие уровни напряжения и токи питания

Наименование параметра, единица измерения	Буквенное обозначение	Допустимая норма при эксплуатации	
		не менее	не более
Напряжение питания цифровой части, В	U_{CC1}	2,5	3,6
Напряжение питания аналоговой части, В	U_{CC2}	2,5	3,6
Батарейное напряжение питания, В	U_{CC3}	1,6	3,6
Динамический ток потребления по выводу DVCC в активном режиме, мА $U_{CC1}=3,6$ В, $f_{CI}=120$ МГц	I_{OCC}	–	18
Ток потребления по выводу VBAT, мкА $U_{CC1}=U_{CC2}=0$ В, $U_{CC3}=3,3$ В	I_{VBAT}	–	5
Максимальный ток потребления АЦП по аналоговому питанию AVCC_ADC, мкА $U_{CC1}=U_{CC2}=3,6$ В, $F_S=2,5$ MSPS	I_{AVCC_ADC}	–	500

27.3 Электрические параметры периферийных блоков

Таблица 27.5 – Электрические параметры супервизоров питания POR

Наименование параметра, (режим измерения)	Норма параметра		
	не менее	номинал	не более
Порог срабатывания POR 1,1 В (спадающее напряжение питания), В	0,5	0,55	0,6
Порог срабатывания POR 1,1 В (нарастающее напряжение питания), В	0,70	0,71	0,72
Порог срабатывания POR 3,3 В (спадающее напряжение питания), В	1,6	1,7	1,8
Порог срабатывания POR 3,3 В (нарастающее напряжение питания), В	1,90	1,91	1,92
Длительность сигнала сброса POR, мкс	150	–	–

Таблица 27.6 – Пороги срабатывания блока BOR

Значение поля TUNE	Порог срабатывания, В	
	при росте напряжения	при спаде напряжения
00b	3,0	2,9
01b	2,7	2,6
10b	2,2	2,1
11b	Зарезервировано	Зарезервировано

Таблица 27.7 – Характеристики внутреннего RC-генератора (HSI)

Наименование параметра	Норма параметра		
	Не менее	Номинал	Не более
Ток потребления, мкА	–	7	70
Диапазон подстройки частоты, МГц	2,553	3,375	3,894
Примечание – Нестабильность частоты $\pm 4\%$			

Таблица 27.8 – Характеристики внутреннего осциллятора (HSE)

Наименование параметра	Норма параметра		
	Не менее	Номинал	Не более
Ток потребления, мА	–	–	2,5
Напряжение высокого уровня на выводе XI_OSC, В	2	–	$U_{CC1}+0,3$
Напряжение низкого уровня на выводе XI_OSC, В	-0,3	–	0,8
Диапазон частот, МГц	2	–	27
Время запуска, мс	–	–	30

Таблица 27.9 – Характеристики внутреннего осциллятора блока RTC (LSI)

Наименование параметра	Норма параметра		
	Не менее	Номинал	Не более
Ток потребления, мА	–	–	2
Напряжение высокого уровня на выводах XI_RTC, В	0,6	–	–
Напряжение низкого уровня на выводах XI_RTC, В	–	–	0,4
Частота, кГц	–	32,768	–
Время запуска, мс	–	–	500

Таблица 27.10 – Характеристики блока RTC

Наименование параметра, единица измерения	Норма параметра	
	Не менее	Не более
Пороговое значение напряжения питания цифровой части U_{CC1} ниже которого выполняется переключение блока RTC на батарейное питание ($DVCC \leftrightarrow VBAT$), В	–	2,85
Гистерезис переключения шин питания блока RTC ($DVCC \leftrightarrow VBAT$), В	0,1	–

Таблица 27.11 – Характеристики блока PLL

Наименование параметра, единица измерения	Буквенное обозначение	Норма параметра		
		Не менее	Номинал	Не более
Входная опорная частота, МГц	Fref	10	–	100
Частота на выходе ГУН, МГц	Fvco	400	–	1000
Выходная частота PLL, МГц	Fout	0,2	–	100
Выходной коэффициент заполнения, %	–	46	50	54
Время захвата частоты, количество тактовых циклов	–	–	1000	1500
Время захвата фазы, количество тактовых циклов	–	–	–	1500
Выходная задержка, пс	–	–	1000	1400
Выходная задержка в режиме Bypass, пс	–	–	210	330
Ток потребления по линии цифрового питания, мкА/МГц	ICC1	–	1,4	1,68
Ток потребления по линии аналогового питания при Fvco = 1 ГГц, мА	ICC2	–	0,8	1,0
Общий ток потребления в спящем режиме, мкА	ICC	–	5	–

Таблица 27.12 – Характеристики блока Flash-памяти

Наименование параметра, единица измерения	Буквенное обозначение	Норма параметра		
		Не менее	Номинал	Не более
Время записи слова данных, мкс	t _{PROG}	15	20	–
Время чтения слова данных, нс	t _{RC}	25	–	–
Время стирания страницы, мс	t _{ERASE}	8	–	20
Время полного стирания всей памяти, мс	t _{SCE}	8	–	20
Активный ток чтения мкА/МГц	ICC READ	–	–	150
Активный ток записи, мА	ICC PROG	–	–	5
Активный ток стирания, мА	ICC ERASE	–	–	4
Ток потребления в режиме ожидания при температуре +25°C, мкА	ICC SB	–	–	195
Ток потребления в режиме PowerDown при температуре +25°C, мкА	ICC PD	–	–	5
Ресурс сектора, циклы перезаписи	N _{END}	100000	–	–
Срок хранения данных, лет	T _{DR}	10	–	–

Таблица 27.13 – Характеристики портов ввода-вывода

Наименование параметра, единица измерения	Буквенное обозначение	Норма параметра	
		Не менее	Не более
Входное напряжение низкого уровня, В	U_{IL}	-0,5	$0,3U_{CC1}$
Входное напряжение высокого уровня, В	U_{IH}	$0,7U_{CC1}$	U_{CC1}
Выходное напряжение низкого уровня буферов ввода/вывода, В, ($I_{OL} = 6 \text{ мА}$, $U_{CC1} = 3,3 \text{ В}$)	U_{OL}	–	0,4
Выходное напряжение высокого уровня буферов ввода/вывода, В, ($I_{OH} = -6 \text{ мА}$, $U_{CC1} = 3,3 \text{ В}$)	U_{OH}	$U_{CC1} - 0,4$	–
Ток утечки по входам без «pull-up» и «pull-down», мкА, ($0 \text{ В} < U_I < U_{CC1}$)	I_{LIL}	-1	–
	I_{LIH}	–	1
Входной ток, мкА, ($0 \text{ В} < U_I < U_{CC1}$)	вывода «pull-up» I_{I1}	-200	–
	вывода «pull-down» I_{I2}	–	200
Сопротивление резисторов подтяжки «pull-up», кОм	R_{PU}	27	65

Таблица 27.14 – Характеристики блока АЦП

Наименование параметра, единица измерения	Буквенное обозначение	Норма параметра	
		Не менее	Не более
Дифференциальная нелинейность преобразования АЦП, МЗР $U_{CC1} = U_{CC2} = 3,3 \text{ В}$, $f_{CI} = 100 \text{ МГц}$	E_{LD}	-2,5	2,5
Интегральная нелинейность преобразования АЦП, МЗР $U_{CC1} = U_{CC2} = 3,3 \text{ В}$, $f_{CI} = 100 \text{ МГц}$	E_L	-5	5
Максимальный ток потребления АЦП по аналоговому питанию $AVCC_ADC$, мкА $U_{CC1} = U_{CC2} = 3,3 \text{ В}$, $F_S = 2,5 \text{ MSPS}$	I_{AVCC_ADC}	–	500

Таблица 27.15 – Характеристики датчика температуры TSENSOR

Наименование параметра	Норма			Примечание
	не менее	номинал	не более	
Точность, °C	-3,8 -7	–	4 1,3	SCALE = 1 SCALE = 0
Наклон, мВ/°C	–	1,8 3,5	–	SCALE = 1 SCALE = 0
Время запуска, мкс	–	0,2	1	–
Ток потребления, мкА (статический)	7	16	24	–

28 Заключение

В настоящем техническом описании представлено описание архитектуры, функционального построения и периферии микроконтроллера K1921BG5T. Техническое описание может служить практическим руководством по применению микроконтроллера для разработчиков систем на его основе и программистов.

Приложение А (обязательное) Регистры микроконтроллера

Для каждого блока отдельно приведены абсолютные базовые адреса, а в описаниях регистров показаны смещения относительно его базового адреса, если не указано иное. Абсолютный адрес регистра вычисляется путем сложения абсолютного базового адреса блока и смещения этого регистра.

А.1 Регистры блока управления сбросом и синхронизацией RCU

Базовый адрес: 5000_4000h


Смещение: + 60h (UARTCFG) Регистры настройки тактирования UART
+ 80h (SPICFG) Регистры настройки тактирования SPI

Примечание – n – номер блока.

CGCFGANB – регистр разрешения тактирования периферийных блоков шины АНВ

Смещение: + 00h

Сброс: 0000_0000h




Поле	Биты	Описание
ADCEN	3	Бит разрешения тактирования ADC
CANEN	2	Бит разрешения тактирования CAN
GPIOBEN	1	Бит разрешения тактирования порта В
GPIOAEN	0	Бит разрешения тактирования порта А
–	31-4	Зарезервировано

CGCFGAPB – регистр разрешения тактирования периферийных блоков шины APB

Смещение: + 08h

Сброс: 0000_0000h




Поле	Биты	Описание
QEPEN	28	Бит разрешения тактирования QEP
I2CEN	24	Бит разрешения тактирования I2C
PWM2EN	22	Бит разрешения тактирования PWM2
PWM1EN	21	Бит разрешения тактирования PWM1
PWM0EN	20	Бит разрешения тактирования PWM0
UART1EN	17	Бит разрешения тактирования UART1
UART0EN	16	Бит разрешения тактирования UART0
SPI1EN	13	Бит разрешения тактирования SPI1
SPI0EN	12	Бит разрешения тактирования SPI0
TMR3EN	11	Бит разрешения тактирования TMR3
TMR2EN	10	Бит разрешения тактирования TMR2
TMR1EN	9	Бит разрешения тактирования TMR1
TMR0EN	8	Бит разрешения тактирования TMR0
CAP2EN	6	Бит разрешения тактирования CAP2
CAP1EN	5	Бит разрешения тактирования CAP1
CAP0EN	4	Бит разрешения тактирования CAP0
WDTEN	2	Бит разрешения тактирования WDT
RTCEN	1	Бит разрешения тактирования RTC
DMAEN	0	Бит разрешения тактирования DMA
–	31-27, 26, 23, 19-18, 15-14, 7, 3	Зарезервировано

RSTDISAHB – регистр включения периферийных блоков шины AHB

Смещение: + 10h

Сброс: 0000_0000h




Поле	Биты	Описание
ADCEN	3	Бит включения ADC
CANEN	2	Бит включения CAN
GPIOBEN	1	Бит включения порта B
GPIOAEN	0	Бит включения порта A
–	31-4	Зарезервировано

RSTDISAPB – регистр включения периферийных блоков шины APB

Смещение: + 18h

Сброс: 0000_0000h




Поле	Биты	Описание
QEPEN	28	Бит включения QEP
I2CEN	24	Бит включения I2C
PWM2EN	22	Бит включения PWM2
PWM1EN	21	Бит включения PWM1
PWM0EN	20	Бит включения PWM0
UART1EN	17	Бит включения UART1
UART0EN	16	Бит включения UART0
SPI1EN	13	Бит включения SPI1
SPI0EN	12	Бит включения SPI0
TMR3EN	11	Бит включения TMR3
TMR2EN	10	Бит включения TMR2
TMR1EN	9	Бит включения TMR1
TMR0EN	8	Бит включения TMR0

Поле	Биты	Описание
CAP2EN	6	Бит включения CAP2
CAP1EN	5	Бит включения CAP1
CAP0EN	4	Бит включения CAP0
WDTEN	2	Бит включения WDT
RTCEN	1	Бит включения RTC
DMAEN	0	Бит включения DMA
–	31-27, 26, 23, 19-18, 15-14, 7, 3	Зарезервировано

SYSCCLKCFG – регистр конфигурации системной частоты

Смещение: + 20h

Сброс: 0h




Поле	Биты	Описание
SECEN	8	Включение системы слежения за тактовыми сигналами
SRC	1-0	Выбор источника тактового сигнала
		00b Сигнал HSICLK
		01b Сигнал HSECLK
		10b Сигнал PLLCLK
		11b Сигнал EXTCLK
–	31-9, 7-2	Зарезервировано

SECCNT0 – регистр 0 счетчика слежения системной частоты

Смещение: + 24h

Сброс: FFFF_0000h




Поле	Биты	Описание
VAL1	31-16	Максимальное значение счетчика периодов для детектирования пропадания сигнала HSECLK
VAL0	15-0	Максимальное значение счетчика периодов для детектирования пропадания сигнала HSICLK

SECCNT1 – регистр 1 счетчика слежения системной частоты

Смещение: + 28h

Сброс: FFFF_FFFFh




Поле	Биты	Описание
VAL3	31-16	Максимальное значение счетчика периодов для детектирования пропадания сигнала EXTCLK
VAL2	15-0	Максимальное значение счетчика периодов для детектирования пропадания сигнала PLLCLK

CLKSTAT – регистр статуса системной частоты

Смещение: + 2Ch

Сброс: 00000100h




Поле	Биты	Описание
CLKERR3	19	Ошибка при работе источника тактового сигнала EXTCLK
CLKERR2	18	Ошибка при работе источника тактового сигнала PLLCLK
CLKERR1	17	Ошибка при работе источника тактового сигнала HSECLK
CLKERR0	16	Ошибка при работе источника тактового сигнала HSICLK. Всегда читается как 0
CLKGOOD3	11	Источник тактового сигнала EXTCLK корректный
CLKGOOD2	10	Источник тактового сигнала PLLCLK корректный
CLKGOOD1	9	Источник тактового сигнала HSECLK корректный
CLKGOOD0	8	Источник тактового сигнала HSICLK корректный. Всегда читается как 1, поскольку HSICLK используется как опорный источник тактирования в системе слежения за тактовыми сигналами
SRC	1-0	Текущий источник тактового сигнала
		00b Сигнал HSICLK
		01b Сигнал HSECLK
		10b Сигнал PLLCLK
		11b Сигнал EXTCLK
–	31-20, 15-12, 7-2	Зарезервировано

RSTSYS – регистр системного сброса

Смещение: + 30h

Сброс: 0h




Поле	Биты	Описание
KEY	31-16	Ключ сброса. Необходимо записывать значение A55Ah
RSTEN	0	Разрешение системного сброса
–	15-1	Зарезервировано

RSTSTAT – регистр статуса системного сброса от блоков

Смещение: + 34h

Сброс: 0h




Поле	Биты	Описание
BOR	3	Бит состояния сброса от BOR
SYSRST	2	Бит состояния системного сброса
WDOG	1	Бит состояния сброса от WatchDog
POR	0	Бит состояния сброса от POR
–	31-4	Зарезервировано

Примечание – Биты регистра RSTSTAT сбрасываются записью единицы.

PLLCFG – регистр настройки PLL

Смещение: +40h

Сброс: 0010_F001h




Поле	Биты	Описание
DT	25-24	Поле установки режима работы блока рандомизации помех дробности
		00b Рандомизация отключена
		01b Рандомизация на основе нефильтрованной псевдослучайной последовательности (ПСП)
		10b Рандомизация на основе псевдослучайной последовательности, пропущенной через ФВЧ 1-го порядка
		11b Рандомизация на основе псевдослучайной последовательности, пропущенной через ФВЧ 2-го порядка
DLDMODE	22	Бит выбора задержки срабатывания детектора захвата частоты
		0 8 тактов
		1 16 тактов
VCOMF	21	Бит подстройки нижней границы выбранного поддиапазона ГУН. При записи нуля устанавливается минимально возможная нижняя граница выбранного поддиапазона
VCOMA	20	Бит подстройки амплитуды сигнала ГУН. При записи нуля включается режим уменьшенной амплитуды ГУН
VCOMODE	19-16	Поле выбора поддиапазона ГУН. При записи единицы будет выбран нижний поддиапазон. Значение VCOMODE = 0000b – запрещенное состояние

Поле	Биты	Описание
LPF	15-14	Управление полосой петлевого фильтра
		00b Наилнее широкая полоса фильтра
		...
		11b Наилнее узкая полоса фильтра
PFD	13-12	Установка режима работы ЧФД и токового ключа
		00b Токовый ключ выключен, высокоимпедансный выход
		01b Втекающий ток токового ключа
		10b Вытекающий ток токового ключа
		11b Рабочий режим
CP	11-8	Задание выходного тока для токового ключа. Итоговое значение рассчитывается как значение в поле CP + 1. Единица деления 40 мкА. Например, при записи в поле значения 0x9, значение выходного тока будет равно 0,4 мА
ST	7-5	Поле устанавливает режим работы сигма-дельта модулятора
		000b Модулятор выключен (целочисленный режим)
		001b Активен модулятор 1-го порядка (дробный режим)
		010b Активен модулятор 2-го порядка (дробный режим)
		011b Активен модулятор 3-го порядка (дробный режим)
		100b Активен модулятор 4-го порядка (дробный режим)
		Остальные комбинации являются запрещенными
SP	4	Бит включения режима работы «Сонга-Парка» (Song-Park) сигма-дельта модулятора
CLKSEL	3	Выбор источника опорного тактового сигнала PLL
		0 Сигнал HSE с кварцевого резонатора
		1 Внешний сигнал EXT с ножки порта GPIO
FOUTEN	2	Разрешение выходного сигнала Fout
BYPASS	1	Бит включения режима «на проход». Включение режима «на проход», в этом режиме на выход подается частота со входа Fref
PD	0	Бит включения спящего режима PLL. В спящем режиме выключаются блоки токового ключа, ЧФД и ГУН. Блок PLL может в этом случае работать только на проход (режим «на проход» включается битом BYPASS)
—	31-26, 23	Зарезервировано

PLLDIV – массив регистров настройки делителей PLL

Смещение: + 44h

Сброс: 0000_0000h




Поле	Биты	Описание
NDIV	31-24	Поле установки целой части коэффициента деления N делителя в цепи обратной связи. Исключение – комбинация 0000_0000b устанавливает коэффициент деления равным 256
RDIV	21-16	Поле установки коэффициента деления R опорного делителя. Результирующим будет значение, записанное в поле RDIV+1
RNCLR	15	Бит сброса R-делителя опорного сигнала. Сброс выполняется записью нуля
NNCLR	14	Бит сброса N-делителя в цепи обратной связи. Сброс выполняется записью нуля
PREDIV	13-12	Поле установки коэффициента деления предварительного делителя частоты ГУН
		00b Коэффициент деления равен 1
		01b Коэффициент деления равен 1
		10b Коэффициент деления равен 2
		11b Коэффициент деления равен 4
DIV1B	9-4	Установка коэффициента деления делителя 1B. Результирующим будет значение, записанное в поле DIV1B + 1
DIV1A	2-0	Установка коэффициента деления делителя 1A. Результирующим будет значение, записанное в поле DIV1A + 1
–	23-22, 11-10, 3	Зарезервировано

PLLFRAC – регистр конфигурации делителя PLL FRAC

Смещение: + 48h

Сброс: 0000_0000h




Поле	Биты	Описание
FRAC	23-0	Числитель дробной части коэффициента деления N
–	31-24	Зарезервировано

PLLMOD – регистр конфигурации делителя PLL MOD

Смещение: + 4Ch

Сброс: 0000_0000h




Поле	Биты	Описание
MOD	23-0	Знаменатель дробной части коэффициента деления N
–	31-24	Зарезервировано

UARTCFG – массив регистров настройки тактирования и сброса UART

Смещение: UARTCFG + (4*n)h, где n – номер блока 0-1

Сброс: 0h




Поле	Биты	Описание
DIVN	21-16	Коэффициент деления входного сигнала. Результирующий коэффициент деления $N = 2 \times (DIVN + 1)$
DIVEN	12	Разрешение делителя входного сигнала
CLKSEL	9-8	Выбор источника тактового сигнала
		00b Сигнал HSICLK (4 МГц)
		01b Сигнал HSECLK (XTAL)
		10b Сигнал PLLCLK с выхода PLL
		11b Сигнал EXTCLK. Внешний тактовый сигнал
RSTDIS	4	Снятие сигнала сброса. Когда сигнал в нуле, блок в состоянии сброса
CLKEN	0	Разрешение тактирования
–	31-22, 15-13, 11-10, 7-5, 3-1	Зарезервировано

SPICFG – массив регистров настройки SPI

Смещение: SPICFG+ (4*n)h, где n – номер блока 0-1

Сброс: 0h




Поле	Биты	Описание
DIVN	21-16	Коэффициент деления входного сигнала. Результирующий коэффициент деления $N = 2 \times (DIVN + 1)$
DIVEN	12	Разрешение делителя входного сигнала
CLKSEL	9-8	Выбор источника тактового сигнала
		00b Сигнал HSICLK (4 МГц)
		01b Сигнал HSECLK (XTAL)
		10b Сигнал PLLCLK с выхода PLL
		11b Сигнал EXTCLK. Внешний тактовый сигнал
RSTDIS	4	Снятие сигнала сброса. Когда сигнал в нуле, блок в состоянии сброса
CLKEN	0	Разрешение тактирования
–	31-22, 15-13, 11-10, 7-5, 3-1	Зарезервировано

ADCCFG – регистр настройки ADC

Смещение: + 90h

Сброс: 0h




Поле	Биты	Описание
DIVN	21-16	Коэффициент деления входного сигнала. Результирующий коэффициент деления $N = 2 \times (DIVN + 1)$
DIVEN	12	Разрешение делителя входного сигнала
CLKSEL	9-8	Выбор источника тактового сигнала
		00b Сигнал HSICLK (4 МГц)
		01b Сигнал HSECLK (XTAL)
		10b Сигнал PLLCLK с выхода PLL
		11b Сигнал EXTCLK. Внешний тактовый сигнал
RSTDIS	4	Снятие сигнала сброса. Когда сигнал в нуле, блок в состоянии сброса
CLKEN	0	Разрешение тактирования
–	31-22, 15-13, 11-10, 7-5, 3-1	Зарезервировано

WDTCFG – регистр настройки сторожевого таймера

Смещение: + 94h

Сброс: 0h




Поле	Биты	Описание
DIVN	21-16	Коэффициент деления входного сигнала. Результирующий коэффициент деления $N = 2 \times (DIVN + 1)$
DIVEN	12	Разрешение делителя входного сигнала
CLKSEL	9-8	Выбор источника тактового сигнала
		00b Сигнал HSICLK (4 МГц)
		01b Сигнал HSECLK (XTAL)
		10b Сигнал PLLCLK с выхода PLL
		11b Сигнал EXTCLK. Внешний тактовый сигнал
RSTDIS	4	Снятие сигнала сброса. Когда сигнал в нуле, блок в состоянии сброса
CLKEN	0	Разрешение тактирования
–	31-22, 15-13, 11-10, 7-5, 3-1	Зарезервировано

CLKOUTCFG – регистр настройки вывода тактового сигнала

Смещение: + 98h

Сброс: 0h




Поле	Биты	Описание
DIVN	31-16	Коэффициент деления входного сигнала. Результирующий коэффициент деления $N = 2 \times (DIVN + 1)$.
DIVEN	12	Разрешение делителя входного сигнала
CLKSEL	9-8	Выбор источника тактового сигнала
		00b Сигнал REFCLK (4 МГц)
		01b Сигнал HSECLK (XTAL)
		10b Сигнал PLLCLK с выхода PLL
		11b Сигнал RTCCLK (32кГц) от блока RTC
CLKEN	0	Разрешение тактирования
–	15-13, 11-10, 7-1	Зарезервировано

FLASHCFG – регистр настройки FLASH

Смещение: + 9Ch

Сброс: 0001_0001h




Поле	Биты	Описание
DIVN	21-16	Коэффициент деления входного сигнала. Результирующий коэффициент деления $N = 2 \times (DIVN + 1)$
DIVEN	12	Разрешение делителя входного сигнала
CLKSEL	8	Выбор источника тактового сигнала
		0 HSICLK (4 МГц)
		1 HSECLK (XTAL)
CLKEN	0	Разрешение тактирования
–	31-22, 15-13, 11-9, 7-1	Зарезервировано

RTCCFG – регистр настройки делителя частоты для модуля RTC на шине APB

Смещение: + A0h

Сброс: 0001_1000h




Поле	Биты	Описание
DIVN	21-16	Коэффициент деления входного сигнала. Результирующий коэффициент деления $N = 2 \times (DIVN + 1)$
DIVEN	12	Разрешение делителя входного сигнала
RST	4	Сигнал сброса модуля RTC. При установленном бите блок будет находиться в состоянии сброса. Следует заметить, что сброс, формируемый схемами POR/BOR, не приводит к автоматической подаче сигнала сброса на модуль RTC. Прикладному ПО необходимо самостоятельно сформировать сброс данного блока.
–	31-22, 15-13, 11-5, 3-0	Зарезервировано

BORCFG – регистр настройки BOR

Смещение: + A4h

Сброс: 0h




Поле	Биты	Описание		
TUNE	5-4	Поле регулировки порога срабатывания BOR		
		Значение в поле TUNE	Порог срабатывания при росте напряжения, В	Порог срабатывания при спаде напряжения, В
		00b	3,0	2,9
		01b	2,7	2,6
		10b	2,2	2,1
		11b	Зарезервировано	
		EN	0	Бит включения BOR
–	31-6, 3-1	Зарезервировано		

HSECFG – регистр настройки HSE

Смещение: + A8h

Сброс: 0000_0001h




Поле	Биты	Описание		
DS	5-4	Поле выбора управляющего тока для выводов		
EN	0	Бит включения выводов HSE		
–	31-6, 3-1	Зарезервировано		

INTEN – регистр включения прерываний

Смещение: + C0h

Сброс: 0h




Поле	Биты	Описание
CLKERR3	19	Бит включения прерывания по ошибке установления корректного сигнала EXTCLK
CLKERR2	18	Бит включения прерывания по ошибке установления корректного сигнала PLLCLK
CLKERR1	17	Бит включения прерывания по ошибке установления корректного сигнала HSECLK
CLKGOOD3	11	Бит включения прерывания по установлению корректного сигнала EXTCLK
CLKGOOD2	10	Бит включения прерывания по установлению корректного сигнала PLLCLK
CLKGOOD1	9	Бит включения прерывания по установлению корректного сигнала HSECLK
PLLFAIL	1	Бит включения прерывания по ошибке установления бита LOCK
PLLLOCK	0	Бит включения прерывания по установлению бита LOCK
–	31-20, 16-12, 8-2	Зарезервировано

INTSTAT – регистр статуса прерываний

Смещение: + C4h

Сброс: 0h



Поле	Биты	Описание
CLKERR3	19	Бит статуса прерывания по ошибке установления корректного сигнала EXTCLK
CLKERR2	18	Бит статуса прерывания по ошибке установления корректного сигнала PLLCLK
CLKERR1	17	Бит статуса прерывания по ошибке установления корректного сигнала HSECLK
CLKGOOD3	11	Бит статуса прерывания по установлению корректного сигнала EXTCLK
CLKGOOD2	10	Бит статуса прерывания по установлению корректного сигнала PLLCLK
CLKGOOD1	9	Бит статуса прерывания по установлению корректного сигнала HSECLK
PLLFAIL	1	Бит статуса прерывания по ошибке установления бита LOCK
PLLLOCK	0	Бит статуса прерывания по установлению бита LOCK
–	31-20, 16-12, 8-2	Зарезервировано


A.2 Регистры блока управления системой SIU

Базовый адрес: 5000_3000h

CHIPID – регистр идентификации системы

Смещение: + 00h

Сброс: 0000_0001h




Поле	Биты	Описание
ID	31-4	Номер модели
REV	3-0	Номер ревизии

SERVCTL – регистр управления сервисным режимом

Смещение: + 04h

Сброс: 0h




Поле	Биты	Описание
SERVCMD	8	Бит команды сервисного стирания
		0 Команда не завершена
		1 Команда завершена
		Запись единицы активирует полное стирание всей Flash-памяти микроконтроллера
SERVSTAT	0	Бит статуса сервисного режима
		0 Обычный режим работы
		1 Сервисный режим. Во время сброса на выводе SERVEN была единица
–	31-9, 7-1	Зарезервировано

SYNC – регистр настройки синхронизации блоков PWM/CAP

Смещение: + 08h

Сброс: 0h




Поле	Биты	Описание
PWMSYNCSEL2	17	Бит управления схемой синхронизации ШИМ2
		0 Выход синхронизации SYNCO блока PWM1
		1 Выход синхронизации SYNCO блока PWM0
CAPSYNCSEL2	9	Бит управления схемой синхронизации CAP2
		0 Выход синхронизации SYNCO блока CAP1
		1 Выход синхронизации SYNCO блока PWM0
CAPSYNCSEL1	8	Бит управления схемой синхронизации CAP1
		0 Выход синхронизации SYNCO блока CAP0
		1 Выход синхронизации SYNCO блока PWM0
SWSYNC	0	Бит программной эмуляции импульса синхронизации
		0 Нет реакции
		1 Генерируется импульс синхронизации на входе SYNCI блока ШИМ0 (имитация внешней синхронизации)
–	31-18, 16-10, 7-1	Зарезервировано

CNTEN – регистр разрешения счета блоков PWM/TMR

Смещение: + 0Ch

Сброс: 0000_0000h




Поле	Биты	Описание
TMR3EN	19	Бит разрешения счета для TMR3
TMR2EN	18	Бит разрешения счета для TMR2
TMR1EN	17	Бит разрешения счета для TMR1
TMR0EN	16	Бит разрешения счета для TMR0
PWM2EN	2	Бит разрешения счета для PWM2
PWM1EN	1	Бит разрешения счета для PWM1
PWM0EN	0	Бит разрешения счета для PWM0
–	31-20, 15-3	Зарезервировано

TMRCFG – регистр выбора источника внешней синхронизации блоков TMR

Смещение: + 10h

Сброс: 0000_0000h




Поле	Биты	Описание
TMR3CLKMUX	3	Бит выбора источника для TMR3
		0 Сигнал TMR3_IO с внешней ножки микроконтроллера
		1 Сигнал с выхода предыдущего таймера TMR2
TMR2CLKMUX	2	Бит выбора источника для TMR2
		0 Сигнал TMR2_IO с внешней ножки микроконтроллера
		1 Сигнал с выхода предыдущего таймера TMR1
TMR1CLKMUX	1	Бит выбора источника для TMR1
		0 Сигнал TMR1_IO с внешней ножки микроконтроллера
		1 Сигнал с выхода предыдущего таймера TMR0
TMR0CLKMUX	0	Бит выбора источника для TMR0
		0 Сигнал TMR0_IO с внешней ножки микроконтроллера
		1 Сигнал с выхода предыдущего таймера TMR3
–	31-4	Зарезервировано

CAPMUX – регистр настройки входов блоков захвата CAP

Смещение: + 14h

Сброс: 0000_0000h




Поле	Биты	Описание
CAPINSEL2	5-4	Поле выбора источника для CAP2
		00 Вход по умолчанию с внешнего вывода CAP2_IO
		01 Вход А блока QEP
		10 Вход В блока QEP
		11 Вход I блока QEP
CAPINSEL1	3-2	Поле выбора источника для CAP1
		00 Вход по умолчанию с внешнего вывода CAP1_IO
		01 Вход А блока QEP
		10 Вход В блока QEP
		11 Вход I блока QEP
CAPINSEL0	1-0	Поле выбора источника для входа CAP0
		00 Вход по умолчанию с внешнего вывода CAP0_IO
		01 Вход А блока QEP
		10 Вход В блока QEP
		11 Вход I блока QEP
–	31-6	Зарезервировано

QUALCTL – регистр настройки фильтрации входов CAP и QEP

Смещение: + 18h

Сброс: 0000_0000h




Поле	Биты	Описание
QEPMODE	24	Бит выбора режима фильтрации входа QEP
		0 По трём одинаковым отсчетам
		1 По шести одинаковым отсчетам
QEPEN	16	Бит включения дополнительной фильтрации входа QEP
		0 Дополнительный фильтр отключен
		1 Дополнительный фильтр включен
CAPMODE2	10	Бит выбора режима фильтрации входа CAP2
		0 По трём одинаковым отсчетам
		1 По шести одинаковым отсчетам
CAPMODE1	9	Бит выбора режима фильтрации входа CAP1
		0 По трём одинаковым отсчетам
		1 По шести одинаковым отсчетам
CAPMODE0	8	Бит выбора режима фильтрации входа CAP0
		0 По трём одинаковым отсчетам
		1 По шести одинаковым отсчетам
CAPEN2	2	Бит включения дополнительной фильтрации входа CAP2
		0 Дополнительный фильтр отключен
		1 Дополнительный фильтр включен
CAPEN1	1	Бит включения дополнительной фильтрации входа CAP1
		0 Дополнительный фильтр отключен
		1 Дополнительный фильтр включен
CAPEN0	0	Бит включения дополнительной фильтрации входа CAP0
		0 Дополнительный фильтр отключен
		1 Дополнительный фильтр включен
–	31-25, 23-17, 15-11, 7-3	Зарезервировано

QUALSAMPLE – регистр настройки периода фильтрации входов CAP и QEP

Смещение: + 1Ch

Сброс: 0000_0000h




Поле	Биты	Описание
QEPVAL	31-16	Временной интервал (в тактах SYSCLK) между отсчетами фильтров. Заданное значение является единым для всех входных фильтров QEP
CAPVAL	15-0	Временной интервал (в тактах SYSCLK) между отсчетами фильтров. Заданное значение является единым для всех входных фильтров CAP

RCCTRL – регистр управления внутренним RC-генератором

Смещение: + 20h

Сброс: 0000_0142h




Поле	Биты	Описание
EN	8	Бит включения внутреннего RC-генератора
TUNE	7-0	Поле значения подстройки внутреннего RC-генератора (см таблицу 6.1).
–	31-9	Зарезервировано

LDOCTRL – регистр управления внутренним LDO

Смещение: + 24h

Сброс: 0000_0100h




Поле	Биты	Описание	
DISOSC	8	Бит выключения внутреннего осциллятора на 100 кГц	
TUNE	3-0	Поле подстройки выходного напряжения LDO	
		Код	Выходное напряжение, В
		0000b	1,103
		0001b	1,118
		0010b	1,134
		0011b	1,151
		0100b	1,168
		0101b	1,185
		0110b	1,203
		0111b	1,222
		1000b	0,992
		1001b	1,005
		1010b	1,018
		1011b	1,030
		1100b	1,044
		1101b	1,058
		1110b	1,073
		1111b	1,087
—	31-9, 7-4	Зарезервировано	

TSENSCTRL – регистр настройки температурного датчика

Смещение: + 2Ch

Сброс: 0000_0001h




Поле	Биты	Описание
SCALE	1	Выбор схемы датчика
		0 СТАТ2 на двух последовательных PN-переходах
		1 СТАТ1 на одном PN-переходе
DIS	0	Бит выключения датчика температуры. Включение осуществляется записью нуля
–	31-2	Зарезервировано

BGPCTRL – регистр управления источником опорного напряжения блока FLASH

Смещение: + 30h

Сброс: 0001_0800h




Поле	Биты	Описание
EN	16	Бит включения источника опорного напряжения BANDGAP
RSV	11-0	Зарезервированное поле. Всегда должно содержать значение 0x800
–	31-17, 15-0	Зарезервировано

RAMCTRL – регистр управления режимами энергопотребления памяти SRAM

Смещение: + 40h

Сброс: 0000_0004h




Поле	Биты	Описание
LS0	8	Бит отключения области ОЗУ (0 – 16 кБайт) для снижения энергопотребления
RM	2-1	Поле выбора режима питания
		00b Пониженное потребление, увеличенные задержки
		... Промежуточные режимы
		11b Повышенное потребление, минимальные задержки
RMEN	0	Бит активации управления режимом питания. При сброшенном бите значение поля RM игнорируется, режим питания соответствует RM – 10b
–	31-9, 7-3	Зарезервировано

TCMCTRL – регистр управления тестовыми режимами памяти TCM SRAM

Смещение: + 44h

Сброс: 0000_0004h




Поле	Биты	Описание
LS3	3	Бит отключения области 3 TCM RAM (24 – 32) кБайт для снижения энергопотребления
LS2	2	Бит отключения области 2 TCM RAM (16 – 23) кБайт для снижения энергопотребления
LS1	1	Бит отключения области 1 TCM RAM (8 – 15) кБайт для снижения энергопотребления
LS0	0	Бит отключения области 0 TCM RAM (0 – 7) кБайт для снижения энергопотребления
RM	2-1	Поле выбора режима питания
		00b Пониженное потребление, увеличенные задержки
		... Промежуточные режимы
		11b Повышенное потребление, минимальные задержки
RMEN	0	Бит активации управления режимом питания. При сброшенном бите значение поля RM игнорируется, режим питания соответствует RM – 10b
–	31-4	Зарезервировано

CRAMCTRL – регистр управления тестовыми режимами кэш памяти RAM ядра

Смещение: + 48h

Сбор: 0000_0004h




Поле	Биты	Описание
L1DLS	9	Бит отключения RAM кэша данных для снижения энергопотребления
L1ILS	8	Бит отключения RAM кэша инструкций для снижения энергопотребления
RM	2-1	Поле выбора режима питания
		00b Пониженное потребление, увеличенные задержки
		... Промежуточные режимы
		11b Повышенное потребление, минимальные задержки
RMEN	0	Бит активации управления режимом питания. При сброшенном бите значение поля RM игнорируется, режим питания соответствует RM – 10b
–	31-10, 7-3	Зарезервировано

CANRAMCTRL – регистр управления тестовыми режимами CAN SRAM

Смещение: + 4Ch

Сброс: 0000_0004h




Поле	Биты	Описание
LS	8	Бит отключения CAN RAM для снижения энергопотребления
RM	2-1	Поле выбора режима питания
		00b Пониженное потребление, увеличенные задержки
		... Промежуточные режимы
	11b	Повышенное потребление, минимальные задержки
RMEN	0	Бит активации управления режимом питания. При сброшенном бите значение поля RM игнорируется, режим питания соответствует RM – 10b
–	31-9, 7-3	Зарезервировано

TMRMUX – регистр выбора сигналов, используемых в качестве событий захвата для таймеров

Смещение: + 50h

Сброс: 0000_0000h



Поле	Биты	Описание
TMR3CCIB	31-28	Поле выбора источника сигнала для захвата по входу CCIB для TMR3
		0x0 Внешний вывод TMR0_IO
		0x1 Внешний вывод TMR1_IO
		0x2 Внешний вывод TMR2_IO
		0x3 Внешний вывод TMR3_IO
		0x4 Импульс запуска АЦП от порта GPIOA
		0x5 Импульс запуска АЦП от порта GPIOB
		0x6 Импульс запуска АЦП от канала А блока PWM0
		0x7 Импульс запуска АЦП от канала В блока PWM0
		0x8 Импульс запуска АЦП от канала А блока PWM1
		0x9 Импульс запуска АЦП от канала В блока PWM1
		0xA Импульс запуска АЦП от канала А блока PWM2
		0xB Импульс запуска АЦП от канала В блока PWM2
		0xC – Зарезервировано
		0xF
TMR3CCIA	27-24	Поле выбора источника сигнала для захвата по входу CCIA для TMR3
		0x0 Внешний вывод TMR0_IO
		0x1 Внешний вывод TMR1_IO
		0x2 Внешний вывод TMR2_IO
		0x3 Внешний вывод TMR3_IO
		0x4 Импульс запуска АЦП от порта GPIOA
		0x5 Импульс запуска АЦП от порта GPIOB
		0x6 Импульс запуска АЦП от канала А блока PWM0
		0x7 Импульс запуска АЦП от канала В блока PWM0
		0x8 Импульс запуска АЦП от канала А блока PWM1
		0x9 Импульс запуска АЦП от канала В блока PWM1
		0xA Импульс запуска АЦП от канала А блока PWM2
		0xB Импульс запуска АЦП от канала В блока PWM2
		0xC – Зарезервировано
		0xF

Поле	Биты	Описание
TMR2CCIB	23-20	Поле выбора источника сигнала для захвата по входу CCIB для TMR2
		0x0 Внешний вывод TMR0_IO
		0x1 Внешний вывод TMR1_IO
		0x2 Внешний вывод TMR2_IO
		0x3 Внешний вывод TMR3_IO
		0x4 Импульс запуска АЦП от порта GPIOA
		0x5 Импульс запуска АЦП от порта GPIOB
		0x6 Импульс запуска АЦП от канала А блока PWM0
		0x7 Импульс запуска АЦП от канала В блока PWM0
		0x8 Импульс запуска АЦП от канала А блока PWM1
		0x9 Импульс запуска АЦП от канала В блока PWM1
		0xA Импульс запуска АЦП от канала А блока PWM2
		0xB Импульс запуска АЦП от канала В блока PWM2
		0xC – 0xF Зарезервировано
TMR2CCIA	19-16	Поле выбора источника сигнала для захвата по входу CCIA для TMR2
		0x0 Внешний вывод TMR0_IO
		0x1 Внешний вывод TMR1_IO
		0x2 Внешний вывод TMR2_IO
		0x3 Внешний вывод TMR3_IO
		0x4 Импульс запуска АЦП от порта GPIOA
		0x5 Импульс запуска АЦП от порта GPIOB
		0x6 Импульс запуска АЦП от канала А блока PWM0
		0x7 Импульс запуска АЦП от канала В блока PWM0
		0x8 Импульс запуска АЦП от канала А блока PWM1
		0x9 Импульс запуска АЦП от канала В блока PWM1
		0xA Импульс запуска АЦП от канала А блока PWM2
		0xB Импульс запуска АЦП от канала В блока PWM2
		0xC – 0xF Зарезервировано
TMR1CCIB	15-12	Поле выбора источника сигнала для захвата по входу CCIB для TMR1
		0x0 Внешний вывод TMR0_IO
		0x1 Внешний вывод TMR1_IO
		0x2 Внешний вывод TMR2_IO
		0x3 Внешний вывод TMR3_IO
		0x4 Импульс запуска АЦП от порта GPIOA
		0x5 Импульс запуска АЦП от порта GPIOB
		0x6 Импульс запуска АЦП от канала А блока PWM0
		0x7 Импульс запуска АЦП от канала В блока PWM0
		0x8 Импульс запуска АЦП от канала А блока PWM1
		0x9 Импульс запуска АЦП от канала В блока PWM1
		0xA Импульс запуска АЦП от канала А блока PWM2
		0xB Импульс запуска АЦП от канала В блока PWM2
		0xC – 0xF Зарезервировано

Поле	Биты	Описание
TMR1CCIA	11-8	Поле выбора источника сигнала для захвата по входу CCIA для TMR1
		0x0 Внешний вывод TMR0_IO
		0x1 Внешний вывод TMR1_IO
		0x2 Внешний вывод TMR2_IO
		0x3 Внешний вывод TMR3_IO
		0x4 Импульс запуска АЦП от порта GPIOA
		0x5 Импульс запуска АЦП от порта GPIOB
		0x6 Импульс запуска АЦП от канала А блока PWM0
		0x7 Импульс запуска АЦП от канала В блока PWM0
		0x8 Импульс запуска АЦП от канала А блока PWM1
		0x9 Импульс запуска АЦП от канала В блока PWM1
		0xA Импульс запуска АЦП от канала А блока PWM2
		0xB Импульс запуска АЦП от канала В блока PWM2
		0xC – 0xF Зарезервировано
TMR0CCIB	7-4	Поле выбора источника сигнала для захвата по входу CCIB для TMR0
		0x0 Внешний вывод TMR0_IO
		0x1 Внешний вывод TMR1_IO
		0x2 Внешний вывод TMR2_IO
		0x3 Внешний вывод TMR3_IO
		0x4 Импульс запуска АЦП от порта GPIOA
		0x5 Импульс запуска АЦП от порта GPIOB
		0x6 Импульс запуска АЦП от канала А блока PWM0
		0x7 Импульс запуска АЦП от канала В блока PWM0
		0x8 Импульс запуска АЦП от канала А блока PWM1
		0x9 Импульс запуска АЦП от канала В блока PWM1
		0xA Импульс запуска АЦП от канала А блока PWM2
		0xB Импульс запуска АЦП от канала В блока PWM2
		0xC – 0xF Зарезервировано
TMR0CCIA	3-0	Поле выбора источника сигнала для захвата по входу CCIA для TMR0
		0x0 Внешний вывод TMR0_IO
		0x1 Внешний вывод TMR1_IO
		0x2 Внешний вывод TMR2_IO
		0x3 Внешний вывод TMR3_IO
		0x4 Импульс запуска АЦП от порта GPIOA
		0x5 Импульс запуска АЦП от порта GPIOB
		0x6 Импульс запуска АЦП от канала А блока PWM0
		0x7 Импульс запуска АЦП от канала В блока PWM0
		0x8 Импульс запуска АЦП от канала А блока PWM1
		0x9 Импульс запуска АЦП от канала В блока PWM1
		0xA Импульс запуска АЦП от канала А блока PWM2
		0xB Импульс запуска АЦП от канала В блока PWM2
		0xC – 0xF Зарезервировано
–	31-8	Зарезервировано

A.3 Регистры контроллера Flash-памяти

Базовый адрес: 5000_2000h

Смещение: + 10h (DATA) Регистры данных

ADDR – регистр адреса Flash-памяти

Смещение: + 0h

Сброс: 0h




Поле	Биты	Описание
ADDRESS	18-0	Адрес, используемый при командах записи, чтения и постраничного стирания. Должен быть выровнен по 8 байт. Не выровненные адреса выравниваются автоматически (биты 2-0 не имеют значения)
–	31-19	Зарезервировано

NVR_ADDR – регистр адреса для доступа к NVR области Flash-памяти

Смещение: + 0h

Сброс: 0h




Поле	Биты	Описание
HIGH_SECTOR	18	Значение адреса сектора (старшая часть) для выбранного блока Flash-памяти
SECTOR_ADDR	12-10	Значение адреса сектора (младшая часть) для выбранного блока Flash-памяти
ADDRESS	9-0	Адрес, используемый при командах записи, чтения и постраничного стирания. Должен быть выровнен по 8 байт. Не выровненные адреса выравниваются автоматически (биты 2-0 не имеют значения)
–	31-19, 17-13	Зарезервировано. Биты 17-13 не имеют значения

DATA – массив регистров данных Flash-памяти

Смещение: DATA + (4*d)h, где d = 0, 1

Сброс: FFFF_FFFFh




Поле	Биты	Описание
VAL	31-0	32-разрядные регистры слов данных. Все слова данных должны быть загружены в регистры до установки бита команды записи. Читаемые данные будут доступны в регистрах после сброса флага BUSY

CMD – регистр команд Flash-памяти

Смещение: + 40h

Сброс: CODE_0000h




Поле	Биты	Описание
KEY	31-16	Код запуска команды. Все команды для вступления в силу должны сопровождаться записью в поле KEY значения CODEh. Команды должны выполняться по одной, т. е. запись следующей команды разрешена, только после завершения предыдущей. При одновременной записи нескольких команд будет выполнена та, номер бита которой меньше. Чтение поля KEY всегда возвращает DEC0h
NVRON	8	Бит модификации команды для работы с NVR областью
		0 Команда выполняется для основной области Flash-памяти
		1 Команда выполняется для NVR области Flash-памяти
DPD	4	Бит установки/сброса режима PowerDown
ALLSEC	3	Бит активации команды стирания всех страниц. При установленных битах ALLSEC и ERSEC происходит полное стирание области
ERSEC	2	Бит активации команды стирания страницы области. Адрес страницы вычисляется на основе значения регистра ADDR

Поле	Биты	Описание
WR	1	Бит активации команды записи данных DATA _d (d от 0 до 1), начиная с адреса ADDR в области
RD	0	Бит активации команды чтения данных в DATA _d (d от 0 до 1), начиная с адреса ADDR в области
–	15-9, 7-5	Зарезервировано

STAT – регистр статуса Flash-памяти

Смещение: + 44h

Сброс: 0h




Поле	Биты	Описание
DPD	4	Бит статуса режима PowerDown
IRQF	1	Флаг прерывания по окончании выполнения команды. Устанавливается только если бит IRQEN установлен
		0 Нет информации
		1 Команда выполнена
		Сбрасывается записью «1»
BUSY	0	Статус работы контроллера Flash-памяти
		0 Нет активной команды
		1 Выполняется команда
		Примечание – В связи с особенностями пересинхронизации, при работе на высоких частотах ядра необходимо добавлять задержку между записью регистра CMD и чтением флага BUSY, например, 5 NOP команд
–	31-5, 3-2	Зарезервировано

CTRL – регистр настройки контроллера Flash-памяти

Смещение: + 48h

Сброс: 0001_0000h




Поле	Биты	Описание
LAT	19-16	Поле задания количества дополнительных тактов ожидания при чтении из Flash-памяти
FBFLUSH	8	Бит очистки внутреннего буфера предвыборки
IRQEN	4	Бит разрешения прерываний
FBEN	0	Бит включения буфера предвыборки
–	31-20, 15-9, 7-5, 3-1	Зарезервировано

FTCETR – регистр установки времени стирания Flash

Смещение: + 100h

Сброс: 0000_EA60h




Поле	Биты	Описание
TSCE	31-0	Поле содержит значение времени стирания в циклах clk. Запись заблокирована, когда STAT->BUSY = 1

Примечание – В обычном режиме работы не следует изменять значение по сбросу.

FTCPRT – регистр установки времени программирования Flash

Смещение: + 104h

Сброс: 4820_1030h




Поле	Биты	Описание
TPROG	31-24	Поле содержит значение времени в циклах clk для соблюдения тайминга PROG. Запись заблокирована, когда STAT->BUSY = 1
TPREPGS	23-16	Поле содержит значение времени в циклах clk для соблюдения тайминга PREPGS. Запись заблокирована, когда STAT->BUSY = 1
TPREPROG	15-8	Поле содержит значение времени в циклах clk для соблюдения тайминга PREPROG. Запись заблокирована, когда STAT->BUSY = 1
TPGS	7-0	Поле содержит значение времени в циклах clk для соблюдения тайминга TPGS. Запись заблокирована, когда STAT->BUSY = 1

Примечание – В обычном режиме работы не следует изменять значение по сбросу.

FTCERTR – регистр установки времени восстановления после стирания Flash

Смещение: + 108h

Сброс: 0320_00C8h




Поле	Биты	Описание
TRCVCHIP	31-16	Поле содержит значение времени восстановления после стирания всей Flash-памяти в циклах clk. Запись заблокирована, когда STAT->BUSY = 1
TRCVSECT	15-0	Поле содержит значение времени восстановления после стирания сектора памяти в циклах clk. Запись заблокирована, когда STAT->BUSY = 1

Примечание – В обычном режиме работы не следует изменять значение по сбросу.

FTCPRTR – регистр установки времени восстановления после программирования Flash

Смещение: + 10Ch

Сброс: 0000_0014h



Поле	Биты	Описание
TRCVPROG	7-0	Поле содержит значение времени восстановления после программирования в циклах clk. Запись заблокирована, когда STAT->BUSY = 1
–	31-8	Зарезервировано

Примечание – В обычном режиме работы не следует изменять значение по сбросу.

А.4 Регистры контроллера прямого доступа к памяти DMA

Базовый адрес:	5000_0000h	Регистры DMA
Смещение:	+ 000h (CH0)	Регистры канала 0
	+ 080h (CH1)	Регистры канала 1
	+ 100h (CH2)	Регистры канала 2
	+ 180h (CH3)	Регистры канала 3
	+ 200h (CH4)	Регистры канала 4
	+ 280h (CH5)	Регистры канала 5
	+ 300h (CH6)	Регистры канала 6
	+ 380h (CH7)	Регистры канала 7
	+ 400h (CH8)	Регистры канала 8
	+ 480h (CH9)	Регистры канала 9
	+ 500h (CH10)	Регистры канала 10
	+ 580h (CH11)	Регистры канала 11
	+ 600h (CH12)	Регистры канала 12
	+ 680h (CH13)	Регистры канала 13
	+ 700h (CH14)	Регистры канала 14
	+ 780h (CH15)	Регистры канала 15

Мнемоника: CHn


Примечание – n – номер канала DMA от 0 до 15.

А.4.1 Регистры каналов DMA

SRC_PTR – регистр начального адреса буфера чтения

Смещение: CHn + 00h

Сброс: 0h




Поле	Биты	Описание
RD_ADDR	31-0	Начальный адрес буфера чтения. По этому адресу будет произведено чтение данных по шине AXI. Если адрес не выровнен по размеру FIFO канала, максимальный размер пакета будет ограничен половиной размера FIFO, вместо того чтобы быть ограниченным размером FIFO

Примечание – При использовании списков дескрипторов DMA этот регистр будет перезаписан содержимым следующего дескриптора.

DST_PTR – регистр начального адреса буфера записи

Смещение: CHn + 04h

Сброс: 0h




Поле	Биты	Описание
WR_ADDR	31-0	Начальный адрес буфера записи. По этому адресу будет произведена запись данных по шине AXI. Если адрес не выровнен по размеру FIFO канала, максимальный размер пакета будет ограничен половиной размера FIFO, вместо того чтобы быть ограниченным размером FIFO

Примечание – При использовании списков дескрипторов DMA этот регистр будет перезаписан содержимым следующего дескриптора.

NDTL – регистр количества передач

Смещение: CHn + 08h

Сброс: 0h




Поле	Биты	Описание
BUFFER_SIZE	9-0	Количество передач. Значение указано в байтах и не имеет ограничений по размеру
–	31-10	Зарезервировано

Примечание – При использовании списков дескрипторов DMA этот регистр будет перезаписан содержимым следующего дескриптора.

CONFIG – регистр настроек дескриптора канала

Смещение: CHn + 0Ch

Сброс: 0h




Поле	Биты	Описание
NEXT_ADDR	31-2	Старшая часть адреса следующего дескриптора. Адрес должен быть выровнен по границе 4 байта. Следующий дескриптор будет считан по шине AXI, если бит CMD_LAST сброшен
CMD_LAST	1	Если данный бит установлен, канал остановится после передачи всего буфера. Если нет, то следующий дескриптор будет загружен с адреса, указанного в поле NEXT_ADDR
CMD_SET_INT	0	Если данный бит установлен, канал выдаст прерывание, как только будет передан весь буфер

Примечание – При использовании списков дескрипторов DMA этот регистр будет перезаписан содержимым следующего дескриптора.

STATIC0 – регистр статической конфигурации канала

Смещение: CHn + 10h

Сброс: 8001_0000h




Поле	Биты	Описание
RD_INCR	31	При установке данного бита контроллер DMA инкрементирует адрес следующего пакета при чтении. Данный бит должен быть установлен при работе с памятью. При работе с периферийными буферами FIFO со статическим адресом данный бит должен быть сброшен. Значение по умолчанию – 1.
RD_OUTSTCFG	30	Функционал не реализован. Внимание! Установка данного бита может привести к возникновению ошибки передачи. Пока данный бит установлен, контроллер DMA будет выдавать на шину AXI запросы чтения даже если буфер FIFO канала заполнен, в расчете на то, что какая-то часть данных будет выгружена из буфера до того, как поступят новые считанные данные по шине AXI. Если данный расчет не оправдается, то буфер FIFO будет переполнен, данные потеряны и будет вызвано прерывание переполнения OVERFLOW
RD_OUTS_MAX	27-24	Максимальное количество незавершенных доступов чтения по шине AXI. Ограничение этого значения глубиной команды для ведомого устройства предотвратит остановку командной шины.
RD_TOKENS	21-16	Количество доступов чтения AXI, которые будут выполнены до того, как канал освободит командную шину AXI. Значение по умолчанию - 1
RD_BURST_MAX	6-0	Максимальное количество байт в пакете чтения. Возможные значения: 1, 2, 4×N, где N – целое число от 1 до 16. Если канал работает с буфером периферийного устройства, количество должно соответствовать размеру буфера FIFO периферийного устройства. При копировании в память рекомендуется выбрать значение кратное 4, максимальное-64
–	29-28, 23-22, 15-7	Зарезервировано

Примечание – Эти параметры не следует изменять в процессе работы канала. Данный регистр используется равнозначно регистру записи в совместном режиме.

STATIC1 – регистр статической конфигурации канала

Смещение: CHn + 14h

Сброс: 8001_0000h




Поле	Биты	Описание
WR_INCR	31	При установке данного бита контроллер DMA инкрементирует адрес следующего пакета при чтении. Данный бит должен быть установлен при работе с памятью. При работе с периферийными буферами FIFO со статическим адресом данный бит должен быть сброшен. Значение по умолчанию – 1
WR_OUTSTCFG	30	Функционал не реализован. Внимание! Установка данного бита может привести к возникновению ошибки передачи. Если данный бит установлен, контроллеру DMA разрешено выдавать на шину AXI запрос записи сразу после подачи запроса чтения, до фактического поступления считанных данных. Это наиболее эффективно при копировании высокоприоритетных данных в память, особенно если ведомое устройство, в которое поступают данные на запись, сможет быть эффективнее за счет более ранней команды. Если выдача данных на запись произойдет до поступления считанных данных, будет вызвано прерывание UNDERFLOW (недозагрузка буфера)
WR_OUTS_MAX	27-24	Максимальное количество незавершенных команд записи по шине AXI. Ограничение этого значения глубиной команды для ведомого устройства предотвратит остановку командной шины
WR_TOKENS	21-16	Количество доступов записи AXI, которые будут выполнены до того, как канал освободит командную шину AXI. Значение по умолчанию – 1
WR_BURST_MAX	6-0	Максимальное количество байт в пакете записи. Возможные значения: 1, 2, 4×N, где N – целое число от 1 до 16. Если канал работает с буфером периферийного устройства, количество должно соответствовать размеру буфера FIFO периферийного устройства. При копировании в память рекомендуется выбрать значение кратное 4, максимальное - 64
–	29-28, 23-22, 15-7	Зарезервировано

Примечание – Эти параметры не следует изменять в процессе работы канала.

STATIC2 – регистр статической конфигурации канала

Смещение: CHn + 18h

Сброс: 0h




Поле	Биты	Описание
END_SWAP	29-28	Замена байтов по порядку следования. 0 – Без замены; 1 – Поменять местами байты в пределах 16 бит; 2 – Поменять местами байты в пределах 32 бит; 3 – Зарезервировано.
RETRY	17	Если данный бит установлен, канал автоматически повторит попытку передачи при возникновении переполнения или недозагрузки внутреннего буфера FIFO
JOINT	16	Если установлен, канал будет работать в совместном режиме, действует только в том случае, если установлен бит JOINT_MODE регистра CONTROL
–	31-30, 27-18, 15-0	Зарезервировано

Примечание – Эти параметры не следует изменять в процессе работы канала.

STATIC3 – регистр статической конфигурации канала

Смещение: CHn + 1Ch

Сброс: 0h




Поле	Биты	Описание
WR_WAIT_LIM	27-16	Минимальное количество циклов ожидания после освобождения канала и до того, как он начнет выдавать дополнительные команды записи. Это помогает предотвратить засорение шины AXI каналами с низким приоритетом. Значение должно быть умножено на 16. Не используется в совместном режиме
RD_WAIT_LIM	11-0	Минимальное количество циклов ожидания после освобождения канала и до того, как он начнет выдавать дополнительные команды чтения. Это помогает предотвратить засорение шины AXI каналами с низким приоритетом. Значение должно быть умножено на 16. Управляет также WR_WAIT_LIM в совместном режиме
—	31-28, 15-12	Зарезервировано

Примечание – Эти параметры не следует изменять в процессе работы канала.

STATIC4 – регистр статической конфигурации канала

Смещение: CHn + 20h

Сброс: 0h




Поле	Биты	Описание
WR_PER_BLOCK	31	Если данный бит установлен, работа с периферией на запись будет производиться в блочном режиме
WR_PER_DELAY	26-24	Количество циклов ожидания для периферийного запроса на запись для обновления периферийного устройства, после сброса сигнала записи. Определяется задержкой периферийного устройства
WR_PER_NUM	21-16	Номер аппаратного источника запроса записи (TX). Установите 0, если канал выполняет запись в память или на периферийное устройство, которое не использует периферийное управление запросом
RD_PER_BLOCK	15	Если данный бит установлен, периферийное чтение работает в блочном режиме
RD_PER_DELAY	10-8	Количество циклов ожидания для периферийного запроса на чтение для обновления периферийного устройства, после сброса сигнала чтения. Определяется задержкой периферийного устройства
RD_PER_NUM	4-0	Номер аппаратного источника запроса чтения (RX). Установите 0, если канал считывает данные из памяти или считывает данные с периферийного устройства, которое не использует периферийное управление запросом
–	30-27, 23-22, 14-11, 7-6	Зарезервировано

Примечание – Эти параметры не следует изменять в процессе работы канала.

RESTRICT – регистр статуса ограничений канала

Смещение: CHn + 24h

Сброс: 0h




Поле	Биты	Описание
SIMPLE_STAT	8	Конфигурация выровнена, и периферийные устройства не используются.
NONALIGN	7	Конфигурация блока не выровнена ни по начальному адресу, ни по x_size, ни по ширине кадра.
WR_OUTSTAND	6	Незавершенная операция записи активна в данный момент.
RD_OUTSTAND	5	Незавершенная операция чтения активна в данный момент.
ALLOW_JBURST	4	Совместные пакеты активны в данный момент
ALLOW_FBURST	3	Разрешение на использование пакетов максимальной длины по 16 доступов в транзакции по шине AXI (только в совместном режиме)
ALLOW_FIFO	2	Размеры пакетов могут соответствовать размеру буфера данных, в противном случае максимальная длина пакета составит половину размера буфера данных
WR_ALLOWFIFO	1	Начальный адрес записи не ограничивает размер пакета
RD_ALLOWFIFO	0	Начальный адрес чтения не ограничивает размер пакета
–	31-9	Зарезервировано

RDOFFSET – регистр статуса смещения считывания канала

Смещение: CHn + 28h

Сброс: 0h




Поле	Биты	Описание
RD_OFFSET	15-0	Смещение от начала буфера. Значение указано в байтах
–	31-16	Зарезервировано

Примечание – Данный регистр доступен только для чтения.

WROFFSET – регистр статуса смещения записи канала

Смещение: CHn + 2Ch

Сброс: 0h




Поле	Биты	Описание
WR_OFFSET	15-0	Смещение от начала буфера. Значение указано в байтах
–	31-16	Зарезервировано

Примечание – Данный регистр доступен только для чтения.

FIFOSTAT – регистр статуса заполненности FIFO

Смещение: CHn + 30h

Сброс: 0h




Поле	Биты	Описание
WR_FULLNESS	25-16	Уровень занятого пространства буфера FIFO канала при записи данных. Значение указано в байтах. Значение уменьшается при выдаче команды записи и увеличивается в соответствии со значением бита WR_OUTSTCFG регистра STATIC1. Если установлен бит WR_OUTSTCFG, то значение увеличивается после выдачи команды чтения, в противном случае оно увеличивается после считывания данных
RD_GAP	9-0	Оставшееся пространство в FIFO канала для считываемых данных. Значение указано в байтах. Значение уменьшается при выполнении команды чтения и увеличивается в соответствии со значением бита RD_OUTSTCFG регистра STATIC0. Если установлен бит RD_OUTSTCFG, то значение увеличивается после выдачи команды записи, в противном случае оно увеличивается после записи данных. Значение по сбросу равно размеру буфера FIFO
–	31-26, 15-10	Зарезервировано

CMD_OUTS – регистр статуса незавершенных доступов

Смещение: CHn + 34h

Сброс: 0000_0000h




Поле	Биты	Описание
WR_CMD_OUTS	11-8	Номера каналов, ожидающих выполнения доступов записи по шине AXI
RD_CMD_OUTS	3-0	Номера каналов, ожидающих выполнения доступов чтения по шине AXI
–	31-12, 7-4	Зарезервировано

CH_ACTIVE – регистр включения канала

Смещение: CHn + 40h

Сброс: 0000_0001h




Поле	Биты	Описание
CH_ACTIVE	0	Бит включения канала. Часть последовательности инициализации. Также используется для приостановки и возобновления работы Значение по умолчанию – 1
–	31-1	Зарезервировано

CH_START – регистр запуска канала

Смещение: CHn + 44h

Сброс: 0h




Поле	Биты	Описание
CH_START	0	Бит запуска канала. Часть последовательности инициализации
–	31-1	Зарезервировано

Примечание – Данный регистр является частью последовательности инициализации.

CH_STATUS – регистр статуса активности канала

Смещение: CHn + 48h

Сброс: 0h




Поле	Биты	Описание
CH_WR_ACTIVE	1	Этот бит устанавливается, если канал включен и данные для записи в процессе передачи
CH_RD_ACTIVE	0	Этот бит устанавливается, если канал включен и данные для чтения в процессе получения
–	31-2	Зарезервировано

COUNT – регистр статуса счетчика буфера

Смещение: CHn + 4Ch

Сброс: 0h




Поле	Биты	Описание
INT_COUNT	20-16	Количество необслуженных прерываний завершения работы канала. Значение увеличивается каждый раз, когда выдается прерывание завершения работы канала, и уменьшается при записи в поле CH_END регистра INT_CLEAR
BUFF_COUNT	11-0	Количество буферов, переданных по каналу с момента запуска. При использовании цепочки дескрипторов этот статус указывает, сколько дескрипторов DMA было выполнено
–	31-21, 15-12	Зарезервировано

INT_RAWSTAT – регистр статуса необработанных прерываний

Смещение: CHn + 50h

Сброс: 0h




Поле	Биты	Описание
WDT_TIMEOUT	12	Бит указывает, что канал активен, но не запускал пакет в течение 2048 циклов. Прерывание может быть вызвано путем записи данного бита
TIMEOUT_AW	11	Указывает, что запись, выполненная по этому каналу, вызвала тайм-аут на командной шине записи AXI. Значение тайм-аута установлено равным 1024 циклам. Прерывание может быть вызвано путем записи данного бита

Поле	Биты	Описание
TIMEOUT_W	10	Указывает, что запись, выполненная по этому каналу, вызвала тайм-аут на шине данных записи AXI. Значение тайм-аута установлено равным 1024 циклам. Прерывание может быть вызвано путем записи данного бита
TIMEOUT_B	9	Указывает, что запись, выполненная по этому каналу, вызвала тайм-аут на шине отклика на запись AXI. Значение тайм-аута установлено равным 1024 циклам. Прерывание может быть вызвано путем записи данного бита
TIMEOUT_AR	8	Указывает, что чтение, выполненное по этому каналу, вызвало тайм-аут на командной шине чтения AXI. Значение тайм-аута установлено равным 1024 циклам. Прерывание может быть вызвано путем записи данного бита
TIMEOUT_R	7	Указывает, что чтение, выполненное по этому каналу, вызвало тайм-аут на шине данных чтения AXI. Значение тайм-аута установлено равным 1024 циклам. Прерывание может быть вызвано путем записи данного бита
UNDERFLOW	6	Указывает на недостаточный объем данных буфера FIFO, это может произойти только тогда, когда установлен бит WR_OUTSTAND_CFG регистра STATIC1, что указывает на то, что ведомое устройство было недостаточно быстрым для работы в этом режиме. Прерывание может быть вызвано путем записи данного бита
OVERFLOW	5	Указывает, что буфер FIFO был переполнен, это может произойти только тогда, когда установлен бит RD_OUTSTAND_CFG регистра STATIC0, что указывает на то, что ведомое устройство было недостаточно быстрым для работы в этом режиме. Прерывание может быть вызвано путем записи данного бита
WR_DECERR	4	Указывает, что запись, выполненная по этому каналу, вызвала ошибку записи декодирования AXI. Прерывание может быть вызвано путем записи данного бита
RD_DECERR	3	Указывает, что чтение, выполненное по этому каналу, вызвало ошибку декодирования чтения AXI. Прерывание может быть вызвано путем записи данного бита
WR_SLVERR	2	Указывает, что запись, выполненная по этому каналу, вызвала ошибку записи ведомого AXI. Прерывание может быть вызвано путем записи данного бита
RD_SLVERR	1	Указывает, что чтение, выполненное по этому каналу, вызвало ошибку чтения ведомого AXI. Прерывание может быть вызвано путем записи данного бита
CH_END	0	Указывает на необслуженное прерывание завершения работы канала. Общее количество необслуженных прерываний завершения работы канала можно прочитать в битовом поле INT_COUNT регистра COUNT. Прерывание может быть вызвано путем записи данного бита
–	31-13	Зарезервировано

INT_CLEAR – регистр очистки прерываний

Смещение: CHn + 54h

Сброс: 0h




Поле	Биты	Описание
WDT_TIMEOUT	12	Бит очистки флага WDT_TIMEOUT регистра INT_RAWSTAT
TIMEOUT_AW	11	Бит очистки флага прерывания TIMEOUT_AW регистра INT_RAWSTAT
TIMEOUT_W	10	Бит очистки флага прерывания TIMEOUT_W регистра INT_RAWSTAT
TIMEOUT_B	9	Бит очистки флага прерывания TIMEOUT_B регистра INT_RAWSTAT
TIMEOUT_AR	8	Бит очистки флага прерывания TIMEOUT_AR регистра INT_RAWSTAT
TIMEOUT_R	7	Бит очистки флага прерывания TIMEOUT_R регистра INT_RAWSTAT
UNDERFLOW	6	Бит очистки флага прерывания UNDERFLOW регистра INT_RAWSTAT
OVERFLOW	5	Бит очистки флага прерывания OVERFLOW регистра INT_RAWSTAT
WR_DECERR	4	Бит очистки флага прерывания WR_DECERR регистра INT_RAWSTAT
RD_DECERR	3	Бит очистки флага прерывания RD_DECERR регистра INT_RAWSTAT
WR_SLVERR	2	Бит очистки флага прерывания WR_SLVERR регистра INT_RAWSTAT
RD_SLVERR	1	Бит очистки флага прерывания RD_SLVERR регистра INT_RAWSTAT
CH_END	0	Бит очистки прерывания завершения работы канала. Декрементирует значение в поле INT_COUNT регистра COUNT
–	31-13	Зарезервировано

INT_ENABLE – регистр разрешения прерываний

Смещение: CHn + 58h

Сброс: 0000_1FFFh




Поле	Биты	Описание
WDT_TIMEOUT	12	Разрешает прерывание WDT_TIMEOUT
TIMEOUT_AW	11	Разрешает прерывание TIMEOUT_AW
TIMEOUT_W	10	Разрешает прерывание TIMEOUT_W
TIMEOUT_B	9	Разрешает прерывание TIMEOUT_B
TIMEOUT_AR	8	Разрешает прерывание TIMEOUT_AR
TIMEOUT_R	7	Разрешает прерывание TIMEOUT_R
UNDERFLOW	6	Разрешает прерывание UNDERFLOW
OVERFLOW	5	Разрешает прерывание OVERFLOW
WR_DECERR	4	Разрешает прерывание WR_DECERR
RD_DECERR	3	Разрешает прерывание RD_DECERR
WR_SLVERR	2	Разрешает прерывание WR_SLVERR
RD_SLVERR	1	Разрешает прерывание RD_SLVERR
CH_END	0	Разрешает прерывание CH_END
–	31-13	Зарезервировано

Примечание – Каждый установленный бит позволяет соответствующему биту регистра INT_RAWSTAT отображаться в регистре INT_STATUS.

INT_STATUS – регистр статуса прерываний

Смещение: CHn + 5Ch

Сброс: 0h




Поле	Биты	Описание
WDT_TIMEOUT	12	Флаг WDT_TIMEOUT регистра INT_RAWSTAT установлен, прерывание разрешено
TIMEOUT_AW	11	Флаг TIMEOUT_AW регистра INT_RAWSTAT установлен, прерывание разрешено
TIMEOUT_W	10	Флаг TIMEOUT_W регистра INT_RAWSTAT установлен, прерывание разрешено
TIMEOUT_B	9	Флаг TIMEOUT_B регистра INT_RAWSTAT установлен, прерывание разрешено
TIMEOUT_AR	8	Флаг TIMEOUT_AR регистра INT_RAWSTAT установлен, прерывание разрешено
TIMEOUT_R	7	Флаг TIMEOUT_R регистра INT_RAWSTAT установлен, прерывание разрешено
UNDERFLOW	6	Флаг UNDERFLOW регистра INT_RAWSTAT установлен, прерывание разрешено
OVERFLOW	5	Флаг OVERFLOW регистра INT_RAWSTAT установлен, прерывание разрешено
WR_DECERR	4	Флаг WR_DECERR регистра INT_RAWSTAT установлен, прерывание разрешено
RD_DECERR	3	Флаг RD_DECERR регистра INT_RAWSTAT установлен, прерывание разрешено
WR_SLVERR	2	Флаг WR_SLVERR регистра INT_RAWSTAT установлен, прерывание разрешено
RD_SLVERR	1	Флаг RD_SLVERR регистра INT_RAWSTAT установлен, прерывание разрешено
CH_END	0	Флаг CH_END регистра INT_RAWSTAT установлен, прерывание разрешено
–	31-13	Зарезервировано

Примечание – Данный регистр указывает, какие прерывания в данный момент выводятся.

ERR_STOP – регистр статуса остановки по ошибке канала

Смещение: CHn + 60h

Сброс: 0h




Поле	Биты	Описание
WDT_TIMEOUT	12	Остановка вызвана тем, что канал активен, но не запускал пакет в течение 2048 циклов
TIMEOUT_AW	11	Остановка вызвана тем, что запись, выполненная по этому каналу, вызвала тайм-аут на командной шине записи AXI
TIMEOUT_W	10	Остановка вызвана тем, что запись, выполненная по этому каналу, вызвала тайм-аут на шине данных записи AXI
TIMEOUT_B	9	Остановка вызвана тем, что запись, выполненная по этому каналу, вызвала тайм-аут на шине отклика на запись AXI
TIMEOUT_AR	8	Остановка вызвана тем, что чтение, выполненное по этому каналу, вызвало тайм-аут на командной шине чтения AXI
TIMEOUT_R	7	Остановка вызвана тем, что чтение, выполненное по этому каналу, вызвало тайм-аут на шине данных чтения AXI
UNDERFLOW	6	Остановка вызвана недостаточным объемом данных буфера FIFO, это может произойти только тогда, когда установлен бит WR_OUTSTCFG регистра STATIC1, что указывает на то, что ведомое устройство было недостаточно быстрым для работы в этом режиме
OVERFLOW	5	Остановка вызвана тем, что буфер FIFO был переполнен, это может произойти только тогда, когда установлен бит RD_OUTSTCFG регистра STATIC0, что указывает на то, что ведомое устройство было недостаточно быстрым для работы в этом режиме
WR_DECERR	4	Остановка вызвана тем, что запись, выполненная по этому каналу, вызвала ошибку записи декодирования AXI
RD_DECERR	3	Остановка вызвана тем, что чтение, выполненное по этому каналу, вызвало ошибку декодирования чтения AXI
WR_SLVERR	2	Остановка вызвана тем, что запись, выполненная по этому каналу, вызвала ошибку записи ведомого AXI
RD_SLVERR	1	Остановка вызвана тем, что чтение, выполненное по этому каналу, вызвало ошибку чтения ведомого AXI
–	31-13, 0	Зарезервировано

ERR_RD_ADDR – регистр адреса ошибочной транзакции чтения

Смещение: CHn + 64h

Сброс: 0h




Поле	Биты	Описание
ERR_ADDR	31-0	Первый обнаруженный ошибочный адрес в транзакции чтения

ERR_WR_ADDR – регистр адреса ошибочной транзакции записи

Смещение: CHn + 68h

Сброс: 0h





Поле	Биты	Описание
ERR_ADDR	31-0	Адрес первой транзакции записи, в которой была обнаружена ошибка

А.4.2 Общие регистры DMA

CH_INTSTAT – регистр статуса прерываний ядра DMA

Смещение: + 1000h

Сброс: 0h





Поле	Биты	Описание
CH15	15	Прерывание вызвано каналом 15
CH14	14	Прерывание вызвано каналом 14
CH13	13	Прерывание вызвано каналом 13
CH12	12	Прерывание вызвано каналом 12
CH11	11	Прерывание вызвано каналом 11
CH10	10	Прерывание вызвано каналом 10
CH9	9	Прерывание вызвано каналом 9
CH8	8	Прерывание вызвано каналом 8
CH7	7	Прерывание вызвано каналом 7
CH6	6	Прерывание вызвано каналом 6
CH5	5	Прерывание вызвано каналом 5
CH4	4	Прерывание вызвано каналом 4
CH3	3	Прерывание вызвано каналом 3
CH2	2	Прерывание вызвано каналом 2
CH1	1	Прерывание вызвано каналом 1
CH0	0	Прерывание вызвано каналом 0

CONTROL – регистр управления ядром DMA

Смещение: + 1004h

Сброс: 0h





Поле	Биты	Описание
JOINT_MODE	0	Бит включения совместного режима
		0 Независимый режим
		1 Совместный режим
–	31-1	Зарезервировано

RD_PRIORITY – регистр приоритетов каналов ядра DMA при чтении

Смещение: + 1008h

Сброс: 0h





Поле	Биты	Описание
CH15	15	Установка приоритета для канала 15
CH14	14	Установка приоритета для канала 14
CH13	13	Установка приоритета для канала 13
CH12	12	Установка приоритета для канала 12
CH11	11	Установка приоритета для канала 11
CH10	10	Установка приоритета для канала 10
CH9	9	Установка приоритета для канала 9
CH8	8	Установка приоритета для канала 8
CH7	7	Установка приоритета для канала 7
CH6	6	Установка приоритета для канала 6
CH5	5	Установка приоритета для канала 5
CH4	4	Установка приоритета для канала 4
CH3	3	Установка приоритета для канала 3
CH2	2	Установка приоритета для канала 2
CH1	1	Установка приоритета для канала 1
CH0	0	Установка приоритета для канала 0

WR_PRIORITY – регистр приоритетов каналов ядра DMA при записи

Смещение: + 100Ch

Сброс: 0h




Поле	Биты	Описание
CH15	15	Установка приоритета для канала 15
CH14	14	Установка приоритета для канала 14
CH13	13	Установка приоритета для канала 13
CH12	12	Установка приоритета для канала 12
CH11	11	Установка приоритета для канала 11
CH10	10	Установка приоритета для канала 10
CH9	9	Установка приоритета для канала 9
CH8	8	Установка приоритета для канала 8
CH7	7	Установка приоритета для канала 7
CH6	6	Установка приоритета для канала 6
CH5	5	Установка приоритета для канала 5
CH4	4	Установка приоритета для канала 4
CH3	3	Установка приоритета для канала 3
CH2	2	Установка приоритета для канала 2
CH1	1	Установка приоритета для канала 1
CH0	0	Установка приоритета для канала 0

CH_START – регистр запуска каналов DMA

Смещение: + 1010h

Сброс: 0h





Поле	Биты	Описание
CH15	15	Запуск канала 15
CH14	14	Запуск канала 14
CH13	13	Запуск канала 13
CH12	12	Запуск канала 12
CH11	11	Запуск канала 11
CH10	10	Запуск канала 10
CH9	9	Запуск канала 9
CH8	8	Запуск канала 8
CH7	7	Запуск канала 7
CH6	6	Запуск канала 6
CH5	5	Запуск канала 5
CH4	4	Запуск канала 4
CH3	3	Запуск канала 3
CH2	2	Запуск канала 2
CH1	1	Запуск канала 1
CH0	0	Запуск канала 0

Примечание – Данный регистр позволяет запуск нескольких каналов одновременно.

CH_ENABLE – регистр включения каналов DMA

Смещение: + 1014h

Сброс: 0h




Поле	Биты	Описание
CH15	15	Включение канала 15
CH14	14	Включение канала 14
CH13	13	Включение канала 13
CH12	12	Включение канала 12
CH11	11	Включение канала 11
CH10	10	Включение канала 10
CH9	9	Включение канала 9
CH8	8	Включение канала 8
CH7	7	Включение канала 7
CH6	6	Включение канала 6
CH5	5	Включение канала 5
CH4	4	Включение канала 4
CH3	3	Включение канала 3
CH2	2	Включение канала 2
CH1	1	Включение канала 1
CH0	0	Включение канала 0

Примечание – Данный регистр позволяет включение нескольких каналов одновременно.

IDLE – регистр индикации бездействия

Смещение: + 1018h

Сброс: 0h




Поле	Биты	Описание
IDLE	0	Данный бит указывает, что все каналы закончили работу и все транзакции по шине завершены
–	31-1	Зарезервировано

PER_RX0_CTRL – регистр программного управления запросом на обработку приема данных от периферии

Смещение: + 1020h

Сброс: 0h




Поле	Биты	Описание
RX_REQ	19-1	Позволяет непосредственно управлять периферийным запросом на чтение. Особенно полезно, когда программа хочет прочитать результаты, не дожидаясь их получения
–	31-20, 0	Зарезервировано

Примечание – Бит 0 зарезервирован для неуправляемых передач.

PER_TX0_CTRL – регистр программного управления запросом на обработку передачи данных к периферии

Смещение: + 1024h

Сброс: 0h



Поле	Биты	Описание
TX_REQ	19-1	Позволяет непосредственно управлять периферийным запросом на запись. Особенно полезно, когда программа хочет записать регистры конфигурации в медленное устройство
–	31-20, 0	Зарезервировано


Примечание – Бит 0 зарезервирован для неуправляемых передач.

A.5 Регистры портов ввода-вывода GPIO

Базовый адрес:	4000_0000h	Регистры порта GPIOA
	4000_1000h	Регистры порта GPIOB
Смещение:	+ 400h (MASKLB)	Массив регистров масок младшего байта порта
	+ 800h (MASKHB)	Массив регистров масок старшего байта порта
Мнемоника:	GPIOp	
Примечание –	p – имя порта A, или B; n – порядковый номер вывода порта от 0 до 15.	

DATA – регистр входных данных порта

Смещение: + 00h
Сброс: 0000_xxxxh




Поле	Биты	Описание	
VAL	15-0	Чтение	Возвращает текущее состояние порта
		Запись	Не выполняется
–	31-16	Зарезервировано	

DATAOUT – регистр выходных данных порта

Смещение: + 04h

Сброс: 0h




Поле	Биты	Описание	
VAL	15-0	Чтение	Возвращает состояние порта
		Запись	Устанавливает на выводах порта уровень сигнала, соответствующий записанному в биты значению
–	31-16	Зарезервировано	

DATAOUTSET – регистр установки битов порта

Смещение: + 08h

Сброс: 0h




Поле	Биты	Описание	
PINn	15-0	Чтение	Возвращает состояние порта (регистр DATAOUT)
		Запись нуля	Не выполняется
		Запись единицы	Устанавливает соответствующий бит n в регистре DATAOUT. Как следствие, будет наблюдаться высокий уровень сигнала на выводе n порта, если управление его состоянием было разрешено с помощью записи единицы в регистр OUTENSET и в регистре OUTMODE остался выбран активный режим выхода порта
–	31-16	Зарезервировано	

DATAOUTCLR – регистр сброса битов порта

Смещение: + 0Ch

Сброс: 0h




Поле	Биты	Описание	
VAL	15-0	Чтение	Возвращает состояние порта (регистр DATAOUT). Примечание – Использование операции чтение-модификация-запись может привести к нежелательным результатам, влияющим на другие биты регистра
		Запись	Соответственно установленным битам сбрасывает биты в регистре DATAOUT и, как следствие, устанавливает низкий уровень сигнала на выводах порта, если управление их состоянием было разрешено с помощью регистра OUTENSET
–	31-16	Зарезервировано	

DATAOUTTGL – регистр переключения битов порта

Смещение: + 10h

Сброс: 0h




Поле	Биты	Описание	
VAL	15-0	Чтение	Возвращает состояние порта (регистр DATAOUT). Примечание – Использование операции чтение-модификация-запись может привести к нежелательным результатам, влияющим на другие биты регистра
		Запись	Соответственно установленным битам изменяет состояние битов в регистре DATAOUT на противоположное и, как следствие, состояние сигналов на выводе порта, если управление их состоянием было разрешено с помощью регистра OUTENSET
–	31-16	Зарезервировано	

PULLMODE – регистр выбора режима подтяжки порта

Смещение: + 20h

Сброс: 0h




Поле	Биты	Описание
PINn	15-0	Поле выбора режима подтяжки вывода n
		0 Подтяжка отключена
		1 Подтяжка к уровню логической единицы (pull-up). Кроме выводов GPIOA4 и GPIOA7 (см. Примечание ниже)
–	31-16	Зарезервировано

Примечание – Выводы, используемые для работы интерфейса JTAG (A2-A6), а также вывод SERVEN (A7) изначально имеют подтяжки после сброса микроконтроллера. Выводы A4 и A7 могут быть подтянуты только к уровню GND (pull-down) при установке соответствующих бит в регистре PULLMODE.

OUTMODE – регистр выбора режима выхода порта

Смещение: + 24h

Сброс: 0h




Поле	Биты	Описание
PINn	31-0	Поле выбора режима выхода n
		00 Активный режим выхода (Push-Pull). Двухнаправленное управление уровнем сигнала
		01 Выход с открытым стоком (Open Drain). Низкий уровень сигнала
		10 Выход с открытым истоком (Open Source). Высокий уровень сигнала
		11 Зарезервировано

OUTENSET – регистр разрешения управления выходом порта

Смещение: + 2Ch

Сброс: 0h




Поле	Биты	Описание	
PINn	15-0	Чтение	0 Источник выходного сигнала (соответствующий бит регистра DATAOUT) отключен от вывода n
			1 Состояние вывода n может задаваться источником выходного сигнала (соответствующий бит регистра DATAOUT)
		Запись нуля	Не выполняется
		Запись единицы	Разрешает управлять состоянием вывода с помощью соответствующего бита регистра DATAOUT
–	31-16	Зарезервировано	

OUTENCLR – регистр запрещения управления выходом порта

Смещение: + 30h

Сброс: 0h




Поле	Биты	Описание	
VAL	15-0	Чтение	Возвращает состояние регистра OUTENSET. Примечание – Использование операции чтение-модификация-запись может привести к нежелательным результатам, влияющим на другие биты регистра
		Запись	Соответственно установленным битам сбрасывает соответствующие биты регистра OUTENSET и запрещает управлять состоянием выводов с помощью соответствующих битов регистра DATAOUT
–	31-16	Зарезервировано	

ALTFUNCSET– регистр включения альтернативной функции порта

Смещение: + 34h

Сброс: 0h (для порта B)




Поле	Биты	Описание	
PINn	15-0	Чтение	0 Вывод n в режиме входа/выхода общего назначения
			1 Вывод n в режиме альтернативной функции
		Запись нуля	Не выполняется
		Запись единицы	Включает режим альтернативной функции вывода n
–	31-16	Зарезервировано	

ALTFUNCCLR – регистр выключения альтернативной функции порта

Смещение: + 38h

Сброс: 0h




Поле	Биты	Описание	
VAL	15-0	Чтение	Возвращает состояние регистра ALTFUNCSET. Примечание – Использование операции чтение-модификация-запись может привести к нежелательным результатам, влияющим на другие биты регистра
		Запись	Соответственно установленным битам включает режим входов/выходов общего назначения на выводах порта
–	31-16	Зарезервировано	

ALTFUNCNUM – регистр выбора альтернативной функции порта

Смещение: + 3Ch

Сброс: 0h




Поле	Биты	Описание
PINn	31-0	Поле выбора альтернативной функции вывода n
		0h Альтернативная функция вывода не выбрана
		1h Альтернативная функция 1
		2h Альтернативная функция 2
		3h Альтернативная функция 3

SYNCSET – регистр включения дополнительной синхронизации входов портов

Смещение: + 44h

Сброс: 0h




Поле	Биты	Описание	
PINn	15-0	Чтение	0 Сигнал с вывода n передается в регистр DATA после двухтактной синхронизации (базовая)
			1 Сигнал с вывода n передается в регистр DATA после четырехтактной синхронизации (базовая и дополнительная)
		Запись нуля	Не выполняется
		Запись единицы	Подключает дополнительную схему для получения четырехтактной синхронизации
–	31-16	Зарезервировано	

SYNCCLR – регистр выключения дополнительной синхронизации входов портов

Смещение: + 48h

Сброс: 0h




Поле	Биты	Описание	
VAL	15-0	Чтение	Возвращает состояние регистра SYNCSET. Примечание – Использование операции чтение-модификация-запись может привести к нежелательным результатам, влияющим на другие биты регистра
		Запись	Соответственно установленным битам отключает дополнительные схемы синхронизации выводов
–	31-16	Зарезервировано	

QUALSET – регистр включения фильтров портов

Смещение: + 4Ch

Сброс: 0h




Поле	Биты	Описание	
PINn	15-0	Чтение	0 Входной фильтр вывода n отключен
			1 Входной фильтр вывода n включен
		Запись нуля	Не выполняется
		Запись единицы	Подключает входной фильтр вывода n
–	31-16	Зарезервировано	

QUALCLR – регистр отключения фильтров портов

Смещение: + 50h

Сброс: 0h




Поле	Биты	Описание	
VAL	15-0	Чтение	Возвращает состояние регистра QUALSET. Примечание – Использование операции чтение-модификация-запись может привести к нежелательным результатам, влияющим на другие биты регистра
		Запись	Соответственно установленным битам отключает входные фильтры выводов
–	31-16	Зарезервировано	

QUALMODESET – регистр режима фильтра порта

Смещение: + 54h

Сброс: 0h




Поле	Биты	Описание	
PINn	15-0	Чтение	0 Включен режим измерения уровня сигнала на выводе n по трем отсчетам
			1 Включен режим измерения уровня сигнала на выводе n по шести отсчетам
		Запись нуля	Не выполняется
		Запись единицы	Включает режим измерения уровня сигнала на выводе n по шести отсчетам
–	31-16	Зарезервировано	

QUALMODECLR – регистр сброса режима фильтра порта

Смещение: + 58h

Сброс: 0h




Поле	Биты	Описание	
VAL	15-0	Чтение	Возвращает состояние регистра QUALMODESET. Примечание – Использование операции чтение-модификация-запись может привести к нежелательным результатам, влияющим на другие биты регистра
		Запись	Соответственно установленным битам сбрасывает биты в регистре QUALMODESET и включает режим измерения уровня сигнала на выводах по трем отсчетам
–	31-16	Зарезервировано	

QUALSAMPLE – регистр настройки фильтра порта

Смещение: + 5Ch

Сброс: 0h





Поле	Биты	Описание	
VAL	19-0	Временной интервал (в тактах FCLK) между отсчетами при измерениях уровней сигналов на выводах порта. Заданное значение является единым для всех выводов порта	
–	31-20	Зарезервировано	

INTENSET – регистр разрешения прерываний порта

Смещение: + 60h

Сброс: 0h





Поле	Биты	Описание	
PINn	15-0	Чтение	0 Прерывания вывода n запрещены
			1 Прерывания вывода n разрешены
		Запись нуля	Не выполняется
		Запись единицы	Разрешает прерывания вывода n
–	31-16	Зарезервировано	

INTENCLR – регистр сброса разрешения прерываний порта

Смещение: + 64h

Сброс: 0h




Поле	Биты	Описание	
VAL	15-0	Чтение	Возвращает состояние регистра INTENSET. Примечание – Использование операции чтение-модификация-запись может привести к нежелательным результатам, влияющим на другие биты регистра
		Запись	Соответственно установленным битам сбрасывает биты в регистре INTENSET и запрещает прерывания выводов
–	31-16	Зарезервировано	

INTTYPESET – регистр типа прерываний порта

Смещение: + 68h

Сброс: 0h




Поле	Биты	Описание	
PINn	15-0	Чтение	0 Прерывания по уровню сигнала на выводе n
			1 Прерывания по фронту сигнала на выводе n
		Запись нуля	Не выполняется
		Запись единицы	Выбирает прерывания по фронту сигнала на выводе n

INTTYPECLR – регистр сброса типа прерываний порта

Смещение: + 6Ch

Сброс: 0h





Поле	Биты	Описание	
VAL	15-0	Чтение	Возвращает состояние регистра INTTYPESET. Примечание – Использование операции чтение-модификация-запись может привести к нежелательным результатам, влияющим на другие биты регистра
		Запись	Соответственно установленным битам сбрасывает биты в регистре INTTYPESET и выбирает прерывания по уровню сигнала на выводах
–	31-16	Зарезервировано	

INTPOLSET – регистр полярности события прерывания порта

Смещение: + 70h

Сброс: 0h





Поле	Биты	Описание	
PINn	15-0	Чтение	0 Прерывания по низкому уровню или отрицательному фронту сигнала на выводе n
			1 Прерывания по высокому уровню или положительному фронту сигнала на выводе n
		Запись нуля	Не выполняется
		Запись единицы	Выбирает прерывания по высокому уровню или положительному фронту
–	31-16	Зарезервировано	

INTPOLCLR – регистр сброса полярности события прерывания порта

Смещение: + 74h

Сброс: 0h





Поле	Биты	Описание	
VAL	15-0	Чтение	Возвращает состояние регистра INTPOLSET. Примечание – Использование операции чтение-модификация-запись может привести к нежелательным результатам, влияющим на другие биты регистра
		Запись	Соответственно установленным битам сбрасывает биты в регистре INTPOLCLR и выбирает прерывания по низкому уровню или отрицательному фронту
–	31-16	Зарезервировано	

INTEDGESET – регистр включения прерывания по любому перепаду

Смещение: + 78h

Сброс: 0h





Поле	Биты	Описание	
PINn	15-0	Чтение	0 Прерывания по любому фронту сигнала на выводе n запрещены
			1 Прерывания по любому фронту сигнала на выводе n разрешены
		Запись нуля	Не выполняется
		Запись единицы	Разрешает прерывания по любому фронту сигнала на выводе n
–	31-16	Зарезервировано	

INTEDGECLR – регистр отключения прерывания по любому перепаду

Смещение: + 7Ch

Сброс: 0h





Поле	Биты	Описание	
VAL	15-0	Чтение	Возвращает состояние регистра INTEDGESET. Примечание – Использование операции чтение-модификация-запись может привести к нежелательным результатам, влияющим на другие биты регистра
		Запись	Соответственно установленным битам сбрасывает биты в регистре INTEDGESET и запрещает прерывания по любому фронту сигнала на выводах
–	31-16	Зарезервировано	

INTSTATUS – регистр состояния и сброса прерываний порта

Смещение: + 80h

Сброс: 0h





Поле	Биты	Описание	
PINn	15-0	Чтение	0 Нет прерывания
			1 Флаг запроса на прерывание. Бит не сбрасывается аппаратно
		Запись нуля	Не выполняется
		Запись единицы	Обнуляет бит PINn и таким образом сбрасывает флаг прерывания, если он был установлен
–	31-16	Зарезервировано	

DMATXREQSET – регистр включения генерации запросов DMA TX по прерыванию порта

Смещение: + 84h

Сброс: 0h




Поле	Биты	Описание	
PINn	15-0	Чтение	0 Запрос DMA TX не генерируется
			1 Запрос DMA TX генерируется по прерыванию (в том числе немаскированному)
		Запись нуля	Не выполняется
		Запись единицы	Разрешает генерирование запросов DMA TX по прерыванию вывода n (в том числе немаскированному)
–	31-16	Зарезервировано	

DMATXREQCLR – регистр отключения генерации запросов DMA TX по прерыванию порта

Смещение: + 88h

Сброс: 0h




Поле	Биты	Описание	
VAL	15-0	Чтение	Возвращает состояние регистра DMATXREQSET. Примечание – Использование операции чтение-модификация-запись может привести к нежелательным результатам, влияющим на другие биты регистра
		Запись	Соответственно установленным битам сбрасывает биты в регистре DMATXREQSET и запрещает генерирование запросов DMA TX по прерыванию выводов
–	31-16	Зарезервировано	

ADCSOCSET – регистр включения генерации запросов начала преобразования АЦП по прерыванию порта

Смещение: + 8Ch

Сброс: 0h




Поле	Биты	Описание	
PINn	15-0	Чтение	0 Запрос начала преобразования АЦП не генерируется
			1 Запрос начала преобразования АЦП генерируется по прерыванию (в том числе немаскированному)
		Запись нуля	Не выполняется
		Запись единицы	Разрешает генерирование запросов начала преобразования АЦП по прерыванию вывода n (в том числе немаскированному)
–	31-16	Зарезервировано	

ADCSOCCLR – регистр отключения генерации запросов начала преобразования АЦП по прерыванию порта

Смещение: +90h

Сброс: 0h




Поле	Биты	Описание	
VAL	15-0	Чтение	Возвращает состояние регистра ADCSOCSET. Примечание – Использование операции чтение-модификация-запись может привести к нежелательным результатам, влияющим на другие биты регистра
		Запись	Соответственно установленным битам сбрасывает биты в регистре ADCSOCSET и запрещает генерирование запросов АЦП по прерыванию выводов
–	31-16	Зарезервировано	

RXEVSER – регистр включения генерации запросов RXEV к ядру по прерыванию порта

Смещение: +94h

Сброс: 0h




Поле	Биты	Описание	
PINn	15-0	Чтение	0 Запрос RXEV к ядру не генерируется
			1 Запрос RXEV к ядру генерируется по прерыванию (в том числе немаскированному)
		Запись нуля	Не выполняется
		Запись единицы	Разрешает генерирование запросов RXEV к ядру по прерыванию вывода n (в том числе немаскированному)
–	31-16	Зарезервировано	

RXEVCLR – регистр отключения генерации запросов RXEV к ядру по прерыванию порта

Смещение: + 98h

Сброс: 0h




Поле	Биты	Описание	
VAL	15-0	Чтение	Возвращает состояние регистра RXEVSET. Примечание – Использование операции чтение-модификация-запись может привести к нежелательным результатам, влияющим на другие биты регистра
		Запись	Соответственно установленным битам сбрасывает биты п в регистре RXEVSET и запрещает генерирование запросов RXEV к ядру по прерываниям выводов
–	31-16	Зарезервировано	

LOCKKEY – регистр ключа блокировки

Смещение: + 9Ch

Сброс: 0h




Поле	Биты	Описание	
VAL	31-0	Значение ключа – ADEADBEEh	
		Чтение	Не выполняется
		Запись любого значения отличного от ключа	Блокирует доступ к регистрам LOCKSET и LOCKCLR
		Запись значения ключа	Разрешает доступ к регистрам LOCKSET и LOCKCLR

LOCKSTAT– регистр статуса блокировки

Смещение: + 9Ch

Сброс: 0h




Поле	Биты	Описание
WREN	0	Индикатор доступа регистров LOCKSET и LOCKCLR для записи
		0 Запрещено
		1 Разрешено
		Бит недоступен для записи
–	31-1	Зарезервировано

LOCKSET – регистр включения блокировки изменения конфигурации вывода

Смещение: + A0h

Сброс: 0h




Поле	Биты	Описание	
PINn	15-0	Чтение	0 Блокировка отключена
			1 Блокировка включена
		Запись нуля	Не выполняется
		Запись единицы (возможна после установки ключа в регистре LOCKKEY)	Блокирует изменение конфигурации вывода n. Соответствующие биты n регистров становятся недоступными для записи. Исключения: - регистр флагов прерываний INTSTATUS; - регистр временного интервала измерений QUALSAMPLE
–	31-16	Зарезервировано	

LOCKCLR – регистр отключения блокировки изменения конфигурации вывода

Смещение: + A4h

Сброс: 0h




Поле	Биты	Описание	
VAL	15-0	Чтение	Возвращает состояние регистра LOCKSET. Примечание – Использование операции чтение-модификация-запись может привести к нежелательным результатам, влияющим на другие биты регистра
		Запись (возможна после установки ключа в регистре LOCKKEY)	Соответственно установленным битам сбрасывает биты в регистре LOCKSET и разрешает изменения конфигурации выводов
–	31-16	Зарезервировано	

DMARXREQSET – регистр включения генерации запросов DMA RX по прерыванию порта

Смещение: + A8h

Сброс: 0h




Поле	Биты	Описание	
PINn	15-0	Чтение	0 Запрос DMA RX не генерируется
			1 Запрос DMA RX генерируется по прерыванию (в том числе немаскированному)
		Запись нуля	Не выполняется
		Запись единицы	Разрешает генерирование запросов DMA RX по прерыванию вывода n (в том числе немаскированному)
–	31-16	Зарезервировано	

DMARXREQCLR – регистр отключения генерации запросов DMA RX по прерыванию порта

Смещение: + ACh

Сброс: 0h




Поле	Биты	Описание	
VAL	15-0	Чтение	Возвращает состояние регистра DMARXREQSET. Примечание – Использование операции чтение-модификация-запись может привести к нежелательным результатам, влияющим на другие биты регистра.
		Запись	Соответственно установленным битам сбрасывает биты в регистре DMARXREQSET и запрещает генерирование запросов DMA RX по прерыванию выводов
–	31-16	Зарезервировано	

MASKLB – регистр массива масок младшего байта порта

Адрес: GPIO_р + MASKLB + (4*i)h, i = 0h, ..., FFh

Сброс: 000000xxh




Поле	Биты	Описание	
VAL	7-0	Доступ по маске для младших восьми бит порта	
–	31-8	Зарезервировано	

MASKHB – регистр массива масок старшего байта порта

Адрес: GPIO_r + MASKHB + (4*i)h, i = 0h, ..., FFh

Сброс: 0000_xx00h



Поле	Биты	Описание
VAL	15-8	Доступ по маске для старших восьми бит порта
–	31-16, 7-0	Зарезервировано

A.6 Регистры 32-разрядного таймера TMR


Базовый адрес:	5001_1000h	Регистры блока TMR0
	5001_2000h	Регистры блока TMR1
	5001_3000h	Регистры блока TMR2
	5001_4000h	Регистры блока TMR3

Смещение: + 100h (CAPCOM) Регистры захвата и сравнения CAPCOM

CTRL – регистр конфигурации таймера

Смещение: + 00h

Сброс: 0h




Поле	Биты	Описание
OUTEN	9	Разрешение работы на выход для блока CAPCOM (CAPCOM0)
CLKSEL	8	Бит выбора тактирования таймера
		0 тактовый сигнал SYSCLK 1 внешний источник синхронизации
DMARXSTOP	7	Бит разрешения остановки счетчика таймера после завершения всех RX транзакций DMA
DMATXSTOP	6	Бит разрешения остановки счетчика таймера после завершения всех TX транзакций DMA
MODE	5-4	Выбор режима счета
		0 останов
		1 счет вверх (многократно от 0 до значения PERIOD)
		2 непрерывно (многократно от 0 до значения FFFF_FFFFh)
CLR	2	Бит сброса счётчика (а также делителя CLKDIV и направления счета в режиме вверх/вниз)
		3 вверх/вниз (многократно от 0 вверх до значения PERIOD и обратно до 0).
FREESOFT	1-0	Выбор режима эмуляции. Выбор поведения счетчика во время событий эмуляции
		0 Остановка таймера при следующем такте CLK
		1 Остановка таймера при перегрузке
		2 Бесконечный отсчет
-	31-10, 3	Зарезервировано
		Зарезервировано

COUNT – регистр счетчика таймера

Смещение: + 04h

Сброс: 0h




Поле	Биты	Описание
VAL	31-0	32-разрядное текущее значение счетчика таймера

CLKDIV – регистр делителя тактового сигнала таймера

Смещение: + 08h

Сброс: 0h




Поле	Биты	Описание
VAL	31-0	32-разрядное значение делителя тактового сигнала

PERIOD – регистр периода счета таймера

Смещение: + 0Ch

Сброс: 0h




Поле	Биты	Описание
VAL	31-0	32-разрядное значение периода счета таймера в режимах «вверх» и «вверх/вниз»

IM – регистр маски прерываний

Смещение: + 10h

Сброс: 0h




Поле	Биты	Описание
CAPCOM0_1	2	Маска линии прерывания 1 блока CAPCOM0
CAPCOM0_0	1	Маска линии прерывания 0 блока CAPCOM0
TMR	0	Маска линии прерывания таймера
–	31-3	Зарезервировано

Примечание – Маска прерываний формируется установкой бит. Необходимо установить биты тех событий, прерывания от которых нужно разрешить.

RIS – регистр состояния немаскированных прерываний

Смещение: + 14h

Сброс: 0h




Поле	Биты	Описание
CAPCOM0_1	2	Статус прерывания 1 блока CAPCOM0
CAPCOM0_0	1	Статус прерывания 0 блока CAPCOM0
TMR	0	Статус прерывания таймера
–	31-3	Зарезервировано

MIS – регистр состояния прерываний с маскированием

Смещение: + 18h

Сброс: 0h




Поле	Биты	Описание
CAPCOM0_1	2	Статус прерывания 1 блока CAPCOM0
CAPCOM0_0	1	Статус прерывания 0 блока CAPCOM0
TMR	0	Статус прерывания таймера
–	31-3	Зарезервировано

IC – регистр сброса прерываний

Смещение: + 1Ch

Сброс: 0h




Поле	Биты	Описание
CAPCOM0_1	2	Сброс флага маскированного и немаскированного прерывания 1 блока CAPCOM0
CAPCOM0_0	1	Сброс флага маскированного и немаскированного прерывания 0 блока CAPCOM0
TMR	0	Сброс флага маскированного и немаскированного прерывания таймера
–	31-3	Зарезервировано

DMA_TXIM – регистр маски TX запросов DMA

Смещение: + 20h

Сброс: 0h




Поле	Биты	Описание
CAPCOM0_1	2	Маска линии запроса DMA TX 1 от блока CAPCOM0
CAPCOM0_0	1	Маска линии запроса DMA TX 0 от блока CAPCOM0
TMR	0	Маска линии запроса DMA TX от таймера
–	31-3	Зарезервировано

DMA_RXIM – регистр маски RX запросов DMA

Смещение: + 24h

Сброс: 0h




Поле	Биты	Описание
CAPCOM0_1	2	Маска линии запроса DMA RX 1 от блока CAPCOM0
CAPCOM0_0	1	Маска линии запроса DMA RX 0 от блока CAPCOM0
TMR	0	Маска линии запроса DMA RX от таймера
–	31-3	Зарезервировано

EXTEVT_IM – регистр маски запросов внешних событий

Смещение: + 28h

Сброс: 0h




Поле	Биты	Описание
CAPCOM0_1	2	Маска линии запроса на внешнее событие 1 от блока CAPCOM0
CAPCOM0_0	1	Маска линии запроса на внешнее событие 0 от блока CAPCOM0
TMR	0	Маска линии запроса на внешнее событие от таймера
–	31-3	Зарезервировано

CAPCOM_CTRL – регистр настройки захвата и сравнения

Смещение: CAPCOM + 00h

Сброс: 0000_0020h




Поле	Биты	Описание
CAPMODE	15-14	Выбор режима захвата
		0 захвата нет
		1 захват по переднему фронту тактового сигнала
		2 захват по заднему фронту тактового сигнала
		3 захват по обоим фронтам тактового сигнала
CCISEL	13-12	Выбор входа захвата/сравнения
		0 CCIA
		1 CCIB
		2 Уровень логического нуля (Low)
		3 Уровень логической единицы (High)
SCCI	10	Бит состояния синхронизированного входа захвата/сравнения. Примечание – Выбранный входной сигнал защелкивается по сигналу EQUx и может быть прочитан через этот бит.

Поле	Биты	Описание
CAP	8	Выбор режима захвата/сравнения
		0 режим сравнения
		1 режим захвата (CAPMODE)
OUTMODE	7-5	Выбор режима выхода. Значение по умолчанию – 1
		0 значение бита OUT
		1 установка (Set);
		2 переключение/сброс (Toggle/Reset);
		3 установка/сброс (Set/Reset);
		4 переключение (Toggle);
		5 сброс (Reset);
		6 переключение/установка (Toggle/Set);
		7 сброс/установка (Reset/Set).
CCI	3	Флаг состояния входа захвата/сравнения. Отображает значение выбранного входного сигнала
OUT	2	Выбор состояния выхода. Для режима выхода (OUTMODE = 0) бит напрямую определяет значение выходного сигнала.
		0 низкий уровень выходного сигнала
		1 высокий уровень выходного сигнала
OVF	1	Флаг переполнения захвата
		0 переполнение отсутствует
		1 произошло переполнение
		Данный флаг должен быть сброшен программно, записью единицы.
–	31-16, 11, 9, 4, 0	Зарезервировано

CAPCOM_VAL0 – регистр 0 значения захвата и сравнения

Смещение: CAPCOM + 04h

Сброс: 0h




Поле	Биты	Описание
VAL	31-0	32-разрядное значение регистра захвата и сравнения

CAPCOM_VAL1 – регистр 1 значения захвата и сравнения

Смещение: CAPCOM + 08h

Сброс: 0h



Поле	Биты	Описание
VAL	31-0	32-разрядное значение регистра захвата и сравнения


А.7 Регистры блоков ШИМ

Базовый адрес:	5000_C000h	Регистры блока ШИМ 0
	5000_D000h	Регистры блока ШИМ 1
	5000_E000h	Регистры блока ШИМ 2

ТВCTL – регистр управления таймером

Смещение: + 00h

Сброс: 0001_8000h




Поле	Биты	Описание
SHDWGLOB	16	Глобальное разрешение всех теневых загрузок
		0 Все теневые регистры пишутся, но события перезаписи в активные блокируются
		1 Теневая загрузка происходит согласно настройкам соответствующих полей
FREESOFT	15-14	Поле задания поведения счетчика ШИМ после перехода в режим останова во время отладки
		00 Счетчик будет остановлен на следующий такт ТВCLK
		01 Счетчик будет остановлен по достижении события: - ТВCTR = TBPRD (при счете вверх); - ТВCTR = 0000h (при счете вниз или вверх-вниз)
		1x Счетчик продолжит работу
PHSDIR	13	Бит задания фазового направления (используется только при двунаправленном счете). Задаёт направление счета после синхронизации. Загружается вместе с регистром фазы ТВPHS
		0 Вниз
		1 Вверх

Поле	Биты	Описание
CLKDIV	12-10	Поле задания первого делителя тактовой частоты
		000 1
		001 1/2
		010 1/4
		011 1/8
		100 1/16
		101 1/32
		110 1/64
		111 1/128
HSPCLKDIV	9-7	Поле задания второго делителя тактовой частоты. Конечное значение делителя является произведением значений делителей, задаваемых полями CLKDIV и HSPCLKDIV
		000 1
		001 1/2
		010 1/4
		011 1/6
		100 1/8
		101 1/10
		110 1/12
		111 1/14
SWFSYNC	6	Бит программной эмуляции появления синхроимпульса
		0 Нет действий
		1 Запись единицы вызывает появление синхроимпульса в цепи PWM_SYNCI
SYNCOSSEL	5-4	Поле выбора источника для выходного сигнала синхронизации PWM_SYNCO
		00 PWM_SYNCI
		01 CTR = 0000h
		10 CTR = CMPB
		11 Выдача синхроимпульса запрещена
PRDLD	3	Бит управления загрузкой регистра TBPRD
		0 Режим отложенной загрузки регистра TBPRD разрешен
		1 Запись в TBPRD будет произведена сразу в активный регистр
PHSEN	2	Бит разрешения загрузки счетчика таймера
		0 Запрещено
		1 Разрешена загрузка счетчика TBCTR значением регистра фазы TBPHS при получении события синхронизации (импульс на входе PWM_SYNCI или запись в бит SWFSYNC)
CTRMODE	1-0	Поле задания направления счета
		00 Вверх
		01 Вниз
		10 Вверх-вниз
		11 Счетчик остановлен
—	31-17	Зарезервировано

TBSTS – регистр статуса таймера

Смещение: + 04h

Сброс: 0h




Поле	Бит	Описание
CTRMAX	2	Флаг достижения счетчиком таймера своего максимального значения FFFFh
		0 Значение не достигнуто или флаг был сброшен
		1 Значение было достигнуто
		Запись единицы сбрасывает флаг
SYNCI	1	Флаг синхронизации
		0 Синхронизация не достигнута или флаг был сброшен
		1 Синхронизация произошла
		Запись единицы сбрасывает флаг
CTRDIR	0	Флаг направление счета таймера
		0 Вниз
		1 Вверх
–	31-3	Зарезервировано

ТВРНС – регистр фазы таймера

Смещение: + 08h

Сброс: 0h




Поле	Биты	Описание
TVRNS	31-16	Поле задания начальной фазы таймера при получении сигнала синхронизации
TVRNSHR	15-8	Поле дополнительных разрядов начальной фазы таймера. Доступно в блоке ШИМ высокого разрешения. Если бит PHSEN сброшен, то синхронизация отключена, и таймер не будет загружаться значением TVRNS. Если бит PHSEN установлен, то по получении события синхронизации в счетчик таймера TVCTR будет загружено значение TVRNS
–	7-0	Зарезервировано

ТВСТР – регистр текущего значения таймера

Смещение: + 0Ch

Сброс: 0h




Поле	Биты	Описание
VAL	15-0	Текущее значение счетчика таймера. Запись в регистр изменяет значение таймера. Запись происходит асинхронно с TBLK и не использует отложенный механизм загрузки
–	31-16	Зарезервировано

TBPRD – регистр периода таймера

Смещение: + 10h

Сброс: 0h




Поле	Биты	Описание
VAL	15-0	Период таймера (максимальное значение счета таймера). Отложенная загрузка в этот регистр программируется битом PRDLД регистра TBCTL. По умолчанию бит PRDLД сброшен и запись в регистр TBPRD приводит к записи в теневой регистр. Активный регистр будет загружен по событию TBCTR = Zero. Если бит PRDLД установлен, то запись выполняется напрямую в активный регистр
–	31-16	Зарезервировано

CMPCCTL – регистр управления компаратором

Смещение: + 14h

Сброс: 0h




Поле	Биты	Описание
SHDWBFULL	9	Флаг отложенной загрузки в регистр CMPB
		0 Нет действий
		1 Активный регистр загружен значением из теневого регистра
SHDWAFULL	8	Флаг отложенной загрузки в регистр CMPA
		0 Нет действий
		1 Активный регистр загружен значением из теневого регистра
SHDWBMODE	6	Бит управления загрузкой регистра CMPB
		0 Значение, записываемое в регистр CMPB, размещается в теневом регистре (отложенная загрузка)
		1 Производится загрузка напрямую в активный регистр

Поле	Биты	Описание
SHDWAMODE	4	Бит управления загрузкой регистра CMPA
		0 Значение, записываемое в регистр CMPA, размещается в теновом регистре (отложенная загрузка)
		1 Производится загрузка напрямую в активный регистр
LOADBMODE	3-2	Поле задания события загрузки отложенного значения в регистр CMPB (при условии, что бит SHDWBMODE сброшен)
		00 CTR = Zero
		01 CTR = PRD
		10 CTR = Zero или CTR = PRD
		11 Загрузка запрещена
LOADAMODE	1-0	Поле задания события загрузки отложенного значения в регистр CMPA (при условии, что бит SHDWAMODE сброшен)
		00 CTR = Zero
		01 CTR = PRD
		10 CTR = Zero или CTR = PRD
		11 Загрузка запрещена
–	31-10, 7, 5	Зарезервировано

СМРА – регистр порога срабатывания А

Смещение: + 18h

Сброс: 0h




Поле	Биты	Описание
СМРА	31-16	Активное значение порога срабатывания канала А, которое сравнивается со значением счетчика таймера. При совпадении значений формируется событие CTR = СМРА, которое влияет на поведение сигналов на линиях PWMx_A и PWMx_B
СМРАНР	15-8	Дополнительные младшие биты значения порога срабатывания канала А (используются только для блока ШИМ высокого разрешения). Отложенная загрузка включается и работает также как и для поля СМРА
–	7-0	Зарезервировано

СМРВ – регистр порога срабатывания В

Смещение: + 1Ch

Сброс: 0h




Поле	Биты	Описание
СМРВ	31-16	Активное значение порога срабатывания канала В, которое сравнивается со значением счетчика таймера. При совпадении значений формируется событие CTR = СМРВ, которое влияет на поведение сигналов на линиях PWMx_A и PWMx_B
–	15-0	Зарезервировано

AQCTLA – регистр обработчика для выхода А

Смещение: + 20h

Сброс: 0h



Поле	Биты	Описание
CBD	11-10	Действие на выводе PWMx_A при CTR = СМРВ при счете вниз
CBU	9-8	Действие на выводе PWMx_A при CTR = СМРВ при счете вверх
CAD	7-6	Действие на выводе PWMx_A при CTR = СМРА при счете вниз
CAU	5-4	Действие на выводе PWMx_A при CTR = СМРА при счете вверх
PRD	3-2	Действие на выводе PWMx_A при CTR = PRD
ZRO	1-0	Действие на выводе PWMx_A при CTR = Zero
–	31-12	Зарезервировано

Примечание – Для каждого события может быть задано одно из четырех действий:

00 – нет реакции;

01 – переключение вывода PWMx_A в ноль;


10 – переключение вывода PWMx_A в единицу;

11 – инверсия вывода PWMx_A.

AQCTLB – регистр обработчика для выхода В

Смещение: + 24h

Сброс: 0h




Примечание – Назначения битовых полей аналогичны назначению полей регистра AQCTLA, с той разницей, что относятся они к выводу PWMx_B.

AQSFRC – регистр программного управления однократным действием

Смещение: + 28h

Сброс: 0h




Поле	Биты	Описание
RLDCSF	7-6	Управление событием теневой загрузки полей OTSFA, OTSFB, а также полей CSFA, CSFB регистра AQCSFRC
		00 CTR = Zero
		01 CTR = PRD
		10 CTR = Zero или CTR = PRD
		11 Без теневой загрузки, прямая запись в регистр
OTSFB	5	Запись единицы приводит к однократному переключению вывода в состояние, согласно ACTSFB
ACTSFB	4-3	Выбор действия с выходным сигналом на выводе
		00 Нет действий
		01 PWMx_B = 0
		10 PWMx_B = 1
		11 Инверсия вывода PWMx_B
OTSFA	2	Запись единицы приводит к однократному переключению вывода в состояние, согласно ACTSFA
ACTSFA	1-0	Выбор действия с выходным сигналом на выводе
		00 Нет действий
		01 PWMx_A = 0
		10 PWMx_A = 1
		11 Инверсия вывода PWMx_A
–	31-8	Зарезервировано

AQCSFRC – регистр обработчика для циклического программного управления

Смещение: + 2Ch

Сброс: 0h



Поле	Биты	Описание
CSFB/ CSFA	3-2/ 1-0	Поле задания циклического воздействия на выход PWMx_B/PWMx_A
–	31-4	Зарезервировано

Примечание – Может быть задано одно из четырех воздействий:

00, 11 – нет реакции;


01 – значение 0 на выходе PWMx_B/PWMx_A;

10 – значение 1 на выходе PWMx_B/PWMx_A;

DBCTL – регистр управления генератором «мертвого» времени ШИМ

Смещение: + 30h

Сброс: 0h




Поле	Биты	Описание
INMODE	5-4	Поле выбора источника для контроля по фронту и срезу. Старший бит поля управляет ключом S5, младший – ключом S4, см. рисунок 15.12
		00b Входной сигнал PWMx_A используется для контроля по переднему и заднему фронтам
		01b Входной сигнал PWMx_A используется для контроля по заднему фронту, а сигнал PWMx_B – по переднему
		10b Входной сигнал PWMx_A используется для контроля по переднему фронту, а сигнал PWMx_B – по заднему
		11b Входной сигнал PWMx_B используется для контроля по переднему и заднему фронтам

Поле	Биты	Описание
POLSEL	3-2	Поле задания полярности сигнала на выходе. Старший бит поля управляет ключом S3, а младший – ключом S2, см. рисунок 15.12
		00b Инверсия запрещена
		01b Инверсия только на выходе PWMx_A
		10b Инверсия только на выходе PWMx_B
		11b Инверсия на выходах PWMx_A и PWMx_B
OUTMODE	1-0	Поле выбора фронта, для которого включена задержка («мертвое» время). Старший бит поля управляет ключом S1, а младший – ключом S0, см. рисунок 15.12
		00b Не задано
		01b Задний фронт выхода PWMx_B
		10b Передний фронт выхода PWMx_A
		11b Передний фронт выхода PWMx_A и задний фронт выхода PWMx_B
–	31-6	Зарезервировано

DBRED – регистр управления «мертвым» временем переднего фронта

Смещение: + 34h

Сброс: 0h




Поле	Биты	Описание
DEL	9-0	Величина задержки переднего фронта для генератора «мертвого» времени ШИМ (в периодах тактового сигнала PCLK)
–	31-10	Зарезервировано

DBFED – регистр управления «мертвым» временем заднего фронта

Смещение: + 38h

Сброс: 0h




Поле	Биты	Описание
DEL	9-0	Величина задержки заднего фронта для генератора «мертвого» времени ШИМ (в периодах тактового сигнала PCLK)
–	31-10	Зарезервировано

TZSEL – регистр источника сигнала аварии

Смещение: + 3Ch

Сброс: 0h




Поле	Биты	Описание
OST	8	Бит разрешения источника сигнала аварии с вывода PWM_TZ в однократном режиме
		0 Запрещено
		1 Разрешено
CBC	0	Бит разрешения источника сигнала аварии с вывода PWM_TZ в циклическом режиме
		0 Запрещено
		1 Разрешено
–	31-9, 7-1	Зарезервировано

TZCTL – регистр управления детектором сигнала аварии

Смещение: + 40h

Сброс: 0h




Поле	Биты	Описание
TZB/ TZA	3-2/ 1-0	Поле задания поведения вывода PWMx_B/PWMx_A в случае получения сигнала аварии. Источник сигнала аварии при этом определяется регистром TZSEL
		00b Переключение в третье состояние
		01b Переключение в единицу
		10b Переключение в ноль
		11b Нет действий
–	31-4	Зарезервировано

TZEINT – регистр маски прерывания детектора сигнала аварии

Смещение: + 44h

Сброс: 0h




Поле	Биты	Описание
OST	2	Бит разрешения генерации прерывания в однократном режиме обработки аварии
		0 Запрещено
		1 Разрешено
CBC	1	Бит разрешения генерации прерывания в циклическом режиме обработки аварии
		0 Запрещено
		1 Разрешено
–	31-3, 0	Зарезервировано

TZFLG – регистр флагов прерывания детектора сигнала аварии

Смещение: + 48h

Сброс: 0h




Поле	Биты	Описание
OST	2	Флаг прерывания в однократном режиме обработки аварии
		0 Нет прерывания
		1 Запрос на прерывание
		При этом действие на выходе продолжается вплоть до обнуления счетчика таймера, если сигнал аварии не перестал быть активным к этому моменту. Если флаг сброшен, а источник сигнала аварии остался, флаг установится снова
CBC	1	Флаг прерывания в циклическом режиме обработки аварии
		0 Нет прерывания
		1 Запрос на прерывание
		При этом действие на выходе продолжается вплоть до обнуления счетчика таймера, если сигнал аварии не перестал быть активным к этому моменту. Если флаг сброшен, а источник сигнала аварии остался, флаг установится снова
INT	0	Флаг внешнего прерывания PLIC
		0 Нет прерывания
		1 Запрос на прерывание
		Если флаг был сброшен, а один из флагов CBC или OST установлен, флаг установится снова
–	31-3	Зарезервировано

TZCLR – регистр сброса флагов прерываний детектора сигнала аварии

Смещение: + 4Ch

Сброс: 0h




Поле	Биты	Описание
OST	2	Бит сброса флага прерывания в однократном режиме обработки аварии. Запись единицы сбрасывает бит OST в регистре TZFLG
CBC	1	Бит сброса флага прерывания в циклическом режиме обработки аварии. Запись единицы сбрасывает бит CBC в регистре TZFLG
INT	0	Бит сброса флага внешнего прерывания PLIC. Запись единицы сбрасывает бит INT в регистре TZFLG
–	31-3	Зарезервировано

TZFRC – регистр программной эмуляции сигнала аварии

Смещение: + 50h

Сброс: 0h




Поле	Биты	Описание
OST	2	Бит программной генерации сигнала аварии в однократном режиме. Запись единицы устанавливает бит OST в регистре TZFLG. Чтение бита возвращает ноль
CBC	1	Бит программной генерации сигнала аварии в циклическом режиме. Запись единицы устанавливает бит CBC в регистре TZFLG. Чтение бита возвращает ноль
–	31-3, 0	Зарезервировано

ETSEL – регистр источника триггера событий

Смещение: + 54h

Сброс: 0h




Поле	Биты	Описание
DRQBEN	23	Бит разрешения генерации запроса DMA RX (PWM_DRQB)
		0 Запрещено
		1 Разрешено
DRQAEN	19	Бит разрешения генерации запроса DMA TX (PWM_DRQA)
		0 Запрещено
		1 Разрешено
SOCBEN/ SOCAEN	15/ 11	Бит разрешения генерации внешнего сигнала PWM_SOCB/ PWM_SOCA для запуска АЦП
		0 Запрещено
		1 Разрешено
DRQBSEL/ DRQASEL/ SOCBSEL/ SOCASEL/ INTSEL	22-20/ 18-16/ 14-12/ 10-8/ 2-0	Поле выбора события, по которому будет сформирован импульс DMA_REQB/DMA_REQA/PWM_SOCB/PWM_SOCA/PWM_INT
		000 CTR = CMPA независимо от направления счета
		001 CTR = Zero
		010 CTR = PRD
		011 CTR = CMPB независимо от направления счета
		100 CTR = CMPA при счете вверх
		101 CTR = CMPA при счете вниз
		110 CTR = CMPB при счете вверх
		111 CTR = CMPB при счете вниз
DRQBSTOP	5	Автоматическая очистка запроса DMA RX (PWM B), когда канал завершает все транзакции
DRQASTOP	4	Автоматическая очистка запроса DMA TX (PWM A), когда канал завершает все транзакции
INTEN	3	Бит разрешения генерации внешнего прерывания PWM_INT
		0 Запрещено
		1 Разрешено
–	31-24, 7-6	Зарезервировано

ETPS – регистр предделителя триггера событий

Смещение: + 58h

Сброс: 0h




Поле	Биты	Описание
DRQBCNT/ DRQACNT/ SOCBCNT/ SOCACNT	23-22/ 19-18/ 15-14/ 11-10	Счетчик событий сигнала DMA_REQB/DMA_REQA/PWM_SOCB/ PWM_SOCB. Счетчик автоматически сбрасывается, когда сформировано прерывание и перестает считать, когда достигает значения DRQBPRD/ DRQAPRD/SOCBPRD/SOCAPRD соответственно.
DRQBPRD/ DRQAPRD	21-20/ 17-16	Поле задания количества событий, выбранных полем DRQBSEL/ DRQASEL регистра ETSEL, по которым будет сформирован сигнал запуска DMA_REQB/DMA_REQA. Для разрешения генерации сигнала нужно установить бит DRQBEN/ DRQAEN регистра ETSEL. Сигнал будет сформирован, даже если флаг DRQB/DRQA (регистр ETFLG) предыдущего сигнала не был сброшен. Как только сигнал DMA_REQB/DMA_REQA отправлен, счетчик DRQBCNT/DRQACNT автоматически сбрасывается
		00 Выдача сигнала по каждому событию
		01 Выдача сигнала каждые два события
		10 Выдача сигнала каждые три события
		11 Выдача сигнала каждые четыре события
SOCBPRD/ SOCAPRD	13-12/ 9-8	Поле задания количества событий, заданных полем SOCBSSEL/ SOCASEL регистра ETSEL, по которым будет сформирован сигнал запуска АЦП PWM_SOCB/PWM_SOCB. Для разрешения генерации сигнала нужно установить бит SOCBSSEL/ SOCASEN регистра ETSEL. Сигнал будет сформирован, даже если флаг SOCBS/SOCB (регистр ETFLG) предыдущего сигнала не был сброшен. Как только сигнал PWM_SOCB/PWM_SOCB отправлен, счетчик SOCBCNT/SOCACNT автоматически сбрасывается
		00 Выдача сигнала по каждому событию
		01 Выдача сигнала каждые два события
		10 Выдача сигнала каждые три события
		11 Выдача сигнала каждые четыре события
INTCNT	3-2	Значение счетчика событий прерываний. Счетчик автоматически сбрасывается, когда сформировано прерывание и перестает считать, когда достигает значения INTPRD

Поле	Биты	Описание
INTPRD	1-0	Поле задания количества событий, выбранных полем INTSEL регистра ETSEL, по которым будет сформировано внешнее прерывание PWM_INT. Для разрешения генерации прерывания нужно установить бит INTEN в регистре ETSEL. Если флаг прерывания INT (регистр ETFLG) установлен от предыдущего прерывания, то текущее прерывание не будет активировано до сброса этого флага (сбрасывается записью единицы в бит INT регистра ETCLR). Такой механизм позволяет обрабатывать одно прерывание, в то время как другое ждет своей очереди
	00	Прерывания по каждому событию (INTCNT = 00b)
	01	Прерывания каждые два события (INTCNT = 01b)
	10	Прерывания каждые три события (INTCNT = 10b)
	11	Прерывания каждые четыре события (INTCNT = 11b)
–	31-24, 7-4	Зарезервировано

ETFLG – регистр флагов триггера событий

Смещение: + 5Ch

Сброс: 0h




Поле	Биты	Описание
DRQB/ DRQA	5/ 4	Флаг запроса DMA_REQB/DMA_REQA
	0	Не установлено или сброшено
	1	Установлено
SOCB/ SOCA/ INT	3/ 2/ 0	Флаг внешнего сигнала АЦП PWM_SOCB/PWM_SOCA/PWM_INT
	0	Не установлено или сброшено
	1	Установлено
–	31-6, 1	Зарезервировано

ETCLR – регистр сброса флагов триггера событий

Смещение: + 60h

Сброс: 0h




Поле	Биты	Описание	
DRQB/ DRQA	5/ 4	Бит сброса флага DRQB/DRQA в регистре ETFLG	
		0	Нет действий
		1	Запись единицы сбрасывает флаг
SOCB/ SOCA/ INT	3/ 2/ 0	Бит сброса флага SOCB/SOCA/INT в регистре ETFLG	
		0	Нет действий
		1	Запись единицы сбрасывает флаг
–	31-6, 1	Зарезервировано	

ETFRC – регистр программной эмуляции флагов триггера событий

Смещение: + 64h

Сброс: 0h




Поле	Биты	Описание	
DRQB/ DRQA	5/ 4	Бит программной установки флага DRQB/DRQA в регистре ETFLG	
		0	Нет действий
		1	Запись единицы устанавливает флаг
SOCB/ SOCA/ INT	3/ 2/ 0	Бит программной установки флага SOCB/SOCA/INT в регистре ETFLG	
		0	Нет действий
		1	Запись единицы устанавливает флаг
–	31-4, 1	Зарезервировано	

PCCTL - регистр управления модулятором

Смещение: + 68h

Сброс: 0h




Поле	Биты	Описание
CHPDUTY	10-8	Поле задания коэффициента заполнения второго и последующих импульсов
		000 1/8 (13,5 %)
		001 2/8 (25,0 %)
		
		110 7/8 (87,5 %)
		111 Зарезервировано
CHPFREQ	7-5	Поле выбора делителя частоты синхронизации для задания частоты второго и последующих импульсов
		000 1
		001 1/2
		
		110 1/7
		111 1/8
OSTWTH	4-1	Поле задания ширины первого импульса
		0h $1 \times T_{PCLK} \times 8$
		1h $2 \times T_{PCLK} \times 8$
		
		Eh $15 \times T_{PCLK} \times 8$
		Fh $16 \times T_{PCLK} \times 8$
CHPEN	0	Бит разрешения работы модулятора
		0 Запрещено
		1 Разрешено
–	31-11	Зарезервировано

HRCTL – регистр управления блоком ШИМ высокого разрешения

Смещение: + 6Ch

Сброс: 0h




Поле	Биты	Описание
DELAYCALB/ DELAYCALA	11-10/ 9-8	Флаги для оценки реального времени работы линии задержки на выводе PWMx_B/PWMx_A
		00 Величина выбранной задержки меньше одного периода системной частоты
		01 Величина выбранной задержки больше или равна одному периоду системной частоты
		10 Зарезервировано
		11 Величина выбранной задержки больше или равна двум периодам системной частоты
CTLMODEB/ CTLMODEA	6/ 2	Бит выбора регистра для задания значения задержки на выводе PWMx_B/PWMx_A
		0 Поле CMPAHR
		1 Поле TBPHSHR
EDGMODEB/ EDGMODEA	5-4/ 1-0	Поле выбора фронта сигнала ШИМ, который сдвигается линией задержки на выводе PWMx_B/PWMx_A
		00b Зарезервировано
		01b Передний
		10b Задний
		11b Передний и задний
HRLoad	3	Бит выбора события, по которому производится загрузка отложенного значения в активный регистр CMPAHR
		0 Событие CTR = Zero
		1 Событие CTR = PRD. При этом режим отложенной загрузки доступен, только если бит CTLMODE сброшен, а загрузка поля CMPA осуществляется аналогичным образом (в регистре CMPCTL поле LOADMODE = 00/01)
–	31-12, 7	Зарезервировано

FWDTH – регистр ширины фильтрации

Смещение: + 70h

Сброс: 0h




Поле	Биты	Описание
VAL	7-0	Поле задания ширины фильтрации коротких импульсов в тактах PCLK. Если $f_{PCLK} = 100$ МГц, то фильтруются импульсы до 2,55 мкс с шагом 0,01 мкс
		0h Фильтр выключен
		1h 1 такт PCLK
		
		FFh 255 тактов PCLK
–	31-8	Зарезервировано

HDSEL – регистр источника сигнала события удержания

Смещение: + 74h

Сброс: 0h




Поле	Биты	Описание
ADCDCm	3-0	Бит выбора цифрового компаратора m (m от 0 до 3) блока АЦП, с выхода которого берется сигнал для формирования события удержания
		0 Не выбрано
		1 Выбрано
–	31-4	Зарезервировано

HDCTL – регистр управления детектором событий удержания

Смещение: + 7Ch

Сброс: 0h




Поле	Биты	Описание
OST	12	Бит разрешения события по источнику ADCDC в однократном режиме обработки аварии
		0 Запрещено
		1 Разрешено
CBC	8	Бит разрешения события по источнику ADCDC в циклическом режиме обработки аварии
		0 Запрещено
		1 Разрешено
HDB/ HDA	3-2/ 1-0	Поле задания поведения сигнала PWMx_B/PWMx_A в случае сбоя (аварии). (Источник сбоя определяется регистром HDSEL)
		00b Зарезервировано
		01b Переключается в состояние единицы
		10b Переключается в состояние нуля
		11b Остается без изменений
–	31-13, 11-9, 7-4	Зарезервировано

HDEINT – регистр маски прерывания порогового выключателя

Смещение: + 80h

Сброс: 0h




Поле	Биты	Описание
OST	2	Бит разрешения генерации прерывания в однократном режиме
		0 Запрещено
		1 Разрешено
CBC	1	Бит разрешения генерации прерывания в циклическом режиме
		0 Запрещено
		1 Разрешено
–	31-3, 0	Зарезервировано

HDFLG – регистр флагов прерывания порогового выключателя

Смещение: + 84h

Сброс: 0h




Поле	Биты	Описание
OST	2	Флаг прерывания в однократном режиме. Примечание – При этом действие на выходе продолжается вплоть до обнуления счетчика таймера, если сигнал аварии не перестал быть активным к этому моменту. Если флаг сброшен, а источник сигнала аварии остался, флаг установится снова
CBC	1	Флаг прерывания в циклическом режиме. Примечание – При этом действие на выходе продолжается вплоть до обнуления счетчика таймера, если сигнал аварии не перестал быть активным к этому моменту. Если флаг сброшен, а источник сигнала аварии остался, флаг установится снова
INT	0	Флаг внешнего прерывания PLIC. Если флаг был сброшен, а один из флагов CBC или OST установлен, флаг INT установится снова
–	31-3	Зарезервировано

HDCLR – регистр сброса флагов порогового выключателя

Смещение: + 88h

Сброс: 0h




Поле	Бит	Описание
OST	2	Бит сброса флага прерывания в однократном режиме
CBC	1	Бит сброса флага прерывания в циклическом режиме
INT	0	Бит сброса флага внешнего прерывания PLIC
–	31-3	Зарезервировано

Примечание – Запись единицы в бит регистра сбрасывает соответствующий бит в регистре HDFLG

HDFRC – регистр программной активации порогового выключателя

Смещение: + 8Ch

Сброс: 0h




Поле	Бит	Описание
OST	2	Бит активации порогового выключателя в однократном режиме обработки аварии
		0 Нет действий
		1 Запись единицы активирует выключатель и устанавливает флаг OST в регистре HDFLG
CBC	1	Бит активации порогового выключателя в циклическом режиме обработки аварии
		0 Нет действий
		1 Запись единицы активирует выключатель и устанавливает флаг CBC в регистре HDFLG
–	31-3, 0	Зарезервировано

HDINTCLR – регистр сброса прерывания порогового выключателя

Смещение: + 90h

Сброс: 0h




Поле	Биты	Описание
INT	0	Бит сброса прерывания. Сброс запроса на прерывание должен производиться программой обработки прерывания, во избежание повторного запуска обработчика
–	31-1	Зарезервировано

TZINTCLR – регистр сброса прерывания детектора событий аварии

Смещение: + 94h

Сброс: 0h




Примечание – Назначение и функционирование аналогично регистру HDINTCLR.

INTCLR – регистр сброса прерывания таймера блока ШИМ

Смещение: + 98h

Сброс: 0h



Примечание – Назначение и функционирование аналогично регистру HDINTCLR.

А.8 Регистры блока АЦП

Базовый адрес: 4002_0000h

Смещение:

+ 040h (SEQ0)	Регистры секвенсора 0
+ 07Ch (SEQ1)	Регистры секвенсора 1
+ 400h (DC0)	Регистры цифрового компаратора 0
+ 40Ch (DC1)	Регистры цифрового компаратора 1
+ 418h (DC2)	Регистры цифрового компаратора 2
+ 424h (DC3)	Регистры цифрового компаратора 3
+ 540h (ACTL)	Массив регистров настройки АЦП
+ 580h (CHCTL)	Массив регистров настройки каналов
+680h (CHDELAY)	Массив регистров настройки количества дополнительных циклов для каждого канала

Мнемоника: SEQs;
DCd


Примечание –

- s – номер секвенсора 0 – 1;
- d – номер по порядку цифрового компаратора от 0 до 7;
- n – номер канала АЦП от 0 до 4

SEQEN – регистр включения секвенсоров

Смещение: + 00h

Сброс: 0000_0000h




Поле	Биты	Описание
SEQENs	1-0	Бит разрешения работы секвенсора s
		0 Запрещено
		1 Разрешено
–	31-2	Зарезервировано

SEQSYNC – регистр программной синхронизации секвенсоров

Смещение: 04h

Сброс: 0000_0000h




Поле	Биты	Описание
GSYNC	31	Бит запуска секвенсоров. Запись единицы запускает секвенсоры, работа которых разрешена и для которых установлены биты SYNCs
SYNCs	1-0	Бит разрешения запуска секвенсора s
		0 Запрещено
		1 Разрешено (если установлен бит SEQENs в регистре SEQEN)
–	30-2	Зарезервировано

FSTAT – регистр флагов буферов результатов и блока DMA

Смещение: 08h

Сброс: 0000_0000h




Поле	Биты	Описание
DOVs	17-16	Флаг ошибки DMA
		0 Нет ошибки
		1 При наличии обрабатываемого запроса DMA от секвенсора s, пришел еще один запрос, который не может быть обработан
		Флаг сбрасывается записью единицы
UNs	9-8	Флаг пустоты буфера секвенсора s
		0 Буфер не пуст
		1 Буфер пуст
		Флаг может быть сброшен программно записью единицы
OVs	1-0	Флаг заполнения буфера секвенсора s
		0 В буфере есть как минимум одна свободная ячейка
		1 Буфер заполнен. Все последующие записи в буфер блокируются до появления как минимум одной свободной ячейки
		Флаг сбрасывается записью единицы
–	31-18, 15-10, 7-2	Зарезервировано

BSTAT – регистр флагов занятости

Смещение: 0Ch

Сброс: 0000_0000h




Поле	Биты	Описание
ADCBUSY	16	Флаг занятости модуля АЦП
		0 АЦП выключен или в режиме ожидания запроса
		1 АЦП проводит измерения по активным запросам
SEQBUSYs	1-0	Флаг занятости секвенсора s
		0 Секвенсор выключен или в режиме ожидания сигнала запуска
		1 Секвенсор производит запуск/перезапуск или выполняет задержку перезапуска
–	31-17, 15-2	Зарезервировано

DCTRIG – регистр сброса флагов выходных триггеров компараторов

Смещение: 10h

Сброс: 0000_0000h




Поле	Биты	Описание
TOSd	3-0	Флаг состояния выходного триггера компаратора d
		0 Триггер не сработал
		1 Триггер сработал
		Флаг сбрасывается записью единицы
–	31-4	Зарезервировано

DCEV – регистр сброса флагов компараторов

Смещение: 14h

Сброс: 0000_0000h




Поле	Биты	Описание
DCEVd	3-0	Флаг события сравнения компаратора d
		0 Сравнение не выполнялось
		1 Сравнение выполнялось
		Флаг сбрасывается записью единицы
–	31-4	Зарезервировано

ICNT – регистр настройки режима сброса счетчика прерываний

Смещение: 18h

Сброс: 0000_0000h




Поле	Биты	Описание
ICNTs	1-0	Бит выбора режима сброса счетчика, используемого для генерации прерываний секвенсора s
		0 Счетчик будет сбрасываться по запуску секвенсора
		1 Запрет сброса счетчика по запуску секвенсора
–	31-2	Зарезервировано

EMUX – регистр выбора событий запуска секвенсоров

Смещение: 1Ch

Сброс: 0000_0000h




Поле	Биты	Описание
EMs	3-0	Поле выбора события для запуска секвенсора s
		0h Установка бита GSYNC в регистре SEQSYNC
		1h Сигнал от GPIOA
		2h Сигнал от GPIOB
		3h Сигнал от блока TMR0
		4h Сигнал от блока TMR1
		5h Сигнал от блока TMR2
		6h Сигнал от блока TMR3
		7h Сигнал от блока PWM0 канал A
		8h Сигнал от блока PWM0 канал B
		9h Сигнал от блока PWM1 канал A
		Ah Сигнал от блока PWM1 канал B
		Bh Сигнал от блока PWM2 канал A
		Ch Сигнал от блока PWM2 канал B
		Fh Циклическая работа. Активируется после установки бита GSYNC в регистре SEQSYNC
		Dh-Eh Зарезервировано
–	31–8	Зарезервировано

RIS – регистр флагов немаскированных прерываний

Смещение: 20h

Сброс: 0000_0000h




Поле	Биты	Описание
DCRISd	11-8	Флаг прерывания компаратора d
		0 Нет прерывания или флаг сброшен
		1 Поступил запрос на прерывание
SEQRISs	1-0	Флаг прерывания секвенсора s
		0 Нет действий
		1 Запрос секвенсора завершился и счетчик прерываний досчитал до значения ICNT регистра SCCTL
–	31-12, 7-2	Зарезервировано

IM – регистр маски прерываний

Смещение: 24h

Сброс: 0000_0000h




Поле	Биты	Описание
DCIMd	11-8	Маска прерывания компаратора d
		0 Маскировано
		1 Разрешено
SEQIMs	1-0	Маска прерывания секвенсора s
		0 Маскировано
		1 Разрешено
–	31-12, 7-2	Зарезервировано

MIS – регистр флагов маскированных прерываний

Смещение: 28h

Сброс: 0000_0000h




Поле	Биты	Описание
DCMISd	11-8	Флаг маскированного прерывания компаратора d
		0 Нет прерывания или флаг сброшен
		1 Поступил запрос на прерывание
SEQMISs	1-0	Флаг маскированного прерывания секвенсора s
		0 Нет действий
		1 Запрос секвенсора завершился и счетчик прерываний досчитал до значения ICNT регистра SCCTL
–	31-12, 7-2	Зарезервировано

IC – регистр сброса флагов прерываний

Смещение: 2Ch

Сброс: 0000_0000h




Поле	Биты	Описание
DCICd	11-8	Сброс маскированного и немаскированного флага прерывания компаратора d
		0 Нет действий
		1 Сброс флагов
SEQICs	1-0	Сброс маскированного и немаскированного флага прерывания секвенсора s
		0 Нет действий
		1 Сброс флагов
–	31-12, 7-2	Зарезервировано

SRQSEL – регистр выбора каналов для запросов секвенсора

Смещение: SEQs + 00h

Сброс: 0000_0000h




Поле	Биты	Описание
RQi	30-28, 26-24, 22-20, 18-16, 14-12, 10-8, 6-4, 2-0	Номер канала АЦП для запроса i (i от 0 до 4) секвенсора s. Допустимые значения 0 – 4
–	31, 27, 23, 19, 15, 11, 7, 3	Зарезервировано

SRQCTL – регистр управления очередью запросов секвенсора

Смещение: SEQs + 18h

Сброс: 0000_0000h




Поле	Биты	Описание
QAVGVAL	11-9	Поле задания количества опросов для усреднения сканированием
		000 Зарезервировано
		001 2
		010 4
		011 8
		100 16
		101 32
		110 64
		111 Зарезервировано
QAVGEN	8	Бит управления режимом усреднения сканированием
		0 Усреднение сканированием очереди запросов отключено
		1 Усреднение сканированием очереди запросов включено
RQMAX	2-0	Поле задания «глубины» очереди запросов секвенсора s (номер последнего элемента)
–	31-12, 7-3	Зарезервировано

SRQSTAT – регистр статуса очереди запросов секвенсора

Смещение: SEQs + 1Ch

Сброс: 00000000h




Поле	Биты	Описание
RQBUSY	8	Флаг активного запроса секвенсора
		0 Текущий запрос неактивен
		1 Запрос на измерение выставлен и находится в состоянии обработки или ожидания
RQPTR	2-0	Номер текущего запроса в очереди
–	31-9, 7-3	Зарезервировано

SDMACTL – регистр управления запросами DMA секвенсора

Смещение: SEQs + 20h

Сброс: 0000_0000h




Поле	Биты	Описание
WMARK	10-8	Поле задания количества результатов измерений, записанных в буфер секвенсора, по достижении которого вызывается DMA
		000 Зарезервировано
		001 Одна запись в буфер
		010 2
		011 4
		100 8
		101 16
		110 32
		111 Зарезервировано
DMAEN	0	Бит разрешения использования блока DMA
		0 Запрещено
		1 Разрешено
–	31-11, 7-1	Зарезервировано

SCCTL – регистр управления счетчиками прерывания и перезапуска секвенсора

Смещение: SEQs + 24h

Сброс: 0000_0000h




Поле	Биты	Описание
ICNT	23-16	Цикличность прерываний. Поле задания количества запросов секвенсором s модуля АЦП, по достижении которого генерируется прерывание. Значение 00h означает выставление прерывания по каждому запросу модуля АЦП, значение FFh – каждые 256 запросов
RAVGEN	8	Бит разрешения режима усреднения результатов по перезапускам
		0 Запрещено
		1 Разрешено
		Примечание – Для корректной работы этого режима поле RCNT регистра SCCTL должно содержать любое значение, соответствующее $2^p - 1$, где $p = 1, \dots, 8$
RCNT	7-0	Количество перезапусков очереди запросов секвенсора s. Поле задания количества перезапусков очереди запросов секвенсора s после его запуска по событию. Значение 00h соответствует режиму без перезапусков, значение 01h – один перезапуск, FFh – 255 перезапусков
–	31-24, 15-9	Зарезервировано

SCVAL – регистр состояния счетчиков прерывания и перезапуска секвенсора

Смещение: SEQs + 28h

Сброс: 0000_0000h




Поле	Биты	Описание
ICLR	24	Бит сброса счетчика запросов для генерации прерывания
		0 Нет действий
		1 Сброс счетчика ICNT
ICNT	23-16	Текущее состояние счетчика запросов, используемого для генерации прерываний
RCNT	7-0	Текущее количество совершенных перезапусков
–	31-25, 15-8	Зарезервировано

SDC – регистр выбора компаратора секвенсором

Смещение: SEQs + 2Ch

Сброс: 0000_0000h




Поле	Биты	Описание
DCd	3-0	Бит разрешения работы компаратора d секвенсором
		0 Запрещено
		1 Разрешено
–	31-4	Зарезервировано

SRTMR – регистр задержки перезапусков секвенсора

Смещение: SEQs + 30h

Сброс: 0000_0000h




Поле	Биты	Описание
NOWAIT	31	Бит управления теневой загрузкой значения задержки перезапуска
		0 Значение обновится по ближайшему событию запуска секвенсора
		1 Значение обновится по ближайшему событию перезапуска
VAL	23-0	Поле задания задержки перезапуска очереди секвенсора. Значение 000000h задает немедленный перезапуск (если он включен)
–	30-24	Зарезервировано

SFLOAD – регистр загрузки буфера секвенсора

Смещение: SEQs + 34h

Сброс: 0000_0000h




Поле	Биты	Описание
VAL	5-0	Значение количества результатов измерений, сохраненных в буфере секвенсора
–	31-6	Зарезервировано

SFIFO – регистр результата измерения секвенсора

Смещение: SEQs + 38h

Сброс: 0000_0000h




Поле	Биты	Описание
DATA	11-0	Результат измерения. Чтение поля DATA возвращает результат измерения из буфера секвенсора
–	31-12	Зарезервировано

DCTL – регистр управления компаратора

Смещение: DCd + 00h

Сброс: 0000_0000h



Поле	Биты	Описание
HWTCLR	28	Управление аппаратным сбросом выходного триггера компаратора
		0 Сброс происходит через флаги DCTRIG
		1 Сброс происходит аппаратно при первом отрицательном сравнении
SRC	24	Выбор источника значения для сравнения
		0 Окончание измерения АЦП
		1 Запись результата в FIFO секвенсором
CHNL	18-16	Номер канала. Поле выбирает канал, результат измерения которого будет передан на компаратор
CTE	12	Бит разрешения срабатывания выходного триггера компаратора
		0 Запрещено
		1 Разрешено


Поле	Биты	Описание
------	------	----------

СТС	11-10	Поле задания условия срабатывания выходного триггера. Если для значения, полученного в результате измерения, выполняется условие, то состояние триггера единица, в противном случае – ноль	
		00	Измерение $\leq$ CMPL
		01	CMPL $\leq$ Измерение $\leq$ CMPH
		10	CMPH $\leq$ Измерение
		11	Зарезервировано
		Параметры CMPL и CMPH задаются в регистре DCMР	
СТМ	9-8	Поле задания режима срабатывания выходного триггера	
		00	Многократный
		01	Однократный
		10	Многократный с гистерезисом
		11	Однократный с гистерезисом
СІЕ	4	Бит разрешения прерывания компаратора	
		0	Запрещено
		1	Разрешено. Прерывание генерируется каждый раз при одновременном выполнении условий СІС и СІМ
СІС	3-2	Поле задания условия генерирования прерывания	
		00	Измерение $\leq$ CMPL
		01	CMPL $\leq$ Измерение $\leq$ CMPH
		10	CMPH $\leq$ Измерение
		11	Зарезервировано
СІМ	1-0	Поле задания режима генерирования прерывания	
		00	Многократный
		01	Однократный
		10	Многократный с гистерезисом
		11	Однократный с гистерезисом
–	31-29, 27-25, 23-19, 15-13, 7-5	Зарезервировано	

DCMP – регистр диапазона компаратора

Смещение: DCd + 04h

Сброс: 0000_0000h




Поле	Биты	Описание
CMPH	27-16	Поле значения верхнего порога диапазона измерений
CMPL	11-0	Поле значения нижнего порога диапазона измерений
–	31-28, 15-12	Зарезервировано

Примечание – Всегда должно выполняться условие $CMPL \leq CMPH$.

DDATA – регистр результата измерения компаратора

Смещение: DCd + 08h

Сброс: 0000_0000h




Поле	Биты	Описание
VAL	11-0	Значение результата измерения, которое последним использовалось компаратором при проверке на соответствие условиям CTC и CTM (см. регистр DCTL)
–	31-12	Зарезервировано

ACCTL – регистр управления модулем АЦП

Смещение: + 540h

Сброс: 0000_3000h




Поле	Биты	Описание
CALOUT	30-24	Поправочное значение, полученное в результате калибровки. Диапазон значений от -64 до 63, величина в дополнительном коде
CALIN	22-16	Поправочное значение для ручного занесения в схему калибровки с помощью бита CALLOAD. Диапазон значений от -64 до 63, величина вносится в дополнительный код
DISLVL	13	Отключение регуляторов уровня. По умолчанию данный бит установлен для развязки питания и уменьшения энергопотребления блока АЦП. При работе необходимо сбросить
RANGELDO	12	Выбор поддиапазона напряжения LDO. Рекомендуется работа в поддиапазоне 1
	0	поддиапазон от 0,81 В до 1,0 В
	1	поддиапазон от 1,0 В до 1,32 В
CALBUSY	11	Флаг активности процедуры калибровки. Сбрасывается автоматически
	0	Калибровка не проводится
	1	Проводится калибровка
CALSTART	10	Старт проведения схемы внутренней калибровки АЦП
	0	Нет реакции
	1	Старт калибровки
CALLOAD	9	Внесение значения поля CALIN во внутреннюю схему калибровки
	0	Нет реакции
	1	Загрузка значения
CALEN	8	Включение схемы внутренней калибровки
	0	Выключено
	1	Включено
SELRES	5-4	Выбор разрядности результата модуля АЦП
	00b	6 бит
	01b	8 бит
	10b	10 бит
	11b	12 бит

Поле	Биты	Описание
ADCSTART	3	Запуск АЦП. Запускается процедура инициализации, которая завершается установкой ADCRDY
		0 Модуль АЦП не запущен
		1 Модуль АЦП запущен
ADCENLDO	2	Включение LDO АЦП
ADCRDY	1	Флаг готовности АЦП к проведению измерений
		0 АЦП выключен (ADCEN=0) либо в состоянии инициализации
		1 АЦП включен и готов к преобразованиям
ADCEN	0	Включение АЦП
–	31, 23, 15-14, 7-6	Зарезервировано

CHCTL – массив регистров настройки каналов

Смещение: CHCTL + (4*n)h


Сброс: 0000_0000h



Поле	Биты	Описание
PRIORITY	28	Бит задания приоритета канала
		0 Канал имеет стандартный приоритет
		1 Канал имеет повышенный приоритет
GAINTRIM	24-16	Поле задания коэффициента для коррекции усиления. Диапазон значений от -256 до 255 в 12-разрядном режиме, величина вносится в дополнительном коде: 100h соответствует -256, 000h – 0, 0FFh – 255. При других разрядностях результата диапазон сужается – подробнее в таблице 18.2.
OFFTRIM	8-0	Поле задания коэффициента для коррекции смещения нуля. Диапазон значений от -256 до 255 в 12-разрядном режиме, величина вносится в дополнительном коде: 100h соответствует -256, 000h – 0, 0FFh – 255. При других разрядностях результата диапазон сужается – подробнее в таблице 18.2.
–	31-29, 27-25, 15-9	Зарезервировано

CHDELAY – массив регистров настройки количества дополнительных циклов для каждого канала

Смещение: CHDELAY + (4*n)h
Сброс: 0000_0000h



Поле	Биты	Описание
DELAY	15-0	Поле задания количества дополнительных циклов (время, на которое канал измерения подключается к внутренней зарядной емкости АЦП) для канала n
—	31-16	Зарезервировано


A.9 Регистры блоков захвата/сравнения CAP

Базовый адрес:	5000_9000h	Регистры блока захвата 0
	5000_A000h	Регистры блока захвата 1
	5000_B000h	Регистры блока захвата 2

TSCTR – регистр счетчика таймера

Смещение: + 00h

Сброс: 0h




Поле	Биты	Описание
VAL	31-0	Запись задает начальное значение таймера. Чтение возвращает текущее значение таймера

CTRPHS – регистр отложенной загрузки таймера

Смещение: + 04h

Сброс: 0h




Поле	Биты	Описание
VAL	31-0	Значение из регистра загружается в таймер по событиям SYNCI или под управлением процессора. Регистр используется для синхронизации с другими блоками CAP/PWM

CAPREG0 – регистр захвата 0

Смещение: + 08h

Сброс: 0h




Поле	Биты	Описание
VAL	31-0	Регистр используется только в режиме захвата и содержит значение таймера, сохраненное по событию EV0

PRD – регистр периода

Смещение: + 08h

Сброс: 0h




Поле	Биты	Описание
VAL	31-0	Регистр используется только в режиме APWM и содержит значение периода генерации. Величина может быть обновлена из регистра отложенной загрузки PRDSHDW

CAPREG1 – регистр захвата 1

Смещение: + 0Ch

Сброс: 0h




Поле	Биты	Описание
VAL	31-0	Регистр используется только в режиме захвата и содержит значение таймера, сохраненное по событию EV1

CMR – регистр сравнения

Смещение: + 0Ch

Сброс: 0h




Поле	Биты	Описание
VAL	31-0	Регистр используется только в режиме APWM и содержит значение сравнения. Величина может быть обновлена из регистра отложенной загрузки CMPSHDW

CAPREG2 – регистр захвата 2

Смещение: + 10h

Сброс: 0h




Поле	Биты	Описание
VAL	31-0	Регистр используется только в режиме захвата и содержит значение таймера, сохраненное по событию EV2

PRDSHDW – регистр отложенной загрузки периода

Смещение: + 10h

Сброс: 0h




Поле	Биты	Описание
VAL	31-0	Регистр используется только в режиме APWM и содержит значение отложенной загрузки периода. По событию CTR = PRD значение будет перенесено в регистр PRD

CAPREG3 – регистр захвата 3

Смещение: + 14h

Сброс: 0h




Поле	Биты	Описание
VAL	31-0	Регистр используется только в режиме захвата и содержит значение таймера, сохраненное по событию EV3

CMPSHDW – регистр отложенной загрузки сравнения

Смещение: + 14h

Сброс: 0h




Поле	Биты	Описание
VAL	31-0	Регистр используется только в режиме APWM и содержит значение отложенной загрузки сравнения. По событию CTR = PRD значение будет перенесено в регистр CMP

ECCTL0 – регистр контроля 0

Смещение: + 28h

Сброс: 0h




Поле	Биты	Описание	
FREESOFT	15-14	Управление остановкой таймера в режиме отладки	
		00b	Моментальная остановка таймера
		01b	Остановка таймера по переполнению
		10b, 11b	Таймер не останавливается
PRESCALE	13-9	Предварительный делитель. Если записано значение 00h – делитель выключен	
CAPLDEN	8	Бит разрешения захвата регистрами CAP0 – CAP3	
		0	Запрещено
		1	Разрешено
CTRRSTn	7, 5, 3, 1	Бит сброса таймера после события n (n от 0 до 3)	
		0	Нет действий
		1	Сброс таймера после события n
CAPnPOL	6, 4, 2, 0	Бит выбора фронта захвата события n (n от 0 до 3)	
		0	Захват по переднему фронту
		1	Захват по заднему фронту
–	31-16	Зарезервировано	

ECCTL1 – регистр контроля 1

Смещение: + 2Ch

Сброс: 0h




Поле	Биты	Описание
APWMPOL	10	Бит задания активного уровня в режиме APWM
		0 Высокий
		1 Низкий
CAPAPWM	9	Бит выбора режима
		0 Работа в режиме захвата. Блокирование сброса таймера по событию CTR=PRD. Блокирование отложенной загрузки PRD, CMP. Разрешение захвата CAP0–CAP3. Внешний порт работает на вход.
		1 Работа в режиме APWM. Разрешение сброса таймера по CTR = PRD. Разрешение теневой загрузки PRD, CMP. Блокирование захвата CAP0–CAP3. Внешний порт работает на выход
SWSYNC	8	Межблочная синхронизация таймеров
		0 Нет действий
		1 Запись единицы: - загружает значение таймера из отложенного регистра при условии, что установлен бит SYNCIEN; - генерирует выходной сигнал синхронизации SYNCO при условии, что в поле SYNC OSEL записано 00b.
		Примечание – В режиме APWM синхронизация также происходит автоматически по событию CTR = PRD.
SYNC OSEL	7-6	Выбор источника выходного синхросигнала SYNCO
		00b Пропуск сигнала синхронизации с SYNCI или SWSYNC
		01b Передача события CTR = PRD в качестве выходного сигнала синхронизации
		10b, 11b Запрет выходного сигнала синхронизации
SYNCIEN	5	Бит разрешения синхронизации
		0 Запрещено
		1 Разрешено
TSCTRSTOP	4	Бит управления работой таймера
		0 Остановлен
		1 Запущен
REARM	3	Запись единицы запускает следующую последовательность действий: сброс управляющего контроллера, разрешение работы управляющего контроллера и загрузку регистров захвата

Поле	Биты	Описание
STOPWRAP	2-1	Значение компаратора остановки в режимах захвата
		00 Останов при значении счетчика 00
		01 Останов при значении счетчика 01
		10 Останов при значении счетчика 10
		11 Останов при значении счетчика 11
		Примечание – Остановка управляющего контроллера приводит также к блокировке загрузки регистров захвата.
CONTOST	0	Режим работы захвата
		0 Циклический
		1 Однократный
–	31-16	

ECEINT – регистр маски прерываний

Смещение: + 30h

Сброс: 0h




Поле	Биты	Описание
CTRCMP	7	Бит разрешения генерации прерывания по событию CTR = CMP
CTRPRD	6	Бит разрешения генерации прерывания по событию CTR = PRD
CTROVF	5	Бит разрешения генерации прерывания по событию CTROVF
CEVTn	4-1	Бит разрешения генерации прерывания по событию CEVTn (n от 0 до 3)
–	31-8, 0	Зарезервировано

Примечание – Установленный бит разрешает прерывание, сброшенный – запрещает

ECFLG –регистр статуса прерываний

Смещение: + 34h

Сброс: 0h




Поле	Биты	Описание
CTRCMP	7	Флаг прерывания по событию CTR = CMP
		0 Событие не произошло
		1 Событие произошло
CTRPRD	6	Флаг прерывания по событию CTR = PRD
		0 Событие не произошло
		1 Событие произошло
CTROVF	5	Флаг прерывания по событию CTROVF
		0 Событие не произошло
		1 Событие произошло
CEVTn	4-1	Флаг прерывания по событию CEVTn (n от 0 до 3)
		0 Событие не произошло
		1 Событие произошло
INT	0	Флаг прерывания
–	31-8	Зарезервировано

Примечание – Все флаги сбрасываются записью единиц в биты регистра ECCLR.

ECCLR – регистр сброса прерываний

Смещение: + 38h

Сброс: 0h




Поле	Биты	Описание
CTRCMP	7	Запись единицы сбрасывает флаг прерывания по событию CTR = CMP
CTRPRD	6	Запись единицы сбрасывает флаг прерывания по событию CTR = PRD
CTROVF	5	Запись единицы сбрасывает флаг прерывания по событию CTROVF
CEVTn	4-1	Запись единицы сбрасывает флаг прерывания по событию CEVTn (n от 0 до 3)
INT	0	Запись единицы сбрасывает флаг прерывания
–	31-8	Зарезервировано

ECFRC – регистр программных прерываний

Смещение: + 3Ch

Сброс: 0h




Поле	Биты	Описание
CTRCMP	7	Запись единицы генерирует прерывание по событию CTR = CMP
CTRPRD	6	Запись единицы генерирует прерывание по событию CTR = PRD
CTROVF	5	Запись единицы генерирует прерывание по событию CTROVF
CEVTn	4-1	Запись единицы генерирует прерывание по событию CEVTn
–	31-8, 0	Зарезервировано

PEINT – регистр активного прерывания

Смещение: + 40h

Сброс: 0h




Поле	Биты	Описание
PEINT	0	Флаг активного прерывания. Устанавливается при возникновении прерывания блока. Сбрасывается только программно, записью единицы
–	31-1	Зарезервировано

DMATXREQ – регистр маски запросов к DMA на передачу данных

Смещение: + 44h

Сброс: 0h




Поле	Биты	Описание
CTRCMP	7	Бит разрешения генерации запроса к DMA по событию CTR = CMP
CTRPRD	6	Бит разрешения генерации запроса к DMA по событию CTR = PRD
CTROVF	5	Бит разрешения генерации запроса к DMA по событию CTROVF
CEVTn	4-1	Бит разрешения генерации запроса к DMA по событию CEVTn (n от 0 до 3)
FRC	0	Бит программной генерации запроса к DMA
–	31-8	Зарезервировано

Примечание – Установленный бит разрешает генерацию запроса, сброшенный – запрещает

DMARXREQ – регистр маски запросов к DMA на прием данных

Смещение: + 48h

Сброс: 0h



Поле	Биты	Описание
CTRCMP	7	Бит разрешения генерации запроса к DMA по событию CTR = CMP
CTRPRD	6	Бит разрешения генерации запроса к DMA по событию CTR = PRD
CTROVF	5	Бит разрешения генерации запроса к DMA по событию CTROVF
CEVTn	4-1	Бит разрешения генерации запроса к DMA по событию CEVTn (n от 0 до 3)
FRC	0	Бит программной генерации запроса к DMA
–	31-8	Зарезервировано

Примечание – Установленный бит разрешает генерацию запроса, сброшенный – запрещает

A.10 Регистры модуля квадратурного декодера QEP


Базовый адрес: 5000_8000h

Регистры квадратурного декодера

QPOSCNT – регистр счета счетчика позиции

Смещение: + 00h

Сброс: 0h




Поле	Биты	Описание
VAL	31-0	Значение счета счетчика позиции

QPOSINIT – регистр инициализации счетчика позиции

Смещение: + 04h

Сброс: 0h




Поле	Биты	Описание
VAL	31-0	Значение инициализации счетчика позиции

QPOSMAX – регистр максимального значения счетчика позиции

Смещение: + 08h

Сброс: 0h




Поле	Биты	Описание
VAL	31-0	Значение максимального значения счетчика позиции

QPOSCMP – регистр сравнения счетчика позиции

Смещение: + 0Ch

Сброс: 0h




Поле	Биты	Описание
VAL	31-0	Значение сравнения счетчика позиции

QPOSILAT – регистр хранения позиции по индексации

Смещение: + 10h

Сброс: 0h




Поле	Биты	Описание
VAL	31-0	Значение хранения позиции по индексации

QPOSSLAT – регистр хранения позиции по стробу

Смещение: + 14h

Сброс: 0h




Поле	Биты	Описание
VAL	31-0	Значение хранения позиции по стробу

QPOSLAT – регистр хранения позиции по таймеру временных отсчетов

Смещение: + 18h

Сброс: 0h




Поле	Биты	Описание
VAL	31-0	Значение хранения позиции по таймеру временных отсчетов

QUTMR – регистр таймера временных отсчетов

Смещение: + 1Ch

Сброс: 0h




Поле	Биты	Описание
VAL	31-0	Значение таймера временных отсчетов

QUPRD – регистр длительности счета таймера временных отсчетов

Смещение: + 20h

Сброс: 0h




Поле	Биты	Описание
VAL	31-0	Значение длительности счета таймера временных отсчетов

QWDTMR – регистр счета сторожевого таймера

Смещение: + 24h

Сброс: 0h




Поле	Биты	Описание
VAL	31-0	Значение счета сторожевого таймера

QWDPRD – регистр длительности счета сторожевого таймера

Смещение: + 28h

Сброс: 0h




Поле	Биты	Описание
VAL	31-0	Значение длительности счета сторожевого таймера

QDECCTL – регистр управления входами

Смещение: + 2Ch

Сброс: 0h




Поле	Биты	Описание
QSRC	15-14	Режим работы
		00 Квадратурный
		01 Счета/направления
		10 Счет вверх (QCLK = xCLK, QDIR = 1)
		11 Счет вниз (QCLK = xCLK, QDIR = 0)
SOEN	13	Бит разрешения выдачи выходного сигнала компаратора
		0 Запрещено
		1 Разрешено
SPSEL	12	Бит выбора вывода для выдачи выходного сигнала компаратора
		0 Стробирующий вывод
		1 Индексный вывод
XCR	11	Бит выбора фронта квадратурного входа
		0 Передний фронт
		1 Передний и задний фронты
SWAP	10	Бит обмена входов QEPx_A и QEPx_B
		0 Нет действий
		1 Входы QEPx_A и QEPx_B меняются местами
IGATE	9	Бит включения стробирования входного сигнала индексации
QAP	8	Бит включения инвертирования входного сигнала с QEPx_A
QBP	7	Бит включения инвертирования входного сигнала с QEPx_B
QIP	6	Бит включения инвертирования входного сигнала с QEPx_I
QSP	5	Бит включения инвертирования входного сигнала с QEPx_S
–	31-16, 4-0	Зарезервировано

Примечание – Для битов с 9 по 5 справедливо: 0 – выключено, 1 – включено.

QEPCTL – регистр управления квадратурного декодера

Смещение: + 30h

Сброс: 0h




Поле	Биты	Описание
FREESOFT	15-14	Поле управления счетчиками QPOSCNT, QWDTMR, QUTMR, QCTMR в режиме отладки
		00 Принудительная блокировка счета
		01 Счет до переполнения
		10, 11 Разблокирование счета
PCRM	13-12	Поле задания события для сброса счетчика позиции
		00 Событие индексации
		01 Достижение максимальной позиции
		10 Первое событие индексации
SEI	11-10	Поле задания события стробирования для инициализации счетчика позиции (QPOSCNT = QPOSINIT)
		00, 01 Работа без инициализации
		10 Передний фронт сигнала QEPx_S
		11 Передний фронт QEPx_S при вращении по часовой стрелке или задний фронт QEPx_S при вращении против часовой стрелки
IEI	9-8	Поле задания события индексации для инициализации счетчика позиции (QPOSCNT = QPOSINIT)
		00, 01 Работа без инициализации
		10 По переднему фронту сигнала QEPx_I
		11 По заднему фронту сигнала QEPx_I
SWI	7	Бит программной инициализации счетчика позиции. Не сбрасывается аппаратно
		0 Нет действий
		1 Запись единицы загружает счетчик позиции QPOSCNT значением QPOSINIT
SEL	6	Бит задания события стробирования для сохранения значения счетчика позиции (QPOSSLAT = POSCNT)
		0 По переднему фронту QEPx_S
		1 По переднему фронту QEPx_S при вращении по часовой стрелке или по заднему фронту QEPx_S при вращении против часовой стрелки

Поле	Биты	Описание
IEL	5-4	Поле задания события индексации для сохранения значения счетчика позиции (QPOSILAT = POSCNT)
		00 Без сохранения
		01 По переднему фронту сигнала индексации
		10 По заднему фронту сигнала индексации
		11 По маркеру индексации
QPEN	3	Бит разрешения работы счетчика позиции
		0 Запись нуля останавливает счетчик и сбрасывает его
		1 Работа разрешена
QCLM	2	Бит задания события сохранения значения регистров модуля захвата
		0 По чтению QPOSCNT регистры QCTMR и QCPRD сохраняются в регистры QCTMRLAT и QCPRDLAT соответственно.
		1 По окончании временного отсчета регистры QPOSCNT, QCTMR и QCPRD сохраняются в регистры QPOSLAT, QCTMRLAT и QCPRDLAT соответственно
UTE	1	Бит разрешения работы таймера временных отсчетов
		0 Запрещено
		1 Разрешено
WDE	0	Бит разрешения работы сторожевого таймера
		0 Запрещено
		1 Разрешено
–	31-16	Зарезервировано

QCAPCTL – регистр управления захватом

Смещение: + 34h

Сброс: 0h




Поле	Биты	Описание
EP SLD	16	Бит включения улучшенного режима теневой загрузки UPPS/CCPS
		0 Запрещено
		1 Разрешено
CEN	15	Бит разрешения работы модуля захвата времени
		0 Запрещено
		1 Разрешено
SELEVENT	7	Бит сброса таймера
		0 По деленному квадратурному событию
		1 По получении сигнала PCSOUT от компаратора
CCPS	6-4	Поле задания делителя системного такта
		000 Нет деления
		001 1/2
		010 1/4
		011 1/8
		100 1/16
		101 1/32
		110 1/64
		111 1/128
UPPS	3-0	Поле задания делителя квадратурного сигнала
		0h Нет деления
		1h 1/2
		2h 1/4
		3h 1/8
		4h 1/16
		5h 1/32
		6h 1/64
		7h 1/128
		8h 1/256
		9h 1/512
		Ah 1/1024
		Bh 1/2048
		Ch-Fh Зарезервировано
–	31-17, 14-8	Зарезервировано

QPOSCTL – регистр управления счетчиком позиции

Смещение: + 38h

Сброс: 0h




Поле	Биты	Описание
PCSHDW	15	Бит разрешения режима отложенной загрузки
		0 Запрещено
		1 Разрешено
PCLOAD	14	Бит выбора события загрузки в режиме отложенной записи
		0 Загрузка отложенного значения в активный регистр по событию QPOSCNT = 0
		1 Загрузка по QPOSCNT = QPOSCMP
PCPOL	13	Бит выбора полярности выхода синхронизации
		0 Активная единица
		1 Активный ноль
PCE	12	Бит разрешения работы компаратора
		0 Запрещено
		1 Разрешено
PCSPW	11-0	Поле задания ширины импульса выхода синхронизации
		000h Отсутствие импульса
		001h $2 \times T$
		
		007h $8 \times T$
		
		FFFh $4096 \times T$
		T – период тактового сигнала PCLK
–	31-16	Зарезервировано

QEINT – регистр масок прерываний

Смещение: + 3Ch

Сброс: 0h




Поле	Биты	Описание
UTO	11	Бит разрешения прерывания по срабатыванию таймера временных отсчетов
IEL	10	Бит разрешения прерывания по событию индексации
SEL	9	Бит разрешения прерывания по событию стробирования
PCM	8	Бит разрешения прерывания по срабатыванию компаратора
PCR	7	Бит разрешения прерывания по готовности компаратора к загрузке значения сравнения из отложенного регистра
PCO	6	Бит разрешения прерывания по переполнению счетчиком позиции QPOS MAX при счете вверх
PCU	5	Бит разрешения прерывания по переходу счетчиком позиции через минимальное значение при счете вниз
WTO	4	Бит разрешения прерывания при срабатывании сторожевого таймера
QDC	3	Бит разрешения прерывания при смене направления вращения
QPE	2	Бит разрешения прерывания по ошибке фазы на квадратурном входе
PCE	1	Бит разрешения прерывания счетчика позиции
–	31-12, 0	Зарезервировано

Примечание – Установленный бит разрешает генерирование соответствующего прерывания, сброшенный – запрещает.

QFLG – регистр флагов прерываний

Смещение: + 40h

Сброс: 0h




Поле	Биты	Описание
QFLGLAT	27-16	Защелкивает биты 11-0 регистра QFLG по событию чтения регистра QPOSCNT. Поле доступно только для чтения
UTO	11	Флаг прерывания по срабатыванию таймера временных отсчетов
IEL	10	Флаг прерывания по событию индексации
SEL	9	Флаг прерывания по событию стробирования
PCM	8	Флаг прерывания по срабатыванию компаратора
PCR	7	Флаг прерывания по готовности компаратора к загрузке значения сравнения из отложенного регистра
PCO	6	Флаг прерывания по переполнению счетчиком позиции QPOSMAX при счете вверх
PCU	5	Флаг прерывания по переходу счетчиком позиции через минимальное значение при счете вниз
WTO	4	Флаг прерывания при срабатывании сторожевого таймера
QDC	3	Флаг прерывания при смене направления вращения
QPE	2	Флаг прерывания по ошибке фазы на квадратурном входе
PCE	1	Флаг прерывания ошибки счетчика позиции
INT	0	Флаг выходного прерывания блока квадратурного декодера
–	31-28, 15-12	Зарезервировано

Примечание – Установленный бит является индикатором запроса соответствующего прерывания. Сброс флагов прерываний осуществляется посредством регистра QCLR.

QCLR – регистр сброса флагов прерываний

Смещение: + 44h

Сброс: 0h




Поле	Биты	Описание
UTO	11	Запись единицы сбрасывает флаг прерывания по срабатыванию таймера временных отсчетов
IEL	10	Запись единицы сбрасывает флаг прерывания по событию индексации
SEL	9	Запись единицы сбрасывает флаг прерывания по событию стробирования
PCM	8	Запись единицы сбрасывает флаг прерывания по срабатыванию компаратора
PCR	7	Запись единицы сбрасывает флаг прерывания по готовности компаратора к загрузке значения сравнения из отложенного регистра
PCO	6	Запись единицы сбрасывает флаг прерывания по переполнению счетчиком позиции QPOSMAX при счете вверх
PCU	5	Запись единицы сбрасывает флаг прерывания по переходу счетчиком позиции через минимальное значение при счете вниз
WTO	4	Запись единицы сбрасывает флаг прерывания при срабатывании сторожевого таймера
QDC	3	Запись единицы сбрасывает флаг прерывания при смене направления вращения
QPE	2	Запись единицы сбрасывает флаг прерывания по ошибке фазы на квадратурном входе
PCE	1	Запись единицы сбрасывает флаг прерывания ошибки счетчика позиции
INT	0	Запись единицы сбрасывает флаг выходного прерывания блока квадратурного декодера
–	31-12	Зарезервировано

QFRC – регистр эмуляции прерываний

Смещение: + 48h

Сброс: 0h




Поле	Биты	Описание
UTO	11	Запись единицы сбрасывает флаг прерывания по срабатыванию таймера временных отсчетов
IEL	10	Запись единицы сбрасывает флаг прерывания по событию индексации
SEL	9	Запись единицы сбрасывает флаг прерывания по событию стробирования
PCM	8	Запись единицы сбрасывает флаг прерывания по срабатыванию компаратора
PCR	7	Запись единицы сбрасывает флаг прерывания по готовности компаратора к загрузке значения сравнения из отложенного регистра
PCO	6	Запись единицы сбрасывает флаг прерывания по переполнению счетчиком позиции QPOSMAX при счете вверх
PCU	5	Запись единицы сбрасывает флаг прерывания по переходу счетчиком позиции через минимальное значение при счете вниз
WTO	4	Запись единицы сбрасывает флаг прерывания при срабатывании сторожевого таймера
QDC	3	Запись единицы сбрасывает флаг прерывания при смене направления вращения
QPE	2	Запись единицы сбрасывает флаг прерывания по ошибке фазы на квадратурном входе
PCE	1	Запись единицы сбрасывает флаг прерывания ошибки счетчика позиции
–	31-12, 0	Зарезервировано

QEPSTS – регистр статуса

Смещение: + 4Ch

Сброс: 0h




Поле	Биты	Описание
DCF	8	Флаг изменения направления вращения вала ротора. Сброс записью 1
		0 Направление не изменялось
		1 Произошло изменение направления вращения
UPEVNT	7	Флаг сброса QCTMR и обновления QCPRD. Сброс записью 1
		0 Нет событий
		1 Зафиксировано событие сброса и обновления
FIDF	6	Индикатор направления вращения по событию первого импульса индексации. Только чтение
		0 Против часовой стрелки (счет вниз)
		1 По часовой стрелке (счет вверх)
QDF	5	Флаг направления вращения. Обновляется по каждому событию на входах квадратур. Только чтение
		0 Вращение вала ротора против часовой стрелки
		1 Вращение вала ротора по часовой стрелке
QDLF	4	Флаг направления вращения. Обновляется по каждому сигналу индексации. Только чтение
		0 Вращение вала ротора против часовой стрелки
		1 Вращение вала ротора по часовой стрелке
COEF	3	Флаг ошибки переполнения счетчика QCTMR модуля захвата. Сброс записью 1
		0 Ошибка отсутствует
		1 Произошло переполнение
CDEF	2	Флаг ошибки изменения направления вращения вала ротора между двумя событиями UPEVNT. Сброс записью 1
		0 Ошибка отсутствует
		1 Произошло изменение направления вращения во время измерения
FIMF	1	Флаг приема первого импульса сигнала индексации. Сброс записью 1
		0 Импульсов нет, либо первый импульс уже был принят
		1 Принят первый импульс сигнала индексации
PCEF	0	Флаг ошибки счетчика позиции. Обновляется по каждому сигналу индексации. Только чтение
		0 Во время последнего сигнала индексации ошибки не возникло
		1 Ошибка счетчика позиции
–	31-9	Зарезервировано

QCTMR – регистр таймера блока захвата

Смещение: + 50h

Сброс: 0h




Поле	Биты	Описание
VAL	31-0	Значение таймера блока захвата

QCPRD – регистр длительности измерения блока захвата

Смещение: + 54h

Сброс: 0h




Поле	Биты	Описание
VAL	31-0	Значение длительности измерения блока захвата

QCTMRLAT – регистр хранения таймера блока захвата

Смещение: + 58h

Сброс: 0h




Поле	Биты	Описание
VAL	31-0	Значение хранения таймера блока захвата

QCPRDLAT – регистр хранения длительности измерения блока захвата

Смещение: + 5Ch

Сброс: 0h




Поле	Биты	Описание
VAL	31-0	Значение хранения длительности измерения блока захвата

DMAREQ – регистр управления запросом DMA

Смещение: + 60h

Сброс: 0h




Поле	Биты	Описание
DMARXEN	1	Разрешение генерации запроса DMA на прием данных. Запрос генерируется каждый раз, когда флаг UPEVNT (регистра QEPSTS) переходит из 0 в 1. Если UPEVNT будет оставаться не сброшенным, то запросы генерироваться не будут. При этом, когда происходит чтение QCPRD при DMARXEN = 1, флаг UPEVNT сбрасывается автоматически.
		0 Нет запроса
		1 Запрос разрешен
DMATXEN	0	Разрешение генерации запроса DMA на передачу данных. Запрос генерируется каждый раз, когда флаг UPEVNT (регистра QEPSTS) переходит из 0 в 1. Если UPEVNT будет оставаться не сброшенным, то запросы генерироваться не будут. При этом, когда происходит чтение QCPRD при DMATXEN = 1, флаг UPEVNT сбрасывается автоматически.
		0 Нет запроса
		1 Запрос разрешен
—	31-2	Зарезервировано

INTCLR – регистр сброса прерывания квадратурного декодера

Смещение: + 70h

Сброс: 0h



Поле	Биты	Описание
INT	0	Бит сброса прерывания. Чтение возвращает текущий статус активности прерывания. Запись единицы в бит сбрасывает запрос прерывания. Активный запрос способен вызывать повторные запуски обработчика прерывания
–	31-1	Зарезервировано

A.11 Регистры сторожевого таймера WDT


Базовый адрес: 5000_6000h

Регистры WDT

LOAD – регистр загрузки сторожевого таймера

Смещение: + 00h

Сброс: FFFF_FFFFh




Поле	Биты	Описание
VAL	31-0	32-разрядный регистр, хранящий начальное значение счетчика. Когда происходит запись в этот регистр, счетчик сразу иницируется этим новым значением. Минимальное допустимое значение 0000_0001h

VALUE – регистр значения счетчика сторожевого таймера

Смещение: + 04h

Сброс: FFFF_FFFFh




Поле	Биты	Описание
VAL	31-0	32-разрядный регистр текущего значения счетчика

CTRL – регистр управления сторожевого таймера

Смещение: + 08h

Сброс: 0h




Поле	Биты	Описание
RESEN	1	Бит разрешения сброса микроконтроллера по сторожевому таймеру. Работает по функции «Логическое И» с битом INTEN регистра WDTCTRL
		0 Сброс бита выключает сброс
		1 Установка бита включает сброс
INTEN	0	Бит включения счета и разрешения прерывания сторожевого таймера
		0 Сброс бита выключает счетчик и снимает прерывание
		1 Установка бита включает счетчик и генерирует прерывание. Если счетчик был включен на момент установки бита, то он иницируется значением из регистра LOAD
–	31-2	Зарезервировано

INTCLR – регистр сброса сторожевого таймера

Смещение: + 0Ch

Сброс: 0h




Поле	Биты	Описание
WDTCLR	31-0	32-разрядный регистр сброса сторожевого таймера. Запись любого значения в этот регистр приводит к сбросу прерывания сторожевого таймера и загрузке счетчика значением из регистра LOAD

RIS – регистр прерывания сторожевого таймера

Смещение: + 10h

Сброс: 0h




Поле	Биты	Описание
RAWWDTINT	0	Индикатор состояния немаскированного бита прерывания
		0 Сброшено
		1 Установлено
–	31-1	Зарезервировано

MIS – регистр маскированного прерывания сторожевого таймера

Смещение: + 14h

Сброс: 0h




Поле	Биты	Описание
WDTINT	0	Индикатор состояния маскированного бита прерывания. Сигнализирует о появлении маскированного прерывания от счетчика. Состояние бита WDTINT – это «Логическое И» битов RAWWDTINT, INTEN
		0 Сброшено
		1 Установлено
–	31-1	Зарезервировано

LOCK – регистр блокировки сторожевого таймера

Смещение: + C00h

Сброс: 0h



Поле	Биты	Описание
REGWRDIS	0	Бит запрета записи во все регистры сторожевого таймера (кроме регистра LOCK). Функция необходима для предотвращения отключения сторожевого таймера сбойными программами
		0 Разрешено (по умолчанию). Для сброса бита следует записать в регистр LOCK значение 1ACC_E551h
		1 Запрещено. Для установки бита следует записать в регистр LOCK любое значение, кроме 1ACC_E551h
—	31-1	Зарезервировано

A.12 Регистры блока RTC

Базовый адрес: 5000_5000h


Смещение: + 020h (REG) Массив регистров общего назначения

Примечание – n – номер регистра 0 – 15.

TIME – регистр счетчика времени RTC

Смещение: + 0h

Сброс: 0h




Поле	Биты	Описание
VAL	31-0	Текущее значение времени в секундах в 32 битном формате

ALARM1 – регистр первого счетчика пробуждения блока RTC

Смещение: + 04h

Сброс: FFFF_FFFFh




Поле	Биты	Описание
VAL	31-0	Пороговое значение срабатывания будильника 1

ALARM2 – регистр второго счетчика пробуждения блока RTC

Смещение: + 08h

Сброс: FFFF_FFFFh




Поле	Биты	Описание
VAL	31-0	Пороговое значение срабатывания будильника 2

CONTROL – управляющий регистр блока RTC

Смещение: + 0Ch

Сброс: 0h




Поле	Биты	Описание
FCM	9	При установке бита для тактирования регистра времени вместо односекундного тактового сигнала (clk_1s) будет использоваться 32 кГц тактовый сигнал (clk_out)
DRC	8	Бит отключения RC-генератора. Когда бит сброшен, работает RC-генератор. При установке бита RC-генератор останавливается, а в качестве опорного тактового сигнала блока RTC используется кварцевый генератор
OIE	3	Разрешение прерывания при переполнении регистра счетчика времени. При установленном бите разрешается генерация прерывания по установке флага OF регистра STATUS
NP1E	3	Разрешение прерывания при переключении на основное питание. При установленном бите разрешается генерация прерывания по установке флага NPF регистра STATUS
B1E	2	Разрешение прерывания при переключении на батарейное питание. При установленном бите разрешается генерация прерывания по установке флага BF регистра STATUS
A21E	1	Разрешение прерывания при срабатывании будильника 2. При установленном бите разрешается генерация прерывания по установке флага A2F регистра STATUS

Поле	Биты	Описание
A1IE	0	Разрешение прерывания при срабатывании будильника 1. При установленном бите разрешается генерация прерывания по установке флага A1F регистра STATUS
–	31-10, 7-3	Зарезервировано

STATUS – регистр статуса блока RTC

Смещение: + 10h

Сброс: 0h




Поле	Биты	Описание
BU	31	Флаг статуса использования батарейного питания. Установленный бит означает, что в качестве источника питания используется напряжение VBAT
OSCOK	8	Осциллятор работает в штатном режиме. Установленный бит указывает на штатную работу осциллятора XTAL со стабильной генерацией тактового сигнала
OF	4	Флаг переполнения регистра счетчика времени. Установленный бит указывает на то, что произошло переполнение регистра TIME. Сбрасывается записью логической единицы
NPF	3	Флаг статуса переключения на основное питание. Установленный бит указывает на переключение напряжения питания с VBAT на DVCC. Сбрасывается записью логической единицы
BF	2	Флаг статуса переключения на батарейное питание. Установленный бит указывает на переключение напряжения питания с DVCC на VBAT. Сбрасывается записью логической единицы
A2F	1	Флаг статуса срабатывания будильника 2. Устанавливается при равенстве значений регистров ALARM2 и TIME. Сбрасывается записью логической единицы.
A1F	0	Флаг статуса срабатывания будильника 1. Устанавливается при равенстве значений регистров ALARM1 и TIME. Сбрасывается записью логической единицы
–	30-9, 7-4	Зарезервировано

TRIM_RC – регистр подстройки RC генератора

Смещение: + 14h

Сброс: 0h




Поле	Биты	Описание
SIGN	7	Бит знака подстроечного значения. Если бит равен 0 – число положительное, 1 – число отрицательное
VAL	6-0	Значение подстройки RC-генератора в дополнительном коде (диапазон значений от -128 до 127)
–	31-8	Зарезервировано

TRIM_CLK1S – регистр подстройки односекундного периода RTC

Смещение: + 18h

Сброс: 0h




Поле	Биты	Описание
SIGN	10	Бит знака подстроечного значения. Если бит равен 0 – число положительное, 1 – число отрицательное
VAL	9-0	Значение подстройки тактового сигнала clk_1s в дополнительном коде (диапазон значений от -1024 до 1023). Подстройка производится каждые 64 секунды
–	31-11	Зарезервировано

GPR – массив регистров общего назначения

Смещение: REG + (4*n)h

Сброс: 0h



Поле	Биты	Описание
VAL	31-0	Значение регистра n общего назначения содержащее 32-битное слово. Данные будут сохранены при наличии напряжения DVCC либо VBAT

A.13 Регистры приемопередатчика UART


Базовый адрес: 5001_5000h
5001_6000h

Регистры приемопередатчика UART0
Регистры приемопередатчика UART1

DR – регистр данных

Смещение: + 00h

Сброс: 0h




Поле	Биты	Описание
OE, BE, PE, FE	11, 10, 9, 8	См. далее описание бит в регистре RSR
DATA	7-0	Поле данных. Результатом записи в поле DATA является размещение байта в буфере передатчика, а результатом чтения – считывание байта из буфера приемника
–	31-12	Зарезервировано

RSR – регистр состояния приемника и сброса ошибки приемника

Смещение: + 04h

Сброс: 0h




Поле	Биты	Описание
OE	3	Флаг переполнения буфера приемника
		0 В буфере есть свободное место или бит был сброшен после записи в регистр RSR. Содержимое буфера остается верным, так как перезаписан был только сдвиговый регистр. Центральный процессор должен считать данные для того, чтобы освободить буфер
		1 Буфер заполнен, а данные продолжают поступать
BE	2	Флаг разрыва линии
		0 Нормальная работа или бит был сброшен после записи в регистр RSR
		1 Обнаружен признак разрыва линии, то есть наличие низкого логического уровня на входе приемника в течение времени, большего, чем длительность передачи полного кадра данных (включая стартовый, стоповый биты и бит проверки на четность). При включенном режиме FIFO данная ошибка ассоциируется с последним байтом, поступившим в буфер. В случае обнаружения разрыва линии в буфер загружается только один нулевой кадр. Прием данных возобновляется только после перехода линии в логическую единицу и последующего обнаружения корректного стартового бита
PE	1	Флаг ошибки контроля четности
		0 Нормальная работа или бит был сброшен после записи в регистр RSR
		1 Четность принятого кадра данных не соответствует установкам битов EPS и SPS в регистре управления линией LCRH. При включенном режиме FIFO данная ошибка ассоциируется с байтом, находящимся на вершине буфера
FE	0	Флаг ошибки в структуре кадра
		0 Нормальная работа или бит был сброшен после записи в регистр RSR
		1 В принятом символе не обнаружен корректный стоповый бит (единица). При включенном режиме FIFO данная ошибка ассоциируется с байтом, находящимся на вершине буфера
–	31-4	Зарезервировано

Примечание – Все флаги сбрасываются записью единицы.

FR – регистр флагов

Смещение: + 18h

Сброс: 0000_0197h




Поле	Биты	Описание
RI	8	Флаг состояния линии UARTx_RI
		0 Линия неактивна
		1 Линия активна
TXFE/ RXFE	7/ 4	Флаг пустоты буфера передатчика/приемника. Установка флага зависит от состояния бита FEN регистра LCRH
		0 Буфер не пуст
		1 Буфер пуст
		Примечание – Бит TXFE/RXFE не дает никакой информации о наличии данных в сдвиговом передающем регистре.
RXFF/ TXFF	6/ 5	Флаг заполнения буфера приемника/передатчика. Установка флага зависит от состояния бита FEN регистра LCRH (т. е. включен режим FIFO или нет)
		0 Буфер не заполнен
		1 Если режим FIFO запрещен, бит устанавливается, когда буферный регистр приемника/передатчика занят. Если режим FIFO разрешен бит устанавливается, если заполнен буфер приемника/ передатчика
BUSY	3	Бит занятости блока UART
		0 Блок не занят
		1 Блок передает данные на линию. Бит остается установленным до тех пор, пока данные, включая стоповые биты, не будут полностью переданы. Также бит устанавливается при наличии данных в буфере передатчика, вне зависимости от состояния приемопередатчика (даже если он запрещен)
DCD	2	Флаг состояния линии UARTx_DCD
		0 Линия неактивна
		1 Линия активна
DSR	1	Флаг состояния линии UARTx_DSR
		0 Линия неактивна
		1 Линия активна
CTS	0	Флаг состояния линии UARTx_CTS
		0 Линия неактивна
		1 Линия активна
–	31-9	Зарезервировано

IBRD – регистр целой части делителя скорости обмена данными

Смещение: + 24h

Сброс: 0h




Поле	Биты	Описание
DIVINT	15-0	Целая часть коэффициента деления частоты для формирования тактового сигнала передачи данных. Минимальное значение 0001h
–	31-16	Зарезервировано

FBRD – регистр дробной части делителя скорости обмена данными

Смещение: + 28h

Сброс: 0h




Поле	Биты	Описание
DIVFRAC	5-0	Дробная часть коэффициента деления частоты для формирования тактового сигнала передачи данных. При DIVINT = FFFFh, значение DIVFRAC может быть только 00h. Примечание – Невыполнение этого условия приведет к прерыванию приема/передачи
–	31-6	Зарезервировано

LCRH – регистр управления линией

Смещение: + 2Ch

Сброс: 0h



Поле	Биты	Описание
SPS	7	Бит разрешения передачи бита четности с фиксированным значением
		0 Запрещено
		1 На месте бита четности передается инверсное значение бита EPS, оно же проверяется при приеме данных. При EPS = 0 на месте бита четности передается единица. При EPS = 1 на месте бита четности передается ноль
WLEN	6-5	Поле количества передаваемых/принимаемых информационных бит
		00 5 бит
		01 6 бит
		10 7 бит
		11 8 бит
FEN	4	Бит включения режима FIFO буфера приемника и передатчика
		0 Выключено
		1 Включено
STP2	3	Бит выбора режима передачи стопового бита
		0 Один стоповый бит
		1 Два стоповых бита (следует помнить, что приемник не проверяет наличие дополнительного стопового бита в кадре)
EPS	2	Бит паритета. Определяет четность числа, до которого дополняется количество единиц в информационной части кадра
		0 Нечетное число
		1 Четное число
PEN	1	Бит включения проверки четности
		0 Выключено. Кадр не содержит бита четности
		1 Включено. Бит четности передается в кадре и проверяется
BRK	0	Флаг разрыва линии
		0 Нормальная работа
		1 По завершении передачи текущего символа на выходе передатчика устанавливается низкий уровень сигнала. Для правильного выполнения этой операции программное обеспечение должно обеспечить передачу сигнала разрыва в течение, как минимум, времени передачи двух информационных кадров
–	31-8	Зарезервировано

Примечание – Дополнительная информация о бите паритета кадра в таблице А.13.1


Таблица А.13.1 – Зависимость бита паритета в кадре от состояния битов регистра LCRH

Биты регистра LCRH			Наличие и состояние бита паритета
SPS	EPS	PEN	
Не важно	Не важно	0	Не передается, не проверяется
0	0	1	Проверка нечетности слова данных
0	1	1	Проверка четности слова данных
1	0	1	Бит четности постоянно равен единице
1	1	1	Бит четности постоянно равен нулю

CR – регистр управления

Смещение: + 30h

Сброс: 300h




Поле	Биты	Описание
CTSEN	15	Бит разрешения аппаратного управления потоком данных по линии CTS
		0 Запрещено
		1 Разрешено. Данные передаются в линию только при активном значении сигнала UARTx_CTS
RTSEN	14	Бит разрешения аппаратного управления потоком данных по линии UARTx_RTS
		0 Запрещено
		1 Разрешено. Запрос данных от внешнего устройства осуществляется только при наличии свободного места в буфере приемника
RTS	11	Бит программного управления состоянием линии модема UARTx_RTS
		0 Высокий уровень
		1 Низкий уровень
DTR	10	Бит программного управления состоянием линии модема UARTx_DTR
		0 Высокий уровень
		1 Низкий уровень
RXE	9	Бит разрешения приема
		0 Запрещено
		1 Разрешено

Поле	Биты	Описание
TXE	8	Бит разрешения передачи
		0 Запрещено
		1 Разрешено
LBE	7	Бит включения режима «петли» – выход передатчика соединяется со входом приёмника
		0 Запрещено
		1 Разрешено
UARTEN	0	Бит разрешения работы приемопередатчика
		0 Запрещено
		1 Разрешено
–	31-16, 13-12, 6-1	Зарезервировано

IFLS – регистр порога прерывания по заполнению буфера в режиме FIFO

Смещение: + 34h

Сброс: 104h




Поле	Биты	Описание
RXIFLSEL	11-6	Порог заполнения буфера приемника, по достижении которого будет генерироваться прерывание. Диапазон допустимых значений: 1 – 32
TXIFLSEL	5-0	Порог опустошения буфера передатчика, по достижении которого будет генерироваться прерывание. Диапазон допустимых значений: 1 – 32
–	31-6	Зарезервировано

IMSC – регистр маски прерываний

Смещение: + 38h

Сброс: 0h




Поле	Биты	Описание
TDIM	11	Окончание передачи в линии
OERIM	10	Переполнение буфера приемника
BERIM	9	Разрыв линии
PERIM	8	Ошибка контроля четности
FERIM	7	Ошибка в структуре кадра
RTIM	6	Таймаут приема данных
TXIM	5	Порог опустошения буфер передатчика
RXIM	4	Порог переполнения буфера приемника
DSRMIM	3	Флаг изменения состояния линии UARTx_DSR
DCDMIM	2	Флаг изменения состояния линии UARTx_DCD
CTSMIM	1	Флаг изменения состояния линии UARTx_CTS
RIMIM	0	Флаг изменения состояния линии UARTx_RI
–	31-12	Зарезервировано

Примечание – Маска прерываний формируется установкой бит. Необходимо установить биты тех событий, прерывания от которых нужно разрешить.

RIS – регистр состояния прерываний

Смещение: + 3Ch

Сброс: 0h




Поле	Биты	Описание
TDRIS	11	Флаг окончания передачи в линии
OERIS	10	Флаг переполнения буфера приемника
BERIS	9	Флаг разрыва линии
PERIS	8	Флаг ошибки контроля четности
FERIS	7	Флаг ошибки в структуре кадра
RTRIS	6	Флаг таймаута приема данных. Примечание – Данный статусный бит не устанавливается, если не установлен бит разрешения RTIM регистра IMSC. Таким образом, биты RTRIS и RTMIS регистров RIS и MIS будут установлены синхронно.
TXRIS	5	Флаг порога опустошения буфер передатчика
RXRIS	4	Флаг порога переполнения буфера приемника
DSRRMIS	3	Флаг изменения состояния линии UARTx_DSR
DCDRMIS	2	Флаг изменения состояния линии UARTx_DCD
CTSRMIS	1	Флаг изменения состояния линии UARTx_CTS
RIRMIS	0	Флаг изменения состояния линии UARTx_RI
–	31-12	Зарезервировано

MIS – регистр состояния прерываний с маскированием

Смещение: + 40h

Сброс: 0h




Поле	Биты	Описание
TDMIS	11	Флаг окончания передачи в линии
OEMIS	10	Флаг переполнения буфера приемника
BEMIS	9	Флаг разрыва линии
PEMIS	8	Флаг ошибки контроля четности
FEMIS	7	Флаг ошибки в структуре кадра
RTMIS	6	Флаг таймаута приема данных
TXMIS	5	Флаг порога опустошения буфера передатчика
RXMIS	4	Флаг порога переполнения буфера приемника
DSRMMIS	3	Флаг изменения состояния линии UARTx_DSR
DCDMMIS	2	Флаг изменения состояния линии UARTx_DCD
CTSMMIS	1	Флаг изменения состояния линии UARTx_CTS
RIMMIS	0	Флаг изменения состояния линии UARTx_RI
–	31-12	Зарезервировано

Примечание – Устанавливаются флаги, которые закрыты маской регистра IMSC.

ICR – регистр сброса прерываний

Смещение: + 44h

Сброс: 0h




Поле	Биты	Описание
TDIC	11	Бит сброса флага окончания передачи в линии
OEIC	10	Бит сброса флага переполнения буфера приемника
BEIC	9	Бит сброса флага разрыва линии
PEIC	8	Бит сброса флага ошибки контроля четности
FEIC	7	Бит сброса флага ошибки в структуре кадра
RTIC	6	Бит сброса флага таймаута приема данных
TXIC	5	Бит сброса флага порога опустошения буфера передатчика
RXIC	4	Бит сброса флага порога переполнения буфера приемника
DSRMIC	3	Бит сброса флага изменения состояния линии UARTx_DSR
DCDMIC	2	Бит сброса флага изменения состояния линии UARTx_DCD
CTSMIC	1	Бит сброса флага изменения состояния линии UARTx_CTS
RIMIC	0	Бит сброса флага изменения состояния линии UARTx_RI
–	31-12	Зарезервировано

Примечание – Запись единиц в биты регистра сбрасывает соответствующие им флаги в регистрах RIS и MIS, а также прерывания, вызвавшие установку этих флагов.

DMACR – регистр управления прямым доступом к памяти

Смещение: + 48h

Сброс: 0h



Поле	Биты	Описание
DMATXSTOP	4	Автоматическое снятие запроса DMA TX и сброс бита TXDMAE, когда канал DMA завершает все транзакции
DMARXSTOP	3	Автоматическое снятие запроса DMA RX и сброс бита RXDMAE, когда канал DMA завершает все транзакции
DMAONERR	2	Блокирование запросов UARTRXDMASREQ и UARTRXDMAABREQ от приемника в случае прерывания по ошибке
		0 Выключено
		1 Включено
TXDMAE	1	Бит разрешения формирования запросов блока DMA для обслуживания буфера передатчика
		0 Запрещено
		1 Разрешено
RXDMAE	0	Бит разрешения формирования запросов блока DMA для обслуживания буфера приемника
		0 Запрещено
		1 Разрешено
–	31-3	Зарезервировано


A.14 Регистры контроллера интерфейса SPI

Базовый адрес: 5000_F000h Регистры контроллера SPI0
 5001_0000h Регистры контроллера SPI1

CR – регистр управления

Смещение: + 00h

Сброс: 4400_0000h




Поле	Биты	Описание
TXIFLSEL	31-28	Величина порога опустошения передающего FIFO. При опустошении до уровня порога или ниже может быть сгенерировано прерывание или запрос DMA. Допустимый диапазон значений 0h-8h (по умолчанию – 4h). Для генерации прерываний/запросов DMA значение поле должно быть отличным нуля
RXIFLSEL	27-24	Величина порога наполнения принимающего FIFO. При заполнении до уровня порога или выше может быть сгенерировано прерывание или запрос DMA. Допустимый диапазон значений 0h-8h (по умолчанию – 4h). Для генерации прерываний/запросов DMA значение поле должно быть отличным от нуля
SOD	23	Бит запрета передачи данных. В режиме мастера значение бита игнорируется. В режиме ведомого бит контролирует выход данных. Пока бит сброшен передача и прием данных разрешены. Установка бита блокирует передачу данных и переводит вывод SPIx_TX в состояние слабой логической единицы, при этом прием тактового сигнала и прием данных не блокируется
MS	22	Бит выбора режима работы
		0 Мастер
		1 Ведомый
SSE	21	Бит разрешения работы приемопередатчика
		0 Запрещено
		1 Разрешено

Поле	Биты	Описание	
LBM	20	Режим «обратной петли» (тестовый)	
		0	Обычный режим работы
		1	Режим «обратной петли» (выводы SPIx_RX и SPIx_TX замкнуты внутри микроконтроллера)
SPH	19	Фаза сигнала SPIx_SCK (только для протокола обмена SPI)	
		0	Выборка данных по переднему фронту синхросигнала, а установка – по заднему
		1	Выборка данных по заднему фронту синхросигнала, а установка – по переднему
SPO	18	Полярность сигнала SPIx_SCK (только для протокола обмена SPI)	
		0	В режиме ожидания линия SPIx_SCK удерживается в состоянии логического нуля
		1	В режиме ожидания линия SPIx_SCK удерживается в состоянии логической единицы
FRF	17-16	Поле выбора протокола обмена информацией	
		00	SPI
		01	SSI
		10	Microwire
		11	Зарезервировано
SCR	15-8	Коэффициент деления второго делителя. Может принимать значения 00h до FFh Примечание – Если запись поля SCR выполнялась с использованием побитового доступа, тогда все остальные биты регистра обнуляются и требуется их настройка	
DSS	4-0	Размер слова данных	
		0h-2h	Зарезервировано
		03h	4 бита
		04h	5 бит
		...	...
		1Eh	31 бит
		1Fh	32 бит
–	20, 7-5	Зарезервировано	

DR – регистр данных

Смещение: + 08h

Сброс: 0h




Поле	Биты	Описание
DATA	31-0	32-разрядный буфер FIFO приемника и передатчика. Данные для передачи записываются в регистр. Если размер данных менее 32 бит, они должны быть выравнены по правой границе. Принятые данные автоматически выравниваются по правой границе. Принятые данные возвращаются при чтении регистра

SR – регистр состояния

Смещение: + 0Ch

Сброс: 3h




Поле	Биты	Описание
BSY	4	0 Приемопередатчик не активен
		1 Передача/прием данных, либо буфер FIFO не пуст
RFF	3	0 Буфер FIFO приемника не заполнен
		1 Буфер FIFO приемника заполнен
RNE	2	0 Буфер FIFO приемника пуст
		1 Буфер FIFO приемника не пуст
TNF	1	0 Буфер FIFO передатчика заполнен
		1 Буфер FIFO передатчика не заполнен
TFE	0	0 Буфер FIFO передатчика не пуст
		1 Буфер FIFO передатчика пуст
–	31-5	Зарезервировано

CPSR – регистр делителя тактовой частоты

Смещение: + 10h

Сброс: 0h




Поле	Биты	Описание
CPSDVSR	7-0	Коэффициент деления первого делителя. Может принимать четные значения от 02h до FEh
–	31-8	Зарезервировано

IMSC – регистр маски прерываний

Смещение: + 14h

Сброс: 0h




Поле	Биты	Описание
TXIM	3	Буфер передатчика опустошен до величины порога или ниже
RXIM	2	Буфер приемника заполнен на величину порога или выше
RTIM	1	Таймаут приема данных
RORIM	0	Переполнение буфера приемника
–	31-4	Зарезервировано

Примечание – Установка/сброс бит формирует маску. По умолчанию все биты сброшены, и установка флагов запрещена. Необходимо установить биты тех событий, прерывания от которых нужно разрешить.

RIS – регистр состояния прерываний

Смещение: + 18h

Сброс: 8h




Поле	Биты	Описание
TXRIS	3	Буфер передатчика опустошен до величины порога или ниже
RXRIS	2	Буфер приемника заполнен на величину порога или выше
RTRIS	1	Таймаут приема данных
RORRIS	0	Переполнение буфера приемника
–	31-4	Зарезервировано

Примечание – При возникновении прерываний устанавливаются соответствующие им немаскируемые флаги. Биты RTRIS также сбрасываются после чтения буфера приемника.

MIS – регистр состояния прерываний с маскированием

Смещение: + 1Ch

Сброс: 0h




Поле	Биты	Описание
TXMIS	3	Буфер передатчика опустошен до величины порога или ниже
RXMIS	2	Буфер приемника заполнен на величину порога или выше
RTMIS	1	Таймаут приема данных
RORMIS	0	Переполнение буфера приемника
–	31-4	Зарезервировано

Примечание – В регистре устанавливаются только те флаги, которые закрыты маской регистра IMSC. Бит RTMIS также сбрасывается после чтения буфера приемника.

ICR – регистр сброса прерываний

Смещение: + 20h

Сброс: 0h




Поле	Биты	Описание
RTIC	1	Таймаут приема данных
RORIC	0	Переполнение буфера приемника
–	31-4	Зарезервировано

Примечание – Запись единиц в биты регистра сбрасывает соответствующие им флаги в регистрах RIS и MIS, а также прерывания, вызвавшие установку этих флагов.

DMACR – регистр управления прямым доступом к памяти

Смещение: + 24h

Сброс: 0h



Поле	Биты	Описание
DMATXSTOP	4	Автоматическое снятие запроса DMA TX и сброс бита TXDMAE, когда канал DMA завершает все транзакции
DMARXSTOP	3	Автоматическое снятие запроса DMA RX и сброс бита RXDMAE, когда канал DMA завершает все транзакции
TXDMAE	1	Бит разрешения использования контроллера DMA при передаче
		0 Не используется
		1 Разрешено формирование запросов контроллера DMA для обслуживания буфера FIFO передатчика
RXDMAE	0	Бит разрешения использования контроллера DMA при приеме
		0 Не используется
		1 Разрешено формирование запросов контроллера DMA для обслуживания буфера FIFO приемника
–	31-2	Зарезервировано

A.15 Регистры контроллера интерфейса I2C

Базовый адрес: 5000_7000h Регистры блока I2C


Смещение: + 028h (EADDR) Массив регистров дополнительного адреса

Примечание – n – номер регистра 0 – 7.

SDA – регистр данных

Смещение: + 00h

Сброс: 0xxh




Поле	Биты	Описание
DATA	7-0	Поле данных
–	31-8	Зарезервировано

ST – регистр состояния

Смещение: + 04h

Сброс: 0h




Поле	Биты	Описание
INT	7	Флаг прерывания. Устанавливается после девятого такта сигнала SCL (когда SCL = 0) в любое запрограммированное время. Условия выставления флага INT: - во время приема/передачи, как в режиме мастера, так и в режиме ведомого; - при совпадении адреса (адреса ведомого, адреса отклика или адреса общего вызова) содержимое регистра SDA должно контролироваться программно для определения типа полученного адреса; - после успешного формирования стартового состояния или состояния повторного старта; - в случае не квитирования переданной информации; - при потере арбитража во время передачи последнего бита; - при обнаружении валидного состояния останова или состояния повторного старта; - при обнаружении ошибки на шине. Пока установлен флаг INT, на линии SCL удерживается низкий уровень сигнала. Флаг INT может быть сброшен установкой бита CLRST в регистре CTL0 или выключением модуля I2C (обнуление бита ENABLE в регистре CTL1). Условия выставления флага INT (не влияющие на уровень сигнала на линии SCL): - простой на линии SCL; - состояние останова в режиме ведомого (MODE = 1Ch); - потеря арбитража, вследствие чего ведомый переключился в безадресный режим (MODE = 03h или MODE = 23h); - не квитированная передача байта данных (MODE = 17h)
MODE	5-0	Код состояния. Возникновение того или иного состояния в течение функционирования модуля I2C сопровождается записью соответствующего кода в поле MODE
–	31-8, 6	Зарезервировано

CST – регистр управления и статуса

Смещение: + 08h

Сброс: 0h




Поле	Биты	Описание
PECFAULT	7	Флаг ошибки. Устанавливается в случае, если после расчета контрольной суммы для пакета данных и сравнения ее с полученной суммой, значение во внутреннем регистре ошибок не нулевое
PECNEXT	6	Бит управления отправкой байта контрольной суммы. Установка бита указывает на то, что следующий передаваемый байт будет байтом CRC (байт контрольной суммы). Реакция на установку бита PECNEXT зависит от режима работы. В режиме мастера передатчика установка бита PECNEXT вызовет загрузку результата вычисления CRC в регистр SDA. После сброса флага INT начнется передача байта CRC. В режиме приемника установка этого бита будет указывать логике управления на то, что следующий байт, который будет принят, будет байтом CRC. В режиме ведомого приемника модуль I2C автоматически будет квитировать или не квитировать прием байта CRC, в зависимости от того, будет ли выявлена ошибка пакета данных или нет. В режиме мастера приемника по окончании приема байта CRC будет отправлено значение бита ACK регистра CTL0
TGSCL	5	Бит переключения SCL. Бит позволяет переключать вывод I2C_SCL во время восстановления после ошибки. Когда на выводе I2C_SDA – низкий уровень сигнала, запись «1» в бит TGSCL переключит вывод SCL на один такт. Когда на выводе I2C_SDA высокий уровень сигнала, запись «1» в бит TGSCL игнорируется. Бит очищается аппаратно по окончании такта
TSDA	4	Бит тестирования SDA. Содержит текущее значение SDA. Этот бит можно использовать для отслеживания окончания процесса восстановления после ошибки, в течение которого ведомый постоянно поддерживает низкий уровень сигнала на выводе SDA
TOERR	3	Флаг ошибки простоя на шине. Если TOERR = 1b, это указывает на то, что на линии SCL был обнаружен простой. Флаг TOERR выставляется по обнулению основного счетчика времени простоя и может быть сброшен записью «1» в бит CLRST регистра CTL0

Поле	Биты	Описание
TOCDIV	2-1	Поле коэффициента делителя. Устанавливает коэффициент деления системного тактового сигнала, подаваемого на предделитель времени простоя линии SCL
		00 Тактовый сигнал отсутствует
		01 Деление на 4
		10 Деление на 8
		11 Деление на 16
VB	0	Флаг занятости шины. Если VB = 1b, это указывает на то, что шина занята. Устанавливается, как только шина переходит в активное состояние (одновременное появление низкого уровня сигнала на выводах I2C_SDA и I2C_SCL или хотя бы на одном из них) или в стартовое состояние. Сбрасывается при выключении интерфейса I2C либо при обнаружении состояния останова
–	31-8	Зарезервировано

CTL0 – регистр управления 0

Смещение: + 0Ch

Сброс: 0h




Поле	Биты	Описание
CLRST	7	Бит сброса флага прерывания INT
		Чтение Возвращает ноль
		Запись нуля Не выполняется
		Запись единицы Сбрасывает флаг INT в регистре ST
SMBARE	6	Бит управления реакцией на получение адреса отклика
		0 Полученный адрес не проверяется на совпадение с адресом отклика
		1 Адрес, полученный сразу после старта, проверяется на совпадение с адресом отклика (0001100b)
GCMEN	5	Бит очищается при выходе ведомого из режима IDLE
		Бит управления реакцией на получение адреса общего вызова
		0 Полученный адрес не проверяется на совпадение с адресом общего вызова
		1 Адрес, полученный сразу после старта, проверяется на совпадение с адресом общего вызова (000_0000b)
		Бит очищается при выходе ведомого из режима IDLE

Поле	Биты	Описание
ACK	4	Бит квитирования приема. В режиме передатчика не используется. В режиме приемника (мастера/ведомого) содержит значение, которое передается в течение цикла отклика на запрос передатчика подтвердить прием. Передача нуля по окончании передачи байта (квитирование) означает, что данные успешно получены. Передача единицы (неквитирование) означает, что приемник не может продолжать работу по каким-либо причинам. Бит ACK очищается аппаратно по окончании цикла отклика
UNADDR	3	Бит разрешения ответа на любой полученный адрес в режиме ведомого
INTEN	2	Бит разрешения прерывания
		0 Запрещено
		1 Разрешено
STOP	1	Бит останова. В режиме мастера установка бита STOP генерирует состояние останова, которое завершает или прерывает текущую передачу. После прекращения передачи бит STOP очищается аппаратно
START	0	Бит старта. Этот бит устанавливается, когда требуется сформировать стартовое состояние на шине. Бит START очищается аппаратно по окончании цикла стартового состояния, а также при обнаружении ошибки на шине (состояние с кодом 1Fh)
–	31-8	Зарезервировано

ADDR – регистр собственного адреса

Смещение: + 10h

Сброс: 0h




Поле	Биты	Описание
SAEN	7	Бит разрешения распознавания адреса
		0 Безадресный режим
		1 Включена функция распознавания принятого адреса
ADDR	6–0	Поле собственного 7-битного адреса. При работе в режиме ведомого первые 7 бит, принятые после стартового состояния, сравниваются со значением ADDR. Если обнаружено совпадение и установлен бит SAEN, ведомый переходит в режим приемника или передатчика (в зависимости от состояния бита направления R/W#)
–	31-8	Зарезервировано

CTL1 – регистр управления 1

Смещение: + 14h

Сброс: 0h




Поле	Биты	Описание
SCLFRQ	7-1	Младшие разряды поля выбора частоты f_{SCL} сигнала на выводе I2Cx_SCL в режиме мастера. Длительности высокого T_{SCLH} и низкого T_{SCLL} уровней сигнала SCL зависят от тактовой частоты f_{PCLK} модуля I2C и рассчитываются по формуле: $T_{SCLH} = T_{SCLL} = 2 \times SCLFRQ \times (1/f_{PCLK}). \quad (A.15.1)$ Таким образом, частота сигнала на выводе I2Cx_SCL равна $f_{SCL} = 1/(T_{SCLH} + T_{SCLL}). \quad (A.15.2)$ В поле SCLFRQ можно записать любое значение в диапазоне от 4h до 7FFFh (старшие разряды находятся в регистре CLT3). При попытке записи любого значения меньше 4h, оно будет записано со смещением 4h. Например, при записи числа 2h, к нему будет аппаратно добавлено смещение 4h и, в итоге, в поле SCLFRQ окажется значение 6h
ENABLE	0	Бит включения модуля I2C
	0	Модуль выключен. Тактирование не осуществляется. Регистры CTL0, ST, CST сброшены
	1	Модуль включен
–	31-8	Зарезервировано

TOPR – регистр загрузки делителя

Смещение: + 18h

Сброс: 0h




Поле	Биты	Описание
SMBTOPR	7-0	Поле значения перезагрузки делителя
–	31-8	Зарезервировано

CTL2 – регистр управления 2

Смещение: + 1Ch

Сброс: 0h




Поле	Биты	Описание	
HSDIV	7-4	Младшие разряды поля выбора частоты f_{SCL} сигнала на выводе I2C_SCL в режиме HS мастера. Длительности высокого(T_{HSCLH}) и низкого(T_{HSCLL}) уровней сигнала на выводе I2C_SCL зависят от тактовой частоты f_{PCLK} модуля I2C и рассчитываются по формулам $T_{HSCLH} = HSDIV \times (1/ f_{PCLK}), \quad (A.15.3)$ $T_{HSCLL} = 2 \times HSDIV \times (1/ f_{PCLK}). \quad (A.15.4)$ Таким образом, частота сигнала на выводе I2C_SCL равна $f_{SCL} = 1/(T_{HSCLH} + T_{HSCLL}). \quad (A.15.5)$ В поле HSDIV можно записать любое значение в диапазоне от 2h до 1000h (старшие разряды находятся в регистре CTL4). При попытке записи любого значения меньше 2 в поле HSDIV, оно будет записано со смещением 2. Например, при записи числа 1 к нему будет аппаратно добавлено смещение 2 и, в итоге, в поле HSDIV окажется значение 3	
S10EN	3	Бит разрешения 10-битной адресации ведомого	
		0	Запрещено
		1	Разрешено при условии, что установлен бит SAEN в регистре ADDR
S10ADR	2-0	Поле старших битов 10-битного адреса ведомого. Поле содержит старшие три разряда адреса ведомого при 10-битной адресации. Первый принятый байт адреса сравнивается со значением [11110b, S10ADR[2:1]], второй байт адреса – со значением [S10ADR[0], ADDR]	
—	31-8	Зарезервировано	

CTL3 – регистр управления 3

Смещение: + 20h

Сброс: 0h




Поле	Биты	Описание
SCLFRQ	7-0	Старшие разряды делителя SCLFRQ. См. основное описание поля в регистре CTL1
–	31-8	Зарезервировано

CTL4 – регистр управления 4

Смещение: + 24h

Сброс: 0h




Поле	Биты	Описание
HSDIV	7-0	Старшие разряды делителя HSDIV. См. основное описание поля в регистре CTL2
–	31-8	Зарезервировано

EADDR – массив регистров дополнительного адреса

Смещение: EADDR + (4*n)h

Сброс: 0h



Поле	Биты	Описание
SAEN	15	Бит включения распознавания дополнительного адреса
ADDR	9-0	Дополнительный адрес
–	31-16, 14-10	Зарезервировано

Примечание – n - номер регистра дополнительного адреса от 0 до 7.


A.16 Регистры контроллера интерфейса CAN 2.0B

Базовый адрес:	4001_0000h	Контроллер CAN
Смещение:	+ 100h (LIST) + 140h (MSPND) + 180h (MSID) + 200h (Node_0) + 300h (Node_1) + 1000h + 20h*m (Msg_m)	Регистры свободного списка Регистры ожидающих обработки прерываний Регистры индексов сообщений Регистры узла 0 Регистры узла 1 Регистры объекта сообщений m
Мнемоника:	Node_n; Msg_m	
Примечание:	ln – номер списка от 0 до 7; n – номер узла 0 или 1; m – номер объекта сообщения от 0 до 127; mo – номер объекта сообщения в шестнадцатеричном формате от 0h до 7Fh (что соответствует диапазону от 0 до 127); pn – номер регистра ожидающих обработки прерываний от 0 до 3.	

CLC – регистр управления частотой

Смещение: + 00h

Сбор: 3h




Поле	Биты	Описание
DISS	1	Бит состояния контроллера CAN
		0 Включен
		1 Выключен
DISR	0	Бит выключения контроллера CAN
		0 Запрос отсутствует
		1 Запрос активен
–	31-2	Зарезервировано

Примечание – Когда контроллер CAN находится в выключенном состоянии, только регистр CLC доступен для записи и чтения, доступ к остальным регистрам не возможен.

ID – регистр идентификации

Смещение: + 08h

Сброс: 2B_C051h




Поле	Биты	Описание
MODNUM	31-16	Идентификационный номер контроллера CAN
MODTYPE	15-8	Разрядность контроллера CAN (C0h – 32-битная разрядность)
MODREV	7-0	Число модификаций контроллера CAN

FDR – регистр делителя

Смещение: + 0Ch

Сброс: 0h




Поле	Биты	Описание
DISCLK	31	Бит запрета внутреннего тактирования
		0 Генерирование сигнала FOUT разрешено установленным значением поля DM
		1 Генерирование сигнала FOUT запрещено
ENHW	30	Бит контроля синхронизации. Это бит аппаратно удерживается в сброшенном состоянии и не может быть установлен
RESULT	25-16	Результат. В нормальном режиме данное поле хранит значение инкрементирующегося на 1 счетчика, который при переполнении загружается значением STEP. В режиме дробного делителя поле содержит результат суммирования предыдущего значения RESULT со значением STEP

Поле	Биты	Описание
DM	15-14	Поле задания режима делителя частоты
		00b Счетчик выключен
		01b Нормальный режим работы. Синхросигнал FOUT формируется. Сигнал сброса внешнего делителя в состоянии логического нуля. При активации режима поле RESULT загружается значением 3FFh. Далее периодически загружается значением из STEP
		10b Режим дробного деления. Синхросигнал FOUT формируется. Сигнал сброса внешнего делителя в состоянии логического нуля. При активации режима поле RESULT загружается значением 3FFh. Далее периодически загружается значением из STEP
		11b Синхросигнал FOUT не генерируется. Сигнал сброса внешнего делителя в состоянии логической единицы. Поле RESULT не меняется
STEP	9-0	Шаг делителя. В нормальном режиме поле хранит значение, которое загружается в RESULT при переполнении счетчика делителя. В режиме дробного деления значение данного поля прибавляется к RESULT каждый такт системной частоты
–	29-26, 10	Зарезервировано

LIST – массив регистров свободного списка

Смещение: LIST + 4×ln

Сброс: 7F_7F00h (для списка 0), 100_0000h (для списков 1 – 7)




Поле	Биты	Описание
EMPTY	24	Индикатор пустого списка
		0 В списке есть как минимум один элемент
		1 Список пуст
SIZE	23-16	Размер списка. Количество элементов (объектов сообщений) в списке. Значение поля SIZE всегда на единицу меньше числа элементов. Если список пуст, SIZE = 00h
END	15-8	Номер объекта сообщения, находящегося последним в списке. Поле может принимать значения от 00h до 7Fh, согласно количеству объектов сообщений (128)
BEGIN	7-0	Номер объекта сообщения, находящегося первым в списке. Поле может принимать значения от 00h до 7Fh, согласно количеству объектов сообщений
–	31-25	Зарезервировано

MSPND – массив регистров ожидающих обработки прерываний

Смещение: MSPND + 4×pn

Сброс: 0h




Поле	Биты	Описание
PND	31-0	Поле ожидающих обработки сообщений. При возникновении прерывания, объект сообщения устанавливает бит в одном из регистров MSPND. Позиция бита в регистре определяется битами 4-0 поля MPN регистра MOIPR. Выбор регистра MSPND определяется битами 6-5 поля MPN регистра MOIPR. Биты устанавливаются только аппаратно. Установленные биты сбрасываются программно записью нуля. Запись единицы не имеет эффекта.

MSID – массив регистров индекса сообщения

Смещение: MSID + 4×pn

Сброс: 20h




Поле	Биты	Описание
INDEX	5-0	Поле номера ожидающего обработки бита. Если в регистре MSPND есть установленные биты, которые не маскируются соответствующими битами регистра MSIMASK, то поле INDEX будет указывать на самый младший из них. Если в регистре MSPND нет установленных битов или они замаскированы, то в поле INDEX будет находиться значение 20h
–	31-6	Зарезервировано

MSIMASK – регистр маски индекса сообщения

Смещение: + 1C0h

Сброс: 0h




Поле	Биты	Описание
IM	31-0	Маска для битов ожидающих обработки сообщений. Учитывается состояние только тех бит регистров MSPND, для которых в поле IM установлены соответствующие биты

PANCTR – регистр панели команд

Смещение: + 1C4h

Сброс: 301h



Поле	Биты	Описание
PANAR2	31-24	Второй аргумент команды (см. таблицу А.16.1)
PANAR1	23-16	Первый аргумент команды (см. таблицу А.16.1)
R-BUSY	9	Флаг занятости результата команды
		0 Контроллером списков не запланировано обновление полей PANAR1 и PANAR2
		1 Запущена команда списка, итог выполнения которой будет записан в поля PANAR1 и PANAR2, но сам результат еще не готов
BUSY	8	Флаг занятости панели команд
		0 Панель завершила выполнение команды и готова к записи новой
		1 Панель находится в процессе выполнения операции
PANCMD	7-0	Поле команды (см. таблицу А.16.1). После выполнения команды в это поле автоматически заносится значение 00h (нет операции)
–	15-10	Зарезервировано

Таблица А.16.1 – Коды команд работы со списками

Поле PANCMD	Поле PANAR2	Поле PANAR1	Описание команды
00h	–	–	Нет операции. Никаких действий не выполняется
01h	Результат: бит 7 – ошибка, биты 6-0 – не определены	–	Инициализация списков. Запуск инициализации для очистки битовых полей CTRL и LIST всех объектов сообщений. Регистры LIST0 – LIST7 устанавливаются в свои значения после сброса. Это приводит к переносу всех объектов сообщений в список № 0 (список нераспределенных объектов сообщений). Инициализация списков требует, чтобы биты INIT и CCE регистра NCR были установлены для всех узлов CAN. Бит 7 поля PANAR2 сигнализирует о результате операции: - 0 – инициализация завершена успешно; - 1 – инициализация не выполнена, поскольку не все биты INIT и CCE были установлены. Команда инициализации списков автоматически запускается при каждом сбросе контроллера CAN, за исключением случая, когда все регистры объектов сообщений уже сброшены
02h	Аргумент: номер списка	Аргумент: номер объекта сообщения	Статическое распределение – размещение объекта сообщения в список. Объект сообщения переносится из текущего списка в конец списка, номер которого указан в поле PANAR2. Эта команда также используется для освобождения объекта сообщения, т. е. переноса его в список № 0 (если поле PANAR2 равно 00h)
03h	Аргумент: номер списка. Результат: бит 7 – ошибка, биты 6-0 – не определены	Результат: номер объекта сообщения	Динамическое распределение – размещение первого объекта сообщения списка №0 в конец списка, номер которого указан в поле PANAR2. Номер объекта сообщения возвращается полем PANAR1. Бит 7 поля PANAR2 сигнализирует о результате операции: - 0 – операция выполнена; - 1 – операция не выполнена – список № 0 пуст
04h	Аргумент: номер объекта назначения	Аргумент: номер переноси- мого объекта сообщения	Статическая вставка перед объектом сообщения – перенос объекта сообщения с номером PANAR1 из текущего списка в список, к которому принадлежит объект сообщения с номером PANAR2, в позицию перед объектом назначения


Продолжение таблицы А.16.1

Поле PANCMD	Поле PANAR2	Поле PANAR1	Описание команды
05h	Аргумент: номер объекта назначения Результат: бит 7 – ошибка, биты 6-0 – не определены	Результат: номер добав- ленного объекта сообщения	Динамическая вставка перед объектом сообщения – перемещение первого объекта сообщения списка №0 в список, к которому принадлежит объект сообщения с номером PANAR2, в позицию перед объектом назначения. Номер добавленного объекта сообщения возвращается полем PANAR1. Бит 7 поля PANAR2 сигнализирует о результате операции: - 0 – операция выполнена; - 1 – операция не выполнена – список № 0 пуст
06h	Аргумент: номер объекта назначения	Аргумент: номер переносимого объекта сообщения	Статическая вставка позади объекта сообщения – перенос объекта сообщения с номером PANAR1 из текущего списка в список, к которому принадлежит объект сообщения с номером PANAR2, в позицию после объекта назначения
07h	Аргумент: номер объекта назначения Результат: бит 7 – ошибка, биты 6-0 – не определены	Результат: номер добав- ленного объекта сообщения	Динамическая вставка позади объекта сообщения – перемещение первого объекта сообщения списка №0 в список, к которому принадлежит объект сообщения с номером PANAR2, в позицию после объекта назначения. Номер добавленного объекта сообщения возвращается полем PANAR1. Бит 7 поля PANAR2 сигнализирует о результате операции: - 0 – операция выполнена; - 1 – операция не выполнена – список № 0 пуст
08h – FFh	–	–	Зарезервировано

MCR – регистр управления

Смещение: + 1C8h

Сброс: 0h




Поле	Биты	Описание
MPSEL	15-12	Селектор, который позволяет выбирать позицию бита ожидающего обработки сообщения после приёма/передачи, используя комбинацию битовых полей RXINP, TXINP и MPN регистра MOIPRn. Пояснения приведены на рисунках 25.26 и 25.27
–	31-16, 11-0	Зарезервировано

MITR – регистр генерации прерываний

Смещение: + 1CCh

Сброс: 0h




Поле	Биты	Описание
IT	15-0	Поле генератора прерываний. Каждый бит поля связан с одной из линий прерываний. Номера битов от 0 до 15 соответствуют номерам линий прерываний. Для того, чтобы программно сгенерировать одно или несколько прерываний, следует установить соответствующие биты. Всегда считывается как 0
–	31-16	Зарезервировано

NCR – регистр управления узла

Смещение: Node_n + 00h

Сброс: 1h




Поле	Биты	Описание
CALM	7	Бит включения режима анализа узла
		0 Режим выключен
		1 Установка бита включает режим анализа узла. В этом режиме сообщения могут только приниматься, бит подтверждения не посылается после успешного приема сообщения, флаг активной ошибки посылается рецессивным вместо доминантного. На линии отправки сообщений поддерживается высокий уровень сигнала
		Бит может быть установлен только, если установлен бит INIT
CCE	6	Бит разрешения изменения конфигурации узла. Управляет доступом к регистрам NBTR, NPCR и NECNT
		0 Только чтение
		1 Полный доступ
CANDIS	4	Бит выключения узла
		0 Сброс бита включает узел
		1 Установка бита выключает узел. Сначала узел переходит в состояние «простоя» или «отключен от шины», далее аппаратно устанавливается бит INIT, и, если разрешено, генерируется прерывание ALERT
ALIE	3	Бит разрешения прерывания ALERT от узла
		0 Запрещено
		1 Разрешено
LECIE	2	Бит разрешения прерывания от узла при обновлении кода последней ошибки, когда значение LEC регистра NSR не равно 0
		0 Запрещено
		1 Разрешено
TRIE	1	Бит разрешения прерывания от узла по окончании передачи/приема
		0 Запрещено
		1 Разрешено

Поле	Биты	Описание
INIT	0	Инициализация узла. Данный бит автоматически устанавливается при переходе узла в состояние «отключен от шины»
		0 Сброс бита разрешает участие узла в работе CAN шины. Узел ожидает последовательность из 11 рецессивных бит на шине и включается в трафик. Если на момент сброса бита INIT узел находился в состоянии «отключен от шины», начинается процесс выхода из этого состояния в следующем порядке – получение 128 последовательностей из 11 идущих подряд рецессивных бит, выход из состояния «отключен от шины», включение в трафик
		1 Установка бита INIT прекращает участие узла в трафике. Все текущие передачи останавливаются, линии передач переходят в рецессивное состояние. Если на момент установки бита INIT узел находился в состоянии «отключен от шины», процесс выхода из этого состояния продолжается до его завершения. Далее узел остается неактивным до тех пор, пока установлен бит INIT
–	31-8, 5	Зарезервировано

NSR – регистр состояния узла

Смещение: Node_n + 04h

Сброс: 0h




Поле	Биты	Описание
LOE	9	Флаг ошибки номера списка
		0 Ошибок не обнаружено
		1 Обнаружена ошибка при фильтрации принимаемого сообщения. В регистре MOSTAT объекта сообщения обнаружен неверный номер списка
		Бит должен сбрасываться программно записью нуля
LLE	8	Флаг ошибки количества элементов списка
		0 Ошибок не обнаружено
		1 Обнаружена ошибка при фильтрации принимаемого сообщения. Количество элементов списка, принадлежащего узлу, отличается от указанного в поле SIZE соответствующего регистра списка
		Бит должен сбрасываться программно записью нуля
BOFF	7	Флаг состояния «отключен от шины»
		0 Узел не находится в состоянии «отключен от шины»
		1 Узел находится в состоянии «отключен от шины»
EWRN	6	Флаг превышения порогового значения ошибок
		0 Лимит ошибок еще не достигнут
		1 По крайней мере, один из счетчиков ошибок (REC, TEC) достиг лимита ошибок, заданного полем EWRNLVL регистра NECNT узла
ALERT	5	Флаг предупреждения ALERT
		0 Нет событий
		1 Произошло одно или несколько не взаимоисключающих событий: - изменение значения бита BOFF; - изменение значения бита EWRN - установка бита LOE; - установка бита LLE; - аппаратная установка бита INIT
		Бит должен сбрасываться программно записью нуля
RXOK	4	Флаг успешного приема сообщения
		0 Полученных сообщений нет
		1 Сообщение получено
		Бит должен сбрасываться программно записью нуля
TXOK	3	Флаг успешной передачи сообщения
		0 Переданных сообщений нет
		1 Сообщение передано без ошибок с получением подтверждения
		Бит должен сбрасываться программно записью нуля

Поле	Биты	Описание
LEC	2-0	Поле кода последней из обнаруженных ошибок работы узла
		000 Ошибок нет
		001 Ошибка стаффинга (STUFF ERROR). Может быть обнаружена во время передачи шестого бита из последовательности шести одинаковых бит в поле сообщения, которое должно быть кодировано методом разрядного заполнения (заключается в том, что после передачи пяти битов одинаковой полярности, шестой бит должен иметь противоположную полярность и вставляться передатчиком в поток данных автоматически, приемник пропускает этот бит)
		010 Ошибка формата (FORM ERROR). Ошибка формата обнаруживается, если битовое поле фиксированного формата содержит один или несколько недопустимых битов. Исключениями являются получение приемником доминантного бита в течение последнего бита поля «конец кадра» и обнаружение любым узлом доминантного значения на месте последнего бита разделителя ошибки либо разделителя перегрузки
		011 Ошибка подтверждения (ACKNOWLEDGMENT ERROR). Обнаруживается передатчиком всякий раз, когда он не обнаруживает доминантный бит ACK в «области подтверждения»
		100 Ошибка символа при передаче рецессивного бита (BIT 1 ERROR). Узел, передающий рецессивный «1» бит, обнаружил на шине доминантный «0» бит, исключая биты поля арбитража, бит ACK в «области подтверждения», передачу пассивного флага ошибки
		101 Ошибка символа при передаче доминантного бита (BIT 0 ERROR). Данный код устанавливается в двух случаях: - во время передачи сообщения (или бита подтверждения, флага активной ошибки, флага перезагрузки), узел передает доминантный бит «0», но на шине обнаруживается рецессивный «1» бит; - во время выхода из состояния «отключен от шины» при каждом обнаружении последовательности из 11 рецессивных битов. ЦП может использовать этот код как указание на то, что шина не находится под постоянным воздействием помех
		110 Ошибка циклического избыточного кода (CRC ERROR). Передатчик по установленному алгоритму вычисляет значение контрольной суммы (CRC) для передаваемых данных и вставляет ее в сообщение. Приемник, после получения данных, вычисляет CRC по тому же алгоритму, что и передатчик, и сравнивает вычисленное значение с принятым значением. В случае несовпадения фиксируется ошибка
		111 Разрешенный для программной записи код Поле LEC обновляется аппаратно после каждой передачи (успешной или с ошибкой) – в нём устанавливается код ошибки, либо 000b, если её не было. Прерывание по LEC происходит каждый раз при обнаружении ошибки при условии, что оно разрешено битом LECIE регистра NCR. Программно в поле можно записать только 111b, если требуется. Это значение будет находиться в поле до завершения текущей передачи
–	31-10	Зарезервировано

NIPR – регистр указателя прерываний узла

Смещение: Node_n + 08h

Сброс: 0h




Поле	Биты	Описание
CFCINP	15-12	Указатель для прерывания при переполнении счетчика кадров узла
TRINP	11-8	Указатель для прерывания по окончании передачи/приема сообщения
LECINP	7-4	Указатель для прерывания при записи кода последней ошибки
ALINP	3-0	Указатель для прерывания ALERT
–	31-16	Зарезервировано

Примечание – Каждый из указателей задает номер одной из 16 линий прерываний. Значение 0h соответствует нулевой линии, значение 1h – линии 1 и так далее до Fh, которое соответствует линии 15.

NPCR – регистр управления портом узла

Смещение: Node_n + 0Ch

Сброс: 0h




Поле	Биты	Описание
LBM	8	Бит включения режима обратной петли (Loop-Back)
		0 Выключено
		1 Включено. В этом режиме узел подсоединяется к внутренней виртуальной CAN шине. Все узлы с включенным режимом обратной петли объединяются виртуальной CAN шиной и могут взаимодействовать друг с другом. При этом на внешних выводах узлов, соединенных с внешней физической CAN шиной, поддерживается рецессивный уровень сигнала, т. е. узлы не активны
–	31-9, 7-0	Зарезервировано

NBTR – регистр синхронизации битов

Смещение: Node_n + 10h

Сброс: 0h




Поле	Биты	Описание
DIV8	15	Делитель частоты на восемь
		0 Выключен
		1 Включен
TSEG2	14-12	Параметр 2. Временной промежуток от точки выборки до точки передачи, определяемый пользователем. Длительность сегмента равна $tq \times (TSEG2 + 1)$ и может быть уменьшена за счет ресинхронизации. Диапазон допустимых значений от 0h до 7h
TSEG1	11-8	Параметр 1. Временной промежуток от сегмента синхронизации до точки выборки, определяемый пользователем и включающий в себя сегмент распространения. Длительность равна $tq \times (TSEG1 + 1)$ и может быть увеличена за счет ресинхронизации. Допустимые значения от 1h до Fh
SJW	7-6	Ширина перехода повторной синхронизации. Длительность равна $tq \times (SJW + 1)$. Диапазон допустимых значений от 0h до значения TSEG2 включительно
BRP	5-0	Предделитель скорости передачи. Длительность одного кванта времени (в тактах частоты): - $(BRP + 1)$, если DIV8 = 0; - $8 \times (BRP + 1)$, если DIV8 = 1
–	31-16	Зарезервировано

NECNT – регистр счетчика ошибок узла

Смещение: Node_n + 14h

Сброс: 60_0000h




Поле	Биты	Описание
LEINC	25	Индикатор инкрементирования при последней ошибке
		0 Обнаруженная ошибка привела к инкрементированию счетчика ошибок на единицу
		1 Обнаруженная ошибка привела к инкрементированию счетчика ошибок на восемь
LETD	24	Флаг направления передачи при последней ошибке
		0 Последняя ошибка обнаружена при приеме сообщения, произошло инкрементирование поля REC
		1 Последняя ошибка обнаружена при передаче сообщения, произошло инкрементирование поля TEC
EWRNLVL	23-16	Поле задания лимита ошибок, по достижении которого выставляется флаг EWRN в регистре NSR (по умолчанию, количество ошибок – 96)
TEC	15-8	Поле счетчика ошибок передачи сообщений
REC	7-0	Поле счетчика ошибок приема сообщений
–	31-26	Зарезервировано

NFCR – регистр счетчика сообщений узла

Смещение: Node_n + 18h

Сброс: 0h




Поле	Биты	Описание
CFCOV	23	Флаг переполнения счетчика сообщений
		0 Счетчик не переполнен
		1 Счетчик переполнился. В режиме синхросчетчика этот флаг устанавливается при изменении поля CFC, и, если установлен бит CFCIE, формируется прерывание
		Бит сбрасывается программно
CFCIE	22	Бит разрешения прерывания от счетчика сообщений
		0 Запрещено
		1 Разрешено
CFMOD	20-19	Режим работы счетчика сообщений
		00 Счетчик сообщений инкрементируется после каждого успешного приема/передачи сообщения
		01-11 Зарезервировано. Не использовать!
CFSEL	18-16	Поле задания условия инкрементирования счетчика сообщений
		**1 При получении сообщения, которое предназначено другому устройству в сети CAN (не соответствующий какому-либо объекту сообщения)
		1 При получении сообщения, имеющего соответствующий объект сообщения
		1** При успешной отправке сообщения
		000 Зарезервировано. Не использовать!
		Состояние бита, отмеченного символом «*», не важно в данном контексте. Условия могут комбинироваться между собой (например, 110b или 101b)
CFC	15-0	Поле счетчика сообщений. Хранит значение счетчика сообщений при CFMOD = 00b
–	31-24, 21	Зарезервировано

MOFCR – регистр управления функционированием объекта сообщения

Смещение: Msg_mo + 00h

Сброс: 0h



Поле	Биты	Описание
DLC	27–24	Код длины данных. Показывает количество байт данных, находящихся в объекте сообщения. Диапазон – значение от 0 до 8. Если значение поля DLC больше 8, это автоматически указывает на 8 байт. Значение поля DLC полученного сообщения сохраняется таким, каким было получено
STT	23	Бит задания однократной пересылки данных
		0 Нет действий
SDT	22	Бит задания однократного участия объекта сообщения m в пересылке
		0 Нет действий
RMM	21	Бит включения удаленного мониторинга объекта передачи
		0 Выключено. Идентификатор, бит IDE и поле DLC объекта сообщения m остаются без изменений до получения корректного кадра удаленного запроса
FRREN	20	Бит разрешения удаленного запроса. Определяет, будет ли устанавливаться бит TXRQ в объекте сообщения m или в другом объекте сообщения, на который указывает CUR
		0 Бит TXRQ объекта сообщения m устанавливается после получения корректного кадра удаленного запроса
		1 Бит TXRQ другого объекта сообщения (на который указывает CUR) устанавливается после получения им корректного кадра удаленного запроса


Поле	Биты	Описание
OVIE	18	Бит разрешения прерывания по заполнению FIFO объекта сообщения m. Прерывание генерируется, когда указатель CUR (указатель на текущий объект) достигает значения SEL регистра MOFGPR
		0 Запрещено
		1 Разрешено
		Если объект сообщения m является объектом приема FIFO, то поле TXINP (регистр MOIPR объекта сообщения m) определяет, которая из линий прерываний используется. Если объект сообщения m является объектом передачи FIFO, то поле RXINP (регистр MOIPR) задает используемую линию прерывания. Для всех других режимов объекта сообщения состояние бита OVIE не важно
TXIE	17	Бит разрешения прерывания по окончании передачи сообщения
		0 Запрещено
		1 Разрешено. Прерывание генерируется, если сообщение из объекта сообщения m было успешно передано. Поле TXINP (регистр MOIPR) определяет, которая из линий прерывания используется
RXIE	16	Бит разрешения прерывания по окончании приема сообщения
		0 Запрещено
		1 Разрешено. Прерывание генерируется, если сообщение было успешно принято объектом сообщения m (напрямую или через шлюз). Поле RXINP (регистр MOIPR) определяет, которая из линий прерывания используется
DATC	11	Индикатор копирования данных
		0 Данные не копируются
		1 Данные в регистрах MODATAN и MODATAL объекта-источника шлюза (после сохранения принятого кадра в источнике) копируются через шлюз в объект-приемник
		Бит DATC используется только объектом-источником в режиме шлюза. Во всех остальных случаях бит не функционирует
DLCC	10	Индикатор копирования кода длины данных DLC
		0 Код не копируется
		1 Код длины данных объекта-источника шлюза (после сохранения принятого кадра в источнике) копируется через шлюз в объект-приемник
		Бит DLCC используется только объектом-источником в режиме шлюза. Во всех остальных случаях бит не функционирует
IDC	9	Индикатор копирования идентификатора
		0 Идентификатор не копируется
		1 Идентификатор объекта-источника шлюза (после сохранения принятого кадра в источнике) копируется через шлюз в объект-приемник
		Бит IDC используется только объектом-источником в режиме шлюза. Во всех остальных случаях бит не функционирует
GDFS	8	Индикатор отправки кадра через шлюз
		0 Состояние бита TXRQ объекта-приемника остается без изменений
		1 Бит TXRQ объекта-приемника устанавливается после внутренней передачи из объекта-источника
		Бит GDFS используется только объектом-источником в режиме шлюза. Во всех остальных случаях бит не функционирует

Поле	Биты	Описание
ММС	3-0	Задание режима объекта сообщения m
		0000 Стандартный объект сообщения
		0001 Базовый объект приемной структуры FIFO
		0010 Базовый объект передающей структуры FIFO
		0011 Вспомогательный объект передающей структуры FIFO
		0100 Объект-источник шлюза
		Остальные комбинации зарезервированы
–	31-28, 19, 15-12, 7-4	Зарезервировано

MOFGPR – регистр указателя FIFO или шлюза объекта сообщения

Смещение: Msg_mo + 04h

Сброс: 0h




Поле	Биты	Описание
SEL	31-24	Указатель объекта сообщения. Второй (программный) указатель в дополнение к аппаратному указателю CUR при работе с FIFO. Поле SEL используется для общего мониторинга (генерирование прерываний FIFO)
CUR	23-16	Указатель на текущий объект в пределах FIFO или шлюза. После каждой операции FIFO или передачи через шлюз указатель CUR обновляется – в него заносится номер следующего объекта сообщения в списке (поле PNEXT регистра MOSTAT) – до тех пор, пока не будет достигнут верхний элемент FIFO (поле TOP), после чего CUR сбрасывается, и в него загружается номер нижнего элемента списка (из поля BOT)
TOP	15-8	Указатель верхнего элемента FIFO. В поле находится номер последнего элемента
BOT	7-0	Указатель нижнего элемента FIFO. В поле находится номер первого элемента

MOIPR – регистр указателя прерываний объекта сообщения

Смещение: Msg_mo + 08h

Сброс: 0h




Поле	Биты	Описание
CFCVAL	31-16	Количество кадров. Каждый раз после записи принятого сообщения в объект сообщения m или успешной передачи объекта сообщения m, значение счетчика кадров CFC (регистр NFCCR) копируется в CFCVAL
MPN	15-8	Номер бита ожидающего обработки сообщения. Указывает позицию бита, соответствующего объекту сообщения m в регистре MSPND
TXINP	7-4	Указатель линии прерываний для прерывания после передачи. Всего доступно 16 линий прерывания с номерами от 0 до 15. Значение 0000b, записанное в TXINP, выбирает нулевую линию прерываний, 0001b – первую и так далее до 1111b, которое соответствует линии 15. Дополнительно бит TXINP используется для выбора позиции бита ожидающего обработки объекта сообщения m
RXINP	3-0	Указатель линии прерываний для прерывания после приема. Всего доступно 16 линий прерывания с номерами от 0 до 15. Значение 0000b, записанное в RXINP, выбирает нулевую линию прерываний, 0001b – первую и так далее до 1111b, которое соответствует линии 15. Дополнительно бит RXINP используется для выбора позиции бита ожидающего обработки объекта сообщения m

МОАМР – регистр маски объекта сообщения

Смещение: Msg_mo + 0Ch

Сброс: 3FFF_FFFFh




Поле	Биты	Описание
MIDE	29	Маска бита IDE сообщения
		0 Объект сообщения m может принимать как стандартные, так и расширенные кадры
		1 Объект сообщения m может принимать только те кадры, у которых состояние бита IDE совпадает с его битом IDE
AM	28-0	Маска идентификатора. При приеме расширенного сообщения используется вся маска. При приеме стандартного сообщения используются биты 28-18, при этом состояние битов 17-0 не важно
–	31-30	Зарезервировано

MODATAL – младший регистр данных объекта сообщения

Смещение: Msg_mo + 10h

Сброс: 0h




Поле	Биты	Описание
DB3	31-24	Третий байт данных
DB2	23-16	Второй байт данных
DB1	15-8	Первый байт данных
DB0	7-0	Нулевой байт данных

MODATAN – старший регистр данных объекта сообщения

Смещение: Msg_mo + 14h

Сброс: 0h




Поле	Биты	Описание
DB7	31-24	Седьмой байт данных
DB6	23-16	Шестой байт данных
DB5	15-8	Пятый байт данных
DB4	7-0	Четвертый байт данных

MOAR – регистр арбитража объекта сообщения

Смещение: Msg_mo + 18h

Сброс: 0h



Поле	Биты	Описание
PRI	31-30	Класс приоритета. Поле определяет один из четырех классов (0, 1, 2 и 3) приоритета объекта сообщения m. Нулевой класс устанавливает наивысший приоритет. Объекты сообщений с нулевым классом всегда выигрывают арбитраж при передаче и приеме сообщений. Фильтрация сообщений на основе идентификатора (маскируемого) и позиции в списке организуются только для объектов сообщений с равным приоритетом. Кроме этого, поле PRI определяет метод фильтрации
		00 Зарезервировано
		01 Фильтрация в зависимости от положения объекта сообщения в списке. Объект сообщения m получает приоритет на передачу сообщения только в случае, если перед ним в списке нет других объектов сообщений с установленными битами MSGVAL, TXEN0 и TXEN1

Поле	Биты	Описание
		10 Фильтрация в зависимости от значения идентификатора. Объект сообщения m получает приоритет на передачу сообщения только в случае, если в списке нет других объектов сообщений с «Идентификатор + IDE + DIR» более высокого приоритета (согласно правилам арбитража в таблице A.16.2)
		11 Фильтрация в зависимости от положения объекта сообщения в списке (как при PRI = 01b)
IDE	29	Бит расширения идентификатора объекта сообщения m
	0	Объект сообщения m оперирует с кадрами со стандартным 11-битным идентификатором
	1	Объект сообщения m оперирует с кадрами с расширенным 29-битным идентификатором
ID	28-0	Идентификатор объекта сообщения m. При оперировании с расширенными кадрами используются биты 28-0. При оперировании со стандартными кадрами используются биты 28-18, при этом состояние битов 17–0 не важно

Таблица A.16.2 – Распределение приоритета между объектами сообщений согласно правилам арбитража

Установки для объектов сообщений 0 и 1, которые участвуют в арбитраже (приоритет объекта 0 выше приоритета объекта 1)	Пояснение
MOAR0[28:18] < MOAR1[28:18] (11-битный стандартный идентификатор объекта 0 меньше по числовому значению, чем 11-битный идентификатор объекта 1)	Стандартный кадр с идентификатором, имеющим меньшее значение, обладает более высоким приоритетом
MOAR0[28:18] = MOAR1[28:18]. В регистре MOAR0 бит IDE = 0. В регистре MOAR1 бит IDE = 1	При равенстве значений стандартных идентификаторов, стандартный кадр имеет приоритет перед расширенным
MOAR0[28:18] = MOAR1[28:18]. Биты IDE обоих объектов сброшены. В регистре MOSTAT0 бит DIR = 1. В регистре MOSTAT1 бит DIR = 0	При равенстве значений идентификаторов стандартный кадр данных имеет приоритет перед стандартным кадром удаленного запроса
MOAR0[28:0] = MOAR1[28:0] Биты IDE обоих объектов установлены. В регистре MOSTAT0 бит DIR = 1. В регистре MOSTAT1 бит DIR = 0	При равенстве значений идентификаторов расширенный кадр данных имеет приоритет перед расширенным кадром удаленного запроса
MOAR0[28:0] < MOAR1[28:0] Биты IDE обоих объектов установлены. (29-битный идентификатор объекта 0 меньше по числовому значению, чем 29-битный идентификатор объекта 1)	Расширенный кадр с идентификатором, имеющим меньшее значение, обладает более высоким приоритетом

МОСТР – регистр управления объектом сообщения

Смещение: Msg_mo + 1Ch

Сброс: 0h

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
		-		SET DIR	SET TX EN1	SET TX EN0	SET TXRQ	SET RXEN	SET RTSEL	SET MSGVAL	SET MSGLST	SET NEWDAT	SET RXUPD	SET TXPND	SET RXPND
				3	3	3	3	3	3	3	3	3	3	3	3
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		-		RES DIR	RES TX EN1	RES TX EN0	RES TXRQ	RES RXEN	RES RTSEL	RES MSGVAL	RES MSGLST	RES NEWDAT	RES RXUPD	RES TXPND	RES RXPND
				3	3	3	3	3	3	3	3	3	3	3	3

Поле	Биты	Описание
SETDIR, RESDIR	27, 11	Установка/сброс бита DIR
SETTXEN1, RESTXEN1	26, 10	Установка/сброс бита TXEN1
SETTXEN0, RESTXEN0	25, 9	Установка/сброс бита TXEN0
SETTXRQ, RESTXRQ	24, 8	Установка/сброс бита TXRQ
SETRXEN, RESRXEN	23, 7	Установка/сброс бита RXEN
SETRTSEL, RESRTSEL	22, 6	Установка/сброс бита RTSEL
SETMSGVAL, RESMSGVAL	21, 5	Установка/сброс бита MSGVAL
SETMSGLST, RESMSGLST	20, 4	Установка/сброс бита MSGLST
SETNEWDAT, RESNEWDAT	19, 3	Установка/сброс бита NEWDAT
SETRXUPD, RESRXUPD	18, 2	Установка/сброс бита RXUPD
SETTXPND, RESTXPND	17, 1	Установка/сброс бита TXPND
SETRXPND, RESRXPNPND	16, 0	Установка/сброс бита RXPND
–	31-28, 15-12	Зарезервировано. При чтении возвращаются нули. При записи следует писать 0h

Примечание – Биты с префиксом SET и RES работают попарно. Комбинация состояний этих бит оказывает влияние на соответствующий бит регистра MOSTAT:


- SET* = 1, RES* = 0 устанавливает бит *;
- SET* = 0, RES* = 1 сбрасывает бит *;
- SET* = RES* = 0 или SET* = RES* = 1 не изменяет состояние бита *.

MOSTAT – регистр состояния объекта сообщения

Смещение: Msg_mo + 1Ch

Сброс:

- 0100_0000h для объекта сообщения 0;
- [mo + 1][mo - 1][0000]h для объектов сообщений с номерами от 1 до 126, (соответственно mo от 01h до 7Eh);
- 7F7E_0000h для объекта сообщения 127



Поле	Биты	Описание
PNEXT	31-24	Указатель на следующий элемент списка. В поле находится номер объекта сообщения, расположенного выше по списку относительно текущего
PPREV	23-16	Указатель на предыдущий элемент списка. В поле находится номер объекта сообщения, расположенного ниже по списку относительно текущего
LIST	15-12	Номер списка, которому принадлежит объект сообщения m. Поле обновляется аппаратно при распределении/перераспределении объекта сообщения
DIR	11	Направление передачи сообщения
		0 Объект для приема сообщения. При установленном бите TXRQ планируется передача кадра удаленного запроса с идентификатором объекта сообщения m. При приеме кадра данных с соответствующим идентификатором его содержимое сохраняется в объекте сообщения m
		1 Объект для передачи сообщения. При установленном бите TXRQ планируется передача кадра данных сформированного из объекта сообщения m. При приеме кадра удаленного запроса с соответствующим идентификатором будет установлен бит TXRQ данного регистра
TXEN1	10	Бит разрешения передачи кадра
		0 Передача кадра, сформированного из объекта сообщения m, запрещена
		1 Передача кадра разрешена. Объект сообщения m может быть передан, только если установлены оба бита – TXEN1 и TXEN0. Контроллер CAN использует бит TXEN1 для выбора активного объекта передачи сообщения из FIFO

Поле	Биты	Описание
TXEN0	9	Бит разрешения передачи кадра
		0 Передача кадра, сформированного из объекта сообщения m, запрещена
		1 Передача кадра разрешена. Объект сообщения m может быть передан, только если установлены оба бита – TXEN0 и TXEN1. Можно программно очищать бит TXEN0 для запрета передачи сообщения, которое в настоящий момент формируется, или для запрета автоматической передачи ответа на удаленный запрос
TXRQ	8	Бит запроса на передачу
		0 Передача объекта сообщения m не требуется
		1 Установлен запрос на передачу объекта сообщения m
		Запрос на передачу кадра будет удовлетворен только в случае, если установлены биты TXRQ, TXEN0, TXEN1 и MSGVAL. Бит TXRQ устанавливается аппаратно при получении кадра удаленного запроса. Бит сбрасывается аппаратно при успешном завершении передачи, и если при этом не был повторно программно установлен бит NEWDAT
RXEN	7	Бит разрешения приема
		0 Прием кадра в объект сообщения m запрещен
		1 Объект сообщения может принимать сообщения
		Состояние бита учитывается только при фильтрации принимаемых сообщений
RTSEL	6	Индикатор возможности приема/передачи
		0 Объект сообщения не может принимать/передавать сообщения
		1 Объект сообщения может принимать/передавать сообщения
		Прием кадра. Бит RTSEL устанавливается аппаратно после того, как выбран объект сообщения m для сохранения только что принятого кадра. Прежде, чем записать принятые данные в объект сообщения m, аппаратная часть проверяет состояние бита RTSEL. ЦП может сбросить этот бит, чтобы запретить запись принятого кадра в объект сообщения m. Передача кадра. Бит RTSEL устанавливается аппаратно после того, как объект сообщения m выбран в качестве следующего передаваемого кадра. Аппаратная часть перед началом передачи проверяет: установлен ли бит RTSEL и сброшен ли бит NEWDAT. Бит RTSEL должен оставаться установленным до окончания передачи. Проверка состояния бита RTSEL производится только при попытке изменения содержимого объекта сообщения m во избежание одновременного выполнения операций передачи кадра и его изменения. Бит не участвует в фильтрации сообщений и не сбрасывается аппаратно
MSGVAL	5	Бит активности объекта сообщения m
		0 Не активен
		1 Активен
		Только те объекты сообщений, для которых установлен этот бит, могут использоваться для операций приема и передачи

Поле	Биты	Описание	
MSGLST	4	Бит потери сообщения	
		0	Ни одно сообщение не потеряно
		1	Принятое сообщение потеряно вследствие того, что контроллер CAN установил бит NEWDAT по окончании приема сообщения при том, что флаг NEWDAT уже был установлен вследствие полученного ранее сообщения
NEWDAT	3	Индикатор новых данных	
		0	С момента сброса бита NEWDAT никаких изменений объекта сообщения m не происходило
		1	Объект сообщения был изменен. Бит устанавливается аппаратно после того, как принятое сообщение было сохранено в объекте сообщения m. Бит сбрасывается аппаратно после начала передачи объекта сообщения m. Бит NEWDAT следует устанавливать программно после того, как новые данные для передачи будут сохранены в объекте сообщения m для предотвращения автоматического сброса бита TRXQ в конце текущей передачи
RXUPD	2	Индикатор изменений	
		0	Нет текущих изменений
		1	Идентификатор сообщения, поле длины данных DLC и данные в объекте сообщения изменяются
TXPND	1	Индикатор окончания передачи	
		0	Переданных сообщений нет
		1	Сообщение объекта m было успешно передано
RXPND	0	Индикатор окончания приема	
		0	Принятых сообщений нет
		1	Сообщение было успешно принято объектом сообщения m (напрямую или через копирование объекта в режиме шлюза). Бит должен сбрасываться программно

Приложение Б
(обязательное)
Коды состояний функционирования блока I2C

В таблицах Б.1 – Б.11 представлена информация о соответствии кодов и операций.

Условные обозначения, принятые в данных таблицах:

- [ADR, 0], [ADR, 1] – 8-разрядное значение, состоящее из 7-разрядного адреса ADR и бита направления передачи R/W#, значение которого «0» или «1» указывается непосредственно;

- DAT – байт данных;

- код мастера – 8-разрядное значение 0000_1xxxh, где «xxx» – уникальный код каждого мастера в системе нескольких устройств;

- «с ACK» – выражение, обозначающее, что после передачи адреса/байта в ответ на запрос подтверждения передачи (бит ACK) передатчик получает подтверждение передачи от ведомого (квитирование);

- «с NACK» – выражение, обозначающее, что после передачи адреса/байта в ответ на запрос подтверждения передачи (бит ACK) передатчик получает неподтверждение передачи от ведомого (неквитирование);

- X – бит может быть установленным (1b) или сброшенным (0b), в зависимости от режима работы, состояния и дальнейших действий модуля I2C.

Таблица Б.1 – Исключительные состояния

Код	Описание состояния	Регистр SDA	Биты регистра CTL0				Возможные дальнейшие действия и коды результатов их выполнения
			CLRST	ACK	STOP	START	
00h	IDLE	–	–	–	–	–	Ожидать завершения текущей передачи байта
1Fh	Ошибка на шине	–	1	0	0	0	Функционировать в режиме безадресного ведомого (00h)

Таблица Б.2 – Режим FS мастера передатчика (дополнительно см. таблицу Б.4)

Код	Описание состояния	Регистр SDA	Биты регистра CTL0				Возможные дальнейшие действия и коды результатов их выполнения
			CLRST	ACK	STOP	START	
1	2	3	4	5	6	7	8
01h	Старт	Код мастера	1	0	0	0	Передать код мастера и перейти в режим HS (0Ch/21h)
		[ADR, 0]					Передать адрес ведомого (04h/05h)
02h	Повторный старт	[ADR, 0]	1	0	0	0	Передать адрес ведомого (04h/05h)
		[ADR, 1]					Передать адрес ведомого, после чего перейти в режим приемника (08h/09h)

Окончание таблицы Б.2

1	2	3	4	5	6	7	8
03h	Потеря арбитража, мастер перешел в режим безадресного ведомого	–	1	0	0	0	Функционировать в режиме безадресного ведомого (00h)
04h	Отправлен адрес ведомого с ACK	DAT	1	0	0	0	Передать байт данных (06h/07h)
		–	1	0	0	1	Сделать повторный старт (02h)
			1	0	1	0	Остановить передачу (00h)
			1	0	1	1	Остановить передачу, а затем сделать повторный старт (01h)
05h	Отправлен адрес ведомого с NACK	–	1	0	0	1	Сделать повторный старт (02h)
			1	0	1	0	Остановить передачу (00h)
			1	0	1	1	Остановить передачу, а затем сделать повторный старт (01h)
06h	Отправлен байт данных с ACK	DAT	1	0	0	0	Передать байт данных (06h/07h)
		–	1	0	0	1	Сделать повторный старт (02h)
			1	0	1	0	Остановить передачу (00h)
			1	0	1	1	Остановить передачу, а затем сделать повторный старт (01h)
07h	Отправлен байт данных с NACK	–	1	0	0	1	Сделать повторный старт (02h)
			1	0	1	0	Остановить передачу (00h)
			1	0	1	1	Остановить передачу, а затем сделать повторный старт (01h)

Таблица Б.3 – Режим FS мастера приемника

Код	Описание состояния	Регистр SDA	Биты регистра CTL0				Возможные дальнейшие действия и коды результатов их выполнения
			CLRST	ACK	STOP	START	
1	2	3	4	5	6	7	8
08h	Отправлен адрес ведомого с ACK	–	1	0	0	0	Получить байт данных, квитировать прием (0Ah)
			1	1	0	0	Получить байт данных, не квитировать прием (0Bh)
09h	Отправлен адрес ведомого с NACK	–	1	0	0	1	Сделать повторный старт (02h)
			1	0	1	0	Остановить передачу (00h)
			1	0	1	1	Остановить передачу, а затем сделать повторный старт (01h)
0Ah	Принят байт данных и квитирован	DAT	1	0	0	0	Получить байт данных, квитировать прием (0Ah)
			1	1	0	0	Получить байт данных, не квитировать прием (0Bh)

Окончание таблицы Б.3

1	2	3	4	5	6	7	8
0Bh	Принят байт данных и не квити-рован	DAT	1	0	0	1	Сделать повторный старт (02h)
			1	0	1	0	Остановить передачу (00h)
			1	0	1	1	Остановить передачу, а затем сделать повторный старт (01h)

Таблица Б.4 – Режим FS мастера передатчика (дополнительно см. таблицу Б.2)

Код	Описание состояния	Регистр SDA	Биты регистра CTL0				Возможные дальнейшие действия и коды результатов их выполнения
			CLRST	ACK	STOP	START	
0Ch	Отправлен код мастера, обнаружена ошибка (ACK)	–	1	0	0	1	Сделать повторный старт (02h)
			1	0	1	0	Остановить передачу (00h)
			1	0	1	1	Остановить передачу, а затем сделать повторный старт (01h)

Таблица Б.5 – Режим FS ведомого приемника (дополнительно см. таблицу Б.7)

Код	Описание состояния	Регистр SDA	Биты регистра CTL0				Возможные дальнейшие действия и коды результатов их выполнения
			CLRST	ACK	STOP	START	
10h	Принят адрес и квити-рован	–	1	0	0	0	Получить байт данных, квити-ровать прием (12h)
			1	1	0	0	Получить байт данных, не квити-ровать прием (13h)
11h	Принят адрес послепотери арбитража и квити-рован	–	1	0	0	0	Получить байт данных, квити-ровать прием (12h)
			1	1	0	0	Получить байт данных, не квити-ровать прием (13h)
12h	Принят байт данных и квити-рован	DAT	1	0	0	0	Получить байт данных, квити-ровать прием (12h)
			1	1	0	0	Получить байт данных, не квити-ровать прием (13h)
13h	Принят байт данных и не квити-рован	DAT	1	0	0	0	Функционировать в режиме безадресного ведомого (00h)
			1	0	0	1	Функционировать в режиме безадресного ведомого, сделать старт после освобождения шины (00h, 01h)

Таблица Б.6 – Режим FS ведомого передатчика

Код	Описание состояния	Регистр SDA	Биты регистра CTL0				Возможные дальнейшие действия и коды результатов их выполнения
			CLRST	ACK	STOP	START	
1	2	3	4	5	6	7	8
14h	Принят адрес и квити-рован	DAT	1	X	0	0	Передать байт данных, квитиловать/ не квитиловать (16h/17h)
15h	Принят адрес после потери арбитража и квити-рован	DAT	1	X	0	0	Передать байт данных, квитиловать/ не квитиловать (16h/17h)
16h	Отправлен байт данных с ACK	DAT	1	X	0	0	Передать байт данных, квитиловать/ не квитиловать (16h/17h)
17h	Отправлен байт данных с NACK	–	1	X	0	0	Функционировать в режиме безадресного ведомого (00h)
			1	X	0	1	Функционировать в режиме безадресного ведомого, сделать старт после освобождения шины (00h, 01h)
18h	Принят адрес отклика и квити-рован	DAT	1	X	0	0	Передать байт данных, квитиловать/ не квитиловать (1Ah/1Bh)
19h	Принят адрес отклика после потери арбитража и квити-рован	DAT	1	X	0	0	Передать байт данных, квитиловать/ не квитиловать (1Ah/1Bh)
1Ah	Отправлен байт данных в ответ на получение адреса отклика с ACK	DAT	1	X	0	0	Передать байт данных, квитиловать/ не квитиловать (1Ah/1Bh)

Окончание таблицы Б.6

1	2	3	4	5	6	7	8
1Bh	Отправлен байт данных в ответ на получение адреса отклика с NACK	—	1	X	0	0	Функционировать в режиме безадресного ведомого (00h)
			1	X	0	1	Функционировать в режиме безадресного ведомого, сделать старт после освобождения шины (00h, 01h)

Таблица Б.7 – Режим FS ведомого приемника (дополнительно см. таблицу Б.5)

Код	Описание состояния	Регистр SDA	Биты регистра CTL0				Возможные дальнейшие действия и коды результатов их выполнения
			CLRST	ACK	STOP	START	
1Ch	Стоп	—	1	0	0	0	Функционировать в режиме безадресного ведомого (00h)
			1	0	0	1	Функционировать в режиме безадресного ведомого, сделать старт после освобождения шины (00h, 01h)
1Dh	Принят адрес общего вызова и квити-рован	—	1	0	0	0	Получить байт данных, квити-ровать прием (12h)
			1	1	0	0	Получить байт данных, не квити-ровать прием (13h)
1Eh	Принят адрес общего вызова после потери арбитража и квити-рован	—	1	0	0	0	Получить байт данных, квити-ровать прием (12h)
			1	1	0	0	Получить байт данных, не квити-ровать прием (13h)

Таблица Б.8 – Режим HS мастера передатчика

Код	Описание состояния	Регистр SDA	Биты регистра CTL0				Возможные дальнейшие действия и коды результатов их выполнения
			CLRST	ACK	STOP	START	
21h	Успешно отправлен код мастера, мастер перешел в режим HS	–	1	0	0	1	Сделать повторный старт (22h)
22h	Повторный старт	[ADR, 0]	1	0	0	0	Передать адрес ведомого (28h/29h)
		[ADR, 1]					Передать адрес ведомого, после квитирования/не квитирования переключиться в режим мастера приемника (28h/29h)
23h	Потеря арбитража, мастер перешел в режим HS безадресного ведомого	–	1	0	0	0	Функционировать в режиме безадресного ведомого (00h)
24h	Отправлен адрес ведомого с ACK	DAT	1	0	0	0	Передать байт данных (26h/27h)
		–	1	0	0	1	Сделать повторный старт (22h)
			1	0	1	0	Остановить передачу (00h)
			1	0	1	1	Остановить передачу, а затем сделать повторный старт (01h)
25h	Отправлен адрес ведомого с NACK	–	1	0	0	1	Сделать повторный старт (22h)
			1	0	1	0	Остановить передачу (00h)
			1	0	1	1	Остановить передачу, а затем сделать повторный старт (01h)
26h	Отправлен байт данных с ACK	DAT	1	0	0	0	Передать байт данных (26h/27h)
		–	1	0	0	1	Сделать повторный старт (22h)
			1	0	1	0	Остановить передачу (00h)
			1	0	1	1	Остановить передачу, а затем сделать повторный старт (01h)
27h	Отправлен байт данных с NACK	–	1	0	0	1	Сделать повторный старт (22h)
			1	0	1	0	Остановить передачу (00h)
			1	0	1	1	Остановить передачу, а затем сделать повторный старт (01h)

Таблица Б.9 – Режим HS мастера приемника

Код	Описание состояния	Регистр SDA	Биты регистра CTL0				Возможные дальнейшие действия и коды результатов их выполнения
			CLRST	ACK	STOP	START	
28h	Отправлен адрес ведомого с ACK	–	1	0	0	0	Получить байт данных, квитировать прием (2Ah)
			1	1	0	0	Получить байт данных, не квитировать прием (2Bh)
29h	Отправлен адрес ведомого с NACK	–	1	0	0	1	Сделать повторный старт (02h)
			1	0	1	0	Остановить передачу (00h)
			1	0	1	1	Остановить передачу, а затем сделать повторный старт (01h)
2Ah	Принят байт данных и квитирован	DAT	1	0	0	0	Получить байт данных, квитировать прием (2Ah)
			1	1	0	0	Получить байт данных, не квитировать прием (2Bh)
2Bh	Принят байт данных и не квитирован	DAT	1	0	0	1	Сделать повторный старт (02h)
			1	0	1	0	Остановить передачу (00h)
			1	0	1	1	Остановить передачу, а затем сделать повторный старт (01h)

Таблица Б.10 – Режим HS ведомого приемника


Код	Описание состояния	Регистр SDA	Биты регистра CTL0				Возможные дальнейшие действия и коды результатов их выполнения
			CLRST	ACK	STOP	START	
30h	Принят адрес и квитирован	–	1	0	0	0	Получить байт данных, квитировать прием (32h)
			1	1	0	0	Получить байт данных, не квитировать прием (33h)
32h	Принят байт данных и квитирован	DAT	1	0	0	0	Получить байт данных, квитировать прием (32h)
			1	1	0	0	Получить байт данных, не квитировать прием (33h)
33h	Принят байт данных и не квитирован	DAT	1	0	0	0	Функционировать в режиме безадресного ведомого (00h)
			1	0	0	1	Функционировать в режиме безадресного ведомого, сделать старт после освобождения шины (00h, 01h)

Таблица Б.11 – Режим HS ведомого передатчика

Код	Описание состояния	Регистр SDA	Биты регистра CTL0				Возможные дальнейшие действия и коды результатов их выполнения
			CLRST	ACK	STOP	START	
34h	Принят адрес и квитирован	DAT	1	X	0	0	Передать байт данных, квитировать/ не квитировать (36h/37h)
36h	Отправлен байт данных с ACK	DAT	1	X	0	0	Передать байт данных, квитировать/ не квитировать (36h/37h)
37h	Отправлен байт данных с NACK	—	1	X	0	0	Функционировать в режиме безадресного ведомого (00h)
			1	X	0	1	Функционировать в режиме безадресного ведомого, сделать старт после освобождения шины (00h, 01h)

Назначение выводов в корпусе

Pinout LQFP48



- | | | |
|---|--|---|
|  Порты ввода-вывода |  Передача данных |  Земля |
|  Контроль и отладка |  Аналоговые входы |  Питание |
|  Управление приводом |  Выводы таймеров |  Выводы микросхемы |

Приложение Г **(обязательное)** **Габаритный чертеж корпуса LQFP48**

LQFP48: Пластиковый низкопрофильный четырехгранный плоский корпус с 48 выводами; 7х7х1,4 мм

SOT313-2




Рисунок Г.1 – Габаритный чертеж корпуса LQFP48

Приложение Д **(справочное)** **Пример схемы включения микроконтроллера**




Рисунок Д.1 – Пример схемы включения микроконтроллера К1921ВГ5Т