
7주차 에세이

김희창

프로토타이핑 까지는 지난주 실습(효과음 출력 기능 추가 및 에뮬레이션, 프로토타이핑)으로 갈음하고, 이번 주에는 과제를 위주로 제공된 모듈의 ETRI050 프로세스의 레이아웃 설계와 수정에 집중해보았다.

실습의 첫 단계로 make synthesize를 이용해서 합성한 회로의 RTL 시뮬레이션을 수행하였다. 이번에는 verilator 대신에 timing delay를 고려할 수 있는 Icarus verilog를 사용하였다.



Timing delay 파형

위의 사진과 같이 clk가 오른 후 480ps 지연 후에 lcd_data가 변하는 timing delay가 측정되는 것을 볼 수 있다. 우리의 회로는 50MHz로 작동하기에 시간지연이 20ns보다만 작으면 되어서 여유있다.
다음으로 레이아웃과 관련한 과제를 수행하였다.

과제**18** 배치 밀도와 가로세로비를 조절하여 최소 면적의 레이아웃을 만들어라. 입력핀은 상면에 출력 핀은 하면에 배치하라. 만일 면적 제한(1000x1000um)을 맞출 수 없다면 이를 극복할 방안을 제시하라.

프로세스의 첫번째 단계는 베릴로그 코드를 AND, OR 게이트 등의 primitive를 이용한 회로로 바꾸어 주는 합성이다.

```
12. Printing statistics.

=== space_invaders_engine_glcd ===

        +----------Local Count, excluding submodules.
        |
     1727 wires
     1856 wire bits
     1727 public wires
     1856 public wire bits
        8 ports
        8 port bits
     1822 cells
       52   AND2X2
      107   AOI21X1
       60   AOI22X1
        3   BUFX2
        1   DFFPOSX1
      107   DFFSR
      265   INVX1
       11   MUX2X1
      308   NAND2X1
       94   NAND3X1
      313   NOR2X1
        1   NOR3X1
      437   OAI21X1
       35   OAI22X1
       28   OR2X2
```

```
=== space_invaders_engine_glcd ===

        +----------Local Count, excluding submodules.
        |
     1647 wires
     1776 wire bits
     1647 public wires
     1776 public wire bits
        8 ports
        8 port bits
     1742 cells
       45   AND2X2
       82   AOI21X1
       59   AOI22X1
        3   BUFX2
        1   DFFPOSX1
      107   DFFSR
      256   INVX1
       17   MUX2X1
      248   NAND2X1
       54   NAND3X1
      368   NOR2X1
      447   OAI21X1
       22   OAI22X1
       33   OR2X2
```

yosys합성 결과 비교 (좌: 기본 합성, 우: 면적 우선 모드 합성)

우선 기본 옵션의 합성 결과는 왼쪽과 같았다. DFF(D-flipflop)을 107개 사용하는 것을 볼 수 있었다. 회로의 크기를 줄이기 위해서 여러가지 방법을 시도해보았다.

[전략1] Yosys 합성의 설정 변경
yosys합성과정에서 abc 스크립트를 변경하면 다음과 같은 면적 우선 모드를 사용할 수 있다고 한다.
`set abc_script = "+strash;scorr;ifraig;retime;strash;dch,-f;map,-a,-M,1"`

이 옵션에 대한 GPT의 설명은 다음과 같았다. 우리 회로는 주파수가 50MHz로 낮기에 별도의 STA는 실시하지 않았다.

> Qflow 기본 ABC 스크립트의 전처리 흐름을 유지하면서, 마지막 표준셀 매핑을 면적 우선 모드로 바꾼 설정입니다. 핵심은 마지막의 `map,-a,-M,1`이며, ABC에는 `map -a -M 1`로 전달됩니다. `-M 1`은 Qflow 기본값에도 있던 옵션이고, 면적 우선으로 바꾸는 부분은 **`-a`**입니다. 여기서 `+`는 파일 이름 대신 ABC 명령 문자열을 전달한다는 뜻이고, 쉼표는 공백으로 변환됩니다. 따라서 `abc_script`에는 옵션 하나가 아니라 전체 ABC 명령열을 넣어야 합니다.
>
> 주의할 점은 `map -a`가 지연 제약을 무시하는 area-only 매핑이라는 것입니다. 면적 감소를 시험하기에는 적합하지만, 목표 클록 주파수를 만족하는지는 STA로 따로 확인해야 합니다. 모든 회로에서 기본 설정보다 작은 결과를 보장하지는 않습니다.

실제로 되는지 옵션을 추가해서 합성해보았다. 합성 결과 우측과 같이 전체 cell 개수가 1822에서 1742개로 줄었으나, 가장 크기가 큰 DFFSR의 경우 107개로 동일하였다. make size 수행 결과
1143.900 x 1093.050um으로 주어진 조건 1000x1000um를 초과하였다.

[전략2] 배치 밀도 조정
graywolf placement에서 사용하면 밀도를 더 촘촘하게 하였다. initial_density를 0.95로 조정하고, `set addspacers_options = "-stripe 8 225 PG -nostretch"` 으로 power stripe의 nostretch 옵션을 추가하여서 공간 확장이 일어나지 않도록 하였다.
make size 수행 결과 1122.600 x 1053.750um으로 크기가 약간 감소하였으나 여전히 주어진 조건을 만족하지는 못하였다.

[전략3, 면적 제한 우회] 좌우의 핀을 제거
우리 회로는 총 입력 핀이 5개, 출력 핀이 3개로 상면과 하면의 핀만 사용하기 때문에 좌우의 핀을 지우면 공간을 더 확보할 수 있다. 확보가능한 공간의 크기는 약 1.5mm으로 1500x1000um 을 사용할 수 있다. 따라서 목표하는 가로세로 비율(TWMC*chip.aspect.ratio)을 기존의 1.0에서 0.7 으로 조절해 주었다.

또한, .cel 파일에 주어진 핀 이름과 동일한 이름을 사용해서 .cel2 파일을 수정해주었다. 이렇게 하면 모든 입력 핀은 상면에, 출력 핀은 하면에 배치되도록 강제하여서 좌우 핀을

사용하지 않아도 된다. make route에서 103개의 배선 배치에 실패하여서 initial_density를 0.8로 줄여주었다.
make lvs에서도 오류가 없는 것을 확인하였고, 최종 크기는 **1422.600 x 985.050um**으로 1500x1000um안에는 들어갔다.

```
pad 1 name twpin_clk
corners 4 -150 -300 -150 300 150 300 150 -300
pin name clk signal clk layer 1 0 0

pad 2 name twpin_clk_o
corners 4 -150 -300 -150 300 150 300 150 -300
pin name clk_o signal clk_o layer 1 0 0

pad 3 name twpin_rst_n
corners 4 -150 -300 -150 300 150 300 150 -300
pin name rst_n signal rst_n layer 1 0 0

pad 4 name twpin_btn_left
corners 4 -150 -300 -150 300 150 300 150 -300
pin name btn_left signal btn_left layer 1 0 0

pad 5 name twpin_btn_right
corners 4 -150 -300 -150 300 150 300 150 -300
pin name btn_right signal btn_right layer 1 0 0

pad 6 name twpin_btn_fire
corners 4 -150 -300 -150 300 150 300 150 -300
pin name btn_fire signal btn_fire layer 1 0 0

pad 7 name twpin_v_sync
corners 4 -150 -300 -150 300 150 300 150 -300
pin name v_sync signal v_sync layer 1 0 0

pad 8 name twpin_lcd_data
corners 4 -150 -300 -150 300 150 300 150 -300
pin name lcd_data signal lcd_data layer 1 0 0
```

```
padgroup Input_clk              permute
twpin_clk                       nonfixed
restrict side T

padgroup Input_rst_n            permute
twpin_rst_n                     nonfixed
restrict side T

padgroup Input_btn_left           permute
twpin_btn_left                    nonfixed
restrict side T

padgroup Input_btn_right           permute
twpin_btn_right                    nonfixed
restrict side T

padgroup Input_btn_fire           permute
twpin_btn_fire                    nonfixed
restrict side T

padgroup Output_clk_o             permute
twpin_clk_o                      nonfixed
restrict side B

padgroup Output_v_sync             permute
twpin_v_sync                      nonfixed
restrict side B

padgroup Output_lcd_data             permute
twpin_lcd_data                      nonfixed
restrict side B
```


.cel2 파일 수정 (좌: .cel 파일의 핀 이름, 우:.cel2 파일에서 핀의 측면 지정)

과제 **19** 적층 비아가 해소된 레이아웃을 만들라. LVS와 DRC 검사가 완료되어야 한다.

레이아웃 폴더에서 커스텀 스크립트인 make stack으로 metal1과 metal2, metal2와 metal 3사이 비아가 연결된 적층 비아를 확인해본 결과, 1개의 stacked via가 발견되었다. 그리고 space_invaders_engine_glcd_Stacked.mag 파일에 drc error가 추가되어서 만들어졌다. 이를 magic -d XR 으로 열고 오류를 직접 수정해주었다. metal2와 3를 연결하는 비아의 위치를 옮기고, 두 비아 사이를 metal2로 이어주었다.

```
Stacked #1
<< m2contact >> rect 8273 473 8287 487
<< m3contact >> rect 8273 473 8287 487
Box(Scaled): 4136 236 4143 243
```

make stack에서 적층 비아 검출




레이아웃 수정 이후(m3contact을 오른쪽으로 이동하였다)

cp space_invaders_engine_glcd_Stacked.mag space_invaders_engine_glcd.mag 이후 make stack 하니 통과하였다. make lvs도 통과하였다. make drc를 실행한 결과
Cell space_invaders_engine_glcd_DRC has 28 error tiles.
Total DRC errors found: 0

와 같이 에러 타일이 있으나 DRC 오류는 없었다.

패드와 코어 연결 chip_top 디렉토리에서 Top.mag와 Core.mag를 열고, 다음과 같이 metal2 레이어를 이용해서 연결해주었다. 오른쪽의 전원 공급선과 Core의 회로가 중첩된 것으로 보아 Top.mag를 수정할 필요가 있어 보이기에 다른 선들은 아직 연결하지 않았다. 이 중첩 문제로 인하여 실제 레이아웃을 만들지는 못하였다.


패드와 칩의 연결 배선 예시

마이칩 계획
학기 초에는 나만의 알고리즘을 구현하는 칩을 만들어보려 했으나, 제출 기한인 12월 7일 이전에 다른 일들이 많이 있어서 이번 제출에서는 space invaders 게임에 효과음을 추가한 버전(6주차 에세이 참고)을 내보려고 한다. 학기말에 시간적 여유가 생기면 내 알고리즘(계수가 변화하는 경사하강법)을 구현해보고 싶다. 그러나 공간적 제약으로 곱셈기를 사용하기 어려운 것을 보니 ETRI050공정에서 가능할지는 모르겠다. 안 된다면 나중에 더 좋은 서비스를 사용할 기회가 온다면 수업시간에 배운 내용을 바탕으로 해보고 싶다.