

# Разработка под FPGA


Занятие 6. RAM, FIFO.



- Оперативная память и её реализация в ПЛИС
- FIFO
- Многодоменные схемы и FIFO.

### **RAM**


```
reg [3:0] mem[7:0];
wire [3:0] d;
reg [2:0] addr;
assign d = mem[addr];
```




### Аппаратная реализация

- При помощи обычной логики
- Специализированные блоки памяти в кристалле

### **FPGA**



### **Block RAM**




#### Как описать

- Описание на языке Verilog/SystemVerilog
  - Quartus: Edit -> Insert Template -> ...
- Используя "мегафункцию"
  - MegaWizard
  - o IP catalog


### Образец кода

```
module single port ram #(
parameter DATA WIDTH = 8,
parameter ADDR_WIDTH = 6 )(
  input [DATA WIDTH-1:0]
                           data,
  input [ADDR_WIDTH-1:0]
                           addr,
  input
                             we, clk,
  output [DATA_WIDTH-1:0]
  reg [DATA WIDTH-1:0]
                             ram[2**ADDR WIDTH-1:0];
  reg [ADDR WIDTH-1:0]
                             addr reg;
  always @ (posedge clk)
    begin
    if (we)
     ram[addr] <= data;
    addr req <= addr;
    end
  assign q = ram[addr_reg];
endmodule
```

# MegaWizard



# Режимы работы блочной памяти



### Важные моменты


- Большой объем хранимых данных -> блоки
- Блочная память не сбрасывается
- Данные возвращаются минимум на следующий такт
- В кристалле их сотни
- Объем одного блока: 9К, 16К, 144К










# Как работает






# Как работает








# Как работает






## Описание FIFO на Verilog


```
module fifo(
input
                        push,
input
                        pull,
                  [7:0] data in,
input
output
           reg
                  [7:0] data out,
input
                        reset,
input
                        clk
reg [3:0] wr addr;
reg [3:0] rd addr;
reg [7:0] mem[15:0];
always @(posedge clk)
      if (push)
            mem[wr addr] <= data in;
```

```
always @(posedge clk)
 if (reset)
  begin
  wr addr \leq 0;
  rd addr <= 0;
  end
else
  begin
  wr addr <= push ? wr addr + 4'b1 : wr addr;
  rd addr <= pull ? rd addr + 4'b1 : rd addr;
  end
always @(posedge clk)
      if (pull)
            data out <= mem[rd addr];</pre>
endmodule
```


### scfifo



### scfifo SHOWAHEAD = OFF




### scfifo SHOWAHEAD = ON



### Важные вопросы

- FIFO может переполняться
- Quartus дает возможность применять аппаратное FIFO (scfifo).
- Перенос данных с домена на домен (dcfifo).

## **Асинхронное FIFO**





### Спасибо за внимание!

Данил Бычков

d.bychkov@metrotek.spb.ru