

Разработка под FPGA

Занятие 5.


Сигналы управления синхронной логикой (clock, reset)

План

- Устройство логической ячейки (абстрактно)
- clock
- reset
- примеры


STC Metrotek

D-триггер (d-flip-flop, dff) -- основа синхронной логики в FPGA




STC Metrotek

D-триггер (d-flip-flop, dff) -- основа синхронной логики в FPGA



STC Metrotek

```
always_ff @( posedge clk_i or posedge rst_i )
  if( rst_i )
   q <= 1'b0;
  else
  q <= data_i;</pre>
```





Общие правила:

- Источник: pin или PLL
- Должен распространяться по специальным линиям вместо общей switch fabric
- Логические операции с клоком запрещены.
 Никакого мультиплексирования, зануления, инверсии и пр.



Почему нельзя использовать q регистра как clock для других регистров (gated clock)

- Несоблюдение принципа синхронного дизайна
- Синтезатор будет вынужден роутить ваш clock через общую switch fabric
- Усложняет временной анализ (static timing analysis)
- Возможны глитчи (подробнее:
 http://www.fpga-site.com/kiss.html)



Почему запрещены логические операции:

- Синтезатор будет вынужден роутить ваш clock через общую switch fabric
- Делает логику сложной, с кучей граблей. Легко запутаться и накосячить даже автору кода.
- Отладка такой схемы -- жуть



Причины высоких требований к качеству линий

- Задержка в распространении clock сказывается на максимальной длительности любого комб. пути
- Очень большой fanout (много потребителей)



Хорошие правила работы с clock в HDL:

- Никогда не используйте в качестве clock на регистрах "левые" сигналы.
- Забудьте про negedge. Он не нужен.
- Не смешивайте логику, работающую на разных clock. Она должна быть локализована в clockдоменах.
- Взаимодействие между clock-доменами только в специальных clock domain crossing



Сигнал, приводящий систему из любого состояния в известное, вне зависимости от текущего состояния или воздействий.




Асинхронный

Встроен в d-триггер

Синхронный

- Не встроен в d-триггер
- Может быть встроен в логическую ячейку





Асинхронный

Недостатки:

 Различные задержки в распространении могут нарушить логику синхронной схемы

Синхронный

Недостатки

- На некоторых чипах может потребовать дополнительную трату ресурсов
- Иногда нужен асинхронный (напр. на границах clock домена)



Асинхронный

Правила:

• Старайтесь не делать логических операций с асинхронным сбросом

Асинхронный

Плохой пример 1:

```
always_ff @( posedge clk_i or posedge rst_i )
  if( rst_i || srst_i )
   a <= '0;
  else
  // some more logic</pre>
```



Асинхронный

Плохой пример 1:

Error (10200): Verilog HDL Conditional Statement error at a.sv(10): cannot match operand(s) in the condition to the corresponding edges in the enclosing event control of the always construct



Асинхронный

Плохой пример 2:

```
logic my super rst;
assign my super rst = rst i || srst i;
always ff @ ( posedge clk i or posedge my_super_rst )
  if( my super_rst )
   a <= '0;
  else
```



Асинхронный

Плохой пример 2: соберется, но работать будет не так как вы, возможно, ожидаете!



Асинхронный

Хороший пример:

```
always_ff @( posedge clk_i or posedge rst_i )
  if(rst i)
   a <= '0;
  else
    if( srst_i )
     a <= '0;
    else
```



Синхронный

По сути, просто управляет мультиплексором на 2 входа. Когда активен, в регистр на фронте клока загружаются нули вместо данных (или какой-то пресет)



Хорошие правила

- Сброс не всегда нужен.
- Применение сброса везде, даже где не обязательно, приведет к избыточной трате ресурсов switch fabric



Спасибо за внимание!

Дмитрий Ходырев

d.hodyrev@metrotek.spb.ru