



ipb

INSTITUTO POLITÉCNICO DE BRAGANÇA
Escola Superior de Tecnologia e Gestão

Engenharia Informática - Arquitetura de Computadores
Exame de Recurso de 07/07/2018 - [3h]

Notas Preliminares:

- o exame está dividido em três partes, correspondentes às partes que foram avaliadas ao longo do semestre e na época normal; a realização de uma determinada parte implica a substituição da sua classificação obtida anteriormente
- a duração do exame depende das partes escolhidas: parte 1 - 45m (tolerância de 15m); parte 2 - 45m (tolerância de 15m); parte 3 - 1h30m (tolerância de 15m); duas ou mais partes: soma das durações individuais, limitada a 3h;
- cada parte deve ser resolvida em folhas de teste separadas, com a identificação da parte no cabeçalho da(s) folha(s)

Parte 1

- (Cap 1)** Na sua formulação original, a “Lei de Moore” previa que “o número de transístores dos chips teria um aumento de 100%, pelo mesmo custo, a cada período de 18 meses”.
 - Indique dois motivos que justificam o facto de a dita lei não ser válida já há algum tempo.
 - Assuma que a “Lei de Moore” original ainda é válida hoje. Nessas condições, se um transistor ocupar atualmente um espaço de 14 nanómetros, que espaço é previsível que venha a ocupar daqui a 5 anos ?
- (Cap 2)**
 - Converta os números 11.11 e 2.222 da base 10 para a base 2, considerando que a precisão suficiente é de 3 dígitos binários à direita do ponto binário.
 - Considere o modelo simplificado de representação de números em vírgula flutuante, de 14 bits, com: 1 bit de sinal, 5 bits de expoente com *bias* 16, e 8 bits de significando normalizado.
 - Mostre como se representariam os números 11.11 e 2.222 usando este modelo.
 - Mostre como se somariam os dois números anteriores usando o mesmo modelo.
 - Apresente a conversão do resultado da soma anterior, da base 2 para a base 10.
 - Explique a eventual discrepância entre o resultado obtido em c) e o correto (13.332).
- (Cap 4)** Uma memória 32Gx64, endereçável à palavra de 64bits, é construída com chips 1Gx32.
 - Calcule o número de chips por cada palavra da memória principal.
 - Calcule o número total de módulos da memória principal.
 - Calcule o número total de chips da memória principal.
 - Calcule o número de bits de endereçamento da memória principal.
 - Calcule o número de bits de endereçamento (seleção) de um módulo.
 - Calcule o número de bits de endereçamento (seleção) de uma linha de módulo.
 - Determine o módulo, e a linha desse módulo, para o endereço de memória 666 sob:
 - High-Order Interleaving.
 - Low-Order Interleaving.

Parte 2

- (Cap 4)** Considere o seguinte programa, codificado em assembly MARIE:

```
ORG 200
Loop,      Load X
           Subt Eleven
           Skipcond 000
           Jump Endloop
           Load Sum
           Add X
           Store Sum
           Load X
           Add One
           Store X
           Jump Loop
Endloop,   Load Sum
           Output
           Halt
Sum,       Dec 0
X,         Dec 1
One,       Dec 1
Eleven,    Dec 11
```

Assemble o programa fornecido e apresente:

- a tabela de símbolos resultante da assemblagem;
- o programa assemblado, em formato hexadecimal;
- os valores dos registos PC, IR, MAR, MBR e AC após a execução da instrução `Skipcond 000`.

Códigos de operação (HEX) e mnemónicas do assembly MARIE

(1) Load X	(2) Store X	(3) Add X	(4) Subt X
(5) Input	(6) Output	(7) Halt	(9) Jump X
(0) JnS X	(A) Clear	(B) AddI X	(C) JumpI X
(8) Skipcond X, em que: (X == 000) => (AC < 0)			
(X == 400) => (AC == 0)			
(X == 800) => (AC > 0)			

5. (Cap 4)

- a) Codifique, em assembly MARIE, uma rotina `Min3` para o cálculo do menor entre 3 inteiros. Assuma que `X`, `Y` e `Z` são os parâmetros formais da rotina, e que uma variável `Min3Res` guarda o resultado da rotina.
- b) Codifique, em assembly MARIE, um programa que lê do teclado três inteiros (`i`, `j` e `k`), verifica se são todos positivos e apresenta no ecrã o menor deles. Se os inteiros não forem todos positivos, o programa deve terminar de imediato; caso contrário, deverá servir-se da rotina `Min3` da questão alínea anterior para determinar o menor (assuma a disponibilidade de `Min3` mesmo que não tenha resolvido a alínea anterior).

6. (Cap 4) Considerando que em MARIE não existe a instrução de carregamento indireto `LoadI X` (cujo efeito é $AC \leftarrow Memória[Memória[X]]$) indique uma sequência de instruções MARIE que produza o mesmo efeito.

Parte 3

7. (Cap 5)

- a) Converta a expressão *postfix* `X Y Z + V W - * Z ++` para a representação *infix*.
- b1) Converta a expressão *infix* `U + V * ( W + X * (Y + Z) )` para a representação *postfix*. b2) Apresente um programa que avalie a expressão anterior usando *assembly* de uma arquitetura baseada em *stack*.

8. (Cap 5)

- a) Apresente a expressão do *speedup* fornecido por uma *pipeline* e explique o significado de cada símbolo.
- b) Determine o *speedup* para a execução de 100 instruções num sistema com uma *pipeline* de 10 estágios e ciclo de relógio (da *pipeline*) de 10 ns, sendo de 100 ns o tempo de execução de cada instrução sem *pipeline*.
- c) A expressão apresentada em a) assume determinados pressupostos. Apresente dois desses pressupostos.

9. (Cap 6) Um computador tem uma memória principal de 64K palavras e uma *cache* totalmente associativa (com 64 blocos, tendo cada bloco 32 palavras). Neste contexto, responda às seguintes questões:

- a) Quantos blocos de memória principal existem no computador em causa ?
- b) Qual o formato de um endereço da memória principal quando esse endereço é interpretado pela *cache* ? (forneça um diagrama com os campos em que se divide o endereço, e o número de bits de cada)
- c) Qual o bloco da *cache* referenciado pelo endereço `F89C16` ? (assuma que a *cache* está ainda vazia)
- d) Qual o bloco da memória principal e a palavra desse bloco, referenciados pelo endereço `F89C16` ?

10. (Cap 6) Considere o computador descrito na questão 9. Suponha que nesse computador executa um programa que acede sequencialmente, duas vezes (em ciclo), a todas as palavras de quatro blocos diferentes da memória.

- a) Apresente a taxa de acerto (*hit-ratio*) na *cache*, considerando a *cache* inicialmente vazia.
- b) Suponha que o tempo de sucesso na *cache* (*hit-time*) é de 10ns e o tempo de insucesso (*miss-time*, incluindo repetição do acesso) é de 100ns. Apresente o tempo médio de acesso nas condições da alínea a).

11. (Cap 7) Determine a taxa de ocupação de um processador em sondagens (*polling*) a um sensor, considerando:

- Frequência de Relógio do processado = 2 GHz;
- Duração de uma Operação de Sondagem = 100 ciclos/sondagem;
- Taxa de Monitorização do Sensor (para não perder eventuais dados disponíveis) = 120 sondagens/segundo;

12. (Cap 7) Um disco rígido tem 8 superfícies, 2048 pistas por superfície, 256 sectores por pista, 512 bytes por sector, tempo de posicionamento de 10 ms e velocidade de rotação de 7200 rpm. Considerando estes dados:

- a) Determine a capacidade total de armazenamento do disco, em Gbytes.
- b) Determine o tempo de acesso médio ao disco, em ms.
- c) Determine a coordenada LBA correspondente à coordenada CHS=<0,1,0> do disco.