

1. (Unidade 4) Num computador de arquitetura **Little-Endian**, a memória principal é endereçável à palavra e o tamanho da palavra de memória é de 24 bits. Nesse computador, os números inteiros são representados em **complemento para 1**, ocupando uma palavra completa de memória. Assumindo que os primeiros seis bytes da memória principal têm o valor (em hexadecimal) BA98FF765400 :

1.1 Quantos números inteiros estão guardados nas primeiras duas palavras da memória principal ?

1.2 Com base na ordem pela qual estão armazenados, extraia da memória e reconstrua os números inteiros identificados em 1.1. Apresente a lista desses números, em hexadecimal, no formato **Big-Endian**. Separe os números da lista usando ponto e vírgula (;), para que não haja nenhuma ambiguidade na interpretação.

1.3 Apresente, em decimal, a lista equivalente à lista apresentada em 1.2.

1.4 Apresente o valor da soma dos números identificados em 1.3, em hexadecimal e formato **Big-Endian**.

1.5 Assumindo que o valor calculado em 1.4 é armazenado logo a seguir aos valores identificados em 1.2, represente o conteúdo da zona de memória deste computador onde estão guardados todos esses números. Para isso, apresente uma lista de pares (endereço,valor), separados por ponto e vírgula (;). Por exemplo, se os endereços fossem e1, e2, e e3, e os valores fossem v1, v2 e v3, a lista seria (e1,v1);(e2,v2);(e3,v3); etc. Nota: os endereços devem ser apresentados em decimal, e os valores em hexadecimal e em **Little Endian**.

2. (Unidade 4) O seguinte código avalia uma expressão **postfix** usando instruções típicas de uma arquitetura baseada em *stack*:

```
PUSH W
PUSH X
PUSH Y
PUSH U
PUSH V
MULT
MULT
ADD
MULT
PUSH U
PUSH X
PUSH Y
ADD
MULT
DIV
```

2.1 Apresente a expressão **postfix** avaliada pelo código anterior:

2.2 Apresente a expressão **infix** correspondente à expressão apresentada em 2.1.

2.3 Assuma que este código é executado num computador com uma memória principal **4K x 16 bits**, com tamanho de palavra de **16 bits**. Em relação à ISA, o formato de instrução é **| opcode | endereço |** e qualquer instrução ocupará integralmente uma palavra de memória. Apresente as quantidades solicitadas.

2.3.1 Indique o número total de bits (comprimento) das instruções.

_____ bits.

2.3.2 Indique o número mínimo de bits do campo *endereço* das instruções, de forma a garantir a possibilidade de aceder a qualquer endereço da memória principal do computador.

_____ bits.

2.3.3 Considerando os valores 2.3.1 e 2.3.2, indique o número de bits do campo *opcode* das instruções.

_____ bits.

2.3.4 Indique o número de opcodes efetivamente necessários para suportar o programa fornecido.

_____ opcodes.

2.3.5 Indique o número de opcodes possíveis suportados pelo formato de instrução em causa.

_____ opcodes.

2.3.6 Indique o número de bytes ocupados na memória principal pelo programa fornecido.

_____ bytes.

2.4 Assuma que são reservadas combinações de bits suficientes para 8 instruções diferentes de formato **| opcode | endereço |**, sendo o número de bits do *opcode* o resultado (correto) de 2.3.3 e o número de bits do *endereço* o resultado (correto) de 2.3.2.

2.4.1 Nestas condições, quantas instruções de 0 endereços seria possível adicionar ao *instruction set* ?

_____ instruções.

2.4.2 Apresente, na base 2, o primeiro e último *opcode* das instruções de 1 endereço (assumindo que a gama de bits das instruções é consumida por ordem crescente, i.e., de tudo a 0s, em direção a tudo a 1s).

primeiro opcode: _____ ; último opcode: _____

2.4.3 Apresente, na base 2, o primeiro e último *opcode* das instruções de 0 endereços (assumindo que a gama de bits das instruções é consumida por ordem crescente, i.e., de tudo a 0s, em direção a tudo a 1s).

primeiro opcode: _____

último opcode: _____

Nome: _____

Número: _____

3. (Unidade 5) Seja uma memória de dimensões 4096×16 , endereçável à palavra (16 bits), construída com chips de dimensões 256×16 . Indique as quantidades pedidas abaixo, todas na base 10.

3.1 Indique o número total de módulos da memória principal: 16 módulos.

3.2 Indique o número de chips necessários por cada palavra da memória: 2 chips.

3.3 Indique o número total de chips da memória: 16 x 2 = 32 chips.

3.4 Indique o número de bits dos endereços da memória: log₂ 4096 = 12 bits.

3.5 Indique o número de bits de seleção de um módulo: log₂ 16 = 4 bits.

3.6 Indique o número de bits de uma linha de módulo (deslocamento): 2 bits.

3.7 Indique o módulo e a linha (deslocamento) desse módulo, para o endereço decimal 1025 considerando as seguintes alternativas de associação de endereços lógicos a componentes físicos:

3.7.1 High-Order Interleaving (HOI):

módulo: _____ linha: _____

3.7.2 Low-Order Interleaving (LOI):

módulo: _____ linha: _____

3.8 Indique a capacidade total de armazenamento da memória (em bytes): _____ bytes.

3.9 Complete as tabelas abaixo, com os endereços da memória e sua associação aos módulos da mesma:

endereço
0
...
...
...
...
...
...

associação HOI	associação LOI	deslocamento	módulo
0	0	0	0
...	...	...	...
...	...	...	...
...	...	...	...
...	...	...	...
...	...	...	...
...	...	...	...

4. (Unidade 5) Um computador tem uma memória principal com 64K palavras, endereçada à palavra. O mesmo computador tem uma CPU com cache de mapeamento direto, com 4 blocos de 4 palavras cada. Para as quantidades pedidas abaixo, apresente o valor respectivo sempre na base 10.

4.1 Indique o número total de bits dos endereços da memória principal deste computador. _____ bits.

4.2 Qualquer endereço da memória principal entregue à cache será dividido por esta em vários campos, de forma a aplicar o algoritmo que determina se a cache alberga ou não uma cópia do bloco de memória.

qual pertence o referido endereço. Considerando o cenário apresentado no enunciado da questão, preencha a seguinte tabela com os nomes dos campos em que o endereço é dividido, e respectivo número de bits.

	Campo 1	Campo 2	Campo 3
Nome:			
Número de bits:			

4.3 Uma parte dos bits que compõem um endereço da memória principal define o bloco da memória principal ao qual esse endereço pertence. Para o cenário deste problema, indique:

- número de bits que definem o bloco da memória principal: _____ bits.
- número total de blocos da memória principal: _____ blocos.

4.4 Quantos blocos da memória principal são candidatos à cópia para um mesmo bloco da cache?

_____ blocos.

4.5 Apresente o índice de 4 blocos da memória principal candidatos à cópia para o bloco 0 da cache:

4.6 Considere o endereço da memória principal 1234 (em hexadecimal). Para este endereço, apresente na tabela abaixo o valor (em decimal) dos campos em que o endereço será dividido pela cache.

	Campo 1	Campo 2	Campo 3
Valor (decimal):			

4.7 Para o endereço de memória fornecido na alínea 4.6, indique (em decimal) o bloco da memória principal ao qual esse endereço pertence.

4.8 Assumindo que inicialmente todos os blocos da cache estão vazios, para um programa que acede 4 vezes seguidas aos endereços 0 a 15 de memória, indique as seguintes métricas:

- número de desacertos (*misses*): _____
- número de acertos (*hits*): _____
- taxa de acerto (%): _____

4.9 Assumindo que o tempo de sucesso no acesso à cache é de 10ns, e a penalidade por insucesso é de 100ns (incluindo o tempo gasto em copiar um bloco da memória para a cache, mais a entrega de uma palavra desse bloco à CPU). apresente o tempo de acesso efetivo (EAT) à hierarquia formada pela cache (nível 1) e pela memória (nível 2) por parte do programa que executa nas condições referidas em 4.8.

4.9.1 EAT para acesso sobreposto à cache e à memória: _____ ns.

4.9.2 EAT para acesso sequencial cache e à memória: _____ ns.

4.10 Indique o valor lógico (V - Verdadeiro / F - Falso) das seguintes afirmações:

4.10.1 Com mapeamento direto não faz sentido definir políticas de substituição de blocos da cache: _____

4.10.2 Com caches de mapeamento direto faz sentido definir políticas de escrita de blocos modificados: _____

4.10.3 Caches de mapeamento direto são mais económicas e mais eficientes que outros tipos de cache: _____