



ipb

INSTITUTO POLITÉCNICO DE BRAGANÇA
Escola Superior de Tecnologia e Gestão

Engenharia Informática - Arquitetura de Computadores
Exame de Recurso de 04/07/2017 - [3h]

Notas Preliminares:

- o exame está dividido em três partes, correspondentes às partes que foram avaliadas ao longo do semestre e na época normal; a realização de uma determinada parte implica a substituição da sua classificação obtida anteriormente
- a duração do exame depende das partes escolhidas: parte 1 - 45m (tolerância de 15m); parte 2 - 45m (tolerância de 15m); parte 3 - 1h30m (tolerância de 15m); duas ou mais partes: soma das durações individuais, limitada a 3h;
- cada parte deve ser resolvida em folhas de teste separadas, com a identificação da parte no cabeçalho da(s) folha(s)

Parte 1

- (Cap 1)** Descreva, da forma mais pormenorizada possível, as fases do ciclo *fetch-decode-execute*, que rege o funcionamento de um sistema computacional baseado na arquitetura de von Neumann.
- (Cap 2)**
 - Converta os números 55.55 e 7.777 da base 10 para a base 2, considerando que a precisão suficiente é de 3 dígitos binários à direita do ponto binário.
 - Considere o modelo simplificado de representação de números em vírgula flutuante, de 14 bits, com: 1 bit de sinal, 5 bits de expoente com *bias* 16, e 8 bits de significando normalizado.
 - Mostre como se representariam os números 55.55 e 7.777 usando este modelo.
 - Mostre como se somariam os dois números anteriores usando o mesmo modelo.
 - Apresente a conversão do resultado da soma anterior, da base 2 para a base 10.
 - Explique a eventual discrepância entre o resultado obtido em c) e o correto (63.327).
- (Cap 4)** Uma memória 8Gx64, endereçável à palavra de 64bits, é construída com chips 512Mx8.
 - Calcule o número de chips por cada palavra da memória principal.
 - Calcule o número total de módulos da memória principal.
 - Calcule o número total de chips da memória principal.
 - Calcule o número de bits de endereçamento da memória principal.
 - Calcule o número de bits de endereçamento de um módulo.
 - Calcule o número de bits de endereçamento de uma linha de módulo.
 - Determine o módulo, e a linha desse módulo, para o endereço de memória 444 sob:
 - High-Order Interleaving.
 - Low-Order Interleaving.

Parte 2

- (Cap 4)** Considere o seguinte programa, codificado em assembly MARIE:

```
//Etiqueta //Instruções e Dados
If,          ORG 100
             Load X
             Subt One
             Skipcond 800
             Jump Endif
Then,        Load X
             Add X
             Store Y
             Clear
             Store X
Endif,       Load Y
             Add One
             Store Y
             Halt
X,           HEX 0123
Y,           HEX 4567
One,        HEX 0001
```

Assemble o programa fornecido e apresente:

- a tabela de símbolos que resulta do primeiro estágio;
- o resultado da assemblagem, em formato hexadecimal, que resulta do segundo estágio;
- os valores dos registos PC, IR, MAR, MBR e AC após a execução da instrução `Skipcond 800`.

Códigos de operação (HEX) e mnemónicas do assembly MARIE

(1) Load X	(2) Store X	(3) Add X	(4) Subt X
(5) Input	(6) Output	(7) Halt	(9) Jump X
(0) JnS X	(A) Clear	(B) AddI X	(C) JumpI X
(8) Skipcond X , em que: (X == 000) => (AC < 0) (X == 400) => (AC == 0) (X == 800) => (AC > 0)			

5. (Cap 4)

Assuma disponível uma rotina *Primo* que tem como parâmetro uma variável inteira n , determina se o número nela contido é ou não primo, e retorna o resultado dessa análise através de uma variável p , sendo $p=1$ se n for primo, e $p=0$ caso contrário. Por exemplo: se $n=7$ então $p=1$; se $n=9$ então $p=0$, etc. Tirando partido da rotina *Primo*, apresente o código MARIE necessário para percorrer um array de 5 números inteiros e identificar os números primos desse array. Assim, para cada elemento do array, deverá ser apresentado no ecrã o valor 1 ou 0, consoante o elemento é primo ou não. Por exemplo, para o array $\{2, 3, 4, 5, 6\}$, deverão ser apresentados os valores 1, 1, 0, 1, 0, respetivamente. Nota: inicialize o array com elementos à sua escolha (não escreva código para os solicitar).

Parte 3

Nota: das questões 6, 7 e 8, resolva apenas duas à sua escolha; resolva todas as outras questões.

6. (Cap 5) a) Converta a expressão *postfix* $A B - C D E * F - * + G H K * + /$ para a representação *infix*. Sugestão: simule a avaliação da expressão *postfix* usando uma arquitetura baseada em stack.
b) Apresente um programa em assembly de um processador de arquitetura baseada em stack, que avalie a expressão *infix* $(W * (X + Y * (U * V))) / (U * (X + Y))$.
7. (Cap 5) O conjunto de instruções de um certo computador tem 150 instruções diferentes. Cada instrução inclui um opcode e um endereço de memória, ocupando uma palavra de 24 bits.
 - a) Indique o número mínimo de bits necessários para o opcode.
 - b) Quantos bits sobram para o endereço, tendo em conta o valor obtido em a) ?
 - c) Indique o tamanho máximo da memória endereçável: **c1)** medido em palavras; **c2)** medido em bytes.
 - d) Quantas instruções de zero endereços seria ainda possível acomodar no conjunto de instruções?
 - e) Quantas instruções com dois endereços de registo seria ainda possível acomodar no conjunto de instruções, admitindo que a CPU do computador em causa tem um banco de 256 registos ?NOTA: considere que as situações das alíneas **d)** e **e)** ocorrem de forma independente.
8. (Cap 5) Recorde a expressão $S = (n \times t_n) / [(k + n - 1) \times t_p]$ do *speedup* fornecido por um *pipeline*.
 - a) Explique o significado de cada símbolo da expressão anterior.
 - b) Determine o *speedup* para a execução de 500 tarefas num sistema com uma *pipeline* de 5 estágios e ciclo de relógio de 100 ns, sendo de 500 ns o tempo total de execução de cada tarefa.
9. (Cap 6) Um computador tem uma RAM de 16M palavras e uma cache totalmente associativa (com 128 blocos, tendo cada bloco 64 palavras). Neste contexto, responda às seguintes questões:
 - a) Quantos blocos de memória principal existem no computador em causa ?
 - b) Qual o formato de um endereço da memória principal quando esse endereço é interpretado pela cache ? (forneça um diagrama com os campos em que se divide o endereço, e o número de bits de cada)
 - c) Qual o bloco da cache referenciado pelo endereço $0000FF_{16}$?
 - d) Qual o bloco da RAM e a palavra desse bloco, referenciados pelo endereço $0000FF_{16}$?
10. (Cap 6) Considere o computador descrito na questão 9. Suponha que nesse computador executa um programa que acede sequencialmente, uma só vez, às palavras dos blocos 0 a 128 da RAM.
 - a) Apresente a taxa de acerto (*hit-ratio*) na cache, considerando a cache inicialmente vazia.
 - b) Suponha que o tempo de sucesso na cache (*hit-time*) é de 10ns e o tempo de insucesso (*miss-time*) é de 100ns. Apresente o tempo médio de acesso nas condições da alínea **a)**.
11. (Cap 7) Recorde a expressão $S = 1 / [(1 - f) + f / k]$ da *Lei de Amdahl*.
 - a) Explique o significado de cada símbolo da expressão anterior.
 - b) A carga de um sistema reparte-se em 70% por CPU e 30% por disco. É possível melhorar os discos em 150% por 500€ e a CPU em 100% por 200€.
 - b1) Qual o componente cuja atualização incrementa mais o desempenho global ?
 - b2) Qual a atualização que garante a melhor relação custo-benefício ?
12. (Cap 7) Para a codificação da palavra “MAMBOJAMBO” pelo método de Huffman, apresente:
 - a) as árvores de Huffman iniciais ordenadas (ordem primária: número de ocorrências dos diferentes caracteres na palavra; ordem secundária: ordem de ocorrência dos caracteres na palavra);
 - b) a árvore de Huffman final, já decorada com os novos códigos binários de cada carácter da palavra;
 - c) a sequência binária de Huffman correspondente à palavra;
 - d) o fator de compressão da sequência de Huffman obtida em c) face à palavra em ASCII de 8 bits.