

**ipb****INSTITUTO POLITÉCNICO DE BRAGANÇA**
Escola Superior de Tecnologia e Gestão**Engenharia Informática - Arquitetura de Computadores****Exame de 24/05/2024 - Parte 2**

(Cotações: 1 - 10%, 2 - 20%, 3 - 20%, 4 - 10%, 5 - 20%, 6 - 20%)

Nome: _____ Número: _____

1. (Unidade 4) Suponha que uma CPU de uma arquitetura baseada em registo Acumulador (AC) tem capacidade de operar em múltiplos modos de endereçamento e que o conteúdo parcial da memória RAM num certo instante é o representado pela tabela fornecida a seguir.

Address Content

1500	1700
...	...
1600	1800
...	...
1700	1300
...	...
1800	1400
...	...
1900	1600
...	...
3300	900

Considerando a execução de uma instrução **LOAD 1600**, e assumindo a existência de um registo **R1600=1700** usado nos modos de endereçamento que necessitem de um registo auxiliar, indique o valor numérico que será transferido para o registo AC no caso do endereçamento ser:

a) Imediato: _____

b) Direto: _____

c) Direto por Registo (R1600): _____

d) Indireto: _____

e) Indireto por Registo (R1600): _____

f) Indexado (R1600): _____

g) com Base (R1600): _____

2. (Unidade 4) Uma CPU demora 175 ns, em média, a processar uma instrução seguindo um comportamento conforme ao modelo clássico de von Neumann, em que cada instrução atravessa as fases de *fetch*, *decode* e *execute*, antes da próxima instrução iniciar a mesma travessia. Entretanto, uma versão melhorada da mesma CPU foi munida de uma *pipeline* de encadeamento de instruções, com 35 estágios e uma duração média por estágio de 5 ns. Apresente as quantidades solicitadas abaixo.

a) Indique o tempo que a CPU original demoraria a executar um programa X com 3000 instruções.

_____ nano-segundos

b) Indique o tempo que a CPU melhorada demoraria a executar o mesmo programa X.

_____ nano-segundos

c) Indique a Aceleração (*speedup*) proporcionada pela *pipeline* da CPU melhorada na execução do programa X (apresente o valor solicitado com precisão limitada às centésimas, sem arredondamento).

d) Indique a Eficiência com que a *pipeline* da CPU melhorada é usada durante a execução do programa X (apresente o valor solicitado com precisão limitada às centésimas, sem arredondamento). Nota: a Eficiência é a percentagem que o valor obtido em c) representa em relação à aceleração máxima teórica.

_____ %

3. (Unidade 4) Num certo computador o nº de bits das instruções é 24 e o nº de bits dos endereços da memória principal é 9. Suponha que o conjunto de instruções desse computador já comporta 17 instruções com 2 endereços e se pondera enriquecer esse conjunto com instruções de outros tipos.

a1) Usando ponto de partida fornecido, quantas instruções com 1 endereço seria possível acomodar ?

_____ instruções

a2) Assumindo que as combinações de bits possíveis são consumidas por ordem crescente (de tudo a zeros, em direção a tudo a uns), indique, em binário, o *opcode* da segunda instrução com 1 endereço, considerando o cenário da questão a1).

b1) Usando o ponto de partida fornecido, quantas instruções com 0 endereços seria possível acomodar ?

_____ instruções

b2) Assumindo que as combinações de bits possíveis são consumidas por ordem crescente (de tudo a zeros, em direção a tudo a uns), indique, em binário, o *opcode* da penúltima instrução com 0 endereços, considerando o cenário da questão b1).

4. (Unidade 5) Considere um sistema de computação com uma hierarquia de memória de 3 níveis: o primeiro nível é o da cache, o segundo nível é o da RAM, e o terceiro nível é representado por um Disco Magnético SATA. Os tempos de acesso (médios) a estes níveis são 16 ns (cache), 75 ns (RAM), e 11 ms (Disco SATA). Estes tempos correspondem a tempos de acesso direto ao respetivo nível, ou seja, não incluem tempo gasto no eventual acesso paralelo a outros níveis. Indique os valores solicitados nas alíneas abaixo, fornecendo apenas a sua componente inteira (sem qualquer arredondamento), e expresse sempre em ns (nano-segundos).

4.1 Durante a execução de um determinado programa no sistema apresentado, verificou-se que as taxas de sucesso (médias) no acesso aos 3 níveis de memória foram, respetivamente, 94%, 98% e 100%. Indique o tempo de acesso (médio) do programa à hierarquia de memória do sistema para as seguintes alternativas:

4.1.1 Acesso sobreposto: EAT = _____ ns.

4.1.2 Acesso sequencial: EAT = _____ ns.

4.2 Admita agora que o Disco SATA é trocado por um SSD SATA com tempo de acesso de 3 ms, e que o programa da alínea 4.1 é novamente executado. Indique o valor do tempo de acesso (médio) do programa nestas condições, para as duas alternativas abaixo. Assuma que as taxas de sucesso (médias) no acesso aos 3 níveis da hierarquia modificada se mantêm:

4.2.1 Acesso sobreposto: EAT = _____ ns.

4.2.2 Acesso sequencial: EAT = _____ ns.

4.3 Indique, para os dois tipos de acesso, qual das expressões (A, B, C, D) calcula de forma correta o tempo médio de acesso numa hierarquia de memória de 4 níveis:

expressão A:

$$EAT = H1 \times T1 + (1-H1) \times [H2 \times (T1+T2) + (1-H2) \times [H3 \times (T2+T3) + (1-H3) \times (T3+T4)]]$$

expressão B:

$$EAT = H1 \times T1 + (1-H1) \times [H2 \times T2 + (1-H2) \times [H3 \times T3 + (1-H3) \times T4]]$$

expressão C:

$$EAT = H1 \times T1 + (1-H1) \times [2 \times H2 \times T2 + (1-H2) \times [3 \times H3 \times T3 + (1-H3) \times T4]]$$

expressão D:

$$EAT = H1 \times T1 + (1-H1) \times [H2 \times (T1+T2) + (1-H2) \times [H3 \times (T1+T2+T3) + (1-H3) \times (T1+T2+T3+T4)]]$$

4.3.1 Acesso sobreposto: _____ (A, B, C ou D).

4.3.2 Acesso sequencial: _____ (A, B, C ou D).

5. (Unidade 5) Considere uma memória principal (RAM) de dimensões 4M x 16, endereçável à palavra (16 bits), construída com chips de dimensões 256K x 8.

5.1 Indique o número de chips necessários por cada palavra da memória principal:

5.2 Indique o número total de módulos da memória principal:


5.3 Indique o número total de chips da memória principal:

5.4 Indique o número de bits de endereçamento da memória principal:

5.5 Indique o número de bits de endereçamento (seleção) de um módulo:

5.6 Indique o número de bits de endereçamento (seleção) de uma linha de módulo:

5.7 Considere a representação abaixo das visões lógica e física da memória principal em causa:



Indique os valores numéricos correspondentes às letras A a K (pode recorrer aos sufixos SI (K,M,G,...)):

A: _____ B: _____ C: _____
 D: _____ E: _____ F: _____
 G: _____ H: _____ I: _____
 J: _____ K: _____

5.8 Indique o módulo, e a linha desse módulo, para o endereço 129 da memória principal, considerando as seguintes alternativas de associação de endereços lógicos a componentes físicos:

5.8.1 High-Order Interleaving:

módulo: _____ linha: _____

5.8.2 Low-Order Interleaving:

módulo: _____ linha: _____

5.9 Indique a capacidade total de armazenamento da memória (em bytes):

bytes.

Nome: _____

Número: _____

6. (Unidade 5) Um computador tem uma memória principal com 4G palavras, e uma CPU com uma cache de correspondência associativa por conjuntos de 8 vias, com 16K blocos de 128 palavras cada. Apresente as quantidades solicitadas abaixo (responda -1 se achar que não há informação suficiente).

6.1 Indique o número total de bits dos endereços da memória deste computador, considerando que o endereçamento é feito à palavra.

_____ bits.

6.2 Qualquer endereço da memória principal entregue à cache será dividido por esta em vários campos, de forma a aplicar o algoritmo que determina se a cache alberga ou não uma cópia do bloco de memória ao qual pertence o referido endereço. Considerando o cenário apresentado no enunciado da questão, preencha a seguinte tabela com os nomes dos campos em que o endereço é dividido, e respetivo número de bits

	Campo 1	Campo 2	Campo 3
Nome:			
Número de Bits:			

6.3 Considere o endereço da memória principal 23C34600 (em hexadecimal). Para este endereço, apresente na tabela abaixo o valor (em decimal) dos campos em que o endereço será dividido pela cache.

	Campo 1	Campo 2	Campo 3
Valor (decimal):			

6.4 Indique o conjunto da cache, e o bloco desse conjunto, para onde será copiado o bloco de memória ao qual pertence o endereço fornecido na alínea 6.3.

Conjunto: _____ Bloco: _____

6.5 Uma parte dos bits que compõem um endereço da memória principal define o bloco da memória principal ao qual esse endereço pertence. Para o cenário deste problema, indique o número de bits dessa parte, e número total de blocos da memória principal:

- número de bits que definem o bloco da memória principal: _____ bits.

- número total de blocos da memória principal: _____ blocos.

6.6 Para o endereço de memória fornecido na alínea 6.3, indique (em decimal) o bloco da memória principal ao qual esse endereço pertence.

6.7 Quantos blocos da memória principal são candidatos a serem copiados para um mesmo conjunto da cache?

_____ blocos.

6.8 Quantos blocos da memória principal cabem num conjunto da cache?

_____ blocos.

6.9 Quantos conjuntos de blocos tem a cache?

_____ conjuntos.

O espaço abaixo pode ser usado para substituir/corrigir/esclarecer respostas a qualquer das questões anteriores, caso não seja possível fazê-lo no espaço originalmente previsto para essas respostas. Note que uma resposta fornecida abaixo, substituirá a resposta anterior correspondente.