


CC3301 Programación de software de sistemas – Tarea 6 – Otoño 2025 – Profesores Mateu/Ibarra/Urrea

Parte a. (3 puntos) Implemente el circuito *Finder* de la figura. Este circuito entrega 1 por la salida *found* si $x \gg i = p$ para algún i . De lo contrario *found* es 0. Los números x y p son entradas de 32 bits. El cuadro de texto muestra cómo se determinaría la respuesta en el lenguaje C. La búsqueda de la respuesta comienza cuando se detecta que *start* es 1 justo en el momento en que la entrada *clk* pasa de 1 a 0. En ese instante la salida *rdy* debe ir a 0 y permanecer en 0 mientras se busca la respuesta. Si *rdy* es 1 cuando el reloj pasa de 1 a 0, entonces la respuesta al problema está saliendo por *found*. Después de eso, *found* y *rdy* deben permanecer constantes hasta que nuevamente se detecte que *start* es 1 justo en el momento en que la entrada *clk* pasa de 1 a 0.




```
int finder(unsigned x,
            unsigned p) {
    while (x!=p) {
        if (x==0)
            return 0;
        x = x>>1;
    }
    return 1;
}
```

El circuito se encuentra parcialmente construido en el módulo *finder* del archivo *finder.circ*. Complete el circuito siguiendo la ayuda que se encuentra en el mismo circuito. **Pruebe que su solución funciona** correctamente seleccionando el módulo *test* y simulando el circuito con *control-r* y *control-k*. Solo obtendrá el puntaje de esta parte si se enciende la luz verde.

Como resultado de esta pregunta Ud. debe entregar el circuito *finder.circ* en donde completó la implementación del módulo *finder*. No puede modificar los demás módulos. Puede regular la velocidad de la simulación en *Simular* → *Seleccionar Frecuencia del reloj*.

Ayuda: Para entender cómo resolver esta parte y cómo verificar que funciona correctamente, vea [este video](#) en donde explico la solución de un problema similar de un control de arquitectura de computadores. La solución del problema que sale en el video está en el circuito *max1s.circ* de los archivos adjuntos. También le será de mucha utilidad ver los videos de las cátedras del [jueves 15](#) y [martes 27](#) la clase auxiliar del [viernes 16](#) de mayo, todas sobre circuitos.

Parte b. (1 punto) La figura muestra un circuito con entradas *start*, *clk*, x y salida z . La entrada x es 5 y se mantiene constante. Un ciclo del reloj inicia con el cambio de 1 a 0 de *clk* y termina con el siguiente cambio de 1 a 0 de *clk*. La entrada x es siempre 0b0101. Como muestra la tabla que viene a continuación, en el ciclo 1 *start* es 0, en el ciclo 2 del reloj *start* se pone en 1, en el ciclo 2 *start* se pone



en 0 y luego se mantiene constante en 0. Complete la siguiente tabla:

Ciclo	1	2	3	4	5	6
start	0	1	0	0	0	0
sumador	0	0				
z y Reg	0	0	0b101			

Parte c. (1 punto) La figura muestra un extracto del estado actual de un *caché* de 4 KB (2^{12} bytes) de 1 grado de asociatividad con 256 líneas de 16 bytes. Por ejemplo en la línea 2a del *caché* (en hexadecimal) se almacena la línea de memoria que tiene como etiqueta 92a (es decir, la línea que va de la dirección 92a0 a la dirección 92af).

línea cache	etiqueta	contenido
e2	4e2	
45	c45	
2a	92a	

Un programa accede a las siguientes direcciones de memoria (en hexadecimal): c450, 92ac, 5e24, 5e20, 92a8, 2450, 4e20, 92a4. Indique qué accesos a la memoria son aciertos en el *caché*, cuáles son desaciertos y rehaga la figura mostrando el estado final del *caché*. Por ejemplo el acceso c450 es un acierto.

Parte d. (1 punto) La tabla de la derecha muestra las instrucciones Risc-V ejecutadas por un programa. Haga un diagrama que muestre el ciclo en que se ejecuta cada etapa de las instrucciones, considerando una arquitectura (i) en pipeline con etapas *fetch*, *decode* y *execute*, y (ii) superescalar, con 2 pipelines con las mismas etapas de (i). Suponga que el salto en F ocurre (y no hay ningún tipo de predicción de saltos). Base su diagrama en los ejemplos que aparecen en la cátedra del [martes 3 de junio](#).

A	sub	a3,s5,t2
B	add	a5,t2,s4
C	andi	a3,a3,255
D	addi	a3,a3,1
E	ori	a5,a5,15
F	bgt	a3,s1,R
G	add	...
H	sub	...
I	xor	...
J	andi	...
...		
R	sub	a3,a3,a5
S	ori	a3,a3,255

Instrucciones

Baje *t6.zip* de U-cursos y descomprímalo. Contiene el circuito *finder.circ*, que Ud. debe completar, y el circuito *max1s.circ* con la solución del ejemplo del [video](#).

Entrega

Entregue por medio de U-cursos un archivo *arq.zip* con el circuito *finder.circ* modificado con su solución de la parte a, y las soluciones de las partes b, c y d en el formato de su elección (por ejemplo foto legible de su solución en papel). La parte a es binaria, se otorga 0 o todo el puntaje, pero en las demás partes se otorga puntaje de acuerdo a lo logrado. Se descontará medio punto por día de atraso (excluyendo sábados, domingos, festivos o recesos).

Deniel Quidel Siervz (S2)

Parte b

Ciclo	1	2	3	4	5	6
start	0	1	0	0	0	0
sumador	0	0b101	0b1010	0b1111	0b0100	0b1001
z y Reg	0	0b101	0b101	0b1010	0b1111	0b0100

Parte c. (1 punto) La figura muestra un extracto del estado actual de un **caché de 4 KB (2^{12} bytes)** de 1 grado de asociatividad con **256 líneas de 16 bytes**. Por ejemplo en la línea 2a del caché (en hexadecimal) se almacena la línea de memoria que tiene como etiqueta 92a (es decir, la línea que va de la dirección 92a0 a la dirección 92af).

línea cache	etiqueta	contenido
e2	4e2	
45	c45	
2a	92a	

Un programa accede a las siguientes direcciones de memoria (en hexadecimal): c450, 92ac, 5e24, 5e20, 92a8, 2450, 4e20, 92a4. Indique qué accesos a la memoria son aciertos en el caché, cuáles son desaciertos y rehaga la figura mostrando el estado final del caché. Por ejemplo el acceso c450 es un acierto.

$$C = 256 = 2^8 \quad L = 16 = 2^4 \Rightarrow \text{Ej: } d = \underbrace{c450}_L$$

$$LC = L \% C, \quad C = 2^8 \rightarrow 8 \text{ bits menos significativos} \Rightarrow LC = L \% C = \underbrace{c45}_L \% 2^8$$

$$d = \underbrace{c450}_L$$

1) $\underbrace{c450}_L$ ✓

5) $\underbrace{92a8}_L$ ✓

2) $\underbrace{92ac}_L$ ✓

6) $\underbrace{2450}_L$ ✗

3) $\underbrace{5e24}_L$ ✗

7) $\underbrace{4e20}_L$ ✗

4) $\underbrace{5e20}_L$ ✓

8) $\underbrace{92a4}_L$ ✓

⇓

LC	Etiqueta	Contenido
e2	4e2	
45	245	
2a	92a	

Parte d. (1 punto) La tabla de la derecha muestra las instrucciones Risc-V ejecutadas por un programa. Haga un diagrama que muestre el ciclo en que se ejecuta cada etapa de las instrucciones, considerando una arquitectura (i) en pipeline con etapas *fetch*, *decode* y *execute*, y (ii) superescalar, con 2 pipelines con las mismas etapas de (i). Suponga que el salto en F ocurre (y no hay ningún tipo de predicción de saltos). Base su diagrama en los ejemplos que aparecen en la cátedra del [martes 3 de junio](#).

```

A sub  a3,s5,t2
B add  a5,t2,s4
C andi a3,a3,255
D addi a3,a3,1
E ori  a5,a5,15
F bgt  a3,s1,R
G add  ...
H sub  ...
I xor  ...
J andi ...
...
R sub  a3,a3,a5
S ori  a3,a3,255

```

i) Pipeline

Ciclo	Fetch	Decode	Execute
1	A		
2	B	A	
3	C	B	A
4	D	C	B
5	F	D	C
6	G	F	D
7	H	G	F
8	R		
9	S	R	
10		S	R
11			S

ii) Superescalar, 2 pipelines

Ciclo	Fetch	Decode	Execute
1	AB		
2	CD	AB	
3	EF	CD	AB
4	EF	D	C
5	GH	EF	D
6	IJ	GH	EF
7	RS		
8		RS	
9		S	R
10			S