

Rilevamento direzione suono con scheda X-NUCLEO-CCA02M1

Corso di Laurea Magistrale in Ingegneria Elettronica

Studenti Amato Giovanni Luca Matr.267511 Cerbai Matilde Matr.274908 Chisciotti Laura Matr.274728 Goti Gianluca Matr.269825 INDICE 1

T		1	٠		
	n	А	1	CC	
1	11	u	1	-	

1	Target di progetto				
2	Scheda X-NUCLEO-CCA02M1				
3					
4					
5	Flusso di progetto	3			
6	Filtro passa basso 6.1 Cenni di teoria	4 4 5			
7	Stima della soglia	6			
8	8.3.1 Branch	7 8 9 10 10 11 12			
9	Control Unit	12			
10	10.1 Timing branch & decisore	14 14 18 19			
11		19 22			

1 Target di progetto

L'obiettivo di tale progetto è stato determinare la direzione di provenienza di uno schiocco di dita. Per fare ciò è stato necessario l'uso della scheda X-NUCLEO-CCA02M1, per rilevare il suono come flusso PDM, da cui è stato possibile compiere il calcolo dell'energia su due diversi rami e decretare quindi se lo schiocco provenisse da destra, da sinistra o non fosse determinabile la direzione.

2 Scheda X-NUCLEO-CCA02M1

La scheda utilizzata è la X-NUCLEO-CCA02M1. Su questa sono integrati due microfoni MEMS, mediante i quali è stato acquisito lo schiocco in formato PDM, il quale costituisce il punto di partenza su cui si basa l'algoritmo implementato.

Tale PDM alterna un bit del microfono destro ad un bit del sinistro. Per fare ciò è infatti necessario che un microfono, nello specifico il destro, campioni sul fronte positivo del clock mentre l'altro, il sinistro, sul fronte negativo.

3 PDM

Il PDM, acronimo di "Pulse Density Modulation", è un formato di codifica che permette di rappresentare un segnale analogico, di solito audio, in un un segnale binario adoperando un unico bit. Questo formato è utilizzabile in tal caso perché garantisce di avere un livello di rumore estremamente più basso e minore interferenza da parte di eventuali segnali.

Il PDM permette di codificare il segnale sotto analisi, in tal caso uno schiocco, attraverso un solo bit, a differenza del caso PCM ("Pulse Code Modulation"), che invece risulta essere un formato multi-bit.

Dalla Figura 1, in cui è rappresentato un flusso di PDM, sovrapposto all'andamento di un segnale, è possibile osservare che nei punti in cui l'ampiezza del segnale aumenta, la densità dei PDM con valore 1 è incrementata, mentre là dove il segnale tende a scendere, fino ad arrivare al picco negativo, è presente una maggiore densità dei bit 0.




Figura 1: PDM

Il PDM, utilizzato nel progetto come segnale di ingresso da essere elaborato per determinare la provenienza dello schiocco, è acquisito dai microfoni MEMS della scheda Nucleo ad un'alta frequenza, dell'ordine dei MHz. Questo permette di spostare il rumore in un range di frequenze non udibili dall'orecchio umano, le quali poi verranno eliminate tramite filtraggio.

4 Double Data Rate (DDR)

In uscita dalla scheda X-NUCLEO-CCA02M1 è presente un flusso di PDM,che viaggiano su una singola linea sulla quale vengono trasmessi sia i dati del microfono destro che quelli del sinistro in maniera alternata, tale formato é chiamato Double Data Rate (DDR). La presenza di due informazioni sulla stessa linea é resa possibile inviando il dato relativo al

microfono destro sul fronte di salita e quello derivante dal microfono sinistro sul fronte di discesa, tutto avviene in un periodo di clock T_{clk} . Tale processo è visibile in Figura 2, da cui è possibile osservare come, avendo impostato il clock ad una determinata frequenza, in particolare a 2 MHz per quanto riguarda il progetto, il segnale uscente dal microfono destro, cioè il $\mathbf{PDM}_{\mathbf{R}}$ è inviato sul fronte di salita del clock, mentre quello proveniente dal microfono sinistro, $\mathbf{PDM}_{\mathbf{L}}$ L, è inviato sul fronte di discesa. L'unione di questi due segnali genera quindi il completo flusso del PDM uscente dalla scheda su una singola linea.




Figura 2: PDM double data rate

5 Flusso di progetto

Per arrivare alla discriminazione della provenienza dello schiocco, come punto di partenza è stato considerato il flusso PDM provenienti dalla scheda Nucleo, generato a 2 MHz. Questo, contenendo sia l'informazione del microfono destro che sinistro in modo alternato, è stato elaborato in modo tale che le due informazioni venissero smistate rispettivamente sul ramo destro e su quello sinistro. Una volta compiuto ciò, il passaggio successivo è stato quello di andare a ricostruire i campioni del segnale dello schiocco originale, mediante l'utilizzo di un filtro passa basso di tipo FIR ed un sottocampionatore. Quindi, ricavati i campioni ricostruiti, è stato computata l'energia, calcolando in modo sequenziale il quadrato di ciascun campione e poi sommandoli tutti. Questo processo viene attuato per entrambi i rami, in modo da riuscire a decretare l'energia del segnale captato dal microfono destro e quella rilevata dal MEM sinistro. Poi facendo arrivare le energie di entrambi i rami ad un decisore, è stata attuata una discriminazione della provenienza dello schiocco, la quale poi è stata inviata alla UART, in modo tale da trasmettere, secondo il protocollo RS232, il risultato finale al PC, sul cui schermo apparirà S, D o N (Sinistra, Destra o Nullo). Tale flusso di progetto è riassunto nello schema in Figura 3.



Figura 3: Schema flusso di progetto

6 Filtro passa basso

6.1 Cenni di teoria

All'interno del progetto è stato implementato un filtro passa basso numerico di tipo FIR, cioè "Finite Impulse Response", la cui risposta impulsiva può essere espresso secondo tale formula:

$$y[n] = h_0 x[n] + h_1 x[n-1] + \dots + h_N x[n-N] = \sum_{i=0}^{N} h_i x[n-i]$$
 (1)

Per avere una rappresentazione grafica di quanto è stato espresso sopra a livello analitico è possibile riportare il seguente schema a blocchi:




Figura 4: FIR block diagram

Il filtro FIR è un sistema LTI, caratterizzato da una risposta in frequenza di fase lineare e da una risposta impulsiva con un numero finito di campioni. Il suo ritardo è legato alla sua stessa lunghezza, infatti è importante utilizzare un filtro con ritardo costante poichè nel caso riportato, dopo essere stato progettato, è stato allineato con il dato PDM. Inoltre risulta essere sempre causale e stabile.

Per realizzare tale sistema è stato utilizzato un Tool di Matlab, che ha permesso di impostare i parametri di progetto scelti.

6.2 Realizzazione hardware

Il blocco "Low Pass Filter", presente nel successivo data path in Figura 11, implementa il filtro descritto in precedenza. Per quanto riguarda la sua struttura interna, al fine di realizzare la struttura in Figura 5, in VHDL sono stati implementate quattro tipologie di componenti:

- shift-register da 23 bit, che campiona i bit di PDM in ingresso al filtro, mediante l'enable 1, che arriva dalla CU, dopo che questa è stata stimolata dal segnale in uscita dal primo contatore;
- 24 coefficienti, che sono sempre costanti per ogni elaborazione;
- 24 moltiplicatori, che servono per moltiplicare i vari ingressi ritardati con i rispettivi coefficienti;
- 23 sommatori, che sommano le uscite dei moltiplicatori.




Figura 5: LPF block diagram

Tale filtro compie una sequenza di moltiplicazioni per i coefficienti e somme, in modo tale da generale i campioni in uscita.

6.3 Implementazione filtro

Il filtro implementato ha un ordine di 23, poichè nel caso in analisi sono necessari 24 coefficienti.

Per la sua realizzazione è stato fatto uso della funzione Matlab **firpmord**, che segue l'algoritmo Parks-McClellan, il quale implementa un filtro FIR equiripple.

La funzione firpmord dà la possibilità di impostare le seguenti specifiche del filtro:

- f_{passband}=20kHz;
- $f_{stopband} = 200 \text{kHz}$;
- ampiezza desiderata del ripple;
- \bullet la frequenza di campionamento $\mathbf{f}_s,$ impostata a 2 MHz.

La risposta del filtro ottenuta ha il seguente andamento:




Figura 6: Filtro

Da questa immagine è possibile osservare che sulle ascisse le frequenze sono state riportate come normalizzate e per questo assumano tutte valore \leq di 1.

Successivamente alla realizzazione del filtro, è stata utilizzata la funzione **firpm**, mediante la quale sono stati estrapolati i coefficienti, i quali sono osservabili dalla risposta impulsiva del filtro, riportata in Figura 7, la quale risulta avere una simmetria pari, come è auspicabile aspettarsi dalla teoria del filtro FIR passa-basso.




Figura 7: Risposta impulsiva

I coefficienti ottenuti con questa metodologia, sono poi stati scalati di un fattore dieci, come spiegato nella Sezione 8.2, per rientrare nella dinamica dei bit di guardia scelti per l'aritmetica interna del sistema. Questi sono stati poi convertiti su 16 bit moltiplicando per un fattore di scala pari a 2^k (k=15), in tal modo sono stati ottenuti i seguenti valori dei coefficienti:

x[n]=7, 14, 27, 45, 70, 100, 133, 168, 201, 230, 251, 262, 262, 251, 230, 201, 168, 133, 100, 70, 45, 27, 14, 7

7 Stima della soglia

All'interno del blocco decisore, successivamente descritto nella Sezione 8, viene attuata una valutazione dell'energia in ingresso a questo, in modo tale da riuscire a discriminare se tale energia è derivante dal rumore, oppure dal segnale generato dallo schiocco rilevato dai microfoni.

Per fare ciò è stato necessario impostare una soglia, rispetto alla quale è determinata da cosa deriva l'energia. Infatti se l'energia risulta essere minore od uguale della soglia, questa è associata al rumore, mentre se il suo valore si trova al di sopra della soglia, l'energia è discriminata come derivante dallo schiocco.

Quindi la stima della soglia è stata condotta attraverso Matlab, mediante cui è stato implementato un codice che leggesse il file audio .wav dello schiocco, ne estrapolasse lo stream dei PDM e, mediante l'uso del filtro progettato ed attuando un successivo sottocampionamento, sono state poi calcolate le energie dei campioni dello schiocco, il cui stem è riportato in Figura 8. Da questo è stato decretato un valore intermedio tra quelli più elevati dell'energia. rappresentanti lo schiocco, e quelli più bassi, rappresentanti il rumore. Tale valore corrisponde a $E{=}0,002422$.

Inoltre come conferma ulteriore che tale soglia discriminasse in modo adeguato il rumore, è stato anche mandato in ingresso al codice Matlab un audio contenente solo rumore. Il risultato dell'energia ottenuto da questo è riportato in Figura 9, da cui si può osservare che rappresentato è corrispondente a 0,0001372 , valore che risulta essere notevolmente inferiore rispetto alla soglia e che conferma quindi la validità della stima condotta.




Figura 8: Stem per stima soglia




Figura 9: Stem energia del rumore

8 Data Path

In Figura 10 è presente il datapath completo della struttura utilizzata per la determinazione da parte dei microfoni della provenienza dello schiocco. Da questa si può osservare che sono presenti due rami, su i quali sono posizionati i blocchi Branch_1 e Branch_2. Questi all'interno hanno un'identica struttura, come verrà analizzato in seguito, ma uno è impiegato nel calcolo dell'energia proveniente dal lato sinistro dei microfoni, mentre l'altra dal lato destro.

Quindi una volta computate le due energie, queste sono mandate all'ingresso del decisore, il quale compie una valutazione della provenienza dello schiocco rilevato, mandando il segnale

al multiplexer, il quale invia alla UART il segnale di data valid ed il dato da trasmettere. Inoltre in questo livello gerarchico superiore è anche presente il blocco temporizzatore, impiegato per generare i riferimenti temporali delle diverse operazioni.




Figura 10: Datapath completo

Nella seguente figura è mostrata più nel dettaglio la struttura equivalente dei blocchi Branch_1 e Branch_2. Questa è costituita, in modo gerarchico, principalmente dal blocco Sign Converter, che manipola i bit in ingresso provenienti dal PDM, dal blocco Low Pass Filter, da cui escono i campioni ricostruiti del segnale, dal blocco Decimatore, la cui uscita viene moltiplicata per se stessa nel blocco Moltiplicatore, dal blocco Sommatore, che somma dieci campioni, che arrivano in cascata, e dal blocco Registro 3, che rappresenta il registro dell'energia.




Figura 11: Branch Datapath

8.1 Sincronizzazione dei dati in ingresso

Il metodo di trasmissione dei dati (Double Data Rate) ha imposto l'inserimento di appositi registri per sincronizzare sullo stesso fronte i dati provenienti dai due diversi microfoni. Riferendosi alla Figura 12 è possibile osservare che il dato proveniente dal canale sinistro è trasmesso lungo il semi-periodo negativo e il dato proveniente dal canale destro durante quello positivo, questo comporta che il primo deve necessariamente essere campionato sul fronte negativo del clock e il secondo sul fronte positivo, risultando però poi sfasati di mezzo periodo di clock.

A tal proposito, in ingresso al canale destro è stato inserito un registro attivo sul fronte negativo, in quanto i registri attivi sul fronte positivo sono già presenti in ogni branch per disaccoppiare l'interno della struttura dall'esterno. La struttura "risincronizzatrice" risulta quindi essere come in Figura 13, la loro frequenza di lavoro é pari a 2 MHz, questa é garantita tramite il segnale di enable inviato dalla Control Unit.

Dal timing si evince che lo sfasamento introdotto dal primo registro é tale per cui il dato campionato dal secondo registro viene sincronizzato con quello proveniente dal secondo microfono, eliminando così lo sfasamento iniziale.



Figura 12: Timing risincronizzazione dei dati PDM




Figura 13: Circuito risincronizzatore

8.2 Analisi dei dati

Per tale progetto è stata scelta un'aritmetica fixed point in formato fractional in complemento a due, quindi per definizione del formato la dinamica dei dati é rimasta tra -1 < x < +1. Per definire il parallelismo dei vari componenti interni al datapath è stata eseguita un'analisi "worst case" dei dati da elaborare.

Data la natura stessa del PDM i campioni in ingresso al filtro sono valori che assumono solo i valori "+1" e "-1", quindi il caso in cui i dati raggiungono il valore massimo é quello dove tutti i campioni in ingresso al filtro (24 taps) sono pari a "+1" o "-1" e conseguentemente si ha una somma di tutti i coefficienti del filtro.

Per semplicità é stato preso in esame il caso con tutti gli ingressi positivi, svolgendo tutti i calcoli previsti all'interno del datapath. E' stato quindi ritenuto necessario l'introduzione di alcuni bit di guardia nei dati in ingresso, così da rispettare il parallelismo scelto e rientrare nella dinamica a disposizione, data la natura degli ingressi, i bit di guardia sono stati utilizzati nei coefficienti del filtro. Quindi, scalando di un fattore dieci i valori ottenuti dallo script Matlab, é stato possibile ridurre la dinamica dei coefficienti stessi, ottenendo così un numero di bit di guardia pari a 6 (la dinamica deve essere $|x| < \frac{1}{2^6}$ e infatti il massimo valore é 0,008).

Le moltiplicazioni all'interno del filtro non hanno particolari problemi in quanto sono presenti solamente somme e sottrazioni tra coefficienti e questo non ha modificato il parallelismo dei dati in uscita che é rimasto pari a 16 bit. Quindi, nel caso peggiore all'uscita del filtro è presente un numero pari a $\simeq 0,0092$. Questo é ancora rappresentabile su 16 bit in quanto usando il fattore di scala 2^k (k=15) e riconvertendolo con esso, si ottiene $0,0092*2^{15} \simeq 3016$, che é minore del massimo numero rappresentabile su tale numero di bit

In uscita dal moltiplicatore è stato adottato un parallelismo doppio (32 bit) in quanto una moltiplicazione in formato fractional su "n" bit rende "2n" bit.

L'ultima operazione richiesta é una somma delle energie relative a 10 campioni, moltipli-

cando per due il dato in uscita dal moltiplicatore per eliminare il segno raddoppiato che si produce nell'operazione di moltiplicazione e sommando dieci volte il risultato ottenuto, è stato ricavato un valore pari a $(0,0092)^2*2*10 \simeq 0,169$, che rimane nella dinamica necessaria, quindi anche il sommatore è stato progettato con parallelismo pari a 32 bit $(0,169*2^{31}=363850240$ è minore del massimo numero rappresentabile con tale numero di bit). E' stato deciso quindi di optare nel mantenimento di un parallelismo doppio dopo il moltiplicatore, così da avere una precisione maggiore sui risultati. Quindi, ricapitolando sono stati adottati:

- 16 bit per filtro e decimatore;
- 32 bit per moltiplicatore e sommatore.

8.3 Descrizione dei componenti

8.3.1 Branch

I dati in ingresso a tale blocco sono campionati da un apposito registro operante a 2MHz che ha sia la funzione di disaccoppiare i dati provenienti dall'esterno all'interno del sistema, sia quello di sincronizzare, con l'aggiunta di un registro attivo sul fronte negativo in uno dei due rami, i dati provenienti dai due microfoni nei rispettivi canali. I restanti componenti sono descritti di seguito.

Sign converter

Come detto in precedenza i dati in ingresso sono solo "+1" e "-1", i quali però sono codificati rispettivamente su "1" e "0". A tal proposito è stato progettato il blocco Sign Converter, in modo da trasformare i dati binari nei dati corretti su un formato di 16 bit, adottando così un parallelismo uguale ai coefficienti del filtro.

Decimatore

I dati in uscita dal filtro hanno una frequenza pari a 2MHz per ricostruire i dati in PCM é stato necessario sottocampionarli riportandosi ad una frequenza pari a 40 KHz, mediante un decimatore, composto semplicemente da un registro.

Va posta particolare attenzione sui dati in uscita dal filtro, questi hanno un parallelismo pari a 32 bit, in quanto vi sono moltiplicazioni tra dati su n bit che rendono un risultato su 2n bit. Analizzando però con più attenzione i dati in possesso, è stato possibile notare che anche nel caso peggiore, ovvero quello in cui vengono sommati tutti i coefficienti, il risultato rimane su 16 bit (la metà inferiore dei 32 bit), per questo la metà superiore del dato è inutilizzata. E' questo il motivo per cui a livello VHDL è stato scelto di riportare il dato su 16 bit, in quanto tale operazione non comporta una perdita di precisione sul risultato. Per compiere ciò è stato eseguito uno shift left di 16 posizioni del risultato in uscita dal filtro ed in seguito è stato compiuto un taglio per selezionare i 16 bit più significativi.

Moltiplicatore

Questo blocco esegue la moltiplicazione per calcolare il quadrato dei coefficienti della sequenza filtrata in ingresso, essendo anche questa una moltiplicazione su 16 bit ed essendo il risultato su 32 bit, è stato necessario eseguire uno shift left per eliminare il segno raddoppiato dall'operazione di moltiplicazione (é stata usata la libreria numeric std).

Per immagazzinare il risultato di tale operazione e renderla stabile per le seguenti elaborazioni, é stato inserito un registro munito di enable.

- Sommatore

Per completare il calcolo dell'energia sono stati sommati i quadrati dei campioni filtrati, progettando una struttura con un sommatore ed un registro in retroazione. Tale registro è necessario in quanto le somme avvengono solamente ad una frequenza pari a 40 KHz, quindi è necessario mantenere il risultato calcolato al passo precedente. Il registro che permette di fare la ricorsione ha un reset asincrono, che garantisce la possibilità di azzerare il contenuto dello stesso.

Come detto in precedenza, i bit di guardia permettono di rimanere nei 32 bit senza bisogno di prevedere l'utilizzo di bit in più per sopperire ad eventuali overflow.

 Registro energia In uscita al sommatore è stato posto un registro dotato di enable, il quale è attivato con timing opportuno per prendere l'energia corrispondente a 10 campioni.

8.3.2 Datapath

Al livello gerarchico superiore sono state istanziate due versioni del componente "branch" una per il canale destro e una per il canale sinistro, com'è osservabile in Figura 10. In ingresso al branch destro è stato inserito il flip-flop attivo sul fronte negativo per attuare la risincronizzazione del PDM proveniente dal microfono destro. I blocchi principali sono:

 Decision Maker Questo é uno dei blocchi più importanti dell'intero sistema, analizza le energie derivanti dal processo di filtraggio e di somma e le confronta con una soglia.

Internamente vi é un comparatore che valuta le energie di entrambi i canali per vedere quale delle due é maggiore, una volta assicurato ciò si compara l'energia "vincitrice" con la soglia, questo porta ad "1" uno dei due segnali segnali i quali poi vengono mandati in ingresso ad uno shift register opportunamente pilotato. Le uscite parallele dello shift register di dimensione pari a quattro sono mandate ad un majority voter che riconosce se ci sono tre o più elementi ad "1". Questa condizione é stata ritenuta necessaria e sufficiente a rilevare uno schiocco, in termini temporali tutto ciò corrisponde ad avere per 750 μ s un'energia sopra la soglia e quindi uno schiocco (l'energia é valutata in slot da 250 μ s); non é stata scelta una condizione con quattro "1" in quanto é stata ritenuta troppo stringente. I due bit (segnale DCN) uscenti dal majority voter sono mandati alla control unit. In Figura 14 é riportato lo schema di principio del decisore.




Figura 14: Schema a blocchi del decisore

- Mux

Il mux ha il compito di porre il carattere ASCII corretto in ingresso alla porta D_out della UART, viene girato dalla Control Unit che reagisce agli stimoli inviati dal segnale DCN proveniente dal blocco decisore.

- Timer

Questo elemento gestisce la temporizzazione di tutto il sistema. Al suo interno si trovano tre contatori:

- Contatore 1:

gestisce tutta la temporizzazione in ingresso del segnale PDM, alla scheda. E' fornito un clock di 2 MHz, quindi questo contatore genera tutti gli enable per gestire i registri ed il filtro con la medesima temporizzazione;

- Contatore 2:

questo contatore si occupa di generare l'enable per attivare il decimatore con una frequenza di 40 kHz. Infatti per riuscire a fare ciò il contatore è stato progettato per contare da 0 a 49, cioè 50, fattore ricavato dalla divisione $\frac{2MHz}{40kHz}$;

- Contatore 3:

l'ultimo contatore permette di gestire le dieci somme per calcolare l'energia sui

9 CONTROL UNIT 12

dieci campioni. Questo é stato fatto contare da 0 a 8 (contando quindi fino a 9) generando così la condizione di uscita nella macchina a stati per proseguire l'evoluzione degli stati. Anche per questo motivo tale contatore ha un reset sincrono che viene attivato una volta avvenuta la condizione citata in precedenza.

8.3.3 Top Level

All'ultimo livello gerarchico è stata inclusa anche la UART per inviare i dati all'esterno. Alla porta di ingresso D_out é collegata l'uscita del mux in modo da inviare la word corrispondente alla rilevazione effettuata. Il Data_valid é fornito dalla Control Unit e il Tx_rdy é mandato alla stessa per verificare l'effettiva disponibilità del trasmettitore ad inviare la word sul bus.

9 Control Unit

La Control Unit (CU) impiegata per questo progetto è composta da una parte sequenziale, che fa progredire gli stati e compiere salti dove è necessario, ed una parte puramente combinatoria, che ha il compito di mandare i comandi al data path. La struttura di tale CU è osservabile in Figura 15, da cui è possibile notare la presenza di un registro all'uscita del bloccho "next state logic", impiegato per svincolarsi dall'esterno ed evitare la creazione di una macchina di Mealy.




Figura 15: Struttura control unit

Il flusso specifico di funzionamento della CU in questione è raffigurato in Figura 16.

9 CONTROL UNIT 13




Figura 16: Pallogramma

Quando il segnale RST è a zero, dallo stato di "RESET", si salta in "START", in cui viene attivato il primo contatore, che rileva i bit di PDM che arrivano all'ingresso dei microfoni. Da questo stato poi si passerà a "STATO_1" se il segnale CO1 è asserito ad 1, altrimenti si resta nello stato attuale. Nello "STATO_1" viene alzato l'En_1, il quale va a comandare sia i registri del double data rate, sia il primo shift register di ciascun branch. Inoltre in questo stato viene anche attivato il secondo contatore, il quale conta 50 PDM. Quindi da qui in modo sequenziale si passa allo "STATO_1_BIS", in cui si ha un salto a tre vie, ovvero se CO2=0 e CO3=0 si torna in "START", poiché il secondo e il terzo contatore non hanno terminato di contare e quindi ciclicamente è necessario ripercorrere gli stati precedenti, se CO2=1 e CO3=0 indica che il secondo contatore ha terminato di contare e quindi è possibile ricavare il primo campione dal decimatore, quindi si passa allo "STA-TO_2" oppure se CO2=1 e CO3=1 significa che sia il contatore 2 che 3 hanno terminato il conteggio, ovvero è possibile estrapolare il primo valore dell'energia, e quindi si salta allo "STATO_5".

Riposizionandosi sullo "STATO_2", da qui si procede in modo sequenziale allo "STATO_3" e "STATO_4", per poi tornare a "START".

Ponendosi invece sullo "STATO_5", si procede anche qui in sequenza, fino allo "STATO_8".

In questo è presente nuovamente un salto a tre vie, comandato dal segnale DCN, il quale è composta da due bit e porta allo "STATO_9" se asserito al valore "11" o "00", in cui il selettore del multiplexer in uscita dal datapath gira il mux sulla codifica ASCII di N, oppure allo "STATO_10" se il suo valore è "10", in cui il SEL assume la codifica "10", mandando in uscita la D, altrimenti se DCN="01" va allo "STATO_11", in cui SEL="01" e il mux si gira sulla codifica della lettera S.

Quindi da ciascuno di questi tre stati è possibile percorrere due strade ovvero:

- se TX_RDY='1', cioè il trasmettitore è libero ed è permesso l'invio di un dato, c'è un salto sullo "STATO_12", in cui viene mantenuto il SEL="11" 0 "00" ed il D_valid viene asserito alto, se precedentemente si era nello "STATO_9", oppure nello "STATO_13", dove il SEL resta a "10" e si attiva il D_valid, se il sistema era nello "STATO_10", altrimenti se lo stato precedente era lo "STATO_11", il salto viene compiuto sullo "STAO_14", in cui il SEL vale ancora "01" ed il D_Valid va all'uno logico. Il fatto di alzare il D_valid, comporta l'invio del dato alla UART;
- se TX_RDY='0', cioè il trasmettitore è "busy", perché sta già trasmettendo un dato, allora il salto, da ciascuno dei tre stati, viene fatto direttamente sullo stato di "START".

10 Timing

Il timing è stato analizzato suddividendolo in due parti: una che si concentra sul comportamento del branch e del decisore ed una che analizza più nello specifico la parte di invio del dato al trasmettitore mediante il multiplexer.

10.1 Timing branch & decisore

In questa parte è analizzato il timing riguardante il branch ed il decisore, ovvero la parte della struttura in cui viene calcolata l'energia e la parte che confronta le energie dei due rami, valutando la direzione di arrivo dello schiocco.

I segnali utilizzati, com'è osservabile in Figura 17, sono i seguenti:

- CLOCK: clock a 25 MHz;
- **PDM**: segnale a 2 MHz in ingresso al datapath, che viene smistato al ramo destro e sinistro mediante i regitri del double data rate;
- CE1: counter enable del COUNTER 1;
- CO1: segnale che indica che il primo contatore ha terminato di contare;
- En 1: segnale di enable dello shift register da 24 bit;
- CE2: counter enable del COUNTER 2;
- CO2: segnale di termine conteggio del secondo contatore;
- En 2: segnale di enable del decimatore;
- En 4: segnale di enable del registro tra il moltiplicatore ed il sommatore;
- En 5:segnale di enable del registro di retroazione al sommatore;
- CE3: counter enable del COUNTER 3;
- CO3: segnale che indica quando il terzo contatore ha finito di contare;
- En 3: segnale di enable del registro dell'energia;
- R cnt3: segnale di reset del terzo contatore;
- R reg5: segnale di reset del registro;
- En 6: segnale di enable del decisore ;
- RST: reset del sistema.

Dalla figura del timing è possibile analizzare come avviene tutto il processo di calcolo dell'energia, il quale parte dal momento in cui, accendendo i microfoni, si asserisce a livello logico alto il CE1, che rimane ad 1 fino a quando non viene spento il sistema o finché non arriva il segnale di reset generale del sistema.

Una volta quindi che il CE1 risulta essere all'uno logico, il contatore 1, che conta 13 colpi di clock, corrispettivi ad un PDM (questa é un'approssimazione in quanto il numero esatto sarebbe 12,5), si accende. Ogni volta che il COUNTER 1 termina di contare, ovvero quando è entrato nel sistema un intero PDM, viene asserito ad 1, per un solo colpo di clock, il segnale CO1. Questo andando alla control unit, va a stimolare l'invio da questa dell'En_1, che va ad attivare sia il registro che campiona sul fronte negativo, sia il registro che campiona sul fronte positivo, posizionato subito prima dello shift register da 24 bit, sia lo shift register stesso.

In concomitanza dell'En_1, viene portato ad 1, per un colpo di clock, il segnale CE2, che va ad attivare il secondo contatore. Tale processo viene reiterato per 50 volte, dato che tale valore corrisponde al fattore di sottocampionamento utilizzato dal decimatore. Arrivata la cinquantesima volta in cui viene asserito CE2, al colpo di clock successivo viene alzato per CO2, che arrivando alla CU, indica che il secondo contatore ha terminato di contare e

che il decimatore può essere abilitato. Quindi la CU invia a questo il segnale di En_2, che dura anch'esso un singolo colpo di clock. In cascata a tale enable vengono asseriti a livello logico alto anche l'En_4, che attiva il registro di memorizzazione del dato in uscita dal moltiplicatore, e successivamente l'En_5, che abilita il registro presente sulla retroazione del sommatore.

In corrispondenza temporale dell'En_2, è presente anche l'asserimento ad 1 del CE3, per un solo colpo di clock ogni volta. Questo va ad attivare il terzo contatore, che non va a contare un numero di colpi di clock, ma conteggia per nove volte l'En_2. Quindi il processo fin'ora spiegato viene implementato per 9 volte, per poi asserire, al colpo di clock successivo alla nona volta che CE3 va ad 1, il segnale CO3 a livello logico alto. Questo resterà alto finché dalla control unit non arriverà il segnale R_reg5, che resetta il terzo contatore.

Successivamente per la decima volta viene iterato il processo descritto, con la differenza che ora il CO3 è alto. E' proprio tale fattore che permette di avere una condizione che permetta di resettare il terzo contatore e quindi di abbassare il segnale CO3. Infatti nell'ultima parte di timing è possibile osservare che in un punto viene soddisfatta la condizione di avere C2=1 e CO3=1, il quale consegue di avere, due colpi di clock dopo, l'asserimento a livello alto di R cnt3, che, mandato dalla CU, arriva al COUNTER 3, resettandolo.

Ciò comporta quindi un abbassamento di CO3 e l'abilitazione dell'En_3, il quale va ad abilitare il registro che memorizza l'energia calcolata. Poi un colpo di clock successivo ad En_3 viene compiuto l'asserimento ad 1 del segnale R_Reg5, che va a resettare il registro sulla retroazione del sommatore, il quale memorizza il risultato in uscita dal sommatore e lo va a far sommare all'ingresso successivo.

Il timing fin qui descritto vale sia per il ramo destro che per quello sinistro, compiendo simmetricamente le stesse azioni. Successivamente dai due rami delle energie, il sistema convoglia nel decisore, il quale è controllato dall'En_6, che si attiva un colpo di clock dopo l'enable del registro dell'energia. Da tale decisore uscirà quindi il segnale di DCN, il quale assume un valore differente a seconda del risultato della valutazione dell'energia ottenuta.





Figura 17: Timing



10.2 Timing invio dato al trasmettitore

In Figura 18 è presente il timing che mostra l'invio del dato in uscita dal multiplexer, al trasmettitore. A seconda del valore che assume il selettore, il mux viene girato, mandando in uscita le seguenti codifiche binarie su 8 bit:

- se SEL="00" oppure SEL="11" → D_out="01001110", che corrisponde alla codifica ASCII della lettera N, se la provenienza dello schiocco non è identificabile;
- se SEL="01" \longrightarrow D_out="01000100", che corrisponde alla codifica ASCII della lettera D, se lo schiocco proviene da destra;
- se SEL="10" \longrightarrow D_out="01010011", che corrisponde alla codifica ASCII della lettera S, se lo schiocco proviene da sinistra.

Tale timing è caratterizzato dai seguenti segnali:

- CLOCK: clock a 25 MHz;
- DCN: segnale da due bit in uscita dal decisore;
- **SEL**: segnale da due bit in ingresso al multiplexer;
- TX_RDY: segnale inviato dal trasmettitore per indicare se esso stesso è "busy", oppure se è libero per potergli inviare un dato da trasmettere;
- D valid: segnale di invio del dato;
- D out: dato che viene inviato in uscita dal mux.




Figura 18: Timing del dato inviato

Dalla figura è osservabile in maniera migliore come avviene l'invio del dato al trasmettitore, partendo dal segnale in uscita dal decisore, cioè il DCN, asserito su due bit. Questo viene mandato alla control unit, la quale, un colpo di clock dopo, manda al multiplexer il selettore, che assume un valore equivalente a quello del segnale DCN, cioè "00", "01", "10" o "11".

Quindi una volta che il segnale di SEL ha girato il mux sulla codifica corretta, corrispondente alla direzione di provenienza dello schiocco rilevata, ed il segnale TX_RDY, proveniente dal trasmettitore, risulta essere alto, cioè il trasmettitotre è libero per potergli inviare il dato di uscita, allora viene portato a livello logico 1 il segnale di D_valid, per un colpo di clock. Ciò comporta ,un colpo di clock successivo, l'abbassamento del TX_RDY, che sta ad indicare che il trasmettitore è occupato essendo già in trasmissione e quindi non gli può essere inviato nessun ulteriore dato finchè la trasmissione non termina e questo torna alto. Dal timing è osservabile come nel momento in cui in D_valid viene attivato, si ha un immediato invio del dato in uscita, corrispondente alla codifica binaria delle lettere S,N e D del codice ASCII, come spiegato precedentemente.

10.3 Tempistiche dati

Per quanto riguarda le tempistiche con cui il dato D_out viene inviato al trasmettitore e quanto la UART impiega a trasmettere il dato, è stato necessario fare degli studi per verificare che il dato D_out non arrivasse prima che la UART finisse la trasmissione precedente. Quindi per dimostrare che effettivamente i tempi coincidessero sono stati compiuti i seguenti ragionamenti:

• avendo una frequenza di clock di 25 MHz, ed una frequenza del PDM di 2 MHz, è stata determinata la durata di un PDM in termini di numero di colpi di clock:

1 PDM=
$$\frac{25MHz}{2MHz}$$
 = 12,5 colpi di clock;

Si é approssimato questo risultato a 13 bit;

- decimando di un fattore 50, e quindi prendendo un PDM ogni 50, allora i colpi di clock sono stati incrementati a 625, moltiplicando i 12,5 colpi di clock di un PDM per un fattore di 50. Questo é stato necessario in quanto si vogliono ricostruire dei dati PCM con frequenza 40 KHz;
- dato che i campioni utilizzati per il calcolo dell'energia sono 10, allora i 625 colpi di clock, computati al punto precedente, necessari per estrapolare un campione dal decimatore, sono stati moltiplicati per 10, arrivando ad un numero di 6250 colpi di clock, che convertiti nel dominio del tempo equivalgono a 250 μ s;
- nel decisore poi sono state inglobate 4 energie per valutare se lo schiocco provenisse da destra o da sinistra. Quindi il tempo impiegato per il calcolo di un'energia è stato ulteriormente moltiplicato per quattro, ottenendo così, $1000 \ \mu s$;
- in seguito, dal decisore è stato mandato un segnale DCN, che arrivando alla CU, ha stimolato il segnale del selettore del multiplexer, che va a selezionare la codifica del dato in uscita da inviare. Per attuare questo processo è stato impiegato un colpo di clock, ovvero 40 ns, che sommati al tempo precedente ha comportato un tempo totale, per la determinazione del dato da inviare, di 1040 μ s;
- per quanto riguarda le tempistiche della UART, questa trasmette uno stream di 10 bit, di cui uno di idle, uno di start, poi la codifica del dato inviato ed un bit di stop. La durata di ciascun bit è risultata essere di 104 μ s, quindi essendo i bit 10, il tempo totale per la trasmissione di un dato risulta essere 1040 μ s;
- dai risultati temporali dei punti precedenti è evidente che le tempistiche per la computazione del dato da inviare alla UART e la durata della trasmissione di questa sono concordi, impiegando entrambi i processi 1040 μ s. E' per questo che nell'interfacciamento tra multiplexer ed UART, non è stato necessaria l'aggiunta di nessun ulteriore componente.

11 Simulazione ModelSim

Per simulare il sistema é stato necessario fare due diverse acquisizioni tramite il software Audacity, in cui in una é stato registrato del rumore di fondo e nell'altra é stato acquisito uno schiocco di dita (entrambi di una lunghezza circa di 2 ms) in formato PCM con frequenza di campionamento pari a 44100 Hz.

Tramite Matlab, una volta caricato il file, è stato eseguito un oversampling per portare il segnale a 2 MHz ed in seguito si é convertito in formato PDM sfruttando il seguente algoritmo:

```
qe=0;
for n=1:s
  if x(n) >= qe
  z(n)=1;
```

```
else z(n)=-1; end qe=z(n)-x(n)+qe; end
```

NB: "s" é la lunghezza in campioni del file audio

In questo semplice algoritmo ad ogni step si confronta il corrispettivo coefficiente della sorgente audio con una soglia, che viene aggiornata alla fine del ciclo. Questa é incrementata ad ogni passo con l'errore tra il dato convertito in PDM e il suo reale valore PCM. Le sequenze così ottenute sono state utilizzate per eseguire i vari test.

Quindi mediante ModelSim è stato simulato il progetto completo, in modo tale da poter osservare visivamente il comportamento dei segnali di principale interesse.

E' stato progettato un semplice testbench, in cui vengono generati localmente i segnali PDM per il canale destro e sinistro, i quali poi vengono messi insieme tramite un mux, così da far arrivare su un'unica linea allo snap detector il dato in formato doble data rate. La struttura implementata é visibile in Figura 19.




Figura 19: Struttura del testbench

Successivamente sono riportate le varie simulazioni che sono state attuate, in cui il sistema implementato è stato connesso alla UART, così da compiere la trasmissione del dato desiderato.






Figura 20: Simulazione ModelSim trasmissione D ed S

La durata della simulazione è stata impostata a 4500 μ s, in modo tale da poter vedere una completa trasmissione di tutte le casistiche possibili.

Infatti dalla figura sopra riportata è possibile notale che inizialmente il trasmettitore è in uno stato di IDLE, essendo in quiete, senza star compiendo nessuna operazione, infatti il Tx_rdy è impostato come alto, ovvero il trasmettitore è libero di ricevere un dato da inviare. Successivamente quando la prima decisione della provenienza dello schiocco è stata presa, il D_valid è attivato per un colpo di clock. Ciò comporta quindi un abbassamento del Tx_rdy e l'avvio della trasmissione del dato, riportato sul segnale TX.

Su tale linea è infatti osservabile come dallo stato di IDLE, il sistemi passi a quello di START, indicato con l'abbreviazione "STR" e quindi inizi la trasmissione del dato inviato, codificato su 8 bit, susseguito dal bit di STOP, chiamato "STP" nell'immagine, che indica il termine della trasmissione. In seguito a questo infatti il Tx_rdy tornerà alto, avendo completato la trasmissione.

Dalla simulazione è visibile come tale segnale però torni subito basso, poichè, come già spiegato precedentemente nell'analisi delle tempistiche dell'arrivo dei dati, il sistema è stato progettato in modo tale che il momento in cui il trasmettitore finisce la trasmissione di un dato e quello in cui arriva un nuovo dato da inviare, siano coincidenti.

Inoltre dai segnali rappresentati è possibile osservare che quando il decisore manda in uscita il DCN="00", il TX trasmette la codifica binaria della lettera N, data da "01001110", indicata dalla codifica in blu, la quale assume il significato dell'impossibilità di decretare una precisa provenienza dello schiocco. Mentre se DCN="01", la codifica sul segnale TX è "01000100", evidenziata dal colore verde, che corrisponde al codifica ASCII della lettera D, indicante che lo sciocco deriva da destra. Infine per un valore di DCN equivalente ad "10", sul TX è trasmessa la codifica corrispettiva alla lettera S, ovvero "01010011", riportata con il colore rosso, la quale comunica che lo schiocco è stato rilevato come proveniente da sinistra.

Di seguito sono riportate altre due casistiche, che seguono una logica equivalente a quella descritta per la precedente simulazione. In Figura 21 è rappresentata la trasmissione prima del dato N ("01001110") e poi successivamente solo la D ("01000100"), che sta ad indicare che lo schiocco, inizialmente non percepito, poi viene rilevato sempre proveniente da destra.




Figura 21: Simulazione ModelSim trasmissione D

Mentre in Figura 22 è riportata la trasmissione inizialmente del dato nullo, per poi inviare sempre la codifica della lettera S ("01010011"), ovvero lo schiocco è derivante dalla parte sinistra rispetto alla posizione dei microfoni.




Figura 22: Simulazione ModelSim trasmissione S

11.0.1 Verifica tramite Matlab

E' stato eseguito un ulteriore test per verificare che l'output PCM ricostruito dal sistema fosse congruente a quanto ottenuto per via teorica tramite le simulazioni eseguite su Matlab. Lo schiocco acquisito tramite il microfono integrato del PC risulta essere nel tempo come in Figura 23.

Mentre in Figura 24 é mostrato il periodogramma del segnale con le varie componenti in frequenza.




Figura 23: Schiocco acquisito




Figura 24: Periodogramma del segnale acquisito

Dopo aver convertito la sorgente audio in PDM, questa in frequenza si presenta come in Figura 25. E' subito osservabile che la conversione ha spinto il rumore ad alte frequenze, come descritto in precedenza.




Figura 25: Periodogramma del segnale PDM

Applicando il filtro progettato, il segnale si presenta nel tempo come in Figura 26, da cui è subito visibile come il segnale sia molto simile a quello di partenza.




Figura 26: Segnale PDM filtrato

Una volta filtrato, il segnale é stato sottocampionato per tornare a 40 kHz completando così la conversione in PCM. Quindi il segnale nel tempo viene rappresentato come in Figura 27 ed in frequenza (periodogramma) come in Figura 28.




Figura 27: Segnale PCM ricostruito




Figura 28: Periodoframma segnale PCM ricostruito

Com'è possibile osservare, il processo di ricostruzione per via teorica é soddisfacente, infatti i due segnali sono molto simili, ed anche il periodogramma, a meno di qualche errore, segue un andamento molto vicino all'originario ed il picco si assesta su un livello simile di

potenza rispetto all'originale.

Per verificare la bontà del sistema progettato sono stati acquisiti i dati in uscita dal decimatore dalle simulazioni Modelsim ed è stato ricostruito il segnale confrontandolo con l'originale.

Come è visibile in Figura 29 i segnali sono molto simili, attestando quindi che la conversione sia soddisfacente. Inoltre anche udendo il segnale ricostruito questo è risultato sembrare in tutto e per tutto uno schiocco (anche se per tale applicazione la qualità audio non é un parametro rilevante).




Figura 29: Segnale ricostruito a confronto con l'originale

NB: Dalla figura é possibile notare un certo ritardo del segnale ricostruito, questo é dovuto all'operazione di filtraggio, che per un filtro FIR con N taps é pari a:

$$delay = \frac{N-1}{2Fs}$$