

Roll No.

EC-303**B.Tech./B.Tech. (Working Professional) III Semester**

Examination, June 2025

**Grading System (GS) / Working Professional
Digital System Design***Time : Three Hours**Maximum Marks : 70***Note:** i) Attempt any five questions.

किन्हीं पाँच प्रश्नों को हल कीजिए।

ii) All questions carry equal marks.

सभी प्रश्नों के समान अंक हैं।

iii) In case of any doubt or dispute the English version question should be treated as final.

किसी भी प्रकार के संदेह अथवा विवाद की स्थिति में अंग्रेजी भाषा के प्रश्न को अंतिम माना जायेगा।

1. a) Convert the following Octal numbers into binary, decimal and hexadecimal.

निम्नलिखित अष्टधारी संख्याओं को बाइनरी, दशमलव और हेक्साडेसिमल में बदलिए।

i) 426

ii) 314.52

b) What is Universal gate? Implement a NOR gate using NAND gate.

युनिवर्सल गेट क्या है? एक NOR गेट को NAND गेट द्वारा इम्प्लीमेंट करें।

2. a) Minimize the following using Karnaugh map.
कार्नॉफ मैप का उपयोग करके निम्नलिखित को कम करें।
 $F(A,B,C,D) = \sum(0,5,7,9,11,13)$
- b) Simplify the following using Quine McCluskey method.
किंचन मेकलूस्की विधि द्वारा निम्नलिखित को सरल बनाइए।
 $f(w,x,y,z) = \sum_m(0,1,3,9,10,12,13,14) + \sum_d(2,5,6,11)$
3. a) Discuss about the full subtractor in detail.
फुल सबट्रैक्टर के बारे में विस्तार से चर्चा करें।
- b) Explain the working of BCD adder with diagram.
आरेख के साथ BCD एडर की कार्यप्रणाली को समझाइये।
4. a) Design and explain a 4 bit priority encoder.
4 बिट प्राथमिकता वाले इनकोडर को डिजाइन करें और समझाइए।
- b) Explain a 8:1 multiplexer in detail.
एक 8:1 मल्टीप्लेक्सर को विस्तार से समझाइए।
5. a) Write a short note on master slave J-K flip-flop.
मास्टर स्लेव J-K फ्लिप-फ्लॉप पर संक्षिप्त टिप्पणी लिखें।
- b) Explain the designing of synchronous FSM.
सिंक्रोनस FSM की डिजाइनिंग के बारे में बताइए।
6. a) Explain the differences between the synchronous and asynchronous counters. <https://www.rgpvonline.com>
सिंक्रोनस और एसिंक्रोनस काउंटर के बीच अंतर बताइए।
- b) What are universal shift registers? Explain in detail.
युनिवर्सल शिफ्ट रजिस्टर क्या है? विस्तार से बताइए।

[3]

7. a) Draw the circuit of basic ECL inverter and explain its operation.

बुनियादी ECL इन्वर्टर के सर्किट को बनाइये और इसके संचालन की व्याख्या करें।

- b) Draw and explain TTL NAND gate.

TTL NAND गेट का चित्र बनाकर समझाइये।

8. Write short notes on following: (any two)

- a) De-Morgan's theorem

- b) Full adder

- c) S-R flip-flop

निम्नलिखित पर संक्षिप्त टिप्पणी लिखिए। (कोई दो)

अ) डि-मॉर्गन प्रमेय

ब) फुल एडर

स) S-R फिलप-फ्लॉप

EC-303**B.Tech./B.Tech. (Working Professional) III Semester**

Examination, December 2024

Grading System (GS) / Working Professional**Digital System Design****Time : Three Hours****Maximum Marks : 70****Note:** i) Attempt any five questions.

किन्हीं पाँच प्रश्नों को हल कीजिए।

ii) All questions carry equal marks.

सभी प्रश्नों के समान अंक हैं।

iii) In case of any doubt or dispute the English version question should be treated as final.

किसी भी प्रकार के संदेह अथवा विवाद की स्थिति में अंग्रेजी भाषा के प्रश्न को अंतिम माना जायेगा।

1. Convert the following:

निम्नलिखित को कन्वर्ट करें।

a) $(4097.188)_{10} = (\quad)_2$

b) $(011.101101)_2 = (\quad)_8$

c) $(2645)_8 = (\quad)_2$

d) $(381B)_{16} = (\quad)_8$

e) $(457)_{10} = (\quad)_{\text{gray}}$

[2]

2. a) Simplify the following function:

निम्नलिखित फंक्शन को सरल करें:

$$Y = \bar{A}B + ABD + A\bar{B}\bar{C}\bar{D} + BC$$

$$Y = A + \bar{A}B + \bar{A}\bar{B}C + \bar{A}\bar{B}\bar{C}\bar{D}$$

- b) Simplify the following function using K-map.

निम्नलिखित फंक्शन को K-मैप का इस्तेमाल करके सरल बनाइए।

$$Y = \bar{A}BC + CD + AC\bar{D}$$

$$Y = \sum_m(0,1,6,7) + \sum_d(8,9,10,11,12)$$

3. Minimize the following function using Quine McCluskey method.

क्यूइन मेक्लस्केर्य मेथड का इस्तेमाल करके निम्नलिखित फंक्शन को मिनिमाइज करें।

$$f = \Sigma(1, 2, 3, 7, 8, 9, 10, 11, 14, 15) \quad \#$$

4. a) Design a full adder using two half adders.

दो हाफ ऐडर के इस्तेमाल से एक फुल एडर डिजाइन करें।

- b) Design a BCD adder.

BCD ऐडर को डिजाइन करें।

5. a) With the help of circuit diagram explain the working of J-K flip-flop. Also explain race around condition.

सकिंट चित्र की मदद से J-K फ्लिप फ्लोप की कार्य प्रणाली बताइए। साथ ही रेसअराउड क्या होता है यह भी बताइए।

- b) Design a Pseudo Random Binary sequence generator.

स्यूडो रेन्डम बाईनरी सीक्वेन्स जेनेरेटर डिजाइन करें।

6. Design a MOD-6 counter using J-K flip flop.

मोड-6 काउन्टर डिजाइन करें J-K फ्लिप फ्लोप का इस्तेमाल करें।

7. Explain the following logic families.

- a) Tri state TTL
- b) CMOS

निम्नलिखित लोजिक फैमिली के बारे में बताइए।

- अ) ट्राय स्टेट TIL
- ब) CMOS

8. Write short notes on any two of the following:

- a) Binary Multiplier and Binary Divider
- b) Parity checker
- c) FPGA

निम्नलिखित में से किसी दो पर संक्षिप्त लेख लिखें।

- अ) बाईनरी मल्टीप्लायर और बाईनरी डिवाइडर
- ब) पेरिटी चेकर
- स) FPGA

Roll No.

EC-303 (GS)
B.Tech., III Semester
 Examination, June 2024
Grading System (GS)
Digital System Design

*Time : Three Hours**Maximum Marks : 70***Note:** i) Attempt any five questions.

किन्हीं पाँच प्रश्नों को हल कीजिए।

ii) All questions carry equal marks.

सभी प्रश्नों के समान अंक हैं।

iii) In case of any doubt or dispute the English version question should be treated as final.

विन्सी भी प्रकार के संदेह अथवा विवाद की स्थिति में अंग्रेजी भाषा के प्रश्न को अंतिम माना जायेगा।

1. Convert the following:

निम्नलिखित यो फॉर्मट करें:

- a) $(2048.0625)_{10} = (\quad)_2$
- b) $(011.101101)_2 = (\quad)_8$
- c) $(1923)_8 = (\quad)_2$
- d) $(641A)_{16} = (\quad)_8$
- e) $(572)_{10} = (\quad)_{gray}$

2. a) Simplify the following function:

निम्नलिखित फंक्शन को सरल करें:

$$Y = (A + B)(\bar{A}\bar{C} + C)\left(\left(\bar{B} + A\bar{C}\right)\right)$$

$$Y = \bar{A}C(\bar{A}BD) + \bar{A}B\bar{C}\bar{D} + A\bar{B}C$$

b) Simplify the following function using k-map.

निम्नलिखित फंक्शन को k-मैप का इस्तेमाल करके सरल बनाइए।

$$Y = ABCD + A\bar{B}\bar{C}\bar{D} + A\bar{B}C + AB$$

$$Y = \sum_m(0, 2, 3, 6, 7) + \sum_d(8, 10, 11, 16)$$

3. Minimize the following function using Quine McCluskey method.

क्यूइन मेक्लस्केर्य मेथड का इस्तेमाल करके निम्नलिखित फंक्शन को मिनिमाइज करें।

$$f = \Sigma(1, 2, 3, 5, 6, 9, 10, 13, 15)$$

4. a) Design a full subtractor.

एक पुर्ण साबस्ट्रैक्टर को डिजाइन करें।

b) Design a BCD adder.

BCD ऐडर को डिजाइन करें।

5. a) Explain the working of master slave flip-flop.

मास्टर स्लेव फ्लिप-फ्लॉप की कार्य प्रणाली बताइए।

b) Design a pulse train generator.

पल्स ट्रेन जेनरेटर को डिजाइन करें।

6. Design MOD-7 counter using JK flip-flop.

JK पिलफ कलोप का इस्तेमाल करके मोड-7 काउन्टर डिजाइन करें।

7. Explain the following logic families

निम्नलिखित लॉजिक फैमिली के बारे में बताइए।

- a) TIL
- b) ECL

8. Write short notes on any two of the following:

- a) Carry look ahead adder
- b) Shift register
- c) Pseudo Random Binary sequence generator

निम्नलिखित में से यिसी दो पर संक्षिप्त लेख लिखें।

- अ) केरी लुक अहेड एडर
- ब) शिफ्ट रेजिस्टर
- स) स्यूडो रेन्डम बाईनरी सीक्वेन्स जेनेरेटर

Roll No

EC-303 (GS)**B.Tech., III Semester**

Examination, December 2023

Grading System (GS)**Digital System Design***Time : Three Hours**Maximum Marks : 70***Note:** i) Attempt any five questions.

किन्हीं पाँच प्रश्नों को हल कीजिए।

ii) All questions carry equal marks.

सभी प्रश्नों के समान अंक हैं।

iii) In case of any doubt or dispute the English version question should be treated as final.

किसी भी प्रकार के संदेह अथवा विवाद की स्थिति में अंग्रेजी भाषा के प्रश्न को अंतिम माना जायेगा।

1. a) For the following Boolean function, list all prime implicants, essential prime implicants and POS form using K-map.

$$F(A, B, C, D) = \pi M(0, 1, 3, 4, 7, 9, 11, 14, 15)$$

निम्नलिखित बूलियन फंक्शन के लिए, K-मैप का उपयोग करके सभी प्रमुख निहितार्थों, आवश्यक प्रधान निहितार्थों और POS फॉर्म को सूचीबद्ध करें।

$$F(A, B, C, D) = \pi M(0, 1, 3, 4, 7, 9, 11, 14, 15)$$

- b) Design a full adder using only required number of half adders.
केवल आधे योजकों की आवश्यक संख्या का उपयोग करके पूर्ण योजक डिजाइन करें।

2. a) Design an Excess-3 to GRAY code convertor and obtain a minimum SOP form. Realise the function using 2-level gate implementation.

एक Excess-3 से GRAY कोड कन्वर्टर डिजाइन करें और न्यूनतम SOP फॉर्म प्राप्त करें। 2-स्तरीय गेट कार्यान्वयन का उपयोग करके फंक्शन को समझाइए।

- b) Design the logic circuit diagram of a 2-bit binary multiplier and represent the output in POS form.

2-बिट बाइनरी मल्टीप्लायर के लॉजिक सर्किट आरेख को डिजाइन करें और आउटपुट को POS फॉर्म में प्रस्तुत करें।

3. a) Realize $(A+A'B)$ using only minimum number of 2-to-4 line decoder to generate the function at a particular output pin of decoder.

डिकोडर के विशेष आउटपुट पिन पर फंक्शन उत्पन्न करने के लिए केवल 2-to-4 लाइन डिकोडर की न्यूनतम संख्या का उपयोग करके $(A+A'B)$ को समझाइए।

- b) Implement the following Boolean functions using 8×1 multiplexer (MUX) and external logic gates. Connect inputs 'B' and 'D' to select lines (S_1 and S_0) of MUX.

$$F(A, B, C, D) = \Sigma m(0, 3, 5, 7, 9, 10, 12, 14)$$

8×1 मल्टीप्लेक्सर (MUX) और बाहरी लॉजिक गेट्स का उपयोग करके निम्नलिखित बूलियन फंक्शंस को कार्यान्वित करें। MUX की चुनिंदा लाइनों (S_1 और S_0) से इनपुट 'B' और 'D' कनेक्ट करें।

$$F(A, B, C, D) = \sum m(0, 3, 5, 7, 9, 10, 12, 14)$$

4. a) Design a 3 bit UP/DOWN synchronous counter with mode bit M, such that when, M = 0, then counter counts in DOWN direction and when M = 1, then counter counts in UP direction. Use D flip flop for design of the counter. <https://www.rgpvonline.com>

मोड बिट M के साथ 3 बिट UP/DOWN सिंक्रोनस काउंटर डिजाइन करें, जैसे कि जब, M = 0, तो काउंटर DOWN की दिशा में काउंट किया जाता है और जब M = 1, तो काउंटर UP दिशा में काउंट किया जाता है। काउंटर के डिजाइन के लिए D फिलप-फ्लॉप का उपयोग करें।

- b) A square waveform of 120 Hz is to be used to generate a square waveform of frequency 20 Hz using a counter. Design a logic circuit for the same using D flip-flops and other necessary logic gates. Show all the necessary steps for achieving the goal.

एक काउंटर का उपयोग करके 20 Hz आवृत्ति का एक वर्ग तरंग उत्पन्न करने के लिए 120 Hz के एक वर्ग तरंग रूप का उपयोग किया जाना है। D फिलप-फ्लॉप और अन्य आवश्यक लॉजिक गेट्स का उपयोग करके इसके लिए लॉजिक सर्किट डिजाइन करें। लक्ष्य प्राप्ति के लिए सभी आवश्यक कदम बताइए।

5. a) Convert a T flip-flop into J-K flip-flop. Show all the necessary calculations with final logic diagram.

एक T फिलप-फ्लॉप को J-K फिलप-फ्लॉप में बदलें। अंतिम तर्क आरेख के साथ सभी आवश्यक गणनाएँ दिखाइए।

- b) The state diagram of a control unit is shown in Fig. 1. It has four states and two inputs, 'x' and 'y'. Draw the equivalent ASM chart and design the controller using D flip flops.

एक नियंत्रण इकाई का स्टेट आरेख चित्र 1 में दिखाया गया है। इसमें चार स्टेट और दो इनपुट, 'x' और 'y' हैं। समतुल्य ASM चार्ट बनाइए और D फिलप-फ्लॉप का उपयोग करके नियंत्रक को डिजाइन करें।




Fig. 1 / चित्र 1

6. Design a sequence detector to detect the sequence 0011 using Mealy machine. Use D flip-flops only along with other logic gates.

मीली मशीन का उपयोग करके अनुक्रम 0011 का पता लगाने के लिए अनुक्रम डिटेक्टर डिजाइन करें। D फिलप-फ्लॉप का उपयोग केवल अन्य लॉजिक गेटों के साथ ही करें।

7. a) Explain the following:
- Three state TTL gate
 - Fan-in and Fan-out
 - Nose margin
- निम्नलिखित को स्पष्ट करें।
- थ्री स्टेट TTL गेट
 - फैन-इन और फैन-आउट
 - नोज मार्जिन

- b) Design a synchronous counter to generate the following sequence (as shown in Fig. 2) using T flip flop.

T फ्लिप-फ्लॉप का उपयोग करके निम्नलिखित अनुक्रम (जैसा कि चित्र 2 में दिखाया गया है) उत्पन्न करने के लिए सिंक्रोनस काउंटर डिजाइन करें।




Fig. 2 / चित्र 2

8. Assuming that the initial state of the shift register shown in Fig. 3 is 100 (i.e., $Q_0 = 1$, $Q_1 = 0$ and $Q_2 = 0$), find the next six successive states. Also find, after how many shifts does the register return to the starting state?

यह मानते हुए कि चित्र 3 में दिखाए गए शिफ्ट रजिस्टर की प्रारंभिक स्थिति 100 है (i.e., $Q_0 = 1$, $Q_1 = 0$ और $Q_2 = 0$), अगली छह क्रमिक अवस्थाएँ ज्ञात कीजिए। यह भी पता करें कि कितनी शिफ्टों के बाद रजिस्टर प्रारंभिक स्थिति में वापस आ जाता है?




Fig. 3 / चित्र 3

<https://www.rgpvonline.com>
Whatsapp @ 9300930012
Send your old paper & get 10/-
अपने पुराने पेपर्स भेजे और 10 रुपये पायें,
Paytm or Google Pay से

Roll No

EC-303 (GS)

B.Tech., III Semester

Examination, June 2023

Grading System (GS)

Digital System Design

Time : Three Hours

Maximum Marks : 70

Note: i) Attempt any five questions.

किन्हीं पाँच प्रश्नों को हल कीजिए।

ii) All questions carry equal marks.

सभी प्रश्नों के समान अंक हैं।

iii) In case of any doubt or dispute the English version question should be treated as final.

किसी भी प्रकार के संदेह अथवा विवाद की स्थिति में अंग्रेजी भाषा के प्रश्न को अंतिम माना जायेगा।

I. a) Convert the following binary numbers into decimal, octal and hexadecimal: 8

i) 111100001101

ii) 111. 0111

निम्नलिखित बाइनरी संख्याओं को दशमलव, अष्टाधारी और हेक्साडेसिमल में बदलें

i) 111100001101

ii) 111. 0111

b) State and prove Demorgan's theorem. 6

डिमोर्गन के प्रमेय को राज्य और सिद्ध करें।

[2]

2. a) Simplify the following using quine-mccluskey method?
 $f(w, x, y, z) = \Sigma m(0, 1, 3, 9, 10, 12, 13, 14) + \Sigma d(2, 5, 6, 11)$

7

Quine-mccluskey विधि का उपयोग करके निम्नलिखित को सरल बनाए।

$$f(w, x, y, z) = \Sigma m(0, 1, 3, 9, 10, 12, 13, 14) + \Sigma d(2, 5, 6, 11)$$

- b) Design one full adder using two half adders. 7
 दो आधे योजकों का उपयोग करके एक पूर्ण योजक डिज़ाइन करें।

3. a) Design and explain a 4-bit priority encoder. 6
 4-बिट प्राथमिकता वाले एन्कोडर को डिज़ाइन और समझाएं।

- b) Design and explain a 16:1 mux using 2:1 mux. 8
 2:1 mux. का उपयोग करके 16:1 mux डिज़ाइन करें और व्याख्या करें।

4. a) Write a short notes on JK flip-flop. 6
 JK फिल्प-फ्लॉप पर एक संक्षिप्त नोट लिखें।

- b) What are the basic elements used in ASM chart explain in detail? 8
 ASM चार्ट में उपयोग किए जाने वाले मूल तत्व क्या हैं? विस्तार से बताएं।

5. a) Design a modulo-6 counter which counts in the sequence 0, 1, 2, 3, 4, 5, 0, 1..... The counter counts the clock pulses if its enable input is equal to 1, using D flip-flop. 9

एक मॉड्यूलो -6 काउंटर डिज़ाइन करें जो अनुक्रम 0, 1, 2, 3, 4, 5, 0, 1..... में गिना जाता है। काउंटर घड़ी की दालों की गणना करता है यदि यह सक्षम इनपुट 1 के बराबर है, डी फिल्प-फ्लॉप का उपयोग करें।

- b) Explain difference between the synchronous and asynchronous counters. 5

सिंक्रोनस और एसिंक्रोनस काउंटर के बीच अंतर बताएं।

[3]

6. a) Design and explain the working of 4-bit ring counter. 6
 4-बिट रिंग काउंटर के कार्य को डिज़ाइन और समझाएं।

- b) Design asynchronous 4-bit up/down counter using JK flip-flop. 8
 JK फिल्प-फ्लॉप का उपयोग करके एसिंक्रोनस 4-बिट अप/डाउन काउंटर डिज़ाइन करें।

7. a) Draw and explain Tri-state TTL NAND gate. 7
 त्रि-स्टेट TTL NAND gate का चित्र बनाकर समझाइए।

- b) Explain in detail FPGA with suitable block diagram. 7
 उपयुक्त ब्लॉक आरेख के साथ FPGA को विस्तार से समझाएं।

8. Write short notes on following any two questions: 14

- i) Implement all logic gates with universal gates.
 ii) Design two bit magnitude comparator.
 iii) Finite state machine capabilities and limitations.
 iv) State diagram and state stable, state reduction.
 निम्नलिखित विन्हीं दो प्रश्नों पर संक्षिप्त टिप्पणी लिखिए।

- i) सभी लॉजिक गेट्स को यूनिवर्सल गेट्स के साथ लागू करें।
 ii) दो बिट परिमाण तुलनित्र डिज़ाइन करें।
 iii) परिमित राज्य मशीन क्षमताओं और सीमाएं।
 iv) स्टेट डायग्राम और स्टेट स्टेबल, स्टेट रिडक्शन।

Roll No

EC-303 (GS)**B.Tech., III Semester**

Examination, November 2022

Grading System (GS)**Digital System Design****Time : Three Hours****Maximum Marks : 70****Note:** i) Attempt any five questions.

किन्हीं पाँच प्रश्नों को हल कीजिए।

ii) All questions carry equal marks.

सभी प्रश्नों के समान अंक हैं।

iii) In case of any doubt or dispute the English version question should be treated as final.

किसी भी प्रकार के संदेह अथवा विवाद की स्थिति में अंग्रेजी भाषा के प्रश्न को अंतिम माना जायेगा।

1. a) Convert the following binary numbers into decimal, octal and hexadecimal. 8

निम्नलिखित बाइनरी संख्याओं को दशमलव, अष्टाधारी और हेक्साडेसिमल में बदलिए।

i) 111100001101

ii) 111. 0111

- b) State and prove De-Morgan's theorem. 6

डि-मॉर्गन के प्रमेय स्टेट और सिद्ध करें।

2. a) Simplify the following using Quine-McCluskey method?

$$f(w, x, y, z) = \sum m(0, 1, 3, 9, 10, 12, 13, 14) + \sum d(2, 5, 6, 11)$$

7

Quine-McCluskey विधि का उपयोग करके निम्नलिखित को सरल बनाइए।

$$f(w, x, y, z) = \sum m(0, 1, 3, 9, 10, 12, 13, 14) + \sum d(2, 5, 6, 11)$$

7

- b) Design one full adder using two half adders? 7
- दो आधे योजकों का उपयोग करके एक पूर्ण योजक डिजाइन करें।

3. a) Design and explain a 4-bit priority encoder. 6

4-बिट प्राथमिकता वाले एन्कोडर को डिजाइन और समझाइए।

- b) Design and explain a 16:1 mux using 2:1 mux. 8
- 2:1 mux का उपयोग करके 16:1 mux डिजाइन करें और व्याख्या करें।

4. a) Write a short notes on JK flip-flop. 6

JK फिलप-फ्लॉप पर एक संक्षिप्त नोट लिखें।

- b) What are the basic elements used in ASM chart explain in detail? 8

ASM चार्ट में उपयोग किए जाने वाले मूल तत्व क्या हैं विस्तार से बताइए।

5. a) Design a modulo-6 counter which counts in the sequence 0, 1, 2, 3, 4, 5, 0, 1... The counter counts the clock pulses

- if its enable input is equal to 1, using D flip-flop? 9

एक मॉड्यूलो -6 काउंटर डिजाइन करें जो अनुक्रम 0, 1, 2, 3, 4, 5, 0, 1... में गिना जाता है। काउंटर घड़ी की दालों की गणना करता है यदि यह सक्षम इनपुट 1 के बराबर है, D फिलप-फ्लॉप का उपयोग करें।

- b) Explain difference between the synchronous and asynchronous counters. 5

सिंक्रोनस और एसिंक्रोनस काउंटर के बीच अंतर बताइए।

6. a) Design and explain the working of 4-bit ring counter. 6

4-बिट रिंग काउंटर के कार्य को डिजाइन और समझाइए।

- b) Design asynchronous 4-bit up/down counter using JK flip-flop. 8

JK फिलप-फलॉप का उपयोग करके एसिंक्रोनस 4-बिट अप/डाउन काउंटर डिजाइन करें।

7. a) Draw and explain Tri-state TTL NAND gate. 7

त्रि-स्टेट TTL NAND द्वारा का चित्र बनाकर समझाइए।

- b) Explain in detail FPGA with suitable block diagram. 7

उपयुक्त ब्लॉक आरेख के साथ FPGA को विस्तार से समझाइए।

8. Write short notes on following any two questions. 14

- i) Implement all logic gates with universal gates.

- ii) Design two bit magnitude comparator.

- iii) Finite state machine capabilities and limitations.

- iv) State diagram and state stable, state reduction.

निम्नलिखित किन्हीं दो प्रश्नों पर संक्षिप्त टिप्पणी लिखिए।

- i) सभी लॉजिक गेट्स को यूनिवर्सल गेट्स के साथ लागू करें।

- ii) दो बिट परिमाण तुलनित्र डिजाइन करें।

- iii) परिमित स्टेट मशीन क्षमताओं और सीमाएं

- iv) स्टेट डायग्राम और स्टेट रेटेल, स्टेट रिडक्शन
