NI PXI-5404 Specifications

100 MHz Frequency Source

このドキュメントには、日本語ページも含まれています。

This document lists specifications for the NI PXI-5404 frequency source.

The following conditions apply to these specifications:

- These specifications are valid from 0 °C to 50 °C unless otherwise noted.
- Output voltage amplitudes assume a 50 Ω load unless otherwise noted.
- SINE out voltage amplitude is set to 2 V_{pk-pk} with a load of 50 Ω unless otherwise noted.
- CLOCK out level set to 5 V unless otherwise noted.
- Typical specifications were determined on a small sampling of NI PXI-5404 modules.
- External calibration performed between 18 °C and 28 °C.

Contents

Output Characteristics	2
CH 0 SINE (Channel 0 Sine Wave Output, I/O Panel Connector)	2
CH 0 CLOCK (Channel 0 Clock Output, I/O Panel Connector)	4
PFI 0 (Programmable Function Interface, I/O Panel Connector)	5
REF IN (Reference Input, I/O Panel Connector)	6
REF OUT (Reference Output, I/O Panel Connector)	
Triggers	
Sample Clock	
Phase-Lock Loop (PLL)	9
Internal Clock	
Multimodule Synchronization	10
External Calibration (Factory Calibration)	10
Power Requirements	
Software	
Environment	
Physical	12



Safety	13
Electromagnetic Compatibility	
CE Compliance	13
Waste Electrical and Electronic Equipment (WEEE)	13

Output Characteristics

Specifications	Value	Comments
Number of Outputs	1 Sine and 1 Clock—both generate same frequency simultaneously.	_

CH 0 SINE (Channel 0 Sine Wave Output, I/O Panel Connector)

Specifications		Value	Comments
Connector	SMB		_
Frequency Range	9 kHz to 105 M	IHz	_
Frequency Resolution	1.07 μHz		_
Phase Range	0° to 359.978°		_
Phase Resolution	16,384 steps in (approximately	cluding endpoints 0.022°)	_
Output Impedance	50 Ω ±4%		9 kHz to 105 MHz
Output Protection	10 V _{rms}		_
Sample Rate	300 MS/s		_
Amplitude Range	Open load $ \begin{array}{c} 4.00 \ V_{pk-pk} \ to \\ 2.00 \ V_{pk-pk} \end{array} $		_
	$\begin{array}{ccc} 50~\Omega~load & 2.00~V_{pk-pk}~to \\ & 1.00~V_{pk-pk} \end{array}$		_
Amplitude Resolution	2,048 steps including endpoints		_
	Open load—Approximately 977 μV		
	$50~\Omega$ load—Approximately 489 μV		
Amplitude Accuracy	±1% @ 50 kHz		_

Specifications		Value	Comments
Amplitude Passband Flatness	±0.2 dB relative to the amplitude @ 50 kHz		15 °C to 50 °C
	9 kHz < f < 105	5 MHz	
Vertical Resolution	12 bits @ 4 V _{pl}	_{k-pk} (open load)	_
	11 bits @ 2 V _{pl}	_{k-pk} (open load)	
Bandwidth	105 MHz (0.2 d	dB)	15 °C to 50 °C
Filter	Analog—7-pol	e elliptical	
SINAD	1 MHz	+51 dB	Amplitude is set to
	10 MHz	+48 dB	1.8 V _{pk-pk} (~ -1 dBFS)
	20 MHz	+45 dB	Measured from 9 kHz to 150 MHz
	50 MHz	+42 dB	
	100 MHz	+42 dB	
SFDR	1 MHz	-55 dBc typical	Amplitude is set to
	10 MHz	-54 dBc typical	1.8 V _{pk-pk} (~ -1 dBFS)
	20 MHz	-49 dBc typical	Measured from 9 kHz to 150 MHz
	50 MHz	-45 dBc typical	Includes harmonics
	100 MHz	-53 dBc typical	
THD	1 MHz	-50 dB typical	Amplitude is set to
	10 MHz	-47 dB	1.8 V _{pk-pk} (~ -1 dBFS)
	20 MHz	-40 dB	Includes 2 nd through the 6 th harmonic
	50 MHz	-35 dB	
	100 MHz	-30 dB	
Average Noise Density	0.126 μV _{rms} /√Hz		Integrated from 9 kHz
-125 dBm/Hz		to 150 MHz	

CH O CLOCK (Channel O Clock Output, I/O Panel Connector)

Specifications	Value				Comments		
Connector	SMB	SMB				_	
Frequency Range	DC to 10	DC to 105 MHz					_
Frequency Resolution	1.07 μΗ	1.07 μHz					_
Phase Range	0° to 359	9.978°					_
Phase Resolution	16,384 s	teps inclu	ding endpo	oints (appr	oximately	0.022°)	_
Output Impedance	50 Ω ±12	2%					DC to 105 MHz
Output Protection	+8 V to -	+8 V to -4 V				_	
Output	5.0 V	Level	3.3 V	Level	1.8 V	Level	Typical
Current	120	mA	72	mA	48	mA	Source or sink
Amplitude	5.0 V	Level	3.3 V	Level	1.8 V	Level	_
(open load)	Min	Max	Min	Max	Min	Max	
V _{OL}	-0.10 V	0.40 V	-0.10 V	0.40 V	-0.10 V	0.40 V	
V_{OH}	4.00 V	5.30 V	2.60 V	3.70 V	1.40 V	2.20 V	
Amplitude	5.0 V	Level	3.3 V	Level	1.8 V	Level	If the CH 0
(50 Ω load)	Min	Max	Min	Max	Min	Max	CLOCK out signal is terminated into
V _{OL}	-0.10 V	0.20 V	-0.10 V	0.20 V	-0.10 V	0.20 V	a 50 Ω load, the
V_{OH}	2.00 V 2.65 V 1.30 V 1.85 V 0.70 V 1.10 V			voltage levels are divided by two.			
Rise/Fall Time	4 ns				_		
Duty Cycle Range	25% to 75%			_			

Specifications	Va	lue	Comments
Duty Cycle	30% to 70%	±2%	Typical
Accuracy	25% and 75%	±3%	1.07 μHz to 60 MHz

PFI 0 (Programmable Function Interface, I/O Panel Connector)

Specifications	Value	Comments
Connector	SMB	_
Direction	Bidirectional	_
Frequency Range	DC to 20 MHz	_
As an input		
Destination for Input Signal	 PXI_Trig <07> (backplane connector) REF OUT (I/O panel SMB connector) Start Trigger 	_
Input Resistance	1 kΩ ±1%	_
Input Protection	+8 V to -4 V	_
V _{IH}	2.0 V	_
V_{IL}	0.8 V	_
As an output		
Sources for Output Signal	 PXI_CLK10 (backplane connector) Sample Timebase Clock (60 MHz) divided by N (3 ≤ N ≤ 255) REF IN (I/O panel SMB connector) PXI_TRIG <07> (backplane connector) PXI Star Trigger (backplane connector) CLOCK out on CH 0 (I/O panel SMB connector) Software Trigger Start Trigger 	

Specifications	Value		Comments
Output Impedance	50 Ω ±5%	50 Ω ±5%	
Output Protection	+6 V to –1 V		_
V _{OH} (minimum)	Open load	4.0 V	_
	50 Ω load	2.0 V	
V _{OL} (maximum)	Open load	0.4 V	
	50 Ω load	0.2 V	
Rise/Fall Time	4 ns		_

REF IN (Reference Input, I/O Panel Connector)

Specifications	Value	Comments
Connector	SMB	_
Frequency Range	1 MHz to 20 MHz (valid for PLL Reference destination)	_
	200 kHz to 30 MHz (valid for all other destinations)	
Destinations	PLL Reference. Refer to <i>Phase-Lock Loop</i> for more information.	_
	REF OUT (I/O panel SMB connector)	
	PFI 0 (I/O panel SMB connector)	
	• PXI_TRIG <07> (backplane connector)	
Input Impedance	1 kΩ ±1%	_
Input Protection	$12 V_{pk-pk}$ (sine or square wave) $\pm 5 VDC$	_
Amplitude	300 mV _{pk-pk} to 5 V _{pk-pk}	_
	Sine or square wave	
Input Coupling	AC	_

REF OUT (Reference Output, I/O Panel Connector)

Specifications	Va	lue	Comments
Connector	SMB		_
Frequency Range	DC to 20 MHz		_
Sources	PXI_CLK10 (backpl	ane connector)	_
	• Sample Timebase (6 N (3 $\leq N \leq$ 255)	0 MHz) divided by	
	REF IN (I/O panel S	MB connector)	
	• PXI_TRIG <07> (b	packplane connector)	
	PXI Star Trigger (ba	ckplane connector)	
	CH 0 CLOCK out (I connector)	en o ellocit out (no paner sinil	
	PFI 0 (I/O panel SM	B connector)	
	Software Trigger	Software Trigger	
	Start Trigger		
Output Impedance	50 Ω ±5%		DC to 20 MHz
Output Protection	+6 V to –1 V		_
V _{OH}	Open load	4.0 V	_
	50 Ω load	2.0 V	
V _{OL}	Open load	0.4 V	
	50 Ω load	0.2 V	
Rise/Fall Time	4 ns		_

Triggers

Specifications	Value	Comments
Trigger Type	Start Trigger	_
Sources	PFI 0 (I/O panel SMB connector)	_
	PXI_TRIG <07> (backplane connector)	
	PXI Star Trigger (backplane connector)	
	Software (use function call)	
	Immediate (do not wait for a trigger). Immediate is the default setting.	
Mode	Continuous	_
Trigger Detection	Edge (rising)	_
Pulse Width (minimum)	10 ns	_
Trigger to SINE Output Delay	250 μs	Typical

Sample Clock

Specifications	Value	Comments
Frequency	300 MS/s	_
Average Phase Noise Density	-112 dBc/Hz	PLL Reference set to REF IN
	10 MHz SINE out	
	Offset 10 kHz ± 500 Hz	

Phase-Lock Loop (PLL)

Specifications	Value	Comments
PLL Reference	PXI_CLK10 (backplane connector)	_
Sources	REF IN (I/O panel SMB connector)	
	• PXI_TRIG <07> (backplane connector)	
	• None (default). The PLL is not used. Refer to <i>Internal Clock</i> for more information.	
Frequency Accuracy	When using the PLL, the frequency accuracy of the NI PXI-5404 is solely dependent on the frequency accuracy of the PLL reference source.	_
Lock Time	200 ms	Typical
PLL Reference Frequencies	3 MHz to 20 MHz in 1 MHz increments	_
Frequency Locking Range	±50 ppm	_
PLL Reference Duty Cycles	30% to 70%	_

Internal Clock

Specifications	Value	Comments
Clock Source	The clock circuitry of the NI PXI-5404 can either be locked to a reference signal using the PLL or use an onboard frequency reference, specifically the Internal Clock.	_
Frequency Accuracy	±2 ppm	Typical for 15 °C to 35 °C
Frequency Temperature Coefficient	±0.3 ppm/°C	

Multimodule Synchronization

Specifications	Value	Comments
Output Skew of Multiple NI PXI-5404 Modules	±1 ns when using a common PLL Reference frequency of 3, 4, 5, 6, 10, 12, 15, or 20 MHz.	
Multimodule Output Phase Alignment	The output phase of multiple NI PXI-5404 modules can be programmatically varied after generation has started.	

External Calibration (Factory Calibration)

Specifications	Value	Comments
Recommended Calibration Interval	1 year. Refer to the <i>NI PXI-5404 Calibration Procedure</i> located at ni.com/support/ calibrat/mancal.	
Warm-up Time	15 minutes	

Power Requirements

Specifications	Value	Comments
+3.3 V Rail	1 A	SINE out, CLOCK out, and
+5 V Rail	550 mA	REF OUT generating maximum amplitude
+12 V Rail	180 mA	waveforms into 50 Ω loads
–12 V Rail	50 mA	

Software

Specifications	Value	Comments
Driver Software	NI-FGEN 1.6 and later provides complete IVI-compliant driver support, including calibration.	
Application Software	Support and example programs for LabVIEW, LabWindows TM /CVI TM , Measurement Studio, Visual Basic, and ANSI C are included with NI-FGEN.	
Soft Front Panel	The NI PXI-5404 is supported by the Sources Soft Front Panel 1.2 and later, which is included with NI-FGEN 1.6 and later.	_

Environment

Specifications	Value	Comments
Operating Temperature	0 °C to +50 °C	_
Storage Temperature	−20 °C to +70 °C	

Physical

Specifications	Value	Comments
Dimensions	3U, PXI/cPCI Module	_
	$21.6 \times 2.0 \times 13.0 \text{ cm}$ (8.5 × 0.8 × 5.1 in.)	
Weight	175 g (6.1 oz)	_
I/O Panel Connectors		
CH 0 SINE	SMB male	_
CH 0 CLOCK	SMB male	_
PFI 0	SMB male	_
REF IN	SMB male	_
REF OUT	SMB male	_
I/O Panel Indicators		
Access LED	Off—Not ready	_
	Green—Ready to be accessed by software	
	Amber—Accessed by computer or controller	
Active LED	Off—Disabled or in a stopped state	_
	Red—Error (PLL unlocked or software detected an error)	
	Green—Generating a waveform	
	Amber—Waiting for a trigger	

Safety

The NI PXI-5404 is designed to meet the requirements of the following standards of safety for electrical equipment for measurement, control, and laboratory use:

- IEC 61010-1, EN 61010-1
- UL 61010-1, CSA 61010-1



Note For UL and other safety certifications, refer to the product label, or visit ni.com/certification, search by model number or product line, and click the appropriate link in the Certification column.

Electromagnetic Compatibility

The NI PXI-5404 is designed to meet the requirements of the following standards of EMC for electrical equipment for measurement, control, and laboratory use:

- EN 61326 EMC requirements; Minimum Immunity
- EN 55011 Emissions; Group 1, Class A
- CE, C-Tick, ICES, and FCC Part 15 Emissions; Class A



Note For EMC compliance, operate this device according to product documentation.

CE Compliance

This NI PXI-5404 meets the essential requirements of applicable European Directives, as amended for CE marking, as follows:

- 73/23/EEC; Low-Voltage Directive (safety)
- 89/336/EEC; Electromagnetic Compatibility Directive (EMC)



Note Refer to the Declaration of Conformity (DoC) for this product for any additional regulatory compliance information. To obtain the DoC for this product, visit ni.com/certification, search by model number or product line, and click the appropriate link in the Certification column.

Waste Electrical and Electronic Equipment (WEEE)



EU Gustomers At the end of their life cycle, all products *must* be sent to a WEEE recycling center. For more information about WEEE recycling centers and National Instruments WEEE initiatives, visit ni.com/environment/weee.htm.



NI PXI-5404 仕様

100 MHz 周波数発生器

このドキュメントには、NI PXI-5404 周波数発生器の仕様が記載されています。

これらの仕様には、以下の条件が適用されます。

- これらの仕様は、特に表記のない限り、0~50℃の範囲内で使用した場合のものとします。
- 出力電圧振幅は、特に表記のない限り、50 Ω 負荷と仮定します。
- SINE 出力電圧振幅は、特に表記のない限り、 $2 V_{pk-pk}$ (50 Ω)に設定しています。
- CLOCK 出力レベルは、特に表記のない限り、5 V に設定しています。
- 標準仕様は、NI PXI-5404 モジュールの少ないサンプル数で決定されました。
- 外部キャリブレーションは、18~28℃で行われます。

目次

出力特性	2
CH 0 SINE (チャンネル 0 正弦波出力、I/O パネルコネクタ)	
CH 0 CLOCK (チャンネル 0 クロック出力、I/O パネルコネクタ)	
PFI O(プログラム可能関数インタフェース、I/O パネルコネクタ)	5
REF IN (基準入力、I/O パネルコネクタ)	6
REF OUT (基準出力、I/O パネルコネクタ)	7
トリガ	
サンプルクロック	
位相ロックループ(PLL)	9
内部クロック	9
複数のモジュールの同期	10
外部キャリブレーション(工場出荷時のキャリブレーション)	10
電源要件	
ソフトウェア	11
環境	
物理特性	12
安全性	12



電磁両立性	13
CE 適合	13
序雷与雷子機器 (M/FFF)	13

出力特性

仕様	値	コメント
出力数	1 正弦波、1 クロック: 同時に同 じ周波数を生成。	_

CH 0 SINE (チャンネル 0 正弦波出力、 I/O パネルコネクタ)

仕様		値	コメント
コネクタ	SMB		_
周波数レンジ	9 kHz ~ 105 N	1Hz	_
周波数分解能	1.07 μHz		_
位相レンジ	$0 \sim 359.978^{\circ}$		_
位相分解能	エンドポイント (約 0.022°)	・を含め 16,384 ステップ	_
出力インピーダンス	50 Ω ±4%		9 kHz ∼ 105 MHz。
出力保護	10 V _{rms}		_
サンプルレート	300 MS/s		_
振幅レンジ	開回路 4.00 V _{pk-pk} ~ 2.00 V _{pk-pk}		_
	50 Ω 負荷	2.00 V _{pk-pk} ~ 1.00 V _{pk-pk}	_
振幅分解能	エンドポイント	・を含め 2,048 ステップ	_
	開回路:約 977	μ∨	
	50 Ω 負荷:約	489 μV	
振幅確度	50 kHz 時 ± 1%	0	_
振幅通過帯域フラット ネス	50 kHz 時の振f 9 kHz < f < 105	福に対して ± 0.2 dB 5 MHz	15 ~ 50 ℃.

仕様		値	コメント
垂直分解能		ビット(開回路) ビット(開回路)	_
帯域幅	105 MHz (0.2	? dB)	15 ~ 50 ℃.
フィルタ	アナログ:7次	楕円	_
SINAD	1 MHz	+51 dB	振幅は 1.8 V _{pk-pk} に設定 (~ –1 dBFS)。
	10 MHz	+48 dB	(~-1 dBFS)。 - 9 kHz ~ 150 MHz まで測
	20 MHz	+45 dB	文 RHZ で ISO IVIHZ よ C 点 定。
	50 MHz	+42 dB	
	100 MHz	+42 dB	
SFDR	1 MHz	-55 dBc(標準)	振幅は 1.8 V _{pk-pk} に設定 (~ –1 dBFS)。
	10 MHz	-54 dBc(標準)	(~-1 dBFS)。 9 kHz ~ 150 MHz まで測
	20 MHz	-49 dBc(標準)	文 RHZ で ISO IVIHZ よ C 点 定。
	50 MHz	-45 dBc(標準)	高調波を含みます。
	100 MHz	-53 dBc(標準)	
THD	1 MHz	-50 dB(標準)	振幅は 1.8 V _{pk-pk} に設定 (~ –1 dBFS)。
	10 MHz	-47 dB] (~-1 dBFS)。 - 第2高調波から第6高調波
	20 MHz	-40 dB	第2 同嗣版がり第0 同嗣版 を含みます。
	50 MHz	-35 dB	
	100 MHz	-30 dB	
平均ノイズ密度	0.126 μV _{rms} /√H −125 dBm/Hz		9 kHz ~ 150 MHz まで統 合。

CH 0 CLOCK (チャンネル 0 クロック出力、 I/O パネルコネクタ)

仕様			fi	Ė			コメント
コネクタ	SMB	SMB					_
周波数レンジ	DC ~ 10	DC \sim 105 MHz					_
周波数分解能	1.07 μHz	1.07 μHz					_
位相レンジ	0 ~ 359.	978°					_
位相分解能	エンドポ	イントを	含め 16,384	1ステップ	'(約 0.022	°)	_
出カインピー ダンス	50 Ω ±12	2%					DC ~ 105 MHz.
出力保護	+8 V ∼ -	-4 V					_
出力電流	5.0 V I	ノベル	3.3 V	レベル	1.8 V	レベル	標準。
	120	mA	72 ו	mΑ	48 ı	mA	ソースまたはシン ク。
振幅(開回路)	5.0 V I	ノベル	3.3 V	レベル	1.8 V	レベル	_
	最小	最大	最小	最大	最小	最大	
V _{OL}	-0.10 V	0.40 V	-0.10 V	0.40 V	-0.10 V	0.40 V	
V _{OH}	4.00 V	5.30 V	2.60 V	3.70 V	1.40 V	2.20 V	
振幅	5.0 V I	ノベル	3.3 V	レベル	1.8 V	レベル	CH 0 CLOCK 出
(50Ω 負荷)	最小	最大	最小	最大	最小	最大	力信号が 50 Ω 負 荷で終端される場
V _{OL}	-0.10 V	0.20 V	-0.10 V	0.20 V	-0.10 V	0.20 V	合、電圧レベルは
V _{OH}	2.00 V	2.65 V	1.30 V	1.85 V	0.70 V	1.10 V	十半減。
立ち上がり / 立ち下がり時 間	4 ns				_		
デューティー サイクルレン ジ	25 ~ 75%				_		
デューティー	30 ~ 70% ±2%			標準。			
サイクル確度	25 ~ 75°	%		±3%			1.07 μHz ~ 60 MHz。

PFI 0(プログラム可能関数インタフェース、 I/O パネルコネクタ)

仕様	値	コメント
コネクタ	SMB	_
方向	双方向	_
周波数レンジ	DC ~ 20 MHz	_
入力の場合		
入力信号の送信先	• PXI_Trig<07>(バックプレーンコネクタ)	_
	• REF OUT (I/O パネル SMB コネクタ)	
	開始トリガ	
入力抵抗	1 kΩ ±1%	_
入力保護	+8 ∨ ~ −4 ∨	
V _{IH}	2.0 V	_
V _{IL}	0.8 V	_
出力の場合		
出力信号のソース	• PXI_CLK10 (バックプレーンコネクタ)	_
	• N (3≤N≤255) で除算されたサンプルタイ ムベースクロック (60 MHz)	
	• REF IN (I/O パネル SMB コネクタ)	
	• PXI_TRIG<07>(バックプレーンコネクタ)	
	• PXI スタートリガ(バックプレーンコネクタ)	
	CH 0 で CLOCK 出力 (I/O パネル SMB コネクタ)	
	• ソフトウェアトリガ	
	開始トリガ	
出力インピーダンス	50 Ω ±5%	DC ~ 20 MHz。
出力保護	+6 V ~ -1 V	

仕様	値		コメント
V _{OH} (最小)	開回路	4.0 V	_
	50 Ω 負荷	2.0 V	
V _{OL} (最大)	開回路	0.4 V	
	50 Ω 負荷	0.2 V	
立ち上がり / 立ち下 がり時間	4 ns		_

REF IN (基準入力、I/O パネルコネクタ)

仕様	値	コメント
コネクタ	SMB	_
周波数レンジ	1 MHz ~ 20 MHz(PLL 基準の送信先で有効)	_
	200 kHz ~ 30 MHz (その他すべての送信先で有効)	
送信先	PLL 基準。詳細については、「位相ロック ループ」を参照してください。	_
	• REF OUT (I/O パネル SMB コネクタ)	
	PFI 0 (I/O パネル SMB コネクタ)	
	PXI_TRIG<07> (バックプレーンコネクタ)	
入力インピーダンス	1 kΩ ±1%	_
入力保護	12 V _{pk-pk} (正弦波または方形波) ± 5 VDC	_
振幅	300 mV _{pk-pk} \sim 5 V _{pk-pk}	_
	正弦波または方形波	
入力カプリング	AC	_

REF OUT (基準出力、I/O パネルコネクタ)

仕様	1	直	コメント
コネクタ	SMB		_
周波数レンジ	DC ~ 20 MHz		_
ソース	• PXI_CLK10 (バック	プレーンコネクタ)	_
	 N (3 ≤ N ≤ 255) で ムベース (60 MHz) 	除算されたサンプルタイ	
	• REF IN(I/O パネル	SMB コネクタ)	
	• PXI_TRIG <07> (/\sqrt{1})	(ックプレーンコネクタ)	
	• PXI スタートリガ (バックプレーンコネ	ヘクタ)	
	• CH 0 CLOCK 出力 (I/O パネル SMB コ	ネクタ)	
	• PFI 0(I/O パネル SN	MB コネクタ)	
	• ソフトウェアトリガ		
	開始トリガ		
出力インピーダン ス	50 Ω ±5%		DC ~ 20 MHz。
出力保護	+6 V ~ −1 V		_
V _{OH}	開回路	4.0 V	_
	50 Ω 負荷	2.0 V	
V _{OL}	開回路	0.4 V	
	50 Ω 負荷	0.2 V	
立ち上がり / 立ち下がり時間	4 ns		_

トリガ

仕様	値	コメント
トリガタイプ	開始トリガ	_
ソース	PFI 0 (I/O パネル SMB コネクタ)PXI_TRIG <07> (バックプレーンコネクタ)	
	• PXI スタートリガ (バックプレーンコネクタ)	
	• ソフトウェア(関数呼び出しを使用)	
	• 即時 (トリガ待ちはなし)。即時はデフォルト設定です。	
モード	連続	
トリガ検出	エッジ (立ち上がり)	
パルス幅(最小)	10 ns	_
トリガから SINE 出力 の遅延	250 μs	標準。

サンプルクロック

仕様	値	コメント
周波数	300 MS/s	_
平均位相ノイズ密度	-112 dBc/Hz 10 MHz SINE 出力 10 kHz ± 500 Hz オフ セット	PLL 基準は REF IN に設定。

<u>位相ロックループ(PLL)</u>

仕様	値	コメント
PLL 基準ソース	 PXI_CLK10 (バックプレーンコネクタ) REF IN (I/O パネル SMB コネクタ) PXI_TRIG <07> (バックプレーンコネクタ) 	_
	• なし (デフォルト)。PLL は使用されません。詳細については、内部クロックを参照してください。	
周波数確度	PLL を使用する場合、NI PXI-5404 の周波数確 度は、PLL 基準ソースの周波数確度のみに基 づきます。	_
ロック時間	200 ms	標準。
PLL 基準周波数	3 MHz ~ 20 MHz(1 MHz 間隔)	_
周波数ロッキング範 囲	±50 ppm	_
PLL 基準デュー ティーサイクル	30 ~ 70%	_

内部クロック

仕様	値	コメント
クロックソース	NI PXI-5404 のクロック回路は、PLL を使用した基準信号にロックされるか、オンボード周波数基準、特に内部クロックを使用します。	_
周波数確度	±2 ppm	15 ~ 35 ℃まで標 準。
周波数温度係数	±0.3 ppm/ ℃	_

複数のモジュールの同期

仕様	値	コメント
複数の NI PXI-5404 モ ジュールの出力スキュー	±1 ns(3、4、5、6、10、12、15 または 20 MHz の一般的な PLL 基準周波数使用時)	_
複数のモジュールの出力 位相調整	複数の NI PXI-5404 モジュールの出力位相は、 生成開始後にプログラムで変更することが可 能。	_

外部キャリブレーション(工場出荷時のキャリブレー ション)

仕様	値	コメント
推奨キャリブレーション 間隔	l 年。ni.com/support/calibrat/mancal にある「NI PXI-5404 Calibration Procedure」(英語)を参照してください。	_
ウォームアップ時間	15 分	_

電源要件

仕様	値	コメント
+3.3 ∨ レール	1 A	SINE 出力、CLOCK 出力お
+5 V レール	550 mA	よび REF OUT 生成最大振幅 波形(50 Ω 負荷)。
+12 V レール	180 mA	
-12 V レール	50 mA	

ソフトウェア

仕様	値	コメント
ドライバソフトウェア	NI-FGEN 1.6 以降では、キャリブ レーションを含めた完全な IVI 準拠 ドライバを提供。	_
アプリケーションソフト ウェア	NI-FGEN には LabVIEW、 LabWindows™/CVI™、 Measurement Studio、Visual Basic、ANSI C のサポートおよび サンプルプログラムが含まれます。	
ソフトフロントパネル	NI PXI-5404 は、NI-FGEN 1.6 以降 のバージョンに含まれるソースソ フトフロントパネル 1.2 以降のバー ジョンでサポートされます。	_

環境

仕様	値	コメント
動作温度	0 ~ +50 ℃	_
保管温度	-20 ~ +70 °C	

物理特性

仕様	値	コメント
外形寸法	3U、PXI/cPCI モジュール 21.6×2.0×13.0 cm (8.5×0.8×5.1 in.)	_
重量	175 g (6.1 oz)	_
I/O パネルコネクタ		
CH 0 SINE	SMB オス	_
CH 0 CLOCK	SMB オス	_
PFI 0	SMB オス	_
REF IN	SMB オス	_
REF OUT	SMB オス	_
I/O パネル表示器		
Access LED	オフ:準備未完了 緑色:ソフトウェアアクセスの準備 完了 黄色:コンピュータまたはコント ローラでアクセス済み	
Active LED	オフ:無効または停止状態 赤色:エラー(PLLが未ロック状態 またはソフトウェアがエラーを検 出) 緑色:波形を生成中 黄色:トリガを待機中	_

安全性

NI PXI-5404 は、計測、制御、実験に使用される電気装置に関する以下の安全規格の必要条件を満たすように設計されています。

- IEC 61010-1、EN 61010-1
- UL 61010-1、CSA 61010-1



メモ UL および他の安全保証については、製品のラベルを参照するか、ni.com/certification(英語)にアクセスして型番または製品ラインで検索し、保証の欄の該当するリンクをクリックしてください。

電磁両立性

NI PXI-5404 は、計測、制御、実験に使用される電気装置に関する以下の EMC の必要条件を満たすように設計されています。

- EN 61326 EMC 必要条件、最小イミュニティ
- EN 55011 エミッション (Group 1、Class A)
- CE、C-Tick、ICES、および FCC パート 15 エミッション (Class A)



メモ このデバイスは、EMC要件に適合するため、製品ドキュメントに従って操作してください。

CE 適合

この製品は、以下のように、CEマーク改正に基づいて、該当する EC 理事会指令による基本的要件に適合しています。

- 73/23/EEC、低電圧指令(安全性)
- 89/336/EEC、電磁適合性(EMC)



メモ

この製品のその他のコンプライアンス情報については、適合宣言(DoC)をご覧ください。この製品の適合宣言を入手するには、ni.com/certification(英語)にアクセスして型番または製品ラインで検索し、該当するリンクをクリックしてください。

廃電気電子機器 (WEEE)



欧州のお客様へ 製品寿命を過ぎた製品は、すべて WEEE リサイクルセンターへ送る必要があります。WEEE リサイクルセンターまたはナショナルインスツルメンツの WEEE への取り組みの詳細については、ni.com/environment/weee.htm (英語) を参照してください。