NI PXI-5422 Specifications

16-Bit 200 MS/s Arbitrary Waveform Generator

このドキュメントには、日本語ページも含まれています。

Unless otherwise noted, the following conditions were used for each specification:

- Analog filter enabled.
- Signals terminated with 50 Ω .
- Direct path set to 1 V_{pk-pk}, Low-Gain Amplifier path set to 2 V_{pk-pk}, and High-Gain Amplifier path set to 12 V_{pk-pk}.
- Sample rate set to 200 megasamples per second (MS/s) and the sample clock source set to Divide-by-*N*.

Typical values are representative of an average unit operating at room temperature (20 ± 3 °C). Specifications are subject to change without notice. For the most recent NI 5422 specifications, visit ni.com/manuals.

To access all of the NI 5422 documentation, including the *NI Signal Generators Getting Started Guide*, which contains functional descriptions of the NI 5422 signals, navigate to **Start»All Programs»National Instruments»NI-FGEN»Documentation**.



Hot Surface If the NI 5422 has been in use, it may exceed safe handling temperatures and cause burns. Allow the NI 5422 to cool before removing it from the chassis.

Contents

CH 0	2
Sample Clock	
Onboard Clock	
Phase-Locked Loop (PLL) Reference Clock	19
CLK IN	20
PFI 0 and PFI 1	21
Digital Data & Control (DDC)	22
Start Trigger	25
Markers	



Arbitrary Waveform Generation Mode	2.7
Calibration	
Power	
Software	
Environment	
NI PXI-5422 Environment	
Compliance and Certifications	33
Safety	
Electromagnetic Compatibility	
CE Compliance	
Environmental Management	34
Physical	35
Where to Go for Support	36

CH 0 (Channel 0 Analog Output, Front Panel Connector)

Specification	Value	Comments
Number of Channels	1	_
Connector	SMB (jack)	_
Output Voltage	Characteristics	
Output Paths	 The software-selectable Main Output path setting provides full-scale voltages from 12.00 V_{pk-pk} to 5.64 mV_{pk-pk} into a 50 Ω load. NI-FGEN uses either the Low-Gain Amplifier or the High-Gain Amplifier when the Main Output path is selected, depending on the Gain attribute. The software-selectable Direct path is optimized for intermediate frequency (IF) applications and provides full-scale voltages from 1.000 to 0.707 V_{pk-pk}. 	_
DAC Resolution	16 bits	_

Specification		Comments				
Amplitude and Offset						
Amplitude			Amplitue	Amplitude values		
Range	Path	Load	Minimum Value	Maximum Value	assume the full scale of the DAC	
	Direct	50 Ω	0.707	1.00	is utilized. If an amplitude	
		$1~k\Omega$	1.35	1.91	smaller than the	
		Open	1.41	2.00	minimum value is desired, then	
	Low- Gain	50 Ω	0.00564	2.00	waveforms less than full scale	
	Amplifier	1 kΩ	0.0107	3.81	of the DAC can be used.	
		Open	0.0113	4.00	NI-FGEN	
	High- Gain	50 Ω	0.0338	12.0	compensates for user-specified	
	Amplifier	1 kΩ	0.0644	22.9	resistive loads.	
		Open	0.0676	24.0		
Amplitude Resolution	<0.06% (0.004 dB)	of amplitude range			
Offset Range			e amplitude range w tude range	vith increments	Not available on the Direct path.	
Maximum Out	put Voltag	e				
Maximum	Path	Load	Maximum Ou	The combination		
Output Voltage	Direct	50 Ω	±0	.500	of amplitude and offset is limited	
		1 kΩ	±0	.953	by the maximum output voltage.	
		Open	±1	.000		
	Low-	50 Ω	±1	.000		
	Gain Amplifier	$1 \text{ k}\Omega$	±1	.905		
		Open	±2	.000		
	High- Gain	50 Ω	±6	.000		
	Amplifier	1 kΩ	±1	1.43		
		Open	±1	2.00		

Specification	Value	Comments				
Accuracy						
DC Accuracy	For the Low-Gain or High-Gain Amplifier path: ±0.2% of amplitude range ±0.05% of offset ±500 μV (within ±10 °C of self-calibration temperature) ±0.4% of amplitude range ±0.05% of offset ±1 mV (0 to 55 °C) For the Direct path: Gain accuracy: ±0.2% amplitude range (within ±10 °C of self-calibration temperature) Gain accuracy: ±0.4% amplitude range (0 to 55 °C) DC offset error: ±30 mV (0 to 55 °C) Note: For DC accuracy, "amplitude range" is defined as 2× the gain setting. For example, a DC signal with a gain of 8 has an amplitude range of 16 V. If this signal has an offset of 1.5, its DC accuracy is calculated by the following equation: ±0.2%×(16 V) ± 0.05%×(1.5 V) ± 500μV = ±33.25 mV	All paths are calibrated for amplitude and gain errors. The Low-Gain and High-Gain Amplifier paths also are calibrated for offset errors. Calibrated for high-impedance load.				
AC Amplitude Accuracy	±1.0% of desired Amplitude ± 1 mV	50 kHz sine wave.				
Output Charac	teristics					
Output Impedance	50 Ω nominal or 75 Ω nominal, software-selectable	_				
Output Coupling	DC	_				
Output Enable	Software-selectable. When the Output Path is disabled, the CH 0 output is terminated to ground with a 1 W resistor equal to the selected output impedance.	_				
Maximum Output Overload	The CH 0 output can be connected to a 50 Ω , ± 12 V (± 8 V for the Direct path) source without sustaining any damage. No damage occurs if the CH 0 output is shorted to ground indefinitely.	_				
Waveform Summing	The CH 0 output supports waveform summing among similar paths—specifically, the outputs of multiple NI 5422 signal generators can be connected directly together.	_				

Specification		Comments				
Frequency and	Transient Response	•				
Analog Filter	Software-selectable suppression	Available on Low-Gain Amplifier and High-Gain Amplifier paths.				
Pulse			Values are			
Response	Direct	typical. Analog Filter disabled. Measured with a				
Rise/Fall Time	1.0 ns	2.1 ns	4.8 ns	1 m RG-223		
Aberration	16%	6%	8%	cable.		




Figure 1. Normalized Passband Flatness, Direct Path




Figure 2. Normalized Passband Flatness, Low-Gain Amplifier Path




Figure 3. Normalized Passband Flatness, High-Gain Amplifier Path




Figure 4. Pulse Response, Low-Gain Amplifier Path with a 50 Ω Load

Specification		Comments					
Suggested Max	Suggested Maximum Frequencies for Common Functions						
Function		Path		Disable the			
	Direct	Low-Gain Amplifier	High-Gain Amplifier	Analog Filter for square, ramp, and triangle			
Sine	80 MHz	80 MHz	43 MHz	functions.			
Square	Not Recommended	50 MHz	25 MHz	The minimum Frequency is			
Ramp	Not Recommended	10 MHz	10 MHz	<1 mHz. The			
Triangle	Not Recommended	10 MHz	10 MHz	value depends on memory size and device configuration.			




Figure 5. Amplitude Versus Recommended Sine Wave Frequency

Specification		Comments		
Spectral Chara	cteristics			
Spurious-Free		Amplitude		
Dynamic Range (SFDR) ¹ with Harmonics	Direct	Low-Gain Amplifier	High-Gain Amplifier	-1 decibel full scale (dBFS). Measured from DC to 100 MHz.
1 MHz	70 dB	65 dB	66 dB	Also called harmonic
5 MHz	70 dB	65 dB	58 dB	distortion.
10 MHz	70 dB	65 dB	52 dB	SFDR with harmonics at low
20 MHz	63 dB	64 dB	49 dB	amplitudes is limited by a
30 MHz	57 dB	60 dB	43 dB	-148 dBm/Hz
40 MHz	48 dB	53 dB	39 dB	noise floor. All values are
50 MHz	48 dB	53 dB	_	typical and
60 MHz	47 dB	52 dB	_	include aliased harmonics.
70 MHz	47 dB	52 dB	_	
80 MHz	41 dB	52 dB		
SFDR without		Path		Amplitude
Harmonics	Direct	Low-Gain Amplifier	High-Gain Amplifier	–1 dBFS.Measured fromDC to 100 MHz.
1 MHz	84 dB	79 dB	76 dB	SFDR without harmonics at low
5 MHz	84 dB	79 dB	76 dB	amplitudes is
10 MHz	79 dB	79 dB	76 dB	limited by a -148 dBm/Hz
20 MHz	79 dB	79 dB	76 dB	noise floor.
30 MHz	72 dB	70 dB	67 dB	All values are typical and
40 MHz	47 dB	57 dB	54 dB	include aliased
50 MHz	47 dB	52 dB		harmonics.
60 MHz	46 dB	51 dB	_	
70 MHz	46 dB	51 dB	_	
80 MHz	40 dB	51 dB	_	
¹ Dynamic range is defined as the difference between the carrier level and the largest spur.				

Specification	Value						Comments
Average Noise Density	_		Amplitude Range			ty	Average noise density at small
	Path	V _{pk-pk}	dBm	$\frac{\text{nV}}{\sqrt{\text{Hz}}}$	dBm/Hz	dBFS/ Hz	amplitudes is limited by a –168 dBm/Hz
	Direct	1.00	4.0	19.9	-141	-145	noise floor.
	Low Gain	0.06	-20.5	1.3	-164	-144	
	Low Gain	0.10	-16.0	2.2	-160	-144	
	Low Gain	0.40	-4.0	8.9	-148	-144	
	Low Gain	1.00	4.0	22.3	-140	-144	
	Low Gain	2.00	10.0	44.6	-134	-144	
	High Gain	4.00	16.0	93.8	-128	-144	
	High Gain	12.00	25.6	281.5	-118	-144	




Figure 6. 10 MHz Single-Tone Spectrum, Direct Path, 200 MS/s (Typical)



Note The noise floor in Figure 6 is limited by the measurement device. Refer to the *Average Noise Density* specification for more information about this limit.




Figure 7. 10.00001 MHz Single-Tone Spectrum, Low-Gain Amplifier Path, 200 MS/s (Typical)



Note The noise floor in Figure 7 is limited by the measurement device. Refer to the *Average Noise Density* specification for more information about this limit.




Figure 8. Total Harmonic Distortion, Direct Path




Figure 9. Total Harmonic Distortion, Low-Gain Amplifier Path




Figure 10. Total Harmonic Distortion, High-Gain Amplifier Path




Figure 11. Intermodulation Distortion, 200 kHz Separation (Typical)




Figure 12. Direct Path, Two-Tone Spectrum (Typical)



Note The noise floor in Figure 12 is limited by the noise floor of the measurement device. Refer to the *Average Noise Density* specification for more information about this limit.

Sample Clock

Specification	Value	Comments
Sources	 Internal, Divide-by-N (N ≥ 1) Internal, DDS-based, High-Resolution External, CLK IN (SMB front panel connector) External, DDC CLK IN (DIGITAL DATA & CONTROL front panel connector) 	Refer to the Onboard Clock section for more information about internal clock sources.
	5. External, PXI Star trigger (backplane connector)6. External, PXI_Trig<07> (backplane connector)	

Specification	Va	Comments	
Sample Rate Rat	nge and Resolution		
Sample Clock Source	Sample Rate Range	Sample Rate Resolution	
Divide-by-N	5 to 200 MS/s	Settable to $(200 \text{ MS/s})/N$ $(1 \le N \le 40)$	
High Resolution	5 to 100 MS/s >100 to 200 MS/s	1.06 μHz 4.24 μHz	
CLK IN	5 to 200 MS/s	Resolution determined by	
DDC CLK IN	5 to 200 MS/s	external clock source.	
PXI Star Trigger	5 to 105 MS/s	External sample clock duty cycle tolerance 40 to 60%.	
PXI_Trig<07>	5 to 20 MS/s		
Sample Clock Do	elay Range and Resolution		
Sample Clock Source	Delay Adjustment Range	Delay Adjustment Resolution	
Divide-by-N	±1 sample clock period	<5 ps	
High- Resolution ≤100 MHz	±1 sample clock period	sample clock period/16,384	
High- Resolution >100 MHz	±1 sample clock period	sample clock period/4,096	
External (all)	0 to 7.6 ns	<15 ps	

Specification		Comments				
System Phase No	System Phase Noise and Jitter (10 MHz Carrier)					
Sample Clock Source	System Phase Noise Density (dBc/Hz) Offset			System Output Jitter (Integrated from	Specified at 2× DAC oversampling	
	100 Hz	1 kHz	10 kHz	100 Hz to 100 kHz)		
Divide-by-N	-110	-122	-138	1.5 ps rms	1	
High- Resolution ¹ 100 MS/s	-109	-120	-120	4.0 ps rms		
High- Resolution ¹ 200 MS/s	-108	-120	-122	4.2 ps rms		
CLK IN ²	-116	-130	-143	1.1 ps rms	1	
PXI Star Trigger ^{2,3}	-111	-128	-136	2.1 ps rms		
External Sample Clock Input Jitter Tolerance		ycle Jitter tter ±1 ns	±150 ps		_	

¹ High-Resolution specifications vary with Sample Rate.

² Values are typical.

³ PXI Star trigger specification is valid when the sample clock source is locked to PXI_CLK10.

Specification		Value		Comments	
Sample Clock Ex	Sample Clock Exporting				
Exported Sample Clock Destinations	 PFI<01> (SMB front panel connectors) DDC CLK OUT (DIGITAL DATA & CONTROL front panel connector) PXI_Trig<06> (PXI backplane connector) 			Exported sample clocks can be divided by integer K ($1 \le K \le 4,194,304$).	
Exported Sample Clock Destinations	Maximum Frequency	Jitter (Typical)	Duty Cycle	_	
PFI<01>	200 MHz	PFI 0: 6 ps rms PFI 1: 12 ps rms	25 to 65%		
DDC CLK OUT	200 MHz	60 ps rms	35 to 65%		
PXI_Trig<06>	20 MHz	_	_		

Onboard Clock (Internal VCXO)

Specification	Value	Comments
Clock Source	Internal sample clocks can either be locked to a reference clock using a phase-locked loop or be derived from the onboard VCXO frequency reference.	
Frequency Accuracy	±25 ppm	_

Phase-Locked Loop (PLL) Reference Clock

Specification	Value	Comments
Sources	PXI_CLK10 (backplane connector) CLK IN (SMB front panel connector)	The PLL Reference Clock provides the reference frequency for the phase-locked loop.
Frequency Accuracy	When using the PLL, the frequency accuracy of the NI 5422 is solely dependent on the frequency accuracy of the PLL reference clock source.	_
Lock Time	≤200 ms	_
Frequency Range	5 to 20 MHz in increments of 1 MHz. Default of 10 MHz The PLL reference clock frequency has to be accurate to ±50 ppm.	_
Duty Cycle Range	40 to 60%	_
Exported PLL Reference Clock Destinations	 PFI<01> (SMB front panel connectors) PXI_Trig<06> (backplane connector) 	_

CLK IN

(Sample Clock and Reference Clock Input, Front Panel Connector)

Specification	Value	Comments
Connector	SMB (jack)	_
Direction	Input	_
Destinations	1. Sample Clock	_
	2. PLL Reference Clock	
Frequency	5 to 200 MHz (Sample Clock Destination)	_
Range	5 to 20 MHz (PLL Reference Clock destination)	
Input Voltage Range	Sine wave: 0.65 to 2.8 V_{pk-pk} into 50 Ω (0 dBm to +13 dBm)	_
	Square wave: 0.2 to 2.8 V_{pk-pk} into 50 Ω	
Maximum Input Overload	±10 V	_
Input Impedance	50 Ω	_
Input Coupling	AC	_

PFI 0 and PFI 1

(Programmable Function Interface, Front Panel Connectors)

Specification	Value	Comments
Connectors	Two SMB (jack)	_
Direction	Bidirectional	_
Frequency Range	DC to 200 MHz	_
As an Input (Tr	igger)	
Destinations	Start trigger	_
Maximum Input Overload	-2 to +7 V	_
V _{IH}	2.0 V	_
V _{IL}	0.8 V	_
Input Impedance	1 kΩ	_
As an Output (I	Event)	
Sources	1. Sample clock divided by integer K ($1 \le K \le 4,194,304$)	_
	2. Sample clock timebase (200 MHz) divided by integer M ($4 \le M \le 4,194,304$)	
	3. PLL reference clock	
	4. Marker	
	5. Exported start trigger (Out Start Trigger)	
Output Impedance	50 Ω	_

Specification	Value	Comments		
As an Output (C	As an Output (Continued)			
Maximum Output Overload	-2 to +7 V	_		
V _{OH}	Minimum: 2.7 V (open load), 1.3 V (50 Ω load)	Output drivers are		
V _{OL}	Maximum: 0.6 V (open load), 0.2 V (50 Ω load)	+3.3 V TTL compatible.		
Rise/Fall Time (20 to 80%)	≤2.0 ns	Load of 10 pF.		

Digital Data & Control (DDC) Optional Front Panel Connector

Specification	Value	Comments
Connector Type	68-pin VHDCI female receptacle	_
Number of Data Output Signals	16	_
Control	1. DDC CLK OUT (clock output)	_
Signals	2. DDC CLK IN (clock input)	
	3. PFI 2 (input)	
	4. PFI 3 (input)	
	5. PFI 4 (output)	
	6. PFI 5 (output)	
Ground	23 pins	_

Specification		Value		Comments
Output Signal Characteristics (Includes Data Outputs, DDC CLK OUT, and PFI<45>)				
Signal Type	LVDS (Lo	ow-Voltage Differen	tial Signal)	_
Signal Characteristics	Minimum	Typical	Maximum	Tested with 100 Ω differential
V _{OH}	_	1.3 V	1.7 V	load.
V _{OL}	0.8 V	1.0 V	_	Measured with 188143B-01
Differential Output Voltage	0.25 V	_	0.45 V	cable. Driver and
Output Common-Mode Voltage	1.125 V	_	1.375 V	receiver comply with ANSI/TIA/ EIA-644.
Rise/Fall Time (20 to 80%)	_	0.8 ns	1.6 ns	
Output Signal O	Characteristics			
Output Skew	Typical: 1 ns, maximum 2 ns. Skew between any two outputs on the DIGITAL DATA & CONTROL front panel connector.			
Output Enable/Disable	Controlled through the software on all Data Output Signals and Control Signals collectively. When disabled, the outputs go to a high-impedance state.			_
Maximum Output Overload	-0.3 to +3.9 V			_
Input Signal Ch	aracteristics (Includ	des DDC CLK IN a	and PFI<23>)	
Signal Type	LVDS (Low-Voltage Differential Signal)			_
Input Differential Impedance	100 Ω			_
Maximum Output Overload	-0.3 to +3.9 V			_

Specification	Va	Comments	
Signal Characteristics	Minimum	Maximum	_
Differential Input Voltage	0.1 V	0.5 V	
Input Common Mode Voltage	0.2 V	2.2 V	
DDC CLK OUT	Γ		,
Clocking Format	Data outputs and markers change on the falling edge of DDC CLK OUT.		_
Frequency Range	Refer to the <i>Sample Clock</i> section for more information.		_
Duty Cycle	35 to 65%		_
Jitter	60 ps rms (typical)		_
DDC CLK IN			
Clocking Format	DDC Data Output signals change on the rising edge of DDC CLK IN.		_
Frequency Range	10 Hz to 200 MHz		_
Input Duty Cycle Tolerance	40 to 60%		_

Start Trigger

Specification	Value	Comments
Sources	1. PFI<01> (SMB front panel connectors)	_
	2. PFI<23> (DIGITAL DATA & CONTROL front panel connector)	
	3. PXI_Trig<07> (PXI backplane connector)	
	4. PXI Star trigger (PXI backplane connector)	
	5. Software (use function call)	
	6. Immediate (does not wait for a trigger). Default.	
Modes	1. Single	_
	2. Continuous	
	3. Stepped	
	4. Burst	
Edge Detection	Rising	_
Minimum Pulse Width	25 ns	Refer to t _{s1} at NI Signal Generators Help»Devices» NI 5422» Triggering» Trigger Timing.
Delay from Start Trigger to CH 0 Analog Output	65 sample clock periods + 110 ns	Refer to t _{s2} at NI Signal Generators Help»Devices» NI 5422» Triggering» Trigger Timing.
Delay from Start Trigger to Digital Data Output	41 sample clock periods + 110 ns	_

Specification	Value	Comments		
Trigger Export	Trigger Exporting			
Exported Trigger Destinations	A signal used as a trigger can be routed out to any destination listed in the <i>Destinations</i> specification in the <i>Markers</i> section.	_		
Exported Trigger Delay	65 ns (typical).	Refer to t _{s3} at NI Signal Generators Help»Devices» NI 5422» Triggering» Trigger Timing.		
Exported Trigger Pulse Width	>150 ns	Refer to t _{s4} at NI Signal Generators Help»Devices» NI 5422» Triggering» Trigger Timing.		

Markers

Specification	Value	Comments
Destinations	1. PFI<01> (SMB front panel connectors)	_
	2. PFI<45> (DIGITAL DATA & CONTROL front panel connector)	
	3. PXI_Trig<06> (backplane connector)	
Quantity	One marker per segment.	_
Quantum	Marker position must be placed at an integer multiple of four samples.	_
Width	>150 ns	Refer to t _{m2} at NI Signal Generators Help» Fundamentals» Waveform» Events» Marker Events.

Specification	Value			Comments
Skew	Destination	With Respect to Analog Output	With Respect to Digital Data Output	Refer to t _{m1} at NI Signal Generators Help» Fundamentals» Waveform»
	PFI<01>	±2 sample clock periods	N/A	
	PFI<45>	N/A	<2 ns	Events» Marker Events.
	PXI_Trig<06>	±2 sample clock periods	N/A	Marker Events.
Jitter	40 ps rms (typical)			_

Arbitrary Waveform Generation Mode

Specification	Value	Comments
Memory Usage	The NI 5422 uses the Synchronization and Memory Core (SMC) technology in which waveforms and instructions share onboard memory. Parameters, such as number of segments in sequence list, maximum number of waveforms in memory, and number of samples available for waveform storage, are flexible and user defined.	_
Onboard Memory Size	8 MB standard: 256 MB option: 8,388,608 bytes 268,435,456 bytes 32 MB option: 512 MB option: 33,554,432 bytes 536,870,912 bytes	
Output Modes	Arbitrary Waveform mode and Arbitrary Sequence mode	_
Arbitrary Waveform Mode	In Arbitrary Waveform mode, a single waveform is selected from the set of waveforms stored in onboard memory and generated.	_
Arbitrary Sequence Mode	In Arbitrary Sequence mode, a sequence directs the NI 5422 to generate a set of waveforms in a specific order. Elements of the sequence are referred to as <i>segments</i> . Each segment is associated with a set of instructions. The instructions identify which waveform is selected from the set of waveforms in memory, how many loops (iterations) of the waveform are generated, and at which sample in the waveform a marker output signal is sent.	_

Specification	Value				Comments
Minimum Waveform Size	Trigger Mode	Arbitrary Waveform Mode	Arbitrary Sequence Mode		The minimum waveform size is sample rate
(Samples)	Single	16	1	6	dependent in Arbitrary
	Continuous	32	192 at >	50 MS/s	Sequence mode.
			96 at ≤:	50 MS/s	
	Stepped	32	192 at >	50 MS/s	
			96 at ≤:	50 MS/s	
	Burst	32	192 at >	50 MS/s	
			96 at ≤:	50 MS/s	
Loop Count	1 to 16,777,215 Burst trigger: Unlimited				_
Quantum	Waveform size	_			
Memory Limit	s				
	8 MB Standard	32 MB Option	256 MB Option	512 MB Option	All trigger modes except where
Arbitrary Waveform Mode, Maximum Waveform Memory	4,194,176 samples	16,777,088 samples	134,217,600 samples	268,435,328 samples	noted.
Arbitrary Sequence Mode, Maximum Waveform Memory	4,194,048 samples	16,776,960 samples	134,217,472 samples	268,435,200 samples	Condition: One or two segments in a sequence.

Specification	Value			Comments	
Arbitrary Sequence Mode, Maximum Waveforms	65,000 Burst trigger: 8,000	262,000 Burst trigger: 32,000	2,097,000 Burst trigger: 262,000	4,194,000 Burst trigger: 524,000	Condition: One or two segments in a sequence.
Arbitrary Sequence Mode, Maximum Segments in a Sequence	104,000 Burst trigger: 65,000	418,000 Burst trigger: 262,000	3,354,000 Burst trigger: 2,090,000	6,708,000 Burst trigger: 4,180,000	Condition: Waveform memory is <4,000 samples.

Calibration

Specification	Value	Comments
Self-Calibration	An onboard, 24-bit ADC and precision voltage reference are used to calibrate the DC gain and offset. The self-calibration is initiated by the user through the software and takes approximately 90 seconds to complete.	_
External Calibration	The external calibration calibrates the VCXO, voltage reference, DC gain, and offset. Appropriate constants are stored in nonvolatile memory.	_
Calibration Interval	Specifications valid within two years of external calibration.	_
Warm-up Time	15 minutes	_

Specification	Typical Operation	Overload Operation	Comments
+3.3 VDC	2 A	2 A	Typical
+5 VDC	Refer to Figure 13	2.7 A	Operation is sine output, with
+12 VDC	0.46 A	0.46 A	analog filter,
-12 VDC	0.01 A	0.01 A	50 Ω termination. 200 MS/s
Total Power	12.2 W + 5 V × 5 V Current	25.7 W	High-Resolution sample clock. Digital Pattern enabled and terminated, sample clock routed to PFI 0 and terminated. Overload operation occurs when CH 0 is shorted to ground.




Figure 13. 5 V Current Versus Frequency and Amplitude

Software

Specification	Value	Comments
Driver Software	NI-FGEN is an IVI-compliant driver that allows you to configure, control, and calibrate the NI 5422. NI-FGEN provides application programming interfaces for many development environments.	_
Application Software	NI-FGEN provides programming interfaces for the following application development environments: • LabVIEW	
	• LabWindows TM /CVI TM	
	Measurement Studio	
	Microsoft Visual C++ .NET	
	Microsoft Visual C/C++	
	Microsoft Visual Basic	
Interactive Control and Configuration	The FGEN Soft Front Panel supports interactive control of the NI 5422. The FGEN Soft Front Panel is included on the NI-FGEN driver CDs.	
software	Measurement & Automation Explorer (MAX) provides interactive configuration and test tools for the NI 5422. MAX is also included on the NI-FGEN CDs.	
	You can use the NI 5422 with NI SignalExpress.	

Environment

NI PXI-5422 Environment



Note To ensure that the NI PXI-5422 cools effectively, follow the guidelines in the *Maintain Forced-Air Cooling Note to Users* included in the NI 5422 kit. The NI PXI-5422 is intended for indoor use only.

Specifications	Value	Comments
Operating Temperature	0 to +55 °C in all NI PXI chassis except the following: 0 to +45 °C when installed in an NI PXI-101x or NI PXI-1000B chassis. (Meets IEC 60068-2-1 and IEC 60068-2-2.)	_
Storage Temperature	-25 to +85 °C. Meets IEC 60068-2-1 and IEC 60068-2-2.	_
Operating Relative Humidity	10 to 90%, noncondensing. Meets IEC 60068-2-56.	_
Storage Relative Humidity	5 to 95%, noncondensing. Meets IEC 60068-2-56.	_
Operating Shock	30 g, half-sine, 11 ms pulse. Meets IEC 60068-2-27. Test profile developed in accordance with MIL-PRF-28800F.	Spectral and jitter specifications could degrade.
Storage Shock	50 g, half-sine, 11 ms pulse. Meets IEC 60068-2-27. Test profile developed in accordance with MIL-PRF-28800F.	_
Operating Vibration	5 to 500 Hz, 0.31 g _{rms} . Meets IEC 60068-2-64.	Spectral and jitter specifications could degrade.
Storage Vibration	5 to 500 Hz, 2.46 g _{rms} . Meets IEC 60068-2-64. Test profile exceeds requirements of MIL-PRF-28800F, Class B.	_
Altitude	2,000 m maximum (at 25 °C ambient temperature)	
Pollution Degree	2	_

Compliance and Certifications

Safety

The NI PXI-5422 is designed to meet the requirements of the following standards of safety for electrical equipment for measurement, control, and laboratory use:

- IEC 61010-1, EN 61010-1
- UL 61010-1, CSA 61010-1



Note For UL and other safety certifications, refer to the product label, or visit ni.com/certification, search by model number or product line, and click the appropriate link in the Certification column.

Electromagnetic Compatibility

The NI PXI-5422 is designed to meet the requirements of the following standards of EMC for electrical equipment for measurement, control, and laboratory use:

- EN 61326 EMC requirements; Minimum Immunity
- EN 55011 Emissions; Group 1, Class A
- CE, C-Tick, ICES, and FCC Part 15 Emissions; Class A



Note For EMC compliance, operate this device according to product documentation.

CE Compliance

The NI PXI-5422 meets the essential requirements of applicable European Directives, as amended for CE marking, as follows:

- 2006/95/EC; Low-Voltage Directive (safety)
- 2004/108/EC; Electromagnetic Compatibility Directive (EMC)



Note Refer to the Declaration of Conformity (DoC) for this product for any additional regulatory compliance information. To obtain the DoC for this product, visit ni.com/certification, search by model number or product line, and click the appropriate link in the Certification column.

Environmental Management

National Instruments is committed to designing and manufacturing products in an environmentally responsible manner. NI recognizes that eliminating certain hazardous substances from our products is beneficial not only to the environment but also to NI customers.

For additional environmental information, refer to the *NI and the Environment* Web page at ni.com/environment. This page contains the environmental regulations and directives with which NI complies, as well as other environmental information not included in this document.

Waste Electrical and Electronic Equipment (WEEE)



EU Customers At the end of their life cycle, all products *must* be sent to a WEEE recycling center. For more information about WEEE recycling centers and National Instruments WEEE initiatives, visit ni.com/environment/weee.htm.

电子信息产品污染控制管理办法 (中国 RoHS)



中国客户 National Instruments 符合中国电子信息产品中限制使用某些有害物质指令 (RoHS)。 关于 National Instruments 中国 RoHS 合规性信息,请登录 ni.com/environment/rohs_china。 (For information about China RoHS compliance, go to ni.com/environment/rohs_china.)

Physical

Specification	Va	Comments		
Dimensions	3U, One Slot, PXI/cPCI Mod 21.6 × 2.0 × 13.0 cm (8.5 × 0.8 × 5.1 in.)	_		
Weight	352 g (12.4 oz)		_	
Front Panel Co	nnectors			
Label	Function(s)	Connector Type	_	
CH 0	Analog Output	SMB (jack)		
CLK IN	Sample clock input and PLL reference clock input.	SMB (jack)		
PFI 0	Marker output, trigger input, sample clock output, exported trigger output, and PLL reference clock output.	SMB (jack)		
PFI 1	Marker output, trigger input, sample clock output, exported trigger output, and PLL reference clock output.	SMB (jack)		
DIGITAL DATA & CONTROL	Digital data output, trigger input, exported trigger output, markers, external sample clock input, and sample clock output.	68-pin VHDCI female receptacle		
Front Panel LE	D Indicators			
Label	Fun	For more		
ACCESS	The ACCESS LED indicates the status of the PCI bus and the interface from the NI 5422 to the controller.		information, refer to the NI Signal Generators Help.	
ACTIVE	The ACTIVE LED indicates generation hardware of the N			
Included Cable				
_	1 (NI part number 763541-01), 50 Ω , BNC Male to SMB Plug, RG223/U, Double Shielded, 1 m cable.		_	



Note NI PXI-5422 modules of revision B or later are equipped with a modified PXI Express-compatible backplane connector. This modified connector allows the NI PXI-5422 to be supported by hybrid slots in a PXI Express chassis. To determine the revision of an NI PXI-5422 module, read the label on the underside of the NI PXI-5422. The label will list an assembly number of the format 191946*x*-01, where *x* is the revision.

Where to Go for Support

The National Instruments Web site is your complete resource for technical support. At ni.com/support you have access to everything from troubleshooting and application development self-help resources to email and phone assistance from NI Application Engineers.

A Declaration of Conformity (DoC) is our claim of compliance with the Council of the European Communities using the manufacturer's declaration of conformity. This system affords the user protection for electromagnetic compatibility (EMC) and product safety. You can obtain the DoC for your product by visiting ni.com/certification. If your product supports calibration, you can obtain the calibration certificate for your product at ni.com/calibration.

National Instruments corporate headquarters is located at 11500 North Mopac Expressway, Austin, Texas, 78759-3504. National Instruments also has offices located around the world to help address your support needs. For telephone support in the United States, create your service request at ni.com/support and follow the calling instructions or dial 512 795 8248. For telephone support outside the United States, contact your local branch office:

Australia 1800 300 800, Austria 43 662 457990-0,
Belgium 32 (0) 2 757 0020, Brazil 55 11 3262 3599, Canada 800 433 3488,
China 86 21 5050 9800, Czech Republic 420 224 235 774,
Denmark 45 45 76 26 00, Finland 358 (0) 9 725 72511,
France 01 57 66 24 24, Germany 49 89 7413130, India 91 80 41190000,
Israel 972 3 6393737, Italy 39 02 41309277, Japan 0120-527196,
Korea 82 02 3451 3400, Lebanon 961 (0) 1 33 28 28, Malaysia 1800 887710,
Mexico 01 800 010 0793, Netherlands 31 (0) 348 433 466,
New Zealand 0800 553 322, Norway 47 (0) 66 90 76 60,
Poland 48 22 3390150, Portugal 351 210 311 210, Russia 7 495 783 6851,
Singapore 1800 226 5886, Slovenia 386 3 425 42 00,
South Africa 27 0 11 805 8197, Spain 34 91 640 0085,
Sweden 46 (0) 8 587 895 00, Switzerland 41 56 2005151,
Taiwan 886 02 2377 2222, Thailand 662 278 6777, Turkey 90 212 279 3031,
United Kingdom 44 (0) 1635 523545

National Instruments, NI, ni.com, and LabVIEW are trademarks of National Instruments Corporation. Refer to the *Terms of Use* section on ni.com/legal for more information about National Instruments trademarks. Other product and company names mentioned herein are trademarks or trade names of their respective companies. For patents covering National Instruments products, refer to the appropriate location: **Help»Patents** in your software, the patents.txt file on your media, or ni.com/patents.

NI PXI-5422 仕様

16 ビット 200 MS/s 任意波形発生器

特に注記のない限り、各仕様において以下の条件が適用されます。

- アナログフィルタ有効化。
- 50 Ω で信号を終端。
- ダイレクトパスを 1 V_{pk-pk} に設定、低ゲインアンプパスを 2 V_{pk-pk} に設定、高ゲインアンプパスを 12 V_{pk-pk} に設定。
- サンプルレートは 200 MS/s に設定し、サンプルクロックソースを Nで除算に設定。

標準値は、室温(20±3°)で測定される平均単位です。仕様は事前の通知なしに変更されることがあります。最新のNI5422の仕様については、ni.com/manualsをご覧ください。

NI 5422 信号の機能の説明を含む 『NI 信号発生器スタートアップガイド』 などの、NI 5422 のドキュメントにアクセスするには、スタート→すべて のプログラム→ National Instruments → NI-FGEN →ドキュメントを選択します。



林高

NI 5422 が使用されている場合、安全な取扱温度を超え、火傷が起こる場合があります。シャーシから取り外す前に、NI 5422 を冷却してください。

目次

CH 0	2
サンプルクロック	16
オンボードクロック	18
位相ロックループ(PLL)基準クロック	
CLK IN	
PFI 0 および PFI 1	
DIGITAL DATA & CONTROL (DDC)	
開始トリガ	23
マーカ	25
任意波形生成モード	26
キャリブレーション	27
電源	
ソフトウェア	



環境	30
NI PXI-5422 の環境	30
認可および準拠	31
安全性	31
電磁両立性	31
CE 準拠	31
環境管理	32
物理特性	
##_ \ 	2.4

CH 0

(チャンネル 0 アナログ出力、フロントパネルコネクタ)

仕様	値	コメント
チャンネル数	1	_
コネクタ	SMB(ジャック)	
出力電圧特性		
出力パス	 ソフトウェアで選択可能なメイン出力パス設定は、12.00 V_{pk-pk} ~ 5.64 mV_{pk-pk} (50 Ω 負荷)のフルスケール電圧を提供します。NI-FGEN は、メイン出力パスが選択されると、ゲイン属性によって低ゲインアンプまたは高ゲインアンプを使用します。 ソフトウェアで選択可能なダイレクトパスは中間周波数(IF)アプリケーションに対して最適化され、1,000 ~ 0.707 V_{pk-pk}のフルスケール電圧を提供します。 	
DAC 分解能	16 ビット	

仕様			値	コメント			
振幅とオフセッ	振幅とオフセット						
振幅範囲			振幅	振幅(V _{pk-pk})			
	パス	負荷	最小値	最大値	・のフルスケール が利用されてい		
	ダイレ	50 Ω	0.707	1.00	ると仮定。最小値 よりも小さい振		
	クトパ ス	1 kΩ	1.35	1.91	幅を希望する場 合は、DAC のフ		
		開回路	1.41	2.00	ルスケールより も小さい波形が		
	低ゲイ	50 Ω	0.00564	2.00	使用できます。 NI-FGEN は、		
	ンアン プ	1 kΩ	0.0107	3.81	NI-FGEN は、 ユーザ指定の抵 抗負荷を補正し		
		開回路	0.0113	4.00	ます。		
	高ゲイ	50 Ω	0.0338	12.0			
	ンアン プ	lkΩ	0.0644	22.9			
		開回路	0.0676	24.0			
振幅分解能	振幅範囲	の 0.06%	(0.004 dB) 未満				
オフセット範 囲	振幅範囲 満。	の ±50% 0	カスパン。増分は振り	幅範囲の 0.0028% 未	ダイレクトパス では利用不可。		
最大出力電圧							
最大出力電圧	パス	負荷	最大出力	力電圧(V)	振幅とオフセッ ・トの組み合わせ		
	ダイレ	50 Ω	±(0.500	は、最大出力電		
	クトパ ス	1kΩ	±(±0.953			
		開回路	±				
	低ゲイ	50 Ω	±				
	ンアン プ	1kΩ	±				
		開回路	±2				
	高ゲインマン	50 Ω	±ć	5.000			
	ンアン プ	1kΩ		11.43			
		開回路	±	12.00			

仕様	値	コメント
確度		
DC 確度	低ゲインまたは高ゲインアンプパスの場合: ±振幅範囲の 0.2% ± オフセットの 0.05% ±500 μV (セルフキャリブレーション温度の ±10 ℃以内) ±振幅範囲の 0.4% ± オフセットの 0.05% ±1 mV (0 ~ 55 ℃) ダイレクトパスの場合: ゲイン確度: ±振幅範囲の 0.2% (セルフキャリブレーション温度の ±10 ℃以内) ゲイン確度: ±振幅範囲の 0.4% (0 ~ 55 ℃) DC オフセット誤差: ±30 mV (0 ~ 55 ℃) メモ: DC 確度については、「振幅範囲」はゲイン設定の 2 倍と定義されます。たとえば、ゲインが 8 の DC 信号の場合は、振幅範囲は 16V となります。この信号のオフセットが 1.5V である場合、DC 確度は以下の式で求めることができます。 ±0.2% x (16 V) ± 0.05% x (1.5 V) ± 500V = ±33.25 mV	す振ります。 でおよに、高いから、 ではおきでは、 ではいれができる。 ではいまないでは、 ではいまないでは、 ではいでは、 では、 では、 では、 では、 では、 では、 では、 では、 では、
AC 振幅確度	±目標振幅の 1.0% ±1 mV	50 kHz 正弦波。
出力特性		
出力インピー ダンス	50 Ω 公称または 75 Ω 公称 (ソフトウェアで選択可能)	_
出力カプリン グ	DC	_
出力有効化	ソフトウェアで選択可能。出力パスが無効な場合、CH 0 出力は選択された出力インピーダンスに等しい 1 W 抵抗で終端されます。	_
最大出力過負 荷	CH 0 出力は、破損を受けずに $50~\Omega$ 、 $\pm 12~V$ (ダイレクトパスの場合は $\pm 8~V$)ソースに接続可能です。CH 0 出力が無限に短絡接地されている場合は破損しません。	_
波形加算	CH 0 出力は、類似するパス間での波形加算をサポートしています。特に複数の NI 5422 信号発生器の出力は直接接続できます。	_

仕様		コメント		
周波数および過滤	度応答			
アナログフィ ルタ	ソフトウェアで選抜 タ	低ゲインおよび 高ゲインアンプ パスで利用可能。		
パルス応答		値は標準。アナロ		
	ダイレクトパス	低ゲインアンプ	高ゲインアンプ	グフィルタは無 効化。RG-223
立ち上がり / 立ち下がり時 間	1.0 ns	2.1 ns	4.8 ns	ケーブル (1 m) で測定。
収差	16%	6%	8%	




図1 平均化されたパスバンドフラットネス、ダイレクトパス




図2 平均化されたパスバンドフラットネス、低ゲインアンプパス




図3 平均化されたパスバンドフラットネス、高ゲインアンプパス




図4 パルス応答、低ゲインアンプパス(50Ω負荷)

仕様		コメント					
一般的な関数に	一般的な関数における推奨する最大周波数						
関数		パス		平方、ランプ、			
	ダイレクトパス	低ゲインアンプ	高ゲインアンプ	】および三角関数 」ではアナログ			
正弦波	80 MHz	80 MHz	43 MHz	フィルタを無効化。			
方形波	推奨されていません	50 MHz	25 MHz	】1C。 」最小周波数は			
ランプ波	推奨されていません	10 MHz	10 MHz	<1 mHz。この値			
三角波	推奨されていません	10 MHz	10 MHz	付はメモリサイズ およびデバイス 構成に依存しま す。			




図5 振幅および推奨する正弦波周波数

仕様		コメント		
スペクトル特性				
高調波を含む スプリアスフ リーダイナ ミックレンジ (SFDR) ¹	ダイレクトパス	パス 低ゲインアンプ	高ゲインアンプ	振幅 -1 デシベ ルフルスケール (dBFS)。DC ~ 100 MHz まで測 定。高調波歪み
1 MHz	70 dB	65 dB	66 dB	とも呼ばれます。
5 MHz	70 dB	65 dB	58 dB	」 低振幅の高調波 │ を含む SFDR は、
10 MHz	70 dB	65 dB	52 dB	148 dBm/Hz ノイズフロアに
20 MHz	63 dB	64 dB	49 dB	よって制限され
30 MHz	57 dB	60 dB	43 dB	. ます。すべての 値は標準で、ア
40 MHz	48 dB	53 dB	39 dB	イリアスされた 高調波が含まれ
50 MHz	48 dB	53 dB	_	ます。
60 MHz	47 dB	52 dB	_	
70 MHz	47 dB	52 dB	_	
80 MHz	41 dB	52 dB	_	
高調波なし		パス		振幅 -1 dBFS。
SFDR	ダイレクトパス	低ゲインアンプ	高ゲインアンプ	DC ~ 100 MHz まで測定。 低振
1 MHz	84 dB	79 dB	76 dB	幅、高調波なし の SFDR は、
5 MHz	84 dB	79 dB	76 dB	-148 dBm/Hz
10 MHz	79 dB	79 dB	76 dB	ノイズフロアに よって制限され
20 MHz	79 dB	79 dB	76 dB	ます。すべての値は標準で、ア
30 MHz	72 dB	70 dB	67 dB	イリアスされた
40 MHz	47 dB	57 dB	54 dB	高調波が含まれ ・ます。
50 MHz	47 dB	52 dB	_	
60 MHz	46 dB	51 dB	<u> </u>	
70 MHz	46 dB	51 dB	<u> </u>	
80 MHz	40 dB	51 dB	_	
「ダイナミックレンシ	ジは搬送波レベルと最大スプ!	リアスの差として定義され	1ます 。	

仕様		コメント					
平均ノイズ密		振幅	範囲	平	均ノイズ密	度	低振幅の平均ノ
度	パス	V _{pk-pk}	dBm	<u>nV</u> √Hz	dBm/ Hz	dBFS/ Hz	イズ密度は、 -168 dBm/Hz ノイズフロアに
	ダイレク トパス	1.00	4.0	19.9	-141	-145	よって制限され ます。
	低ゲイン	0.06	-20.5	1.3	-164	-144	
	低ゲイン	0.10	-16.0	2.2	-160	-144	
	低ゲイン	0.40	-4.0	8.9	-148	-144	
	低ゲイン	1.00	4.0	22.3	-140	-144	
	低ゲイン	2.00	10.0	44.6	-134	-144	
	高ゲイン	4.00	16.0	93.8	-128	-144	
	高ゲイン	12.00	25.6	281.5	-118	-144	




図6 10 MHz シングルトーンスペクトル、ダイレクトパス、200 MS/s(標準)



メモ 図 6のノイズフロアは、測定デバイスによって制限されます。この制限に関する 詳細については、「平均ノイズ密度」仕様を参照してください。




図7 10.00001 MHz シングルトーンスペクトル、 低ゲインアンプパス、200 MS/s (標準)



メモ 図 7のノイズフロアは、測定デバイスによって制限されます。この制限に関する 詳細については、「平均ノイズ密度」仕様を参照してください。




図8 全高調波歪み、ダイレクトパス




図9 全高調波ひずみ、低ゲインアンプパス




図 10 全高調波歪み、高ゲインアンプパス




図11 相互変調歪み、200 kHz 間隔(標準)




図 12 ダイレクトパス、2トーンススペクトル(通常)



メモ 図 12 のノイズフロアは、測定デバイスのノイズフロアによって制限されます。この制限に関する詳細については、「平均ノイズ密度」仕様を参照してください。

仕様	1	<u> </u>	コメント
ソース	 内部、Nで除算(N≥1) 内部、DDS ベース、高分 外部、CLK IN (SMB フロ4. 外部、DDC CLK IN (DIGロントパネルコネクタ) 外部、PXI スタートリガ6. 外部、PXI_Trig<07> (バ 	内部クロック ソースの詳細に ついては、「オン ボードクロック」 のセクションを 参照してくださ い。	
サンプルレートの	範囲と分解能		
サンプル クロックソース <i>N</i> で除算	サンプルレート範囲 5 ~ 200 MS/s	サンプルレート分解能 (200 MS/s) /N	_
高分解能	5 ~ 100 MS/s >100 ~ 200 MS/s	(1 ≤ N ≤ 40) に設定可能 1.06 µHz 4.24 µHz	
CLK IN DDC CLK IN PXI スター トリガ	5 ~ 200 MS/s 外部クロックソースにより 決定される分解能。 外部サンプルクロックの デューティーサイクルの言 容値 40 ~ 60%。		
PXI_Trig<07>	$5\sim$ 20 MS/s		
サンプルレートの	遅延範囲と分解能		,
サンプル クロックソース	遅延の調整範囲	遅延の調整分解能	_
Nで除算	±1 サンプルクロック周期	<5 ps	
高分解能 ≤100 MHz	±1 サンプルクロック周期	サンプルクロック周期 / 16,384	
高分解能 >100 MHz	±1 サンプルクロック周期	サンプルクロック周期 / 4,096	
外部 (すべて)	0 ~ 7.6 ns	<15 ps	

	Г					I	
仕様			コメント				
システム位相ノイ	ズおよび	ジッタ (10	O MHz 搬送	送波)			
サンプル クロックソース	システム位相ノィ (dBc/Hz)オフ		セット		テム出力ジッタ	2× DAC オー バーサンプリン	
	100 Hz	1 kHz	10 kHz		~ 100 kHz を統合)	グに指定	
Nで除算	-110	-122	-138		1.5 ps rms		
高分解能 ¹ 100 MS/s	-109	-120	-120	•	4.0 ps rms		
高分解能 ¹ 200 MS/s	-108	-120	-122		4.2 ps rms		
CLK IN ²	-116	-130	-143		1.1 ps rms		
PXI スター トリガ ^{2,3}	-111	-128	-136	:	2.1 ps rms		
外部サンプル クロック入力の ジッタ許容値	サイクル間ジッタ ±150 ps 周期ジッタ ±1 ns					_	
1 サンプルレートによ	って異なる高	分解能仕様。					
² 値は標準。							
			ースが PXI_C	:LK10 にロック	かされている場合に有効。		
サンプルクロック	のエクスフ	ポート				T	
エクスポートし たサンプルク ロックの出力先	 PFI<01> (SMB フロントパネルコネクタ) DDC CLK OUT (DIGITAL DATA & CONTROL フロントパネルコネクタ) PXI_Trig<06> (PXI バックプレーンコネクタ) 				エクスポートし たサンプルク ロックは、整数 <i>K</i> (1 ≤ <i>K</i> ≤ 4,194,304) で分 周可能。		
エクスポートし たサンプルク ロックの出力先	最大周	周波数	ジッタ	(標準)	デューティーサ イクル	_	
PFI<01>	200	MHz	PFI 0: 6	ps rms	25 ~ 65%		
			PFI 1: 12	2 ps rms			
DDC CLK OUT	200	MHz	60 p	60 ps rms 35 ~ 65%			

20 MHz

PXI_Trig<0..6>

オンボードクロック (内部 VCXO)

仕様	値	コメント
クロック ソース	内部サンプルクロックは、位相ロックループを使用して基準クロックにロック、もしくはオンボード VCXO 周波数基準から取得されます。	_
周波数確度	±25 ppm	

位相ロックループ(PLL)基準クロック

仕様	値	コメント
ソース	1. PXI_CLK10(バックプレーンコネクタ) 2. CLK IN(SMB フロントパネルコネクタ)	PLL 基準クロック は、位相ロック ループの基準周 波数を提供。
周波数確度	PLL を使用する場合、NI 5422 の周波数確度は、PLL 基準 クロックソースの周波数確度のみに基づきます。	_
ロック時間	≤200 ms	_
周波数範囲	5 MHz ~ 20 MHz(1 MHz 刻み)。10 MHz のデフォルト PLL 基準クロック周波数は、±50 ppm の確度が必要です。	_
デューティー サイクル範囲	40 ~ 60%	_
エクスポート した PLL 基準 クロックの出 力先	 PFI<01> (SMB フロントパネルコネクタ) PXI_Trig<06> (バックプレーンコネクタ) 	_

CLK IN

(サンプルクロックおよび基準クロック入力、フロントパネルコネクタ)

仕様	値	コメント
コネクタ	SMB(ジャック)	_
方向	入力	_
出力先	1. サンプルクロック	_
	2. PLL 基準クロック	
周波数範囲	5 ~ 200 MHz(サンプルクロックの出力先)	_
	5~20 MHz(PLL 基準クロックの出力先)	
入力電圧範囲	正弦波: 0.65 ~ 2.8 V _{pk-pk} (50 Ω 負荷) (0 dBm ~ +13 dBm)	_
	方形波: 0.2 ~ 2.8 V _{pk-pk} (50 Ω 負荷)	
最大入力過負 荷	±10 V	_
入力インピー ダンス	50 Ω	_
入力カプリン グ	AC	_

PFI 0 および PFI 1 (PFI(プログラム可能関数インタフェース)、フロントパネルコネクタ)

仕様	値	コメント
コネクタ	2 SMB(ジャック)	_
方向	双方向	_
周波数範囲	DC ~ 200 MHz	_
入力の場合(トリ	リガ)	
出力先	開始トリガ	_
最大入力過負 荷	−2 ~ +7 V	_
V _{IH}	2.0 V	_
V _{IL}	0.8 V	_
入力インピー ダンス	1 kΩ	_
出力の場合(イ	· · · · · · · · · · · · · · · · · · ·	
ソース	1. サンプルクロックは、整数 K(1 ≤ K ≤ 4,194,304)で分 周可能。	_
	 サンプルクロックタイムベース(200 MHz)は、整数 M(4≤M≤4,194,304)で分周可能。 	
	3. PLL 基準クロック	
	4. マーカ	
	5. エクスポートした開始トリガ(出力開始トリガ)	
出カインピー ダンス	50 Ω	_
最大出力過負 荷	−2 ~ +7 V	_
V _{OH}	最小: 2.7 V (開回路)、1.3 V (50 Ω 負荷)	出力ドライバは
V _{OL}	最大: 0.6 V (開回路)、0.2 V (50 Ω 負荷)	+3.3 V TTL と互換 性あり。
立ち上がり / 立 ち下がり時間 (20 ~ 80%)	≤ 2.0 ns	10 pF の負荷。

DIGITAL DATA & CONTROL (DDC) フロントパネルコネクタ (オプション)

仕様		値		コメント		
コネクタ タイプ	68 ピン VHDCI メス	_				
データ出力 信号数	16			_		
制御信号	1. DDC CLK OUT	(クロック出力)		_		
	2. DDC CLK IN (2	クロック入力)				
	3. PFI 2(入力)					
	4. PFI 3(入力)					
	5. PFI 4(出力)					
	6. PFI 5 (出力)					
グランド	23 ピン			_		
出力信号特性(データ出力、DDC CL	K OUT、および PFI<	<45> を含む)			
信号タイプ	LV	'DS(低電圧差動信号	믘)	_		
信号特性	最小	標準	最大	100 Ω 差動負荷		
V _{OH}	_	1.3 V	1.7 V	で試験。 - ケーブル		
V _{OL}	0.8 V	1.0 V	_	(188143B-01)		
差動出力電圧	0.25 V	_	0.45 V	」で測定。 」ドライバおよび		
出力コモン モード電圧	1.125 V	_	1.375 V	レシーバは ANSI/TIA/ EIA-644 に適合。		
立ち上がり / 立 ち下がり時間 (20 ~ 80%)	_	0.8 ns	1.6 ns	EIA-044 に廻日。		
出力信号の特性	出力信号の特性					
出力スキュー	標準:1 ns、最大 2 ントコネクタの 2 つ	_				
出力有効化 / 無効化	ソフトウェアですべてのデータ出力信号および制御信号を 一括制御。無効な場合、出力は高インピーダンス状態にな ります。			_		
最大出力過負 荷	-0.3 ∼ +3.9 V			_		

仕様	1	ii.	コメント			
入力信号特性 (DDC CLK IN および PFI<23> を含む)						
信号タイプ	LVDS(低電圧差動信号)		_			
入力差動イン ピーダンス	100 Ω					
最大出力過負 荷	-0.3 ∼ +3.9 V		_			
信号特性	最小	最大	_			
差動入力電圧	0.1 V	0.5 V				
入力コモン モード電圧	0.2 V	2.2 V				
DDC CLK OUT						
クロック形式	データ出力およびマーカは、 エッジで変化します。	DDC CLK OUT の立ち下がり				
周波数範囲	詳細については、「サンプル! 照してください。	ウロック」のセクションを参				
デューティー サイクル	35 ~ 65%		_			
ジッタ	60 ps rms(標準)		_			
DDC CLK IN	DDC CLK IN					
クロック形式	DDC データ出力信号は、DD ジで変化します。	_				
周波数範囲	10 Hz ∼ 200 MHz					
入力デュー ティーサイク ルの許容値	40 ~ 60%					

開始トリガ

仕様	値	コメント
ソース	1. PFI<01>(SMB フロントパネルコネクタ)	_
	2. PFI<23>(DIGITAL DATA & CONTROL フロントパネルコネクタ)	
	3. PXI_Trig<07>(PXI バックプレーンコネクタ)	
	4. PXI スタートリガ(PXI バックプレーンコネクタ)	
	5. ソフトウェア(関数呼び出しを使用)	
	6. 即時(トリガを待機しない)。デフォルト。	
モード	1. シングル	_
	2. 連続	
	3. ステップ	
	4. バースト	
エッジ検出	立ち上がり	_
最小パルス幅	25 ns	NI 信号発生器 ヘルプ→デバイ ス→ NI 5422 → トリガ→トリガ タイミングの t _{s1} を参照してくだ さい。
開始トリガか ら CH 0 アナロ グ出力までの 遅延	65 サンプルクロック周期 +110 ns	NI 信号発生器 ヘルプ→デバイ ス→ NI 5422 → トリガ→トリガ タイミングの † _{s2} を参照してくだ さい。
開始トリガか らデジタル データ出力の 遅延	41 サンプルクロック周期 +110 ns	_

仕様	値	コメント
トリガのエクスを	ドート	
エクスポート したトリガの 出力先	トリガとして使用する信号は、「マーカ」セクションの出力先仕様に記載されるすべての出力先に経路設定が可能です。	_
エクスポート したトリガ遅 延	65 ns(標準)。	NI 信号発生器 ヘルプ→デバイ ス→ NI 5422 → トリガ→トリガ タイミングの †s3 を参照してくだ さい。
エクスポート したトリガパ ルス幅	>150 ns	NI 信号発生器 ヘルプ→デバイ ス→ NI 5422 → トリガ→トリガ タイミングの †s4 を参照してくだ さい。

マーカ

仕様		値		コメント
出力先	1. PFI<01> (SMB 2. PFI<45> (DIGI ルコネクタ) 3. PXI_Trig<06>	_		
数量	1マーカ/セグメン	、 ト。		_
波形量	マーカ位置は、4つ があります。	のサンプルの整数倍	で配置される必要	_
幅	>150 ns			NI 信号発生器 ヘルプ→基本概 念→波形→イベ ント→マーカイ ベントの t _{m2} を参 照してください。
スキュー	出力先	NI 信号発生器 ヘルプ→基本概		
	PFI<01>	±2 サンプルク ロック周期	なし	念→波形→イベ ント→マーカイ ベントの † _{m1} を参
	PFI<45>	なし	<2 ns	照してください。
	PXI_Trig<06>	±2 サンプルク ロック周期	なし	
ジッタ	40 ps rms(標準)	_		

仕様		fi	t	コメント
メモリ使用	NI 5422 は、波形と命令がオンボードメモリを共有する SMC (Synchronization and Memory Core) テクノロジを使用しています。シーケンスリストのセグメント数、メモリ内の最大波形数、および波形ストレージで使用できるサンプル数などのパラメータは、柔軟性があり、ユーザ定義です。			_
オンボード メモリサイズ	8 MB 8,388,60	標準 : 08 バイト	256 MB オプション: 268,435,456 バイト	_
	-	プション : 32 バイト	512 MB オプション : 536,870,912 バイト	
出力モード	任意波形モー	ドおよび任意シ [.]	ーケンスモード	_
任意波形 モード			形がオンボードメモリに格納 沢され、生成されます。	_
任意シーケン スモード	任意シーケンスモードでは、シーケンスによって NI 5422 が波形セットを特定の順序で生成します。シーケンスの要素は、セグメントとしても示されます。各セグメントは、一連の命令に関連付けられます。命令は、メモリ内の波形から選択される波形、生成される波形のループ(繰り返し)の数、そしてマーカ出力信号が送信される波形のサンプルを認識します。			_
最小波形サイ ズ(サンプル)	トリガ モード	任意波形 モード	任意シーケンスモード	最小波形サイズは、任意シーケ
	シングル	16	16	ンスモードでサ ンプルレートに
	連続	32	192(>50 MS/s 時)	依存。
			96(≤50 MS/s 時)	
	ステップ	32	192(>50 MS/s 時)	
			96(≤50 MS/s 時)	
	バースト			
			96(≤50 MS/s 時)	
ループ カウント	1 ~ 16,777,215 バーストトリガ時 : 無制限			
波形量	波形サイズは、 ます。	4つのサンプル	レの整数倍である必要があり	_

仕様	値				コメント	
メモリ制限	メモリ制限					
	8 MB 標準	32 MB オプション	256 MB オプション	512 MB オプション	特別な記載がな い限りすべての	
任意波形モー ド、最大波形 メモリ	4,194,176 サンプル	16,777,088 サンプル	134,217,600 サンプル	268,435,328 サンプル	トリガモード。	
任意シーケン スモード、最 大波形メモリ	4,194,048 サンプル	16,776,960 サンプル	134,217,472 サンプル	268,435,200 サンプル	条件:シーケンス 内に1または2 つのセグメント がある場合。	
任意シーケン スモード、最 大波形	65,000 バースト トリガ: 8,000	262,000 バースト トリガ: 32,000	2,097,000 バースト トリガ: 262,000	4,194,000 バースト トリガ: 524,000	条件:シーケンス 内に1または2 つのセグメント がある場合。	
任意シーケン スモード、 シーケンス内 の最大セグメ ント	104,000 バースト トリガ: 65,000	418,000 バースト トリガ: 262,000	3,354,000 バースト トリガ: 2,090,000	6,708,000 バースト トリガ: 4,180,000	条件:波形メモリが <4,000 サンプルの場合。	

キャリブレーション

仕様	値	コメント
セルフキャリ ブレーション	オンボードでは、24 ビット ADC および精度電圧基準を用いて DC ゲインおよびオフセットを校正します。セルフキャリブレーションは、ソフトウェアを利用してユーザが開始し、完了までに約 90 秒かかります。	I
外部キャリブ レーション	外部キャリブレーションは、VCXO、電圧基準、DC ゲイン、およびオフセットを校正します。適切な定数は、不揮発性メモリに保管されます。	
キャリブレー ション間隔	仕様は外部キャリブレーションから 2 年間有効です。	_
ウォームアッ プ時間	15 分	_

仕様	標準動作	過負荷動作	コメント
+3.3 VDC	2 A	2 A	標準動作は、ア
+5 VDC	図 13 を参照	2.7 A	ヿ ナログフィルタ ┃ 付きの正弦波出
+12 VDC	0.46 A	0.46 A	力 (50 Ω 終端)。
-12 VDC	0.01 A	0.01 A	─ 200 MS/s 高分解 ─ 能サンプルク
合計電力	12.2 W + 5 V × 5 V 電流	25.7 W	ロック。デジタル リックーンが端、ック リックのでは リックの リックの リックの リックの リックの リックの リックの リックの




図13 5∨電流および周波数と振幅

ソフトウェア

仕様	値	コメント
ドライバソ フトウェア	NI-FGEN は、IVI 準拠ドライバで NI 5422 の構成、制御、 および校正を可能にします。 NI-FGEN は、多数の開発環境 アプリケーションプログラミングインタフェースを提供し ます。	
アプリケー ションソフト ウェア	NI-FGEN は、以下のアプリケーション開発環境のプログラミングインタフェースを提供します。 LabVIEW LabWindows™/CVI™ Measurement Studio Microsoft Visual C++ .NET Microsoft Visual Basic	
対話式の制御 および構成ソ フトウェア	FGEN ソフトフロントパネルは、NI 5422 の対話的制御をサポートしています。FGEN ソフトフロントパネルはNI-FGEN ドライバ CD に含まれています。 Measurement & Automation Explorer (MAX) でNI 5422 を対話式に構成、そしてテストすることができます。MAX も NI-FGEN CD に含まれています。	_

NI PXI-5422 の環境



メモ NI PXI-5422 が効果的に冷却することを確認するには、NI 5422 キットに含まれ る『強制空冷の維持について』の指針に従ってください。NI PXI-5422 は、室内 使用を意図して設計されています。

仕様	値	コメント
動作温度	0~+55 ℃(以下を除くすべての NI PXI シャーシ) 0~+45 ℃(NI PXI-101x または NI PXI-1000B シャーシに 取り付けた場合)。(IEC 60068-2-1 および IEC 60068-2-2	_
保管温度	に準拠。) -25 ~ +85 ℃。IEC 60068-2-1、IEC 60068-2-2 に準拠。	_
動作時の相対 湿度	10 ~ 90%、結露なきこと。IEC 60068-2-56 に準拠。	_
保管時の相対 湿度	5 ~ 95%、結露なきこと。IEC 60068-2-56 に準拠。	_
動作衝撃	30 g、半正弦波、11 ms パルス。IEC 60068-2-27 に準拠。 MIL-PRF-28800F に準拠してテストプロファイルを確立。	スペクトルおよ びジッタ仕様が 低下する場合が あります。
保管時衝撃	50 g、半正弦波、11 ms パルス。IEC 60068-2-27 に準拠。 MIL-PRF-28800F に準拠してテストプロファイルを確立。	_
動作振動	5 ~ 500 Hz、0.31 g _{rms} 。IEC 60068-2-64 に準拠。	スペクトルおよ びジッタ仕様が 低下する場合が あります。
保管振動	$5\sim 500~{ m Hz}$ 、 $2.46~{ m g}_{ m rms}$ 。 $IEC~60068-2-64~{ m c2}$ 地。テストプロファイルは、 ${ m MIL-PRF-28800F}$ 、 ${ m Class~B}$ の要件を上回る。	_
高度	最大 2.000 m(周辺温度 25 ℃時)	_
汚染度	2	_

安全性

NI PXI-5422 は、計測、制御、実験に使用される電気装置に関する以下の安全規格の必要条件を満たすように設計されています。

- IEC 61010-1, EN 61010-1
- UL 61010-1、CSA 61010-1



メモ

UL および他の安全保証については、製品のラベルを参照するか、ni.com/certification (英語) にアクセスして製品番号 (型番) または製品ラインで検索し、保証の欄の該当するリンクをクリックしてください。

電磁両立性

NI PXI-5422 は、計測、制御、実験に使用される電気装置に関する以下の EMC の必要条件を満たすように設計されています。

- EN 61326 EMC 必要条件、最小イミュニティ
- EN 55011 エミッション (Group 1、Class A)
- CE、C-Tick、ICES、およびFCCパート15エミッション(Class A)



メモ

このデバイスは、EMC 要件に適合するため、製品ドキュメントに従って操作してください。

CE 準拠

NI PXI-5422 は、以下のように、CE マーク改正に基づいて、該当する EC 理事会指令による基本的要件に適合しています。

- 2006/95/EC、低電圧指令(安全性)
- 2004/108/EC、電磁両立性指令(EMC)



メモ

この製品のその他のコンプライアンス情報については、適合宣言(DoC)をご覧ください。この製品の適合宣言を入手するには、ni.com/certification(英語)にアクセスして型番または製品ラインで検索し、該当するリンクをクリックしてください。

環境管理

ナショナルインスツルメンツは、環境に考慮した製品の開発および製造に取り組んでいます。NIは、製品から特定の有害物質を除外することが、環境のみならずNIのお客様にとって有益であると考えています。

環境の詳細な情報については、ni.com/environment(英語)の NI and the Environment(英語)を参照してください。このページには、NI が準拠している規制と規格や、このドキュメントには含まれていない環境情報についてが説明されています。

廃電気電子機器(WEEE)



欧州のお客様へ 製品寿命を過ぎたすべての製品は、必ず WEEE リサイクルセンターへ 送付してください。WEEE リサイクルセンターおよびナショナルインスツルメンツの WEEE への対応に関する詳細は、ni.com/environment/weee.htm(英語)を参照してください。

电子信息产品污染控制管理办法 (中国 RoHS)

中国客户 National Instruments 符合中国电子信息产品中限制使用某些有害物质指令 (RoHS)。 关于 National Instruments 中国 RoHS 合规性信息,请登录 ni.com/environment/rohs_china。 (For information about China RoHS compliance, go to ni.com/environment/rohs_china.)

物理特性

仕様	1	コメント				
外形寸法	3U、1スロット、PXI/cPCIモジュール 21.6×2.0×13.0 cm (8.5×0.8×5.1 in.)		_			
重量	352 g (12.4 oz)		_			
フロントパネルコネクタ						
ラベル	機能	コネクタタイプ	_			
CH 0	アナログ出力	SMB(ジャック)				
CLK IN	サンプルクロック入力およ び PLL 基準クロック入力。	SMB(ジャック)				
PFI 0	マーカ出力、トリガ入力、 サンプルクロック出力、エ クスポートしたトリガ出力、 および PLL 基準クロック出 力。	SMB(ジャック)				
PFI 1	マーカ出力、トリガ入力、 サンプルクロック出力、エ クスポートしたトリガ出力、 および PLL 基準クロック出 力。	SMB(ジャック)				
DIGITAL DATA & CONTROL	デジタルデータ出力、トリガ入力、エクスポートしたトリガ出力、マーカ、外部サンプルクロック入力、およびサンプルクロック出力。	68 ピン VHDCI メスコネク タ				
フロントパネル LED 表示器						
ラベル	機能		詳細については、 『NI 信号発生器へ ルプ』を参照し てください。			
ACCESS	ACCESS LED は、NI 5422 からコントローラのインタ フェースおよび PCI バスのステータスを示します。					
ACTIVE	ACTIVE LED は、NI 5422 ののステータスを示します。					
同梱のケーブル						
_	1 本(NI 製品番号 763541-01 ラグ、RG223/U、ダブルシー	_				

▼モ リビジョン B 以降の NI PXI-5422 モジュールには、改良された PXI Express 対応 バックプレーンコネクタが装備されています。この改良したコネクタにより、 NI PXI-5422 は PXI Express シャーシ内のハイブリッドスロットに対応します。 NI PXI-5422 モジュールのリビジョンについては、NI PXI-5422 の下側にあるラ

NI PXI-5422 モジュールのリビジョンについては、NI PXI-5422 の下側にあるラベルを参照してください。ラベルには 191946x-01 という形式のアセンブリ番号が記載されており、x がリビジョンになります。

サポート情報

技術サポートリソースの一覧は、ナショナルインスツルメンツのウェブサイトでご覧いただけます。ni.com/jp/supportでは、トラブルシューティングやアプリケーション開発のセルフヘルプリソースから、ナショナルインスツルメンツのアプリケーションエンジニアのEメール/電話の連絡先まで、あらゆるリソースを参照することができます。

適合宣言(Doc)とは、その会社の自己適合宣言を用いた、さまざまな欧州閣僚理事会指令への適合の宣言のことです。この制度により、電磁両立性(EMC)に対するユーザ保護や製品の安全性に関する情報が提供されます。ご使用の製品の適合宣言は、ni.com/certification(英語)から入手できます。ご使用の製品でキャリブレーションがサポートされている場合、ni.com/calibration からその製品の Calibration Certificate (英語)を入手してご利用になることもできます。

ナショナルインスツルメンツでは、米国本社(11500 North Mopac Expressway, Austin, Texas, 78759-3504)および各国の現地オフィスに てお客様にサポート対応しています。日本国内でのサポートについては、ni.com/jp/supportでサポートリクエストを作成するか、0120-527196(フリーダイヤル)または 03-5472-2970(大代表)までお電話ください。日本国外でのサポートについては、各国の営業所にご連絡ください。

イスラエル 972 3 6393737、イタリア 39 02 41309277、 インド 91 80 41190000、英国 44 0 1635 523545、 オーストラリア 1800 300 800、オーストリア 43 662 457990-0、 オランダ 31 (0) 348 433 466、カナダ 800 433 3488、 韓国 82 02 3451 3400、シンガポール 1800 226 5886、 スイス 41 56 2005151、スウェーデン 46 (0) 8 587 895 00、 スペイン 34 91 640 0085、スロベニア 386 3 425 42 00、 タイ 662 278 6777、台湾 886 02 2377 2222、 中国 86 21 5050 9800、チェコ 420 224 235 774、 デンマーク 45 45 76 26 00、ドイツ 49 89 7413130、 トルコ 90 212 279 3031、ニュージーランド 0800 553 322、 ノルウェー 47 (0) 66 90 76 60、フィンランド 358 (0) 9 725 72511、 フランス 01 57 66 24 24、ベルギー 32 (0) 2 757 0020、 ブラジル 55 11 3262 3599、ポーランド 48 22 3390150、 ポルトガル 351 210 311 210、マレーシア 1 800 887710、 南アフリカ 270118058197、メキシコ 018000100793、 レバノン 961(0)1332828、ロシア 74957836851