NI PXIe-6544/6545/6547/6548 Specifications

100/200 MHz Digital Waveform Generator/Analyzer

このドキュメントには、日本語ページも含まれています。

This document provides the specifications for the NI PXIe-6544 (NI 6544), NI PXIe-6545 (NI 6545), NI PXIe-6547 (NI 6547), and NI PXIe-6548 (NI 6548).

Maximum and *minimum* specifications are warranted not to exceed these values within certain operating conditions and include the effects of temperature and uncertainty unless otherwise noted.

Typical specifications are unwarranted values that are representative of a majority (3σ) of units within certain operating conditions and include the effects of temperature and uncertainty unless otherwise noted.

Characteristic specifications are unwarranted values that are representative of an average unit operating at room temperature.

Nominal specifications are unwarranted values that are relevant to the use of the product and convey the expected performance of the product.

All specifications are *Typical* unless otherwise noted. These specifications are valid within the operating temperature range. Specifications are subject to change without notice. For the most recent NI 6544/6545/6547/6548 specifications, visit ni.com/manuals. To access the NI 6544/6545/6547/6548 documentation, including the *NI Digital Waveform Generator/Analyzer Getting Started Guide*, which contains functional descriptions of the NI 6544/6545/6547/6548 signals and the connector pinouts, navigate to **Start»Programs»National Instruments» NI-HSDIO»Documentation**.



Hot Surface If the NI 6544/6545/6547/6548 has been in use, it may exceed safe handling temperatures and cause burns. Allow time to cool before removing the NI 6544/6545/6547/6548 from the chassis.





Note All values were obtained using a 1 m cable (SHC68-C68-D4 recommended). Performance specifications are not guaranteed when using longer cables.

Contents

Channel Specifications	3
Generation Channels (Data, DDC CLK OUT, and PFI <03>)	4
Acquisition Channels (Data, STROBE, and PFI <03>)	6
Timing Specifications	8
Sample Clock	8
Generation Timing (Data, DDC CLK OUT, and PFI <03>	
Channels)	11
Generation Provided Setup and Hold Times	14
Acquisition Timing (Data, STROBE, and PFI <03> Channels)	17
CLK IN (SMA Jack Connector)	21
STROBE (DDC Connector)	22
CLK OUT (SMA Jack Connector)	23
DDC CLK OUT (DDC Connector)	24
Reference Clock (PLL)	24
Waveform Specifications	25
Memory and Scripting	25
Triggers (Inputs to the NI 6544/6545/6547/6548)	28
Events (Generated from the NI 6544/6545/6547/6548)	30
Miscellaneous	30
Power	31
Physical	31
I/O Panel Connectors	31
Software	32
Environment	33
Safety, Electromagnetic Compatibility, and CE Compliance	34

Channel Specifications

Specification	Va	alue	Comments
Number of data	NI 6544/6545	NI 6547/6548	Data rate
channels	32 single data rate (SDR) channels	32 single data rate (SDR) channels or 16 double data rate (DDR) channels per direction or 24 channels when configured for extended data mode. This mode is used for hardware comparison and cycle-to-cycle tristate operations. Note: Generation and acquisition sessions may be independently configured for DDR operation on either the lower data channels (<015>) or the upper data channels (<1631>).	multiplier is software selectable to be SDR or DDR. Using SDR, data is clocked using the rising or falling edge of the Sample clock. Using DDR, data is clocked using both edges of the Sample clock.
Direction control of data channels	Per channel, per operation	Per channel, per cycle	Per cycle direction control is supported when in extended data mode.
Time to tristate (t _{PZ})	6.2 ns		Nominal into a $2 \text{ k}\Omega$ and 15 pF load.
Number of programmable function interface (PFI) channels	4		Refer to the Waveform Specifications section for more details.

Specification	Value	Comments
Direction control of PFI channels	Per channel	_
Number of clock terminals	2 input 2 output	Refer to the <i>Timing Specifications</i> section for more details.

Generation Channels (Data, DDC CLK OUT, and PFI <0..3>)

Specification	Valu	e	Comments
Generation signal type	Single-ended		_
Number of programmable generation voltage levels	1 Voltage high level (V _{OH}) Generation Voltage Low Level (V _O Note : Generation and acquisition seprogrammable voltage resource. For acquisition thresholds must be set to Voltage High Level setting.	NI 6547/ 6548 only; for all data, PFI, and clock channels.	
Generation voltage range	1.2 V to 3.3 V		
Generation voltage resolution	100 mV		
DC	Typical	Maximum	Into 1 MΩ;
generation voltage accuracy	±35 mV	does not include system crosstalk.	

Specification			Value	;			Comments
Generation logic families	Generation and	1.2V, 1.5V, 1.8V, 2.5V, 3.3V Logic Families Generation and acquisition sessions share a common voltage resource. Simultaneous operations must be set to the same logic family					All devices; for all data, PFI, and clock channels.
Generation		Voltage L	ow Lev	vels	Voltage H	ligh Levels	Nominal
voltage levels	Logic Family	Nominal	Ma	ax	Min	Nominal	values have
	$1.2V$ $(V_{OH} = 1.2 V)$	0.0 V	0.2	V	1 V	1.2 V	±35 mV typical accuracy
	1.5V (V _{OH} = 1.5 V)	0.0 V	0.2	V	1.3 V	1.5 V	with a $1 \text{ M}\Omega$ load.
	$1.8V$ $(V_{OH} = 1.8 \text{ V})$	0.0 V	0.2	V	1.6 V	1.8 V	Does not include system
	$2.5V$ $(V_{OH} = 2.5 V)$	0.0 V	0.2	V	2.3 V	2.5 V	crosstalk.
	$3.3V$ $(V_{OH} = 3.3 \text{ V})$	0.0 V	0.2	V	3.1 V	3.3 V	
Output impedance	50 Ω						Nominal.
Maximum allowed DC	Logic	Family		Ma	aximum All Drive Stre		Nominal.
drive strength per channel	1	.2V			±12 m	A	
	1	.5V			±15 m	A	
	1	.8V			±18 m.	A	
	2	.5V			±25 m.	A	
	3	.3V			±33 m.	A	
Data channel driver enable/ disable control	Per channel						Software- selectable.
Channel power-on state	Drivers disabled, 50 k Ω nominal input impedance				_		
Output protection	The device can 0 V and 5 V.	The device can indefinitely sustain a short to any voltage between 0 V and 5 V.					_

Acquisition Channels (Data, STROBE, and PFI < 0..3 >)

Specification	Value		Comments		
Acquisition signal type	Single-ended		_		
Number of programmable acquisition thresholds	1 voltage threshold (V _{IH} = V _{IL}) Note : Generation and acquisition sess programmable voltage resource. For second Generation Voltage High Level must Acquisition Voltage Threshold.	NI 6547/6548 only; for all data, PFI, and clock channels.			
Acquisition Voltage Threshold range	0.6 V to 1.65 V				
Acquisition Voltage Threshold resolution	50 mV				
DC	Typical	Maximum	Does not include		
Acquisition Voltage Threshold accuracy	±150 mV	V 1			

Specification		Va	lue			Comments
Acquisition logic families	Note: Generation and	1.2V, 1.5V, 1.8V, 2.5V, 3.3V logic families Note: Generation and acquisition sessions share a common voltage resource. Simultaneous operations must be set to the same logic family.				All devices; for all data, PFI, and clock channels.
Acquisition Voltage			tage olds Low		tage lds High	Does not include
Thresholds	Logic Family	Min	Typical	Typical	Max	system
	1.2V (V _{IH} , V _{IL} = 0.60 V)	420 mV	450 mV	750 mV	780 mV	crosstalk.
	1.5V (V _{IH} , V _{IL} = 0.75 V)	525 mV	600 mV	900 mV	975 mV	
	1.8V (V _{IH} , V _{IL} = 0.90 V)	630 mV	750 mV	1.05 V	1.17 V	
	2.5V (V _{IH} , V _{IL} = 1.25 V)	875 mV	1.10 V	1.40 V	1.625 V	
	3.3V (V _{IH} , V _{IL} = 1.65 V)	1.155 V	1.50 V	1.80 V	2.145 V	
Input impedance	High-impedance (50 k Ω)					Nominal.
Input protection	-1 V to 5 V	_	_	_	_	Internal diode clamps may begin conduction outside the -0.5 V to 3.5 V range.

Timing Specifications

Sample Clock

Specification	Value	Comments
Sample clock sources	 On Board Clock (internal 800 MHz VCO with 32-bit DDS) CLK IN (SMA jack connector) STROBE (Digital Data & Control (DDC) connector; acquisition only) 	_
On Board Clock frequency range	NI 6544, NI 6547: 100 Hz to 100 MHz NI 6545, NI 6548: 100 Hz to 200 MHz	_
On Board Clock frequency resolution	0.2 Hz maximum Note: Varies with Sample clock frequency.	NI-HSDIO may be queried for the programmed frequency value.
On Board Clock frequency accuracy	±150 ppm + 5 ppm per year	Accuracy may be increased by using a higher performance external Reference clock.
CLK IN frequency range	NI 6544, NI 6547: 20 kHz to 100 MHz NI 6545, NI 6548: 20 kHz to 200 MHz	Refer to the CLK IN (SMA Jack Connector) section for restrictions based on waveform type.
STROBE frequency range	NI 6544, NI 6547: 100 Hz to 100 MHz NI 6545, NI 6548: 100 Hz to 200 MHz	Refer to the STROBE(DDC Connector) section.

Specification	Va	lue	Comments	
Sample clock relative delay adjustment range Sample clock relative delay adjustment	0.0 to 1.0 Sample clock period 0.0 ns to 5.0 ns (generation sess 0.5 ps	You can apply a delay or phase adjustment to the On Board Clock to align multiple devices.		
Exported Sample clock destinations	DDC CLK OUT (DDC conn CLK OUT (SMA jack conne	Internal Sample clocks with sources other than STROBE can be exported.		
Exported Sample clock delay range	0.0 to 1.0 Sample clock periods	Resolution is nonlinearly dependent		
Exported Sample clock delay resolution (δ_C)	117 ps to 143 ps, nominal	on clock frequency and may be queried for by using NI-HSDIO.		
Exported	On Board Clock			
Sample Clock delay frequency	All supported frequencies			
Exported	Period Jitter	Cycle-to-Cycle Jitter	Characteristic; using On Board	
Sample clock jitter	Sample clock 24 ps 43 ps			




Figure 1. Characteristic Period Jitter (RMS) vs. Frequency

Specification	Value				Comments	
Exported		DDC CI	ock Out	SMA CI	ock Out	NI 6545/6548
Sample clock duty cycle	Logic Family	Min	Max	Min	Max	at maximum clock rate
	1.2V	37%	50%	30%	46%	(200 MHz).
	1.5V	41%	53%	36%	48%	Not including
	1.8V	42%	55%	39%	51%	the effects of system crosstalk.
	2.5V	45%	57%	41%	54%	
	3.3V	48%	58%	43%	55%	

Generation Timing (Data, DDC CLK OUT, and PFI <0..3> Channels)

Specification		Value	e		Comments
Data channel-to- channel skew	±300 ps				Maximum skew across all data channels, PFI channels, and voltage levels when using the same data position or data delay bank.
Maximum	NI 6544	SDR: 100 Mbps			Includes
data rate per channel		Supported for all log	ric families.		maximum data channel-to-
	NI 6545	SDR: 200 Mbps			channel skew
		Supported for all log	gic families.		and typical crosstalk.
	NI 6547	SDR: 100 Mbps			NI 6547/6548
		DDR: 200 Mbps			devices generate
		Supported for all log voltage levels.	ic families and	selectable	two samples per clock cycle
	NI 6548	Logic Family	SDR	DDR	in DDR mode.
		3.3V	200 Mbps	400 Mbps	
		2.5V		400 Mbps	
		1.8V	-	375 Mbps	
		1.5V	-	350 Mbps	
		1.2V	-	300 Mbps	
		Voltage Levels	SDR	DDR	
		2.5 V to 3.3 V	200 Mbps	400 Mbps	
		1.8 V to 2.4 V		375 Mbps	
		1.5 V to 1.7 V		350 Mbps	
		1.2 V to 1.4 V		300 Mbps	

Figure 2 shows an eye diagram of a 400 Mbps pseudorandom bit sequence (PRBS) waveform in DDR mode at 3.3 V. This waveform was captured on DIO 0 at room temperature into high impedance.




Figure 2. Characteristic Eye Diagram (high impedance)

Figure 3 shows an eye diagram of a 400 Mbps PRBS waveform in DDR mode at 3.3 V. This waveform was captured on DIO 0 at room temperature into 50 Ω termination.




Figure 3. Characteristic Eye Diagram (50 Ω Termination)

Specification	Va	lue	Comments
Data position modes	Sample clock rising edge, Sam Delay from Sample clock risin	_	
Data delay banks	NI 6544/6545: 1 bank for all c NI 6547/6548: 3 banks Bank 0: DIO<03>, DIO<16 Bank 1: DIO<47>, DIO<20 Bank 2: DIO<815>, DIO<24	Multibank data delay is supported only in NI-HSDIO 1.7 and later.	
Generation data delay range (δ_G)	0.0 to 1.0 Sample clock period	Resolution is nonlinearly dependent	
$\begin{array}{c} \text{Generation} \\ \text{data delay} \\ \text{resolution } (\delta_G) \end{array}$	117 ps to 143 ps, nominal	on clock frequency and may be queried for using	
Generation	On Board Clock	NI-HSDIO.	
data delay frequency	All supported frequencies	Frequencies ≥ 20 MHz	




Figure 4. Characteristic Data Delay Accuracy

Specification	Value	Comments
Exported Sample clock offset (t _{CO})	0.0 ns or 1.65 ns (default)	Nominal; Software- selectable for DDC_CLK_ OUT.
Time delay from Sample clock (internal) to DDC connector (t _{SCDDC})	8.1 ns	Characteristic; Exported Sample clock offset = 0 ns

Generation Provided Setup and Hold Times

Exported Sample Clock Offset (t _{PCO})	$\begin{array}{c} \textbf{Minimum Provided Setup} \\ \textbf{Time } (\textbf{t}_{PSU}) \end{array}$	Minimum Provided Hold Time (t _{PH})
1.65 ns	tp – 2.15 ns	1.15 ns
0.0 ns	tp – 500 ps	–500 ps

Compare the setup and hold times from the datasheet of your device under test (DUT) to the values in the table above. The provided setup and hold times must be greater than the setup and hold times required for the DUT. If you require more setup time, configure your exported Sample clock mode to Inverted and/or delay your clock or data relative to the Sample clock.

Refer to Figure 5 for a diagram illustrating the relationship between the exported Sample clock mode and the provided setup and hold times.

Notes: This table assumes the data position is set to Sample clock rising edge and the noninverted Sample clock is exported to the DDC connector.

This table includes worst-case effects of channel-to-channel skew and intersymbol interference.




Figure 5. Generation Provided Setup and Hold Times Timing Diagram



Note Provided setup and hold times account for maximum channel-to-channel skew and jitter.




Figure 6. Generation Timing Diagram

Acquisition Timing (Data, STROBE, and PFI <0..3> Channels)

Specification		Value	2		Comments		
Channel-to- channel skew	±350 ps				Maximum skew across all data channels, PFI channels, and voltage levels when using the same data position or data delay bank.		
Maximum data rate per	NI 6544	SDR: 100 Mbps			Includes maximum data		
channel		Supported for all log	ic families.		channel-to-		
	NI 6545	SDR: 200 Mbps			channel skew and typical		
		Supported for all log	ic families.		crosstalk.		
	NI 6547	SDR: 100 Mbps			NI 6547/6548 devices		
		DDR: 200 Mbps	DDR: 200 Mbps				
		Supported for all logic families and selectable voltage levels.			acquires two samples per clock cycle		
	NI 6548	Logic Family	Logic Family SDR DDR				
		3.3V	200 Mbps	300 Mbps			
		2.5V		300 Mbps			
		1.8V		250 Mbps			
		1.5V		225 Mbps			
		1.2V		200 Mbps			
		Voltage Threshold	SDR	DDR			
		1.25 V to 1.65 V	200 Mbps	300 Mbps			
		0.90 V to 1.20 V		250 Mbps			
		0.75 V to 0.85 V		225 Mbps			
		0.60 V to 0.70 V		200 Mbps			

Specification	Value					Comments	
Setup and	Voltage	Hold T	ime (t _{hs})	Setup Ti	mes (t _{sus})	Characteris-	
Hold Times to STROBE	Threshold	< 20 MHz	≥ 20 MHz	< 20 MHz	≥ 20 MHz	tic includes maximum	
	1.25 V to 1.65 V	2.4 ns	900 ps	2.8 ns	1.15 ns	data channel-to- channel skew	
	0.90 V to 1.20 V		1.00 ns		1.20 ns	and uncertainty,	
	0.75 V to 0.85 V		1.10 ns		1.40 ns	but does not include	
	0.60 V to 0.70 V		1.25 ns		1.75 ns	- system crosstalk. Perfor- mance may vary with system crosstalk perfor- mance.	
Data position modes		k rising edge, Sample clock	Sample clock rising edge.	falling edge.	or	_	
Data delay	NI 6544/654	15 : 1 bank for	all channels a	and PFI lines		Multibank	
banks	NI 6547/6548 : 3 banks				data delay is supported		
	Bank 0: DIC	0<03>, DIO	<1619>, DIC	0<2831>, PF	T <03>	only in NI-HSDIO	
	Bank 1: DIC	0<47>, DIO	<2023>			1.7 and later.	
	Bank 2: DIC	0<815>, DIC	0<2427>				
Acquisition data delay range	0.0 to 1.0 Sample clock periods			Resolution is nonlinearly dependent on			
Acquisition data delay resolution	117 ps to 14	3 ps, nominal				clock frequency and may be queried for	
Acquisition	On Boar	d Clock	External	Clock and S	TROBE	by using	
data delay frequency	All sup		Freq	uencies ≥ 20	MHz	NI-HSDIO.	

Specification	Value	Comments
Setup time to sample clock (t _{susc})	900 ps	Nominal; does not include channel-to- channel skew, t _{DDCSC} , or t _{SCDDC} .
Hold time to sample clock (t _{HSC})	425 ps	
Time delay from DDC connector to internal sample clock	6.8 ns	Nominal.




Figure 7. Acquisition Timing Diagram Using STROBE as the Sample Clock




Figure 8. Acquisition Timing Diagram with Sample Clock Sources Other than STROBE

CLK IN (SMA Jack Connector)

Specification			Value			Comments
Direction	Input to dev	Input to device				_
Destinations	Reference Sample c	e clock—for the	he phase lock	loop (PLL)		_
Input coupling	AC					_
Input protection	±10 VDC					Nominal.
Input impedance	50 Ω (defau	lt) or 1 kΩ				Software- selectable; Nominal.
Minimum detectable pulse width	2 ns	2 ns			Nominal.	
Clock requirements	Clock must	Clock must be continuous and free-running.			_	
Voltage	Square Waves				_	
ranges	0.65 V _{pp} to 3	5.0 V _{pp}				
			Sine Waves			_
	Voltage range	0.65 V _{pp} to 5.0 V _{pp}	1.0 V _{pp} to 5.0 V _{pp}	1.3 V _{pp} to 5.0 V _{pp}	2.6 V _{pp} to 5.0 V _{pp}	
	Frequency range	20 MHz to 100 MHz	13 MHz to 100 MHz	10 MHz to 100 MHz	5 MHz to 100 MHz	Supported by NI 6544 and 6547 only.
		20 MHz to 200 MHz	13 MHz to 200 MHz	10 MHz to 200 MHz	5 MHz to 200 MHz	Supported by NI 6545 and 6548 only.

Specification	Value	Comments			
As Sample Clo	As Sample Clock				
Frequency range	NI 6544 and NI 6547: 20 kHz to 100 MHz NI 6545 and NI 6548: 20 kHz to 200 MHz	Nominal 3 dB cutoff point at 100 MHz when using 1 kΩ input impedance.			
Duty cycle range	f < 20 MHz: 25% to 75% $f \ge 20 \text{ MHz: } 40\% \text{ to } 60\%$	_			
As Reference	Clock				
Reference clock frequency range	5 MHz to 100 MHz (Integer multiples of 1 MHz)	_			
Reference clock frequency accuracy	± 0.1%	Required accuracy of the external Reference clock source.			
Reference clock duty cycle	25% to 75%	_			

STROBE (DDC Connector)

Specification	Value	Comments
Direction	Input to device	_
Destinations	Sample clock (acquisition only)	_
STROBE frequency range	NI 6544, NI 6547: 100 Hz to 100 MHz NI 6545, NI 6548: 100 Hz to 200 MHz	_
STROBE duty cycle range	40% to 60% for clock frequencies ≥ 20 MHz 25% to 75% for clock frequencies < 20 MHz Note: STROBE duty cycle is corrected to 50% at frequencies ≥ 20 MHz.	Duty cycle at the programmed threshold.

Specification	Value	Comments
Minimum detectable pulse width	2 ns	Nominal; required at acquisition voltage thresholds.
Voltage thresholds	Refer to the Acquisition Timing (Data, STROBE, and PFI <03> Channels) specifications in the Channel Specifications section.	_
Clock requirements	Clock must be continuous and free-running.	_
Input impedance	50 kΩ	Nominal.

CLK OUT (SMA Jack Connector)

Specification	Value	Comments
Direction	Output from device	_
Sources	Sample clock (excluding STROBE) Reference clock (PLL)	_
Output impedance	50 Ω	Nominal.
Electrical characteristics	Refer to the <i>Generation Channels (Data, DDC CLK OUT, and PFI <03>)</i> specifications in the <i>Channel Specifications</i> section.	_
Logic type	Matched with generation and acquisition sessions.	_

DDC CLK OUT (DDC Connector)

Specification	Value	Comments
Direction	Output from device	_
Sources	Sample clock (generation only)	STROBE and acquisition Sample clock cannot be routed to DDC CLK OUT.
Electrical characteristics	Refer to the <i>Generation Channels (Data, DDC CLK OUT, and PFI < 03>)</i> specifications in the <i>Channel Specifications</i> section.	_

Reference Clock (PLL)

Specification	Value	Comments
Reference clock sources	PXI_CLK100 (PXI Express backplane) CLK IN (SMA jack connector) None (internal oscillator locked to an internal reference)	Provides the reference frequency for the PLL.
Lock time	150 ms	Maximum, not including software latency.
Reference clock frequencies	5 MHz to 100 MHz (integer multiple of 1 MHz)	0.1% required accuracy.
Reference clock duty cycle range	25% to 75%	_
Reference clock destinations	CLK OUT (SMA jack connector)	_

Waveform Specifications

Memory and Scripting

Specification		Value		Comments
Memory architecture	Memory Core (SMC) instructions share only script instructions, ma	45/6547/6548 uses the Synchronization and tMC) technology in which waveforms and e onboard memory. Parameters such as number of s, maximum number of waveforms in memory, amples (S) available for waveform storage are defined.		Refer to the Onboard Memory section in the NI Digital Waveform Generator/ Analyzer Help for more information.
Onboard memory size (generation and acquisition)	1 Mbit/channel	8 Mbit/channel	64 Mbit/channel	Maximum limit for generation sessions assumes no scripting instructions.
Generation modes	Single-waveform mode : Generate a single waveform once, <i>n</i> times, or continuously.			_
	Scripted mode: Generate a single waveform once, <i>n</i> times, or continuously. Scripted mode: Generate a simple or complex sequence of waveforms. Use scripts to describe the waveforms to be generated, the order in which the waveforms are generated, how many times the waveforms are generated, and how the device responds to Script triggers.			

Specification		Value		Comments
Generation	Sample Rate			Sample rate
minimum waveform size in samples (S)	Configuration	200 MH (NI 6545/6 Only)	_	dependent. Increasing sample rate increases
	Single waveform	1 S	1 S	minimum
	Continuous waveform	128 S	64 S	waveform size requirement.
	Stepped sequence	128 S	64 S	For information
	Burst sequence	1056 S	512 S	on these configurations, refer to Common Scripting Use Cases in the NI Digital Waveform Generator/Analyzer Help.
Generation finite repeat count	1 to 16,777,216			
Generation	Data Width :	= 4	Data Width = 2	DDR mode
waveform quantum	1 sample		2 samples	sets data width to 2.

Specification	Va	lue	Comments
Generation waveform block size	Data width = 4 32 samples	Data width = 2 64 samples	_
(in physical memory)			
Acquisition minimum record size	1 S		Regardless of waveform size, NI-HSDIO allocates at least 640 bytes for a record.
Acquisition record quantum	1 S		_
Acquisition maximum number of records	2,147,483,647		Session should fetch fast enough so that unfetched data is not overwritten.
Acquisition number of pre-Reference trigger samples	0 up to full record		_
Acquisition number of post- Reference trigger samples	0 up to full record		

Triggers (Inputs to the NI 6544/6545/6547/6548)

Specification	Value	Comments
Trigger types	 Start trigger Pause trigger Script trigger <03> (generation sessions only) Reference trigger (acquisition sessions only) Advance trigger (acquisition sessions only) Stop Trigger (generation sessions only) 	_
Sources	 PFI 0 (SMA jack connector) PFI <13> (DDC connector) PXI_TRIG<07> (PXI Express backplane) Pattern match (acquisition sessions only) Software (user function call) Disabled (do not wait for a trigger) 	_
Trigger detection	 Start trigger (edge detection: rising or falling) Pause trigger (level detection: high or low) Script trigger <03> (edge detection: rising or falling; level detection: high or low) Reference trigger (edge detection: rising or falling) Advance trigger (edge detection: rising or falling) Stop Trigger (edge detection: rising or falling) 	_
Minimum required trigger pulse width	15 ns	
Destinations	 PFI 0 (SMA jack connectors) PFI <13> (DDC connector) PXI_TRIG<06> (PXI Express backplane) 	Each trigger can be routed to any destination except the Pause trigger. The Pause trigger cannot be exported.

Specification		Va	lue		Comments
Trigger rearm time	Start to Reference Trigger	Start to Advance Trigger	Advance to Advance Trigger	Reference to Reference Trigger	Maximum number of samples.
	150 s	220 s	220 s	220 s	
Delay from	Generatio	n Sessions	Acquisitio	n Sessions	Maximum;
Pause trigger to Pause state and Stop trigger to Done state	50 Sample cloo periods + 300 r		Synchronous v	vith the data	Use the Data Active event during generation to determine on a sample by sample basis when the device enters the Pause or Done states.
Delay from trigger to digital data output	3 Sample clock	x periods + 600 r	ns		Maximum; Start trigger and Script triggers.

Events (Generated from the NI 6544/6545/6547/6548)

Specification	Value	Comments
Event type	 Marker <02> (generation sessions only) Data Active event (generation sessions only) Ready for Start event Ready for Advance event (acquisition sessions only) End of Record event (acquisition sessions only) 	_
Destinations	 PFI 0 (SMA jack connectors) PFI <13> (DDC connector) PXI_TRIG<06> (PXI Express backplane) 	Each event can be routed to any destination, except the Data Active event. The Data Active event can only be routed to the PFI channels.
Marker time resolution (placement)	Markers can be placed at any sample when using SDR mode. Markers must be placed at an integer multiple of two samples when using DDR mode.	_

Miscellaneous

Specification	Value	Comments
Warm-up time	15 minutes	_
On Board Clock	On Board Clock characteristics (valid when PLL reference source is set to None)	
Frequency accuracy	±150 ppm	Typical, including temperature effects.
Aging	±5 ppm first year	Nominal.

Power

	Value		
Specification	Characteristic	Maximum	Comments
+3.3 VDC	1.75 A	1.77 A	Characteristic
+12 VDC	2.2 A	2.3 A	results are commensurate
Total power	32.2 W	33.5 W	with an average user application using all data channels into high impedance load. Maximum results include worst case data pattern.

Physical

Specification	Value	Comments
Dimensions	$21.6 \times 2.0 \times 13.0 \text{ cm}$	_
	Single 3U CompactPCI Express slot; PXI Express compatible	
Weight	18.3 oz (519 g)	_

I/O Panel Connectors

Label	Function(s)	Connector Type
CLK IN	External Sample clock, external Reference clock.	SMA jack
PFI 0	Events, triggers.	SMA jack
CLK OUT	External Sample clock, exported Reference clock.	SMA jack
Digital Data & Control (DDC)	Digital data channels, exported Sample clock, STROBE, events, triggers.	68pin VHDCI

Software

Specification	Value	Comments
Driver software	NI-HSDIO driver software 1.6 or later. NI-HSDIO allows you to configure and control the NI 6544/6545/6547/6548. NI-HSDIO provides application interfaces for many development environments. NI-HSDIO follows IVI application programming interface (API) guidelines. Hardware compare, per cycle tristate, and multibank data delay are supported only in NI-HSDIO 1.7 or later.	
Application software	NI-HSDIO provides programming interfaces for the following application development environments (ADEs): • National Instruments LabVIEW • National Instruments LabWindows™/CVI™ • Microsoft Visual C/C++	Refer to the NI-HSDIO Instrument Driver Readme for more information about supported ADE versions.
Test panel	National Instruments Measurement & Automation Explorer (MAX) provides test panels with basic acquisition and generation functionality for the NI 6544/6545/6547/6548. MAX is included on the NI-HSDIO driver CD.	_

Environment



Note To ensure that the NI 6544/6545/6547/6548 cools effectively, follow the guidelines in the *Maintain Forced Air Cooling Note to Users* included with the NI 6544/6545/6547/6548. The NI 6544/6545/6547/6548 is intended for indoor use only.

Specification	Value	Comments
Operating temperature	0 to +55 °C in all NI PXI Express and hybrid NI PXI Express chassis.	_
Storage temperature	−20 to +70 °C	
Operating relative humidity	10% to 90% relative humidity, noncondensing (Meets IEC 60068-2-56.)	
Storage relative humidity	5% to 95% relative humidity, noncondensing (Meets IEC 60068-2-56.)	
Operating shock	30 g, half-sine, 11 ms pulse (Meets IEC 60068-2-27. Test profile developed in accordance with MIL-PRF-28800F.)	
Storage shock	50 g, half-sine, 11 ms pulse (Meets IEC 60068-2-27. Test profile developed in accordance with MIL-PRF-28800F.)	_
Operating vibration	5 Hz to 500 Hz, 0.31 g _{rms} (Meets IEC 60068-2-64.)	_
Storage vibration	5 Hz to 500 Hz, 2.46 g _{rms} (Meets IEC 60068-2-64. Test profile exceeds requirements of MIL-PRF-28800F, Class B.)	
Altitude	0 m to 2,000 m above sea level (at 25° C ambient temperature)	_
Pollution Degree	2	_

Safety, Electromagnetic Compatibility, and CE Compliance

Specification	Value	Comments		
Safety	The NI 6544/6545/6547/6548 meets the requirements of the following standards of safety for electrical equipment for measurement, control, and laboratory use: • IEC 61010-1, EN 61010-1 • UL 61010-1, CSA 61010-1	For UL and other safety certifications, refer to the product label or visit ni.com/certification, search by model number or product line, and click the appropriate link in the Certification column.		
Electromagnetic Compatibility	The NI 6544/6545/6547/6548 meets the requirements of the following EMC standards for electrical equipment for measurement, control, and laboratory use: EN 61326-1 (IEC 61326-1): Class A emissions, Basic immunity EN 55011 (CISPR 11): Group 1, Class A emissions AS/NZS CISPR 11: Group 1, Class A emissions FCC 47 CFR Part 15B: Class A emissions ICES-001: Class A emissions For the standards applied to assess the EMC of this product, refer to the <i>Online Product Certification</i> section below.	To meet EMC compliance the following cautions apply.		
Note : SHC68-C68-D4 or SHC68-C68-D2 shielded cable and provided cable ferrites must be used when operating the NI 6544/6545/6547/6548.				
Note: EMI filler panels (NI P/N 778700-01) must be installed in all empty slots of the NI 6544/6545/6547/6548.				
CE Compliance	This product meets the essential requirements of applicable European Directives, as amended for CE marking, as follows:	_		
	2006/95/EC; Low-Voltage Directive (safety) 2004/108/EC; Electromagnetic Compatibility Directive (EMC)			

Online Product Certification	Refer to the product Declaration of Conformity (DoC) for additional regulatory compliance information. To obtain product certifications and the DoC for this product, visit ni.com/certification, search by model number or product line, and click the appropriate link in the Certification column.	
Environmental Management	NI is committed to designing and manufacturing products in an environmentally responsible manner. NI recognizes that eliminating certain hazardous substances from our products is beneficial to the environment and to NI customers.	_
	For additional environmental information, refer to the NI and the Environment Web page at ni.com/environment. This page contains the environmental regulations and directives with which NI complies, as well as other environmental information not included in this document.	
Waste Electrical and Electronic Equipment (WEEE)	EU Customers: At the end of the product life cycle, all products <i>must</i> be sent to a WEEE recycling center. For more information about WEEE recycling centers, National Instruments WEEE initiatives, and compliance with WEEE Directive 2002/96/EC on Waste and Electronic Equipment, visit ni.com/environment/weee.	

电子信息产品污染控制管理办法 (中国 RoHS)



中国客户 National Instruments 符合中国电子信息产品中限制使用某些有害物质指令 (RoHS)。 关于 National Instruments 中国 RoHS 合规性信息,请登录 ni.com/environment/rohs_china。 (For information about China RoHS compliance, go to ni.com/environment/rohs_china.)

CVI LabVIEW National Instruments NL ni com the National Instruments corporate logo, and the Eagle logo are trademarks of National Instruments
CVI, LabVIEW, National Instruments, NI, ni.com, the National Instruments corporate logo, and the Eagle logo are trademarks of National Instruments Corporation. Refer to the <i>Trademark</i> Information at ni.com/trademarks for other National Instruments trademarks. The mark LabWindows is used under a license from Microsoft Corporation. Windows is a registered trademark of Microsoft Corporation in the United States and other countries. Other product and company names mentioned herein are trademarks or trade names of their respective companies. For patents covering National Instruments products/technology, refer to the appropriate location: Help*Patents in your software, the patents.txt file on your media, or the National Instruments Patent Notice at ni.com/patents.

NI PXIe-6544/6545/ 6547/6548 仕様

100/200 MHz デジタル波形発生器 / アナライザ

このドキュメントには、NI PXIe-6544 (NI 6544)、NI PXIe-6545 (NI 6545)、NI PXIe-6547 (NI 6547)、および NI PXIe-6548 (NI 6548) の仕様が記載されています。

「最大」および「最小」仕様は、特定の動作状態で超過しないことが保証 された値で、明記されていない限り温度と不確定要素による影響も含まれ ます。

「標準」仕様は、特定の動作状態における大部分(3σ)のユニットを示す 保証されない値で、明記されていない限り温度と不確定要素による影響も 含まれます。

「特性」仕様は、常温下で動作する標準ユニットの保証されない値です。

「公称」仕様は、製品の使用および製品の予測性能に関する保証されない 値です。

すべての仕様は、特に記載がない限り標準値です。これらの仕様値は、 動作温度範囲内でのみ有効です。仕様は事前の通知なしに変更されること があります。最新の NI 6544/6545/6547/6548 の仕様については、 ni.com/manuals をご覧ください。NI 6544/6545/6547/6548 の信号の機 能説明とコネクタピン配列を含む『NI デジタル波形発生器 / アナライザ スタートアップガイド』などの NI 6544/6545/6547/6548 ドキュメント にアクセスするには、スタート→プログラム→ National Instruments → NI-HSDIO →ドキュメントを参照してください。



面總

NI 6544/6545/6547/6548 を長時間使用すると、安全取り扱い温度を超え、 火傷をする恐れがあります。シャーシから取り外す前に、NI 6544/6545/ 6547/6548 を冷却してください。



メモ

すべての値は、1 m ケーブル (SHC68-C68-D4 を推奨) を使用して取得された ものです。指定より長いケーブルを使用した場合、性能仕様は保証されません。



チャ	,ンネル仕様	3
	生成チャンネル(データ、DDC CLK OUT、および PFI <03>)	4
	集録チャンネル(データ、STROBE、および PFI <03>)	6
タイ	′ミング仕様	
	サンプルクロック	
	生成タイミング(データ、DDC CLK OUT、および PFI<03>	
	チャンネル)	10
	・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
	集録タイミング(データ、STROBE、および PFI<03>	-
	チャンネル)	16
	CLK IN (SMA ジャックコネクタ)	
	STROBE (DDC コネクタ)	
	CLK OUT (SMA ジャックコネクタ)	
	DDC CLK OUT (DDC コネクタ)	
	基準クロック (PLL)	
皮肝	- 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1	
,,,,,,	メモリおよびスクリプト	24
	トリガ(NI 6544/6545/6547/6548 への入力)	
	イベント(NI 6544/6545/6547/6548 から生成)	
	その他	
	電源	
	物理特性	
	/O パネルコネクタ	
	ソフトウェア	
	環境仕様	
	安全性、電磁両立性、CE 準拠	

チャンネル仕様

仕様	•	it .	コメント
データチャン	NI 6544/6545	NI 6547/6548	データレート
ネル数	32 シングルデータレート (SDR) チャンネル	32 シングルデータレート (SDR) チャンネル または 16 ダブルデータレート (DDR) チャンネル (1 方向 につき) または 24 チャンネル (拡張データ モード用に構成された場子のモードはハードウェイス テート操作に使用されます。 メモ: 生成セッションは、それぞれ 個別に下位データチャンネル (<015>) または上位データ チャンネル (<1631>) を DDR 操作用に構成すること が可能です。	乗卜SD可 Sンクり下をデさ Dンクり下エタま数ウR Rプのまが使ーれ Rプのおがッがすはェまに。 でル立たり用タま でル立よりジ測。ソでは択 、口上立ッて測。 はりちびので定ソでは択 、ロ上立ッて測。 はり上立両デさフ が サッがちジ 定 サッがち 一れフ
データチャン ネルの出入力 方向制御	各チャンネル、各操作	各チャンネル、各サイクル	各サイクル方 向制御は、拡 張データモー ドの場合にサ ポートされま す。
トライステー トまでの時間 († _{PZ})	6.2 ns		公称、2 kΩ お よび 15 pF 負 荷。
PFI(プログラ ム可能関数イ ンタフェース) チャンネル数	4		詳細について は、「波形仕 様」のセク ションを参照 してください。

仕様	値	コメント
PFI チャンネル の出入力方向 制御	各チャンネルごと	_
クロック端子 数	2 入力、 2 出力	詳細について は、「タイミン グ仕様」のセ クションを参 照してくださ い。

生成チャンネル(データ、DDC CLK OUT、および PFI <0..3>)

仕様	値	コメント		
生成信号タイプ	シングルエンド	_		
プログラムで 設定可能な生 成電圧レベル の数	1 HIGH 電圧レベル(V _{OH}) LOW 生成電圧レベル(V _{OL})は常 メモ : 生成セッションと集録セッシ 能な電圧リソースを共有します。 同 い値を HIGH 生成電圧レベル設定の ます。	NI 6547/ 6548 のみ (すべての データ、 PFI、および クロッネル チャンネル		
生成電圧レンジ	1.2 V ~ 3.3 V	に対して)。		
生成電圧分解 能	100 mV			
DC 生成電圧	標準	1 MΩ 負荷、		
確度	±35 mV	±200 mV	システムク ロストーク は除く	

仕様			値			コメント
生成ロジック ファミリ	生成セッション	1.2 V、1.5 V、1.8 V、2.5 V、3.3 V ロジックファミリ 生成セッションと集録セッションは、共通の電圧リソースを共 有します。同時操作では、同じロジックファミリに設定されてい る必要があります。				
生成電圧のレ	ロジック	LOW T	圧レベル	HIGH %	圧レベル	およびクロックチャ
ベル	ファミリ	公称	最大	最小	標準	ンネルに対 して)。
	1.2V (V _{OH} = 1.2 V)	0.0 V	0.2 V	1 V	1.2 V	公称値の標 準確度は、
	1.5V (V _{OH} = 1.5 V)	0.0 V	0.2 V	1.3 V	1.5 V	1 MΩ 負荷 で ±35 mV です。
	1.8V (V _{OH} = 1.8 V)	0.0 V	0.2 V	1.6 V	1.8 V	システムクロストーク
	2.5V (V _{OH} = 2.5 V)	0.0 V	0.2 V	2.3 V	2.5 V	は除く。
	3.3 V (V _{OH} = 3.3 V)	0.0 V	0.2 V	3.1 V	3.3 V	
出カインピー ダンス	50 Ω					公称。
最大許容 DC	ロジック	ファミリ		最大許容 DC	公称。	
出力電流 (チャンネル	1.	.2V		±12 mA]
あたり)	1.	.5V		±15 m.	A	
	1.	.8V		±18 m.	A	
	2.	.5V		±25 m.	A	
	3.	.3V		±33 m.	A	
データチャン ネル駆動有効 / 無効制御	各チャンネルご	٤				ソフトウェ アで選択可 能。
チャンネル電 源投入時の状態	ドライバ無効、50 kΩ 公称入力インピーダンス					_
出力保護	デバイスは、0 · 性があります。	~5Vの電圧	 王間であ∤	いば短絡に対して	無限の耐久	_

5

集録チャンネル(データ、STROBE、および PFI <0..3>)

仕様	値						コメント
集録信号タイプ	シングルエンド	シングルエンド					_
プログラム可 能な集録しき い値数	メモ :生成セッション 可能な電圧リソース・	1 電圧しきい値($V_{IH} = V_{IL}$) メモ : 生成セッションと集録セッションは、共通のプログラム 可能な電圧リソースを共有します。同時操作を行うには、生成 電圧 HIGH レベルを集録電圧しきい値の 2 倍に設定する必要が あります。					NI 6547/ 6548 のみ (すべての データ、PFI、 およびクロッ クチャンネル
集録電圧しき い値範囲	0.6 V ~ 1.65 V						に対して)。
集録電圧しき い値分解能	50 mV						
DC 集録電圧	標準				最大		システムクロ
しきい値確度	±150 m	±150 mV ±30%					ストークは除 く。
集録ロジック ファミリ	1.2 V、1.5 V、1.8 V、 メモ :生成セッション スを共有します。同時 されている必要があ	ンと集録セッ 寺操作では、	ッション	ノは、	共通の電点		すべてのデバ イス(すべて のデータ、 PFI、および クロックチャ
集録電圧しき い値			きい値)W			きい値 GH	ンネルに対し て)。
	ロジックファミリ	最小	標準	ì	標準	最大	システムクロ ストークは除
	1.2V (V _{IH} , V _{IL} = 0.60 V)	420 mV	450 n	٦V	750 mV	780 mV	く。 く。
	1.5V (V _{IH} , V _{IL} = 0.75 V)	525 mV	600 n	٦V	900 mV	975 mV	
	1.8V (V _{IH} , V _{IL} = 0.90 V)	630 mV	750 n	٦V	1.05 V	1.17 V	
					1.40 V	1.625 V	
	3.3 V (V _{IH} , V _{IL} = 1.65 V)	1.155 V	1.50	V	1.80 V	2.145 V	

仕様	値	コメント
入力インピー ダンス	高インピーダンス(50 kΩ)	公称。
入力保護	-1 V ~ 5 V	内部ダイオー ドクランプ は、-0.5 V ~ 3.5 V の範囲 外では導電す る場合があり ます。

タイミング仕様

サンプルクロック

仕様	値	コメント
サンプルク ロックソース	 オンボードクロック(32 ビット DDS 搭載の内部 800 MHz VCO) CLK IN (SMA ジャックコネクタ) STROBE (Digital Data & Control (DDC) コネクタ、 集録のみ) 	_
オンボードク ロック周波数 範囲	NI 6544、 NI 6547: 100 Hz ~ 100 MHz NI 6545、 NI 6548: 100 Hz ~ 200 MHz	
オンボードク ロック周波数 分解能	0.2 Hz (最大) メモ : サンプルクロック周波数により異なります。	NI-HSDIO でプログラムされた周波数値をクエリすることができます。
オンボードク ロック周波数 確度	±150 ppm + 5 ppm/ 年	より高性能な 外部基準ク ロックを使用 することで確 度がありま す。

仕様	fi	t	コメント
CLK IN 周波 数範囲	NI 6544、NI 6547: 20 kHz ~ 1 NI 6545、NI 6548: 20 kHz ~ 2	波形タイプに よる制限につ いては、 「CLK IN(SMA ジャックコネ クタ)」のセク ションを参照 してください。	
STROBE 周波 数範囲	NI 6544. NI 6547: 100 Hz ~ 1 NI 6545. NI 6548: 100 Hz ~ 2	「STROBE (DDC コネク タ)」のセク ションを参照 してください。	
サンプルク ロック相対遅 延の調整範囲	0.0 ~ 1.0 サンプルクロック周期 0.0 ns ~ 5.0 ns(生成セッショ		遅延または位 相調整をオン ボードクロッ
サンプルク ロック相対遅 延の調整分解 能	0.5 ps	クに適用して 複数のデバイ スを同期する ことができま す。	
エクスポート したサンプル クロックの出 力先	1. DDC CLK OUT (DDC コネ 2. CLK OUT (SMA ジャックコ	STROBE 以外の ソースとなる 内部サンプル クロックをエ クスポート可 能です。	
エクスポート したサンプル クロックの遅 延範囲	0.0 ~ 1.0 サンプルクロック周期	分解能は、非 線形的にク ロック周波数 に依存し、	
エクスポート したサンプル クロックの遅 延分解能 (δ _C)	117 ps ~ 143 ps、公称	NI-HSDIO でク エリすること ができます。	
エクスポート	オンボードクロック		
したサンプル クロックの遅 延周波数	サポートされているすべての 周波数		
エクスポート	周期ジッタ	サイクル間ジッタ	特性、オン
したサンプル クロックジッ タ	24 ps _{rms}	43 ps _{rms}	━━ ボードクロッ クを使用




図1 特性周期ジッタ (RMS) と周波数

仕様	値					コメント
エクスポート		DDC クロ			コック出力 SMA クロック出力	
したサンプル クロック	ロジックファミリ	最小	最大	最小	最大	レート (200 MHz)
デューティー サイクル	1.2V	37%	50%	30%	46%	時の NI 6545/
9101	1.5V	41%	53%	36%	48%	6548。
	1.8V	42%	55%	39%	51%	システムクロ
	2.5V	45%	57%	41%	54%	トストークの影 響は除く。
	3.3V	48%	58%	43%	55%	

生成タイミング(データ、DDC CLK OUT、および PFI<0..3>チャンネル)

仕様		値			コメント
データチャン ネル間ス キュー	±300 ps		同じまででは、 ではがしたべきでは、 を使の、一のでではがしたが、 のででである。 のが、 ではがしたべきでは、 では、 では、 では、 では、 では、 では、 では、 では、 では、		
最大データ レート / チャ	NI 6544	SDR: 100 Mbps すべてのロジックフ	ァミリ でサポー	- k	最大データ チャンネル間
ンネル	NI 6545	SDR: 200 Mbps		Ι ο	スキューおよ び標準クロス
	141 0040	すべてのロジックフ	ァミリでサポー	- ト 。	トークを含む。
	NI 6547	SDR: 100 Mbps			NI 6547/6548 デバイスは、
		DDR: 200 Mbps			DDR モードで
		すべてのロジックフ 圧レベルでサポート。	各クロックサ イクルにつき 2 つのサンプル		
	NI 6548	ロジックファミリ	SDR	DDR	を生成します。
		3.3V	200 Mbps	400 Mbps	
		2.5V		400 Mbps	
		1.8V		375 Mbps	
		1.5V		350 Mbps	
		1.2V			
		電圧レベル			
		2.5 V ~ 3.3 V 200 Mbps 400 Mbps			
		1.8 V ~ 2.4 V 375 Mbps			
		1.5 V ~ 1.7 V		350 Mbps	
		1.2 V ~ 1.4 V		300 Mbps	

図 2 は、3.3 V 時、DDR モードにおける 400 Mbps の擬似乱数ビットシーケンス (PRBS) 波形のアイダイアグラムを示します。この波形は、常温、および高インピーダンス終端時に DIO 0 でキャプチャされたものです。




図2 特性アイダイアグラム(高インピーダンス)

図 3 は、3.3 V 時 DDR モードにおける 400 Mbps の PRBS 波形のアイダイアグラムを示します。この波形は、常温および 50Ω 終端時に DIO 0 でキャプチャされたものです。




図3 特性アイダイアグラム (50 Ω 終端)

仕様	fi	İ	コメント
データ位置 モード	サンプルクロック立ち上がりェ 下がりエッジ、またはサンプル らの遅延	-	
データ遅延バ ンク	NI 6544/6545: 1 バンク(すべ インに対応) NI 6547/6548: 3 バンク	マルチバンク データ遅延は、 NI-HSDIO 1.7	
	バンク 0: DIO<03>、DIO<16 PFI <03>	以降でのみサ ポートされて います。	
	バンク 1: DIO<47>、DIO<20		
	バンク 2: DIO<815>、DIO<2		
生成データ遅 延範囲(δ _G)	0.0 ~ 1.0 サンプルクロック周期	分解能は、非線形的にク	
生成データ遅 延分解能(δ _G)	117 ps ~ 143 ps、公称	│ ロック周波数 │ に依存し、 │ NI-HSDIO でク	
生成データ遅	オンボードクロック	エリすること	
延周波数	サポートされているすべての 周波数	周波数 ≥ 20 MHz	ができます。




図4 特性データ遅延確度

仕様	値	コメント
エクスポートし たサンプルク ロックオフセッ ト(t _{CO})	0.0 ns または 1.65 ns(デフォルト)	公称、 DDC_CLK_O UT にはソフト ウェアで選択 可能。
サンプルクロッ ク(内部)から DDC コネクタ までの時間遅延 (t _{SCDDC})	8.1 ns	特性、エクス ポートしたサ ンプルクロッ クオフセット= 0 ns

所定の生成セットアップおよびホールド時間

エクスポートしたサンプル クロックオフセット(t _{PCO})	所定の最小セットアップ時間 (t _{PSU})	所定の最小ホールド時間 (t _{PH})
1.65 ns	tp – 2.15 ns	1.15 ns
0.0 ns	tp – 500 ps	-500 ps

検査対象デバイス (DUT) のデータシートから取得したセットアップおよびホールド時間と上記の表の値を比較してください。所定のセットアップおよびホールド時間は、DUT に必要なセットアップおよびホールド時間より大きい必要があります。より長いセットアップ時間が必要な場合は、エクスポートしたサンプルクロックモードを反転するか、またはクロックもしくはデータをサンプルクロックに対して遅らせます。

エクスポートされたサンプルクロックモードおよび提供されたセットアップおよびホールド時間 の関係を示すダイアグラムについては、図 5 を参照してください。

メモ: この表は、データ位置がサンプルクロックの立ち上がりエッジに設定され、非反転サンプルクロックが DDC コネクタへエクスポートされていることを前提としています。

この表には、チャンネル間スキューおよびシンボル間の混信の最悪なケースの影響が含まれています。




図5 所定の生成セットアップおよびホールド時間のタイミング図



メモ 提供されるセットアップおよびホールド時間には最大チャンネル間スキューおよびジッタを含みます。




図6 生成タイミング図

集録タイミング(データ、STROBE、および PFI<0..3> チャンネル)

仕様		値			コメント	
チャンネル間 スキュー	±350 ps				同じだはアータ位 置ま延延用したベラークを使の、一クでのデール、カー、アー、アー、アー、アー、アー、アー、アー、アー、アー、アー、アー、アー、アー	
最大データ レート /	NI 6544	SDR: 100 Mbps	最大データ チャンネル間			
チャンネル	NI 6545	すべてのロジックフ	アミリじリホー	- P°	スキューおよ	
	INI 0545	SDR: 200 Mbps すべてのロジックフ	ァミリで サ ポー	. k	び標準クロス トークを含む。	
	NI 6547	SDR: 100 Mbps	7 - 7 - 7 - 7	1.0	NI 6547/6548	
	141 0547	DDR: 200 Mbps			デバイスは、 DDR モードで	
		すべてのロジックフ	すべてのロジックファミリおよび選択可能な電			
		圧レベルでサポート。		I	イクルにつき 2 つのサンプル	
	NI 6548	ロジックファミリ	SDR	DDR	を集録します。	
		3.3V	200 Mbps	300 Mbps		
		2.5V		300 Mbps		
		1.8V		250 Mbps		
		1.5V		225 Mbps		
		1.2V		200 Mbps		
		電圧しきい値	SDR	DDR		
		1.25 V ~ 1.65 V	200 Mbps	300 Mbps		
		0.90 V ~ 1.20 V		250 Mbps		
		0.75 V ~ 0.85 V		225 Mbps		
		0.60 V ~ 0.70 V		200 Mbps		

仕様	値				コメント			
STROBE への セットアップ	電圧	ホールド	時間(t _{hs})		'ップ時間 _{sus})	特性には、最大データチャ		
およびホール ド時間	しきい値	< 20 MHz	≥ 20 MHz	< 20 MHz	≥ 20 MHz	ンネル間ス 」キューおよび		
	1.25 V ~ 1.65 V	2.4 ns	900 ps	2.8 ns	1.15 ns	不確定性が含 まれますが、 システムクロ		
	0.90 V ~ 1.20 V		1.00 ns		1.20 ns	ストークは含 まれません。		
	0.75 V ~ 0.85 V		1.10 ns		1.40 ns	性能は、シス テムクロス トークに影響		
	0.60 V ~ 0.70 V		1.25 ns		1.75 ns	される場合が あります。		
データ位置 モード	サンプルクロック立ち上がりエッジ、サンプルクロック立ち下 がりエッジ、またはサンプルクロック立ち上がりエッジからの 遅延。				_			
データ遅延バ ンク	NI 6544/654 に対応)	45 : 1 バンク	(すべてのチャ	ッンネルおよて	ドPFI ライン	マルチバンク データ遅延		
	NI 6547/6548: 3 バンク					は、 NI-HSDIO 1.7		
	バンク 0: DIO<03>、DIO<1619>、DIO<2831>、PFI <03>					以降でのみサ		
		O<47>、DIO				ポートされて います。		
	バンク 2: DI	O<815>、D	10<2427>			V . 6. 9 .		
集録データ遅 延範囲	0.0 ~ 1.0 サンプルクロック周期				分解能は、非線形的にク			
集録データ遅 延分解能	117 ps ~ 14	3 ps、公称				│ ロック周波数 │ に依存し、 │ NI-HSDIO で		
集録データ遅	オンボー	ドクロック	外部クロ	ロックおよび	STROBE	クエリするこ とができま		
延周波数	サポートさ すべて <i>0</i>		居	引波数 ≥ 20 M	Hz	す。		

仕様	値	コメント
サンプルク ロックからの セットアップ 時間(t _{susc})	900 ps	公称、チャン ネル間ス キュー、 †DDCSC、また
サンプルク ロックまでの ホールド時間 (t _{HSC})	425 ps	は† _{SCDDC} は 除く。
DDC コネク タから内部サ ンプルクロッ クまでの時間 遅延	6.8 ns	公称。




図7 STROBE をサンプルクロックとして使用する集録タイミング図




図8 STROBE 以外のサンプルクロックソースを使用する集録タイミング図

CLK IN (SMA ジャックコネクタ)

仕様			値			コメント
方向	入力からデ	入力からデバイス				_
出力先	1. 基準クロ 2. サンプル	コック ―PLL(位 レクロック	位相ロックルー	-プ)用		
入力カプリン グ	AC					_
入力保護	±10 VDC					公称。
入力インピー ダンス	50 Ω(デフ	/ォルト) またに	‡ 1 kΩ			ソフトウェ アで選択可 能(公称)。
検出可能な最 小パルス幅	2 ns					公称。
クロック要件	クロックは	連続および自走	€であること。			_
電圧レンジ	方形波					_
	$0.65\mathrm{V_{pp}}\sim5.0\mathrm{V_{pp}}$					
			正弦波			_
	電圧レン ジ	$0.65\mathrm{V_{pp}}\sim$ $5.0\mathrm{V_{pp}}$	$1.0 V_{pp} \sim 5.0 V_{pp}$	$1.3 V_{pp} \sim 5.0 V_{pp}$	$2.6 V_{pp} \sim 5.0 V_{pp}$	
	周波数範囲	NI 6544 お よび 6547 のみでサ ポート。				
		20 MHz ~ 200 MHz	13 MHz ~ 200 MHz	10 MHz ~ 200 MHz	5 MHz ~ 200 MHz	NI 6545 お よび 6548 のみでサ ポート。

仕様	値	コメント			
	サンプルクロックの場合				
周波数範囲	NI 6544 および NI 6547: 20 kHz ~ 100 MHz NI 6545 および NI 6548: 20 kHz ~ 200 MHz	1 kΩ 入力 インピーダ ンス使用 時、100 MHz での公称 3 dB カポイ ント			
デューティー サイクルレン ジ		_			
	基準クロックの場合				
基準クロック の周波数範囲	5 MHz ~ 100 MHz(1 MHz の整数倍)	_			
基準クロック 周波数確度	± 0.1%	外部基準ク ロックソー スの確度要 件			
基準クロック のデュー ティーサイク ル	25 ~ 75%	_			

STROBE (DDC コネクタ)

仕様	値	コメント
方向	入力からデバイス	_
出力先	サンプルクロック(集録のみ)	_
STROBE 周波 数範囲	NI 6544、 NI 6547: 100 Hz ~ 100 MHz NI 6545、 NI 6548: 100 Hz ~ 200 MHz	_
STROBE デューティー サイクルレン ジ	40% ~ 60%(クロック周波数 ≥ 20 MHz) 25% ~ 75%(クロック周波数 < 20 MHz) メモ : STROBE デューティーサイクルは周波数 ≥ 20 MHz で 50% に補正されます。	プログラムさ れたしきい値 でのデュー ティーサイク ル
検出可能な最 小パルス幅	2 ns	公称、集録電 圧しきい値で 必要。

仕様	値	コメント
電圧しきい値	「チャンネル仕様」セクションの「集録タイミング(データ、STROBE、および PFI<03> チャンネル)」仕様を参照してください。	_
クロック要件	クロックは連続および自走であること。	_
入力インピー ダンス	50 kΩ	公称。

CLK OUT (SMA ジャックコネクタ)

仕様	値	コメント
方向	デバイスから出力	_
ソース	1. サンプルクロック(STROBE を除く) 2. 基準クロック(PLL)	_
出力インピー ダンス	50 Ω	公称。
電気特性	「チャンネル仕様」セクションの「生成チャンネル(データ、 DDC CLK OUT、および PFI <03>)」仕様を参照してください。	_
論理タイプ	生成および集録セッションと一致。	_

DDC CLK OUT (DDC コネクタ)

仕様	値	コメント
方向	デバイスから出力	_
ソース	サンプルクロック(生成のみ)	STROBE およ び集録サンプ ルクロックは DDC CLK OUT に経路設定で きません。
電気特性	「チャンネル仕様」セクションの「生成チャンネル(データ、 DDC CLK OUT、および PFI <03>)」仕様を参照してください。	_

基準クロック(PLL)

仕様	値	コメント
基準クロック ソース	 PXI_CLK100 (PXI Express バックプレーン) CLK IN (SMA ジャックコネクタ) なし(内部発振器を内部基準にロック) 	PLL に基準周波 数を提供。
ロック時間	150 ms	最大、ソフト ウェアレイテ ンシは除く。
基準クロック 周波数	5 MHz ~ 100 MHz(1 MHz の整数倍)	0.1% 確度要 件。
基準クロック のデュー ティーサイク ルレンジ	25% ~ 75%	_
基準クロック 周波数の出力 先	CLK OUT(SMA ジャックコネクタ)	_

メモリおよびスクリプト

仕様		値		コメント
メモリアーキ テクチャ	NI 6544/6545/6547/6548 は、波形と命令がオンボードメモリを 共有する SMC(Synchronization and Memory Core)テクノ ロジを使用しています。スクリプト命令数、メモリ内の最大波形 数、および波形ストレージで使用できるサンプル数などのパラ メータは、柔軟性がありユーザ定義が可能です。		詳細に『NI でジタル波 形子ナプ』の 「オンボーセ クシ照し がさい。	
オンボードメ モリサイズ (生成および 集録)	1 Mbit/ チャンネル	8 Mbit/ チャンネル	64 Mbit/ チャンネ ル	生 生 大 ま ま ま ま り り の の し し が に し の に し の に し の に し の に し の に し の に し の に し に し に し に に し に に し に に に し に に に に に に に し に に に し に に に し に に に に に に に に に に に に に
生成モード	単一波形モード : 単一の波形を 1 回、 n 回、または連続して生成します。		_	
	成します。スクリプト	・ンプルまたは複雑な波 、を使用して、生成する 皮形数、およびスクリフ るかを示します。	波形、波形が生成さ	

仕様		値		コメント
サンプル中の		•	サンプルレート	サンプル
生成最小波形 サイズ(S)	構成	200 MHz (NI 6545/6 のみ)		レートに依存。サンプルレートを上げると最
	単一波形	18	1 S	
	連続波形	128 S	64 S	増加します。
	ステップシーケンス	128 S	64 S	これらの構成の詳細に していては、
	バーストシーケンス	1056 S	512 S	INI デジタル デジ発生器 / デルル アマル般 アマル般 リカー なの 使 明 しん を が さん ください。
有限生成繰り 返し回数	1 ~ 16,777,216			_
生成波形量	データ幅 = 4	4	データ幅 = 2	DDR モード
	1 サンプル		2 サンプル	はデータ幅 を 2 に設定 します。

仕様	1	<u>i</u>	コメント
生成波形ブ	データ幅 = 4	データ幅 = 2	_
ロックサイズ (物理メモリ 中)	32 サンプル	64 サンプル	
集録最小レ コードサイズ	1 S		波形サイズ に関係なく、 NI-HSDIO は最低 640 バイトをレ コードに割 り当てます。
集録レコード 量	1 S		_
最大集録レコード数	2,147,483,647		セはチながれに速フ行あッ、さい上な、さェうりシフれデ書い十でッ必まョェてーきよ分・チ要すンッいタさうな・をが。
基準トリガの プレトリガサ ンプル集録数	0~最大レコード		_
基準トリガの ポストトリガ サンプル集録 数	0~最大レコード		_

トリガ(NI 6544/6545/6547/6548 への入力)

仕様	値	コメント
トリガタイプ	 開始トリガ 一時停止トリガ スクリプトトリガ <03> (生成セッションのみ) 基準トリガ (集録セッションのみ) アドバンストリガ (集録セッションのみ) 停止トリガ (生成セッションのみ) 	_
ソース	 PFI 0 (SMA ジャックコネクタ) PFI < 13> (DDC コネクタ) PXI_TRIG<07> (PXI Express バックプレーン) パターンマッチ (集録セッションのみ) ソフトウェア (ユーザによる関数呼び出し) 無効 (トリガ待機なし) 	_
トリガ検出	 開始トリガ (エッジ検出:立ち上がりまたは立ち下がり) 一時停止トリガ (レベル検出: HIGH もしくは LOW) スクリプトトリガ <03> (エッジ検出:立ち上がりまたは立ち下がり、レベル検出: HIGH もしくは LOW) 基準トリガ (エッジ検出:立ち上がりまたは立ち下がり) アドバンストリガ (エッジ検出:立ち上がりまたは立ち下がり) 停止トリガ (エッジ検出:立ち上がりまたは立ち下がり) 	
必要最小トリ ガパルス幅	15 ns	_
出力先	1. PFI 0 (SMA ジャックコネクタ) 2. PFI < 13> (DDC コネクタ) 3. PXI_TRIG<06> (PXI Express バックプレーン)	各トリガは、 一時以上 の出力 の出力 を設 し い は で す。 し ガ は で は に が よ た に 修 を で は の は た に り た に り た に り た に り た に り た し り し り た し り し り た し り た し り た り た

仕様	値			コメント	
トリガリアー ム時間	開始〜基準 トリガ	開始〜アド バンストリ ガ	アドバンス ~アドバン ストリガ	基準~基準 トリガ	最大サンプル 数。
	150 s	220 s	220 s	220 s	
一時停止トリ	生成七:	ッション	集録セ	ッション	最大。生成操
ガから一時停止状態、および停止トリガから完了状態までの遅延	50 サンプルク 300 ns	- ロック周期 +	データに同期		作アインでは、アインでは、アインでは、アインでは、とがいいでは、アインでは、アインでは、アインでは、アインでは、アインでは、アインでは、アインが、アインが、アインが、アインが、アインが、アインが、アインが、アインが
トリガからデ ジタルデータ 出力までの遅 延	3 サンプルクロ	1ック周期 + 600	ns		最大。開始ト リガおよびス クリプトトリ ガ。

イベント(NI 6544/6545/6547/6548 から生成)

仕様	値	コメント
イベントタイ	1. マーカ <02>(生成セッションのみ)	_
プ	2. データアクティブイベント(生成セッションのみ)	
	3. 開始準備完了イベント	
	4. アドバンス準備完了イベント(集録セッションのみ)	
	5. レコード完了イベント(集録セッションのみ)	

仕様	値	コメント
出力先	1. PFI 0 (SMA ジャックコネクタ) 2. PFI < 13> (DDC コネクタ) 3. PXI_TRIG<06> (PXI Express バックプレーン)	各デテトリカー ベタブ外力先でアイマントクベベにすってがかりがあれたでアイマルの 続データブ、ルのボックで、 リルの能でなり、 リルの能でない。 接続でする。
マーカ時間分解能(配置)	SDR モード使用時は、マーカを任意のサンプルに配置できます。	_
	DDR モード使用時は、マーカを 2 サンプルの整数倍の位置 に配置する必要があります。	

その他

仕様	値	コメント	
ウォームアッ プ時間	15 分	_	
オンボードクロッ	オンボードクロックの特性(PLL 基準ソースがなしに設定されている場合に有効)		
周波数確度	±150 ppm	標準、温度効 果を含む	
経時特性	±5 ppm(1 年目)	公称。	

電源

	値		
仕様	特性	最大	コメント
+3.3 VDC	1.75 A	1.77 A	特性の結果は、
+12 VDC	2.2 A	2.3 A	すべてのデータ チャンネルを高
合計電力	32.2 W	33.5 W	イ) 一が で で で で で で で で で で で で で

物理特性

仕様	値	コメント
外形寸法	21.6 × 2.0 × 13.0 cm	_
	3U型 CompactPCI Express スロット 1、PXI Express 対応	
重量	519 g (18.3 oz)	_

I/O パネルコネクタ

ラベル	機能	コネクタタイ プ
CLK IN	外部サンプルクロック、外部基準クロック。	SMA ジャック
PFI 0	イベント、トリガ。	SMA ジャック
CLK OUT	外部サンプルクロック、エクスポートした基準クロック。	SMA ジャック
DIGITAL DATA & CONTROL (DDC)	デジタルデータチャンネル、エクスポートしたサンプルクロック、STROBE、イベント、トリガ。	68ピン VHDCI

ソフトウェア

仕様	値	コメント
ドライバソフ トウェア	NI-HSDIO ドライバソフトウェア 1.6 以降。NI-HSDIO は、NI 6544/6545/6547/6548 の構成および制御を可能にします。 NI-HSDIO は、さまざまな開発環境のアプリケーションインタフェースを提供します。NI-HSDIO は、IVI アプリケーションプログラミングインタフェース(API)指針に従っています。 ハードウェア比較、各サイクルのトライステート、マルチバンクデータ遅延は、NI-HSDIO 1.7 以降でのみサポートされています。	_
アプリケー ションソフト ウェア	NI-HSDIO は、以下のアプリケーション開発環境 (ADE) でのプログラミングインタフェースを提供します。 • National Instruments LabVIEW • National Instruments LabWindows™/CVI™ • Microsoft Visual C/C++	サポートされ ている各 ADE のバージョン については、 『NI-HSDIO 計 測器ドライバ Readme』を 参照してくだ さい。
テストパネル	NI Measurement & Automation Explorer (MAX) も NI 6544/6545/6547/6548 対応の集録および生成の基本機能 を搭載したテストパネルを提供しています。 MAX は NI-HSDIO 計測器ドライバ CD に含まれています。	_

環境仕様



メモ

NI 6544/6545/6547/6548 の効率的な冷却方法については、NI 6544/6545/6547/6548 に付属する『強制空冷の維持について』を参照してください。 NI 6544/6545/6547/6548 は、室内使用を意図して設計されています。

仕様	値	コメント
動作温度	0 ~ +55 ℃(すべての NI PXI Express およびハイブリッド NI PXI Express シャーシ)	_
保管温度	-20 ~ +70 °C	_
動作時の相対 湿度	10 ~ 90%(相対湿度)、結露なきこと(IEC60068-2-56 に準拠)	_
保管時の相対 湿度	5 ~ 95% 相対湿度、結露なきこと(IEC 60068-2-56 に適合)	

仕様	値	コメント
動作衝撃	30 g(半正弦波)、11 ms パルス(IEC60068-2-27 に適合、 MIL-PRF-28800F に準拠してテストプロファイルを確立)	_
保管時衝撃	50 g(半正弦波)、11 ms パルス(IEC60068-2-27 に適合、 MIL-PRF-28800F に準拠してテストプロファイルを確立)	
動作振動	5 Hz ~ 500 Hz、0.31 g _{rms} (IEC 60068-2-64 に準拠)	
保管時振動	5 Hz ~ 500 Hz、2.46 g _{rms} (IEC 60068-2-64 に準拠、テスト プロファイルは MIL-PRF-28800F、Class B の要件を上回る)	_
高度	海抜 0 ~ 2,000 m(周囲温度 25 ℃時)	_
汚染度	2	_

安全性、電磁両立性、CE準拠

仕様	値	コメント
安全性	NI 6544/6545/6547/6548 は、計測、制御、実験に使用される電気装置に関する以下の規格および安全性の要件を満たします。 • IEC 61010-1、EN 61010-1 • UL 61010-1、CSA 61010-1	UL および準拠する安全規格については、ni.com/certification(英語)にアクセスして型番または製品ラインで観いますの欄をあるしてい。
電磁両立性	NI 6544/6545/6547/6548 は、計測、制御、実験に使用される電気装置に関する以下の規格および EMC 規格を満たします。 EN 61326-1 (IEC 61326-1): Class A エミッション、基本イミュニティ EN 55011 (CISPR 11): Group 1、Class A エミッション AS/NZS CISPR 11: Group 1、Class A エミッション FCC 47 CFR Part 15B: Class A エミッション ICES-001: Class A エミッション 製品の EMC 決定に適用する基準については、以下の「オンライン製品認証」セクションを参照してください。	EMC に適合させ るには、次の注意 事項を適用してく ださい。

メモ: NI 6544/6545/6547/6548 を使用する際は、必ず SHC68-C68-D4 もしくは SHC68-C68-D2 シールドケーブルと付属のケーブルフェライトを使用してください。

メモ: EMI フィラーパネル (NI P/N 778700-01) を NI 6544/6545/6547/6548 のすべての空きスロットに取り付ける必要があります。

CE 準拠	この製品は、以下のように、CE マーク改正に基づいて、 該当する EC 理事会指令による基本的要件に適合しています。 2006/95/EC、低電圧指令(安全性) 2004/108/EC、電磁両立性指令(EMC)	_
オンライン製品認証	その他の適合規格については、適合宣言(DoC)を参照 してください。この製品の製品認証および適合宣言を入 手するには、ni.com/certificationにアクセスして 型番または製品ラインで検索し、保証の欄の該当するリ ンクをクリックしてください。	-
環境管理	ナショナルインスツルメンツは、環境に優しい製品の設計および製造に努めています。NIは、製品から特定の有害物質を除外することが、環境および NI のお客様にとって有益であると考えています。 環境の詳細な情報については、ni.com/environment(英語)の NI and the Environment を参照してください。このページには、ナショナルインスツルメンツが準拠する環境規制および指令、およびこのドキュメントに含まれていないその他の環境に関する情報が記載されています。	_
廃電気電子機器 (WEEE)	欧州のお客様へ: 寿命末期を過ぎた製品は、すべて WEEE リサイクルセンターへ送る必要があります。WEEE リサイクルセンターおよびナショナルインスツルメンツ の WEEE への取り組み、および廃電気電子機器の WEEE 指令 2002/96/EC 準拠については、ni.com/environment/weee (英語)を参照してください。	X

电子信息产品污染控制管理办法 (中国 RoHS)



中国客户 National Instruments 符合中国电子信息产品中限制使用某些有害物质指令 (RoHS)。 关于 National Instruments 中国 RoHS 合规性信息,请登录 ni.com/environment/rohs_china。 (For information about China RoHS compliance, go to ni.com/environment/rohs_china.)

CVI, LabVIEW、National Instruments、NI、ni.com、National Instrumentsのコーポレートロゴ及びイーグルロゴは、National Instruments Corporation の商標です。その他の National Instruments の商標については、ni..com/trademarks に掲載されている Tirademarks (Information) をご覧下さい。The mark LabWindows is used under a license from Microsoft Corporation. Windows is a registered trademark of Microsoft Corporation in the United States and other countries 本文書中に記載されてその他の製品名および企業名は、それぞれの企業の商標または商号です。National Instruments の製品/技術を保護する特許については、ソフトウェアで参照できる特許情報(ヘルプ・物計情報)、メディアに含まれている patents. ktt ファイル、まだは「National Instruments Patent Notice」(ni.com/patents)のうち、該当するリソースから参照してください。