NI PXI/PCI-5421 Specifications

16-Bit 100 MS/s Arbitrary Waveform Generator

このドキュメントには、日本語ページも含まれています。

This document lists specifications for the NI PXI-5421 arbitrary waveform generator. Unless otherwise noted, the following conditions were used for each specification:

- Analog filter enabled.
- Interpolation set to maximum allowed factor for a given sample rate.
- Signals terminated with 50 Ω .
- Direct path set to 1 V_{pk-pk}, Low-Gain Amplifier path set to 2 V_{pk-pk}, and High-Gain Amplifier path set to 12 V_{pk-pk}.
- Sample clock set to 100 mega samples per second (MS/s).

Specifications describe the warranted, traceable product performance over ambient temperature ranges of 0 °C to 55 °C, unless otherwise noted.

Typical values describe useful product performance beyond specifications that are not covered by warranty and do not include guardbands for measurement uncertainty or drift. Typical values may not be verified on all units shipped from the factory. Unless otherwise noted, typical values cover the expected performance of units over ambient temperature ranges of 23 ± 5 °C with a 90% confidence level, based on measurements taken during development or production.

Nominal values (or supplemental information) describe additional information about the product that may be useful, including expected performance that is not covered under Specifications or Typical values. Nominal values are not covered by warranty.

Specifications are subject to change without notice. For the most recent NI 5421 specifications, visit ni.com/manuals.

To access all the NI 5421 documentation, navigate to **Start**» **All Programs**»National Instruments»NI-FGEN»Documentation.



Hot Surface If the NI 5421 has been in use, it may exceed safe handling temperatures and cause burns. Allow the NI 5421 to cool before removing it from the chassis.



Electromagnetic Compatibility Guidelines

This product was tested and complies with the regulatory requirements and limits for electromagnetic compatibility (EMC) as stated in the product specifications. These requirements and limits are designed to provide reasonable protection against harmful interference when the product is operated in its intended operational electromagnetic environment.

This product is intended for use in industrial locations. There is no guarantee that harmful interference will not occur in a particular installation, when the product is connected to a test object, or if the product is used in residential areas. To minimize the potential for the product to cause interference to radio and television reception or to experience unacceptable performance degradation, install and use this product in strict accordance with the instructions in the product documentation.

Furthermore, any changes or modifications to the product not expressly approved by National Instruments could void your authority to operate it under your local regulatory rules.



Caution When operating this product, use shielded cables and accessories.

Contents

CH 0	3
Sample Clock	15
Onboard Clock	
Phase-Locked Loop (PLL) Reference Clock	19
CLK IN	
PFI 0 and PFI 1	21
TClk Specifications	
DIGITAL DATA & CONTROL (DDC)	
Start Trigger	
Markers	
Arbitrary Waveform Generation Mode	
Calibration	
Power	
Software	
Environment	32
NI PXI-5421 Environment	32
NI PCI-5421 Environment	
Compliance and Certifications	
Safety	
Electromagnetic Compatibility	
CE Compliance	
Online Product Certification	
Environmental Management	
Physical	
Where to Go for Support	

CH 0 (Channel 0 Analog Output, Front Panel Connector)

Specification			Value		Comments		
Number of Channels	1		_				
Connector	SMB (jac	k)		_			
Output Voltage	Character	ristics					
Output Paths	provid 5.64 m the Lo when t the Ga 2. The so interm	 The software-selectable Main Output path setting provides full-scale voltages from 12.00 V_{pk-pk} to 5.64 mV_{pk-pk} into a 50 Ω load. NI-FGEN uses either the Low-Gain amplifier or the High-Gain amplifier when the Main Output path is selected, depending on the Gain attribute. The software-selectable Direct path is optimized for intermediate frequency (IF) applications and provides full-scale voltages from 0.707 to 1.000 V_{pk-pk}. 					
DAC Resolution	16 bits	16 bits					
Amplitude and	Offset						
Amplitude			Amplitu	de (V _{pk-pk})	Amplitude values		
Range	Path	Load	Minimum Value	Maximum Value	assume the full scale of the DAC		
	Direct	50 Ω	0.707	1.00	is utilized. If an amplitude		
		1 kΩ	1.35	1.91	smaller than the		
		Open	1.41	2.00	minimum value is desired, then		
	Low- 50 Ω 0.00564				waveforms less than full scale		
	Gain Amplifier	3.81	of the DAC can be used.				
		Open	0.0113	4.00	NI-FGEN		
	High- Gain	50 Ω	0.0338	12.0	- compensates for user-specified		
	Amplifier	1 kΩ	0.0644	22.9	resistive loads.		
		Open	0.0676	24.0			

Specification		Value	Comments				
Amplitude Resolution	< 0.06%						
Offset Range		Span of ±25% of the amplitude range with increments <0.0014% of amplitude range.					
Maximum Out	put Voltag	e					
Maximum	Path	Load	Maximum Output Voltage (V _{pk})	The maximum			
Output Voltage	Direct	50 Ω	±0.500	output voltage of the NI 5421 is			
		1 kΩ	±0.953	determined by the amplitude			
		Open	±1.000	range and the			
	Low-	50 Ω	±1.000	offset range.			
	Gain Amplifier	1 kΩ	±1.905				
	_	Open	±2.000				
	High-	50 Ω	±6.000				
	Gain Amplifier $1 \text{ k}\Omega$ ±11.43 Open ±12.00		±11.43				
			±12.00				
Accuracy							
DC Accuracy	For the I	All paths are calibrated for amplitude and gain errors.					
	±0.2% of (within ±						
		$\pm 0.4\%$ of amplitude range $\pm 0.05\%$ of offset ± 1 mV (0 to 55 °C)					
	For the I	Direct pat	h:	Amplifier paths also are			
	Gain Acc self-calib Gain Acc	calibrated for offset errors. Specifications valid only for					
	DC Offse	DC Offset Error: ±30 mV (0 to 55 °C)					
	Note: For 2× the ga 8 has an a of 1.5, its equation:	high impedance.					
	±0.2%×						

Specification	Value	Comments
AC Amplitude	(+2.0% + 1 mV), (-1.0% – 1 mV)	50 kHz sine
Accuracy	(+0.8% + 0.5 mV), (-0.2% - 0.5 mV), typical	wave.
Output Charac	teristics	
Output Impedance	50 Ω nominal or 75 Ω nominal, software-selectable	_
Load Impedance Compensation	Output amplitude is compensated for user-specified load impedances.	
Output Coupling	DC	_
Output Enable	Software-selectable. When disabled, CH 0 out is terminated with a 1 W resistor with a value equal to the selected output impedance.	_
Maximum Output Overload	The CH 0 output terminal can be connected to a 50 Ω , ± 12 V (± 8 V for the Direct Path) source without sustaining any damage. No damage occurs if the CH 0 output is shorted to ground indefinitely.	_
Waveform Summing	The CH 0 output supports waveform summing among similar paths—specifically, the output terminals of multiple NI 5421 signal generators can be connected together.	_
Frequency and	Transient Response	
Bandwidth	43 MHz	Measured at –3 dB.
Digital Interpolation Filter	Software-selectable finite impulse response (FIR) filter. Available interpolation factors are 2, 4, or 8.	The digital filter is not available for use for Sample clock rates below 10 MS/s.
		Refer to the Effective Sample Rate section for more information about the effect of interpolation on sample rates.

Specification		Value		Comments	
Analog Filter	Software-selectable	Available on Low-Gain Amplifier and High-Gain Amplifier paths.			
Passband		Path		With respect to	
Flatness	Direct	50 kHz.			
	-0.4 to +0.6 dB				
Pulse		Analog filter			
Response	Direct	and Digital Interpolation filter disabled.			
Rise/Fall Time	<5 ns <4.5 ns, typical*				
Aberration	<10%, typical	<5%, typical	<5%, typical		

^{*} Specifications apply only to G-revision and later NI PXI-5421 devices (National Instruments part number 189898G-0xL).




Figure 1. Normalized Passband Flatness, Direct Path




Figure 2. Pulse Response, Low-Gain Amplifier Path 50 Ω Load

Specification		Comments						
Suggested Max	Suggested Maximum Frequencies for Common Functions							
Function		Path		Disable the				
	Direct	Low-Gain High-Gain Direct Amplifier Amplifier		Analog filter and the Digital Interpolation				
Sine	43 MHz	43 MHz	43 MHz	filter for square, ramp, and				
Square	Not Recommended	25 MHz	12.5 MHz	triangle.				
Ramp	Not Recommended	5 MHz	5 MHz	The minimum				
Triangle	Not Recommended	5 MHz	5 MHz	frequency is <1 mHz. The value depends on memory size and device configuration.				
Spectral Chara Signal to	cteristics	Path		Amplitude				
Noise and Distortion (SINAD)	Direct	Low-Gain Amplifier	High-Gain Amplifier	-1 decibel full scale (dBFS). Measured from				
1 MHz	64 dB	66 dB	63 dB	DC to 50 MHz. SINAD at low				
10 MHz	61 dB	60 dB	47 dB	amplitudes is				
20 MHz	57 dB	56 dB	42 dB	limited by a -148 dBm/Hz				
30 MHz	60 dB	62 dB	62 dB	noise floor. All values are				
40 MHz	60 dB	62 dB	62 dB	typical.				
43 MHz	58 dB	60 dB	55 dB					

Specification		Comments				
Spectral Characteristics (Continued)						
Spurious-Free Dynamic		Path		Amplitude –1 dBFS.		
Range* (SFDR) with Harmonics	Direct	Low-Gain Amplifier	High-Gain Amplifier	Measured from DC to 50 MHz. Also called		
1 MHz	76 dB	71 dB	58 dB	harmonic distortion.		
10 MHz	68 dB	64 dB	47 dB	SFDR with		
20 MHz	60 dB	57 dB	42 dB	harmonics at low amplitudes is		
30 MHz	73 dB	73 dB	74 dB	limited by a -148 dBm/Hz		
40 MHz	76 dB	73 dB	74 dB	noise floor.		
43 MHz	78 dB	75 dB	59 dB	All values are typical and include aliased harmonics.		
SFDR without		Path		Amplitude		
Harmonics	Direct	Low-Gain Amplifier	High-Gain Amplifier	-1 dBFS. Measured from DC to 50 MHz.		
1 MHz	87dB	90 dB	90 dB	SFDR without		
10 MHz	86 dB	88 dB	90 dB	harmonics at low amplitudes is		
20 MHz	79 dB	88 dB	88 dB	limited by a -148 dBm/Hz		
30 MHz	72 dB	72 dB	73 dB	noise floor.		
40 MHz	75 dB	72 dB	73 dB	All values are typical and		
43 MHz	77 dB	74 dB	59 dB	include aliased harmonics.		
* Dynamic range is o	lefined as the difference betv	veen the carrier level and	the largest spur.			

Specification		Comments				
Spectral Characteristics (Continued)						
0 to 40 °C		Path				
Total Harmonic Distortion (THD)	Direct	Low-Gain Amplifier	High-Gain Amplifier	-1 dBFS. Includes the 2 nd through the 6 th harmonic.		
20 kHz	–77 dBc, typical	-77 dBc, typical	-77 dBc, typical			
1 MHz	–75 dBc, typical	-70 dBc, typical	-62 dBc, typical			
5 MHz	-68 dBc	-68 dBc	-55 dBc			
10 MHz	-65 dBc -66 dBc, typical*	-61 dBc -66 dBc, typical*	-46 dBc			
20 MHz	-55 dBc -61 dBc, typical*	-53 dBc -61 dBc, typical*	_			
30 MHz	-50 dBc -57 dBc, typical*	-48 dBc -57 dBc, typical*	_			
40 MHz	-47 dBc -54 dBc, typical*	-46 dBc -54 dBc, typical*	_			
43 MHz	-46 dBc -53 dBc, typical*	-45 dBc -53 dBc, typical*	_			

^{*} Specifications apply only to G-revision and later NI PXI-5421 devices (National Instruments part number 189898G-0xL).

Specification		Comments		
0 to 55 °C		Path		Amplitude
THD	Direct	Low-Gain Amplifier	High-Gain Amplifier	-1 dBFS. Includes the 2 nd through the 6 th
20 kHz	-76 dBc, typical	-76 dBc, typical	-76 dBc, typical	harmonic.
1 MHz	–74 dBc, typical	-69 dBc, typical	-61 dBc, typical	
5 MHz	-67 dBc	-67 dBc	–54 dBc	
10 MHz	-63 dBc	-60 dBc	-45 dBc	
20 MHz	−54 dBc −57 dBc*	-52 dBc -55 dBc*	_	
30 MHz	-48 dBc -52 dBc*	-46 dBc -50 dBc*	_	
40 MHz	-45 dBc -50 dBc*	-41 dBc -47 dBc*	_	
43 MHz	−44 dBc −49 dBc*	-41 dBc -46 dBc*	_	

^{*} Specifications apply only to G-revision and later NI PXI-5421 devices (National Instruments part number 189898G-0xL).

Specification		Value						
Spectral Chara	Spectral Characteristics (Continued)							
Average Noise Density		-	olitude nge No		Average oise Density		Average noise density at small	
	Path	V _{pk-pk}	dBm	$\frac{\text{nV}}{\sqrt{\text{Hz}}}$	dBm/ Hz	dBFS/ Hz	amplitudes is limited by a –148 dBm/Hz	
	Direct	1	4.0	18	-142	-146.0	noise floor.	
	Low Gain	0.06	-20.4	9	-148	-127.6		
	Low Gain	0.1	-16.0	9	-148	-132.0		
	Low Gain	0.4	-4.0	13	-145	-141.0		
	Low Gain	1	4.0	18	-142	-146.0		
	Low Gain	2	10.0	35	-136	-146.0		
	High Gain	4	16.0	71	-130	-146.0		
	High Gain	12	25.6	213	-120	-145.6		
Intermodulation			Patl	h			Each tone is	
Distortion (IMD)	Direc	et		-Gain lifier	_	-Gain olifier	-7 dBFS. All values are typical.	
10.2 MHz and 11.2 MHz	–81 dl	Вс	-80	dBc	-62	dBc		
10.6 MHz and 10.8 MHz	–81 dl	Вс	-79	dBc	-61	dBc		
19.5 MHz and 20.5 MHz	–78 dl	Вс	-66 dBc -54 dBc		dBc			
19.9 MHz and 20.1 MHz	–78 dI	Вс	-65 dBc		-50 dBc			
34.0 MHz and 35.0 MHz	-75 dBc		-58 dBc		-51 dBc			
34.8 MHz and 35.0 MHz	-75 dBc		-58	dBc	-51	dBc		
42.0 MHz and 43.0 MHz	–75 dl	Вс	-55	dBc	-51	dBc		
42.8 MHz and 43.0 MHz	–75 dl	Вс	-55	dBc	-50	dBc		




Figure 3. 10 MHz Single-Tone Spectrum, Direct Path, 100 MS/s, Interpolation Factor Set to 4

13



Note The noise floor in Figure 3 is limited by the measurement device. Refer to the *Average Noise Density* specification for more information about this limit.




Figure 4. 10 MHz Single-Tone Spectrum, Low-Gain Amplifier Path, 100 MS/s, Interpolation Factor Set to 4



Note The noise floor in Figure 4 is limited by the measurement device. Refer to the *Average Noise Density* specification for more information about this limit.




Figure 5. Direct Path, two-Tone Spectrum (Typical)



Note The noise floor in Figure 5 is limited by the measurement device. Refer to the *Average Noise Density* specification.

Sample Clock

Specification	Value	Comments
Sample Clock Sources	 Internal, Divide-by-N (N ≥ 1) Internal, DDS-based, High-Resolution External, CLK IN (SMB front panel connector) External, DDC CLK IN (DIGITAL DATA & CONTROL front panel connector) 	Refer to the Onboard Clock section for more information about internal clock sources.
	 5. NI PXI-5421—External, PXI Star trigger (backplane connector) 6. NI PXI-5421—External, PXI_Trig<07> 	
	(backplane connector) NI PCI-5421—External, RTSI<07>	

Specification	Value				Comments
Sample Rate Range and Resolution					
Sample Clock Source	Sample Rate Range		Sample Rate Resolution		_
Divide-by-N	23.84 S/s to 100	MS/s		to (100 MS/s) / <i>N</i> 4,194,304)	
High Resolution	10 S/s to 100 M	MS/s		1.06 μHz	
CLK IN	200 kS/s to 105	MS/s		on determined by	
DDC CLK IN	10 S/s to 105 M	MS/s		clock source.	
NI PXI-5421 PXI Star Trigger	10 S/s to 105 M			sample clock duty erance 40 to 60%.	
NI PXI-5421 PXI_Trig<07>	10 S/s to 20 N	IS/s			
NI PCI-5421 RTSI<07>	10 S/s to 20 N	IS/s			
Effective Sample	Rate				
	Sample Rate (MS/s)	_	olation etor	Effective Sample Rate	Effective Sample Rate =
	10 S/s to 105 MS/s	1 (0	Off)	10 S/s to 105 MS/s	(interpolation factor) × (sample rate)
	12.5 to 105 MS/s	4	2	25 to 210 MS/s	
	10 to 100 MS/s	4	4	40 to 400 MS/s	
	10 to 50 MS/s	8	8	80 to 400 MS/s	
Sample Clock De	elay Range and Res	solution			
Sample Clock Source	Delay Adjustment Range		Delay Adjustment Resolution		_
Divide-by-N	±1 sample clock	period <		<10 ps	
High- Resolution	±1 sample clock	period	Sample o	clock period/16,384	
External (all)	0 to 7.6 ns	8		<15 ps	

Specification			Va	lue	Comments
System Phase No	oise and J	itter (10 N	MHz Carr	ier)	
Sample Clock Source	System Phase Noise Density (dBc/Hz) Offset			System Output Jitter (Integrated from	Specified at 2× DAC oversampling.
	100 Hz	1 kHz	10 kHz	100 Hz to 100 kHz)	
NI PXI-5421 Divide-by-N	-107	-121	-137	<1.2 ps rms	
NI PCI-5421 Divide-by-N	-110	-127	-137	<2.0 ps rms	
High- Resolution*	-109	-121	-123	<4.2 ps rms	
NI PXI-5421 CLK IN	-111	-122	-135	<1.2 ps rms	
NI PCI-5421 CLK IN	-113	-125	-135	<2.0 ps rms	
NI PXI-5421 PXI Star Trigger [†]	-115	-118	-130	<3.0 ps rms	
* High-Resolution specifications increase as the sample rate is decreased. † NI PXI-5421 PXI Star trigger specification is valid when the sample clock source is locked to PX				KI_CLK10	
External Sample Clock Input Jitter Tolerance	Cycle-cycle jitter ±300 ps Period jitter ±1 ns				

Specification		Value		Comments
Sample Clock E	xporting			
Exported Sample Clock Destinations	 PFI<01> (SMB front panel connectors) DDC CLK OUT (DIGITAL DATA & CONTROL front panel connector) NI PXI-5421—PXI_Trig<06> (backplane connector) NI PCI-5421—RTSI<06> 			Exported sample clocks can be divided by integer K ($1 \le K \le 4,194,304$).
Exported Sample Clock Destinations	Maximum Frequency	Jitter (Typical)	Duty Cycle	_
PFI<01>	105 MHz	PFI 0: 6 ps rms PFI 1: 12 ps rms	25 to 65%	
DDC CLK OUT	105 MHz	40 ps rms	40 to 60%	
NI PXI-5421 PXI_Trig<06>	20 MHz — —			
NI PCI-5421 RTSI<06>	20 MHz	_	_	

Onboard Clock (Internal VCXO)

Specification	Value	Comments
Clock Source	Internal sample clocks can either be locked to a reference clock using a phase-locked loop or be derived from the onboard VCXO frequency reference.	
Frequency Accuracy	±25 ppm	_

Phase-Locked Loop (PLL) Reference Clock

Specification	Value	Comments
Sources	NI PXI-5421—PXI_CLK10 (backplane connector) NI PCI-5421—RTSI_7 (RTSI_CLK) CLK IN (SMB front panel connector)	The PLL reference clock provides the reference frequency for the phase-locked loop.
Frequency Accuracy	When using the PLL, the frequency accuracy of the NI 5421 is solely dependent on the frequency accuracy of the PLL reference clock source.	_
Lock Time	Typical: 70 ms Maximum: 200 ms	_
Frequency Range	5 to 20 MHz in increments of 1 MHz. Default of 10 MHz. The PLL reference clock frequency must be accurate to ±50 ppm.	
Duty Cycle Range	40 to 60%	_
Exported PLL Reference Clock Destinations	1. PFI<01> (SMB front panel connectors) 2. NI PXI-5421—PXI_Trig<06> (backplane connector) NI PCI-5421—RTSI<06>	_

CLK IN

(Sample Clock and Reference Clock Input, Front Panel Connector)

Specification	Value	Comments
Connector	SMB (jack)	_
Direction	Input	_
Destinations	Sample clock PLL reference clock	_
Frequency Range	1 to 105 MHz (sample clock destination and sine waves) 200 kHz to 105 MHz (sample clock destination and square waves) 5 to 20 MHz (PLL reference clock destination)	_
Input Voltage Range	Sine wave: 0.65 to 2.8 V $_{pk-pk}$ into 50 Ω $(0$ dBm to +13 dBm) Square wave: 0.2 to 2.8 V $_{pk-pk}$ into 50 Ω	_
Maximum Input Overload	±10 V	_
Input Impedance	50 Ω	_
Input Coupling	AC	_

PFI 0 and PFI 1

(Programmable Function Interface, Front Panel Connectors)

Specification	Value	Comments
Connectors	Two SMB (jack)	_
Direction	Bidirectional	_
Frequency Range	DC to 105 MHz	_
As an Input (Tr	igger)	
Destinations	Start trigger	_
Maximum Input Overload	-2 to +7 V	_
V _{IH}	2.0 V	_
V _{IL}	0.8 V	_
Input Impedance	1 kΩ	_
As an Output (I	Event)	
Sources	1. Sample clock divided by integer K ($1 \le K \le 4,194,304$)	_
	2. Sample clock timebase (100 MHz) divided by integer M ($2 \le M \le 4,194,304$)	
	3. PLL reference clock	
	4. Marker	
	5. Exported start trigger (Out Start Trigger)	
Output Impedance	50 Ω	_
Maximum Output Overload	-2 to +7 V	_
V _{OH}	Minimum: 2.9 V (open load), 1.4 V (50 Ω load)	Output drivers are
V _{OL}	Maximum: 0.2 V (open load), 0.2 V (50 Ω load)	+3.3 V TTL compatible.
Rise/Fall Time (20 to 80%)	≤2.0 ns	Load of 10 pF.

TClk Specifications

National Instruments TClk synchronization method and the NI-TClk instrument driver are used to align the Sample clocks on any number of SMC-based modules in a chassis. For more information about TClk synchronization, refer to the NI-TClk Synchronization Help, which is located within the NI Signal Generators Help.

- Specifications are valid for any number of PXI modules installed in one NI PXI-1042 chassis.
- All parameters set to identical values for each SMC-based module.
- Sample Clock set to 100 MS/s, Divide-by-N, and all filters are disabled.
- For other configurations, including multichassis systems, contact NI Technical Support at ni.com/support.



Note Although you can use NI-TClk to synchronize nonidentical modules, these specifications apply only to synchronizing identical modules.

Specification	Value	Comments	
Intermodule SMC S	Intermodule SMC Synchronization Using NI-TClk for Identical Modules (Typical)		
Skew	500 ps	Caused by clock and analog path delay differences. No manual adjustment performed.	
Average Skew After Manual Adjustment	<10 ps	For information about manual adjustment, refer to the Synchronization Repeatability Optimization topic in the NI-TClk Synchronization Help. For additional help with the adjustment process, contact NI Technical Support at ni.com/support.	
Sample Clock Delay/Adjustment Resolution	≤10 ps	_	

DIGITAL DATA & CONTROL (DDC) Optional Front Panel Connector

Specification		Value		Comments
Connector Type	68-pin VHDCI female receptacle			_
Number of Data Output Signals	16			
Control	1. DDC CLK OUT	(clock output)		_
Signals	2. DDC CLK IN (d	clock input)		
	3. PFI 2 (input)			
	4. PFI 3 (input)			
	5. PFI 4 (output)			
	6. PFI 5 (output)			
Ground	23 pins			_
Output Signal C	Characteristics (Incl	udes Data Outputs,	DDC CLK OUT,	and PFI<45>)
Signal Type	LVDS (Lo	ow-Voltage Different	ial Signal)	_
Signal Characteristics	Minimum	Typical	Maximum	Tested with 100 Ω differential
V _{OH}	_	1.3 V	1.7 V	load.
V _{OL}	0.8 V	1.0 V	_	Measured at the device front
Differential Output Voltage	0.25 V	_	0.45 V	panel. Load capacitance
Output Common-Mode Voltage	1.125 V	_	1.375 V	<10 pF. Driver and receiver comply
Rise/Fall Time	_	0.8 ns	1.6 ns	with ANSI/TIA/ EIA-644.
				Rise time is 20 to 80%.

Specification	Va	lue	Comments	
Output Signal (Output Signal Characteristics (Continued)			
Output Skew		Skew between any two output ATA & CONTROL front panel	_	
Output Enable/Disable	Controlled through the softward control signals collective terminals go to a high-impeda	ly. When disabled, the output		
Maximum Output Overload	-0.3 to +3.9 V		_	
Input Signal Ch	naracteristics (Includes DDC	CLK IN and PFI<23>)		
Signal Type	LVDS (Low-Voltage Differen	ntial Signal)		
Input Differential Impedance	100 Ω		_	
Maximum Output Overload	-0.3 to +3.9 V		_	
Signal Characteristics	Minimum	Maximum	_	
Differential Input Voltage	0.1 V	0.5 V		
Input Common Mode Voltage	0.2 V 2.2 V			
DDC CLK OUT	DDC CLK OUT			
Clocking Format	Data outputs and markers change on the falling edge of DDC CLK OUT.		_	
Frequency Range	Refer to the <i>Sample Clock</i> section for more information.		_	
Duty Cycle	40 to 60%		_	
Jitter	40 ps rms		_	

Specification	Value	Comments
DDC CLK IN		
Clocking Format	DDC data output signals change on the rising edge of DDC CLK IN.	_
Frequency Range	10 Hz to 105 MHz	_
Input Duty Cycle Tolerance	40 to 60%	_
Input Jitter Tolerances	300 ps pk-pk of cycle-cycle jitter, and 1 ns rms of period jitter.	_

Start Trigger

Specification	Value	Comments
Sources	1. PFI<01> (SMB front panel connectors)	_
	2. PFI<23> (DIGITAL DATA & CONTROL front panel connector)	
	3. NI PXI-5421—PXI_Trig<07> (PXI backplane connector) NI PCI-5421—RTSI<07>	
	4. NI PXI-5421—PXI Star trigger (PXI backplane connector)	
	5. Software (use function call)	
	6. Immediate (does not wait for a trigger). Default.	
Modes	1. Single	_
	2. Continuous	
	3. Stepped	
	4. Burst	
Edge Detection	Rising	_

Specification	Va	lue	Comments
Minimum Pulse Width	25 ns		Refer to t _{s1} at NI Signal Generators Help»Devices» NI 5421» Triggering» Trigger Timing.
Delay from	Interpolation Factor	Typical Delay	Refer to t _{s2} at
Start Trigger to CH 0 Analog Output	Digital Interpolation Filter disabled.	43 Sample Clock Periods + 110 ns	NI Signal Generators Help»Devices»
	2	57 Sample Clock Periods + 110 ns	NI 5421» Triggering» Trigger Timing
	4	63 Sample Clock Periods + 110 ns	Trigger Timing.
	8	64 Sample Clock Periods + 110 ns	
Delay from Start Trigger to Digital Data Output	40 sample clock periods + 11	0 ns	_
Trigger Export	ing		
Exported Trigger Destinations	A signal used as a trigger can destination listed in the <i>Destin Markers</i> section.		_
Exported Trigger Delay	65 ns (typical)		Refer to t _{s3} at NI Signal Generators Help»Devices» NI 5421» Triggering» Trigger Timing.
Exported Trigger Pulse Width	>150 ns		Refer to t _{s4} at NI Signal Generators Help»Devices» NI 5421» Triggering» Trigger Timing.

Markers

Specification		Comments		
Destinations	1. PFI<01> (SMI	_		
	2. PFI<45> (DIG connector)	ITAL DATA & CON	TROL front panel	
	3. NI PXI-5421— (PXI backplane NI PCI-5421—			
Quantity	One Marker per Se	gment.		_
Quantum	Marker position more four samples.	ust be placed at an in	teger multiple of	_
Width	>150 ns			Refer to t _{m2} at NI Signal Generators Help» Fundamentals» Waveform» Events» Marker Events.
Skew	Destination	With Respect to Analog Output	With Respect to Digital Data Output	Refer to t _{m1} at NI Signal Generators
	PFI<01>	±2 sample clock periods	N/A	Help» Fundamentals» Waveform»
	PFI<45>	N/A	<2 ns	Events»
	NI PXI-5421 PXI_Trig<06>	±2 sample clock periods	N/A	Marker Events
	NI PCI-5421 RTSI<06>			
Jitter	20 ps rms			

Arbitrary Waveform Generation Mode

Specification		Va	alue		Comments
Memory Usage	The NI 5421 uses the Synchronization and Memory Core (SMC) technology in which waveforms and instructions share onboard memory. Parameters, such as number of segments in sequence list, maximum number of waveforms in memory, and number of samples available for waveform storage, are flexible and user defined.			For more information, refer to NI Signal Generators Help» Programming» NI-TClk Synchronization Help.	
Onboard Memory Size	8 MB standard: 8,388,608 bytes	32 MB option: 33,554,432 bytes	256 MB option: 268,435,456 bytes	512 MB option: 536,870,912 bytes	_
Output Modes	Arbitrary Waveform mode and Arbitrary Sequence mode			_	
Arbitrary Waveform Mode	In Arbitrary Waveform mode, a single waveform is selected from the set of waveforms stored in onboard memory and generated.			_	
Arbitrary Sequence Mode	In Arbitrary Sequence mode, a sequence directs the NI 5421 to generate a set of waveforms in a specific order. Elements of the sequence are referred to as <i>segments</i> . Each segment is associated with a set of instructions. The instructions identify which waveform is selected from the set of waveforms in memory, how many loops (iterations) of the waveform are generated, and at which sample in the waveform a marker output signal is sent.				

Specification		Va	lue		Comments
Minimum Waveform Size	Trigger Mode	Arbitrary Waveform Mode	Arbitrary Sec	quence Mode	The minimum waveform size is sample rate
(Samples)	Single	16	1	6	dependent in Arbitrary
	Continuous	16	96 at >:	50 MS/s	Sequence mode.
			32 at ≤5	50 MS/s	
	Stepped	32	96 at >:	50 MS/s	
			32 at ≤5	50 MS/s	
	Burst	16	512 at >	50 MS/s	
			256 at ≤	50 MS/s	
Loop Count	1 to 16,777,215 Burst trigger: Unlimited			_	
Quantum	Waveform size must be an integer multiple of four samples.			_	
Memory Limit	ts				
	8 MB Standard	32 MB Option	256 MB Option	512 MB Option	All trigger modes except where
Arbitrary Waveform Mode, Maximum Waveform Memory	4,194,176 samples	16,777,088 samples	134,217,600 samples	268,435,328 samples	noted.
Arbitrary Sequence Mode, Maximum Waveform Memory	4,194,120 samples	16,777,008 samples	134,217,520 samples	268,435,200 samples	Condition: One or two segments in a sequence.

Specification	Value			Comments	
Arbitrary Sequence Mode, Maximum Waveforms	65,000 Burst trigger: 8,000	262,000 Burst trigger: 32,000	2,097,000 Burst trigger: 262,000	4,194,000 Burst trigger: 524,000	Condition: One or two segments in a sequence.
Arbitrary Sequence Mode, Maximum Segments in a Sequence	104,000 Burst trigger: 65,000	418,000 Burst trigger: 262,000	3,354,000 Burst trigger: 2,090,000	6,708,000 Burst trigger: 4,180,000	Condition: Waveform memory is < 4,000 samples.

Calibration

Specification	Value	Comments
Self-Calibration	An onboard, 24-bit ADC and precision voltage reference are used to calibrate the DC gain and offset. The self-calibration is initiated by the user through the software and takes approximately 75 seconds to complete.	_
External Calibration	The External Calibration calibrates the VCXO, voltage reference, DC gain, and offset. Appropriate constants are stored in nonvolatile memory.	Also known as factory calibration.
Calibration Interval	Specifications valid within two years of External Calibration.	_
Warm-up Time	15 minutes	_

Power

Specification	Typical Operation	Overload Operation	Comments
+3.3 VDC	1.9 A	2.7 A	Typical.
+5 VDC	2.0 A	2.2 A	Overload operation occurs
+12 VDC	0.46 A	0.5 A	when CH 0 is
-12 VDC	0.01 A	0.01 A	shorted to ground.
Total Power	21.9 W	26.0 W	

Software

Specification	Value	Comments
Driver Software	NI-FGEN is an IVI-compliant driver that allows you to configure, control, and calibrate the NI 5421. NI-FGEN provides application programming interfaces for many development environments.	_
Application Software	NI-FGEN provides programming interfaces for the following application development environments: • LabVIEW	
	 LabWindows[™]/CVI[™] Measurement Studio Microsoft Visual C++ .NET Microsoft Visual C/C++ 	
	Microsoft Visual Basic	
Interactive Control and Configuration	The FGEN Soft Front Panel supports interactive control of the NI 5421. The FGEN Soft Front Panel is included on the NI-FGEN driver DVD.	_
Software	Measurement & Automation Explorer (MAX) provides interactive configuration and test tools for the NI 5421. MAX is also included on the NI-FGEN DVD.	
	You can use the NI 5421 with NI SignalExpress.	

Environment

NI PXI-5421 Environment



Note To ensure that the NI PXI-5421 cools effectively, follow the guidelines in the *Maintain Forced-Air Cooling Note to Users* included in the NI 5421 kit. The NI PXI-5421 is intended for indoor use only.

Specification	Value	Comments
Operating	0 to +55 °C in all NI PXI chassis except the following:	_
Temperature	0 to +45 °C when installed in an NI PXI-101x or NI PXI-1000B chassis.	
	Meets IEC 60068-2-1 and IEC 60068-2-2.	
Storage Temperature	-25 to +85 °C. Meets IEC 60068-2-1 and IEC 60068-2-2.	_
Operating Relative Humidity	10 to 90%, noncondensing. Meets IEC 60068-2-56.	_
Storage Relative Humidity	5 to 95%, noncondensing. Meets IEC 60068-2-56.	_
Operating Shock	30 g, half-sine, 11 ms pulse. Meets IEC 60068-2-27. Test profile developed in accordance with MIL-PRF-28800F.	Spectral and jitter specifications could degrade.
Storage Shock	50 g, half-sine, 11 ms pulse. Meets IEC 60068-2-27. Test profile developed in accordance with MIL-PRF-28800F.	_
Operating Vibration	5 to 500 Hz, 0.31 g _{rms} . Meets IEC 60068-2-64.	Spectral and jitter specifications could degrade.
Storage Vibration	5 to 500 Hz, 2.46 g _{rms} . Meets IEC 60068-2-64. Test profile exceeds requirements of MIL-PRF-28800F, Class B.	_
Altitude	2,000 m maximum (at 25 °C ambient temperature)	
Pollution Degree	2	_

NI PCI-5421 Environment



Note To ensure that the NI PCI-5421 cools effectively, follow the guidelines in the *Maintain Forced-Air Cooling Note to Users* included in the NI 5421 kit. Also, to maximize airflow and extend the life of the device, leave any adjacent PCI slots empty. The NI PCI-5421 is intended for indoor use only.

Specification	Value	Comments
Operating Temperature	0 to +45 °C. Meets IEC 60068-2-1 and IEC-60068-2-2.	_
Storage Temperature	-25 to +85 °C. Meets IEC 60068-2-1 and IEC-60068-2-2.	_
Operating Relative Humidity	10 to 90%, noncondensing. Meets IEC 60068-2-56.	
Storage Relative Humidity	5 to 95%, noncondensing. Meets IEC 60068-2-56.	
Storage Shock	50 g, half-sine, 11 ms pulse. Meets IEC 60068-2-27. Test profile developed in accordance with MIL-PRF-28800F.	_
Storage Vibration	5 Hz to 500 Hz, 2.46 g _{rms} . Meets IEC 60068-2-64. Test profile exceeds requirements of MIL-PRF-28800F, Class B.	_
Altitude	2,000 m maximum (at 25 °C ambient temperature)	_
Pollution Degree	2	_

Compliance and Certifications

Safety

This product meets the requirements of the following standards of safety for electrical equipment for measurement, control, and laboratory use:

- IEC 61010-1, EN 61010-1
- UL 61010-1, CSA 61010-1



Note For UL and other safety certifications, refer to the product label or the *Online Product Certification* section.

Electromagnetic Compatibility

This product meets the requirements of the following EMC standards for electrical equipment for measurement, control, and laboratory use:

- EN 61326-1 (IEC 61326-1): Class A emissions; Basic immunity
- EN 55011 (CISPR 11): Group 1, Class A emissions
- AS/NZS CISPR 11: Group 1, Class A emissions
- FCC 47 CFR Part 15B: Class A emissions
- ICES-001: Class A emissions



Note For EMC declarations and certifications, refer to the *Online Product Certification* section.

CE Compliance $\subset \in$

This product meets the essential requirements of applicable European Directives as follows:

- 2006/95/EC; Low-Voltage Directive (safety)
- 2004/108/EC; Electromagnetic Compatibility Directive (EMC)

Online Product Certification

To obtain product certifications and the Declaration of Conformity (DoC) for this product, visit ni.com/certification, search by model number or product line, and click the appropriate link in the Certification column.

Environmental Management

NI is committed to designing and manufacturing products in an environmentally responsible manner. NI recognizes that eliminating certain hazardous substances from our products is beneficial to the environment and to NI customers.

For additional environmental information, refer to the *NI and the Environment* Web page at ni.com/environment. This page contains the environmental regulations and directives with which NI complies, as well as other environmental information not included in this document.

Waste Electrical and Electronic Equipment (WEEE)



EU Customers At the end of the product life cycle, all products *must* be sent to a WEEE recycling center. For more information about WEEE recycling centers, National Instruments WEEE initiatives, and compliance with WEEE Directive 2002/96/EC on Waste Electrical and Electronic Equipment, visit ni.com/environment/weee.

电子信息产品污染控制管理办法 (中国 RoHS)



中国客户 National Instruments 符合中国电子信息产品中限制使用某些有害物质指令 (RoHS)。 关于 National Instruments 中国 RoHS 合规性信息,请登录 ni.com/environment/rohs_china。 (For information about China RoHS compliance, go to ni.com/environment/rohs_china.)

Physical

Specification	Va	lue	Comments
	NI PXI-5421	NI PCI-5421	
Dimensions	3U, One Slot, PXI/cPCI module $21.6 \times 2.0 \times 13.0$ cm $(8.5 \times 0.8 \times 5.1 \text{ in.})$	$34.1 \times 2.0 \times 10.7$ cm $(13.4 \times 0.8 \times 4.2 \text{ in.})$	_
Weight	345 g (12.1 oz)	419 g (14.8 oz)	_
Front Panel Con	nnectors		
Label	Function(s)	Connector Type	_
CH 0	Analog Output	SMB (jack)	
CLK IN	Sample clock input and PLL reference clock input.	SMB (jack)	
PFI 0	Marker output, trigger input, sample clock output, exported trigger output, and PLL reference clock output.	SMB (jack)	
PFI 1	Marker output, trigger input, sample clock output, exported trigger output, and PLL reference clock output.	SMB (jack)	
DIGITAL DATA & CONTROL	Digital data output, trigger input, exported trigger output, markers, external sample clock input, and sample clock output.	68-pin VHDCI female receptacle	

Specification	Specification Value					
NI PXI-5421 Oı	NI PXI-5421 Only—Front Panel LED Indicators					
Label	Function	For more				
ACCESS	The ACCESS LED indicates the status of the PCI bus and the interface from the NI 5421 to the controller.	information, refer to the <i>NI Signal</i> <i>Generators Help</i> .				
ACTIVE	The ACTIVE LED indicates the status of the onboard generation hardware of the NI 5421.	·				
Included Cable						
	1 (NI part number 763541-01), 50 Ω , BNC Male to SMB Plug, RG223/U, Double Shielded, 1 m cable.	_				



Note NI PXI-5421 modules of revision D or later are equipped with a modified PXI Express-compatible backplane connector. This modified connector allows the NI PXI-5421 to be supported by hybrid slots in a PXI Express chassis. To determine the revision of an NI PXI-5421 module, read the label on the underside of the NI PXI-5421. The label will list an assembly number in the format 189898*x*-01, where *x* is the revision.

Where to Go for Support

The National Instruments Web site is your complete resource for technical support. At ni.com/support you have access to everything from troubleshooting and application development self-help resources to email and phone assistance from NI Application Engineers.

A Declaration of Conformity (DoC) is our claim of compliance with the Council of the European Communities using the manufacturer's declaration of conformity. This system affords the user protection for electromagnetic compatibility (EMC) and product safety. You can obtain the DoC for your product by visiting ni.com/certification. If your product supports calibration, you can obtain the calibration certificate for your product at ni.com/calibration.

National Instruments corporate headquarters is located at 11500 North Mopac Expressway, Austin, Texas, 78759-3504. National Instruments also has offices located around the world to help address your support needs. For telephone support in the United States, create your service request at ni.com/support and follow the calling instructions or dial 512 795 8248. For telephone support outside the United States, contact your local branch office:

Australia 1800 300 800, Austria 43 662 457990-0, Belgium 32 (0) 2 757 0020, Brazil 55 11 3262 3599, Canada 800 433 3488, China 86 21 5050 9800, Czech Republic 420 224 235 774, Denmark 45 45 76 26 00, Finland 358 (0) 9 725 72511, France 01 57 66 24 24, Germany 49 89 7413130, India 91 80 41190000, Israel 972 3 6393737, Italy 39 02 41309277, Japan 0120-527196, Korea 82 02 3451 3400, Lebanon 961 (0) 1 33 28 28, Malaysia 1800 887710, Mexico 01 800 010 0793, Netherlands 31 (0) 348 433 466, New Zealand 0800 553 322, Norway 47 (0) 66 90 76 60, Poland 48 22 328 90 10, Portugal 351 210 311 210, Russia 7 495 783 6851, Singapore 1800 226 5886, Slovenia 386 3 425 42 00, South Africa 27 0 11 805 8197, Spain 34 91 640 0085, Sweden 46 (0) 8 587 895 00, Switzerland 41 56 2005151, Taiwan 886 02 2377 2222, Thailand 662 278 6777, Turkey 90 212 279 3031, United Kingdom 44 (0) 1635 523545

CVI, LabVIEW, National Instruments, NI, ni.com, the National Instruments corporate logo, and the Eagle logo are trademarks of National Instruments Corporation. Refer to the *Trademark Information* at ni.com/trademarks for other National Instruments trademarks. The mark LabWindows is used under a license from Microsoft Corporation. Windows is a registered trademark of Microsoft Corporation in the United States and other countries. Other product and company names mentioned herein are trademarks or trade names of their respective companies. For patents covering National Instruments products/technology, refer to the appropriate location: **Help»Patents** in your software, the patents.txt file on your media, or the *National Instruments Patent Notice* at ni.com/patents.

NI PXI/PCI-5421 仕様

16 ビット 100 MS/s 任意波形発生器

このドキュメントには、NI PXI-5421 任意波形発生器の仕様が記載されています。特に注記のない限り、各仕様において以下の条件が適用されます。

- アナログフィルタ有効化。
- 補間値は使用中のサンプルレートの最大許容値に設定。
- 50 Ω で信号を終端。
- ダイレクトパスを $1 V_{pk-pk}$ に設定、低ゲインアンプパスを $2 V_{pk-pk}$ に設定、高ゲインアンプパスを $12 V_{pk-pk}$ に設定。
- サンプルクロックは 100 MS/s に設定。

仕様は、特に指定がない限り、0~55 ℃の周囲温度範囲内で使用した場合の、保証済みでトレーサブルな製品性能を記載しています。

標準値は、保証範囲外での使用における有用な製品性能を表しますが、これには測定の不確定性やドリフトに対するガードバンドは含まれていません。標準値は工場から出荷されたすべてのユニットで確認されるとは限りません。特に指定がない限り、標準値は、この製品の開発時または製造時の測定値に基づいて、23 ±5 ℃ (信頼水準 90%) の周囲温度範囲内で使用した場合の、ユニットの予想性能を記載しています。

公称値(または補足情報)は、仕様または標準値に記載されていない予想性能を含む、製品の有用な追加情報を記載しています。公称値は保証範囲外です。

仕様は事前の通知なしに変更されることがあります。最新の NI 5421 の仕様については、ni.com/manuals をご覧ください。

NI 5421 のドキュメントにアクセスするには、スタート→すべてのプログラム→ National Instruments → NI-FGEN →ドキュメントを選択します。



換面 NI 5421 が使用されている場合、安全な取扱温度を超え、火傷が起こる場合があります。シャーシから取り外す前に、NI 5421 を十分に冷却してください。



電磁両立性ガイドライン

この製品は、製品仕様書に記載された電磁両立性(EMC)の規制基準および制限に基づいて所定の試験が実施され、これらに適合するものと認定されています。これらの基準および制限は、製品を意図された動作電磁環境で操作する場合に、有害な電磁妨害から保護するために設けられました。

この製品は、工場での使用を意図して設計されています。この製品が試験対象に接続されている場合、または住宅地域で使用されている場合、設置方法によっては有害な電磁妨害が発生する場合があります。製品によるラジオおよびテレビ受信への電磁妨害が起こる可能性、そして許容できない性能低下を最小限に抑えるには、製品ドキュメントの手順に厳密に従って取り付け、使用してください。

また、ナショナルインスツルメンツによって明示的に許可されていない製品への変更および修正は、地域の取締規則下で製品を操作するユーザの権利を無効にする可能性があります。



注意

この製品を使用する場合、シールドされたケーブルおよびアクセサリを使用してください。

目次

CH 0	3
サンプルクロック	14
オンボードクロック	17
位相ロックループ(PLL)基準クロック	18
CLK IN	18
PFI 0 および PFI 1	19
TClk 仕様	20
DIGITAL DATA & CONTROL (DDC)	21
開始トリガ	23
マーカ	
任意波形生成モード	26
キャリブレーション	27
電源	28
ソフトウェア	28
環境	29
NI PXI-5421 の環境	
NI PCI-5421 の環境	30
認可および準拠	31
安全性	
電磁両立性	
CE 準拠	
オンライン製品認証	
環境管理	
物理特性	
サポート情報	34

CH 0 (チャンネル 0 アナログ出力、フロントパネルコネクタ)

仕様			値		コメント			
チャンネル数	1	_						
コネクタ	SMB(ジ	ヤック)			_			
出力電圧特性								
出力パス	12.00 ル電圧 択され 高ゲィ 2. ソフト (IF) 2	1. ソフトウェアで選択可能なメイン出力パス設定は、 $12.00 \text{ V}_{\text{pk-pk}} \sim 5.64 \text{ mV}_{\text{pk-pk}} (50 \Omega 負荷) のフルスケール電圧を提供します。NI-FGEN は、メイン出力パスが選択されると、ゲイン属性によって低ゲインアンプまたは高ゲインアンプを使用します。 2. ソフトウェアで選択可能なダイレクトパスは中間周波数 (IF) アプリケーションに対して最適化され、0.707 \sim 1.000 \text{ V}_{\text{pk-pk}} のフルスケール電圧を提供します。$						
DAC 分解能	16 ビット	~			_			
振幅とオフセッ	۲							
振幅範囲			振幅	(V _{pk-pk})	振幅値は、DAC			
	パス	負荷	最小値	最大値	- のフルスケール が利用されてい			
	ダイレ	50 Ω	0.707	1.00	ると仮定。最小値 よりも小さい振			
	クトパ ス 低ゲイ	1 kΩ	1.35	1.91	幅を必要とする 場合は、DAC の			
		開回路	1.41	2.00	フルスケールよ りも小さい波形			
		50 Ω	0.00564	2.00	を使用可能。			
	ンアンプ	1 kΩ	0.0107	3.81	- NI-FGEN は、 ユーザ指定の負			
		→ 荷抵抗を補正。 - -						
	高ゲイ	50 Ω	0.0338	338 12.0				
	ンアンプ	1 kΩ	0.0644	22.9				
		開回路	0.0676	24.0	•			
振幅分解能	振幅範囲	_						
オフセット 範囲	振幅範囲 未満。	ダイレクトパス では利用不可。						

仕様			値	コメント		
最大出力電圧						
最大出力電圧	パス	NI 5421 の最大出 力電圧は、振幅				
	ダイレ	50 Ω	±0.500	範囲およびオフ		
	クトパ ス	1 kΩ	±0.953	セット範囲により決定。		
		開回路	±1.000			
	低ゲイ	50 Ω	±1.000			
	レアン プ	1 kΩ	±1.905			
		開回路	±2.000			
	高ゲイ	50 Ω	±6.000			
	ンアン プ	1 kΩ	±11.43			
		開回路	±12.00			
確度						
DC 確度	± (0 μ km 5 bm 6 bm 5 bm 6 bm 6					
AC 振幅確度	`	•	(−1.0% − 1 mV) (−0.2% − 0.5 mV)、標準	50 kHz 正弦波。		

仕様	値	コメント
出力特性		
出力インピー ダンス	50 Ω 公称または 75 Ω 公称 (ソフトウェアで選択可能)	_
負荷インピー ダンス補正	出力振幅は、ユーザ指定の負荷インピーダンスに対して補 正されています。	_
出力 カプリング	DC	_
出力有効	ソフトウェアで選択可能。無効な場合、CH0出力は、選択された出力インピーダンスに等しい値を持つ1W抵抗で終端されます。	_
最大出力 過負荷	CH 0 出力は、破損せずに $50~\Omega$ 、 $\pm 12~V$ (ダイレクトパスの場合は $\pm 8~V$)ソースに接続可能。CH 0 出力が無限に短絡接地されている場合は破損しません。	_
波形加算	CH 0 出力は、類似するパス間での波形加算をサポートしています。特に複数の NI 5421 信号発生器の出力端子をまとめて接続できます。	_
周波数および過滤	度応答	
帯域幅	43 MHz	-3 dB で測定。
デジタル補間 フィルタ	ソフトウェアで選択可能な有限インパルス応答(FIR)フィルタ。使用可能な補間係数は、2、4、または 8。	10 MS/s ま
アナログ フィルタ	ソフトウェアで選択可能な7次楕円フィルタ。	低ゲインおよび 高ゲインアンプ パスで利用可能。

仕様			コメント		
パスバンド		パス		50 kHz を基準と	
フラットネス 	ダイレクトパス	低ゲインアンプ	高ゲインアンプ	する。	
	-0.4 ~ +0.6 dB 100 Hz ~ 40 MHz	-1.0 ~ +0.5 dB 100 Hz ~ 20 MHz	-1.2 ~ +0.5 dB 100 Hz ~ 20 MHz		
パルス応答		パス			
	ダイレクトパス	低ゲインアンプ	高ゲインアンプ	タおよびデジタ ル補間フィルタ	
立ち上がり / 立ち下がり時 間	<5 ns <4.5 ns(標準)*	<8 ns <7 ns* <5.5 ns (標準)*	<10 ns	無効化。	
アベレーショ ン	<10%(標準)	<5%(標準)	<5%(標準)		
* 仕様は、NI PXI-542	'1 デバイスの G リビジョン	,以降にのみ適用されます	(NIの製品番号は 189898G	9-0xL).	




図1 平均化されたパスバンドフラットネス、ダイレクトパス




図2 パルス応答、低ゲインアンプパス(50Ω負荷)

仕様		コメント		
一般的な関数に	おける推奨する最大周沿	皮数		
機能		パス		方形波、ランプ
	ダイレクトパス	低ゲインアンプ	高ゲインアンプ	波、三角波では アナログフィル
正弦波	43 MHz	43 MHz	43 MHz	タおよびデジタ
方形波	推奨されていません	25 MHz	12.5 MHz	・ル補間フィルタ を無効化。
ランプ波	推奨されていません	5 MHz	5 MHz	最小周波数は
三角波	推奨されていません	5 MHz	5 MHz	<1 mHz。この値 はメモリサイズ およびデバイス 構成に依存しま す。
スペクトル特性				
SINAD		パス		振幅 -1 デシベル
(Signal to Noise and Distortion)	ダイレクトパス	低ゲインアンプ	 高ゲインアンプ	フルスケール (dBFS)。DC ~ 50 MHz まで測
1 MHz	64 dB	66 dB	63 dB	定。低振幅の
10 MHz	61 dB	60 dB	47 dB	SINAD は、 -148 dBm/Hz ノ
20 MHz	57 dB	56 dB	42 dB	・イズフロアに よって制限され
30 MHz	60 dB	62 dB	62 dB	ます。すべての値は標準。
40 MHz	60 dB	62 dB	62 dB	一世は保午。
43 MHz	58 dB	60 dB	55 dB	
高調波を含む		パス		振幅 -1 dBFS。
スプリアスフ リーダイナ ミックレンジ * (SFDR)	ダイレクトパス	低ゲインアンプ	高ゲインアンプ	DC ~ 50 MHz まで測定。高調 波歪みとも呼ば れる。低振幅の
1 MHz	76 dB	71 dB	58 dB	高調波を含む SFDR は、
10 MHz	68 dB	64 dB	47 dB	-148 dBm/Hz ノイズフロアに
20 MHz	60 dB	57 dB	42 dB	よって制限され
30 MHz	73 dB	73 dB	74 dB	る。すべての値 は標準で、エイ
40 MHz	76 dB	73 dB	74 dB	リアスされた高
43 MHz	78 dB	75 dB	59 dB	調波が含まれる。
* ダイナミックレンシ	ジは搬送波レベルと最大スプリ	リアスの差として定義され	る。 -	

仕様		コメント		
スペクトル特性	(続き)			
高調波なし		パス		振幅 -1 dBFS。
SFDR	ダイレクトパス	低ゲインアンプ	高ゲインアンプ	DC ~ 50 MHz まで測定。 低振
1 MHz	87 dB	90 dB	90 dB	幅の高調波なし SFDR は、
10 MHz	86 dB	88 dB	90 dB	-148 dBm/Hz
20 MHz	79 dB	88 dB	88 dB	ノイズフロアに よって制限され
30 MHz	72 dB	72 dB	73 dB	る。すべての値
40 MHz	75 dB	72 dB	73 dB	は標準で、エイ リアスされた高
43 MHz	77 dB	74 dB	59 dB	調波が含まれる。
0 ~ 40 ℃		パス		振幅 -1 dBFS。第
全高調波歪み (THD)	ダイレクトパス	低ゲインアンプ	高ゲインアンプ	2 高調波から第 6 高調波を含む。
20 kHz	-77 dBc(標準)	-77 dBc(標準)	-77 dBc(標準)	
1 MHz	-75 dBc(標準)	-70 dBc(標準)	-62 dBc(標準)	
5 MHz	-68 dBc	-68 dBc	-55 dBc	
10 MHz	-65 dBc -66 dBc (標準)*	-61 dBc -66 dBc (標準)*	-46 dBc	
20 MHz	-55 dBc -61 dBc (標準)*	-53 dBc -61 dBc (標準)*	_	
30 MHz	-50 dBc -57 dBc (標準)*	-48 dBc -57 dBc (標準)*	_	
40 MHz	-47 dBc -54 dBc (標準)*	-46 dBc -54 dBc (標準)*	_	
43 MHz	-46 dBc -53 dBc (標準)*	-45 dBc -53 dBc (標準)*	_	
* 仕様は、NI PXI-542			I NIの製品番号は 189898⊝	<u>I</u> ∹0xL)。

仕様		コメント		
スペクトル特性	(続き)			
0 ~ 55 °C		パス		振幅 -1 dBFS。第
THD	ダイレクトパス	低ゲインアンプ	高ゲインアンプ	2 高調波から第 6 高調波を含む。
20 kHz	-76 dBc(標準)	-76 dBc(標準)	-76 dBc(標準)	
1 MHz	-74 dBc(標準)	-69 dBc(標準)	-61 dBc (標準)	
5 MHz	-67 dBc	-67 dBc	-54 dBc	
10 MHz	-63 dBc	-60 dBc	-45 dBc	
20 MHz	-54 dBc -57 dBc*	-52 dBc -55 dBc*	_	
30 MHz	-48 dBc -52 dBc*	-46 dBc -50 dBc*	_	
40 MHz	-45 dBc -50 dBc*	-41 dBc -47 dBc*	_	
43 MHz	-44 dBc -49 dBc*	-41 dBc -46 dBc*	_	
* 仕様は、NI PXI-542		· 	· NI の製品番号は 189898G	-0xL)。

仕様		値					コメント
スペクトル特性	(続き)						
平均ノイズ		振幅	範囲	平	均ノイズ密	密度	低振幅の平均ノ
密度	パス	V_{pk-pk}	dBm	$\frac{\text{nV}}{\sqrt{\text{Hz}}}$	dBm/ Hz	dBFS/ Hz	イズ密度は、 -148 dBm/Hz ノイズフロアに
	ダイレク トパス	1	4.0	18	-142	-146.0	よって制限され る。
	低ゲイン	0.06	-20.4	9	-148	-127.6	
	低ゲイン	0.1	-16.0	9	-148	-132.0	
	低ゲイン	0.4	-4.0	13	-145	-141.0	
	低ゲイン	1	4.0	18	-142	-146.0	
	低ゲイン	2	10.0	35	-136	-146.0	
	高ゲイン	4	16.0	71	-130	-146.0	
	高ゲイン	12	25.6	213	-120	-145.6	
相互変調歪み				パス		各トーンは、	
(IMD)	ダイレク	トパス	低ゲイン	シアンプ	高ゲイン	ンアンプ	−7 dBFS。すべて の値は標準。
10.2 MHz/ 11.2 MHz	-81 d	Вс	-80	dBc	-62	dBc	
10.6 MHz/ 10.8 MHz	-81 d	Вс	-79	dBc	-61	dBc	
19.5 MHz/ 20.5 MHz	-78 d	Вс	-66	dBc	-54	dBc	
19.9 MHz/ 20.1 MHz	-78 d	Вс	-65	dBc	-50	dBc	
34.0 MHz/ 35.0 MHz	-75 d	Вс	-58	dBc	-51	dBc	
34.8 MHz/ 35.0 MHz	-75 d	Вс	-58	dBc	-51	dBc	
42.0 MHz/ 43.0 MHz	-75 d	Вс	-55	dBc	-51	dBc	
42.8 MHz/ 43.0 MHz	-75 d	Вс	-55	dBc	-50	dBc	




図3 10 MHz シングルトーンスペクトル、ダイレクトパス、100 MS/s、4 に設定された補間係数



メモ 図 3 のノイズフロアは、測定デバイスによって制限されます。この制限に関する 詳細については、「平均ノイズ 密度」仕様を参照してください。




図4 10 MHz シングルトーンスペクトル、低ゲインアンプパス、100 MS/s、4 に設定された補間係数



メモ 図 4のノイズフロアは、測定デバイスによって制限されます。この制限に関する 詳細については、「平均ノイズ 密度」仕様を参照してください。




図5 ダイレクトパス、2トーンススペクトル(通常)



メモ 図 5 のノイズフロアは、測定デバイスによって制限されます。「平均ノイズ 密度」仕様を参照してください。

サンプルクロック

仕様	値	コメント
サンプル クロックソース	 内部、Nで除算(N≥1) 内部、DDS ベース、高分解能 外部、CLK IN(SMB フロントパネルコネクタ) 外部、DDC CLK IN(DIGITAL DATA & CONTROL フロントパネルコネクタ) NI PXI-5421 — 外部、PXI スタートリガ(バックプレーンコネクタ) NI PXI-5421 — 外部、PXI_Trig<07>(バックプレーンコネクタ) NI PCI-5421 — 外部、RTSI<07> 	内部クロック リースの詳細に ついては、「オン ボードクションを 参照してく が。

仕様					コメント
サンプルレートの	範囲と分解能				•
サンプル クロックソース	サンプルレート範囲		サンプルレート分解能		_
Nで除算	23.84 S/s ~ 100	MS/s	(100 MS (1 ≤ N ≤ 可能	s/s)/N 4,194,304)に設定	
高分解能	10 S/s ~ 100 M	MS/s		1.06 µHz	
CLK IN	200 kS/s \sim 105	MS/s		ックソースにより	
DDC CLK IN	10 S/s ~ 105 M	MS/s	– – .	る分解能。 'プルクロックの	
NI PXI-5421 PXI スター トリガ	10 S/s ∼ 105 ľ	VIS/s		ィーサイクルの許	
NI PXI-5421 PXI_Trig<07>	10 S/s ∼ 20 N	MS/s			
NI PCI-5421 RTSI<07>	10 S/s ∼ 20 N	/IS/s			
実効サンプルレー	· ト				
	サンプルレート (MS/s)	補間	係数	実効サンプル レート	実効サンプル レート = (補間
	10 S/s ~ 105 MS/s	1 (0	OFF)	10 S/s ~ 105 MS/s	₹ 係数) × (サンプ ルレート)
	$12.5\sim105\mathrm{MS/s}$		2	25 ~ 210 MS/s	
	$10\sim 100$ MS/s	4	4	$40\sim400$ MS/s	
	$10\sim50$ MS/s	8	8	$80\sim400$ MS/s	
サンプルクロック	遅延範囲と分解能				
サンプル クロックソース	遅延調整範囲		遅延調整分解能		_
Nで除算	±1 サンプルクロック周期		<10 ps		
高分解能	±1 サンプルクロッ	ク周期	サンプ	ルクロック周期 / 16,384	
外部 (すべて)	0 ∼ 7.6 ns	3	<15 ps		

仕様	値			コメント		
システム位相ノイ	システム位相ノイズおよびジッタ(10 MHz 搬送波)					
サンプル クロックソース		ム位相ノイズ密度 Hz)オフセット		システム出力ジッタ	2×DAC オー バーサンプリン	
	100 Hz	1 kHz	10 kHz	(100 Hz ~ 100 kHz を統合)	グ時の仕様。 	
NI PXI-5421 Nで除算	-107	-121	-137	<1.2 ps rms		
NI PCI-5421 Nで除算	-110	-127	-137	<2.0 ps rms		
高分解能 *	-109	-121	-123	<4.2 ps rms		
NI PXI-5421 CLK IN	-111	-122	-135	<1.2 ps rms		
NI PCI-5421 CLK IN	-113	-125	-135	<2.0 ps rms		
NI PXI-5421 PXI スター トリガ [†]	-115	-118	-130	<3.0 ps rms		
* サンプルレートが低くなると、高分解能仕様が向上。 † NI PXI-5421 PXI スタートリガ仕様は、サンプルクロックソースが PXI_CLK10 にロックされている場合				場合に有効。		
外部サンプル クロック入力の ジッタ許容値	ロック入力の 周期ジッタ ±1 ns			_		

仕様	値			コメント
サンプルクロック	のエクスポート			
エクスポートし たサンプルク ロックの出力先	 PFI<01> (SMB フロントパネルコネクタ) DDC CLK OUT (DIGITAL DATA & CONTROL フロントパネルコネクタ) NI PXI-5421—PXI_Trig<06> (バックプレーンコネクタ) NI PCI-5421—RTSI<06> 			エクスポートし たサンプルク ロックは、 整数 <i>K</i> (1 ≤ <i>K</i> ≤ 4,194,304)で分 周可能。
エクスポートし たサンプルク ロックの出力先	最大周波数	ジッタ(標準)	デューティー サイクル	_
PFI<01>	105 MHz	PFI 0: 6 ps rms PFI 1: 12 ps rms	25 ~ 65%	
DDC CLK OUT	105 MHz	40 ps rms	40 ~ 60%	
NI PXI-5421 PXI_Trig<06>	20 MHz	_	_	
NI PCI-5421 RTSI<06>	20 MHz	_	_	

オンボードクロック (内部 VCXO)

仕様	値	コメント
クロック ソース	内部サンプルクロックは、位相ロックループを使用して基準クロックにロック、もしくはオンボード VCXO 周波数基準から取得されます。	_
周波数確度	±25 ppm	_

<u>位相ロックループ(PL</u>L)基準クロック

仕様	値	コメント
ソース	 NI PXI-5421—PXI_CLK10 (バックプレーンコネクタ) NI PCI-5421—RTSI_7 (RTSI_CLK) CLK IN (SMB フロントパネルコネクタ) 	PLL 基準クロック は、位相ロック ループの基準周 波数を提供しま す。
周波数確度	PLL を使用する場合、NI 5421 の周波数確度は、PLL 基準 クロックソースの周波数確度のみに基づきます。	_
ロック時間	標準 : 70 ms 最大 : 200 ms	_
周波数範囲	5 MHz ~ 20 MHz (1 MHz 刻み)。 10 MHz のデフォルト。 PLL 基準クロック周波数は ±50 ppm の確度である必要があります。	
デューティー サイクル範囲	40 ~ 60%	_
エクスポート した PLL 基準 クロックの出 カ先	1. PFI<01> (SMB フロントパネルコネクタ) 2. NI PXI-5421—PXI_Trig<06> (バックプレーンコネクタ) NI PCI-5421—RTSI<06>	_

CLK IN (サンプルクロックおよび基準クロック入力、 フロントパネルコネクタ)

仕様	値	コメント
コネクタ	SMB(ジャック)	_
方向	入力	_
出力先	1. サンプルクロック	_
	2. PLL 基準クロック	
周波数範囲	1 ~ 105 MHz(サンプルクロックの出力先および正弦波) 200 kHz ~ 105 MHz(サンプルクロックの出力先および方 形波)	1
	5~ 20 MHz(PLL 基準クロックの出力先)	

仕様	値	コメント
入力電圧範囲	正弦波 : 0.65 ~ 2.8 V _{pk-pk} (50 Ω 負荷、 0 dBm ~ +13 dBm)	_
	方形波: 0.2 ~ 2.8 V _{pk-pk} (50 Ω 負荷)	
最大入力 過負荷	±10 V	_
入力インピー ダンス	50 Ω	_
入力 カプリング	AC	_

PFI 0 および PFI 1 (PFI(プログラム可能な機能的インタフェース)、 フロントパネルコネクタ)

仕様	値	コメント
コネクタ	2 SMB(ジャック)	_
方向	双方向	_
周波数範囲	DC ~ 105 MHz	_
入力の場合(トリ	リガ)	
出力先	開始トリガ	_
最大入力 過負荷	−2 ~ +7 V	_
V _{IH}	2.0 V	_
V _{IL}	0.8 V	_
入力インピー ダンス	1 kΩ	_
出力の場合(イ	· · · · · · · · · · · · · · · · · · ·	
ソース	1. サンプルクロックは、整数 K(1 ≤ K ≤ 4,194,304)で分 周可能。	_
	2. サンプルクロックタイムベース(100 MHz)は、整数 M(2 ≤ M ≤ 4,194,304)で分周可能。	
	3. PLL 基準クロック	
	4. マーカ	
	5. エクスポートした開始トリガ (出力開始トリガ)	

仕様	値	コメント
出力インピー ダンス	50 Ω	_
最大出力 過負荷	−2 ~ +7 V	_
V _{OH}	最小: 2.9 V (開回路)、1.4 V (50 Ω 負荷)	出カドライバは
V _{OL}	最大: 0.2 V (開回路)、0.2 V (50 Ω 負荷)	│ +3.3 V TTL と互換 │ 性あり。
立ち上がり / 立ち下がり時間 (20~80%)	≤2.0 ns	10 pF の負荷。

TCIk 仕様

ナショナルインスツルメンツの TCIk 同期方法および NI-TCIk 計測器ドライバは、シャーシ内の SMC 対応モジュールのサンプルクロックを揃えるために使用されます。TCIk 同期の詳細については、『NI 信号発生器ヘルプ』の中にある『NI-TCIk 同期ヘルプ』を参照してください。

- 仕様は、1 台の NI PXI-1042 シャーシに取り付けられている任意の数の PXI モジュールに対して有効です。
- 各 SMC 対応モジュールでは、すべてのパラメータが同じ値に設定されています。
- サンプルクロックは 100 MS/s、N で除算、またすべてのフィルタは 無効に設定されています。
- マルチシャーシシステムを含むその他の構成については、ナショナルインスツルメンツの技術サポート (ni.com/jp/support) までお問い合わせください。



メモ NI-TCIk を使用して異なるモジュールを同期できますが、これらの仕様は同一のモジュールを使用した場合にのみ適用されます。

仕様	値	コメント	
NI-TCIk を使用したモ	NI-TCIk を使用したモジュール間の SMC 同期(同一モジュールを使用、標準)		
スキュー	500 ps	クロックおよびアナログパ スでの遅延の差による。手動 による調整は未実施。	
手動での調整後の平均スキュー	<10 ps	手動での調整の詳細については、『NI-TCIk 同期ヘルプ』の「同期再現性の最適化」トピックを参照してください。調整処理に関するその他の情報については、ナショナルインスツルメンツの技術サポート(ni.com/jp/support)までお問い合わせください。	
サンプルクロック 遅延 / 調整分解能	≤10 ps	_	

DIGITAL DATA & CONTROL (DDC) フロントパネルコネクタ (オプション)

仕様	値	コメント
コネクタ タイプ	68 ピン VHDCI メスコネクタ	_
データ出力 信号数	16	_
制御信号	 DDC CLK OUT (クロック出力) DDC CLK IN (クロック入力) PFI 2 (入力) PFI 3 (入力) PFI 4 (出力) PFI 5 (出力) 	_
グランド	23 ピン	_

仕様		コメント			
出力信号特性(データ出力、DDC CL	ータ出力、DDC CLK OUT、および PFI<45> を含む)			
信号タイプ	LV	LVDS(低電圧差動信号)			
信号特性	最小	標準	最大	100 Ω 差動負荷で	
V _{OH}	_	1.3 V	1.7 V	試験。 ・デバイスのフロ	
V _{OL}	0.8 V	1.0 V	_	ントパネルで測	
差動出力電圧	0.25 V	_	0.45 V	定。 負荷容量 <10 pF。	
出力コモン モード電圧	1.125 V	_	1.375 V	ドライバおよび レシーバは	
立ち上がり / 立ち下がり時	_	0.8 ns	1.6 ns	ANSI/TIA/ EIA-644 に適合。	
間間				立ち上がり時間 は 20 ~ 80%。	
出力スキュー	標準: 1 ns、最大 2 ns。 DIGITAL DATA & CONTROL フロントコネクタの 2 つの出力端子間のスキュー。			_	
出力有効化 / 無効化	ソフトウェアですべてのデータ出力信号および制御信号を 一括制御。無効な場合、出力端子は高インピーダンス状態 になります。				
最大出力 過負荷	-0.3 ∼ +3.9 V			_	
入力信号特性([DDC CLK IN および P	FI<23> を含む)			
信号タイプ	LVDS(低電圧差動化	言号)		_	
入力差動イン ピーダンス	100 Ω	100 Ω			
最大出力 過負荷	-0.3 ∼ +3.9 V			_	
信号特性	最小 最大			_	
差動入力電圧	0.1 V		0.5 V		
入力コモン モード電圧	0.2 V		2.2 V		

仕様	値	コメント
DDC CLK OUT		
クロック形式	データ出力およびマーカは、DDC CLK OUT の立ち下がり エッジで変化します。	_
周波数範囲	詳細については、「サンプルクロック」のセクションを参 照してください。	-
デューティー サイクル	40 ~ 60%	-
ジッタ	40 ps rms	_
DDC CLK IN		
クロック形式	DDC データ出力信号は、DDC CLK IN の立ち上がりエッ ジで変化します。	-
周波数範囲	10 Hz ~ 105 MHz	_
入力デュー ティーサイク ルの許容値	40 ~ 60%	_
入力ジッタ 許容値	サイクル間ジッタの 300 ps pk-pk、周期ジッタの 1 ns rms。	_

開始トリガ

仕様	値	コメント
ソース	1. PFI<01>(SMB フロントパネルコネクタ)	_
	2. PFI<23>(DIGITAL DATA & CONTROL フロントパネルコネクタ)	
	3. NI PXI-5421 —PXI_Trig<07> (PXI バックプレーンコネクタ) NI PCI-5421 —RTSI<07>	
	4. NI PXI-5421 —PXI スタートリガ (PXI バックプレーンコネクタ)	
	5. ソフトウェア(関数呼び出しを使用)	
	6. 即時(トリガを待機しない)。デフォルト。	
モード	1. シングル	_
	2. 連続	
	3. ステップ	
	4. バースト	

仕様	ſ	<u>i</u>	コメント
エッジ検出	立ち上がり		_
最小パルス幅	25 ns		NI 信号発生器へ ルプ→デバイ ス→ NI 5421 → トリガ→トリガ タイミングの t _{s1} を参照してくださ い。
開始トリガか	補間係数	標準遅延	NI 信号発生器へ
ら CH 0 アナロ グ出力までの 遅延	デジタル補間フィルタ無効 化。	43 サンプルクロック周期 + 110 ns	ルプ→デバイ ス→ NI 5421 → トリガ→トリガ
	2	57 サンプルクロック周期 + 110 ns	タイミング の † _{s2} を参照してくだ さい。
	4	63 サンプルクロック周期 + 110 ns	200
	8	64 サンプルクロック周期 + 110 ns	
開始トリガか らデジタル データ出力の 遅延	40 サンプルクロック周期 + 110 ns		_
トリガのエクスフ	#− ト		
エクスポート したトリガの 出力先	トリガとして使用する信号は 「出力先」仕様に記載されるす 可能です。		_
エクスポート したトリガ遅 延	65 ns(標準)		NI 信号発生器へ ルプ→デバイス→ NI 5421 →トリ ガ→トリガタイミ ングの † _{s3} を参照 してください。
エクスポート したトリガパ ルス幅	>150 ns		NI 信号発生器へ ルプ→デバイス→ NI 5421 →トリ ガ→トリガタイミ ングの t _{s4} を参照 してください。

マーカ

仕様		値		コメント	
出力先	·	3 フロントパネルコネ SITAL DATA & CONT		_	
	3. NI PXI-5421 ―P (PXI バックプレ	ルコネクタ) 3. NI PXI-5421—PXI_Trig<06> (PXI バックプレーンコネクタ) NI PCI-5421—RTSI<06>			
数量	1マーカ/セグメン	ント。		_	
波形量	マーカ位置は、4 つがあります。	つのサンプルの整数値	音で配置される必要	_	
幅	>150 ns	>150 ns			
スキュー	出力先	アナログ出力の 場合	デジタルデータ 出力の場合	NI 信号発生器 ヘルプ→基本概	
	PFI<01>	±2 サンプルク ロック周期	なし	念→波形→イベン ト→マーカイベ 」ントの† _{m1} を参照	
	PFI<45>	なし	<2 ns	してください。	
	NI PXI-5421 PXI_Trig<06> NI PCI-5421 RTSI<06>	±2 サンプルク ロック周期	なし		
ジッタ	20 ps rms				

仕様		ſi	İ		コメント
メモリ使用	NI 5421 は、波形と命令がオンボードメモリを共有する SMC(Synchronization and Memory Core)テクノロジを使用しています。シーケンスリストのセグメント数、メモリ内の最大波形数、および波形ストレージで使用できるサンプル数などのパラメータは、柔軟性があり、ユーザ定義です。			詳細については、 NI 信号発生器へ ルプ→プログラ ミング→ NI-TCIk 同期へルプを参 照してください。	
オンボード メモリサイズ	8 MB 標準: 8,388,608 バイト	32 MB オプション: 33,554,432 バイト	256 MB オプション: 268,435,456 バイト	512 MB オプション: 536,870,912 バイト	_
出力モード	任意波形モー	ドおよび任意シ-	ーケンスモード		_
任意波形 モード			杉がオンボード <i>></i> 尺され、生成され		_
任意シーケン スモード	任意シーケンスモードでは、シーケンスによって NI 5421 が 波形セットを特定の順序で生成します。シーケンスの要素 は、セグメントとしても示されます。各セグメントは、一連 の命令に関連付けられます。命令は、メモリ内の波形から選 択される波形、生成される波形のループ (繰り返し) の数、そしてマーカ出力信号が送信される波形のサンプルを認識します。			_	
最小波形サイズ (サンプ	トリガ モード	任意波形 モード	任意シーケ	ンスモード	最小波形サイズ は、任意シーケ
ル)	シングル	16	1	6	ンスモードでサ ンプルレートに
	連続	16	96 (>50	MS/s 時)	依存。
			32 (≤50	MS/s 時)	
	ステップ	32	96 (>50	MS/s 時)	
	32(≤50 MS/s 時)				
	バースト	16	512 (>50	MS/s 時)	
			256 (≤50	MS/s 時)	
ループ カウント	1 ~ 16,777,215 バーストトリガ : 無制限			_	
波形量	波形サイズは、	4 サンプルの割	隆数倍である必要	ぎがあります。	_

仕様			Ė		コメント
メモリ制限					
	8 MB 標準	32 MB オプション	256 MB オプション	512 MB オプション	特別な記載がない限りすべての
任意波形モー ド、最大波形 メモリ	4,194,176 サンプル	16,777,088 サンプル	134,217,600 サンプル	268,435,328 サンプル	トリガモード。
任意シーケン スモード、最 大波形メモリ	4,194,120 サンプル	16,777,008 サンプル	134,217,520 サンプル	268,435,200 サンプル	条件:シーケンス 内に1または2 つのセグメント がある場合。
任意シーケン スモード、 最大波形	65,000 バースト トリガ: 8,000	262,000 バースト トリガ: 32,000	2,097,000 バースト トリガ: 262,000	4,194,000 バースト トリガ: 524,000	条件:シーケンス 内に1または2 つのセグメント がある場合。
任意シーケン スモード、 シーケンス内 の最大セグメ ント	104,000 バースト トリガ: 65,000	418,000 バースト トリガ: 262,000	3,354,000 バースト トリガ: 2,090,000	6,708,000 バースト トリガ: 4,180,000	条件:波形メモリが <4,000 サンプルの場合。

キャリブレーション

仕様	値	コメント
セルフキャリ ブレーション	オンボードでは、24 ビット ADC および精度電圧基準を用いて DC ゲインおよびオフセットを校正します。セルフキャリブレーションは、ソフトウェアを利用してユーザが開始し、完了までに約75秒かかります。	_
外部キャリブ レーション	外部キャリブレーションは、VCXO、電圧基準、DC ゲイン、およびオフセットを校正します。適切な定数は、不揮発性メモリに保管されます。	工場出荷時の キャリブレー ションと同様。
キャリブレー ション間隔	仕様は外部キャリブレーションから 2 年間有効です。	_
ウォーム アップ時間	15 分	_

仕様	標準動作	過負荷動作	コメント
+3.3 VDC	1.9 A	2.7 A	標準。CH 0 が短
+5 VDC	2.0 A	2.2 A	絡接地されてい る場合に、過負
+12 VDC	0.46 A	0.5 A	荷動作が発生。
-12 VDC	0.01 A	0.01 A	
合計電力	21.9 W	26.0 W	

ソフトウェア

仕様	値	コメント
ドライバ ソフトウェア	NI-FGEN は、IVI 準拠ドライバで NI 5421 の構成、制御、 および校正を可能にします。 NI-FGEN は、多数の開発環境 アプリケーションプログラミングインタフェースを提供し ます。	_
アプリケー ションソフト ウェア	NI-FGEN は、以下のアプリケーション開発環境のプログラミングインタフェースを提供します。 LabVIEW LabWindows™/CVI™ Measurement Studio Microsoft Visual C++ .NET Microsoft Visual Basic	-
対話式の制御 および構成 ソフトウェア	FGEN ソフトフロントパネルは、NI 5421 の対話的制御をサポートしています。FGEN ソフトフロントパネルはNI-FGEN ドライバ DVD に含まれています。 Measurement & Automation Explorer (MAX) でNI 5421 を対話式に構成、そしてテストすることができます。MAX も NI-FGEN DVD に含まれています。 NI 5421 は、NI SignalExpress と併用可能です。	_

NI PXI-5421 の環境



メモ

NI PXI-5421 を効果的に冷却するには、NI 5421 キットに含まれる『強制空冷の維持について』のガイドラインに従ってください。NI PXI-5421 は、室内使用を意図して設計されています。

仕様	値	コメント
動作温度	0~+55 ℃ (以下を除くすべての NI PXI シャーシ) 0~+45 ℃ (NI PXI-101x または NI PXI-1000B シャーシに 取り付けた場合)。 IEC 60068-2-1、IEC 60068-2-2 に準拠。	_
保管温度	-25~+85℃。IEC 60068-2-1、IEC 60068-2-2 に準拠。	_
動作時の相対 湿度	10 ~ 90%、結露なきこと。IEC 60068-2-56 に準拠。	_
保管時の相対 湿度	5 ~ 95%、結露なきこと。IEC 60068-2-56 に準拠。	_
動作時衝撃	30 g、半正弦波、11 ms パルス。IEC 60068-2-27 に準拠。 MIL-PRF-28800F に準拠してテストプロファイルを確立。	スペクトルおよ びジッタ仕様が 低下する場合が あります。
保管時衝撃	50 g、半正弦波、11 ms パルス。IEC 60068-2-27 に準拠。 MIL-PRF-28800F に準拠してテストプロファイルを確立。	_
動作振動	5 ~ 500 Hz、0.31 g _{rms} 。IEC 60068-2-64 に準拠。	スペクトルおよ びジッタ仕様が 低下する場合が あります。
保管振動	5 ~ 500 Hz、2.46 g _{rms} 。IEC 60068-2-64 に準拠。テストプロファイルは、MIL-PRF-28800F、Class B の要件を上回る。	_
高度	最大 2,000 m(周囲温度 25 ℃時)	_
汚染度	2	

NI PCI-5421 の環境



メモ

NI PCI-5421 を効果的に冷却するには、NI 5421 キットに含まれる『強制空冷の維持について』のガイドラインに従ってください。通気の確保やデバイスの寿命に影響を与えないために、隣接している PCI スロットにはデバイスを取り付けないでください。NI PCI-5421 は、屋内での使用を意図して設計されています。

仕様	値	コメント
動作温度	0 ~ +45 ℃。IEC 60068-2-1、IEC 60068-2-2 に準拠。	_
保管温度	-25~+85℃。IEC 60068-2-1、IEC 60068-2-2 に準拠。	_
動作時の相対 湿度	10 ~ 90%、結露なきこと。IEC 60068-2-56 に準拠。	_
保管時の相対 湿度	5 ~ 95%、結露なきこと。IEC 60068-2-56 に準拠。	
保管時衝撃	50 g、半正弦波、11 ms パルス。IEC 60068-2-27 に準拠。 MIL-PRF-28800F に準拠してテストプロファイルを確立。	_
保管振動	5 Hz ~ 500 Hz、2.46 g _{rms} 。IEC 60068-2-64 に準拠。テストプロファイルは、MIL-PRF-28800F、Class B の要件を上回る。	_
高度	最大 2,000 m (周囲温度 25 ℃時)	_
汚染度	2	_

安全性

この製品は、計測、制御、実験に使用される電気装置に関する以下の規格 および安全性の必要条件を満たします。

- IEC 61010-1, EN 61010-1
- UL 61010-1、CSA 61010-1



メモ UL およびその他の安全保証については、製品ラベルまたは「オンライン製品認証」セクションを参照してください。

電磁両立性

この製品は、計測、制御、実験に使用される電気装置に関する以下の EMC 規格の必要条件を満たします。

- EN 61326-1 (IEC 61326-1): Class A エミッション、基本イミュニティ
- EN 55011 (CISPR 11): Group 1、Class A エミッション
- AS/NZS CISPR 11: Group 1、Class A エミッション
- FCC 47 CFR Part 15B: Class A エミッション
- ICES-001: Class A エミッション



EMC 宣言および認証については、「オンライン製品認証」セクションを参照してください。

CE準拠(E

メモ

この製品は、該当する EC 理事会指令による基本的要件に適合しています。

- 2006/95/EC、低電圧指令(安全性)
- 2004/108/EC、電磁両立性指令(EMC)

オンライン製品認証

この製品の製品認証および適合宣言 (DOC) を入手するには、ni.com/certificationにアクセスして型番または製品ラインで検索し、保証の欄の該当するリンクをクリックしてください。

環境管理

ナショナルインスツルメンツは、環境に優しい製品の設計および製造に努めています。NIは、製品から特定の有害物質を除外することが、環境およびNIのお客様にとって有益であると考えています。

環境の詳細な情報については、ni.com/environment(英語)の NI and the Environment(英語)を参照してください。このページには、ナショナルインスツルメンツが準拠する環境規制および指令、およびこのドキュメントに含まれていないその他の環境に関する情報が記載されています。

廃電気電子機器(WEEE)



欧州のお客様へ 製品寿命を過ぎたすべての製品は、必ず WEEE リサイクルセンターへ送付してください。WEEE リサイクルセンターおよびナショナルインスツルメンツのWEEE への取り組み、および廃電気電子機器の WEEE 指令 2002/96/EC 準拠については、ni.com/environment/weee(英語)を参照してください。

电子信息产品污染控制管理办法 (中国 RoHS)



中国客户 National Instruments 符合中国电子信息产品中限制使用某些有害物质指令 (RoHS)。 关于 National Instruments 中国 RoHS 合规性信息,请登录 ni.com/environment/rohs_china。 (For information about China RoHS compliance, go to ni.com/environment/rohs_china.)

物理特性

仕様	値		コメント
	NI PXI-5421	NI PCI-5421	
外形寸法	3U、1 スロット、 PXI/cPCI モジュール 21.6×2.0×13.0 cm (8.5×0.8×5.1 in.)	34.1 × 2.0 × 10.7 cm (13.4 × 0.8 × 4.2 in.)	_
重量	345 g (12.1 oz)	419 g (14.8 oz)	_

仕様	ſ	コメント			
フロントパネル:	コネクタ				
ラベル	機能	コネクタタイプ	_		
CH 0	アナログ出力	SMB(ジャック)			
CLK IN	サンプルクロック入力およ び PLL 基準クロック入力。	SMB(ジャック)			
PFI 0	マーカ出力、トリガ入力、 サンプルクロック出力、エ クスポートしたトリガ出力、 および PLL 基準クロック出 力。	SMB(ジャック)			
PFI 1	マーカ出力、トリガ入力、 サンプルクロック出力、エ クスポートしたトリガ出力、 および PLL 基準クロック出 力。	SMB(ジャック)			
DIGITAL DATA & CONTROL	デジタルデータ出力、トリガ入力、エクスポートしたトリガ出力、マーカ、外部サンプルクロック入力、およびサンプルクロック出力。	68 ピン VHDCI メス コネクタ			
NI PXI-5421 のみ	- フロントパネル LED インジ	ケータ			
ラベル	機	能	詳細については、		
ACCESS	ACCESS LED は、PCI バス、および NI 5421 からコント ローラまでのインタフェースのステータスを示します。				
ACTIVE	ACTIVE LED は、NI 5421 のっ のステータスを示します。				
同梱のケーブル	同梱のケーブル				
	1 本(NI 製品番号 763541-01 プラグ、RG223/U、ダブルシ		_		



メモ

リビジョン D 以降の NI PXI-5421 モジュールには、改良された PXI Express 対応 バックプレーンコネクタが装備されています。この改良したコネクタにより、 NI PXI-5421 は PXI Express シャーシ内のハイブリッドスロットに対応します。 NI PXI-5421 モジュールのリビジョンについては、NI PXI-5421 の下側にあるラベルを参照してください。ラベルには 189898x-01 という形式のアセンブリ番号が記載されており、x がリビジョンになります。

33

技術サポートリソースの一覧は、ナショナルインスツルメンツのウェブサイトでご覧いただけます。ni.com/jp/supportでは、トラブルシューティングやアプリケーション開発のセルフヘルプリソースから、ナショナルインスツルメンツのアプリケーションエンジニアのEメール/電話の連絡先まで、あらゆるリソースを参照することができます。

適合宣言(Doc)とは、その会社の自己適合宣言を用いた、さまざまな欧州閣僚理事会指令への適合の宣言のことです。この制度により、電磁両立性(EMC)に対するユーザ保護や製品の安全性に関する情報が提供されます。ご使用の製品の適合宣言は、ni.com/certification(英語)から入手できます。ご使用の製品でキャリブレーションがサポートされている場合、ni.com/calibration からその製品の Calibration Certificate(英語)を入手してご利用になることもできます。

ナショナルインスツルメンツでは、米国本社(11500 North Mopac Expressway, Austin, Texas, 78759-3504)および各国の現地オフィスにてお客様にサポート対応しています。日本国内でのサポートについては、ni.com/jp/supportでサポートリクエストを作成するか、0120-527196(フリーダイヤル)または03-5472-2970(大代表)までお電話ください。日本国外でのサポートについては、各国の営業所にご連絡ください。

イスラエル 972 3 6393737, イタリア 39 02 41309277, インド 91 80 41190000, 英国 44 (0) 1635 523545, オーストラリア 1800 300 800, オーストリア 43 662 457990-0, オランダ 31 (0) 348 433 466, カナダ 800 433 3488, 韓国 82 02 3451 3400, シンガポール 1800 226 5886, スイス 41 56 2005151, スウェーデン 46 (0) 8 587 895 00, スペイン 34 91 640 0085, スロベニア 386 3 425 42 00, タイ 662 278 6777, 台湾 886 02 2377 2222, チェコ 420 224 235 774. 中国 86 21 5050 9800, デンマーク 45 45 76 26 00, ドイツ 49 89 7413130, トルコ 90 212 279 3031, ニュージーランド 0800 553 322, ノルウェー 47 (0) 66 90 76 60, フィンランド 358 (0) 9 725 72511, フランス 01 57 66 24 24, ブラジル 55 11 3262 3599, ベルギー 32 (0) 2 757 0020, ポーランド 48 22 328 90 10. ポルトガル 351 210 311 210. マレーシア 1800 887710, 南アフリカ 27 0 11 805 8197, メキシコ 01 800 010 0793, レバノン 961 (0) 1 33 28 28, ロシア 7 495 783 6851

CVI. LabVIEW. National Instruments. NI. ni.com. National Instruments のコーポレートロゴ及びイーグルロゴは、National Instruments Corporation の商標です。その他の National Instruments の商標については、ni.com/trademarks に掲載されている。ITrademark Information」をご覧下さい。The mark LabWindows is used under a license from Microsoft Corporation. Windows is a registered trademark of Microsoft Corporation in the United States and other countries. 本文書中に記載されたの他の製品名および企業名は、それぞれの企業の商標または商号です。National Instruments の教見技術を保護する特許については、ソフトウェアで参照できる特許情報(ヘルプー特別情報)、メディアに含まれているpatents、txt ファイル、または「National Instruments Patent Notice」(ni.com/patents)のうち、該当するリソースから参照してください。