SPECIFICATIONS

PCI-5142

14-bit, 100 MS/s Oscilloscope Device with Onboard Signal Processing

Contents

Definitions	2
Conditions	2
Vertical	2
Analog Input (Channel 0 and Channel 1)	2
Impedance and Coupling	
Voltage Levels	
Accuracy	3
Bandwidth and Transient Response	4
Spectral Characteristics	
Horizontal	10
Sample Clock	10
Phase-Locked Loop (PLL) Reference Clock	11
CLK IN (Sample Clock and Reference Clock Input, Front Panel Connector)	11
CLK OUT (Sample Clock and Reference Clock Output, Front Panel Connector)	
Trigger	12
Reference (Stop) Trigger	12
External Trigger	14
PFI 0 and PFI 1 (Programmable Function Interface)	15
Waveform Specifications	16
Onboard Signal Processing (OSP)	17
Digital Gain and Offset.	18
Numerically-Controlled Oscillator (NCO)	18
Digital Performance	19
IF Demodulation Performance	19
IQ Baseband Demodulation Performance	20
Waveform Acquisition Times	21
Calibration	24
External Calibration	24
Self-Calibration	24
Calibration Specifications.	24
Software	24
Driver Software	24
Application Software	24



Interactive Soft Front Panel and Configuration	24
TClk Specifications	25
Power	25
Physical	26
Environment	
Operating Environment	26
Storage Environment	26
Compliance and Certifications.	26
Safety	
Electromagnetic Compatibility	27
CE Compliance	
Online Product Certification	27
Environmental Management	27

Definitions

Warranted specifications describe the performance of a model under stated operating conditions and are covered by the model warranty.

The following characteristic specifications describe values that are relevant to the use of the model under stated operating conditions but are not covered by the model warranty.

- Typical specifications describe the performance met by a majority of models.
- Nominal specifications describe an attribute that is based on design, conformance testing, or supplemental testing.

Conditions

Specifications are valid under the following conditions unless otherwise noted.

- All filter settings
- All impedance selections
- Sample clock set to 100 MS/s

Typical specifications are valid under the following conditions unless otherwise noted:

Ambient temperatures of 15 °C to 35 °C

Vertical

Analog Input (Channel 0 and Channel 1)

Number of channels	Two (simultaneously sampled)
Connector	BNC

Impedance and Coupling

Input impedance (software-selectable)	$50~\Omega\pm2.0\%$ 1 M $\Omega\pm0.75\%$ in parallel with a typical capacitance of 27 pF \pm 2 pF
Input coupling (software-selectable)	AC ¹ DC GND

Voltage Levels

Table 1. Full Scale (FS) Input Range and Programmable Vertical Offset

Dongs (V	Vertical Of	ffset Range
Range (V _{pk-pk})	50 Ω	1 ΜΩ
0.2 V	±0.	1 V
0.4 V	±0.	2 V
1 V	±0.	5 V
2 V	±1	V
4 V	±2	2 V
10 V	_	±5 V
20 V	_	_

Maximum input overload

50 Ω	7 V_{rms} with $ Peaks \le 10 \text{ V}$
1 ΜΩ	Peaks ≤42 V

Accuracy

Resolution	14 bits

¹ AC coupling available on 1 M Ω input only.

Table 2. DC Accuracy (Programmable Vertical Offset = 0 V)²

Range (V _{pk-pk})	50 Ω	1 ΜΩ
0.2 V and 0.4 V	±(0.65% of input + 2.0 mV)	
1 V	±(0.65% of input + 2.0 mV)	
2 V	±(0.65% of input + 2.2 mV)	
4 V	±(0.65% of input + 8.0 mV)	
10 V	±(0.65% of input + 10.0 mV)	
20 V	_	±(0.65% of input + 15.0 mV)

Programmable vertical offset accuracy² $\pm 0.5\%$ of offset setting

Table 3. DC Drift

Range (V _{pk-pk})	50 Ω	1 ΜΩ
0.2 V, 0.4 V, 1 V, and 2 V	±(0.057% of Input + 0.006% of FS + 100 μV) per °C	
4 V, 10 V	±(0.057% of Input + 0.006% of FS + 900 μV) per °C	
20 V	_	$\pm (0.057\% \text{ of Input} + 0.006\% \text{ of FS} + 900 \mu\text{V}) \text{ per }^{\circ}\text{C}$

AC amplitude accuracy ²	
50 Ω	± 0.06 dB ($\pm 0.7\%$) at 50 kHz, typical
1 ΜΩ	± 0.09 dB ($\pm 1.0\%$) at 50 kHz, typical
Crosstalk ³	≤-100 dB at 10 MHz, typical

Bandwidth and Transient Response

Bandwidth (-3 dB, filters off)		
0.2 V _{pk-pk} input range	80 MHz up to $40 ^{\circ}\text{C}^4$	
All other input ranges	100 MHz	
Rise/fall time		
0.2 V _{pk-pk} input range	4.2 ns, typical	
All other input ranges	3.5 ns, typical	

² Within ± 5 °C of self-calibration temperature.

³ CH 0 to/from CH 1, and external trigger to CH 0 or CH 1.

⁴ 78 MHz above 40 °C.


Bandwidth limit filters⁵

Noise filter	20 MHz 2-pole Bessel filter
Anti-alias Filter	40 MHz (-6 dB), typical 35 MHz (-3 dB) 6-pole Chebyshev filter
C coupling cutoff (-3 dB)	12 Hz ⁶

Table 4. Passband Flatness, Typical⁷

Filter Settings	Input Range (V _{pk-pk})	50 Ω and 1 MΩ
		±0.4 dB (DC to 20 MHz)
Filters off	0.2 V	±1 dB (20 MHz to 40 MHz)
Filters off		±0.4 dB (DC to 20 MHz)
	All other input ranges	±1 dB (20 MHz to 50 MHz)
		±1.2 dB (DC to 16 MHz)
Anti-alias filter on	All input ranges	±1.6 dB (16 MHz to 32 MHz)

Figure 1. PCI-5142 Frequency Response, Typical



⁵ Only one filter can be enabled at any given time. The anti-alias filter is enabled by default.

⁶ AC coupling available on 1 MΩ input impedance only.

⁷ Referenced to 50 kHz.

Spectral Characteristics

Table 5. Spurious-Free Dynamic Range (SFDR) with Harmonics, Typical⁸

Input Range (V _{pk-pk})	50 Ω	1 ΜΩ
0.2 V	75 dBc	70 dBc
0.4 V	75 dBc	70 dBc
1 V	75 dBc	70 dBc
2 V	75 dBc	70 dBc
4 V	65 dBc	70 dBc
10 V	65 dBc	60 dBc
20 V	_	60 dBc

Table 6. Total Harmonic Distortion (THD), Typical⁹

Input Range (V _{pk-pk})	50 Ω	1 ΜΩ
0.2 V	-75 dBc	-68 dBc
0.4 V	-75 dBc	-68 dBc
1 V	-75 dBc	-68 dBc
2 V	-73 dBc	-68 dBc
4 V	-63 dBc	-68 dBc
10 V	-63 dBc	-58 dBc
20 V	_	-58 dBc

Intermodulation distortion¹⁰ -75 dBc, typical

 $^{^8}$ 10 MHz, -1 dBFS input signal. Includes the 2nd through the 5th harmonics. Measured from 5 kHz to 50 MHz.

⁹ 10 MHz, -1 dBFS input signal. Includes the 2nd through the 5th harmonics.

 $^{^{10}}$ 0.2 V to 2.0 V input ranges with 50 Ω input impedance. Two tones at 10.2 MHz and 11.2 MHz. Each tone is -7 dBFS.


Table 7. Signal-to-Noise Ratio (SNR), Typical 11

	50 Ω			1 ΜΩ
Input Range (V _{pk-pk})	Filters Off	Anti-alias Filter On	Filters Off	Anti-alias Filter On
0.2 V	60 dB	60 dB	56 dB	60 dB
0.4 V	62 dB	62 dB	61 dB	62 dB
1 V	62 dB	62 dB	62 dB	62 dB
2 V	62 dB	62 dB	62 dB	62 dB
4 V	_	_	61 dB	62 dB

Table 8. Signal to Noise and Distortion (SINAD), Typical¹²

	50 Ω			1 ΜΩ
Input Range (V _{pk-pk})	Filters Off	Anti-alias Filter On	Filters Off	Anti-alias Filter On
0.2 V	60 dB	60 dB	56 dB	59 dB
0.4 V	62 dB	62 dB	60 dB	61 dB
1 V	62 dB	62 dB	61 dB	61 dB
2 V	62 dB	62 dB	61 dB	61 dB
4 V	_	_	60 dB	61 dB

Figure 2. PCI-5142 Dynamic Performance, 50 Ω , 1 V Input Range, Typical



 $^{^{11}~\,}$ 10 MHz, -1 dBFS input signal. Excludes harmonics. Measured from DC to 50 MHz.

¹² 10 MHz, -1 dBFS input signal. Includes harmonics. Measured from DC to 50 MHz.

Table 9. RMS Noise (Noise Filter On)¹³

Input Range (V _{pk-pk})	50 Ω	1 ΜΩ
0.2 V	56 μV _{rms} (0.028% of FS)	72 μV _{rms} (0.036% of FS)
0.4 V	92 μV _{rms} (0.023% of FS)	92 μV_{rms} (0.023% of FS)
1 V	230 μV_{rms} (0.023% of FS)	$230~\mu V_{rms} (0.023\% \ of FS)$
2 V	460 μV _{rms} (0.023% of FS)	460 μV_{rms} (0.023% of FS)
4 V	920 μV _{rms} (0.023% of FS)	920 μV_{rms} (0.023% of FS)
10 V	2.3 mV _{rms} (0.023% of FS)	2.3 mV _{rms} (0.023% of FS)
20 V	_	4.6 mV _{rms} (0.023% of FS)

Table 10. RMS Noise (Anti-alias Filter On)¹³

Input Range (V _{pk-pk})	50 Ω	1 ΜΩ
0.2 V	82 μV _{rms} (0.041% of FS)	96 μV _{rms} (0.048% of FS)
0.4 V	100 μV _{rms} (0.025% of FS)	120 μV _{rms} (0.030% of FS)
1 V	250 μV _{rms} (0.025% of FS)	300 μV _{rms} (0.030% of FS)
2 V	500 μV _{rms} (0.025% of FS)	600 μV _{rms} (0.030% of FS)
4 V	1 mV _{rms} (0.025% of FS)	1.2 mV _{rms} (0.030% of FS)
10 V	2.5 mV _{rms} (0.025% of FS)	3 mV _{rms} (0.030% of FS)
20 V	_	6 mV _{rms} (0.030% of FS)

Table 11. RMS Noise (Filters Off)¹³

Input Range (V _{pk-pk})	50 Ω	1 ΜΩ
0.2 V	90 μV _{rms} (0.045% of FS)	110 μV _{rms} (0.055% of FS)
0.4 V	100 μV _{rms} (0.025% of FS)	160 μV _{rms} (0.040% of FS)
1 V	250 μV _{rms} (0.025% of FS)	300 μV _{rms} (0.030% of FS)
2 V	500 μV _{rms} (0.025% of FS)	600 μV _{rms} (0.030% of FS)
4 V	1 mV _{rms} (0.025% of FS)	1.6 mV _{rms} (0.040% of FS)

 $^{^{13}}$ 50 Ω terminator connected to input.

Table 11. RMS Noise (Filters Off)¹³ (Continued)

Input Range (V _{pk-pk})	50 Ω	1 ΜΩ
10 V	2.5 mV _{rms} (0.025% of FS)	3 mV _{rms} (0.030% of FS)
20 V	_	6 mV _{rms} (0.030% of FS)

Figure 3. Representation of PCI-5142 Spectral Noise Density on 0.2 V Input Range, Full Bandwidth, 50 Ω Input Impedance





Figure 4. Representation of PCI-5142 Spectral Noise Density on 0.2 V Input Range, Noise Filter Enabled, 1 $M\Omega$ Input Impedance



Horizontal

Sample Clock

irces	
Internal	Onboard clock (internal VCXO) ¹⁴
External	CLK IN (front panel SMB connector)

Onboard Clock (Internal VCXO)

`	,
Sample rate range	
Real-time sampling (single shot)	1.526 kS/s to 100 MS/s ¹⁵
Random interleaved sampling (RIS)	200 MS/s to 2 GS/s in multiples of 100 MS/s
Phase noise density ¹⁶	
100 Hz input frequency	<-100 dBc/Hz, typical
1 kHz input frequency	<-120 dBc/Hz, typical
10 kHz input frequency	<-130 dBc/Hz, typical
Sample clock jitter ¹⁷	\leq 1 ps _{rms} (100 Hz to 100 kHz), typical \leq 2 ps _{rms} (100 Hz to 1 MHz), typical
Timebase frequency	100 MHz
Timebase accuracy	
Not phase-locked to Reference clock	±25 ppm
Phase-locked to Reference clock	Equal to the Reference clock accuracy
Sample clock delay range	±1 Sample clock period
Sample clock delay resolution	≤10 ps

Related Information

For more information about the Sample clock and decimation, refer to the NI High-Speed Digitizers Help, available online at ni.com/manuals.

External Sample Clock

Source CLK IN (front panel SMB connector)

¹⁴ Internal Sample clock is locked to the Reference clock or derived from the onboard VCXO.

¹⁵ In normal operation mode (non-OSP mode), divide by *n* decimation is used for all rates less than 100 MS/s. Non-OSP decimation does not protect the acquired data from undersampling aliasing. Non-OSP decimation and OSP decimation are mutually exclusive.

¹⁶ 10 MHz input signal.

¹⁷ Includes the effects of the converter aperture uncertainty and the clock circuitry jitter. Excludes trigger jitter.

Frequency range¹⁸

CLK IN	30 MHz to 105 MHz
Duty cycle tolerance	45% to 55%

Related Information

For more information about the Sample clock and decimation, refer to the NI High-Speed Digitizers Help, available online at ni.com/manuals.

Sample Clock Exporting

Table 12. Exported Sample Clock Destinations

Destination	Maximum Frequency
CLK OUT (front panel SMB connector)	105 MHz
PXI_Trig <06> (backplane connector) ¹⁹	20 MHz
PFI <01> (front panel 9-pin mini-circular DIN connector) ¹⁹	25 MHz
RTSI <06>19	20 MHz

Phase-Locked Loop (PLL) Reference Clock

Sources	RTSI 7 CLK IN (front panel SMB connector)
Frequency range	1 MHz to 20 MHz in 1 MHz increments ²⁰
Duty cycle tolerance	45% to 55%
Exported Reference clock destinations	CLK OUT (front panel SMB connector) PFI <01> (front panel 9-pin mini-circular DIN connector) RTSI <07>

CLK IN (Sample Clock and Reference Clock Input, Front Panel Connector)

Input voltage range	
Sine wave (V _{pk-pk})	0.65 V to 2.8 V (0 dBm to 13 dBm)
Square wave (V _{pk-pk})	0.2 V to 2.8 V

¹⁸ In normal operation mode (non-OSP mode), divide by *n* decimation is available, where $1 \le n \le$ 65,535. Non-OSP decimation does not protect the acquired data from undersampling aliasing. Non-OSP decimation and OSP decimation are mutually exclusive.

¹⁹ Decimated Sample clock only.

 $^{^{20}}$ 10 MHz default. The PLL Reference clock frequency must be accurate to ± 50 ppm.

Maximum input overload ²¹	7 V_{rms} with $ Peaks \le 10 \text{ V}$
Impedance	50 Ω
Coupling	AC

CLK OUT (Sample Clock and Reference Clock Output, Front Panel Connector)

Output impedance	50 Ω
Logic type	3.3 V CMOS
Maximum drive current	±48 mA

Trigger

Reference (Stop) Trigger

Trigger types	Edge
	Window
	Hysteresis
	Video
	Digital
	Immediate
	Software
Trigger sources	CH 0
	CH 1
	TRIG
	PXI_Trig <06>
	PFI <01>
	PXI Star Trigger
	Software
	RTSI <06>



Note Refer to the following sections and the *NI High-Speed Digitizers Help* for more information about what sources are available for each trigger type.

²¹ Overvoltage and reverse polarity protected.

Table 13. Time Resolution

Time-to-Digital Conversion Circuit (TDC)	Onboard Clock	External Clock
On	100 ps	_
Off	10 ns	External clock period

Table 14. Minimum Rearm Time²²

TDC	Rearm Time
On	10 μs
Off	2 μs

Table 15. Holdoff

TDC	Onboard Clock	External Clock
On	10 μs to 171.79 s	_
Off	2 μs to 171.79 s	$200 \times \text{External clock period to } (2^{32} - 1) \times \text{External clock period}$

Analog Trigger

Trigger types	Edge Window Hysteresis
Sources	CH 0 (front panel BNC connector) CH 1 (front panel BNC connector) TRIG (front panel BNC connector)
Trigger level range	
CH 0, CH 1	100% of FS
TRIG (external trigger)	±5 V
Trigger level resolution	10 bits (1 in 1,024)
Edge trigger sensitivity	
CH 0, CH 1	2.5% of FS up to 50 MHz Increases to 5% of FS at 100 MHz
TRIG (external trigger, V _{pk-pk})	0.25 V up to 100 MHz Increases to 1 V at 200 MHz

²² Holdoff set to 0. Onboard Sample clock at maximum rate.

Level accuracy

$\pm 3.5\%$ of FS up to 10 MHz, typical
± 0.35 V ($\pm 3.5\%$ of FS) up to 10 MHz, typical
\leq 80 ps _{rms} ²³
50 kHz
50 kHz

Digital Trigger

Trigger type	Digital
Sources	RTSI <06>
	PFI <01> (front panel 9-pin mini-circular
	DIN connector)

Video Trigger

Trigger type	Video
Sources	CH 0 (front panel BNC connector)
	CH 1 (front panel BNC connector)
	TRIG (front panel BNC connector)
Video trigger types	Specific Line
	Any Line
	Specific Field
Standard	Negative sync of NTSC, PAL, or SECAM
	signal

External Trigger

Connector	TRIG (front panel BNC connector)	
Impedance	1 $M\Omega$ in parallel with 22 pF	
Coupling	AC, DC	
AC coupling cutoff (-3 dB)	12 Hz	
Input voltage range	±5 V	
Maximum input overload	Peaks ≤42 V	

Within ± 5 °C of self-calibration temperature.

PFI 0 and PFI 1 (Programmable Function Interface)

Connector	AUX I/O (9-pin mini-circular DIN)
Direction	Bidirectional
As an Input (Trigger)	
Destinations	Start trigger (acquisition arm)
	Reference (stop) trigger
	Arm Reference trigger
	Advance trigger
Input impedance	150 kΩ
V_{IH}	2.0 V
V_{IL}	0.8 V
Maximum input overload	-0.5 V to 5.5 V
Maximum frequency	25 MHz
As an Output (Event)	
Sources	Ready for Start
	Start trigger (acquisition arm)
	Ready for Reference
	Reference (stop) trigger
	End of Record
	Ready for Advance
	Advance trigger
	Done (end of acquisition)
	Probe Compensation ²⁴
Output impedance	50 Ω
Logic type	3.3 V CMOS
Maximum drive current	±24 mA
Maximum frequency	25 MHz

²⁴ 1 kHz, 50% duty cycle square wave. PFI 1 front panel connector only.

Waveform Specifications

Onboard memory size	25
64 MB per channel option	32 MS per channel ²⁵
256 MB per channel option	128 MS per channel ²⁵
Minimum record length	1 sample
Number of pretrigger samples	Zero up to full record length ²⁶
Number of posttrigger samples	Zero up to full record length ²⁶
Maximum number of records in onboard n	nemory
64 MB/channel	100,000 ²⁷
256 MB/channel	$100,000^{27}$
Allocated onboard memory per record	
Real data processing mode	(Record Length × 2 bytes/S) + 200 bytes, rounded up to next multiple of 128 bytes or 512 bytes, whichever is greater
Complex data processing mode	(Record Length × 4 bytes/S) + 200 bytes, rounded up to next multiple of 128 bytes or 512 bytes, whichever is greater

Related Information

For more information about the Sample clock and decimation, refer to the NI High-Speed Digitizers Help, available online at ni.com/manuals.


 $^{^{25}}$ Assumes 2-byte samples. In Complex data processing mode (only available when using onboard signal processing), each sample is 4 bytes, so this number is halved.

²⁶ Single-record mode and multiple-record mode.

²⁷ It is possible to exceed these numbers if you fetch records while acquiring data.

Onboard Signal Processing (OSP)

Figure 5. PCI-5142 Onboard Signal Processing Block Diagram



Note To use onboard signal processing (OSP) on the PCI-5142, the DDC Enabled property/attribute must be set to TRUE.

The following four OSP operations are available:

- Send one IF signal to CH 0 and perform quadrature downconversion on the signal (complex data is returned).
- Send I and Q baseband signals to CH 0 and CH 1 and perform alias-protected decimation (complex data is returned).

- Send a signal to CH 0 and perform alias-protected decimation (real data is returned).
- Send a signal to CH 0 and perform real downconversion on the signal (real data is returned).

Number of digital downconverters (DDCs)	1
Data processing modes ²⁸	Real (I path only) Complex (IQ)
OSP decimation range ²⁹	1, 2, 4, 6, 8, 10 12 to 4,096 (multiples of 4) 4,096 to 8,192 (multiples of 8) 8,192 to 16,384 (multiples of 16)
Sample rate range ³⁰	
Internal Sample clock timebase	6.1 kS/s to 100 MS/s (real or complex)
External Sample clock timebase	Sample clock timebase/OSP decimation
Real flat bandwidth	0.4 × Sample Rate
Complex flat bandwidth ³¹	0.8 × Sample Rate

Digital Gain and Offset

Digital gain and offset resolution	18 bits
Digital gain range	-1.5 to +1.5 Values < 1 attenuate user data
Digital offset range	$(-0.4 \times \text{Vertical Range}) \text{ to}$ $(+0.4 \times \text{Vertical Range})^{32}$
Output	(ADC Data × Digital Gain) + Digital Offset. 33

Numerically-Controlled Oscillator (NCO)

Frequency range ³⁴	
Internal Sample clock timebase	0 Hz to 50 MHz
External Sample clock timebase	0 Hz to $(0.5 \times Sample Clock Timebase)$

²⁸ Complex mode is used for both IQ baseband decimation and quadrature downconversion.

OSP decimation protects acquired data from high-frequency aliasing within the ADC Nyquist zone, whereas non-OSP decimation does not. Non-OSP decimation and OSP decimation are mutually exclusive.

³⁰ For sample rates less than 6.1 kS/s, use an external Sample clock or perform additional software decimation.

³¹ For example, complex bandwidth is 40 MHz with a complex sample rate of 50 MS/s.

³² Applied after digital gain.

^{(-0.5 ×} Vertical Range) \leq Output \leq (+0.5 × Vertical Range)

³⁴ Undersampling can be used for carrier frequencies >50 MHz.

Frequency resolution

Internal Sample clock timebase	355 nHz
External Sample clock timebase	Sample Clock Timebase/248
I and Q phase resolution	0.0055 °
Tuning time	1 ms

Digital Performance

Maximum NCO spur	<-100 dBFS
Decimating filter passband ripple	<0.1 dB ³⁵
Decimating filter out-of-band suppression	>80 dB ³⁶

IF Demodulation Performance

Table 16. IF Demodulation Performance (Typical)

Modulation Configuration ³⁷	Measurement Type	Value
GSM Physical Layer ³⁸	Modulation Error Ratio (MER)	62 dB
	Error Vector Magnitude (EVM)	<0.2% rms
W-CDMA Physical Layer ³⁹	MER	52 dB
	EVM	<0.4% rms
DVB Physical Layer ⁴⁰	MER	48 dB
	EVM	<0.4% rms
20 MSymbols/s, 64 QAM ⁴¹	MER	39 dB
	EVM	<0.8% rms

³⁵ Passband is from 0 to $(0.4 \times IQ \text{ Rate})$.

³⁶ Stopband suppression from $(0.6 \times IQ \text{ Rate})$.

 $^{^{37}}$ 1 V vertical range, 50 Ω input impedance, no analog filter, 25 MHz carrier. Demodulation, including resampling (sample rate conversion) and pulse shaping, was done with the NI Modulation Toolkit in the host PC/ controller.

 $^{^{38}}$ 1.25 MS/s sample rate, MSK modulation, 270.833 kSymbols/s, Gaussian, BT = 0.3.

³⁹ 6.25 MS/s sample rate, QPSK modulation, 3.84 MSymbols/s, root raised cosine, alpha = 0.22.

⁴⁰ 10 MS/s sample rate, 32 QAM modulation, 6.92 MSymbols/s, root raised cosine, alpha = 0.15.

^{41 50} MS/s sample rate, 64 QAM modulation, 20 MSymbols/s, root raised cosine, alpha = 0.15.

Table 16. IF Demodulation Performance (Typical) (Continued)

		•
Modulation Configuration ³⁷	Measurement Type	Value
26.09 MSymbols/s, 64 QAM ⁴²	MER	36 dB
	EVM	<1.0% rms
34.78 MSymbols/s, 64 QAM ⁴³	MER	32 dB
	EVM	<1.6% rms

IQ Baseband Demodulation Performance

Table 17. IQ Baseband Demodulation Performance (Typical)

Modulation Configuration ⁴⁴	Measurement Type	Value
GSM physical layer ⁴⁵	Modulation Error Ratio (MER)	41 dB
	Error Vector Magnitude (EVM)	<0.8% rms
W-CDMA Physical Layer ⁴⁶	MER	41 dB
	EVM	<0.9% rms
DVB Physical Layer ⁴⁷	MER	40 dB
	EVM	<0.9% rms
20 MSymbols/s, 64 QAM ⁴⁸	MER	33 dB
	EVM	<1.4% rms

³⁷ 1 V vertical range, 50 Ω input impedance, no analog filter, 25 MHz carrier. Demodulation, including resampling (sample rate conversion) and pulse shaping, was done with the NI Modulation Toolkit in the host PC/ controller.

⁴² 50 MS/s sample rate, 64 QAM modulation, 26.09 MSymbols/s, root raised cosine, alpha = 0.15, 30 MHz bandwidth.

⁴³ 50 MS/s sample rate, 64 QAM modulation, 34.78 MSymbols/s, root raised cosine, alpha = 0.15, 40 MHz bandwidth.

^{44 1} V input range, 50 Ω input impedance, no analog filter. Demodulation, including resampling (sample rate conversion) and pulse shaping, done with the NI Modulation Toolkit on the host PC/controller. This is a measurement of system performance. The IQ Baseband generation was implemented with two TClk-synchronized NI PXI-5421 arbitrary waveform generators.

^{45 1.25} MS/s sample rate, MSK modulation, 270.833 kSymbols/s, Gaussian, BT = 0.3

⁴⁶ 6.25 MS/s sample rate, QPSK modulation, 3.84 MSymbols/s, root raised cosine, alpha = 0.22

^{47 10} MS/s sample rate, 32 QAM modulation, 6.92 MSymbols/s, root raised cosine, alpha = 0.15


⁴⁸ 50 MS/s sample rate, 64 QAM modulation, 20 MSymbols/s, root raised cosine, alpha = 0.15

Waveform Acquisition Times

Table 18. Maximum Acquisition Time⁴⁹

Conditions	64 MB	256 MB
Sample rate = 100 MS/s, OSP disabled	0.336 s	1.34 s
Sample rate = 1 MS/s, real mode, OSP enabled	33.6 s	2 min 14 s
Sample rate = 100 kS/s, real mode, OSP enabled	5 min 36 s	22 min 22 s

Figure 6. Decimation Filter Frequency Response (Real Mode), 10 MS/s Sample Rate



⁴⁹ For complex (IQ) mode, the acquisition time is halved.





Figure 8. W-CDMA Physical Layer⁵¹



 $^{^{50}~}$ 1 V input range, 50 Ω input impedance, no analog filter, 25 MHz carrier, 4.17 MS/s sample rate, MSK modulation, 270.833 kSymbols/s, Gaussian, BT = 0.3.

 $^{^{51}~}$ 1 V input range, 50 Ω input impedance, no analog filter, 25 MHz carrier, 25 MS/s sample rate, QPSK modulation, 3.84 MSymbols/s, root raised cosine, alpha = 0.22.





Figure 10. 20 MSymbols/s 64 QAM⁵³



¹ V input range, 50 Ω input impedance, no analog filter, 25 MHz carrier, 25 MS/s sample rate, 32 QAM modulation, 6.92 MSymbols/s, root raised cosine, alpha = 0.15.

 $^{^{53}}$ 1 V input range, 50 Ω input impedance, no analog filter, 25 MHz carrier, 50 MS/s sample rate, 64 QAM modulation, 20 MSymbols/s, root raised cosine, alpha = 0.15.

Calibration

External Calibration

External calibration calibrates the VCXO and the voltage reference. All calibration constants are stored in nonvolatile memory.

Self-Calibration

Self-calibration is done on software command. The calibration corrects for gain, offset, frequency response, triggering, and timing adjustment errors for all input ranges.

Calibration Specifications

Interval for external calibration	2 years
Warm-up time	15 minutes

Software

Driver Software

Driver support for this device was first available in NI-SCOPE 3.0.

NI-SCOPE is an IVI-compliant driver that allows you to configure, control, and calibrate the PCI-5142. NI-SCOPE provides application programming interfaces for many development environments

Application Software

NI-SCOPE provides programming interfaces, documentation, and examples for the following application development environments:

- LabVIEW
- LabWindowsTM/CVITM
- Measurement Studio
- Microsoft Visual C/C++
- .NET (C# and VB.NET)

Interactive Soft Front Panel and Configuration

The NI-SCOPE Soft Front Panel (SFP) allows interactive control of the PCI-5142.

Interactive control of the PCI-5142 was first available in NI-SCOPE SFP version 2.4. The NI-SCOPE SFP is included on the NI-SCOPE media.

NI Measurement Automation Explorer (MAX) also provides interactive configuration and test tools for the PCI-5142. MAX is included on the NI-SCOPE media.

TClk Specifications

You can use the NI TClk synchronization method and the NI-TClk driver to align the Sample clocks on any number of supported devices, in one or more chassis. For more information about TClk synchronization, refer to the NI-TClk Synchronization Help, which is located within the NI High-Speed Digitizers Help. For other configurations, including multichassis systems, contact NI Technical Support at ni.com/support.

Intermodule SMC Synchronization Using NI-TClk for Identical Modules

Synchronization specifications are valid under the following conditions:

- All modules are installed in one NI PXI-1042 chassis.
- The NI-TClk driver is used to align the Sample clocks of each module
- All parameters set to identical values for each module.
- Sample clock set to 100 MS/s
- All filters are disabled.



Note Although you can use NI-TClk to synchronize non-identical SMC-based modules, these specifications apply only to synchronizing identical modules.

Skew, typical ⁵⁴	500 ps
Average skew after manual adjustment, typical	≤5 ps
Sample clock delay/adjustment resolution, typical	≤5 ps

⊇ower

Current draw	
+3.3 VDC	3.4 A, typical
+5 VDC	2.7 A, typical
+12 VDC	110 mA, typical
-12 VDC	0 A, typical
Total power	26.1 W, typical

⁵⁴ Caused by clock and analog path delay differences. No manual adjustment performed.

Physical

Dimensions	35.5 cm × 2.0 cm × 11.3 cm (14.0 in × 0.8 in × 4.4 in)
Weight	470 g (16.6 oz)

Environment

Maximum altitude	2,000 m (at 25 °C ambient temperature)
Pollution Degree	2

Indoor use only.

Operating Environment

Ambient temperature range	0 °C to 45 °C (Tested in accordance with IEC 60068-2-1 and IEC 60068-2-2.)
Relative humidity range	10% to 90%, noncondensing (Tested in accordance with IEC 60068-2-56.)

Storage Environment

Ambient temperature range	-40 °C to 71 °C (Tested in accordance with IEC 60068-2-1 and IEC 60068-2-2.)
Relative humidity range	5% to 95%, noncondensing (Tested in accordance with IEC 60068-2-56.)

Compliance and Certifications

Safety

This product is designed to meet the requirements of the following electrical equipment safety standards for measurement, control, and laboratory use:

- IEC 61010-1, EN 61010-1
- UL 61010-1, CSA C22.2 No. 61010-1



Note For UL and other safety certifications, refer to the product label or the *Online* Product Certification section.

Electromagnetic Compatibility

This product meets the requirements of the following EMC standards for electrical equipment for measurement, control, and laboratory use:

- EN 61326-1 (IEC 61326-1): Class A emissions; Basic immunity
- EN 55011 (CISPR 11): Group 1, Class A emissions
- EN 55022 (CISPR 22): Class A emissions
- EN 55024 (CISPR 24): Immunity
- AS/NZS CISPR 11: Group 1, Class A emissions
- AS/NZS CISPR 22: Class A emissions
- FCC 47 CFR Part 15B: Class A emissions
- ICES-001: Class A emissions



Note In the United States (per FCC 47 CFR), Class A equipment is intended for use in commercial, light-industrial, and heavy-industrial locations. In Europe, Canada, Australia, and New Zealand (per CISPR 11), Class A equipment is intended for use only in heavy-industrial locations.



Note Group 1 equipment (per CISPR 11) is any industrial, scientific, or medical equipment that does not intentionally generate radio frequency energy for the treatment of material or inspection/analysis purposes.



Note For EMC declarations, certifications, and additional information, refer to the Online Product Certification section.

CE Compliance (E

This product meets the essential requirements of applicable European Directives, as follows:

- 2014/35/EU; Low-Voltage Directive (safety)
- 2014/30/EU; Electromagnetic Compatibility Directive (EMC)

Online Product Certification

Refer to the product Declaration of Conformity (DoC) for additional regulatory compliance information. To obtain product certifications and the DoC for this product, visit ni.com/ certification, search by model number or product line, and click the appropriate link in the Certification column.

Environmental Management

NI is committed to designing and manufacturing products in an environmentally responsible manner. NI recognizes that eliminating certain hazardous substances from our products is beneficial to the environment and to NI customers.

For additional environmental information, refer to the Minimize Our Environmental Impact web page at ni.com/environment. This page contains the environmental regulations and

directives with which NI complies, as well as other environmental information not included in this document.

Waste Electrical and Electronic Equipment (WEEE)



EU Customers At the end of the product life cycle, all NI products must be disposed of according to local laws and regulations. For more information about how to recycle NI products in your region, visit *ni.com/environment/weee*.

电子信息产品污染控制管理办法(中国 RoHS)



Information is subject to change without notice. Refer to the NI Trademarks and Logo Guidelines at ni.com/trademarks for information on NI trademarks. Other product and company names mentioned herein are trademarks or trade names of their respective companies. For patents covering NI products/technology, refer to the appropriate location: Help»Patents in your software, the patents.txt file on your media, or the National Instruments Patent Notice at ni.com/patents. You can find information about end-user license agreements (EULAs) and third-party legal notices in the readme file for your NI product. Refer to the Export Compliance Information at ni.com/legal/export-compliance for the NI global trade compliance policy and how to obtain relevant HTS codes, ECCNs, and other import/export data. NI MAKES NO EXPRESS OR IMPLIED WARRANTIES AS TO THE ACCURACY OF THE INFORMATION CONTAINED HEREIN AND SHALL NOT BE LIABLE FOR ANY ERRORS. U.S. Government Customers: The data contained in this manual was developed at private expense and is subject to the applicable limited rights and restricted data rights as set forth in FAR 52.227-14, DFAR 252.227-7014, and DFAR 252.227-7015.

仕様

PCI-5142

14 ビット、100 MS/s オシロスコープデバイス (オンボード信号処理機能搭載)

目次

定義	2
条件	
垂直軸	
	3
インピーダンスおよびカプリング	
電圧レベル	
確度	
帯域幅および過度応答	5
スペクトル特性	
水平軸	11
サンプルクロック	11
位相ロックループ (PLL) 基準クロック	12
CLK IN (サンプルクロックおよび基準クロック入力、フロントパネルコネ	
クタ)	13
CLK OUT(サンプルクロックおよび基準クロック出力、フロントパネルコ	
ネクタ)	13
トリガ	14
基準 (停止) トリガ	14
外部トリガ	
PFI 0 および PFI 1 (プログラム可能な機能的インタフェース)	16
波形仕様	
オンボード信号処理 (OSP)	
デジタルゲインおよびオフセット	
数值制御発振器(NCO)	
デジタル特性	21
IF 復調性能	22
IQ ベースバンド復調性能	23
波形集録時間	23



キャリフレーション	26
外部キャリブレーション	26
セルフキャリブレーション	
キャリブレーション仕様	26
ソフトウェア	27
ドライバソフトウェア	27
アプリケーションソフトウェア	
対話式ソフトフロントパネルおよび構成	27
TCIk 仕様	
電源	
物理特性	28
環境	
動作環境	
保管環境	29
認可および準拠	29
安全性	29
電磁両立性	29
CE 適合	30
オンライン製品認証	
環境管理	30

定義

保証仕様値は、記載された動作条件下における各モデルの性能を示すものであり、そのモデルの保証範囲内です。

以下の特性仕様値は、記載された動作条件下における各モデルの使用に関連する値で、そのモデルの保証範囲外であるものを示します。

- 標準仕様値は、大部分のモデルが満たす性能です。
- 公称仕様値は、設計、適合性試験、または補足試験に基づく属性を示します。

条件

仕様は、特に注釈のない限り、以下の条件下において有効です。

- すべてのフィルタ設定
- すべてのインピーダンス選択
- サンプルクロックが 100 MS/s に設定されている

標準仕様は、特に注釈がない限り、以下の条件下において有効です。

・ 周囲温度が 15℃~35℃

垂直軸

アナログ入力 (チャンネル 0 およびチャンネル 1)

2 (同時サンプリング) チャンネル数

コネクタ **BNC**

インピーダンスおよびカプリング

 $50 \Omega \pm 2.0\%$ 入力インピーダンス (ソフトウェアで

選択可能) 1 MΩ ± 0.75% (27 pF ± 2 pF のキャパシタ

ンスと並列)

入力カプリング (ソフトウェアで選択 AC 1

DC 可能) **GND**

電圧レベル

表 1. フルスケール (FS) 入力レンジおよびプログラミング可能な垂直オフセット

レンジ (V _{pk-pk})	垂直オフ1	ヹット範囲
	50 Ω	1 ΜΩ
0.2 V	±0.	1 V
0.4 V	±0.2 V	
1 V	±0.5 V	
2 V	±1 V	
4 V	±2 V	
10 V	_	±5 V
20 V	_	_

最大入力過負荷

50 Ω	7 V _{rms} (ピーク ≤10 V)
1 ΜΩ	ピーク ≤42 V

 $^{^{1}}$ AC カプリングは $1 \text{ M}\Omega$ 入力でのみ使用できます。

分解能

14 ビット

表 2. DC 確度 (プログラミング可能な垂直オフセット = 0 V)²

レンジ (V _{pk-pk})	50 Ω	1 ΜΩ
0.2 V および 0.4 V	±(入力の 0.65% + 2.0 mV)	
1 V	±(入力の 0.65% + 2.0 mV)	
2 V	±(入力の 0.65% + 2.2 mV)	
4 V	±(入力の 0.65% + 8.0 mV)	
10 V	±(入力の 0.65% + 10.0 mV)	
20 V	_	±(入力の 0.65% + 15.0 mV)

プログラム可能な垂直オフセットの確 オフセット設定の±0.5%

度2

表 3. DC ドリフト

レンジ (V _{pk-pk})	50 Ω	1 ΜΩ
0.2 V、0.4 V、1 V、および 2 V	±(入力の 0.057% + FS の 0.006% + 100 μV)/°C	
4 V、10 V	±(入力の 0.057% + FS の 0.006% + 900 μV)/°C	
20 V	_	±(入力の 0.057% + FS の 0.006% + 900 μV)/°C

\wedge	tl	П−,	h#+	ι₩	7
AC	יאַעונ	ישין	脏压	豆	_

50 Ω	±0.06dB (±0.7%) (50 kHz 時、標準)
1 ΜΩ	±0.09dB (±1.0%) (50 kHz 時、標準)
クロストーク ³	≤-100 dB (10 MHz 時、標準)

² セルフキャリブレーション実行時の温度±5℃以内。

³ CH 0 と CH 1 の間、および外部トリガから CH 0 または CH 1。

^{4 |} ni.com | PCI-5142 仕様

帯域幅および過度応答

帯域幅 (-3 dB、フィルタ無効時)	
0.2 V _{pk-pk} 入力レンジ	80 MHz (最高 40°C) ⁴
その他のすべての入力レンジ	100 MHz
立ち上がり/立ち下がり時間	
0.2 V _{pk-pk} 入力レンジ	4.2 ns (標準)
その他のすべての入力レンジ	3.5 ns (標準)
帯域幅制限フィルタ ⁵	
ノイズフィルタ	20 MHz 2 次ベッセルフィルタ
アンチエイリアスフィルタ	40 MHz (-6 dB) (標準) 35 MHz (-3 dB) 6 次チェビシェフフィルタ
AC カプリングカットオフ (−3 dB)	12 dB ⁶

表 4. パスバンドフラットネス (標準)7


フィルタ設定	入力レンジ (V _{pk-pk})	50 Ω および 1 MΩ
	0.01/	±0.4 dB (DC~20 MHz)
	0.2 V	±1 dB (20 MHz~40 MHz)
フィルタ無効時	その他のすべての入力レン	±0.4 dB (DC~20 MHz)
	ジ	±1 dB (20 MHz~50 MHz)
アンチエイリアスフィルタ	+ " - 0] + > >"	±1.2 dB (DC~16 MHz)
有効時	すべての入力レンジ	±1.6 dB (16 MHz~32 MHz)

⁴ 40℃を超える場合では 78 MHz です。

⁵ 一度に有効にできるのは、1 つのフィルタのみです。アンチエイリアスフィルタは、デフォ ルトで有効になっています。

⁶ AC カプリングは 1 MΩ 入力インピーダンスでのみ使用できます。

⁷ 50 kHz を基準としています。



スペクトル特性

表 5. 高調波を含むスプリアスフリーダイナミックレンジ (SFDR) (標準)8

入力レンジ (V _{pk-pk})	50 Ω	1 ΜΩ
0.2 V	75 dBc	70 dBc
0.4 V	75 dBc	70 dBc
1 V	75 dBc	70 dBc
2 V	75 dBc	70 dBc
4 V	65 dBc	70 dBc
10 V	65 dBc	60 dBc
20 V	_	60 dBc

 $^{^8}$ 10 MHz、-1 dBFS 入力信号です。第 2 高調波から第 5 高調波が含まれます。 5 kHz~50 MHz を測定しています。

表 6. 全高調波歪み (THD) (標準)⁹

入カレンジ (V _{pk-pk})	50 Ω	1 ΜΩ
0.2 V	-75 dBc	-68 dBc
0.4 V	-75 dBc	-68 dBc
1 V	-75 dBc	-68 dBc
2 V	-73 dBc	-68 dBc
4 V	-63 dBc	-68 dBc
10 V	-63 dBc	-58 dBc
20 V	_	-58 dBc

相互変調歪み 10

-75 dBc (標準)

表 7. SN 比 (Signal-to-Noise Ratio) (標準)11

	50 Ω		1 ΜΩ	
入力レンジ (V _{pk-pk})	フィルタ無効 時	アンチエイリアス フィルタ有効時	フィルタ無効 時	アンチエイリアス フィルタ有効時
0.2 V	60 dB	60 dB	56 dB	60 dB
0.4 V	62 dB	62 dB	61 dB	62 dB
1 V	62 dB	62 dB	62 dB	62 dB
2 V	62 dB	62 dB	62 dB	62 dB
4 V	_	_	61 dB	62 dB

⁹ 10 MHz、-1 dBFS 入力信号です。第 2 高調波から第 5 高調波までが含まれています。

 $^{^{10}}$ 0.2 V~2.0 V 入力レンジ (50 Ω 入力インピーダンス)2 つのトーンは、それぞれ 10.2 MHz お よび 11.2 MHz です。各トーンは-7 dBFS です。

 $^{^{11}}$ 10 MHz、-1 dBFS 入力信号です。高調波を除きます。DC \sim 50 MHz を測定しています。

表 8. SINAD (Signal to Noise and Distortion) (標準)12

	_			
	50 Ω		1	мΩ
入カレンジ (V _{pk-pk})	フィルタ無効 時	アンチエイリアス フィルタ有効時	フィルタ無効 時	アンチエイリアス フィルタ有効時
0.2 V	60 dB	60 dB	56 dB	59 dB
0.4 V	62 dB	62 dB	60 dB	61 dB
1 V	62 dB	62 dB	61 dB	61 dB
2 V	62 dB	62 dB	61 dB	61 dB
4 V	_	_	60 dB	61 dB

図 2. PCI-5142 の動特性、50 Ω、1 V 入力レンジ (標準)




表 9. RMS ノイズ (ノイズフィルタ有効時)¹³

入力レンジ (V _{pk-pk})	50 Ω	1 ΜΩ
0.2 V	56 μV _{rms} (FS の 0.028%)	72 μV _{rms} (FS の 0.036%)
0.4 V	92 μV _{rms} (FS Φ 0.023%)	92 μV _{rms} (FS Φ 0.023%)
1 V	230 μV _{rms} (FS の 0.023%)	230 μV _{rms} (FS Φ 0.023%)
2 V	460 μV _{rms} (FS Ø 0.023%)	460 μV _{rms} (FS Ø 0.023%)
4 V	920 μV _{rms} (FS の 0.023%)	920 μV _{rms} (FS の 0.023%)

 $^{^{12}}$ 10 MHz、-1 dBFS 入力信号です。高調波が含まれます。DC \sim 50 MHz を測定しています。

 $^{^{13}}$ 入力に $50\,\Omega$ 終端を接続します。

表 9. RMS ノイズ (ノイズフィルタ有効時)¹³ (続き)

入力レンジ (V _{pk-pk})	50 Ω	1 ΜΩ
10 V	2.3 mV _{rms} (FS Φ 0.023%)	2.3 mV _{rms} (FS Φ 0.023%)
20 V	_	4.6 mV _{rms} (FS の 0.023%)

表 10. RMS ノイズ (アンチエイリアスフィルタ有効時)¹³

入力レンジ (V _{pk-pk})	50 Ω	1 ΜΩ
0.2 V	82 μV _{rms} (FS の 0.041%)	96 μV _{rms} (FS の 0.048%)
0.4 V	100 μV _{rms} (FS Ø 0.025%)	120 μV _{rms} (FS の 0.030%)
1 V	250 μV _{rms} (FS Ø 0.025%)	300 μV _{rms} (FS Ø 0.030%)
2 V	500 μV _{rms} (FS Ø 0.025%)	600 μV _{rms} (FS Φ 0.030%)
4 V	1 mV _{rms} (FS の 0.025%)	1.2 mV _{rms} (FS Ø 0.030%)
10 V	2.5 mV _{rms} (FS Ø 0.025%)	3 mV _{rms} (FS Φ 0.030%)
20 V	_	6 mV _{rms} (FS Φ 0.030%)

表 11. RMS ノイズ (フィルタ無効時)¹³

入力レンジ (V _{pk-pk})	50 Ω	1 ΜΩ
0.2 V	90 μV _{rms} (FS の 0.045%)	110 μV _{rms} (FS の 0.055%)
0.4 V	100 μV _{rms} (FS Ø 0.025%)	160 μV _{rms} (FS Ø 0.040%)
1 V	250 μV _{rms} (FS の 0.025%)	300 μV _{rms} (FS Ø 0.030%)
2 V	500 μV _{rms} (FS Ø 0.025%)	600 μV _{rms} (FS Ø 0.030%)
4 V	1 mV _{rms} (FS の 0.025%)	1.6 mV _{rms} (FS の 0.040%)
10 V	2.5 mV _{rms} (FS Ø 0.025%)	3 mV _{rms} (FS Ø 0.030%)
20 V	_	6 mV _{rms} (FS Ø 0.030%)

図 3. 0.2 V 入力レンジ、帯域幅全域、50 Ω 入力インピーダンス時の PCI-5142 のスペクト ルノイズ密度の表示





図 4. 0.2 V 入力レンジ、ノイズフィルタ有効、1 MΩ 入力インピーダンス時の PCI-5142 の スペクトルノイズ密度の表示



水平軸

サンプルクロック

ソース	
内部	オンボードクロック (内部 VCXO) ¹⁴
外部	CLK IN (フロントパネル SMB コネクタ)
オンボードクロック (内部 VC)	(O)
サンプルレート範囲	
リアルタイムサンプリング (単発)	$1.526 \text{kS/s} \sim 100 \text{MS/s}^{15}$
ランダムインタリーブサンプリン グ (RIS)	200 MS/s~2 GS/s (100 MS/s の倍数)
位相ノイズ密度 ¹⁶	
100 Hz 入力周波数	<-100 dBc/Hz (標準)
1 kHz 入力周波数	<-120 dBc/Hz (標準)
10 kHz 入力周波数	<-130 dBc/Hz (標準)
サンプルクロックジッタ ¹⁷	≤1 ps _{rms} (100 Hz~100 kHz、標準) ≤2 ps _{rms} (100 Hz~1 MHz、標準)
タイムベース周波数	100 MHz
タイムベース確度	
基準クロックへの位相ロック無効 時	±25 ppm
基準クロックへの位相ロック有効 時	基準クロック確度と同等

¹⁴ 内部サンプルクロックは、基準クロックにロックされているか、オンボード VCXO から分 周して取得されます。

¹⁵ 通常の動作モード (非 OSP モード) では、100 MS/s 未満のすべてのレートで、n デシメー ションによる除算が使用されます。非 OSP デシメーションでは、集録されたデータはアン ダーサンプリングによるエイリアスから保護されません。非 OSP デシメーションと OSP デシメーションは互いに排他的です。

^{16 10} MHz 入力信号です。

 $^{^{17}}$ 変換器のアパーチャ不確定性、またクロック回路のジッタの影響が含まれます。トリガ ジッタを除きます。

サンプルクロック遅延範囲	±1 サンプルクロック周期
サンプルクロック遅延分解能	≤10 ps

関連リンク

サンプルクロックおよびデシメーションの詳細については、ni.com/manuals からオンラインで参照可能な『NI 高速デジタイザヘルプ』を参照してください。

外部サンプルクロック

ソース	CLK IN (フロントパネル SMB コネクタ)
周波数レンジ 18	
CLK IN	30 MHz∼105 MHz
デューティサイクル許容範囲	45%~55%

関連リンク

サンプルクロックおよびデシメーションの詳細については、ni.com/manuals からオンラインで参照可能な『NI 高速デジタイザヘルプ』を参照してください。

サンプルクロックのエクスポート

表 12. エクスポートしたサンプルクロックの出力先

出力先	最大周波数
CLK OUT(フロントパネル SMB コネクタ)	105 MHz
PXI_Trig<06>(バックプレーンコネクタ) ¹⁹	20 MHz
PFI <01>(フロントパネル 9 ピンミニサーキュラ DIN コネクタ) ¹⁹	25 MHz
RTSI <06>19	20 MHz

位相ロックループ (PLL) 基準クロック

ソース	RTSI 7 CLK IN (フロントパネル SMB コネクタ)
周波数レンジ	1 MHz~20 MHz (1 MHz 間隔) ²⁰

¹⁸ 通常の動作モード (非 OSP モード) では、n (1≤n≤65,535) デシメーションによる除算を使用できます。非 OSP モードの間引きでは、集録されたデータはアンダーサンプリングによるエイリアスから保護されません。非 OSP モードと OSP モードの間引きは互いに排他的です。

¹⁹ 間引きされたサンプルクロックのみ。

²⁰ デフォルトは 10 MHz です。PLL 基準クロック周波数には、±50 ppm の確度が必要です。

デューティサイクル許容範囲	45%~55%
エクスポートされた基準クロックの出 力先	CLK OUT (フロントパネル SMB コネクタ) PFI <01> (フロントパネル 9 ピンミニサー キュラ DIN コネクタ) RTSI <07>

CLK IN (サンプルクロックおよび基準クロック入力、フ ロントパネルコネクタ)

入力電圧レンジ	
正弦波 (V _{pk-pk})	$0.65 \text{V} \sim 2.8 \text{V} (0 \text{dBm} \sim 13 \text{dBm})$
方形波 (V _{pk-pk})	0.2 V~2.8 V
最大入力過負荷 21	7 V _{rms} (ピーク ≤10 V)
インピーダンス	50 Ω
カプリング	AC

CLK OUT(サンプルクロックおよび基準クロック出力、 フロントパネルコネクタ)

出カインピーダンス	50Ω
論理タイプ	3.3 V CMOS
最大駆動電流	±48 mA

²¹ 過電圧および逆極性に対する保護です。

基準 (停止) トリガ

トリガタイプ	エッジ ウィンドウ ヒステリシス ビデオ デジタル 即時 ソフトウェア
トリガソース	CH 0 CH 1 TRIG PXI_Trig <06> PFI <01> PXI Star トリガ ソフトウェア RTSI <06>



メモ 各トリガタイプで使用できるソースの詳細については、以下のセクションおよび『NI 高速デジタイザヘルプ』を参照してください。

表 13. 時間分解能

時間/デジタル変換回路 (TDC)	オンボードクロック	外部クロック
ON	100 ps	_
OFF	10 ns	外部クロック周期

表 14. 最小リアーム時間 22

TDC	リアーム時間
ON	10 μs
OFF	2 μs

²² ホールドオフは0に設定してあります。オンボードサンプルクロックは最大レートです。

表 15. ホールドオフ

TDC	オンボードクロック	外部クロック
ON	10 µs∼171.79 s	_
OFF	2 µs∼171.79 s	200 × 外部クロック周期~(2 ³² - 1) × 外部クロック周期

アナログトリガ

エッジ ウィンドウ ヒステリシス
CH 0 (フロントパネル BNC コネクタ) CH 1 (フロントパネル BNC コネクタ) TRIG (フロントパネル BNC コネクタ)
FS の 100%
±5 V
10 ビット (1,024 分の 1)
FS の±2.5% (50 MHz) FS の 5%まで増加 (≤100 MHz 時)
0.25 V (最大 100 MHz) 1 V まで増加 (200 MHz 時)
FS の±3.5% (最大 10 MHz、標準)
±0.35 V (FS の±3.5%) (最大 10 MHz、標準)
≤80 ps _{rms} ²³
50 kHz
50 kHz

デジタルトリガ

トリガタイプ	デジタル
ソース	RTSI <06> PFI <01> (フロントパネル 9 ピン ミニサーキュラ DIN コネクタ)

ビデオトリガ

トリガタイプ	ビデオ
ソース	CH 0 (フロントパネル BNC コネクタ) CH 1 (フロントパネル BNC コネクタ) TRIG (フロントパネル BNC コネクタ)
ビデオトリガタイプ	特定のライン 任意のライン 特定のフィールド
標準	NTSC、PAL、または SECAM 信号の負同期

外部トリガ

コネクタ	TRIG (フロントパネル BNC コネクタ)
インピーダンス	1 MΩ (22 pF と並列)
カプリング	AC, DC
AC カプリングカットオフ (-3 dB)	12 Hz
入力電圧レンジ	±5 V
最大入力過負荷	ピーク ≤42 V

PFI 0 および PFI 1 (プログラム可能な機能的イン タフェース)

コネクタ	AUX I/O (9 ピンミニサーキュラ DIN)
方向	双方向

入力の場合(トリガ)

プ(プラック/初日 (T フ/J)	
出力先	開始トリガ (集録アーム) 基準 (停止) トリガ アーム基準トリガ アドバンストリガ
入力インピーダンス	150 kΩ
V_{IH}	2.0 V
V_{IL}	0.8 V
最大入力過負荷	-0.5 V∼5.5 V
最大周波数	25 MHz
出力の場合 (イベント)	
ソース	開始準備完了 開始トリガ (集録アーム) 基準準備完了 基準 (停止) トリガ レコード完了 アドバンス準備完了 アドバンストリガ 終了 (集録完了) プローブ補正 ²⁴
出力インピーダンス	50 Ω
論理タイプ	3.3 V CMOS
最大駆動電流	±24 mA
最大周波数	25 MHz

波形仕様

オンボードメモリサイズ	
64 MB/チャンネルオプション	32 MS/チャンネル ²⁵
256 MB/チャンネルオプション	128 MS/s/チャンネル ²⁵
最短レコード長	1 サンプル
プレトリガサンプル数	ゼロから最大レコード長まで ²⁶
ポストトリガサンプル数	ゼロから最大レコード長まで ²⁶
オンボードメモリの最大レコード数	
64 MB/チャンネル	100,000 ²⁷
256 MB/チャンネル	100,000 ²⁷
各レコードに割り当てられるオンボー	ドメモリ
実数データ処理モード	(レコード長×2バイト/S)+200バイトを 次の 128バイトの倍数に切り上げた値、 または 512バイトのいずれか大きい方
複素数データ処理モード	(レコード長×4バイト/S)+200バイトを 次の 128バイトの倍数に切り上げた値、 または 512バイトのいずれか大きい方

関連リンク

サンプルクロックおよびデシメーションの詳細については、ni.com/manuals からオンラインで参照可能な『NI 高速デジタイザヘルプ』を参照してください。


^{25 2} バイトサンプルと仮定します。複素数データ処理モード (OSP 使用時にのみ可) では、各サンプルは 4 バイトになるため、各メモリサイズの値は半分になります。

²⁶ シングルレコードモードおよびマルチプルレコードモードです。

²⁷ データ集録中にレコードをフェッチする場合、これらの数値を上回る可能性があります。

オンボード信号処理 (OSP)

図 5. PCI-5142 オンボード信号処理ブロック図



オンボード信号処理(デジタルダウンコンバージョン)



メモ PCI-5142 でオンボード信号処理 (OSP) を使用するには、DDC 有効プロ パティ/属性が TRUE に設定されている必要があります。

以下の4つのOSP操作が可能です。

- IF 信号を CH 0 に送信し、信号に対して直交ダウンコンバートする (複素数データ が返されます)。
- 」および Q ベースバンド信号を CH 0 および CH 1 に送信し、エイリアス保護の状 態で間引きを行う(デシメーション)(複素数データが返されます)。

- 信号を CH 0 に送信し、エイリアス保護の状態で間引きを行う (デシメーション) (実数データが返されます)。
- 信号を CH 0 に送信し、信号に対して実数ダウンコンバートする (実数データが返されます)。

デジタルダウンコンバータ (DDC) の 数	1
データ処理モード ²⁸	実数 (I パスのみ) 複素数 (IQ)
OSP デシメーション範囲 ²⁹	1, 2, 4, 6, 8, 10 12~4,096 (4 の倍数) 4,096~8,192 (8 の倍数) 8,192~16,384 (16 の倍数)
サンプルレート範囲 ³⁰	
内部サンプルクロックタイムベー ス	6.1 kS/s~100 MS/s (実数または複素数)
外部サンプルクロックタイムベー ス	サンプルクロックタイムベース/OSP デシ メーション
実領域での平坦帯域幅	0.4 x サンプルレート
複素領域での平坦帯域幅 31	0.8 × サンプルレート

デジタルゲインおよびオフセット

デジタルゲインおよびオフセット分解 能	18 ビット
デジタルゲイン範囲	-1.5~+1.5 値 < 1 の場合、ユーザデータが減衰

²⁸ 複素モードは、IQ ベースバンドにおける間引きおよび直交ダウンコンバージョンの両方で 使用されます。

²⁹ OSP デシメーションは ADC のナイキストゾーンで起こる高周波によるエイリアスから データを保護します。非 OSP デシメーションと OSP デシメーションは互いに排他的で す。

³⁰ サンプルレートが 6.1 kS/s 未満の場合は、外部サンプルクロックを使用するか、ソフトウェアで間引きを行ってください。

³¹ たとえば、複素領域でのサンプルレートが 50 MS/s の場合、複素領域での帯域幅は 40 MHz です。

デジタルオフセット範囲	(-0.4×垂直レンジ)~(+0.4×垂直レンジ) ³²
出力	(ADC データ \times デジタルゲイン) + デジタルオフセット 33
数値制御発振器(NCO)	
周波数レンジ ³⁴	
内部サンプルクロックタイムベー ス	0 Hz∼50 MHz
外部サンプルクロックタイムベー ス	0 Hz〜(0.5 × サンプルクロックタイムベー ス)
周波数分解能	
内部サンプルクロックタイムベー ス	355 nHz
外部サンプルクロックタイムベー ス	サンプルクロックタイムベース / 2 ⁴⁸
l および Q 位相分解能	0.0055°
調整時間	1 ms
デジタル特性	
最大 NCO スプリアス	<-100 dBFS
デシメーションフィルタのパスバンド リプル	< 0.1 dB ³⁵
デシメーションフィルタの帯域外減衰	> 80 dB ³⁶

量

³² デジタルゲイン後に適用されます。

^{33 (-0.5×}垂直レンジ) < 出力 < (+0.5×垂直レンジ)。

³⁴ アンダーサンプリングはキャリア周波数>50 MHz の場合に使用可能。

³⁵ 0∼ (0.4 x lQ レート) のパスバンド。

^{36 (0.6} x IQ レート) からのストップバンド減衰量。

IF 復調性能

表 16. IF 復調性能 (標準)

変調構成 ³⁷	測定タイプ	値
GSM 物理層 ³⁸	変調誤差比 (MER)	62 dB
	エラーベクトル振幅 (EVM)	<0.2% rms
W-CDMA 物理層 ³⁹	MER	52 dB
	EVM	<0.4% rms
DVB 物理層 ⁴⁰	MER	48 dB
	EVM	<0.4% rms
20 MSymbols/s、64 QAM ⁴¹	MER	39 dB
	EVM	<0.8% rms
26.09 MSymbols/s、64 QAM ⁴²	MER	36 dB
	EVM	<1.0% rms
34.78 MSymbols/s、64 QAM ⁴³	MER	32 dB
	EVM	<1.6% rms

³⁷ 1 V 垂直レンジ、50 Ω 入力インピーダンス、アナログフィルタなし、25 MHz 搬送波です。 リサンプリング (サンプルレート変換) およびパルス成形を含む復調は、NI Modulation ツールキットを使用してホスト PC/コントローラで実行します。

³⁸ 1.25 MS/s サンプルレート、MSK 変調、270.833 kSymbols/s、ガウス、BT = 0.3。

^{39 6.25} MS/s サンプルレート、QPSK 変調、3.84 MSymbols/s、平方根二乗余弦、アルファ = 0.22。

⁴⁰ 10 MS/s サンプルレート、32 QAM 変調、6.92 MSymbols/s、平方根二乗余弦、アルファ = 0.15。

⁴¹ 50 MS/s サンプルレート、64 QAM 変調、20 MSymbols/s、平方根二乗余弦、アルファ = 0.15。

^{42 50} MS/s サンプルレート、64 QAM 変調、26.09 MSymbols/s、平方根二乗余弦、アルファ = 0.15、30 MHz 帯域幅。

⁴³ 50 MS/s サンプルレート、64 QAM 変調、34.78 MSymbols/s、平方根二乗余弦、アルファ = 0.15、40 MHz 帯域幅。

1Q ベースバンド復調性能

表 17.10 ベースバンド復調性能 (標準)

変調構成 44	測定タイプ	値
GSM 物理層 ⁴⁵	変調誤差比 (MER)	41 dB
	エラーベクトル振幅 (EVM)	<0.8% rms
W-CDMA 物理層 ⁴⁶	MER	41 dB
	EVM	<0.9% rms
DVB 物理層 ⁴⁷	MER	40 dB
	EVM	<0.9% rms
20 MSymbols/s、64 QAM ⁴⁸	MER	33 dB
	EVM	<1.4% rms

波形集録時間

表 18. 最大集録時間 49

条件	64 MB	256 MB
サンプルレート = 100 MS/s、OSP 無効	0.336 s	1.34 s
サンプルレート = 1 MS/s、実数モード、OSP 有効	33.6 s	2 min 14 s
サンプルレート = 100 kS/s、実数モード、OSP 有効	5 min 36 s	22 min 22 s

 $^{^{44}}$ 1 V 入力レンジ、50 Ω 入力インピーダンス、アナログフィルタなし。リサンプリング (サ ンプルレート変換) およびパルス成形を含む復調は、ホスト PC/コントローラ上の NI モ ジュレーションツールキットを使用して実行されます。これは、システム性能の測定で す。IQ ベースバンド生成は、TCIk で同期された2つの NI PXI-5421 任意波形発生器モ ジュールで実装されました。

 $^{^{45}}$ 1.25 MS/s サンプルレート、MSK 変調、270.833 kSymbols/s、ガウス、BT = 0.3。

⁴⁶ 6.25 MS/s サンプルレート、QPSK 変調、3.84 MSymbols/s、平方根二乗余弦、アルファ = 0.22。

⁴⁷ 10 MS/s サンプルレート、32 QAM 変調、6.92 MSymbols/s、平方根二乗余弦、アルファ =

⁴⁸ 50 MS/s サンプルレート、64 QAM 変調、20 MSymbols/s、平方根二乗余弦、アルファ =

⁴⁹ 複素 (IQ) モードでは、集録時間は半分。





図 7. GSM 物理層 50



⁵⁰ 1 V 入力レンジ、50Ω 入力インピーダンス、アナログフィルタなし、25 MHz 搬送波、4.17 MS/s サンプルレート、MSK 変調、270.833 kSymbols/s、ガウス、BT = 0.3。






図 9. DVB 物理層 52



⁵¹ 1 V 入力レンジ、50Ω 入力インピーダンス、アナログフィルタなし、25 MHz 搬送波、25 MS/s サンプルレート、QPSK 変調、3.84 MSymbols/s、平方根二乗余弦、アルファ = 0.22。

⁵² 1 V 入力レンジ、50Ω 入力インピーダンス、アナログフィルタなし、25 MHz 搬送波、25 MS/s サンプルレート、32 QAM 変調、6.92 MSymbols/s、平方根二乗余弦、アルファ = 0.15。



キャリブレーション

外部キャリブレーション

外部キャリブレーションは、VCXO および基準電圧を校正します。 すべてのキャリブレーション定数は、不揮発性メモリに保管されます。

セルフキャリブレーション

セルフキャリブレーションはソフトウェアコマンドで実行可能です。 キャリブレーションは全入力レンジにおいて、ゲイン、オフセット、周波数応答、トリガ、タイミング調整エラーを補正します。

キャリブレーション仕様

外部キャリブレーション間隔	2年
ウォームアップ時間	15分

⁵³ 1 V 入力レンジ、50Ω 入力インピーダンス、アナログフィルタなし、25 MHz 搬送波、50 MS/s サンプルレート、64 QAM 変調、20 MSymbols/s、平方根二乗余弦、アルファ = 0.15。

ソフトウェア

ドライバソフトウェア

このデバイスは、NI-SCOPE 3.0 以降でサポートされています。

NI-SCOPE は IVI 準拠ドライバであり、PCI-5142 の構成、制御、およびキャリブレーショ ンが可能です。NI-SCOPE は、さまざまな開発環境用のアプリケーションインタフェー スを提供します。

アプリケーションソフトウェア

NI-SCOPE には、以下のアプリケーション開発環境用のプログラミングインタフェー ス、ドキュメント、サンプルが含まれています。

- LabVIFW
- LabWindowsTM/CVITM
- Measurement Studio
- Microsoft Visual C/C++
- .NET (C#および VB.NET)

対話式ソフトフロントパネルおよび構成

NI-SCOPE ソフトフロントパネル (SFP) を使用することにより、PCI-5142 を対話的に制 御することができます。

PCI-5142 の対話的制御は、NI-SCOPE SFP バージョン 2.4 から使用できるようになりまし た。NI-SCOPE SFP は NI-SCOPE メディアに含まれています。

また、NI Measurement Automation Explorer (MAX) でも、PCI-5142 を対話的に構成およ びテストできます。MAX は、NI-SCOPE メディアに含まれています。

TCIk 什様

NI の TCIk 同期方法と NI-TCIk ドライバを使用することにより、1 つまたは複数のシャー シ内の任意数の対応デバイスのサンプルクロックを同期させることができます。TCIk 同期の詳細については、『NI 高速デジタイザヘルプ』の中にある『NI-TCIk 同期ヘルプ』 を参照してください。マルチシャーシシステムなど、その他の構成については、ナショ ナルインスツルメンツの技術サポート (ni.com/support) までお問い合わせください。

NI-TCIk を使用したモジュール間の SMC 同期 (同一モジュールを 使用)

同期什様は、以下の条件下において有効です。

- すべてのモジュールが 1 台の NI PXI-1042 シャーシに装着されている。
- 各モジュールのサンプルクロックが NI-TCIk ドライバを使用して同期されている。
- すべてのパラメータが各モジュールで同じ値に設定されている。

- サンプルクロックが 100 MS/s に設定されている。
- すべてのフィルタが無効にされている。



メモ NI-TCIk により異なる SMC 対応モジュールを同期することもできますが、これらの仕様は同一のモジュールを使用した場合にのみ適用されます。

スキュー (標準) ⁵⁴	500 ps
手動で調整後の平均スキュー (標準)	≤5 ps
サンプルクロック遅延/調整分解能 (標準)	≤5 ps

電源

消費電流	
+3.3 VDC	3.4 A (標準)
+5 VDC	2.7 A (標準)
+12 VDC	110 mA (標準)
-12 VDC	0 A (標準)
合計電力	26.1 W (標準)

物理特性

外形寸法	$35.5 \text{ cm} \times 2.0 \text{ cm} \times 11.3 \text{ cm}$ (14.0 in × 0.8 in × 4.4 in)
重量	470 g (16.6 oz)

環境

最大使用高度	2,000 m (周囲温度 25℃時)
汚染度	2

室内使用のみ。

⁵⁴ クロックおよびアナログパスでの遅延の差によるものです。手動調整は行っていません。

動作環境

周囲温度範囲	0℃~45℃ (IEC 60068-2-1 および IEC 60068-2-2 に基づいて試験済み。)
相対湿度範囲	10%~90%、結露なきこと (IEC 60068-2-56 に基づいて試験済み。)
保管環境	
周囲温度範囲	-40°C~71°C (IEC 60068-2-1 および IEC 60068-2-2 に基づいて試験済み。)
相対湿度範囲	5%~95%、結露なきこと (IEC 60068-2-56 に基づいて試験済み。)

認可および準拠

安全性

この製品は、計測、制御、実験に使用される電気装置に関する以下の安全規格要件を 満たすように設計されています。

- IEC 61010-1、EN 61010-1
- UL 61010-1、CSA C22.2 No. 61010-1



メモ UL およびその他の安全保証については、製品ラベルまたは「オンライ ン製品認証しセクションを参照してください。

雷磁面立性

この製品は、計測、制御、実験に使用される電気装置に関する以下の EMC 規格の必要 条件を満たします。

- EN 61326-1 (IEC-61326-1): Class A エミッション、基本イミュニティ
- EN 55011 (CISPR 11): Group 1、Class A エミッション
- EN 55022 (CISPR 22): Class A エミッション
- EN 55024 (CISPR 24): イミュニティ
- AS/NZS CISPR 11: Group 1、Class A エミッション
- AS/NZS CISPR 22: Class A エミッション

- FCC 47 CFR Part 15B: Class A エミッション
- ・ ICES-001: Class A エミッション



メモ 米国では(FCC 47 CFR に従って)、Class A 機器は商業、軽工業、および重工業の設備内での使用を目的としています。欧州、カナダ、オーストラリア、およびニュージーランドでは(CISPR 11 に従って)、Class A 機器は重工業の設備内のみでの使用を目的としています。



メモ Group 1 機器とは(CISPR 11 に従って)材料の処理または検査/分析の目的で無線周波数エネルギーを意図的に生成しない工業用、科学、または医療向け機器のことです。



メモ EMC 宣言および認証については、「オンライン製品認証」セクションを参照してください。

CE 適合(**É**

この製品は、該当する EC 理事会指令による基本的要件に適合しています。

- 2014/35/EU、低電圧指令(安全性)
- 2014/30/EU、電磁両立性指令(EMC)

オンライン製品認証

この製品のその他の適合規格については、この製品の適合宣言(DoC)をご覧ください。この製品の製品認証および適合宣言を入手するには、ni.com/certification にアクセスして型番または製品ラインで検索し、保証の欄の該当するリンクをクリックしてください。

環境管理

ナショナルインスツルメンツは、環境に優しい製品の設計および製造に努めています。 NI は、製品から特定の有害物質を除外することが、環境および NI のお客様にとって有益であると考えています。

環境に関する詳細は、ni.com/environment からアクセス可能な「環境への取り組み」ページを参照してください。このページには、ナショナルインスツルメンツが準拠する環境規制および指令、およびこのドキュメントに含まれていないその他の環境に関する情報が記載されています。

廃電気電子機器(WEEE)



欧州のお客様へ 製品寿命を過ぎたすべての NI 製品は、お住まいの地域の規定および条例に従って廃棄処分してください。お住まいの地域における NI 製品のリサイクル方法の詳細については、ni.com/environment/weee(英語)を参照してください。

电子信息产品污染控制管理办法(中国 RoHS)

(A) 中国客户 National Instruments 符合中国电子信息产品中限制使用某些有害物 质指令(RoHS)。关于 National Instruments 中国 RoHS 合规性信息,请登录 ni.com/environment/rohs china。 (For information about China RoHS compliance, go to ni.com/environment/rohs china.)

情報は事前の通知なしに変更されることがあります。NIの商標の詳細については、ni.com/trademarks のNI Trademarks and Logo Guidelines (英語)を参照してください。本書中に記載されたその他の製品名及び企業名は、それぞれの企業の商標又は商号です。NIの製品及び技術を保護する特許については、ソフトウェアで参照できる特許情報(ヘルプー特許)、メディアに含まれている patents.txtファイル、又はni.com/patents からアクセスできる National Instruments Patent Notice のうち、該当するリソースから参照してください。エンドユーザ使用許諾契約(EULA)及び他社製品の法的注意事項はご使用のNI製品のReadme ファイルにあります。NIの輸出関連法規遵守に対する方針について、また必要な HTS コード、ECCN(Export Control Classification Number)、その他の輸出入に関する情報の取得方法については、「輸出関連法規の遵守に関する情報」(ni.com/legal/ja/export-compliance)を参照してください。NI は、本書に記載の情報の正確性について、一切の明示又は黙示の保証を行わず、技術的な誤りについて一切の責任を負いません。米国政府のお客様へ:本書に含まれているデータは、民間企業の費用により作成されており、民間機関用の連邦調達規則 52.227-14 と重事機関用の国防省連邦調達規則補足 252.227-7014 および252.227-7015 に基づく限定権利及び制約付データ権利の条項の適用を受けます。

© 2006-2017 National Instruments. All rights reserved.