#### **SPECIFICATIONS**

# PXIe-5172

## 250 MS/s, 14-bit Reconfigurable Oscilloscope

These specifications apply to the PXIe-5172 with 4 channels and the PXIe-5172 with 8 channels.

## Contents

Definitions and Conditions	2
Vertical	3
Analog Input	3
Impedance and Coupling	4
Voltage Levels	5
Accuracy	6
Bandwidth and Transient Response.	7
Spectral Characteristics	8
Noise	10
Skew	11
Horizontal	12
ADC Clock	12
Reference Clock	12
Onboard Clock	12
CLK IN	13
PXIe_DStarA	13
PXI_Clk10	13
PXI_Clk100	13
CLK OUT	13
Trigger	14
Programmable Function Interface (AUX 0/PFI <07>)	15
Power Output (+3.3 V)	16
Waveform	16
Memory Sanitization.	17
FPGA	17
Calibration	18
External Calibration	18
Self-Calibration	18
Calibration Specifications	18



Software	18
Driver Software	18
Application Software	19
Interactive Soft Front Panel and Configuration	19
TClk Specifications	19
Intermodule Synchronization Using NI-TClk for Identical Modules	19
Power	20
Physical	20
Environment	21
Operating Environment	21
Storage Environment	21
Shock and Vibration	21
Compliance and Certifications	22
Safety	22
Electromagnetic Compatibility	22
CE Compliance	22
Online Product Certification	23
Environmental Management	23

### **Definitions and Conditions**

Specifications are subject to change without notice. For the most recent PXIe-5172 specifications, visit *ni.com/manuals*. Unless otherwise noted, the following conditions were used for each specification:

Specifications are valid under the following conditions unless otherwise noted:

- · All vertical ranges
- All bandwidths and bandwidth limit filters
- Sample rate set to 250 MS/s
- Onboard Sample clock locked to onboard Reference clock
- Calibration IP is used properly when using LabVIEW Instrument Design Libraries for Reconfigurable Oscilloscopes (instrument design libraries) to create FPGA bitfiles. Refer to the NI Reconfigurable Oscilloscopes Help for more information about the calibration IP.

*Warranted* specifications are valid for the ambient temperature range 0 °C to 45 °C and include guardband for measurement uncertainty unless otherwise noted. Warranted specifications are valid under the following conditions unless otherwise noted:

- The PXIe-5172 module is warmed up for 15 minutes at ambient temperature.
- Calibration cycle is maintained.
- The PXI Express chassis fan speed is set to HIGH, the foam fan filters are removed if
  present, and the empty slots contain PXI chassis slot blockers and filler panels. For more
  information about cooling, refer to the Maintain Forced-Air Cooling Note to Users
  available at ni.com/manuals.
- External calibration is performed at 23 °C  $\pm$  3 °C.

Typical specifications describe useful device performance beyond warranted values. Typical specifications are not covered by warranty, do not include guardband for measurement uncertainty, and may not be verified on all units shipped from the factory. Unless otherwise noted, typical specifications describe the expected performance of units, with a 90% confidence level based on measurements taken during development or production, over the ambient temperature range 0 °C to 45 °C.

Characteristics (or supplemental information) describe basic functions and attributes of the device established by design.

Data in this document are *Warranted* unless otherwise noted.

#### Safety Guidelines



**Note** Do not operate the PXIe-5172 in a manner not specified in this document. Product misuse can result in a hazard. You can compromise the safety protection built into the product if the product is damaged in any way. If the product is damaged, return it to NI for repair.



**Caution** This icon denotes a caution advising you take precautions to avoid injury.



**Hazardous Voltage** This icon denotes a warning advising you to take precautions to avoid electrical shock



**Hot Surface** This icon denotes that the component may be hot. Touching this component may result in bodily injury. If the PXIe-5172 has been in use, it may exceed safe handling temperatures and cause burns. Allow the PXIe-5172 to cool before removing it from the chassis. Refer to the Environment section for operating temperatures of this device.



**Caution** Clean the hardware with a soft, nonmetallic brush. Make sure that the hardware is completely dry and free from contaminants before returning it to service.

#### Vertical

## **Analog Input**

Number of channels	
PXIe-5172 (4 CH)	Four (simultaneously sampled)
PXIe-5172 (8 CH)	Eight (simultaneously sampled)
Input type	Referenced single-ended
Connectors	SMB, ground referenced

# Impedance and Coupling

Input impedance	$50 \Omega \pm 1.5\%$ , typical
	$1~\mathrm{M}\Omega$ ±0.5%
Input capacitance (1 $M\Omega$ )	$16 \text{ pF} \pm 1.2 \text{ pF}$ , typical
Input coupling	AC, DC

Figure 1. 50  $\Omega$  Voltage Standing Wave Ratio (VSWR), Characteristic





Figure 2.  $50 \Omega$  Input Return Loss, Characteristic



# Voltage Levels

**Table 1.** 50  $\Omega$  FS Input Range and Vertical Offset Range

Input Range (V <sub>pk-pk</sub> )	Vertical Offset Range (V)
0.2 V	±0.5
0.7 V	±0.5
1.4 V	±0.5
5 V	±2.5
10 V <sup>1</sup>	0

Table 2. 1  $M\Omega$  FS Input Range and Vertical Offset Range

· · ·	
Input Range (V <sub>pk-pk</sub> )	Vertical Offset Range (V)
0.2 V	±0.5
0.7 V	±0.5
1.4 V	±0.5
5 V	±4.5
10 V	±4.5
40 V	±20
80 V	0

Maximum input overload, characteristic <sup>2</sup>	
50 Ω	$7 V_{rms}$ with  Peaks  $\leq 10 V$
1 ΜΩ	Peaks  ≤42 V

 $<sup>^{1}~</sup>$  Derated to 5  $V_{pk\text{-}pk}$  for periodic waveforms with frequencies below 100 kHz.  $^{2}~$  Signals exceeding the maximum input overload may cause damage to the device.

### Accuracy

14 bits
$ \begin{split} &\pm [(0.45\% \times   \textit{Reading-Vertical Offset} ) \\ &+ (0.4\% \times   \textit{Vertical Offset} ) \\ &+ (0.05\% \text{ of } \textit{FS}) + 0.4 \text{ mV}] \end{split} $
$ \begin{split} &\pm [(0.45\% \times  \textit{Reading-Vertical Offset} ) \\ &+ (0.5\% \times  \textit{Vertical Offset} ) \\ &+ (0.05\% \text{ of } \textit{FS}) + 0.4 \text{ mV}] \end{split} $
$ \begin{split} &\pm [(0.45\% \times   \textit{Reading-Vertical Offset} ) \\ &+ (0.4\% \times   \textit{Vertical Offset} ) \\ &+ (0.05\% \text{ of } \textit{FS}) + 0.4 \text{ mV}] \end{split} $
$ \begin{split} &\pm [(0.010\% \times   \textit{Reading - Vertical} \\ &\textit{Offset} ) + (0.003\% \times   \textit{Vertical Offset} ) \\ &+ (0.006\% \text{ of FS})] \text{ per } ^{\circ}\text{C} \end{split} $
±0.25 dB at 50 kHz
±0.15 dB at 50 kHz



**Note** This device may experience increased peak to peak noise when connected cables are routed in an environment with radiated or conducted electromagnetic interference. To limit the effects of this interference and to ensure that this device functions within specifications, take precautions when designing, selecting, and installing measurement probes and cables.

**Table 3.** Crosstalk 50  $\Omega$ , Characteristic<sup>5</sup>

Frequency	Level
1 MHz	-75 dB
50 MHz	-75 dB
100 MHz	-70 dB

<sup>&</sup>lt;sup>3</sup> Within ± 5 °C of self-calibration temperature. Accuracy is warranted only when using DC input

<sup>&</sup>lt;sup>4</sup> Used to calculate errors when on board temperature changes more than  $\pm 5$  °C from the selfcalibration temperature.

<sup>&</sup>lt;sup>5</sup> Measured on one channel with test signal applied to another channel, with the same range setting on both channels.

Table 4. Crosstalk 1 MΩ, Characteristic<sup>5</sup>

Frequency	Level (0.2 V <sub>pk-pk</sub> Range to 10 V <sub>pk-pk</sub> Range)	Level (40 V <sub>pk-pk</sub> Range)
1 MHz	-75 dB	-65 dB
50 MHz	-75 dB	-65 dB
100 MHz	-70 dB	-65 dB

# Bandwidth and Transient Response

Table 5. Bandwidth (-3 dB)<sup>6</sup>

Input Impedance	Input Range (V <sub>pk-pk</sub>	Bandwidth
50 Ω	0.2 V	99 MHz
	All other input ranges	100 MHz
$1~\mathrm{M}\Omega^7$	All input ranges	98 MHz

Bandwidth-limiting filters <sup>6,8</sup>	20 MHz noise filter, characteristic
AC-coupling cutoff (-3 dB) <sup>9</sup> 16.50 Hz, characteristic	
Rise/fall time <sup>10</sup>	
50 Ω	5.15 ns, characteristic
1 ΜΩ	5.25 ns, characteristic

<sup>&</sup>lt;sup>6</sup> Normalized to 50 kHz.


<sup>&</sup>lt;sup>7</sup> Verified using a 50  $\Omega$  source and 50  $\Omega$  feedthrough terminator.

<sup>&</sup>lt;sup>8</sup> Only available using NI-SCOPE.

<sup>&</sup>lt;sup>9</sup> Verified using a 50  $\Omega$  source.

<sup>&</sup>lt;sup>10</sup> 50% FS input pulse.

Figure 3. 50  $\Omega$  Full Bandwidth Frequency Response, 1.4  $V_{pk\text{-}pk}$ , Characteristic



# Spectral Characteristics<sup>11</sup>

Table 6. Spurious-Free Dynamic Range (SFDR), Characteristic 12

Input Range (V <sub>pk-pk</sub> )	Input Frequency	Full Bandwidth
0.2 V	≤30 MHz	-70 dBc
0.7 V		-78 dBc
1.4 V		-71 dBc
5 V		-80 dBc

 $<sup>^{11}~</sup>$  For 1 MO, verified using a 50  $\Omega$  source and 50  $\Omega$  feedthrough terminator.

<sup>&</sup>lt;sup>12</sup> -1 dBFS input signal corrected to FS. 358 Hz resolution bandwidth.

**Table 7.** Total Harmonic Distortion (THD)<sup>13</sup>


Input Range (V <sub>pk-pk</sub> )	Input Frequency	Full Bandwidth
0.2 V	≤30 MHz	-74 dBc
0.7 V		-77 dBc
1.4 V		-70 dBc
5 V		-77 dBc

Table 8. Effective Number of Bits (ENOB), Characteristic 12

Input Range (V <sub>pk-pk</sub> )	Input Frequency	20 MHz Filter Enabled	Full Bandwidth
0.2 V	≤10 MHz	9.8	9.5
	>10 MHz to ≤30 MHz	_	9.5
0.7 V	≤10 MHz	11.4	10.8
0.7 <b>v</b>	>10 MHz to ≤30 MHz	_	10.8
1.4 V	≤10 MHz	11.9	10.8
1.4 V	>10 MHz to ≤30 MHz	_	10.8
5 V	≤10 MHz	11.8	11.0
	>10 MHz to ≤30 MHz	_	11.0

<sup>13 -1</sup> dBFS input signal corrected to FS. Includes the 2<sup>nd</sup> through the 5<sup>th</sup> harmonics.

Figure 4. 50  $\Omega$  Single-Tone Spectrum, 1.4  $V_{pk\text{-}pk}$  Input Range, Full Bandwidth, 9.9 MHz Input Tone at -1 dBFS, Characteristic



# Noise<sup>14</sup>

Table 9. RMS Noise

Input Impedance	Input Range (V <sub>pk-pk</sub> )	RMS Noise (% of Full Scale)
50 Ω	0.2 V	0.045
30.22	All other input ranges	0.018
1 ΜΩ	0.2 V	0.045
1 1/152	All other input ranges	0.018

 $<sup>^{14}</sup>$   $\,$  Verified using a 50  $\Omega$  terminator connected to input.

Figure 5. 50  $\Omega$  Average Noise Density, 1.4  $V_{pk-pk}$  Range, Characteristic





Figure 6. 50  $\Omega$  Average Noise Density, 0.2  $V_{pk-pk}$  Range, Characteristic



Skew

Channel-to-channel skew<sup>15</sup> <120 ps, characteristic

<sup>&</sup>lt;sup>15</sup> For input frequencies less than 90 MHz.

#### Horizontal

#### **ADC Clock**

Sources	
Internal	Onboard clock
External	CLK IN (from front panel AUX 0 connector) PXIe_DStarA (from backplane)
Duty cycle	45% to 55%
Frequency	
Internal	250 MHz
External	150 MHz to 250 MHz
DC accuracy sampling drift, ±(% of   Reading ) per MHz from 250 MHz <sup>16</sup>	±0.0127, characteristic

#### Reference Clock

Sources	None (internal VCXO)
	CLK IN (from AUX 0)
	PXI_Clk10 (from backplane)
Duty cycle tolerance	45% to 55%
Frequency <sup>17</sup>	10 MHz

### **Onboard Clock**

ADC clock frequency	250 MHz
Real-time sample rate range <sup>18</sup>	3.815 kS/s to 250 MS/s
Sample clock jitter <sup>19</sup>	700 fs <sub>rms</sub> , characteristic
ADC clock accuracy	
Phase-locked to onboard clock	±25 ppm
Phase-locked to external clock	Equal to the external clock accuracy

Used to calculate additional DC accuracy error when using an external Sample clock that is less than 250 MHz. To calculate the additional error, take the difference of the external Sample clock rate from 250 MHz, divide by 1,000,000, and multiply by the DC accuracy sampling drift.

<sup>&</sup>lt;sup>17</sup> The PLL Reference Clock must be accurate to  $\pm 25$  ppm.

Divide by n decimation from 250 MS/s. For more information about the Sample clock and decimation, refer to the NI Reconfigurable Oscilloscopes Help at ni.com/manuals.

<sup>19</sup> Integrated from 100 Hz to 10 MHz. Includes the effects of the converter aperture uncertainty and the clock circuitry jitter.

## **CLK IN**

Source	AUX 0
Impedance	50 Ω, characteristic
Coupling	AC
Input voltage range	
As a 250 MHz sine wave	1 dBm through 18 dBm
As a fast slew rate input (square wave, $V_{pk-pk}$ )	0.4 V to 5 V
Maximum input overload	
As a 250 MHz sine wave	20 dBm
As a fast slew rate input (square wave, $V_{pk-pk}$ )	6 V

## PXIe\_DStarA

Source	System timing slot
Destinations	ADC clock
	FPGA

# PXI\_Clk10

Source	PXI backplane
Destination	Reference clock

## PXI\_Clk100

Source	PXI backplane
Destination	FPGA

## **CLK OUT**

Destination	AUX 0
Source	Reference clock PXI_CLK10
Output impedance	50 Ω, characteristic
Logic type	3.3 V LVCMOS
Maximum current drive	±8 mA, characteristic

# Trigger<sup>20</sup>

Dead time	Sample clock period*10, characteristic
Holdoff	From dead time to $[(2^{64} - 1) \times Sample \ clock \ period]$
Delay	From 0 to $[(2^{51} - 1) \times Sample \ clock \ period]$
Analog Trigger	
Trigger types	Edge Hysteresis Window
Trigger sources	
PXIe-5172 (4 CH)	CH <03>
PXIe-5172 (8 CH)	CH <07>
Time resolution	
With interpolator	Sample clock period/1024
Without interpolator	Sample clock period
Rearm time	
With interpolator	Sample clock period*124
Without interpolator	Sample clock period*84

Table 10. Trigger Accuracy, Characteristic<sup>21</sup>

Input Range (V <sub>pk-pk</sub> )	Trigger Accuracy (% of Full Scale)
0.2 V	0.75
0.7 V, 1.4 V, 5 V	0.5

Trigger jitter <sup>21</sup>	15 ps <sub>rms</sub> , characteristic
Minimum threshold duration <sup>22</sup>	Sample clock period

Refer to the LabVIEW Instrument Design Libraries for Reconfigurable Oscilloscopes Help for information on supported data triggers. Specifications apply when Data Trigger IP is used properly when using instrument design libraries to create FPGA bitfiles.

<sup>&</sup>lt;sup>21</sup> For input frequencies less than 90 MHz.

<sup>22</sup> Data must exceed each corresponding trigger threshold for at least the minimum duration to ensure analog triggering.

Digital	Trigger
Digital	myger

Trigger types	Edge Immediate
Trigger sources	AUX 0/PFI <07> PXI_Trig <06>
Time resolution	Sample clock period*2
Rearm time	Sample clock period*84
Software Trigger	
Trigger destinations	Start trigger (acquisition arm) Reference (stop) trigger Arm Reference trigger Advance trigger
Time resolution	Sample clock period*2
Rearm time	Sample clock period*84

# Programmable Function Interface (AUX 0/ PFI < 0..7>)

Connector	AUX 0
Direction	Bidirectional per channel
Direction control latency	125 ns
As an input (trigger)	
Destinations	FPGA diagram Start trigger (acquisition arm) Reference (stop) trigger Arm Reference trigger Advance trigger
Input impedance	49.9 kΩ, characteristic
$ m V_{IH}$	2 V
$ m V_{IL}$	0.8 V
Maximum input overload	0 V to 3.3 V nominal, 5 V tolerant
Minimum pulse width	10 ns

#### As an output (event)

Sources	FPGA diagram
	Ready for Start
	Start trigger (acquisition arm)
	Ready for Reference
	Reference (stop) trigger
	End of Record
	Ready for Advance
	Advance trigger
	Done (End of Acquisition)
Output impedance	50 Ω, characteristic
Logic type	3.3 V CMOS
Maximum current drive	12 mA, characteristic
Minimum pulse width	10 ns

# Power Output (+3.3 V)

Connector	AUX 0/+3.3 V front panel connector
Voltage output	$3.3 \text{ V} \pm 10\%$ , characteristic
Maximum current drive	200 mA, characteristic
Output impedance	<1 Ω, characteristic

#### Waveform

Onboard memory size <sup>23</sup>	
PXIe-5172 (4 CH)	0.75 GB
PXIe-5172 (8 CH)	1.5 GB
Minimum record length	1 sample
Number of pretrigger samples	Zero up to (record length - 1)
Number of posttrigger samples	Zero up to record length

Figure 7. Maximum Number of Records in Onboard Memory

total onboard memory

48 × number of channels

where *number of channels* is the number of channels enabled rounded up to the nearest power of two

<sup>&</sup>lt;sup>23</sup> Onboard memory is shared among all enabled channels.

#### Figure 8. Allocated Onboard Memory Per Record

Roundup (Roundup ( $\frac{\text{coerced number of samples} + \text{number of samples per sample word}}{\text{Roundup}}$ ) number of samples per memory word

 $\times$  number of samples per memory word + 3  $\times$  number of samples per memory word

× bytes per sample × number of channels

#### where

*number of samples per sample word* = 16 samples / number of channels number of samples per memory word = 48 samples / number of channels coerced number of samples is the number of pretrigger samples rounded up to the next multiple of number of samples per sample word + the number of posttrigger samples rounded up to the next multiple of number of samples per sample word number of channels is the number of channels enabled rounded up to the nearest power of two

# **Memory Sanitization**

For information about memory sanitization, refer to the letter of volatility for your device, which is available at ni.com/manuals.

#### **FPGA**

FPGA support	Xilinx Kintex-7 XC7K325T FPGA
	Xilinx Kintex-7 XC7K410T FPGA <sup>24</sup>

Table 11. FPGA Resources

Resource Type	Xilinx Kintex-7 XC7K325T	Xilinx Kintex-7 XC7K410T
Slice registers	407,600	508,400
Slice look-up tables (LUT)	203,800	254,200
DSPs	840	1,540
18 Kb block RAMs	890	1,590



**Note** Note that some of these resources are consumed by the logic necessary to operate the device and integrate with software, and are thus out of the control of users.

<sup>&</sup>lt;sup>24</sup> Only available for the 8-channel PXIe-5172.

#### Calibration

#### **External Calibration**

External calibration yields the following benefits:

- Corrects for gain and offset errors of the onboard references used in self-calibration.
- Adjusts timebase accuracy.
- Compensates the 1 MΩ ranges.

All calibration constants are stored in nonvolatile memory.

#### Self-Calibration

Self-calibration is done on software command. The calibration corrects for the following aspects:

- Gain
- Offset
- Intermodule synchronization errors

Refer to the NI High-Speed Digitizers Help for information about when to self-calibrate the device.

## Calibration Specifications

Interval for external calibration	2 years
Warm-up time <sup>25</sup>	15 minutes

## Software

#### **Driver Software**

This device was first supported in NI-SCOPE 17.1 and NI LabVIEW Instrument Design Libraries for Reconfigurable Oscilloscopes 17.1. NI LabVIEW Instrument Design Libraries for Reconfigurable Oscilloscopes is an IVI-compliant driver that allows you to configure,

Warm-up begins after the chassis and controller or PC is powered. In some RIO applications, the power consumed by the module can be significantly higher than the default image for the module. In these cases, you can improve performance by loading your image and configuring the device before warm-up time begins. Self-calibration is recommended following the specified warm-up time.

control, and calibrate the device. NI-SCOPE provides application programming interfaces for many development environments.

#### **Related Information**

For more information about available software options, refer to the PXIe-5172 Getting Started Guide.

## **Application Software**

NI-SCOPE provides programming interfaces, documentation, and examples for the following application development environments:

- LabVIEW
- LabWindows<sup>TM</sup>/CVI<sup>TM</sup>
- Measurement Studio
- Microsoft Visual C/C++
- .NET (C# and VB.NET)

### Interactive Soft Front Panel and Configuration

The NI-SCOPE Soft Front Panel (SFP) allows interactive control of the PXIe-5172.

Interactive control of the PXIe-5172 was first available in NI-SCOPE SFP version 17.1. The NI-SCOPE SFP is included on the NI-SCOPE media.

NI Measurement Automation Explorer (MAX) also provides interactive configuration and test tools for the PXIe-5172. MAX is included on the NI-SCOPE and the NI LabVIEW Instrument Design Libraries for Reconfigurable Oscilloscopes media.

## TClk Specifications

You can use the NI TClk synchronization method and the NI-TClk driver to align the Sample clocks on any number of supported devices, in one or more chassis. For more information about TClk synchronization, refer to the NI-TClk Synchronization Help, which is located within the NI High-Speed Digitizers Help. For other configurations, including multichassis systems, contact NI Technical Support at ni.com/support.

### Intermodule Synchronization Using NI-TClk for Identical Modules

Synchronization specifications are valid under the following conditions:

- All modules are installed in one PXI Express chassis.
- The NI-TClk driver is used to align the Sample clocks of each module.
- All parameters are set to identical values for each module.

- Modules are synchronized without using an external Sample clock.
- Self-calibration is completed.



Note Although you can use NI-TClk to synchronize non-identical modules, these specifications apply only to synchronizing identical modules.

Skew <sup>26</sup>	300 ps, characteristic
Skew after manual adjustment	≤10 ps, characteristic
Sample clock delay/adjustment resolution	3.5 ps, characteristic

#### Power



**Note** Power consumed depends on the FPGA image and driver software used. Specifications for instrument design libraries reflect the performance of a device using the FPGA image from the Multirecord Acquisition sample project. Maximum power consumption occurs at the highest operating temperature.

PXIe-5172 (4 CH) power consumption	
+3.3 VDC	6.5 W, typical
+12 VDC	13.75 W, typical
Total power	20.25 W, typical
PXIe-5172 (8 CH) power consumption	
+3.3 VDC	8.5 W, typical
+12 VDC	18 W, typical
Total power	26.5 W, typical
Total maximum power allowed	38.25 W

## **Physical**

Dimensions	3U, one-slot, PXI Express Gen 2 x8 Module 18.5 cm × 2.0 cm × 13.0 cm (7.3 in × 0.8 in × 5.1 in)
Weight	,
PXIe-5172 (4 CH)	449 g (15.8 oz)
PXIe-5172 (8 CH)	461 g (16.3 oz)

<sup>&</sup>lt;sup>26</sup> Caused by clock and analog path delay differences. No manual adjustment performed. Tested with a NI PXIe-1082 chassis with a maximum slot-to-slot skew of 100 ps. Valid within ±1 °C of selfcalibration.

# **Environment**

Maximum altitude	2,000 m (800 mbar) (at 25 °C ambient temperature)
Pollution Degree	2
Indoor use only.	
Operating Environment	
Ambient temperature range	0 °C to 45 °C (Tested in accordance with IEC 60068-2-1 and IEC 60068-2-2. Meets MIL-PRF-28800F Class 3 low temperature limit and MIL-PRF-28800F Class 4 high temperature limit.)
Relative humidity range	10% to 90%, noncondensing (Tested in accordance with IEC 60068-2-56.)

# Storage Environment

Ambient temperature range	-40 °C to 71 °C (Tested in accordance with IEC 60068-2-1 and IEC 60068-2-2. Meets MIL-PRF-28800F Class 3 limits.)
Relative humidity range	5% to 95%, noncondensing (Tested in accordance with IEC 60068-2-56.)

# **Shock and Vibration**

Operating shock	30 g peak, half-sine, 11 ms pulse (Tested in accordance with IEC 60068-2-27. Meets MIL-PRF-28800F Class 2 limits.)
Random vibration	
Operating	5 Hz to 500 Hz, $0.3~g_{rms}$ (Tested in accordance with IEC 60068-2-64.)
Nonoperating	5 Hz to 500 Hz, 2.4 $g_{rms}$ (Tested in accordance with IEC 60068-2-64. Test profile exceeds the requirements of MIL-PRF-28800F, Class 3.)

## Compliance and Certifications

#### Safety

This product is designed to meet the requirements of the following electrical equipment safety standards for measurement, control, and laboratory use:

- IEC 61010-1, EN 61010-1
- UL 61010-1, CSA C22.2 No. 61010-1



**Note** For UL and other safety certifications, refer to the product label or the *Online Product Certification* section.

### **Electromagnetic Compatibility**

This product meets the requirements of the following EMC standards for electrical equipment for measurement, control, and laboratory use:

- EN 61326-1 (IEC 61326-1): Class A emissions; Basic immunity
- EN 55011 (CISPR 11): Group 1, Class A emissions
- EN 55022 (CISPR 22): Class A emissions
- EN 55024 (CISPR 24): Immunity
- AS/NZS CISPR 11: Group 1, Class A emissions
- AS/NZS CISPR 22: Class A emissions
- FCC 47 CFR Part 15B: Class A emissions
- ICES-001: Class A emissions



**Note** In the United States (per FCC 47 CFR), Class A equipment is intended for use in commercial, light-industrial, and heavy-industrial locations. In Europe, Canada, Australia, and New Zealand (per CISPR 11), Class A equipment is intended for use only in heavy-industrial locations.



**Note** Group 1 equipment (per CISPR 11) is any industrial, scientific, or medical equipment that does not intentionally generate radio frequency energy for the treatment of material or inspection/analysis purposes.



**Note** For EMC declarations, certifications, and additional information, refer to the *Online Product Certification* section.

# CE Compliance ( E

This product meets the essential requirements of applicable European Directives, as follows:

- 2014/35/EU; Low-Voltage Directive (safety)
- 2014/30/EU; Electromagnetic Compatibility Directive (EMC)

#### Online Product Certification

Refer to the product Declaration of Conformity (DoC) for additional regulatory compliance information. To obtain product certifications and the DoC for this product, visit ni.com/ certification, search by model number or product line, and click the appropriate link in the Certification column

#### **Environmental Management**

NI is committed to designing and manufacturing products in an environmentally responsible manner. NI recognizes that eliminating certain hazardous substances from our products is beneficial to the environment and to NI customers

For additional environmental information, refer to the Minimize Our Environmental Impact web page at ni.com/environment. This page contains the environmental regulations and directives with which NI complies, as well as other environmental information not included in this document.

#### Waste Electrical and Electronic Equipment (WEEE)



**EU Customers** At the end of the product life cycle, all NI products must be disposed of according to local laws and regulations. For more information about how to recycle NI products in your region, visit ni.com/environment/weee.

#### 电子信息产品污染控制管理办法(中国 RoHS)

(A) 中国客户 National Instruments 符合中国电子信息产品中限制使用某些有害物 质指令(RoHS)。关于 National Instruments 中国 RoHS 合规性信息,请登录 ni.com/environment/rohs china。 (For information about China RoHS compliance, go to ni.com/environment/rohs china.)

Information is subject to change without notice. Refer to the NI Trademarks and Logo Guidelines at ni.com/trademarks for information on NI trademarks. Other product and company names mentioned herein are trademarks or trade names of their respective companies. For patents covering NI products/technology, refer to the appropriate location: Help»Patents in your software, the patents.txt file on your media, or the National Instruments Patent Notice at ni.com/patents. You can find information about end-user license agreements (EULAs) and third-party legal notices in the readme file for your NI product. Refer to the Export Compliance Information at ni.com/legal/export-compliance for the NI global trade compliance policy and how to obtain relevant HTS codes, ECCNs, and other import/export data. NI MAKES NO EXPRESS OR IMPLIED WARRANTIES AS TO THE ACCURACY OF THE INFORMATION CONTAINED HEREIN AND SHALL NOT BE LIABLE FOR ANY ERRORS. U.S. Government Customers: The data contained in this manual was developed at private expense and is subject to the applicable limited rights and restricted data rights as set forth in FAR 52.227-14, DFAR 252.227-7014, and DFAR 252.227-7015. © 2017 National Instruments. All rights reserved.

#### 仕様

# PXIe-5172

250 MS/s、14 ビット再構成可能オシロスコープ

ここに記載されている仕様は、4 チャンネル PXIe-5172 および 8 チャンネル PXIe-5172 に関するものです。

# 目次

定義および条件	2
垂直軸	4
アナログ入力	4
インピーダンスおよびカプリング	4
電圧レベル	
	6
帯域幅および過度応答	
スペクトル特性	
ノイズ	
スキュー	
水平軸	
ADC クロック	
- 基準クロック	12
ー・・・ オンボードクロック	
CLK IN	
PXIe_DStarA	13
PXI_CIk10	14
PXI_CIk100	14
CLK OUT	
トリガ	
プログラム可能な機能的インタフェース (AUX 0/PFI <07>)	
出力 (+3.3 V)	17
波形	
メモリのサニタイズ	
FPGA	
キャリブレーション	
外部キャリブレーション	18
セルフキャリブレーション	
キャリブレーション仕様	19



ソフトウェア	19
・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	19
アプリケーションソフトウェア	19
対話式ソフトフロントパネルおよび構成	20
TClk 仕様	20
NI-TCIk を使用したモジュール間の同期 (同一モジュールを使用)	20
電源	
物理特性	
環境	
動作環境	22
保管環境	22
耐衝擊/振動	22
認可および準拠	
安全性	
電磁両立性	
CE 適合	23
オンライン製品認証	24
環境管理	24

## 定義および条件

仕様は事前の通知なしに変更されることがあります。最新の PXIe-5172 の仕様については、ni.com/manuals を参照してください。特に注記のない限り、各仕様において以下の条件が適用されます。

仕様は、特に注釈のない限り、以下の条件下において有効です。

- すべての垂直レンジ
- すべての帯域幅と帯域幅制限フィルタ
- サンプルレートが 250 MS/s に設定されている
- オンボードサンプルクロックがオンボード基準クロックにロックされている
- 再構成可能オシロスコープ用 LabVIEW 計測器設計ライブラリ (計測器設計ライブラリ) を使用して FPGA ビットファイルを作成する場合は、キャリブレーション IP が適切に使用されている。キャリブレーション IP の詳細については、『NI 再構成可能オシロスコープヘルプ』を参照してください。

保証仕様値は、特に記載がない限り、周囲温度 0℃~45℃の範囲内で有効です。これには測定の不確定性に対するガードバンドも含まれます。保証仕様値は、特に記載がない限り、以下の条件下において有効です。

- PXIe-5172 モジュールが、周囲温度で 15 分間ウォームアップされている。
- キャリブレーションが定期的に実行されている。
- PXI Express シャーシのファン速度が HIGH に設定されており、フォームファンフィルタが取り外されており、空のスロットにはフィラーパネルが取り付けられ

ている。冷却の詳細については、ni.com/manuals から入手できる『強制空冷の維 持について』を参照してください。

外部キャリブレーションが、23℃±3℃で実行されている。

標準什様値は、保証されている値を超える有用なデバイス性能を表します。標準什様 値は保証の対象範囲外であり、測定の不確定性に関するガードバンドを含みません。 工場出荷時にすべてのユニットで検証されていない場合があります。標準仕様値は、 特に記載がない限り、この製品の開発時または製造時の測定値に基づいて周囲温度 0℃~45℃の範囲内で使用した場合のユニットの予想性能 (信頼水準 90%) を表しま す。

特性(補足情報)は、設計により実装されている基本的機能および属性を示します。 このドキュメントのデータは、特に記載がない限り、保証仕様値です。

#### 安全ガイドライン



メモ このドキュメントに記載されている以外の方法で PXIe-5172 を動作さ せないでください。製品の使用を誤ると危険です。もし破損した製品を使用 した場合は、製品に組み込まれている安全保護機能が保証されません。製品 が破損している場合は、修理のためにナショナルインスツルメンツに返送し てください。



注意 このアイコンは、けがを防止するための事前対策についての注意事項 を示します。



**危険電圧** このアイコンは、感電を防止するための注意事項を示します。



**熱面** このアイコンは、コンポーネントが過熱する可能性があることを示し ます。このコンポーネントに接触すると、負傷するおそれがあります。使用 中に過熱して安全に取り扱える温度を超えた PXIe-5172 に触れると、火傷する おそれがあります。PXIe-5172をシャーシから取り外す場合は、熱が十分に冷 めていることを確認してから行ってください。デバイスの動作温度について は、「環境」セクションを参照してください。



**注意** モジュールの掃除は、金属製以外の柔らかいブラシを使用して行って ください。再び使用する前に、ハードウェアが完全に乾いており、汚染物質 が付着していないことを確認してください。

## 垂直軸

# アナログ入力


チャ	- ·	カコ	1.类/
ノリ	いノ	コン	レ女ス


7 1 7 1 7 1 7 1 7 1 7 1	
PXIe-5172 (4 CH)	4(同時サンプリング)
PXIe-5172 (8 CH)	8(同時サンプリング)
入力タイプ	基準化シングルエンド
コネクタ	SMB、グランド基準

# インピーダンスおよびカプリング

入力インピーダンス	50 Ω ±1.5% (標準) 1 MΩ ±0.5%
入力キャパシタンス (1 MΩ)	16 pF ±1.2 pF (標準)
入力カプリング	AC, DC

#### 図 1.50 Ω 電圧定在波比 (VSWR) (特性)





#### 電圧レベル

表 1.50 Ω FS 入力レンジおよび垂直オフセットレンジ

入力レンジ (V <sub>pk-pk</sub> )	垂直オフセットレンジ (V)
0.2 V	±0.5
0.7 V	±0.5
1.4 V	±0.5
5 V	±2.5
10 V <sup>1</sup>	0

表 2.1 MΩ FS 入力レンジおよび垂直オフセットレンジ

入力レンジ (V <sub>pk-pk</sub> )	垂直オフセットレンジ (V)	
0.2 V	±0.5	
0.7 V	±0.5	
1.4 V	±0.5	

<sup>&</sup>lt;sup>1</sup> 周波数が 100 kHz 未満の周期波形では、5 V<sub>pk-pk</sub> に低下します。

表 2.1 MΩ FS 入力レンジおよび垂直オフセットレンジ (続き)

入力レンジ (V <sub>pk-pk</sub> )	垂直オフセットレンジ (V)
5 V	±4.5
10 V	±4.5
40 V	±20
80 V	0

最大入力過負荷 (特性) <sup>2</sup>	
50 Ω	7 V <sub>rms</sub> ( ピーク  ≤10 V)
1 ΜΩ	ピーク  ≤42 V

# 確度

分解能	14 ビット
DC 確度 <sup>3</sup>	
50 Ω	±((0.45% ×  読み取り値 - 垂直オフセット ) + (0.4% ×  垂直オフセット ) + (FS の 0.05%) + 0.4 mV)
1 MΩ, 40 V <sub>pk-pk</sub> レンジ	±((0.45% ×  読み取り値 - 垂直オフセット ) + (0.5% ×  垂直オフセット ) + (FS の 0.05%) + 0.4 mV)
1 ΜΩ、その他のすべてのレンジ	±((0.45% ×  読み取り値 - 垂直オフセット ) + (0.4% ×  垂直オフセット ) + (FS の 0.05%) + 0.4 mV)
DC ドリフト (特性) <sup>4</sup>	±((0.010% ×  読み取り値 - 垂直オフセット ) + (0.003% ×  垂直オフセット ) + (FS の 0.006%)) /℃

 $<sup>^2</sup>$  信号が最大入力過負荷を超えると、デバイスが破損する可能性があります。

<sup>3</sup> セルフキャリブレーション実行時の温度±5℃以内。確度は、DC 入力カップリングを使用した場合にのみ保証されます。

<sup>&</sup>lt;sup>4</sup> オンボード温度がセルフキャリブレーション時の温度から±5℃以上、変動した場合の誤差 計算に使用されます。

#### AC 振幅確度 3

1 ΜΩ、40 V <sub>pk-pk</sub> 、および 80 V <sub>pk-pk</sub> レンジ	±0.25dB (50 kHz 時)
50 0 および 1 MO その他のすべ	+0.15dB (50 kHz 時)

てのレンジ



メモ ケーブルが放射性または伝導性の電磁妨害がある環境を通って設置さ れている場合、このデバイスのピーク-ピークノイズが増加することがありま す。この妨害を制限し、このデバイスが仕様内で機能することを確認するに は、測定プローブとケーブルの設計、選択、および取り付けに注意する必要 があります。

表 3. クロストーク 50 Ω (特性)<sup>5</sup>

周波数	レベル
1 MHz	-75 dB
50 MHz	-75 dB
100 MHz	-70 dB

表 4. クロストーク 1 MΩ (特性)<sup>5</sup>

周波数	レベル (0.2 V <sub>pk-pk</sub> レンジ〜10 V <sub>pk-pk</sub> レンジ)	レベル (40 V <sub>pk-pk</sub> レンジ)
1 MHz	-75 dB	-65 dB
50 MHz	-75 dB	-65 dB
100 MHz	-70 dB	-65 dB

 $<sup>^{5}</sup>$  両方のチャンネルの範囲設定を同じにして、一方のチャンネルに信号を接続し、もう一方 のチャンネルで測定します。


### 帯域幅および過度応答

表 5. 帯域幅 (-3 dB)<sup>6</sup>

入力インピーダンス	入カレンジ (V <sub>pk-pk</sub> )	帯域幅
50 O	0.2 V	99 MHz
30 12	その他のすべての入力レンジ	100 MHz
1 MΩ <sup>7</sup>	すべての入力レンジ	98 MHz

帯域幅制限フィルタ <sup>6,8</sup>	20 MHz ノイズフィルタ (特性)
AC カプリングカットオフ (-3 dB) <sup>9</sup>	±16.50 (特性)
立ち上がり/立ち下がり時間 <sup>10</sup>	
50 Ω	5.15 ns (特性)
1 ΜΩ	5.25 ns (特性)

**図 3.** 50 Ω 帯域幅全域周波数応答、1.4 V<sub>pk-pk</sub> (特性)



<sup>&</sup>lt;sup>6</sup> 50 kHz に正規化されています。

 $<sup>^{7}</sup>$  50  $\Omega$  ソースおよび 50  $\Omega$  フィードスルー終端を使用して検証してあります。

<sup>&</sup>lt;sup>8</sup> NI-SCOPE でのみ使用可能です。

 $<sup>^{9}</sup>$  50  $\Omega$  ソースを使用して検証してあります。

<sup>10 50%</sup> FS 入力パルスです。

### スペクトル特性 11

表 6. スプリアスフリーダイナミックレンジ (SFDR) (特性) 12

入力レンジ (V <sub>pk-pk</sub> )	入力周波数	全帯域幅
0.2 V	≤30 MHz	-70 dBc
0.7 V		-78 dBc
1.4 V		-71 dBc
5 V		-80 dBc

#### 表 7. 全高調波歪み (THD) <sup>13</sup>

入力レンジ (V <sub>pk-pk</sub> )	入力レンジ (V <sub>pk-pk</sub> )     入力周波数	
0.2 V	≤30 MHz	-74 dBc
0.7 V		-77 dBc
1.4 V	SOU IVI⊓Z	-70 dBc
5 V		-77 dBc

#### 表 8. 有効ビット数 (ENOB) (特性)<sup>12</sup>

入力レンジ (V <sub>pk-pk</sub> )	入力周波数	20 MHz フィルタ有効時	全帯域幅
0.2 V	≤10 MHz	9.8	9.5
0.2 V	>10 MHz~≤30 MHz	_	9.5
0.7 V	≤10 MHz	11.4	10.8
0.7 V	>10 MHz~≤30 MHz	_	10.8
≤10 MHz		11.9	10.8
1.4 V	>10 MHz~≤30 MHz	_	10.8

 $<sup>^{11}~1\,\</sup>text{M}\Omega$  に関して 50  $\Omega$  ソースおよび 50  $\Omega$  フィードスルー終端を使用して検証してありま


<sup>&</sup>lt;sup>12</sup> -1 dBFS 入力信号を FS に補正してあります。 358 Hz 分解能帯域幅。

<sup>13 -1</sup> dBFS 入力信号を FS に補正してあります。第 2 高調波から第 5 高調波までを含みます。

表 8. 有効ビット数 (ENOB) (特性)<sup>12</sup> (続き)

入力レンジ (V <sub>pk-pk</sub> )	入力周波数	20 MHz フィルタ有効時	全帯域幅
5 V	≤10 MHz	11.8	11.0
	>10 MHz~≤30 MHz	_	11.0

**図 4.** 50 Ω シングルトーンスペクトル、1.4 V<sub>pk-pk</sub> 入力レンジ、全帯域幅、9.9 MHz 入力トーン (-1 dBFS 時) (特性)




# ノイズ 14


表 9. RMS ノイズ

入力インピーダンス	入力レンジ (V <sub>pk-pk</sub> )	RMS ノイズ (フルスケールの%)
50 Ω	0.2 V	0.045
50 12	その他のすべての入力レンジ	0.018
1 ΜΩ	0.2 V	0.045
1 10152	その他のすべての入力レンジ	0.018

 $<sup>^{14}</sup>$  50  $\Omega$  終端を入力に接続した状態で検証してあります。



**図 6.** 50 Ω 平均ノイズ密度、0.2 V<sub>pk-pk</sub> レンジ (特性)



## スキュー

チャンネル間スキュー 15

<120 ps (特性)

<sup>&</sup>lt;sup>15</sup> 入力周波数が 90 MHz 未満の場合です。

## 水平軸

#### ADC クロック

ソース	
内部	オンボードクロック
外部	CLK IN (フロントパネル AUX 0 コネクタから) PXIe_DStarA (バックプレーンから)
デューティサイクル	45%~55%
周波数	
内部	250 MHz
外部	150 MHz~250 MHz
DC 確度サンプリングドリフト、 250 MHz からの 1 MHz あたり± ( 読み取り値 の%) <sup>16</sup>	±0.0127 (特性)

#### 基準クロック

ソース	なし (内部 VCXO) CLK IN (AUX 0 から) PXI_CIk10 (バックプレーンから)
デューティサイクル許容範囲	45%~55%
周波数 17	10 MHz

<sup>&</sup>lt;sup>16</sup> 250 MHz 未満の外部サンプルクロックを使用する場合の追加の DC 確度誤差を計算するために使用されます。追加誤差を計算するには、250 MHz と外部サンプルクロックレートの差を 1,000,000 で除算した値に、DC 確度サンプリングドリフトを乗算します。

<sup>&</sup>lt;sup>17</sup> PLL 基準クロックには±25 ppm の確度が必要です。

# オンボードクロック

ADC クロック周波数	250 MHz
リアルタイムサンプルレート範囲 <sup>18</sup>	3.815 kS/s∼250 MS/s
サンプルクロックジッタ <sup>19</sup>	700 fs <sub>rms</sub> (特性)
ADC クロック確度	
位相をオンボードクロックにロッ クした場合	±25 ppm
位相を外部クロックにロックした 場合	外部クロック確度と同等

#### **CLK IN**

ソース	AUX 0
インピーダンス	50 Ω (特性)
カプリング	AC
入力電圧レンジ	
250 MHz 正弦波として	1 dBm∼18 dBm
高速スルーレート入力 (方形波、 V <sub>pk-pk</sub> ) として	0.4 V~5 V
最大入力過負荷	
250 MHz 正弦波として	20 dBm
高速スルーレート入力 (方形波、 V <sub>pk-pk</sub> ) として	6 V

### **PXIe DStarA**

ソース	システムタイミングスロット
出力先	ADC クロック FPGA

 $<sup>^{18}</sup>$  250 MS/s から n デシメーションで除算します。サンプルクロックおよびデシメーション の詳細については、ni.com/manuals から『NI 再構成可能オシロスコープヘルプ』を参照 してください。

<sup>19 100</sup> Hz~10 MHz を積分したものです。変換器のアパーチャ不確定性およびクロック回路 のジッタの影響が含まれます。

#### PXI\_CIk10

ソース	PXIバックプレーン
出力先	基準クロック

#### PXI\_Clk100

ソース	PXI バックプレーン
出力先	FPGA

#### **CLK OUT**

出力先	AUX 0
ソース	基準クロック: PXI_CLK10
出カインピーダンス	50 Ω (特性)
論理タイプ	3.3 V LVCMOS
最大駆動電流	±8 mA (特性)

# トリガ 20

デッドタイム	サンプルクロック周期*10 (特性)
ホールドオフ	デッドタイム〜((2 <sup>64</sup> - 1) × サンプルクロッ ク周期)
遅延	0~((2 <sup>51</sup> - 1) × サンプルクロック周期)
アナログトリガ	
トリガタイプ	エッジ ヒステリシス ウィンドウ
トリガソース	
PXIe-5172 (4 CH)	CH <03>
PXIe-5172 (8 CH)	CH <07>

型 サポートされているデータトリガについては、『LabVIEW Instrument Design Libraries for Reconfigurable Oscilloscopes Help』を参照してください。仕様は、計測器設計ライブラリを使用して FPGA ビットファイルを作成するときに、データトリガ IP が適切に使用されている場合に適用されます。

#### 時間分解能

補間あり	サンプルクロック周期/1024
補間なし	サンプルクロック周期
リアーム時間	
補間あり	サンプルクロック周期*124
補間なし	サンプルクロック周期*84

#### 表 10. トリガ確度 (特性)21

入力レンジ (V <sub>pk-pk</sub> )	トリガ確度 (フルスケールの%)
0.2 V	0.75
0.7 V、1.4 V、5 V	0.5

トリガジッタ <sup>21</sup>	15 ps <sub>rms</sub> (特性)
最小しきい値時間 <sup>22</sup>	サンプルクロック周期
デジタルトリガ	
トリガタイプ	エッジ 即時
トリガソース	AUX 0/PFI <07> PXI_Trig <06>
時間分解能	サンプルクロック周期*2
リアーム時間	サンプルクロック周期*84
ソフトウェアトリガ	
トリガ送信先	開始トリガ (集録アーム) 基準 (停止) トリガ アーム基準トリガ アドバンストリガ
時間分解能	サンプルクロック周期*2
リアーム時間	サンプルクロック周期*84

<sup>&</sup>lt;sup>21</sup> 入力周波数 90 MHz 未満の場合です。

<sup>22</sup> アナログトリガが発生するためには、データが、対応する各トリガしきい値を少なくとも 最小時間超える必要があります。

# プログラム可能な機能的インタフェース (AUX 0/PFI <0..7>)

コネクタ	AUX 0
方向	双方向/チャンネル
方向制御レイテンシ	125 ns
入力の場合 (トリガ)	
出力先	FPGA ダイアグラム 開始トリガ (集録アーム) 基準 (停止) トリガ アーム基準トリガ アドバンストリガ
入力インピーダンス	49.9 kΩ (特性)
V <sub>IH</sub>	2 V
$V_{IL}$	0.8 V
最大入力過負荷	0 ∨~3.3 ∨ (公称)、5 ∨ 許容
最小パルス幅	10 ns
出力の場合 (イベント)	
ソース	FPGA ダイアグラム 開始準備完了 開始トリガ (集録アーム) 基準準備完了 基準 (停止) トリガ レコード完了 アドバンス準備完了 アドバンストリガ 終了 (集録完了)
出カインピーダンス	50 Ω (特性)
論理タイプ	3.3 V CMOS
最大駆動電流	±12 mA (特性)
最小パルス幅	10 ns

# 出力 (+3.3 V)

コネクタ	AUX 0/+3.3 ∨ フロントパネルコネクタ
電圧出力	3.3 V ± 10% (特性)
最大駆動電流	±200 mA (特性)
出力インピーダンス	<1 Ω (特性)

# 波形

オンボードメモリサイズ <sup>23</sup>	
PXIe-5172 (4 CH)	0.75
PXIe-5172 (8 CH)	1.5 GB
最短レコード長	1 サンプル
プレトリガサンプル数	0~(レコード長 - 1)
ポストトリガサンプル数	0~レコード長

図7.オンボードメモリの最大レコード数

#### オンボードメモリ合計

48×チャンネル数

上の式の「チャンネル数」は、有効にされているチャンネル数を次の2の累乗に繰り 上げた数です。

図 8. 各レコード用に割り当てられるオンボードメモリ

繰り上げ (繰り上げ (強制変換されたサンプル数 + サンプルワードあたりサンプル数) メモリワードあたりサンプル数

× メモリワードあたりサンプル数 + 3 × メモリワードあたりサンプル数

× サンプルあたりバイト数× チャンネル数

上の式で、

サンプルワードあたりのサンプル数 = 16 サンプル/チャンネル数

メモリワードあたりのサンプル数 = 48 サンプル/チャンネル数

「強制変換されたサンプル数 = プレトリガサンプル数を次の「サンプルワードあた りサンプル数 | の倍数に繰り上げた数 + ポストトリガサンプル数を次の「サンプ ルワードあたりサンプル数」の倍数に繰り上げた数

チャンネル数は、有効にされているチャンネル数を次の2の累乗に繰り上げた数

<sup>23</sup> オンボードメモリは、すべての有効なチャンネル間で共有されます。

# メモリのサニタイズ

メモリのサニタイズについては、ni.com/manuals から入手できる使用デバイス用の 『Letter of Volatility』を参照してください。

#### **FPGA**

FPGA サポート

Xilinx Kintex-7 XC7K325T FPGA Xilinx Kintex-7 XC7K410T FPGA<sup>24</sup>

表 11. FPGA リソース

リソースタイプ	Xilinx Kintex-7 XC7K325T	Xilinx Kintex-7 XC7K410T
スライスレジスタ	407,600	508,400
スライスルックアップテーブル (LUT)	203,800	254,200
DSP	840	1,540
18 Kb ブロック RAM	890	1,590



**メモ** これらのリソースの一部は、デバイスを動作させ、ソフトウェアと統合するために必要なロジックによって使用されるため、ユーザからは制御できないことに注意してください。

# キャリブレーション

### 外部キャリブレーション

外部キャリブレーションには、次の利点があります。

- セルフキャリブレーション実行時に使用されるオンボード基準のゲインおよびオフセット誤差を補正します。
- タイムベース確度を検証します。
- 1 MΩ レンジを補正します。

すべてのキャリブレーション定数は、不揮発性メモリに保管されます。

<sup>&</sup>lt;sup>24</sup> 8 チャンネル PXIe-5172 でのみ使用可能です。

#### セルフキャリブレーション

セルフキャリブレーションはソフトウェアコマンドで実行可能です。 キャリブレー ションは、以下の側面を補正します。

- ゲイン
- オフセット
- モジュール間同期エラー

セルフキャリブレーションを行うタイミングについては、『NI 高速デジタイザヘルプ』 を参照してください。

## キャリブレーション仕様

外部キャリブレーション間隔	2年
ウォームアップ時間 <sup>25</sup>	15分

# ソフトウェア

## ドライバソフトウェア

このデバイスは、NI-SCOPE 17.1 および NI LabVIEW 計測器設計ライブラリ - 再構成可能 オシロスコープ用 17.1 で初めてサポートされました。NI LabVIEW 計測器設計ライブ ラリ - 再構成可能オシロスコープ用は IVI 準拠ドライバであり、デバイスを構成、制 御、および校正することができます。NI-SCOPEは、さまざまな開発環境のアプリケー ションインタフェースを提供します。

#### 関連リンク

利用可能なソフトウェアのオプションの詳細については、『*PXIe-5172* スタートアップ ガイド』を参照してください。

# アプリケーションソフトウェア

NI-SCOPE には、以下のアプリケーション開発環境用のプログラミングインタフェー ス、ドキュメント、サンプルが含まれています。

- LabVIEW
- LabWindows<sup>TM</sup>/CVI<sup>TM</sup>
- Measurement Studio

<sup>&</sup>lt;sup>25</sup> ウォームアップは、シャーシとコントローラまたは PC に電源を入れたときに開始されま す。一部の RIO アプリケーションでは、モジュールの消費電力が、モジュールのデフォル トイメージよりも大幅に大きくなる場合があります。このような場合、ウォームアップ時 間の開始前にイメージをロードして、デバイスを構成することで、パフォーマンスを向上 させることができます。指定されたウォームアップ時間の経過後にセルフキャリブレー ションを実行することを推奨します。

- Microsoft Visual C/C++
- .NET (C#および VB.NET)

### 対話式ソフトフロントパネルおよび構成

NI-SCOPE ソフトフロントパネル (SFP) を使用することにより、PXIe-5172 を対話的に制御することができます。

PXIe-5172 の対話的制御は、NI-SCOPE SFP バージョン 17.1 から使用できるようになりました。NI-SCOPE SFP は NI-SCOPE メディアに含まれています。

また、NI Measurement Automation Explorer (MAX) でも、PXIe-5172 を対話式に構成およびテストできます。 MAX は、NI-SCOPE および再構成可能オシロスコープ用 NI LabVIEW 計測器設計ライブラリのメディアに含まれています。

# TCIk 仕様

NI の TCIk 同期方法と NI-TCIk ドライバを使用することにより、1 つまたは複数のシャーシ内の任意数の対応デバイスのサンプルクロックを同期させることができます。 TCIk 同期の詳細については、『NI 高速デジタイザヘルプ』の中にある『NI-TCIk 同期ヘルプ』を参照してください。マルチシャーシシステムなど、その他の構成については、ナショナルインスツルメンツの技術サポート (ni.com/support) までお問い合わせください。

# NI-TCIk を使用したモジュール間の同期 (同一モジュールを使用)

同期什様値は、以下の条件下において有効です。

- すべてのモジュールが 1 台の PXI Express シャーシに装着されている。
- 各モジュールのサンプルクロックが NI-TCIk ドライバを使用して同期されている。
- 各モジュールで、すべてのパラメータが同じ値に設定されている。
- モジュールが外部のサンプルクロックを使用しないで同期されている。
- セルフキャリブレーションが完了している。



メモ NI-TCIk を使用して異なるモジュールを同期することができますが、次の仕様値は同一のモジュールを使用した場合にのみ適用されます。

スキュー <sup>26</sup>	300 ps (特性)
手動で調整後のスキュー	≤10 ps (特性)
サンプルクロック遅延/調整分解能	3.5 ps (特性)

<sup>&</sup>lt;sup>26</sup> クロックおよびアナログパスでの遅延の違いにより発生します。手動による調整は行っていません。試験には、最大スロット間スキュー 100 ps の NI PXIe-1082 シャーシを使用しています。セルフキャリブレーション実行時の±1℃以内で有効です。

# 電源



メモ 消費電力は、使用する FPGA イメージおよびドライバソフトウェアに より異なります。計測器設計ライブラリの仕様は、「Multirecord Acquisition」 サンプルプロジェクトの FPGA イメージを使用したときのデバイスの性能を 表しています。消費電力は、動作温度が最高時に最大になります。

PXIe-5172 (4 CH) 消費電力	
+3.3 VDC	6.5 W (標準)
+12 VDC	13.75 W (標準)
合計電力	20.25 W (標準)
PXIe-5172 (8 CH) 消費電力	
+3.3 VDC	8.5 W (標準)
+12 VDC	18 W (標準)
合計電力	26.5 W (標準)
許可される最大合計電力	38.25 W

# 物理特性

外形寸法	3U、1 スロット、PXI Express Gen 2 x8 モジュール 18.5 cm × 2.0 cm × 13.0 cm (7.3 in × 0.8 in × 5.1 in)
重量	
PXIe-5172 (4 CH)	449 g (15.8 oz)
PXIe-5172 (8 CH)	461 g (16.3 oz)

# 環境

最大使用高度	2,000 m (800 mbar) (周囲温度 25℃時)
汚染度	2

室内使用のみ。

# 動作環境

周囲温度範囲	0°C~45°C (IEC 60068-2-1 および IEC 60068-2-2 に基づいて試験済み。 MIL-PRF-28800F Class 3 最低温度制限および MIL-PRF-28800F クラス 4 最高温度制限に適 合。)
相対湿度範囲	10%~90%、結露なきこと (IEC 60068-2-56 に基づいて試験済み。)
保管環境	
周囲温度範囲	-40℃~71℃ (IEC 60068-2-1 および IEC 60068-2-2 に基づいて試験済み。 MIL-PRF-28800F Class 3 制限値の範囲内。)
相対湿度範囲	5%~95%、結露なきこと (IEC 60068-2-56 に 基づいて試験済み。)

# 耐衝擊/振動

動作時衝撃	最大 30 g (半正弦波)、11 ms パルス (IEC 60068-2-27 に基づいて試験済み。 MIL-PRF-28800F Class 2 制限に適合。)
ランダム振動	
動作時	5 Hz~500 Hz、0.3 g <sub>rms</sub> (IEC 60068-2-64 に基 づいて試験済み。)
非動作時	5 Hz〜500 Hz、2.4 g <sub>rms</sub> (IEC 60068-2-64 に基 づいて試験済み。テストプロファイルは、 MIL-PRF-28800F、Class 3 の要件を上回る。)

# 認可および準拠

#### 安全性

この製品は、計測、制御、実験に使用される電気装置に関する以下の安全規格要件を 満たすように設計されています。

- IEC 61010-1、EN 61010-1
- UL 61010-1 CSA C22.2 No. 61010-1



**メモ** UL およびその他の安全保証については、製品ラベルまたは「オンライ ン製品認証」セクションを参照してください。

#### 雷磁面立性

この製品は、計測、制御、実験に使用される電気装置に関する以下の EMC 規格の必要 条件を満たします。

- EN 61326-1 (IEC-61326-1): Class A エミッション、基本イミュニティ
- EN 55011 (CISPR 11): Group 1、Class A エミッション
- EN 55022 (CISPR 22): Class A エミッション
- EN 55024 (CISPR 24): イミュニティ
- AS/NZS CISPR 11: Group 1、Class A エミッション
- AS/NZS CISPR 22: Class A エミッション
- FCC 47 CFR Part 15B: Class A エミッション
- ICES-001: Class A エミッション



メモ 米国では (FCC 47 CFR に従って)、Class A 機器は商業、軽工業、およ び重工業の設備内での使用を目的としています。欧州、カナダ、オーストラ リア、およびニュージーランドでは(CISPR 11 に従って)、Class A 機器は重 工業の設備内のみでの使用を目的としています。



**メモ** Group 1 機器とは (CISPR 11 に従って) 材料の処理または検査/分析の 目的で無線周波数エネルギーを意図的に生成しない工業用、科学、または医 療向け機器のことです。



メモ EMC 宣言および認証については、「オンライン製品認証 | セクションを 参照してください。

# CE 適合( **É**

この製品は、該当する EC 理事会指令による基本的要件に適合しています。

- 2014/35/EU、低電圧指令(安全性)
- 2014/30/EU、電磁両立性指令(EMC)

#### オンライン製品認証

この製品のその他の適合規格については、この製品の適合宣言(DoC)をご覧ください。この製品の製品認証および適合宣言を入手するには、ni.com/certification にアクセスして型番または製品ラインで検索し、保証の欄の該当するリンクをクリックしてください。

#### 環境管理

ナショナルインスツルメンツは、環境に優しい製品の設計および製造に努めています。 NI は、製品から特定の有害物質を除外することが、環境および NI のお客様にとって有益であると考えています。

環境に関する詳細は、ni.com/environment からアクセス可能な「環境への取り組み」ページを参照してください。このページには、ナショナルインスツルメンツが準拠する環境規制および指令、およびこのドキュメントに含まれていないその他の環境に関する情報が記載されています。

#### 廃電気電子機器(WEEE)

欧州のお客様へ 製品寿命を過ぎたすべての NI 製品は、お住まいの地域の規定および条例に従って廃棄処分してください。お住まいの地域における NI 製品のリサイクル方法の詳細については、ni.com/environment/weee(英語)を参照してください。

#### 电子信息产品污染控制管理办法(中国 RoHS)

**中国客户** National Instruments 符合中国电子信息产品中限制使用某些有害物质指令(RoHS)。关于 National Instruments 中国 RoHS 合规性信息,请登录 ni.com/environment/rohs\_china。(For information about China RoHS compliance, go to ni.com/environment/rohs\_china.)

情報は事前の通知なしに変更されることがあります。NI の商標の詳細については、ni.com/trademarks のNI Trademarks and Logo Guidelines (英語)を参照してください。本書中に記載されたその他の製品名及び企業名は、それぞれの企業の商標又は商号です。NI の製品及び技術を保護する特許については、ソフトウェアで参照できる特許情報(ヘルプ・特許)、メディアに含まれている patents.txt ファイル、又は ni.com/patents からアクセスできる National Instruments Patent Notice のうち、該当するリソースから参照してください。エンドユーザ使用許諾契約(EULA)及び他社製品の法的注意事頂はご使用の NI 製品の Readme ファイルにあります。NI の輸出関連法規遵守に対する方針について、また必要な HTS コード、ECCN(Export Control Classification Number)、その他の輸出入に関する情報の取得方法については、「輸出関連法規の遵守に関する情報)にni.com/legal/ja/export-compliance)を参照してください。NI は、本書に記載の情報の正確性について、一切の明示又は黙示の保証を行わず、技術的な誤りについて一切の責任を負いません。米国政府のお客様へ:本書に含まれているデータは、民間企業の費用により作成されており、民間機関用の連邦調達規則 52.227-14と軍事機関用の国防省連邦調達規則補足 252.227-7014 および252.227-7015 に基づく限定権利及び制約付データ権利の条項の適用を受けます。

© 2017 National Instruments.All rights reserved.