NI PXI/PCI-6551/6552 Specifications

50/100 MHz Digital Waveform Generator/Analyzer

このドキュメントには、日本語ページも含まれています。

This document provides the specifications for the NI PXI/PCI-6551 (NI 6551) and the NI PXI/PCI-6552 (NI 6552).

Typical values are representative of an average unit operating at room temperature. Specifications are subject to change without notice. For the most recent NI 6551/6552 specifications, visit ni.com/manuals.

To access the NI 6551/6552 documentation, including the *NI Digital Waveform Generator/Analyzer Getting Started Guide*, which contains functional descriptions of the NI 6551/6552 signals, navigate to **Start» Programs»National Instruments»NI-HSDIO»Documentation**.



Hot Surface If the NI 6551/6552 has been in use, it may exceed safe handling temperatures and cause burns. Allow time to cool before removing it from the chassis.



Note All values were obtained using a 1 meter cable (SHC68-C68-D4 recommended). Performance specifications are not guaranteed when using longer cables.



Contents

Channel Specifications	3
Generation Channels (Data, DDC CLK OUT, and PFI <03>)	4
Acquisition Channels (Data, STROBE, and PFI <03>)	5
Hardware Comparison	6
Timing Specifications	7
Sample Clock	7
Generation Timing (Data, DDC CLK OUT,	
and PFI <03> Channels)	8
Acquisition Timing (Data, STROBE, and PFI <03> Channels).	10
CLK IN (SMB Jack Connector)	13
STROBE (DDC Connector)	15
PXI_STAR (PXI Backplane—PXI only)	15
CLK OUT (SMB Jack Connector)	
DDC CLK OUT (DDC Connector)	16
Reference Clock (PLL)	17
Waveform Characteristics	17
Memory and Scripting	17
Triggers (Inputs to the NI 6551/6552)	20
Events (Output from the NI 6551/6552)	22
Calibration	23
Power	23
Software Specifications	24
Environment	
Safety, Electromagnetic Compatibility, and CE Compliance	26
Physical Specifications	28

Channel Specifications

Specification	Value	Comments
Number of data channels	20	_
Direction control of data channels	Per channel, per cycle, bidirectional	_
Number of programmable function interface (PFI) channels	4	Refer to the Waveform Characteristics section for more details.
Direction control of PFI channels	Per channel	_
Number of clock terminals	3 input 2 output	Refer to the <i>Timing Specifications</i> section for more details.

Generation Channels (Data, DDC CLK OUT, and PFI <0..3>)

Specification	Value	Comments
Generation voltage range	-2.0 V to 5.5 V	Into 1 MΩ
Generation signal type	Single-ended	
Number of programmable voltage levels	1 voltage low level 1 voltage high level Note: While you can only set one voltage low level and one voltage high level for all generation channels, you can set a different voltage low level and voltage high level for all acquisition channels. You can also set the channels to the high-impedance state (tristate).	For all data, CLK OUT (Sample clock only), and PFI channels
Generation voltage range restrictions	-0.5 V to 5.5 V (up to 50 MHz clock rate) -2.0 V to 3.7 V (up to 50 MHz clock rate) -0.5 V to 3.7 V (50 MHz to 100 MHz clock rate; NI 6552 only)	Into 1 MΩ
Generation voltage swing	400 mV to 6 V (up to 50 MHz clock rate) 400 mV to 4.2 V (50 MHz to 100 MHz clock rate; NI 6552 only)	Into 1 MΩ
Generation voltage level resolution	10 mV	Into 1 MΩ
DC generation voltage level accuracy	±20 mV	Into 1 MΩ; does not include system crosstalk
Output impedance	50 Ω nominal	At 25 °C
Output impedance temperature coefficient	0.2 Ω/°C	Typical
Maximum DC drive strength	±50 mA maximum per channel ±600 mA maximum for all data, clock, and PFI channels	_

Specification	Value		Comments
Data channel driver enable/disable control	Per channel per cycle		_
Channel power-on state	Module Assemblies Labeled A and B Module Assemblies Labeled C and Later		_
	Drivers disabled, $10 \text{ k}\Omega$ input impedance	Drivers disabled, $50 \text{ k}\Omega$ input impedance	
Output protection	The device can indefinitely sustain a short to any voltage in the generation voltage range.		_

Acquisition Channels (Data, STROBE, and PFI <0..3>)

Specification	Value	Comments
Number of voltage comparators per channel	2	_
Acquisition voltage range	-2.0 V to 5.5 V	_
Number of programmable acquisition thresholds	1 voltage low threshold 1 voltage high threshold Note: While you can set only one voltage low level and one voltage high level for all acquisition channels, you can set a different voltage low level and voltage high level for all generation channels. You can also set the channels to the high-impedance state (tristate).	For all data, STROBE, and PFI channels
Minimum detectable voltage swing	50 mV	$10 \text{ k}\Omega$ input impedance, measured with 50% duty cycle input signal
Acquisition voltage threshold resolution	10 mV	10 kΩ input impedance

Specification	Value		Comments
DC acquisition voltage threshold accuracy	±30 mV		10 kΩ input impedance, does not include system crosstalk
Input impedance	Module Assemblies Labeled A and B	Module Assemblies Labeled C and Later	Software- selectable per channel when powered on and within valid voltage range.
	50Ω nominal or $10 k\Omega$ (default)	50Ω nominal or $50 k\Omega$ (default)	
Input protection	-2.3 V to 6.8 V		Diode clamps in the design may provide additional protection outside this range.

Hardware Comparison

Specification	Value	Comments
Error FIFO depth	4,094	For information about fetching error data, refer to the NI Digital Waveform Generator/ Analyzer Help.
Number of repeated errors	255	_
Speed (maximum)	NI 6551: 50 MHz NI 6552: 100 MHz	_

Timing Specifications

Sample Clock

Specification	Value	Comments
Sample clock sources	On Board Clock (internal voltage-controlled crystal oscillator (VCXO) with divider) CLK IN (SMB jack connector) PXI_STAR (PXI backplane—PXI only) STROBE (DDC connector; acquisition only)	_
On Board Clock frequency range	NI 6551: 48 Hz to 50 MHz Configurable to 200 MHz/ N , where $4 \le N \le 4,194,304$ NI 6552: 48 Hz to 100 MHz Configurable to 200 MHz/ N , where $2 \le N \le 4,194,304$	_
CLK IN frequency range	NI 6551: 20 kHz to 50 MHz NI 6552: 20 kHz to 100 MHz	Refer to the CLK IN (SMB Jack Connector) section for restrictions based on waveform type.
PXI_STAR frequency range (PXI only)	NI 6551: 48 Hz to 50 MHz NI 6552: 48 Hz to 100 MHz	Refer to the PXI_STAR (PXI Backplane—PXI only) section.
STROBE frequency range	NI 6551: 48 Hz to 50 MHz NI 6552: 48 Hz to 100 MHz	Refer to the STROBE (DDC Connector) section.
Sample clock relative delay adjustment	0.0 to 1.0 Sample clock periods	You can apply a delay or phase adjustment to the
Sample clock relative delay adjustment resolution	10 ps	On Board Clock to align multiple devices.

Specification	Value		Comments
Exported Sample clock destinations	 DDC CLK OUT (DDC connector) CLK OUT (SMB jack connector) 		Sample clocks with sources other than STROBE can be exported.
Exported Sample clock delay range (δ_C)	0.0 to 1.0 Sample clock periods		For clock frequencies ≥25 MHz
	1/256 of Sample clock period		For clock frequencies ≥25 MHz
Exported	Period Jitter	Cycle-to-Cycle Jitter	Typical; using
Sample clock jitter	20 ps _{rms}	35 ps _{rms}	On Board Clock

Generation Timing (Data, DDC CLK OUT, and PFI <0..3> Channels)

Specification	Value		Comments
Data	Typical	Maximum	Across all
channel-to- channel skew	±300 ps	±900 ps	channels
Maximum data	NI 6551 : 25 MHz		_
channel toggle rate	NI 6552 : 50 MHz		
Data formats	Non-return to zero (NRZ)		_
Data position modes	Sample Clock Rising Edge, Sample Clock Falling Edge, or Delay from Sample Clock Rising Edge		Per channel
Generation data delay range (δ_G)	0.0 to 1.0 Sample clock periods		Supported for clock frequencies ≥25 MHz
$\begin{array}{c} \text{Generation} \\ \text{data delay} \\ \text{resolution } (\delta_G) \end{array}$	1/256 of Sample clock period		Supported for clock frequencies ≥25 MHz




Figure 1. Eye Diagram¹

Specification	Value		Comments
Rise time	Into 50 Ω	Into 1 MΩ	20% to 80%,
(0 V to 3.3 V swing)	2.25 ns	2.75 ns into 475 pF test system capacitance	typical
Fall time (0 V to 3.3 V swing)	2.25 ns	2.75 ns into 475 pF test system capacitance	20% to 80%, typical
Exported Sample clock offset (t _{CO})	0 ns or 2.5 ns (default)		Software- selectable
Time delay from Sample clock (internal) to DDC connector (t _{SCDDC})	32.5 ns		Typical

 $^{^1\,}$ This eye diagram was captured on DIO 0 (100 MHz clock rate) at 3.3 V at room temperature into 50 Ω termination.




Figure 2. Generation Timing Diagram

Acquisition Timing (Data, STROBE, and PFI <0..3> Channels)

Specification	Value		Comments
Data	Typical	Maximum	Across all
channel-to- channel skew	±400 ps	±900 ps	channels
Minimum detectable pulse width	4 ns		Required at both acquisition voltage thresholds

Specification	Value	Comments
Set-up time to STROBE (t _{SUS})	2.3 ns	Maximum; includes maximum data channel-to- channel skew
Hold time to STROBE (t _{HS})	1.9 ns	Maximum; includes maximum data channel-to- channel skew
Time delay from DDC connector to internal Sample clock (t _{DDCSC})	27.5 ns	Typical
Set-up time to Sample clock (t _{SUSC})	0.4 ns	Does not include data channel-to-channel skew, t _{DDCSC} , or t _{SCDDC}
Hold time to Sample clock (t _{HSC})	0 ns	Does not include data channel-to-channel skew, t _{DDCSC} , or t _{SCDDC}
Data position modes	Sample Clock Rising Edge, Sample Clock Falling Edge, or Delay from Sample Clock Rising Edge	Per channel
Acquisition data delay range (δ_A)	0.0 to 1.0 Sample clock periods	For clock frequencies ≥25 MHz
Acquisition data delay resolution (δ_A)	1/256 of Sample clock period	For clock frequencies ≥25 MHz




Figure 3. Acquisition Timing Diagram



Note Provided set-up and hold times account for maximum channel-to-channel skew and jitter.




Figure 4. Acquisition Timing Diagram Using STROBE as the Sample Clock

CLK IN (SMB Jack Connector)

Specification	Value	Comments
Direction	Input into device	_
Destinations	Reference clock (for the phase lock loop (PLL)) Sample clock	_
Input coupling	AC	_
Input protection	±10 VDC	_
Input impedance	$50~\Omega$ (default) or $1~k\Omega$	Software- selectable
Minimum detectable pulse width	4 ns	Required at V _{rms} mean
Clock requirements	Clock must be continuous and free-running	_

Specification		Value			
As Sample clock					
External Sample		Square V	Vaves		
clock requirements	Voltage range	0.65 V _{pp} to 5.0 V _{pp}			
	Frequency	NI 6551: 20	kHz to 50 M	Hz	
	range	NI 6552: 20	kHz to 100 N	ИHz	
	Duty cycle range	f < 50 MHz: 25% to 75% $f \ge 50 \text{ MHz: } 40\% \text{ to } 60\%$			
		Sine W	aves		
	Voltage range	0.65 V _{pp} to 5.0 V _{pp}	1.0 V _{pp} to 5.0 V _{pp}	2.0 V _{pp} to 5.0 V _{pp}	
	Frequency range	NI 6551: 5.5 MHz to 50 MHz	NI 6551: 3.5 MHz to 50 MHz	NI 6551: 1.8 MHz to 50 MHz	_
		NI 6552: 5.5 MHz to 100 MHz	NI 6552: 3.5 MHz to 100 MHz	NI 6552: 1.8 MHz to 100 MHz	_
As Reference Cloc	ek				
Reference clock frequency range	10 MHz ± 50 ppm —			_	
Reference clock voltage range	$0.65~\mathrm{V_{pp}}$ to $5.0~\mathrm{V_{pp}}$			_	
Reference clock duty cycle	25% to 75%				_

STROBE (DDC Connector)

Specification	Va	Comments	
Direction	Input into device	_	
Destinations	Sample clock (acquisition only	7)	_
STROBE	NI 6551 : 48 Hz to 50 MHz		_
frequency range	NI 6552 : 48 Hz to 100 MHz		
STROBE duty	NI 6551 : 25% to 75%		At the
cycle range	NI 6552:		programmed thresholds
	$f \le 50 \text{ MHz: } 25\% \text{ to } 75\%$ f > 50 MHz: 40% to 60%	tin esnoras	
Minimum detectable pulse width	4 ns	Required at both acquisition voltage thresholds	
Voltage thresholds	Refer to the Acquisition Timing and PFI <03> Channels) spe Specifications section.	_	
Clock requirements	Clock must be continuous and	_	
Input impedance	Module Assemblies Labeled A and B	Module Assemblies Labeled C and Later	Software- selectable
	$50~\Omega$ or $10~k\Omega$ (default)	50Ω or $50 k\Omega$ (default)	

PXI_STAR (PXI Backplane—PXI only)

Specification	Value	Comments
Direction	Input into device	_
Destinations	 Sample clock Start trigger Reference trigger (acquisition sessions only) Advance trigger (acquisition sessions only) Pause trigger (generation sessions only) Script trigger (generation sessions only) 	_

Specification	Value	Comments
PXI_STAR frequency range	NI 6551 : 48 Hz to 50 MHz NI 6552 : 48 Hz to 100 MHz	_
Clock requirements	Clock must be continuous and free-running.	_

CLK OUT (SMB Jack Connector)

Specification	Value	Comments	
Direction	Output from device	_	
Sources	Sample clock (excluding STROBE) Reference clock (PLL)	_	
Output impedance	50 Ω nominal	_	
As Sample Cloc	As Sample Clock		
Electrical characteristics	Refer to the <i>Generation Channels (Data, DDC CLK OUT, and PFI <03>)</i> specifications in the <i>Channel Specifications</i> section.	_	
As Reference Clock			
Maximum drive current	24 mA		
Logic type	3.3 V CMOS	_	

DDC CLK OUT (DDC Connector)

Specification	Value	Comments
Direction	Output from device	_
Sources	Sample clock	STROBE cannot be routed to DDC CLK OUT
Electrical characteristics	Refer to the <i>Generation Timing (Data, DDC CLK OUT, and PFI <03> Channels)</i> specifications in the <i>Channel Specifications</i> section.	_

Reference Clock (PLL)

Specification	Value	Comments
Reference clock sources	 PXI_CLK10 (PXI backplane—PXI only) RTSI 7 (RTSI bus—PCI only) CLK IN (SMB jack connector) None (On Board Clock not locked to a reference) 	Provides the reference frequency for the PLL
Lock time	400 ms	Typical
Reference clock frequencies	10 MHz ± 50 ppm	_
Reference clock duty cycle	25% to 75%	_
Reference clock destinations	CLK OUT (SMB jack connector)	_

Waveform Characteristics

Memory and Scripting

Specification	Value			Comments
Memory architecture	The NI 6551/6552 uses the Synchronization and Memory Core (SMC) technology in which waveforms and instructions share onboard memory. Parameters such as number of script instructions, maximum number of waveforms in memory, and number of samples (S) available for waveform storage are flexible and user-defined.			Refer to the NI Digital Waveform Generator/ Analyzer Help for more information.
Onboard memory size	1 Mbit/channel for generation sessions 1 Mbit/channel for acquisition sessions	8 Mbit/channel for generation sessions 8 Mbit/channel for acquisition sessions	64 Mbit/channel for generation sessions 64 Mbit/channel for acquisition sessions	Maximum limit for generation sessions assumes no scripting instructions.

Specification			Comments	
Generation modes	Single-waveform mode: Generate a single waveform once, <i>N</i> times, or continuously. Scripted mode: Generate a simple or complex sequence of waveforms. Use scripts to describe the waveforms to be generated, the order in which the waveforms are generated, how many times the waveforms are generated, and how the device responds to Script triggers.			
Generation		Samp	le Rate	Sample rate
minimum waveform size	Configuration	100 MHz (NI 6552 only)	50 MHz	dependent. Increasing sample rate
	Finite waveform	2 S	2 S	increases
	Continuous waveform	32 S	16 S	minimum waveform size requirement.
	Stepped triggered script	128 S	64 S	For information about these
	Burst triggered script	512 S	256 S	configurations, refer to the Common Scripting Use Cases topic in the NI Digital Waveform Generator/Analyzer Help.
Generation finite repeat count	1 to 16,777,216			_
Generation waveform quantum	Waveform size must be an integer multiple of 2 S.			Regardless of waveform size, NI-HSDIO allocates waveforms into block sizes of 32 S of physical memory.

Specification	Value	Comments
Acquisition minimum record size	1 S	_
Acquisition record quantum	1 record	_
Acquisition maximum number of records	2,147,483,647	
Acquisition number of pre-Reference trigger samples	0 up to full record	
Acquisition number of post- Reference trigger samples	0 up to full record	_

Triggers (Inputs to the NI 6551/6552)

Specification		Va	lues		Comments
Trigger types	Start trigger				_
	2. Pause trigger				
	3. Script trigger (g	generation	sessions o	nly)	
	4. Reference trigg	er (acquisi	tion sessio	ons only)	
	5. Advance trigger (acquisition sessions only)				
Sources	1. PFI 0 (SMB jac	k connecto	or)		_
	2. PFI <13> (DD	C connect	or)		
		3. PXI_TRIG<07> (PXI backplane—PXI only)/ RTSI <07> (RTSI bus—PCI only)			
	4. PXI_STAR (PX		• /	nly)	
	5. Pattern match (a	•		•	
	6. Software (user t	-			
	7. Disabled (do no		<i>'</i>		
Trigger	1. Start trigger (ed	ge detection	on: rising	or falling)	_
detection	2. Pause trigger (le	evel detect	ion: high o	or low)	
	3. Script trigger < level detection:			: rising or falling;	
	4. Reference trigg	er (edge de	etection: ri	sing or falling)	
	5. Advance trigger	r (edge det	ection: ris	ing or falling)	
Minimum	Generation Tri	iggers	Acqu	uisition Triggers	_
required trigger pulse width	30 ns		-	ion triggers must -up and hold time nents.	
Trigger rearm time	Start to Reference Trigger	Adv	rt to ance gger	Reference to Reference Trigger	_
	57 S, typical; 64 S maximum	138 S, ty 143 S, m	-	132 S, typical; 153 S, maximum	

Specification	Va	llues	Comments
Destinations	1. PFI 0 (SMB jack connectors) 2. PFI <13> (DDC connector) 3. PXI_TRIG<07> (PXI backplane—PXI only)/ RTSI <07> (RTSI bus—PCI only)		Each trigger can be routed to any destination except the Pause trigger. The Pause trigger cannot be exported for acquisition sessions.
Delay from	Generation Sessions	Acquisition Sessions	_
Pause trigger to Paused state	32 Sample clock periods + 150 ns	Synchronous to the data	Use the Data Active event during generation to determine when the NI 6551/6552 enters the Pause state.
Delay from trigger to digital data output	32 Sample clock periods + 10	60 ns	_

Events (Output from the NI 6551/6552)

Specification	Value	Comments
Event type	 Marker <03> (generation sessions only) Data Active event (generation sessions only) Ready for Start event Ready for Advance event (acquisition sessions only) End of Record event (acquisition sessions only) Sample Error event (hardware comparison sessions only) Delayed Data Active event (hardware comparison sessions only) 	_
Destinations	 PFI 0 (SMB jack connectors) PFI <13> (DDC connector) PXI_TRIG<07> (PXI backplane—PXI only)/ RTSI <07> (RTSI bus—PCI only) 	Each event, except the Data Active event, can be routed to any destination. The Data Active event can only be routed to PFI channels.
Marker time resolution (placement)	Markers must be placed at an integer multiple of 2 S	_

Calibration

Specification	Value	Comments
Interval for external calibration	2 years	_
Warm-up time	15 minutes	_
Onboard calibra	ation voltage reference	
Temperature coefficient	±5 ppm/°C	_
Long-term stability	90 ppm/√kHr	Typical
On Board Clock	c characteristics (only valid when PLL reference source is	set to None)
Frequency accuracy	±100 ppm	Typical
Temperature stability	±30 ppm	Typical
Aging	±5 ppm first year	Typical

Power

	Value			
Specification	Typical	Maximum		Comments
		PXI	PCI	
+3.3 VDC	2.0 A	2.0 A	2.0 A	_
+5 VDC	1.8 A	2.3 A	2.4 A	_
+12 VDC	0.3 A	0.5 A	0.5 A	_
-12 VDC	0.2 A	0.2 A	0.2 A	_
Total power	21.6 W	26.5 W	27.0 W	_

Software Specifications

Specification	Value	Comments
Driver software	NI-HSDIO driver software. NI-HSDIO allows you to configure, control, and calibrate the NI 6551/6552. NI-HSDIO provides application interfaces for many development environments. NI-HSDIO follows IVI API guidelines.	_
Application software	NI-HSDIO provides programming interfaces for the following application development environments (ADEs): • National Instruments LabVIEW • National Instruments LabWindows™/CVI™ • Microsoft Visual C/C++	Refer to the NI-HSDIO Instrument Driver Readme for more information about supported ADE versions.
Test panel	National Instruments Measurement & Automation Explorer (MAX) provides test panels with basic acquisition and generation functionality for the NI 6551/6552. MAX is included on the NI-HSDIO driver DVD.	_

Environment



Note To ensure that the NI 6551/6552 cools effectively, follow the guidelines in the *Maintain Forced Air Cooling Note to Users* included with the device. The NI 6551/6552 is intended for indoor use only.

Specification	Value		Comments
Operating	PXI	PCI	
temperature	0 °C to +55 °C in all NI PXI chassis except the following: 0 °C to +45 °C when installed in an NI PXI-1000/B and NI PXI-101x chassis (Meets IEC-60068-2-1 and IEC-60068-2-2.)	0 °C to +45 °C	
Storage temperature	−20 °C to 70 °C		_

Specification	Value	Comments
Operating relative humidity	10% to 90% relative humidly, noncondensing (Meets IEC-60068-2-56.)	_
Storage relative humidity	5% to 95% relative humidity, noncondensing (Meets IEC-60068-2-56.)	_
Operating shock	30 g, half-sine, 11 ms pulse (Meets IEC-60068-2-27. Test profile developed in accordance with MIL-PRF-28800F.)	PXI only
Storage shock	50 g, half-size, 11 ms pulse (Meets IEC-60068-2-27. Test profile developed in accordance with MIL-PRF-28800F.)	PXI only
Operating vibration	5 Hz to 500 Hz, 0.31 g _{rms} (Meets IEC-60068-2-64.)	PXI only
Storage vibration	5 Hz to 500 Hz, 2.46 g _{rms} (Meets 60068-2-64. Test profile exceeds requirements of MIL-PRF-28800F, Class B.)	PXI only
Altitude	0 m to 2,000 m above sea level (at 25 °C ambient temperature)	_
Pollution Degree	2	_

Safety, Electromagnetic Compatibility, and CE Compliance

Specification	Value	Comments
Safety	The NI 6551/6552 meets the requirements of the following standards of safety for electrical equipment for measurement, control, and laboratory use: • IEC 61010-1, EN 61010-1 • UL 61010-1, CSA 61010-1	For UL and other safety certifications, refer to the product label or visit ni.com/certification, search by model number or product line, and click the appropriate link in the Certification column.
Electromagnetic Compatibility	The NI 6551/6552 meets the requirements of the following EMC standards for electrical equipment for measurement, control, and laboratory use:	
	EN 61326-1 (IEC 61326-1): Class A emissions, Basic immunity	
	• EN 55011 (CISPR 11): Group 1, Class A emissions	
	AS/NZS CISPR 11: Group 1, Class A emissions	
	FCC 47 CFR Part 15B: Class A emissions	
	ICES-001: Class A emissions	
	For the standards applied to assess the EMC of this product, refer to the <i>Online Product Certification</i> section of this document.	
	To meet EMC compliance the following cautions apply:	
	Caution The SHC68-C68-D4 or SHC68-C68-D2 shielded cables must be used when operating the NI 6551/6552.	
	Caution EMI filler panels (NI P/N 778700-01) must be installed in all empty slots of the NI 6551/6552.	

CE Compliance	This product meets the essential requirements of applicable European Directives, as amended for CE marking, as follows:	C€
	• 2006/95/EC; Low-Voltage Directive (safety)	
	2004/108/EC; Electromagnetic Compatibility Directive (EMC)	
Online Product Certification	Refer to the product Declaration of Conformity (DoC) for additional regulatory compliance information. To obtain product certifications and the DoC for this product, visit ni.com/certification, search by model number or product line, and click the appropriate link in the <i>Certification</i> column.	_
Environmental Management	NI is committed to designing and manufacturing products in an environmentally responsible manner. NI recognizes that eliminating certain hazardous substances from our products is beneficial to the environment and to NI customers.	_
	For additional environmental information, refer to the NI and the Environment Web page at ni.com/environment. This page contains the environmental regulations and directives with which NI complies, as well as other environmental information not included in this document	
Waste Electrical and Electronic Equipment (WEEE)	EU Customers: At the end of the product life cycle, all products <i>must</i> be sent to a WEEE recycling center. For more information about WEEE recycling centers, National Instruments WEEE initiatives and compliance with WEEE Directive 2002/96/EC on Waste Electrical and Electronic Equipment, visit ni.com/environment/weee.	R

电子信息产品污染控制管理办法 (中国 RoHS)



中国客户 National Instruments 符合中国电子信息产品中限制使用某些有害物质指令 (RoHS)。 关于 National Instruments 中国 RoHS 合规性信息,请登录 ni.com/environment/rohs_china。 (For information about China RoHS compliance, go to ni.com/environment/rohs_china.)

Physical Specifications

Specification	Va	lue	Comments
Dimensions	PXI	PCI	
	18.6 cm × 13.1 cm (7.32 in. × 5.16 in.) Single 3U CompactPCI slot; PXI compatible	12.6 cm × 35.5 cm (4.95 in. × 13.9 in.)	_
Weight	375 g (13.2 oz)		_
Front Panel Con	nnectors		
Label	Function(s)	Connector Type	_
CLK IN	External Sample clock, external PLL reference input	SMB jack connector	_
PFI 0	Events, triggers	SMB jack connector	_
CLK OUT	Exported Sample clock, exported Reference clock	SMB jack connector	_
DIGITAL DATA & CONTROL	Digital data channels, exported Sample clock, STROBE, events, triggers	68-pin VHDCI connector	_

CVI, LabVIEW, National Instruments, NI, ni.com, the National Instruments corporate logo, and the Eagle logo are trademarks of National Instruments Corporation. Refer to the *Trademark Information* at ni.com/trademarks for other National Instruments trademarks. The mark LabWindows is used under a license from Microsoft Corporation. Windows is a registered trademark of Microsoft Corporation in the United States and other countries. Other product and company names mentioned herein are trademarks or their respective companies. For patents covering National Instruments products/technology, refer to the appropriate location: **Help»Patents** in your software, the patents.txt file on your media, or the *National Instruments Patent Notice* at ni.com/patents.

NI PXI/PCI-6551/6552 仕様

50/100 MHz デジタル波形発生器 / アナライザ

このドキュメントには、NI PXI/PCI-6551 (NI 6551) および NI PXI/PCI-6552 (NI 6552) の仕様が記載されています。

「標準」値は、室温で動作する平均単位です。仕様は事前の通知なしに変更されることがあります。最新の NI 6551/6552 の仕様については、ni.com/manuals をご覧ください。

NI 6551/6552 信号の機能的な説明が記載されている『NI デジタル波形発生器 / アナライザスタートアップガイド』を含む、NI 6551/6552 のドキュメントは、**スタート→プログラム→ National Instruments →** NI-HSDIO →ドキュメントから参照できます。



熱面

N I 6551/6552 を長時間使用している場合、安全取り扱い温度を超え、火傷をする可能性があります。シャーシから取り外す前に、十分に冷却してください。



メモ

すべての値は、1 メートルケーブル (SHC68-C68-D4 を推奨) を使用して取得されたものです。指定より長いケーブルを使用した場合、性能仕様は保証されません。



チャンネル仕様	
生成チャンネル(データ、DDC CLK OUT、および PFI <03>)	4
集録チャンネル(データ、STROBE、および PFI <03>)	5
ハードウェア比較	6
タイミング仕様	
サンプルクロック	
生成タイミング(データ、DDC CLK OUT、	
および PFI <03> チャンネル)	7
集録タイミング (データ、STROBE、	,
および PFI <03> チャンネル)	10
CLK IN (SMB ジャックコネクタ)	
STROBE (DDC コネクタ)	
PXI_STAR(PXI バックプレーン —PXI のみ)	
PAI_STAR (PAI バックフレーフ ―PAI のみ)	
DDC CLK OUT (DDC コネクタ)	
基準クロック(PLL)	
波形特性	
メモリおよびスクリプト	
トリガ(NI 6551/6552 への入力)	
イベント(NI 6551/6552 から出力)	20
キャリブレーション	21
電源	21
ソフトウェア仕様	22
環境	22
安全性、電磁両立性、CE 準拠	24
物理特性	

チャンネル仕様

仕様	値	コメント
データ チャンネル数	20	_
データチャン ネルの出入力 方向制御	各チャンネル、各サイクル、双方向	_
PFI(プログラ ム可能関数イ ンタフェース) チャンネル数	4	詳細については、 「波形特性」セク ションを参照。
PFI チャンネル の出入力方向 制御	各チャンネルごと	
クロック端子 数	3 入力、 2 出力	詳細については、 「タイミング仕 様」セクション を参照。

生成チャンネル(データ、DDC CLK OUT、および PFI <0..3>)

仕様	値		コメント
生成電圧レンジ	-2.0 ~ 5.5 V		1 MΩ 負荷
生成信号タイプ	シングルエンド		_
プログラムで設 定可能な電圧レ ベルの数	1 電圧 LOW レベル 1 電圧 HIGH レベル メモ: 生成チャンネルおよび集録チャンネルにはそれぞれ 1 つの低電圧および高電圧レベルのみ設定可能ですが、生成チャンネルと集録チャンネルは異なる電圧レベルを設定することができます。チャンネルを高インピーダンス(トライステート)に設定することができます。		すべてのデータ で CLK OUT(サ ンプルクロック のみ)、および PFI チャンネル
生成電圧レンジ 制限	-0.5 ~ 5.5 V(最大 50 MHz クロックレート) -2.0 ~ 3.7 V(最大 50 MHz クロックレート) -0.5 ~ 3.7 V(50 MHz ~ 100 MHz クロックレート、 NI 6552 のみ)		1 ΜΩ 負荷
生成電圧振幅	400 mV ~ 6 V(最大 50 MHz クロックレート) 400 mV ~ 4.2 V(50 MHz ~ 100 MHz クロックレート、 NI 6552 のみ)		1 ΜΩ 負荷
生成電圧レベル 分解能	10 mV		1 MΩ 負荷
DC 生成電圧レベ ル確度	±20 mV		1 MΩ 負荷、シス テムクロス トークは除く
出力インピーダ ンス	50 Ω (公称)		25 ℃時
出力インピーダ ンス温度係数	0.2 Ω/ ℃		標準
最大 DC 出力電 流強度	±50 mA (チャンネルあたり)、 最大 ±600 mA(すべてのデータ、クロック、および PFI チャンネル)		_
データチャンネ ル駆動有効 / 無効 制御	各チャンネル / サイクル		_
チャンネル電源 投入時の状態	モジュールアセンブリ (A および B のラベル)	モジュールアセンブリ (C 以降のラベル)	_
	ドライバ無効、10 kΩ 入力 インピーダンス	ドライバ無効、50 kΩ 入力 インピーダンス	
出力保護	デバイスは、生成電圧レンジ内の電圧であれば短絡に対 して無限に耐えることができます。		_

集録チャンネル(データ、STROBE、および PFI <0..3>)

仕様	値		コメント
チャンネルあ たりの電圧比 較器数	2		_
集録電圧レンジ	−2.0 ~ 5.5 V		_
プログラム可 能な集録しき い値数	1 電圧 LOW しきい値 1 電圧 HIGH しきい値 メモ: 生成チャンネルおよび集録チャンネルにはそれぞれ 1 つの低電圧および高電圧レベルのみ設定可能ですが、生 成チャンネルと集録チャンネルには異なる電圧レベルを設 定することができます。チャンネルを高インピーダンス (トライステート) に設定することができます。		すべてのデータ、 STROBE、および PFI チャンネル
検知可能な 最小電圧振幅	50 mV		10 kΩ 入力イン ピーダンス、 50% デュー ティーサイクル 入力信号で測定
集録電圧しき い値分解能	10 mV		10 kΩ 入力イン ピーダンス
DC 集録電圧 しきい値確度	±30 mV		10 kΩ 入力イン ピーダンス、シ ステムクロス トークは除く
入力インピー ダンス	モジュールアセンブリ (A および B のラベル)	モジュールアセンブリ (C 以降のラベル)	電源投入時および有効な電圧レ
	50 Ω 公称または 10 kΩ(デフォルト)	50 Ω 公称または 50 kΩ(デフォルト)	ンジ内であれば チャンネルごと にソフトウェア で選択可能。
入力保護	−2.3 ~ 6.8 V		設計のダイオー ドクランプは、 この範囲外で追 加保護を提供で きる場合がある。

ハードウェア比較

仕様	値	コメント
エラー FIFO 深度	4,094	エラーデータの フェッチについ ては、『NI デジタ ル波形発生器 / アナライザヘル プ』を参照。
繰り返し エラー数	255	_
速度(最大)	NI 6551: 50 MHz NI 6552: 100 MHz	_

タイミング仕様

サンプルクロック

仕様	値	コメント
サンプルク ロックソース	 オンボードクロック(内部電圧制御水晶発振器 (VCXO) ディバイダ付) CLK IN (SMB ジャックコネクタ) PXI_STAR (PXI バックプレーン —PXI のみ) STROBE (DDC コネクタ、集録のみ) 	_
オンボードク ロック周波数 範囲	NI 6551: 48 Hz ~ 50 MHz、200 MHz/N に構成可能 (4 ≤ N ≤ 4,194,304) NI 6552: 48 Hz ~ 100 MHz、200 MHz/N に構成可能 (2 ≤ N ≤ 4,194,304)	_
CLK IN 周波数 レンジ	NI 6551: 20 kHz ∼ 50 MHz NI 6552: 20 kHz ∼ 100 MHz	波形タイプによ る制限について は、「CLK IN (SMB ジャックコ ネクタ)」セク ションを参照。
PXI_STAR 周波数レンジ (PXI のみ)	NI 6551: 48 Hz ∼ 50 MHz NI 6552: 48 Hz ∼ 100 MHz	「PXI_STAR(PXI バックプレーン —PXI のみ)」 セ クションを参照。

仕様	í	<u> </u>	コメント
STROBE 周波数範囲	NI 6551: 48 Hz ∼ 50 MHz NI 6552: 48 Hz ∼ 100 MHz		「STROBE(DDC コネクタ)」セク ションを参照。
サンプルク ロック相対 遅延の調整	0.0 ~ 1.0 サンプルクロック周期		遅延または位相 調整をオンボー ドクロックに適
サンプルク ロック相対遅 延の調整分解 能	10 ps		── 用して複数のデ バイスを合わせ ることが可能。
エクスポート したサンプル クロックの出 力先	1. DDC CLK OUT (DDC コネクタ) 2. CLK OUT (SMB ジャックコネクタ)		STROBE 以外の ソースのあるサ ンプルクロック がエクスポート される。
エクスポート したサンプル クロックの遅 延範囲(δ_{C})	0.0 ~ 1.0 サンプルクロック周期		クロック周波数 が 25 MHz 以上 の場合
エクスポート したサンプル クロックの遅 延分解能($\delta_{ m C}$)	サンプルクロック周期の 1/256		クロック周波数 が 25 MHz 以上 の場合
エクスポート	周期ジッタ	サイクル間ジッタ	標準、オンボー
したサンプル クロックジッ タ	20 ps _{rms}	35 ps _{rms}	── ドクロックを使 ── 用 ──

生成タイミング(データ、DDC CLK OUT、 および PFI <0..3> チャンネル)

仕様	値		コメント
データチャン	標準	最大	すべてのチャ
ネル間 スキュー	±300 ps	±900 ps	ンネルでの値
最大データ	NI 6551: 25 MHz		_
チャンネル トグルレート	NI 6552 : 50 MHz		
データ形式	非ゼロ復帰(NRZ)		_

仕様	値	コメント
データ位置 モード	サンプルクロック立ち上がりエッジ、サンプルクロック立ち 下りエッジ、またはサンプルクロック立ち上がりエッジの遅 延	各チャンネル ごと
生成データ遅 延範囲($\delta_{ m G}$)	0.0 ~ 1.0 サンプルクロック周期	クロック周波 数が 25 MHz 以上の場合
生成データ遅 延分解能($\delta_{ m G}$)	サンプルクロック周期の 1/256	クロック周波 数が 25 MHz 以上の場合




図1 アイダイアグラム¹

 $^{^1}$ このアイダイアグラムは、50 Ω の終端へ出力する DIO 0(100 MHz クロックレート)を 3.3 V 時にキャプチャしたもの。 (室温時)

仕様	値		コメント
立ち上がり 時間 (0 ~ 3.3 V 振幅)	50 Ω 負荷	1 ΜΩ 負荷	20 ~ 80%
	2.25 ns	2.75 ns(475 pF テストシ ステムキャパシタンスの場 合)	(標準)
立ち下がり 時間 (0 〜 3.3 V 振幅)	2.25 ns	2.75 ns(475 pF テストシ ステムキャパシタンスの場 合)	20 ~ 80% (標準)
エクスポート したサンプル クロックオフ セット(t _{CO})	0 ns または 2.5 ns(デフォルト)		ソフトウェア で選択可能
サンプルク ロック(内部) から DDC コネ クタまでの時 間遅延 (t _{SCDDC})	32.5 ns		標準




図2 生成タイミング図

集録タイミング(データ、STROBE、および PFI <0..3> チャンネル)

仕様	値		コメント
データチャン	標準	最大	すべてのチャ
ネル間 スキュー	±400 ps	±900 ps	ンネルでの値
検出可能な 最小パルス幅	4 ns		両方の集録電 圧しきい値で 必要

仕様	値	コメント
STROBE まで のセットアッ プ時間(t _{SUS})	2.3 ns	最大。最大 データチャン ネル間 スキューを含 む
STROBE まで のホールド時 間(t _{HS})	1.9 ns	最大。最大 データチャン ネル間 スキューを含 む
DDC コネクタ データから内 部サンプルク ロックまでの 時間遅延 (t _{DDCSC})	27.5 ns	標準
サンプルク ロックまでの セットアップ 時間(t _{SUSC})	0.4 ns	データチャン ネル間 スキュー、 t _{DDCSC} 、また は t _{SCDDC} は含 まれません。
サンプルク ロックまでの ホールド時間 (t _{HSC})	0 ns	データチャン ネル間 スキュー、 † _{DDCSC} 、また は† _{SCDDC} は含 まれません。
データ位置 モード	サンプルクロック立ち上がりエッジ、サンプルクロック立ち 下りエッジ、またはサンプルクロック立ち上がりエッジの遅 延	各チャンネル ごと
集録データ遅 延範囲(δ_{A})	0.0 ~ 1.0 サンプルクロック周期	クロック周波 数が 25 MHz 以上の場合
集録データ遅 延分解能($\delta_{ extsf{A}}$)	サンプルクロック周期の 1/256	クロック周波 数が 25 MHz 以上の場合




図3 集録タイミング図



メモ 提供されるセットアップおよびホールド時間には最大チャンネル間スキューおよびジッタを含みます。




図4 STROBE をサンプルクロックとして使用する集録タイミング図

CLK IN (SMB ジャックコネクタ)

仕様	値	コメント
方向	デバイスへの入力	_
出力先	1. 基準クロック(PLL: 位相ロックループ) 2. サンプルクロック	_
入力カプリング	AC	_
入力保護	±10 VDC	_
入力インピーダ ンス	50 Ω (デフォルト) または 1 kΩ	ソフトウェアで 選択可能
検出可能な最小 パルス幅	4 ns	V _{rms} 平均値で 必要
クロック要件	クロックは連続および自由実行であること	_

仕様		値			コメント	
サンプルクロックの	サンプルクロックの場合					
外部サンプルク		方形	波		_	
ロックの要件	電圧レンジ	$0.65\mathrm{V_{pp}}\sim 8$	5.0 V _{pp}		_	
	周波数範囲	NI 6551: 20	kHz \sim 50 MH	Z	_	
		NI 6552 : 20	kHz \sim 100 M	Hz	_	
	デューティー サイクル レンジ	f < 50 MHz: 1 f ≥ 50 MHz: 4			_	
		正弦	波		1	
	電圧レンジ	$0.65\mathrm{V_{pp}}\sim$ $5.0\mathrm{V_{pp}}$	1.0 V _{pp} ~ 5.0 V _{pp}	$2.0 \mathrm{V_{pp}} \sim 5.0 \mathrm{V_{pp}}$	_	
	周波数範囲	NI 6551 : 5.5 MHz ~ 50 MHz	NI 6551: 3.5 MHz ~ 50 MHz	NI 6551 : 1.8 MHz ~ 50 MHz		
		NI 6552 : 5.5 MHz ~ 100 MHz	NI 6552 : 3.5 MHz ~ 100 MHz	NI 6552 : 1.8 MHz ~ 100 MHz	_	
基準クロックの場合	a		•			
基準クロックの 周波数範囲	10 MHz ± 50 ppm			_		
基準クロックの 電圧レンジ	$0.65 V_{pp} \sim 5.0 V_{pp}$			_		
基準クロックの デューティー サイクル	25 ~ 75%				-	

STROBE (DDC コネクタ)

仕様	í	į į	コメント	
方向	デバイスへの入力	_		
出力先	サンプルクロック(集録のみ)	_		
STROBE 周波数範囲	NI 6551 : 48 Hz ∼ 50 MHz NI 6552 : 48 Hz ∼ 100 MHz			
STROBE デューティー サイクルレン ジ	NI 6551: $25 \sim 75\%$ NI 6552: $f \le 50$ MHz: $25 \sim 75\%$ $f > 50$ MHz: $40 \sim 60\%$		プログラムし きい値の場合	
検出可能な最 小パルス幅	4 ns	両方の集録電 圧しきい値で 必要		
電圧しきい値	「チャンネル仕様」セクションの「集録タイミング(データ、STROBE、および PFI <03> チャンネル)」仕様を参照してください。		_	
クロック要件	クロックは連続および自走であ	_		
入力インピー ダンス	モジュールアセンブリ (A および B のラベル)	ソフトウェア で選択可能		
	50 Ω または 10 kΩ (デフォルト)	50 Ω または 50 kΩ (デフォルト)		

PXI_STAR (PXI バックプレーン —PXI のみ)

仕様	値	コメント
方向	デバイスへの入力	_
出力先	 サンプルクロック 開始トリガ 基準トリガ(集録セッションのみ) アドバンストリガ(集録セッションのみ) 一時停止トリガ(生成セッションのみ) スクリプトトリガ(生成セッションのみ) 	1
PXI_STAR 周波数範囲	NI 6551 : 48 Hz ∼ 50 MHz NI 6552 : 48 Hz ∼ 100 MHz	
クロック要件	クロックは連続および自走であること。	_

CLK OUT (SMB ジャックコネクタ)

仕様	値	コメント	
方向	デバイスから出力	_	
ソース	1. サンプルクロック(STROBE を除く) 2. 基準クロック(PLL)	I	
出力インピー ダンス	50 Ω (公称)		
サンプルクロック	クの場合		
電気特性	「チャンネル仕様」セクションの「生成チャンネル(データ、 DDC CLK OUT、および PFI <03>)」仕様を参照してくださ い。		
基準クロックの場合			
最大駆動電流	24 mA	_	
論理タイプ	3.3 V CMOS	_	

DDC CLK OUT (DDC コネクタ)

仕様	値	コメント
方向	デバイスから出力	_
ソース	サンプルクロック	STROBE は DDC CLK OUT に経路設定不 可
電気特性	「チャンネル仕様」セクションの「生成タイミング(データ、 DDC CLK OUT、および PFI <03> チャンネル)」仕様を参照 してください。	_

基準クロック(PLL)

仕様	値	コメント
基準クロック ソース	 PXI_CLK10 (PXI バックプレーン —PXI のみ) RTSI 7 (RTSI バス —PCI のみ) CLK IN (SMB ジャックコネクタ) なし(基準にロックされていないオンボードクロック) 	PLL の基準周波数 を提供
ロック時間	400 ms	標準
基準クロック 周波数	10 MHz ±50 ppm	_
基準クロック のデュー ティーサイク ル	25 ~ 75%	_
基準クロック 周波数の出力 先	CLK OUT(SMB ジャックコネクタ)	_

波形特性

メモリおよびスクリプト

仕様		値		コメント
メモリアーキ テクチャ	NI 6551/6552 は、波形と命令がオンボードメモリを共有する SMC (Synchronization and Memory Core) テクノロジを使用しています。スクリプト命令数、メモリ内の最大波形数、および波形ストレージで使用できるサンプル数などのパラメータは、柔軟性がありユーザ定義可能。			詳細については、 『NI デジタル波形 発生器 / アナラ イザヘルプ』を 参照。
オンボードメモリサイズ	1 M ビット / チャンネル (生成セッション) 1 M ビット / チャンネル (集録セッション)	8 M ビット / チャンネル (生成セッション) 8 M ビット / チャンネル (集録セッション)	64 M ビット / チャンネル (生成セッション) 64 M ビット / チャンネル (集録セッション)	生成セッション の最大制限は、 スクリプトの命 令がないことが 前提。
生成モード	単一波形モード : 単一の波形を一回、N 回、または連続して 生成します。			_
	を生成します。スク が生成される順序、	シンプルまたは複雑 リプトを使用して、! 生成する波形数、お ごのように反応するか	生成する波形、波形 よびスクリプトト	

仕様	値			コメント
生成最小波形	サンプルレート		サンプルレート	
サイズ	構成	100 MHz (NI 6552 のみ)	50 MHz	□ に依存。サンプル レートを上げる と最小波形サイ
	有限波形	28	2 S	ズの要件が増加。
	連続波形	32 S	16 S	─ これらの構成の _ 詳細については、
	ステップトリガス クリプト	128 S	64 S	『NI デジタル波形 発生器 / アナラ 一 イザヘルプ』の
	バーストトリガス クリプト	512 S	256 S	「一般的なスクリ プトの使用」を 参照。
有限生成繰り 返し回数	1 ~ 16,777,216			_
生成波形量	波形サイズは、2Sの整数倍である必要あり。			波形サイズに関係なく、 NI-HSDIO は波形を物理メモリの 32 S ブロックサイズに割り当てます。
集録最小レ コードサイズ	1 S	1 S		
集録レコード 量	1 レコード			_
最大集録レ コード数	2,147,483,647			_
基準前のトリ ガサンプル集 録数	0~最大レコード			_
基準後のトリ ガサンプル集 録数	0~最大レコード			_

トリガ(NI 6551/6552 への入力)

仕様		(値		コメント
トリガタイプ	 開始トリガ 一時停止トリガ スクリプトトリガ(生成セッションのみ) 基準トリガ(集録セッションのみ) アドバンストリガ(集録セッションのみ) 			_	
ソース	 PFI 0 (SMB ジャックコネクタ) PFI < 13> (DDC コネクタ) PXI_TRIG<07> (PXI バックプレーン —PXI のみ) RTSI<07> (RTSI バス —PCI のみ) PXI_STAR (PXI バックプレーン —PXI のみ) パターンマッチ (集録セッションのみ) ソフトウェア (ユーザによる関数呼び出し) 無効 (トリガ待機なし) 			_	
トリガ検出	1. 開始トリガ(エッジ検出: 立ち上がりまたは立ち下がり) 2. 一時停止トリガ(レベル検出: HIGH もしくは LOW) 3. スクリプトトリガ <03>(エッジ検出: 立ち上がりまたは立ち下がり、レベル検出: HIGH もしくは LOW) 4. 基準トリガ(エッジ検出: 立ち上がりまたは立ち下がり) 5. アドバンストリガ(エッジ検出: 立ち上がりまたは立ち下がり)			_	
必要最小トリ	生成トリカ	Í		集録トリガ	_
ガパルス幅	30 ns 集録トリガは、セットアップ およびホールド時間の要件を 満たす必要があります。				
トリガリアー ム時間	開始~ 開始~ 基準~ 基準トリガ アドバンストリガ 基準トリガ		_		
	57 S (標準)、 138 S (標準)、 132 S (標準)、 64 S (最大) 143 S (最大) 153 S (最大)				
出力先	1. PFI 0(SMB ジャックコネクタ) 2. PFI <13>(DDC コネクタ) 3. PXI_TRIG<07>(PXI バックプレーン —PXI のみ) RTSI <07>(RTSI バス —PCI のみ)			各トリガは、一 時停止トリガ以 外すべての出力 先にルーティン グ可能。一時停止 トリガは集録 セッションにエ クスポート不可。	

仕様	値		コメント
一時停止トリ	生成セッション	集録セッション	_
ガから一時停 止状態までの 遅延	32サンプルクロック周期 + 150 ns	データに同期	生成中にデータ アクティブイベ ントを使用して、 NI 6551/6552 が 一時停止状態に 入るタイミング を決定。
トリガからデ ジタルデータ 出力までの遅 延	32 サンプルクロック周期 + 160 ns		_

イベント(NI 6551/6552 から出力)

仕様	値	コメント
イベント タイプ	 マーカ <03> (生成セッションのみ) データアクティブイベント (生成セッションのみ) 開始準備完了イベント アドバンス準備完了イベント (集録セッションのみ) レコード完了イベント (集録セッションのみ) サンプルエラーイベント (ハードウェア比較セッションのみ) 遅延が追加されたデータアクティブイベント (ハードウェア比較セッションのみ) 	_
出力先	 PFI 0 (SMB ジャックコネクタ) PFI <13> (DDC コネクタ) PXI_TRIG<07> (PXI バックプレーン —PXI のみ) RTSI <07> (RTSI バス —PCI のみ) 	各イベントは、 データティ ブイベアクティ ブイベの出力先 にルーティング 可能。データアク ティブイチャンネ ルのみにルー ティング可能。
マーカ時間分 解能(配置)	マーカは、2Sの整数倍で配置される必要があります。	_

キャリブレーション

仕様	値	コメント		
外部キャリブ レーション間 隔	2年間	_		
ウォームアッ プ時間	15 分	_		
オンボードキャ!	オンボードキャリブレーション電圧基準			
温度係数	±5 ppm/ ℃	_		
長時間安定性	90 ppm/√kHr	標準		
オンボードクロッ	オンボードクロック特性(PLL 基準ソースがなしに設定されている場合のみに有効)			
周波数確度	±100 ppm	標準		
温度安定性	±30 ppm	標準		
経時特性	±5 ppm(1 年目)	標準		

電源

	値			
		最大		
仕様	標準	PXI	PCI	コメント
+3.3 VDC	2.0 A	2.0 A	2.0 A	_
+5 VDC	1.8 A	2.3 A	2.4 A	_
+12 VDC	0.3 A	0.5 A	0.5 A	_
-12 VDC	0.2 A	0.2 A	0.2 A	_
合計電力	21.6 W	26.5 W	27.0 W	_

ソフトウェア仕様

仕様	値	コメント
ドライバ ソフトウェア	NI-HSDIO ドライバソフトウェア。NI-HSDIO は、NI 6551/6552 の構成、制御、キャリブレーションを可能にし、さまざまな開発環境のアプリケーションインタフェースを提供します。NI-HSDIO は、IVI API ガイドラインに準拠しています。	_
アプリケー ションソフト ウェア	NI-HSDIO は、以下のアプリケーション開発環境(ADE)でのプログラミングインタフェースを提供します。 • National Instruments LabVIEW • National Instruments LabWindows™/CVI™ • Microsoft Visual C/C++	サポートされ ている各 ADE のバージョン については、 『NI-HSDIO 計 測器ドライバ Readme』を 参照。
テストパネル	NI Measurement & Automation Explorer (MAX) も NI 6551/6552 対応の集録および生成の基本機能を搭載した テストパネルを提供しています。 MAX は NI-HSDIO 計測器 ドライバ DVD に含まれています。	_

環境



メモ NI 6551/6552 の効率的な冷却方法については、デバイスに含まれている『強制 空冷の維持について』のガイドラインに従ってください。NI 6551/6552 は、室 内での使用を意図して設計されています。

仕様	ſ	コメント	
動作温度	PXI	PCI	
	0~+ 55 ℃(以下を除く すべての NI PXI シャーシ)	0 ~ +45 ℃	-
	0 ~ +45 ℃ (NI PXI-1000/B および NI PXI-101x シャーシ (IEC-60068-2-1 および IEC-60068-2-2 に準拠)に取 り付けられた場合)		
保管温度	-20 ~ 70 °C		
動作時の相対 湿度	10 ~ 90%(相対湿度)、結露なきこと (IEC-60068-2-56 に準拠)		_
保管時の相対 湿度	相対湿度 5 ~ 95 %、結露なきこと (IEC-60068-2-56 に準拠)		_

仕様	値	コメント
動作衝撃	30 g(半正弦波)、11 ms パルス(IEC-60068-2-27 に準拠、 MIL-PRF-28800F に準拠してテストプロファイルを確立)	PXIのみ
保管時衝撃	50 g(半正弦波)、11 ms パルス(IEC-60068-2-27 に準拠、 MIL-PRF-28800F に準拠してテストプロファイルを確立)	PXIのみ
動作振動	5 ~ 500 Hz、0.31 g _{rms} (IEC-60068-2-64 に準拠)	PXIのみ
保管時振動	5 Hz ~ 500 Hz、2.46 g _{rms} (IEC60068-2-64 に準拠、テスト プロファイルは MIL-PRF-28800F、Class B の要件以上)	PXIのみ
高度	海抜 0 ~ 2,000 m(周囲温度 25 ℃時)	_
汚染度	2	_

安全性、電磁両立性、CE 準拠

仕様	値	コメント
安全性	NI 6551/6552 は、計測、制御、実験に使用される電気 装置に関する以下の規格および安全性の要件を満たします。 • IEC 61010-1、EN 61010-1 • UL 61010-1、CSA 61010-1	UL および準拠する安全規格については、ni.com/certification(英語)にアクセスして型番または製品ライン欄のを対し、保証のといる。
電磁両立性	NI 6551/6552 は、計測、制御、実験に使用される電気装置に関する以下の規格および EMC 規格を満たします。	
CE 準拠	この製品は、以下のように、CE マーク改正に基づいて、 該当する EC 理事会指令による基本的要件に適合しています。 ・ 2006/95/EC、低電圧指令(安全性) ・ 2004/108/EC、電磁両立性指令(EMC)	C€

オンライン製品認証	その他の適合規格については、適合宣言(DoC)をご覧ください。この製品の製品認証および適合宣言を入手するには、ni.com/certificationにアクセスして型番または製品ラインで検索し、保証の欄の該当するリンクをクリックしてください。	_
環境管理	ナショナルインスツルメンツは、環境に優しい製品の設計および製造に努めています。NIは、製品から特定の有害物質を除外することが、環境および NI のお客様にとって有益であると考えています。 環境の詳細な情報については、ni.com/environment(英語)の「NI and the Environment」を参照してください。このページには、ナショナルインスツルメンツが準拠する環境規制および指令、およびこのドキュメントに含まれていないその他の環境に関する情報が記載されています。	
廃電気電子機器 (WEEE)	欧州のお客様へ : 寿命末期を過ぎた製品は、すべて WEEE リサイクルセンターへ送る必要があります。WEEE リサイクルセンター、ナショナルインスツルメンツの WEEE への取り組み、および廃電気電子機器に関する WEEE 指令 2002/96/EC との準拠については、ni.com/ environment/weee (英語)を参照してください。	

电子信息产品污染控制管理办法 (中国 RoHS)



中国客户 National Instruments 符合中国电子信息产品中限制使用某些有害物质指令 (RoHS)。 关于 National Instruments 中国 RoHS 合规性信息,请登录 ni.com/environment/rohs_china。 (For information about China RoHS compliance, go to ni.com/environment/rohs_china.)

物理特性

仕様	f	コメント	
外形寸法	PXI	PCI	
	18.6 × 13.1 cm (7.32 × 5.16 in.)、 3U型 CompactPCl スロッ ト、PXI 対応	12.6 × 35.5 cm (4.95 × 13.9 in.)	_
重量	375 g (13.2 oz)		_
フロントパネル=	コネクタ		
ラベル	機能	コネクタタイプ	_
CLK IN	外部サンプルクロック、外部 PLL 基準入力	SMB ジャックコネクタ	_
PFI 0	イベント、トリガ	SMB ジャックコネクタ	_
CLK OUT	エクスポートしたサンプルク ロック、エクスポートした基 準クロック	SMB ジャックコネクタ	_
DIGITAL DATA & CONTROL	デジタルデータチャンネル、 エクスポートしたサンプルク ロック、STROBE、イベン ト、トリガ	68 ピン、VHDCI コネクタ	_

CVI、LabVIEW、National Instruments、NI、ni.com、National Instruments のコーポレートロゴ及びイーグルロゴは、National Instruments Corporation の商標です。その他の National Instruments の商標については、ni.com、Netrademarks に掲載されている Tirademark Information」を更大さい、The mark LabWindows is used under a license from Microsoft Corporation. Windows is a registered trademark of Microsoft Corporation in the United States and other countries. 本文書中に記載されたその他の 製品名および企業名は、それぞれの企業の商標または商号です。 National Instruments の製品 / 技術を保護する特許については、ソフトウェアで参照できる特許情報(ヘルプ・特許情報)、メディアに含まれている patents・txt ファイル、または「National Instruments Patent Notice」(ni.com/patents)のうち、該当するリソースから参照してください。