NI PXI/PCI-6561/6562 Specifications

100/200 MHz Digital Waveform Generator/Analyzer

このドキュメントには、日本語ページも含まれています。

This document provides the specifications for the NI PXI/PCI-6561 (NI 6561) and the NI PXI/PCI-6562 (NI 6562), collectively called the NI 656x.

Typical values are representative of an average unit operating at room temperature. Specifications are subject to change without notice. For the most recent NI 656x specifications, visit ni.com/manuals.

To access the NI 656x documentation, including the *NI Digital Waveform Generator/Analyzer Getting Started Guide*, which contains functional descriptions of the NI 656x signals, navigate to **Start»All Programs**» **National Instruments»NI-HSDIO»Documentation**.



Caution If the NI 656x has been in use, it may exceed safe handling temperatures and cause burns. Allow the NI 656x to cool before removing it from the chassis.

Contents

Channel Specifications	. 2
Generation Channels (Data, DDC CLK OUT, and PFI <03>)	. 3
Acquisition Channels (Data, STROBE, and PFI <03>)	. 4
Timing Specifications	. 5
Sample Clock	. 5
Generation Timing (Data, DDC CLK OUT,	
and PFI <03> Channels)	. 7
Acquisition Timing (Data, STROBE, and PFI <03> Channels)	. 12
CLK IN (SMB Jack Connector)	. 16
STROBE (DDC Connector)	. 17
PXI_STAR (PXI Backplane)	. 18
CLK OUT (SMB Jack Connector)	. 18
DDC CLK OUT LVDS (DDC Connector)	. 19
DDC CLK OUT LVPECL (DDC Connector)	. 19
Reference Clock (PLL)	. 20



Waveform Specifications	21
Memory and Scripting	
Triggers (Inputs to the NI 656x)	
Events (Generated from the NI 656x)	
Miscellaneous	
Power	26
Software	
Environment	28
Safety, Electromagnetic Compatibility, and CE Compliance	
Physical Specifications	

Channel Specifications

Specification		Va	lue		Comments
Number of data channels	16				_
Direction	Single Data R	ate (SDR)	Double Data	Rate (DDR)	Using SDR,
control of data channels	Data<015>	Per channel	Data<07>	Dedicated for data generation	data is clocked using the rising or falling edge of
			Data<815>	Dedicated for data acquisition	the Sample clock. Using DDR, data is clocked using both edges of the Sample clock.
Number of Programmable Function Interface (PFI) channels	4				Refer to the Waveform Specifications section for more details.
Direction control of PFI channels	Per channel				_
Number of clock terminals	3 input 3 output				Refer to the <i>Timing Specifications</i> section for more details.

Generation Channels (Data, DDC CLK OUT, and PFI <0..3>)

Specification				Va	llue				Comments
Generation voltage families	Data < 01 PFI < 1 DDC CI OUT LV LVDS	2>, LK	L	OC CLK OUT VPECL PECL	PFI 0		LVE LVC (soft	PFI 3 DS or CMOS tware	
Generation		Offset	(V)	<u> </u>	Differe	ntial		ge (V _{od})	Into 100 Ω
voltage levels (LVDS)	Min		yp	Max	Min	1	yp	Max	differential load, TIA/
(LVD3)	1.125 V	1.22	20 V	1.375 V	247 mV	305	mV	454 mV	EIA-644 compliant
Generation	Low Voltage Levels High Voltage Levels			evels	_				
voltage levels (LVCMOS)		Max Min							
		0.2					8 V		
Generation voltage levels	Single E	nded	Outp	out High	Single Ended Output Low		Into open load.		
(LVPECL)	Min			Max	Min			Max	load.
	2.16 V		2.50	V	1.38 V		1.72	V	
Output impedance		LV	DS		LVC	CMOS	S/LVF	PECL	Nominal
impedance	100	Ω di	fferen	tial		50 Ω	series	3	
Data channel driver enable/ disable control	Per chann	Per channel						Software- selectable	
Channel	Drivers disabled, 100Ω differential impedance						PFI 3		
power-on state	Data channels have a weak pull-up resistor (300 k Ω), internal to the I/0 buffer, to 3.3 V. This internal pull-up resistor is a fail-safe mechanism intended to set a known state when the receiver circuit is not being driven.					powers up in LVDS mode.			
Output protection					stain a shor ted from up				_

Acquisition Channels (Data, STROBE, and PFI < 0..3 >)

Specification	Va	lue		Comments	
Acquisition voltage	Data <015>, PFI <12> and STROBE	PFI 0	PFI 3	_	
families	LVDS	LVCMOS	LVDS or LVCMOS (software- selectable)		
Acquisition	Voltage Threshold	Voltage	e Range	TIA/EIA-644	
voltage levels (LVDS)	Max ¹	Min	Max	compliant	
	±50 mV	0 V	2.4 V		
Acquisition	Low Voltage Threshold	High Voltage Threshold		_	
voltage levels (LVCMOS)	Max	Min			
	0.8 V	2 V			
Input	LVDS	LVC	MOS	PFI 3 powers	
impedance	100Ω differential	10	kΩ	up in LVDS mode.	
	Data channels have a weak pull-up resistor (300 k Ω), internal to the I/O buffer, to 3.3 V. This internal pull-up resistor is a fail-safe mechanism intended to set a known state when the receiver circuit is not being driven.				
Input protection	Each channel can indefinitely s between 0 and 5 V and is prote	_			
¹ The device under to	est must supply more than 50 mV of diffe	erential voltage.			

Timing Specifications

Sample Clock

Specification	Value	Comments
Sample clock sources	On Board Clock (internal voltage-controlled crystal oscillator (VCXO) with divider) CLK IN (SMB jack connector) PXI_STAR (PXI backplane—PXI only) STROBE (Digital Data & Control (DDC) connector; acquisition only)	_
On Board Clock frequency range	NI 6561: 48 Hz to 100 MHz Configurable to 200 MHz/ N ; $2 \le N \le 4,194,304$ NI 6562: 48 Hz to 200 MHz Configurable to 200 MHz/ N ; $1 \le N \le 4,194,304$	_
CLK IN frequency range	NI 6561: 20 kHz to 100 MHz NI 6562: 20 kHz to 200 MHz	Refer to the CLK IN (SMB Jack Connector) section for restrictions based on waveform type.
PXI_STAR frequency range (PXI only)	48 Hz to 70 MHz	Refer to the PXI_STAR (PXI Backplane) section.
STROBE frequency range	NI 6561: 48 Hz to 100 MHz NI 6562: 48 Hz to 200 MHz	Refer to the STROBE (DDC Connector) section.

Specification	Va	lue	Comments
Sample clock relative delay adjustment range	0 to 1 Sample clock period		You can apply a delay or phase adjustment to
Sample clock relative delay adjustment resolution	10 ps	the On Board Clock to align multiple devices.	
Exported Sample clock destinations	1. DDC CLK OUT (DDC con Note: Selecting DDC CLK OU internal Sample clock to the DI CLK OUT LVPECL terminals. 2. CLK OUT (SMB jack conn	Internal Sample clocks with sources other than STROBE can be exported.	
Exported	Frequency Range	Delay Range	Supported
Sample clock delay	25 to <50 MHz	0.0 to 1.0 Sample clock periods; Refer to Figure 1, Valid Data Position Delay Ranges, for more information.	for clock frequencies ≥25 MHz
	50 MHz to max clock frequency	0.0 to 1.0 Sample clock periods	
	1/256 of Sample clock period of	or 60 ps, whichever is greater	Supported for clock frequencies ≥25 MHz
Exported	Period Jitter	Cycle-to-Cycle Jitter	Typical; using
Sample clock jitter	19 ps _{rms}	29 ps _{rms}	On Board Clock
Exported Sample clock transition time	1 ns		_
Exported Sample clock duty cycle	47 to 53%	_	_




Figure 1. Valid Data Position Delay Ranges

Generation Timing (Data, DDC CLK OUT, and PFI <0..3> Channels)

Specification	Value				Comments
Data	Typical		Max		Across all data
channel-to- channel skew	±215 ps		±500 ps		channels and PFI <12>
Maximum data	Single Data	Data Rate (SDR) Double Data Rate (DDR)			_
channel toggle rate	NI 6561	NI 6562	NI 6561	NI 6562	
	50 MHz	100 MHz	100 MHz	200 MHz	
Data position modes	Rising edge, Falling edge, or Delayed			Relative to Sample clock	

Specification	V	Comments	
	Frequency Range	Delay Range	Supported
	25 to 50 MHz	0.0 to 1.0 Sample clock periods; Refer to Figure 1, <i>Valid Data</i> <i>Position Delay Ranges</i> , for more information.	for clock frequencies ≥25 MHz
	50 MHz to max clock frequency	0.0 to 1.0 Sample clock periods	
$\begin{array}{c} \text{Generation} \\ \text{data delay} \\ \text{resolution } (\delta_G) \end{array}$	1/256 of Sample clock period	or 60 ps, whichever is greater	Supported for clock frequencies ≥25 MHz




Figure 2. Eye Diagram¹

 $^{^1}$ This eye diagram was captured on DIO 0 (200 MHz clock rate in DDR mode) at room temperature into 100 Ω differential terminating resistance.

Specification		V	alue		Comments	
Datatransition time		1 ns maximum Transition time could be as fast as 610 ps.				
PFI transition time	PFI 0	PFI <12>	PFI 3 (LVCMOS)	PFI 3 (LVDS)	Typical. 20 to 80%	
	6 ns	2.5 ns	6 ns	4.2 ns	transitions.	
Exported Sample clock offset (t _{CO})	1.6 ns				Refer to Figure 3, Generation Provided Setup and Hold Times Timing Diagram.	
Time delay from internal Sample clock to DDC Connector (t _{SCDDC})	5.8 ns				Typical.	
Exported	LVDS	(t _{CPD})	LVCM	OS (t _{CPS})	Typical.	
Sample clock offset to selectable PFI	2 ns		3.45 ns			
Generation provided setup		Provided me (t _{SUP})		n Provided Sime (t _{HP})	Exported Sample clock	
and hold times	1 t 2 2 no 1 1 1 no				mode set to Noninverted.	

Compare the setup and hold times from the datasheet of your device under test (DUT) to the values in the preceding table. The provided setup and hold times must be greater than the setup and hold times required for the DUT. If you require more setup time, configure your exported Sample clock mode as Inverted and/or delay your data relative to the Sample clock.

Refer to Figure 3, *Generation Provided Setup and Hold Times Timing Diagram*, for a diagram illustrating the relationship between the exported Sample clock mode and the provided setup and hold times.

Notes: This table assumes the Data Position is set to the rising edge of the Sample clock and that the Sample clock is exported to the DDC connector.

This table includes worst-case effects of channel-to-channel skew, inter-symbol interference, and jitter.




Figure 3. Generation Provided Setup and Hold Times Timing Diagram




Figure 4. Generation Timing Diagram¹

¹ SDR mode generation shown.

Acquisition Timing (Data, STROBE, and PFI <0..3> Channels)

Specification		Va	alue		Comments
Channel-to-	$f \ge 25 \text{ MHz}$ $f < 25 \text{ MHz}$			5 MHz	Across all
channel skew	Тур	Max	Тур	Max	data channels and
	±330 ps	±600 ps	±600 ps	±1.2 ns	PFI<12>
Data position modes	Rising edge, Fa	alling edge, or D	elayed		Relative to Sample clock
Setup time to STROBE (t _{SUS})	$f \ge 25$ MHz = 1.1 ns f < 25 MHz = 1.8 ns Note : At 25 MHz and higher, STROBE duty cycle is corrected to 50% while maintaining rising edge placement.				Maximum; includes maximum data channel-to- channel skew
Hold time to STROBE (t _{HS})	$f \ge 25 \text{ MHz} = 0.8 \text{ ns}$ f < 25 MHz = 2.1 ns Note : At 25 MHz and higher, STROBE duty cycle is corrected to 50% while maintaining rising edge placement.				Maximum; includes maximum data channel-to- channel skew
Time delay from DDC connector data to internal Sample clock (t _{DDCSC})	$f \ge 25 \text{ MHz} = 3$ $f < 25 \text{ MHz} = 6$				Typical
Setup time to Sample clock (t _{SUSC})	$f \ge 25 \text{ MHz} = 0.9 \text{ ns}$ f < 25 MHz = 1.9 ns				Does not include data channel-to-channel skew, t _{DDCSC} , or t _{SCDDC}
Hold time to Sample clock (t _{HSC})	$f \ge 25 \text{ MHz} = -6$ $f < 25 \text{ MHz} = -6$				Does not include data channel-to-channel skew, t _{DDCSC} , or t _{SCDDC}

Specification	Va	lue	Comments
Acquisition	Frequency Range	Delay Range	Supported
data delay (δ_A)	25 to <50 MHz	0.0 to 1.0 Sample clock periods; Refer to Figure 1, <i>Valid Data</i> <i>Position Delay Ranges</i> , for more information.	for clock frequencies ≥25 MHz
	50 MHz to max clock frequency	0.0 to 1.0 Sample clock period	
	1/256 of Sample clock period o	r 60 ps, whichever is greater	Supported for clock frequencies ≥25 MHz




Figure 5. Acquisition Data Delay Normalized Linearity




Figure 6. Acquisition Timing Diagram Using STROBE as the Sample Clock¹

¹ SDR mode acquisition shown.




Figure 7. Acquisition Timing Diagram with Sample Clock Sources Other than STROBE1

¹ SDR mode acquisition shown.

CLK IN (SMB Jack Connector)

Specification		Comments				
Direction	Input into dev	ice				
Destinations		 Reference clock (for the phase lock loop (PLL)) Sample clock 				
Input coupling	AC				_	
Input protection	±10 VDC				_	
Input impedance	50 Ω (default)) or 1 kΩ			Software- selectable	
Minimum detectable pulse width	2 ns				_	
Clock requirements	Clock must be	Clock must be continuous.				
As Sample Clo	ck					
External	Square Waves				_	
Sample clock range	Voltage range	0.65 to 5.0 V _{pp}				
	Frequency	NI 6561: 20 kHz				
	range	NI 6562: 20 kHz				
	Duty cycle range					
	Voltage range					
	Frequency range	NI 6561: 5.5 to 100 MHz	NI 6561: 3.5 to 100 MHz	NI 6561: 1.8 to 100 MHz		
		NI 6562: 5.5 to 200 MHz	NI 6562: 3.5 to 200 MHz	NI 6562: 1.8 to 200 MHz		

Specification	Value	Comments
As Reference (Clock	
Reference clock frequency range	10 MHz ±50 ppm	
Reference clock voltage range	0.65 to 5.0 V _{pp}	_
Reference clock duty cycle	25 to 75%	_

STROBE (DDC Connector)

Value	Comments
Input into device	_
Sample clock (acquisition only)	_
NI 6561: 48 Hz to 100 MHz	_
NI 6562 : 48 Hz to 200 MHz	
NI 6561: 25 to 75% for clock frequencies <50 MHz	_
NI 6562: 40 to 60% for clock frequencies ≥50 MHz	
25 to 75% for clock frequencies <50 MHz	
2 ns	_
Clock must be continuous.	_
$100~\Omega$ differential Data channels have a weak pull-up resistor (300 k Ω), internal to the I/O buffer, to 3.3 V. This internal pull-up resistor is a fail-safe mechanism intended to set a known state when the receiver circuit	_
	Input into device Sample clock (acquisition only) NI 6561: 48 Hz to 100 MHz NI 6562: 48 Hz to 200 MHz NI 6561: 25 to 75% for clock frequencies <50 MHz NI 6562: 40 to 60% for clock frequencies ≥50 MHz 25 to 75% for clock frequencies <50 MHz 2 ns Clock must be continuous. Clock must be continuous.

PXI_STAR (PXI Backplane)

Specification	Value	Comments
Direction	Input into device	_
Destinations	 Sample clock Start trigger Reference trigger (acquisition sessions only) Advance trigger (acquisition sessions only) Pause trigger (generation sessions only) Script trigger <03> (generation sessions only) 	
PXI_STAR frequency range	48 Hz to 70 MHz	
Clock requirements	Clock must be continuous.	_

CLK OUT (SMB Jack Connector)

Specification	Value	Comments
Direction	Output from device	_
Sources	Sample clock (excluding STROBE) Reference clock (PLL)	_
Output impedance	50 Ω nominal	_
Voltage families	LVCMOS	_
Maximum drive current	32 mA	_

DDC CLK OUT LVDS (DDC Connector)

Specification			Va	alue			Comments
Direction	Output fr	om device					_
Sources	Note: Exp	Note: Exporting the internal Sample clock to DDC CLK OUT in software will export the internal Sample clock to the DDC CLK OUT LVDS and DDC CLK OUT LVPECL terminals.					
Voltage families	LVDS						_
Voltage	Offset (Vos)			Differential Voltage (V_{od})			Into 100 Ω
levels	Min	Тур	Max	Min	Тур	Max	differential load,
	1.125 V	1.220 V	1.375 V	247 mV	305 mV	454 mV	TIA/EIA- 644 compliant
Transition time	1 ns						_
Output impedance	$100~\Omega$ differential					_	
Output protection				ustain a sho			_

DDC CLK OUT LVPECL (DDC Connector)

Specification	Value				Comments	
Direction	Output from de	evice			_	
Source	Note: Exporting the internal Sample clock to DDC CLK OUT in software will export the internal Sample clock to the DDC CLK OUT LVDS and DDC CLK OUT LVPECL terminals.				STROBE cannot be routed to DDC CLK OUT.	
Voltage families	LVPECL	LVPECL				
Voltage levels	Single-Ended Output High Single-Ended Output Low				Into open load	
	Min Max Min Max					
	2.16 V	2.50 V	1.38 V	1.72 V		

Specification	Value	Comments
Transition time	1 ns	_
Output impedance	$50~\Omega$ source series nominal	Series impedance on each polarity
Output protection	This terminal can indefinitely sustain a short to any voltage between 0 and 5 V and is protected from up to 15 kV ESD.	_

Reference Clock (PLL)

Specification	Value	Comments
Reference clock sources	 PXI_CLK10 (PXI backplane—PXI only) RTSI 7 (PCI only) CLK IN (SMB jack connector) None (onboard clock source not locked to a reference) 	Provides the reference frequency for the phase lock loop
Lock time	400 ms	Typical
Reference clock frequencies	10 MHz ±50 ppm	_
Reference clock duty cycle range	25 to 75%	_
Reference clock destinations	CLK OUT (SMB jack connector)	_

Waveform Specifications

Memory and Scripting

Specification		Value		Comments	
Memory architecture	The NI 656x uses th (SMC) technology is onboard memory. Particularly instructions, maximum number of samples of flexible and user-defined and user-defined in the sample of the samples of the sample of the sam	Refer to the Onboard Memory section in the NI Digital Waveform Generator/ Analyzer Help for more information.			
Onboard memory size	2 Mbit/channel (for generation sessions) 2 Mbit/channel (for acquisition sessions)	or generation (for generation sessions) (for generation sessions) Mbit/channel 16 Mbit/channel 128 Mbit/channel (for acquisition (for acquisition for acquisition (for acquisition for acquisition for acquisition (for acquisition for acqui			
Generation modes	Single-waveform n Generate a single waveforms are gene Script triggers.	_			

Specification		Comments			
Generation minimum waveform size		Sampl 200 MHz	le Rate	Sample rate dependent. Increasing	
waveform size	Configuration	(NI 6562 only)	100 MHz	sample rate	
	Single waveform	4 S	4 S	increases minimum	
	Continuous waveform	64 S	32 S	waveform size requirement.	
	Stepped sequence	256 S	128 S	Forinformation	
	Burst sequence	1,024 S	512 S	on these configurations,	
	Note: Waveform qua 8-bit data width (DI	antum and block size (DR mode).	double when using	refer to Common Scripting Use Cases in the NI Digital Waveform Generator/ Analyzer Help.	
Generation finite repeat count	1 to 16,777,216			_	
Generation waveform quantum		t be an integer multiple antum and block size on the block size of		Regardless of waveform size, NI-HSDIO allocates waveforms into block sizes of 64 S of physical memory.	
Acquisition minimum record size	1 S			Regardless of waveform size, NI-HSDIO allocates at least 128 bytes for a record.	
Acquisition record quantum	1 S			_	

Specification	Value	Comments
Acquisition maximum number of records	2,147,483,647	The maximum value varies based on the memory size of your device and memory consumed by saved scripts.
Acquisition number of pre-Reference trigger samples	0 up to full record	
Acquisition number of post- Reference trigger samples	0 up to full record	_

Triggers (Inputs to the NI 656x)

Specification	Value	Comments
Trigger types	1. Start trigger	_
	2. Pause trigger	
	3. Script trigger <03> (generation sessions only)	
	4. Reference trigger (acquisition sessions only)	
	5. Advance trigger (acquisition sessions only)	
Sources	1. PFI 0 (SMB jack connector)	_
	2. PFI <13> (DDC connector)	
	3. PXI_TRIG<07> (PXI backplane—PXI only)/ RTSI<07> (RTSI bus—PCI only)	
	4. PXI_STAR (PXI backplane—PXI only)	
	5. Pattern match (acquisition sessions only)	
	6. Software (user function call)	
	7. Disabled (do not wait for a trigger)	

Specification		Va	lue		Comments
Trigger detection	 Start trigger (edge detection: rising or falling) Pause trigger (level detection: high or low) Script trigger <03> (edge detection: rising or falling; level detection: high or low) Reference trigger (edge detection: rising or falling) Advance trigger (edge detection: rising or falling) 			_	
Minimum	Generation Tri	ggers	Acqu	isition Triggers	
required trigger pulse width	Acquisition triggers must meet setup and hold time requirements. For triggers synchronous to STROBE, triggers must meet setup and hold requirements. For asynchronous triggers, pulse width must be larger than the greater of 30 ns or Clock Period + Setup + Hold		_		
Trigger rearm time	Start to Start to Reference to Reference Advance Reference Trigger Trigger		_		
	85 S, typical; 96 S, maximum	220 S, tyj 230 S, ma	•	210 S, typical; 230 S, maximum	
Destinations	 PFI 0 (SMB jack connectors) PFI <13> (DDC connector) PXI_TRIG<06> (PXI backplane—PXI only)/ RTSI<06> (RTSI bus—PCI only) 			Each trigger can be routed to any destination except the Pause trigger. The Pause trigger cannot be exported for acquisition sessions.	

Specification	Value		Comments
Delay from Pause trigger to Pause state	Generation Sessions	Acquisition Sessions	Use the Data
	31 Sample clock periods + 90 ns	Synchronous to the data	Active event during generation to determine when the NI 656x enters the Pause state.
Delay from trigger to digital data output	34 Sample clock periods + 85 ns		

Events (Generated from the NI 656x)

Specification	Value	Comments
Event type	 Marker <03> (generation sessions only) Data Active event (generation sessions only) Ready for Start event Ready for Advance event (acquisition sessions only) End of record event (acquisition sessions only) 	_
Destinations	 PFI 0 (SMB jack connectors) PFI <13> (DDC connector) PXI_TRIG<06> (PXI backplane—PXI only)/ RTSI<06> (RTSI bus—PCI only) 	Each event can be routed to any destination, except the Data Active event. The Data Active event can only be routed to the PFI channels.
Marker time resolution (placement)	Markers must be placed at an integer multiple of 4 S.	Marker time resolution doubles with 8-bit data width (DDR mode).

Miscellaneous

Specification	Value	Comments
Warm-up time	15 minutes	_
On Board Clock characteristics (valid when PLL reference source is set to None)		
Frequency accuracy	±100 ppm	Typical
Temperature stability	±30 ppm	Typical
Aging	±5 ppm first year	Typical

Power

	Value		
Specification	PXI	PCI	Comments
+3.3 VDC	1.8 A	1.7 A	All values
+5 VDC	1.0 A	1.1 A	refer to maximum
+12 VDC	0.4 A	0.4 A	power.
-12 VDC	0.05 A	0.05 A	
Total power	16.4 W	16.5 W	

Software

Specification	Value	Comments
Driver software	NI-HSDIO driver software 1.3 or later. NI-HSDIO allows you to configure and control the NI 656x. NI-HSDIO provides application interfaces for many development environments. NI-HSDIO follows IVI application programming interface (API) guidelines.	_
Application software	NI-HSDIO provides programming interfaces for the following application development environments: • National Instruments LabVIEW 7.0 or later • National Instruments LabWindows™/CVI™ 6.0 or later • Microsoft Visual C/C++ 6.0 or later	_
Test panel	National Instruments Measurement & Automation Explorer (MAX) provides test panels with basic acquisition and generation functionality for the NI 656x. MAX is included on the NI-HSDIO driver CD.	_

Environment



Note To ensure that the NI 656x cools effectively, follow the guidelines in the *Maintain Forced Air Cooling Note to Users* included with the NI 656x. The NI 656x is intended for indoor use only.

Specification	Value	Comments
Operating	PXI : 0 to +55 °C in all NI PXI chassis except the following:	_
temperature	0 to +45 °C when installed in an NI PXI-1000/B and NI PXI-101X chassis (Meets IEC 60068-2-1 and IEC 60068-2-2.)	
	PCI : 0 to +45 °C	
Storage temperature	−20 to 70 °C	_
Operating relative humidity	10 to 90% relative humidity, noncondensing (Meets IEC 60068-2-56)	_
Storage relative humidity	5 to 95% relative humidity, noncondensing (Meets IEC 60068-2-56)	_
Operating shock	30 g, half-sine, 11 ms pulse (Meets IEC 60068-2-27. Test profile developed in accordance with MIL-PRF-28800F.)	_
Storage shock	50 g, half-size, 11 ms pulse (Meets IEC 60068-2-27. Test profile developed in accordance with MIL-PRF-28800F.)	_
Operating vibration	5 to 500 Hz, 0.31 g _{rms} (Meets IEC 60068-2-64.)	_
Storage vibration	5 to 500 Hz, 2.46 g _{rms} (Meets IEC 60068-2-64. Test profile exceeds requirements of MIL-PRF-28800F, Class 3.)	_
Maximum altitude	0 to 2,000 m above sea level (at 25 °C ambient temperature)	_
Pollution Degree	2	_

Safety, Electromagnetic Compatibility, and CE Compliance

Specification	Value	Comments	
Safety	The NI 656x meets the requirements of the following standards of safety for electrical equipment for measurement, control, and laboratory use: • IEC 61010-1, EN 61010-1 • UL 61010-1, CSA 61010-1	For UL and other safety certifications, refer to the product label or to ni.com.	
Emissions	EN 55011 Class A at 10 m FCC Part 15A above 1 GHz	_	
Immunity	EN 61326:1997 + A2:2001, Table 1	_	
EMC/EMI	CE, C-Tick, and FCC Part 15 (Class A) Compliant		
This product meets the essential requirements of applicable European Directives, as amended for CE marking, as follows:			
Low-Voltage Directive (safety)	73/23/EEC		
Electro- magnetic Compatibility Directive (EMC)	89/336/EEC	_	

For EMC compliance, operate this device with shielded cabling. In addition, filler panels must be installed. Refer to the Declaration of Conformity (DoC) for this product for any additional regulatory compliance information. To obtain the DoC for this product, visit ni.com/certification, search by model number or product line, and click the appropriate link in the Certification column.

Physical Specifications

Specification	Va	lue	Comments
Dimensions	PXI : 3U, One Slot, PXI/cPCI Module 21.6 × 2.0 × 13.0 cm (8.5 × 0.8 × 5.1 in)		_
	PCI : 12.6×35.5 cm (4.96×13)	3.9 in.)	
Weight	PXI : 340 g (12 oz)		_
	PCI : 410 g (14.5 oz)		
Front Panel Co	nnectors		
Label	Function(s)	Connector Type	_
CLK IN	External Sample clock, external PLL reference input	SMB jack connector	_
PFI 0	Events, triggers SMB jack connector		_
CLK OUT	Exported Sample clock, exported Reference clock		_
DIGITAL DATA & CONTROL	Digital data channels, exported Sample clock, STROBE, events, triggers	12X InfiniBand connector	_
	Note: The NI SHB12X-B12X LVDS cable (192344-01) is a pass-through cable. When designing a custom fixture, notice that the cable pinout is reversed from that of the NI 656x. For example, the NI 656x generates DIO 0 on pin 14. This signal connects to pin 60 at the cable end. Refer to the NI Digital Waveform Generator/Analyzer Getting Started Guide or the NI Digital Waveform Generator/Analyzer Help for more pinout information.		



NI PXI/PCI-6561/6562 仕様

100/200 MHz デジタル波形発生器 / アナライザ

このドキュメントでは、総称して NI 656x と呼ぶ、NI PXI/PCI-6561 (NI 6561) および NI PXI/PCI-6562 (NI 6562) の仕様を記載します。

標準値は、室温で動作する平均単位です。仕様は事前の通知なしに変更されることがあります。最新の NI 656x 仕様については、ni.com/manualsをご覧ください。

NI 656x 信号の機能の説明を含む『NI デジタル波形発生器 / アナライザスタートアップガイド』などの、NI 656x のドキュメントにアクセスするには、スタート→すべてのプログラム→ National Instruments → NI-HSDIO →ドキュメントを参照してください。



面檢

NI 656x が使用されている場合、安全な取扱温度を超え、火傷をする可能性があります。シャーシから取り外す前に、NI 656x を十分に冷却してください。

目次

チャンネル仕様	2
生成チャンネル(データ、DDC CLK OUT、および PFI <03>)3
集録チャンネル(データ、STROBE、および PFI<03>)	4
タイミング仕様	
サンプルクロック	5
生成タイミング(データ、DDC CLK OUT、	
および PFI <03> チャンネル)	7
集録タイミング(データ、STROBE、	
および PFI <03> チャンネル)	
CLK IN(SMB ジャックコネクタ)	16
STROBE (DDC コネクタ)	17
PXI_STAR (PXI バックプレーン)	
CLK OUT(SMB ジャックコネクタ)	
DDC CLK OUT LVDS(DDC コネクタ)	19
DDC CLK OUT LVPECL(DDC コネクタ)	19
基準クロック(PLL)	20



波形仕様	21
メモリとスクリプト	21
トリガ(NI 656x への入力)	23
イベント(NI 656x から生成)	
その他	
電源	
ソフトウェア	26
環境	
安全性、電磁両立性、CE 適合	
物理特性	29

チャンネル仕様

仕様		コメント			
データチャン ネル数	16	_			
データチャン ネルの出入力 方向制御	Single Data R	ate (SDR)	Double Data	SDRでは、サ	
	データ <015>	各チャンネル ごと	データ <07>	データ生成専 用	ンクり下をデさでル立よりで定プのまが使ーれはクちびのデさり用する、ロ上立両ーれはクちびのデさいかちはエしが。サッがちエタる、サッがちジー定Rプのおがジ測ッがちジーでRプのおがジ測
			データ <815>	データ集録専 用	
プログラム可 能関数インタ フェース (PFI) チャン ネル数	4				詳細について は、「波形仕 様」のセク ションを参照 してください。

仕様	値	コメント
PFI チャンネ ルの出入力方 向制御	各チャンネルごと	_
クロック端子 数	3入力、3出力	詳細について は、「タイミン グ仕様」のセ クションを参 照してくださ い。

生成チャンネル(データ、DDC CLK OUT、および PFI <0..3>)

仕様	値					コメント			
生成電圧の種 類	データ <015 PFI <12 DDC C OUT LV	>, 2>, LK	DDC CLK OUT		PFI 0 PFI 3		_		
	LVDS		LVP	ECL	LVCMOS	3	LVC (ソフ	S または MOS フトウェ 選択可	
生成電圧のレ	オフセット(V _{os})		差動電圧 (V _{od})			100 Ω 差動負			
ベル (LVDS)	最小	標	準 最大		最小 標準		準 最大		荷、TIA/ EIA-644 準拠。
	1.125 V	1.22	20 V	1.375 V	247 mV	305	mV	454 mV	
生成電圧のレ	低電圧レベル			高電圧レベル			_		
ベル (LVCMOS)	最大			最小					
	0.2 V			2.8 V					
生成電圧のレ	シングルエンド出力高			シングルエンド出力低			開回路へ。		
ベル (LVPECL)	最小			最大	最小			最大	
(201 202)	2.16 V		2.50) V	1.38 V		1.72	V	
出カインピー ダンス	LVDS			LVCMOS/LVPECL			公称。		
	100 Ω 差動				50 Ω 直列				
データチャン ネル駆動有効 / 無効制御	各チャン	ネルこ	<u>i</u> Ł						ソフトウェア で選択可能。

仕様	値	コメント
チャンネル電 源投入時の状態	ドライバ無効、100 Ω 差動インピーダンス データチャンネルには、I/O バッファ、3.3 V にする内部に微 小なプルアップ抵抗 (300 kΩ) があります。この内部プル アップ抵抗は、レシーバ回路が駆動されていない場合に、既 知の状態に設定することが目的の二重安全装置です。	PFI 3 は LVDS モードで起動。
出力保護	各チャンネルは、0 \sim 5 \lor の電圧間で短絡に対して無限に耐え、最大 $12~\rm kV~ESD$ まで保護されています。	_

集録チャンネル(データ、STROBE、および PFI<0..3>)

仕様		コメント			
集録電圧の 種類	データ <015>、PFI <12> および STROBE	PFI O	PFI 3	_	
	LVDS	LVCMOS	LVDS または LVCMOS(ソ フトウェアで 選択可能)		
集録電圧の	電圧しきい値	電圧	TIA/EIA-644準		
レベル (LVDS)	最大	最小	最大	拠。	
	±50 mV	0 V	2.4 V		
集録電圧の	低電圧しきい値	高電圧			
レベル (LVCMOS)	最大	景			
	0.8 V	2			
入力イン	LVDS	LVC	PFI 3 は LVDS モードで起動。		
ピーダンス	100 Ω 差動	10	10 kΩ		
	小なプルアップ抵抗(300 kΩ) アップ抵抗は、レシーバ回路が	データチャンネルには、I/O バッファ、3.3 V にする内部に微 小なプルアップ抵抗(300 kΩ)があります。この内部プル アップ抵抗は、レシーバ回路が駆動されていない場合に、既知 の状態に設定することが目的の二重安全装置です。			
入力保護	各チャンネルは、0~5 V の電 最大 12 kV ESD まで保護される	_			
¹ 被試験物は、50 r	・ mV を超える差動電圧を提供する必要があ	ります。			

タイミング仕様

サンプルクロック

仕様	値	コメント
サンプル クロックソー ス	 オンボードクロック(内部電圧制御水晶発振器(VCXO) ディバイダ付) CLK IN (SMB ジャックコネクタ) PXI_STAR (PXI バックプレーン—PXI のみ) STROBE (DIGITAL DATA & CONTROL (DDC) コネクタ、集録のみ) 	_
オンボードク ロック周波数 範囲	NI 6561: 48 Hz ~ 100 MHz、 200 MHz/N に構成可能(2 ≤ N ≤ 4,194,304) NI 6562: 48 Hz ~ 200 MHz、 200 MHz/N に構成可能(1 ≤ N ≤ 4,194,304)	_
CLK IN 周波数 範囲	NI 6561 : 20 kHz \sim 100 MHz NI 6562 : 20 kHz \sim 200 MHz	波形タイプに よる制限につ いては、 「CLK IN (SMB ジャッ クコネクタ)」 のセクション を参照してく ださい。
PXI_STAR 周波 数範囲 (PXI のみ)	48 Hz \sim 70 MHz	「PXI_STAR (PXI バックプ レーン)」セク ションを参照 してください。
STROBE 周波 数範囲	NI 6561: 48 Hz ~ 100 MHz NI 6562: 48 Hz ~ 200 MHz	「STROBE (DDC コネク タ)」セクショ ンを参照して ください。
サンプルク ロック相対遅 延の調整範囲	0~1 サンプルクロック周期	連携する複数 のデバイスに 対してオン ボードクロッ
サンプルク ロック相対遅 延の調整分解 能	り相対遅	

仕様	1	直	コメント
エクスポート したサンプル クロックの出 力先	1. DDC CLK OUT (DDC コネ メモ : ソフトウェアで DDC CL ンプルクロックを DDC CLK C OUT LVPECL 端子にエクスポー 2. CLK OUT (SMB ジャックコ	STROBE 以外 のソースとな る内部サンプ ルクロックを エクスポート 可能です。	
エクスポート	周波数範囲	遅延範囲	クロック周波 数が 25 MHz
したサンプル クロックの遅 延	25 ~ <50 MHz	25 ~ <50 MHz	
	50 MHz 〜最大クロック周波 数		
エクスポート したサンプル クロックの遅 延分解能 ($\delta_{\rm C}$)	サンプルクロック周期の 1/256 い方	クロック周波 数が 25 MHz 以上の場合。	
エクスポート	周期ジッタ	サイクル間ジッタ	オンボードク
したサンプル クロックの ジッタ	19 ps _{rms}	29 ps _{rms}	ロックを使用 した場合の標 準値。
エクスポート したサンプル クロックの遷 移時間	1 ns	_	
エクスポート したサンプル クロック デューティー サイクル	47 ~ 53%	_	




図1 有効なデータ位置の遅延範囲

生成タイミング(データ、DDC CLK OUT、および PFI <0..3> チャンネル)

仕様	値				コメント
データチャン	標準値		最大		すべてのデー
ネル間ス キュー 	±215 ps		±500 ps		タチャンネル および PFI <12> 間。
最大データ	Single Data	Single Data Rate (SDR) Double Data Rate (DDR)		_	
チャンネルト グルレート	NI 6561	NI 6562	NI 6561	NI 6562	
	50 MHz	100 MHz	100 MHz	200 MHz	
データ位置 モード	立ち上がりエッジ、立ち下がりエッジ、または遅延				サンプルク ロックを基準 とする。

仕様		コメント		
生成データ遅	周波数範囲	遅延範囲	クロック周波	
延(δ _G)	25 ~ 50 MHz	0.0 ~ 1.0 サンプルクロック周期。詳細については、図 1、 「有効なデータ位置の遅延範囲」を参照してください。	数が 25 MHz 以上の場合。	
	50 MHz 〜最大クロック周波 数	0.0 ~ 1.0 サンプルクロック周 期		
生成データ遅 延分解能 (δ _Θ)	サンプルクロック周期の 1/25 い方	クロック周波 数が 25 MHz 以上の場合。		




図2 アイダイアグラム¹

 $^{^1}$ このアイダイアグラムは、 $100~\Omega$ の差動終端抵抗へ出力する DIO 0~(DDR モードでの 200~MHz クロックレート)をキャプチャしました。(室温時)

仕様	値				コメント
データ遷移時間	1 ns(最大) 遷移時間は最速 610 ps まで可能。				20% から 80% に推移。
PFI 遷移時間	PFI 0	PFI <12>	PFI 3 (LVCMOS)	PFI 3 (LVDS)	標準値。20% から80% に
	6 ns	2.5 ns	6 ns	4.2 ns	推移。
エクスポート したサンプル クロックのオ フセット (t_{CO})	1.6 ns				図 3、「所定の 生成セット アップおよび ホールド時間 のタイミン照 図」を参い。
内部サンプル クロックから DDC コネク タの時間遅延 (t _{SCDDC})	5.8 ns				標準。
エクスポート	LVDS	(t _{CPD})	LVCM	OS (t _{CPS})	標準。
したサンプル クロックのオ フセットから 選択可能な PFI	2 ns		3.45 ns		
生成が提供されるセット アップおよびホールド時間		ットアップ時 t _{sup})	所定の最小ホ - 1.1 ns	ールド時間(t _{HP})	エクスポート したサンプル クロックモー ドを非反転に 設定します。

被試験物(DUT)のデータシートから取得したセットアップおよびホールド時間と上記の表の値を比較します。所定のセットアップおよびホールド時間は、DUT に必要なセットアップおよびホールド時間より大きい必要があります。より長いセットアップ時間が必要な場合は、エクスポートしたサンプルクロックモードを反転に構成するか、またはデータをサンプルクロックに対して遅らせます。

エクスポートしたサンプルクロックモード、および所定のセットアップおよびホールド時間の関係を示す図については、図 3、「所定の生成セットアップおよびホールド時間のタイミング図」を参照してください。

メモ: この表は、データ位置がサンプルクロックの立ち上がりエッジに設定され、サンプルクロックが DDC コネクタへエクスポートしていることを前提としています。

この表には、チャンネル間スキュー、シンボル間の混信、およびジッタの最悪なケースの影響が 含まれています。




図3 所定の生成セットアップおよびホールド時間のタイミング図




図4 生成タイミング図¹

¹ SDR モードの生成を表示。

集録タイミング(データ、STROBE、および PFI <0..3> チャンネル)

仕様		コメント			
チャンネル間	f ≥ 25 MHz				すべてのデー
スキュー	標準	最大	標準	最大	】タチャンネル 」および
	±330 ps	±600 ps	±600 ps	±1.2 ns	PFI<12> 間。
データ位置 モード	立ち上がりエ	ッジ、立ち下が	りエッジ、または	は遅延	サンプルク ロックを基準 とする。
STROBE まで のセットアッ プ時間(t _{SUS})	f ≥ 25 MHz = 1.1 ns f < 25 MHz = 1.8 ns メモ : 25 MHz 以上では、立ち上がりエッジの配置は維持され、 STROBE デューティーサイクルは 50% に修正されます。				最大、最大 データチャン ネル間ス キュー。
STROBE から のホールド時 間(t _{HS})	f ≥ 25 MHz = 0.8 ns f < 25 MHz = 2.1 ns メモ : 25 MHz 以上では、立ち上がりエッジの配置は維持され、 STROBE デューティーサイクルは 50% に修正されます。				最大、最大 データチャン ネル間ス キュー。
DDC コネク タから内部サ ンプルクロッ クまでの時間 遅延(† _{DDCSC})	f ≥ 25 MHz = f < 25 MHz =				標準値。
サンプルク ロックからの セットアップ 時間(t _{SUSC})	f ≥ 25 MHz = f < 25 MHz =				データチャン ネル間ス キュー、 t _{DDCSC} 、また は t _{SCDDC} は 含まれませ ん。
サンプルク ロックからの ホールド時間 (t _{HSC})	f ≥ 25 MHz = f < 25 MHz =				データチャン ネル間ス キュー、 † _{DDCSC} 、また は† _{SCDDC} は 含まれませ ん。

仕様	í	t	コメント
集録データ遅	周波数範囲 遅延範囲		クロック周波
延(δ _A)	25 ~ 50 MHz 未満	0.0 ~ 1.0 サンプルクロック周 期。	数が 25 MHz 以上の場合。
		詳細については、図 1、「有効なデータ位置の遅延範囲」を 参照してください。	
	50 MHz 〜最大クロック周波 数	0.0 ~ 1.0 サンプルクロック周 期	
集録データ遅 延分解能 (δ _A)	サンプルクロック周期の 1/256 い方	クロック周波 数が 25 MHz 以上の場合。	




図5 集録データ遅延の正規化された直線性




図 6 STROBE をサンプルクロックとして使用する集録タイミングダイアグラム¹

¹ SDR モードの集録を表示。




図7 STROBE 以外のサンプルクロックソースを使用する集録タイミング図¹

¹ SDR モードの集録を表示。

CLK IN (SMB ジャックコネクタ)

仕様			値		コメント	
方向	デバイスへのス				_	
出力先	1. 基準クロッ 2. サンプルク	ク(PLL: 位相ロック ロック	カループ)		_	
入力カプ リング	AC				_	
入力保護	±10 VDC				_	
入力イン ピーダン ス	50 Ω(デフォ	ルト)または1kΩ)		ソフトウェ アで選択可 能。	
検出可能 な最小パ ルス幅	2 ns	_				
クロック 要件	クロックは連絡					
サンプルクロ	コックの場合					
外部サン		矩	形波		_	
プルク ロックの	電圧レンジ	$0.65\sim5.0\mathrm{V_{pp}}$				
レンジ	周波数範囲	NI 6561 : 20 kHz ²	\sim 100 MHz			
		NI 6562 : 20 kHz ²	~ 200 MHz			
	デュー ティーサイ クルレンジ	ィーサイ $f \ge 50 \text{ MHz: } 40 \sim 60\%$				
	電圧レンジ	圧レンジ 0.65 ~ 5.0 V _{pp} 1.0 ~ 5.0 V _{pp} 2.0 ~ 5.0 V _{pp}				
	周波数範囲	NI 6561 : 5.5 ∼ 100 MHz				
		NI 6562 : 5.5 ∼ 200 MHz	NI 6562 : 3.5 ∼ 200 MHz	NI 6562 : 1.8 ~ 200 MHz		

ni.com/jp

仕様	値	コメント
基準クロッ	クの場合	
基準ク ロックの 周波数範 囲	10 MHz ±50 ppm	_
基準ク ロックの 電圧レン ジ	$0.65 \sim 5.0 V_{pp}$	_
基準ク ロックの デュー ティーサ イクル	25 ~ 75%	_

STROBE (DDC コネクタ)

仕様	値	コメント
方向	デバイスへの入力	_
出力先	サンプルクロック(集録のみ)	_
STROBE 周波数範 囲	NI 6561: 48 Hz ~ 100 MHz NI 6562: 48 Hz ~ 200 MHz	_
STROBE デュー ティーサ イクルレ ンジ	NI 6561: クロック周波数が 50 MHz 未満の場合 25 ~ 75% NI 6562: クロック周波数が 50 MHz 以上の場合 40 ~ 60% クロック周波数が 50 MHz 未満の場合 25 ~ 75%	_
検出可能 な最小パ ルス幅	2 ns	_
クロック 要件	クロックは連続である必要あり。	_
入力イン ピーダン ス	100 Ω 差動 データチャンネルには、 I/O バッファ、 3.3 V にする内部に微小なプルアップ抵抗(300 $k\Omega$)があります。この内部プルアップ抵抗は、レシーバ回路が駆動されていない場合に、既知の状態に設定することが目的の二重安全装置です。	_

PXI_STAR (PXI バックプレーン)

仕様	値	コメント
方向	デバイスへの入力	_
出力先	 サンプルクロック 開始トリガ 基準トリガ(集録セッションのみ) アドバンストリガ(集録セッションのみ) 一時停止トリガ(生成セッションのみ) スクリプトトリガ <03>(生成セッションのみ) 	
PXI_STAR 周波 数範囲	48 Hz \sim 70 MHz	_
クロック要件	クロックは連続である必要あり。	_

CLK OUT (SMB ジャックコネクタ)

仕様	値	コメント
方向	デバイスから出力	_
ソース	1. サンプルクロック(STROBE を除く) 2. 基準クロック(PLL)	_
出力インピー ダンス	50 Ω (公称)	_
電圧の種類	LVCMOS	_
最大駆動電流	32 mA	_

DDC CLK OUT LVDS (DDC コネクタ)

仕様			(値			コメント
方向	デバイス	から出力					_
ソース	メモ : ソス にエクス: OUT LVD	サンプルクロック メモ: ソフトウェアで内部サンプルクロックを DDC CLK OUT にエクスポートすると、内部サンプルクロックが DDC CLK OUT LVPECL 端子にエクスポートされます。					STROBE は DDC CLK OUT に経路設 定できませ ん。
電圧の種類	LVDS						_
電圧レベル	オス	7セット(\	/ _{os})	差	動電圧 (٧,	od)	100 Ω 差動負
	最小	標準	最大	最小	標準	最大	荷、TIA/ =EIA-644 準拠。
	1.125 V	1.220 V	1.375 V	247 mV	305 mV	454 mV	
遷移時間	1 ns						_
出カインピー ダンス	100 Ω 差動				_		
出力保護		0~5V()まで保護		短絡に対し ∵す。	て無限に耐	え、最大	_

DDC CLK OUT LVPECL (DDC コネクタ)

仕様		1	<u>i</u>		コメント
方向	デバイスから出力			_	
ソース	サンプルクロック メモ: ソフトウェアで内部サンプルクロックを DDC CLK OUT にエクスポートすると、内部サンプルクロックが DDC CLK OUT LVPECL 端子にエクスポートされます。			STROBE は DDC CLK OUT に経路設 定できません。	
電圧の種類	LVPECL				_
電圧レベル	シングルエンド出力高 シングルエンド出力低				開回路へ。
	最小				
	2.16 V	2.50 V	1.38 V	1.72 V	

仕様	値	コメント
遷移時間	1 ns	
出カインピー ダンス	50 Ω ソース直列 公称	各極性の直列 インピーダン ス。
出力保護	各端子は、0~5Vの電圧間で短絡に対して無限に耐え、最大 15kV ESD まで保護されています。	_

基準クロック(PLL)

仕様	値	コメント
基準クロック ソース	 PXI_CLK10 (PXI バックプレーン—PXI のみ) RTSI 7 (PCI のみ) CLK IN (SMB ジャックコネクタ) なし(基準にロックされていないオンボードクロックソース) 	位相ロックルー プの基準周波数 を提供。
ロック時間	400 ms	標準。
基準クロック 周波数	10 MHz ±50 ppm	_
基準クロック のデュー ティーサイク ルレンジ	25 ~ 75%	_
基準クロック 周波数の出力 先	CLK OUT(SMB ジャックコネクタ)	_

波形仕様

メモリとスクリプト

仕様		値		コメント
メモリアーキ テクチャ	NI 656x は、波形と命令がオンボードメモリを共有する SMC (Synchronization and Memory Core) テクノロジを使用しています。スクリプト命令数、メモリ内の最大波形数、および波形ストレージで使用できるサンプル数などのパラメータは、柔軟性がありユーザ定義可能です。			詳細については、『NI デジタル波形発生器 / アナラの「オン」ができまり、アナッツができまり、アナッツができまり、アナッションをきまり、アナッションにはは、アナッションにはは、アナッションにはは、アナッションにはは、アナッションにはは、アナッションにははいいはははいいいはははいいいははいいはははいいははいいははいいははいはないはな
オンボードメ モリサイズ	2 M ビット / チャ ンネル(生成セッ ション) 2 M ビット / チャ ンネル(集録セッ ション)	16 M ビット / チャンネル(生成 セッション) 16 M ビット / チャンネル(集録 セッション)	128 M ビット / チャンネル(生成 セッション) 128 M ビット / チャンネル(集録 セッション)	生ンはトいとオモはデ倍(DK) が開まドイッでました。 を最ス命とでボの8夕なR が前まドイッでました。 はののこしンリ、一にDD、 はでは、メズト2す。 はでは、メズト2す。 は、アインでました。
生成モード	単一波形モード : 単一の波形を ↑ 回、n 回、または連続して生成します。			_
	スクリプトモード: 単純または複雑な波 トを使用して、生成 する波形数、および に反応するかを示し			

仕様		値		コメント
生成最小波形		サンプ	ルレート	サンプルレー
サイズ	構成	200 MHz (NI 6562 のみ)	100 MHz	トに依存。サ ンプルレート を上げると最
	単一波形	4 S	4 S	小波形サイズの要件が増加
	連続波形	64 S	32 S	します。
	ステップシーケン ス	256 S	128 S	これらの構成 の詳細につい ては、『NI デ
	バーストシーケン ス	1,024 S	512 S	ジタル波形発 生器 / アナラ
		ブロックサイズは、8 なります(DDRモー	ビットのデータ幅が ·ド)。	イザヘルプ』 の「一般的な スクリプトの 使用」を参照 してください。
有限生成繰り 返し回数	1 ~ 16,777,216			_
生成波形量	波形サイズは、4 S の整数倍である必要があります。 メモ : 波形量およびブロックサイズは、8 ビットのデータ幅が使用されると 2 倍になります (DDR モード)。			波形のサイズ に関係なく、 NI-HSDIO は波 形を物理メモ リの 64 S ブ ロックサイズ に割り当てま す。
集録最小レ コードサイズ	18			波形サイズに 関係なく、 NI-HSDIO は最 低 128 バイト をレコードに 割り当てます。
集録レコード 量	1 S			_
最大集録レ コード数	2,147,483,647			最大値は、デ バイスズもよ リサイアとして クリプアン クリフでメートに よったよって ります。

仕様	値	コメント
基準前のトリ ガサンプル集 録数	0~最大レコード	_
基準後のトリ ガサンプル集 録数	0~最大レコード	_

トリガ(NI 656x への入力)

仕様	値	コメント
トリガタイプ	 開始トリガ 一時停止トリガ スクリプトトリガ <03> (生成セッションのみ) 基準トリガ (集録セッションのみ) アドバンストリガ (集録セッションのみ) 	_
ソース	 PFI 0 (SMB ジャックコネクタ) PFI < 13> (DDC コネクタ) PXI_TRIG<07> (PXI バックプレーン—PXI のみ) / RTSI<07> (RTSI バス—PCI のみ) PXI_STAR (PXI バックプレーン—PXI のみ) パターンマッチ (集録セッションのみ) ソフトウェア (ユーザによる関数呼び出し) 無効 (トリガを待機しない) 	_
トリガ検出	 開始トリガ (エッジ検出:立ち上がりまたは立ち下がり) 一時停止トリガ (レベル検出: HIGH もしくは LOW) スクリプトトリガ <03> (エッジ検出:立ち上がりまたは立ち下がり、レベル検出: HIGH もしくは LOW) 基準トリガ (エッジ検出:立ち上がりまたは立ち下がり) アドバンストリガ (エッジ検出:立ち上がりまたは立ち下がり) 	

仕様		Î	Ė			コメント
必要最小トリ	生成トリガ			集録トリガ		
ガパルス幅	30 ns		およた STROBE 場よたすり 場よたすりまた 30 ns また + セット	ガーア要にリー要でたアかりました。 いか 期はドあ、パクナンがは、ッ大まのす カーカー カーカー カーカー カーカー カーカー カーカー カーカー カー	件がツ件非は割ドをのプを同い期」	1
トリガリアー ム時間	開始~基準トリガ		ドバンス リガ	基準~基準ト	リガ	
	85 S(標準)、 96 S(最大)	220 S(標 230 S(最	. , , .	210 S(標準)、 230 S(最大)		
出力先	1. PFI 0(SMB ジャックコネクタ) 2. PFI <13>(DDC コネクタ) 3. PXI_TRIG<06>(PXI バックプレーン―PXI のみ)/RTSI<06>(RTSI バス―PCI のみ)				各一ガの続一ガシスまト停外出の続きない。というがは、カーガのには、カーガンのでは、カーガンでは、カーガンので	
一時停止トリ	生成セッショ	ン	集	録セッション		生成中にデー
ガから一時停止状態までの 遅延	31 サンプルクロック 90 ns	⁷ 周期 +	データに	同期		タアクティ イベンで、 用 056x が一 時停止状態に 入るタイミン グを決定。
トリガからデ ジタルデータ 出力までの遅 延	34 サンプルクロック	7周期 + 85	ns			_

イベント (NI 656x から生成)

仕様	値	コメント
イベントタイプ	 マーカ <03> (生成セッションのみ) データアクティブイベント (生成セッションのみ) 開始準備完了イベント アドバンス準備完了イベント (集録セッションのみ) レコード完了イベント (集録セッションのみ) 	_
出力先	 PFI 0 (SMB ジャックコネクタ) PFI < 13> (DDC コネクタ) PXI_TRIG<06> (PXI バックプレーン―PXI のみ) / RTSI<06> (RTSI バス―PCI のみ) 	各デテトの続デテトン ベタブ外力能タブ、ハイタブ外力能タブ、ハイリー トクベベにすクブ、ルの は、ンて接。 フィリの は、ンで接。 フィー アイドリの でアイドリの でが、 アイドリので での です。
マーカ時間分解能(配置)	マーカは、4Sの整数倍で配置される必要あり。	マーカ時間分 解能は、 8 ビットデー 夕幅で 2 倍 (DDR モー ド)。

その他

仕様	値	コメント		
ウォームアッ プ時間	15 分	_		
オンボードクロ	オンボードクロックの特性(PLL 基準ソースがなしに設定されている場合に有効)			
周波数確度	±100 ppm	標準。		
温度安定性	±30 ppm	標準。		
経年変化	±5 ppm(1 年目)	標準。		

雷源

	値		
仕様	PXI	PCI	コメント
+3.3 VDC	1.8 A	1.7 A	すべての値は
+5 VDC	1.0 A	1.1 A	各最大電力を 示します。
+12 VDC	0.4 A	0.4 A	
-12 VDC	0.05 A	0.05 A	
合計電力	16.4 W	16.5 W	

ソフトウェア

仕様	値	コメント
ドライバソフ トウェア	NI-HSDIO ドライバソフトウェア 1.3 以降。NI-HSDIO は、NI 656x の構成および制御を可能にします。NI-HSDIO は、さまざまな開発環境のアプリケーションインタフェースを提供します。NI-HSDIO は、IVI アプリケーションプログラミングインタフェース(API)指針に従っています。	_
アプリケー ションソフト ウェア	NI-HSDIO は、以下のアプリケーション開発環境のプログラミングインタフェースを提供します。 • National Instruments LabVIEW 7.0 以降 • National Instruments LabWindows™/CVI™ 6.0 以降	_
	• Microsoft Visual C/C++ 6.0 以降	
テストパネル	NI Measurement & Automation Explorer (MAX) は、 NI 656x に基本的な集録および生成機能を持つテストパネル を提供します。MAX は、NI-HSDIO のドライバ CD に含まれ ています。	_

環境



メモ

NI 656x が効果的に冷却することを確認するには、NI 656x に含まれる『強制空冷の維持について』の指針に従ってください。NI 656x は、室内使用を意図して設計されています。

£1.4#) the	- 43.L
仕様	@	コメント
動作温度	PXI : 以下を除くすべての NI PXI シャーシで 0 ~ +55 ℃。	_
	NI PXI-1000/B および NI PXI-101x シャーシ (IEC 60068-2-1 および IEC 60068-2-2 に適合) に取り付けられた場合は、0~+45℃。	
	PCI : 0 ~ +45 ℃	
保管温度	-20 ~ 70 °C	_
動作時の相対 湿度	10 ~ 90% 相対湿度、結露なきこと(IEC 60068-2-56 に適合)	
保管時の相対 湿度	5~95% 相対湿度、結露なきこと(IEC 60068-2-56 に適合)	
動作衝撃	30 g(半正弦波)、11 ms パルス(IEC 60068-2-27 に適合、 MIL-PRF-28800F に準拠してテストプロファイルを確立)	
保管時衝擊	50 g(半正弦波)、11 ms パルス(IEC 60068-2-27 に適合、 MIL-PRF-28800F に準拠してテストプロファイルを確立)	
動作振動	5 Hz ~ 500 Hz、0.31 g _{rms} (IEC 60068-2-64 に適合)	_
保管時振動	5 Hz ~ 500 Hz、2.46 g _{rms} (IEC 60068-2-64 に適合、テスト プロファイルは MIL-PRF-28800F、Class 3 の要件以上)	_
最大使用高度	海抜 0 ~ 2,000 m(周囲温度 25 ℃時)	
汚染度	2	_

安全性、電磁両立性、CE 適合

仕様	値	コメント		
安全性		UL および他の 安全保証につ いては、製品 のラベルまた は ni.com/jp を参照してく ださい。		
エミッション (不要輻射)	EN 55011 Class A(10 m 時)、 FCC Part 15A(1 GHz 以上)	_		
イミュニティ (電磁環境耐 性)	EN 61326:1997 + A2:2001、Table 1	_		
EMC/EMI	CE、C-Tick、FCC Part 15 (Class A) 適合	_		
この製品は、以下のように、CEマーク改正に基づいて、該当するEC理事会指令による基本的要件に適合しています。				
低電圧指令 (安全性)	73/23/EEC	_		
電磁両立性指 令(EMC)	89/336/EEC	_		

EMC に適合させるには、このデバイスをシールドケーブルと併用してください。また、フィラーパネルを取り付ける必要があります。本製品の上記以外の適合指令に関する情報については、適合宣言 (DoC: Declaration of Conformity) をご覧ください。この製品の適合宣言を入手するには、ni.com/certification (英語) にアクセスして型番または製品ラインで検索し、保証の欄の該当するリンクをクリックしてください。

物理特性

仕様	値		コメント		
外形寸法	PXI : 3U、1 スロット、PXI/cPCIモジュール、21.6×2.0×13.0 cm (8.5×0.8×5.1 in) PCI : 12.6×35.5 cm (4.96×13.9 in.)		_		
重量	PXI : 340 g (12 oz) PCI : 410 g (14.5 oz)		_		
フロントパネルコネクタ					
ラベル	機能	コネクタタイプ	_		
CLK IN	外部サンプルクロック、 外部 PLL 基準入力	SMB ジャックコネクタ	_		
PFI 0	イベント、トリガ	SMB ジャックコネクタ	_		
CLK OUT	エクスポートしたサンプルク ロック、エクスポートした基 準クロック	SMB ジャックコネクタ	_		
DIGITAL DATA & CONTROL	デジタルデータチャンネル、 エクスポートしたサンプルク ロック、STROBE、イベント、 トリガ	12X InfiniBand コネクタ	_		
メモ: NI SHB12X-B12X LVDS ケーブル(192344-01)は、パススルーケーブルです。カスタム装置を設計する場合は、ケーブルのピン配列が NI 656x の逆になっていることに注意してください。たとえば、NI 656x はピン 14 で DIO 0 を生成します。この信号は、ケーブル端でピン 60 に接続されます。詳細については、『NI デジタル波形発生器 / アナライザスタートアップガイド』または『NI デジタル波形発生器 / アナライザヘルプ』を参照してください。					