NI PXI/PCI-6541/6542 Specifications

50/100 MHz Digital Waveform Generator/Analyzer

このドキュメントには、日本語ページも含まれています。

This document provides the specifications for the NI PXI/PCI-6541 (NI 6541) and the NI PXI/PCI-6542 (NI 6542).

Typical values are representative of an average unit operating at room temperature. Specifications are subject to change without notice. For the most recent NI 6541/6542 specifications, visit ni.com/manuals.

To access the NI 6541/6542 documentation, including the *NI Digital Waveform Generator/Analyzer Getting Started Guide*, which contains functional descriptions of the NI 6541/6542 signals, navigate to **Start» Programs»National Instruments»NI-HSDIO»Documentation**.



Hot Surface If the NI 6541/6542 has been in use, it may exceed safe handling temperatures and cause burns. Allow time to cool before removing the NI 6541/6542 from the chassis.



Note All values were obtained using a 1 m cable (SHC68-C68-D4 recommended). Performance specifications are not guaranteed when using longer cables. Values are typical unless otherwise noted.

Contents

Channel Specifications	2
Generation Channels (Data, DDC CLK OUT, and PFI <03>)	
Acquisition Channels (Data, STROBE, and PFI <03>)	4
Timing Specifications	5
Sample Clock	
Generation Timing (Data, DDC CLK OUT, and PFI <03>	
Channels)	7
Generation Provided Setup and Hold Times	8



Acquisition Timing (Data, STROBE, and PFI <03> Channels	s)11
CLK IN (SMB Jack Connector)	14
STROBE (DDC Connector)	15
PXI_STAR (PXI Backplane)	16
CLK OUT (SMB Jack Connector)	
DDC CLK OUT (DDC Connector)	
Reference Clock (PLL)	17
Waveform Specifications	18
Memory and Scripting	18
Triggers (Inputs to the NI 6541/6542)	20
Events (Generated from the NI 6541/6542)	22
Miscellaneous	22
Power	23
Physical Specifications	
Software	24
Environment	24
Safety, Electromagnetic Compatibility, and CE Compliance	25

Channel Specifications

Specification	Value	Comments
Number of data channels	32	_
Direction control of data channels	Per channel	_
Number of programmable function interface (PFI) channels	4	Refer to the Waveform Specifications section for more details.
Direction control of PFI channels	Per channel	_
Number of clock terminals	3 input 2 output	Refer to the <i>Timing Specifications</i> section for more details.

Generation Channels (Data, DDC CLK OUT, and PFI <0..3>)

Specification		Value			
Generation voltage families	1.8V, 2.5V, 3.3V TTL (5V TTL compatible)				Into 1 MΩ
Generation signal type	Single-ended				_
Generation	Voltage L	ow Levels	Voltage H	igh Levels	_
voltage levels	Typical	Maximum	Minimum	Typical	
1.8V	0 V	0.1 V	1.7 V	1.8 V	$I = 100 \mu A$
2.5V	0 V	0.1 V	2.4 V	2.5 V	
3.3V	0 V	0.1 V	3.2 V	3.3 V	
5.0V	0 V	0.1 V	3.2 V	3.3 V	1
Output impedance	50 Ω nominal	_			
Maximum DC drive strength	±8 mA at 1.8 V ±16 mA at 2.5 V ±32 mA at 3.3 V				
Data channel driver enable/disable control	Per channel	Per channel			
Channel power-on state	Module Assemblies Labeled A and B Module Assemblies Labeled C and Later				_
	Drivers disabled, Drivers disabled, $10 \text{ k}\Omega$ input impedance 50 kΩ input impedance				
Output protection	The device can indefinitely sustain a short to any voltage between 0 V and 5 V.				_

Acquisition Channels (Data, STROBE, and PFI < 0..3 >)

Specification	Va	lue	Comments
Acquisition voltage families	1.8V, 2.5V, 3.3V TTL (5V TTL compatible)	_	
Acquisition signal type	Single-ended		
Acquisition	Low Voltage Threshold	High Voltage Threshold	
voltage levels	Maximum	Minimum	
1.8V	0.45 V	1.35 V	
2.5V	0.75 V	1.75 V	
3.3V	1.00 V	2.30 V	_
5.0V	1.00 V	2.30 V	
Input impedance	Module Assemblies Labeled A and B	Module Assemblies Labeled C and Later	_
	10 kΩ	50 kΩ	
Input protection	-1 to 6 V		Diode clamps in the design may provide additional protection outside this range.

Timing Specifications

Sample Clock

Specification	Value	Comments
Sample clock sources	On Board Clock (internal voltage-controlled crystal oscillator (VCXO) with divider) CLK IN (SMB jack connector)	_
	3. PXI_STAR (PXI backplane—PXI only)	
	4. STROBE (Digital Data & Control (DDC) connector; acquisition only)	
On Board Clock	NI 6541 : 48 Hz to 50 MHz Configurable to 200 MHz/ N ; $4 \le N \le 4,194,304$	_
frequency range	NI 6542 : 48 Hz to 100 MHz Configurable to 200 MHz/ N ; $2 \le N \le 4,194,304$	
CLK IN frequency range	NI 6541: 20 kHz to 50 MHz NI 6542: 20 kHz to 100 MHz	Refer to the CLK IN (SMB Jack Connector) section for restrictions based on waveform type.
PXI_STAR frequency range (PXI only)	NI 6541: 48 Hz to 50 MHz NI 6542: 48 Hz to 100 MHz	Refer to the PXI_STAR (PXI Backplane) section.
STROBE frequency range	NI 6541: 48 Hz to 50 MHz NI 6542: 48 Hz to 100 MHz	Refer to the STROBE (DDC Connector) section.

Specification		Value	Comments
Sample clock relative delay adjustment range	0.0 to 1.0 Sample clock	You can apply a delay or phase adjustment to	
Sample clock relative delay adjustment resolution	10 ps	the On Board Clock to align multiple devices.	
Exported Sample clock destinations	1. DDC CLK OUT (DI 2. CLK OUT (SMB jac	Sample clocks with sources other than STROBE can be exported.	
Exported Sample clock delay range (δ_C)	0.0 to 1.0 Sample clock	For clock frequencies ≥25 MHz	
	1/256 of Sample clock p	For clock frequencies ≥25 MHz	
Exported	Period Jitter	Cycle-to-Cycle Jitter	Typical; using
Sample clock jitter	20 ps _{rms}	35 ps _{rms}	On Board Clock

Generation Timing (Data, DDC CLK OUT, and PFI <0..3> Channels)

Specification	Value	Comments
Data channel-to- channel skew	±600 ps	Typical skew across all data channels
Maximum data channel toggle rate	NI 6541: 25 MHz NI 6542: 50 MHz	_
Data position modes	Sample clock rising edge, Sample clock falling edge, or Delay from Sample clock rising edge	_
Generation data delay range (δ_G)	0.0 to 1.0 Sample clock periods	Supported for clock frequencies ≥25 MHz
$\begin{array}{c} \text{Generation} \\ \text{data delay} \\ \text{resolution } (\delta_G) \end{array}$	1/256 of Sample clock period	Supported for clock frequencies ≥25 MHz
Exported Sample clock offset (t _{CO})	0.0 or 2.5 ns (default)	Software- selectable
Time delay from Sample clock (internal) to DDC connector (t _{SCDDC})	15 ns	Typical

Generation Provided Setup and Hold Times

Exported Sample Clock Mode and Offset	Voltage Family	Time from Rising Clock Edge to Data Transition (t _{PCO})	Minimum Provided Setup Time (t _{PSU})	Minimum Provided Hold Time (t _{PH})
Noninverted, 2.5 ns	1.8V	2.5 ns, typical	$t_P - 5.5 \text{ ns}$	0.5 ns
	2.5V		$t_P - 4.5 \text{ ns}$	0.9 ns
	3.3V/5.0V		$t_P - 4.5 \text{ ns}$	1 ns
Inverted, 0 ns	1.8V	t _P /2	$t_P/2 - 3.5 \text{ ns}$	$(t_P/2) - 1.5 \text{ ns}$
	2.5V		$t_P/2 - 2.5 \text{ ns}$	
	3.3V/5.0V		$t_P/2 - 2 \text{ ns}$	

To determine the appropriate exported Sample clock mode and offset for your NI 6541/6542 generation session, compare the setup and hold times from the datasheet of your device under test (DUT) to the values in this table. Select the exported Sample clock mode and offset such that the NI 6541/6542 provided setup and hold times are greater than the setup and hold times required for the DUT.

Refer to Figure 1, *Generation Provided Setup and Hold Times Timing Diagram*, for a diagram illustrating the relationship between the exported Sample clock mode and the provided setup and hold times.

Notes: This table assumes the data position is set to Sample clock rising edge and the Sample clock is exported to the DDC connector.

This table includes worst-case effects of channel-to-channel skew, inter-symbol interference, and jitter.

Other combinations of exported Sample clock mode and offset are also allowed. The preceding table presents only the values for the default case (noninverted clock with 2.5 ns offset) and the case for providing balanced setup and hold times (inverted clock with 0 ns offset).

Specified timing relationships apply at the DDC connector and at high-speed DIO accessory terminals. Any signal routing, clock splitting, buffers, or translation logic can impact this relationship. If multiple copies of DDC_CLK_OUT are necessary, NI recommends using a zero delay buffer to preserve this relationship.




Figure 1. Generation Provided Setup and Hold Times Timing Diagram



Note Provided setup and hold times account for maximum channel-to-channel skew and jitter.




Figure 2. Generation Timing Diagram

Acquisition Timing (Data, STROBE, and PFI <0..3> Channels)

Specification	Value	Comments
Channel-to- channel skew	±600 ps	Typical skew across all data channels
Data position modes	Sample clock rising edge, Sample clock falling edge, or Delay from Sample clock rising edge	_
Setup time to STROBE (t _{SUS})	3.1 ns	Maximum; includes maximum data channel-to- channel skew
Hold time to STROBE (t _{HS})	2.7 ns	Maximum; includes maximum data channel-to- channel skew
Time delay from DDC connector data to internal Sample clock (t _{DDCSC})	10 ns	Typical
Setup time to Sample clock (t _{SUSC})	0.4 ns	Does not include data channel-to-channel skew, t _{DDCSC} , or t _{SCDDC}
Hold time to Sample clock (t _{HSC})	0 ns	Does not include data channel-to-channel skew, t _{DDCSC} , or t _{SCDDC}

Specification	Value	Comments
Acquisition data delay range (δ_A)	0.0 to 1.0 Sample clock periods	Supported for clock frequencies ≥25 MHz
Acquisition data delay resolution (δ_A)	1/256 of Sample clock period	Supported for clock frequencies ≥25 MHz




Figure 3. Acquisition Timing Diagram Using STROBE as the Sample Clock




Figure 4. Acquisition Timing Diagram with Sample Clock Sources Other than STROBE

CLK IN (SMB Jack Connector)

Specification	Value				Comments
Direction	Input into device	Input into device			
Signal type	Single-ended				_
Destinations	Reference clo Sample clock		nase lock loop	(PLL))	_
Input coupling	AC				_
Input protection	±10 VDC				_
Input impedance	50 Ω (default) or	r 1 kΩ			Software- selectable
Minimum detectable pulse width	4 ns				_
Clock requirements	Clock must be co	ontinuous and	l free-running.		_
As Sample Clock					
External Sample		Square V	Vaves		_
clock range	Voltage range	0.65 V _{pp} to	5.0 V _{pp}		_
	Frequency	NI 6541: 20	kHz to 50 M	Hz	_
	range	NI 6542: 20	kHz to 100 N	MHz	_
	Duty cycle range		: 25% to 75% : 40% to 60%		_
		Sine W	aves		_
	Voltage range	0.65 to 1.0 to 2.0 to 5.0 V _{pp} 5.0 V _{pp} 5.0 V _{pp}			_
	Frequency range	NI 6541: 5.5 to 50 MHz	NI 6541: 3.5 to 50 MHz	NI 6541: 1.8 to 50 MHz	_
		NI 6542: 5.5 to 100 MHz	NI 6542: 3.5 to 100 MHz	NI 6542: 1.8 to 100 MHz	_

Specification	Value	Comments	
As Reference Clo	As Reference Clock		
Reference clock frequency range	10 MHz ±50 ppm	_	
Reference clock voltage range	0.65 to 5.0 V _{pp}	_	
Reference clock duty cycle	25 to 75%	_	

STROBE (DDC Connector)

Specification	Val	Comments	
Direction	Input into device		_
Destinations	Sample clock (acquisition only)	_
STROBE frequency range	NI 6541 : 48 Hz to 50 MHz NI 6542 : 48 Hz to 100 MHz		
STROBE duty	NI 6541 : 25 to 75% for clock f	requencies <50 MHz	At the
cycle range	NI 6542: 40 to 60% for clock f 25 to 75% for clock frequencie	programmed thresholds	
Minimum detectable pulse width	4 ns	Required at both acquisition voltage thresholds	
Voltage thresholds	Refer to the Acquisition Timing PFI <03> Channels) specific Specifications section.	_	
Clock requirements	Clock must be continuous and	_	
Input impedance	Module Assemblies Labeled A and B	Software- selectable	
	10 kΩ	50 kΩ	

PXI_STAR (PXI Backplane)

Specification	Value	Comments
Direction	Input into device	_
Signal type	Single-ended	_
Destinations	 Sample clock Start trigger Reference trigger (acquisition sessions only) Advance trigger (acquisition sessions only) Pause trigger (generation sessions only) Script trigger <03> (generation sessions only) 	_
PXI_STAR frequency range	NI 6541 : 48 Hz to 50 MHz NI 6542 : 48 Hz to 100 MHz	_
Clock requirements	Clock must be continuous and free-running.	_

CLK OUT (SMB Jack Connector)

Specification	Value	Comments
Direction	Output from device	_
Sources	Sample clock (excluding STROBE) Reference clock (PLL)	_
Output impedance	50 Ω nominal	_
Electrical characteristics	Refer to the <i>Generation Timing (Data, DDC CLK OUT, and PFI <03> Channels)</i> specifications in the <i>Channel Specifications</i> section.	
Maximum drive current	8 mA at 1.8V, 16 mA at 2.5V, 32 mA at 3.3V	_
Logic type	Generation logic family setting (3.3V, 2.5V, 1.8V)	_

DDC CLK OUT (DDC Connector)

Specification	Value	Comments
Direction	Output from device	_
Sources	Sample clock	STROBE cannot be routed to DDC CLK OUT.
Electrical characteristics	Refer to the <i>Generation Timing (Data, DDC CLK OUT, and PFI < 03 > Channels)</i> specifications in the <i>Channel Specifications</i> section.	_

Reference Clock (PLL)

Specification	Value	Comments
Reference clock sources	PXI_CLK10 (PXI backplane—PXI only) RTSI 7 (PCI only) CLK IN (SMB jack connector) None (On Board Clock not locked to a reference)	Provides the reference frequency for the PLL
Lock time	400 ms	Typical
Reference clock frequencies	10 MHz ±50 ppm	
Reference clock duty cycle range	25 to 75%	
Reference clock destinations	CLK OUT (SMB jack connector)	_

Waveform Specifications

Memory and Scripting

Specification		Value		Comments		
Memory architecture	The NI 6541/6542 uses the Synchronization and Memory Core (SMC) technology in which waveforms and instructions share onboard memory. Parameters such as number of script instructions, maximum number of waveforms in memory, and number of samples (S) available for waveform storage are flexible and user-defined.			Refer to the Onboard Memory section in the NI Digital Waveform Generator/ Analyzer Help for more information.		
Onboard memory size	1 Mbit/channel (for generation sessions) 1 Mbit/channel (for acquisition sessions)	Maximum limit for generation sessions assumes no scripting instructions.				
Generation modes	_	Single-waveform mode: Generate a single waveform once, <i>n</i> times, or continuously.				
	scripts to describe the in which the wavefo	Scripted mode: Generate a simple or complex sequence of waveforms. Use scripts to describe the waveforms to be generated, the order in which the waveforms are generated, how many times the waveforms are generated, and how the device responds to				

Specification		Comments		
Generation minimum waveform size in samples (S)	Configuration	Samp 100 MHz (NI 6542 only)	le Rate 50 MHz	Sample rate dependent. Increasing sample rate
in samples (3)	Single waveform	2 S	2 S	increases
	Continuous waveform	32 S	16 S	minimum waveform size requirement.
	Stepped sequence	128 S	64 S	For information
	Burst sequence	512 S	256 S	on these configurations, refer to Common Scripting Use Cases topic in the NI Digital Waveform Generator/ Analyzer Help.
Generation finite repeat count	1 to 16,777,216			_
Generation waveform quantum	Waveform size must	t be an integer multipl	e of 2 S.	Regardless of waveform size, NI-HSDIO allocates waveforms into block sizes of 32 S of physical memory.
Acquisition minimum record size	1 S			Regardless of waveform size, NI-HSDIO allocates at least 128 bytes for a record.
Acquisition record quantum	1 S			_

Specification	Value	Comments
Acquisition maximum number of records	2,147,483,647	_
Acquisition number of pre-Reference trigger samples	0 up to full record	
Acquisition number of post- Reference trigger samples	0 up to full record	_

Triggers (Inputs to the NI 6541/6542)

Specification	Value	Comments
Trigger types	1. Start trigger	_
	2. Pause trigger	
	3. Script trigger <03> (generation sessions only)	
	4. Reference trigger (acquisition sessions only)	
	5. Advance trigger (acquisition sessions only)	
Sources	1. PFI 0 (SMB jack connector)	_
	2. PFI <13> (DDC connector)	
	3. PXI_TRIG<07> (PXI backplane—PXI only)/ RTSI <07> (RTSI bus—PCI only)	
	4. PXI_STAR (PXI backplane—PXI only)	
	5. Pattern match (acquisition sessions only)	
	6. Software (user function call)	
	7. Disabled (do not wait for a trigger)	

Specification		Va	lue		Comments
Trigger detection	 Start trigger (edge detection: rising or falling) Pause trigger (level detection: high or low) Script trigger <03> (edge detection: rising or falling; level detection: high or low) Reference trigger (edge detection: rising or falling) Advance trigger (edge detection: rising or falling) 				_
Minimum required	Generation Tri	ggers	_	isition Triggers	_
trigger pulse width	30 ns		_	on triggers must up and hold time ents.	
Trigger rearm time	Start to Reference Trigger	Adv	rt to ance gger	Reference to Reference Trigger	_
	57 S, typical; 64 S, maximum	7.2			
Destinations	 PFI 0 (SMB jack connectors) PFI <13> (DDC connector) PXI_TRIG<06> (PXI backplane—PXI only)/ RTSI<06> (RTSI bus—PCI only) 			Each trigger can be routed to any destination except the Pause trigger. The Pause trigger cannot be exported for acquisition sessions.	
Delay from	Generation Ses	sions	Acqu	usition Sessions	Use the Data
Pause trigger to Pause state	32 Sample clock periods + 150 ns Synchronous with the data			Active event during generation to determine when the NI 6541/6542 enters the Pause state.	
Delay from trigger to digital data output	32 Sample clock periods + 160 ns			_	

Events (Generated from the NI 6541/6542)

Specification	Value	Comments
Event type	 Marker <03> (generation sessions only) Data Active event (generation sessions only) Ready for Start event Ready for Advance event (acquisition sessions only) End of Record event (acquisition sessions only) 	_
Destinations	 PFI 0 (SMB jack connectors) PFI <13> (DDC connector) PXI_TRIG<06> (PXI backplane—PXI only)/ RTSI<06> (RTSI bus—PCI only) 	Each event can be routed to any destination, except the Data Active event. The Data Active event can be routed only to the PFI channels.
Marker time resolution (placement)	Markers must be placed at an integer multiple of 2 S.	_

Miscellaneous

Specification	Value	Comments
Warm-up time	15 minutes	_
On Board Clock	x characteristics (valid when PLL reference source is set to N	one)
Frequency accuracy	±100 ppm	_
Temperature stability	±30 ppm	_
Aging	±5 ppm first year	_

Power

Specification	Value		Comments
	Typical	Maximum	
+3.3 VDC	1.6 A	1.8 A	_
+5 VDC	1.2 A	1.7 A	_
+12 VDC	0.25 A	0.40 A	_
-12 VDC	0.06 A	0.10 A	_
Total power	15 W	20.5 W	_

Physical Specifications

Specification	Va	lue	Comments
Dimensions	PXI	PCI	_
	3U, One Slot, PXI/cPCI Module 21.6 × 2.0 × 13.1 cm (8.5 × 0.8 × 5.16 in.)	12.6 × 35.5 cm (4.95 × 13.9 in.)	
Weight	PXI	PCI	_
	343 g (12.1 oz)	PCI : 410 g (14.5 oz)	
Front Panel Connectors			
Label	Function(s)	Connector Type	
CLK IN	External Sample clock, external PLL reference input	SMB jack connector	_
PFI 0	Events, triggers	SMB jack connector	_
CLK OUT	Exported Sample clock, exported Reference clock	SMB jack connector	_
DIGITAL DATA & CONTROL	Digital data channels, exported Sample clock, STROBE, events, triggers	68-pin VHDCI connector	_

Software

Specification	Value	Comments
Driver software	NI-HSDIO driver software 1.2 or later. NI-HSDIO allows you to configure and control the NI 6541/6542. NI-HSDIO provides application interfaces for many development environments. NI-HSDIO follows IVI application programming interface (API) guidelines.	_
Application software	NI-HSDIO provides programming interfaces for the following application development environments (ADEs): • National Instruments LabVIEW • National Instruments LabWindows™/CVI™ • Microsoft Visual C/C++	Refer to the NI-HSDIO Instrument Driver Readme for more information about supported ADE versions.
Test panel	National Instruments Measurement & Automation Explorer (MAX) provides test panels with basic acquisition and generation functionality for the NI 6541/6542. MAX is included on the NI-HSDIO driver CD.	_

Environment



Note To ensure that the NI 6541/6542 cools effectively, follow the guidelines in the *Maintain Forced Air Cooling Note to Users* included with the NI 6541/6542. The NI 6541/6542 is intended for indoor use only.

Specification	Value	Comments
Operating temperature	PXI: 0 to +55 °C in all NI PXI chassis except the following: 0 to +45 °C when installed in an NI PXI-1000/B and NI PXI-101X chassis (Meets IEC 60068-2-1 and IEC 60068-2-2.) PCI: 0 to +45 °C	_
Storage temperature	−20 to 70 °C	_

Specification	Value	Comments
Operating relative humidity	10 to 90% relative humidity, noncondensing (Meets IEC 60068-2-56.)	_
Storage relative humidity	5 to 95% relative humidity, noncondensing (Meets IEC 60068-2-56.)	_
Operating shock	30 g, half-sine, 11 ms pulse (Meets IEC 60068-2-27. Test profile developed in accordance with MIL-PRF-28800F.)	_
Storage shock	50 g, half-size, 11 ms pulse (Meets IEC 60068-2-27. Test profile developed in accordance with MIL-PRF-28800F.)	_
Operating vibration	5 to 500 Hz, 0.31 g _{rms} (Meets IEC 60068-2-64.)	_
Storage vibration	5 to 500 Hz, 2.46 g _{rms} (Meets IEC 60068-2-64. Test profile exceeds requirements of MIL-PRF-28800F, Class B.)	_
Altitude	0 to 2,000 m above sea level (at 25 °C ambient temperature.)	_
Pollution Degree	2	_

Safety, Electromagnetic Compatibility, and CE Compliance

Specification	Value	Comments
Safety	The NI 6541/6542 meets the requirements of the following standards of safety for electrical equipment for measurement, control, and laboratory use: • IEC 61010-1, EN 61010-1 • UL 61010-1, CSA 61010-1	For UL and other safety certifications, refer to the product label or to the Online Product Certification section.

Specification	Value	Comments
Electro- magnetic Compatibility	This product meets the requirements of the following EMC standards for electrical equipment for measurement, control, and laboratory use:	To meet EMC compliance:
Directive (EMC)	• EN 61326-1 (IEC 61326-1): Class A emissions; Basic immunity	SHC68-C68-D4 or SHC68-C68-D2 shielded cable
	• EN 55011 (CISPR 11): Group 1, Class A emissions	must be used when
	AS/NZS CISPR 11: Group 1, Class A emissions	operating the NI 6541/6542.
	FCC 47 CFR Part 15B: Class A emissions	141 0541/0542.
	ICES-001: Class A emissions	EMI filler panels
	For the standards applied to assess the EMC of this product, refer to the <i>Online Product Certification</i> section below.	(NI P/N 778700-01) must be installed in all empty slots of the NI 6541/6542.
CE Compliance	This product meets the essential requirements of applicable European Directives as follows:	_
	• 2006/95/EC; Low-Voltage Directive (safety)	
	2004/108/EC; Electromagnetic Compatibility Directive (EMC)	
Online Product Certification	Refer to the product Declaration of Conformity (DoC) for additional regulatory compliance information. To obtain product certifications and the DoC for this product, visit ni.com/certification, search by model number or product line, and click the appropriate link in the Certification column.	_
Environmental Management	NI is committed to designing and manufacturing products in an environmentally responsible manner. NI recognizes that eliminating certain hazardous substances from our products is beneficial to the environment and to NI customers.	_
	For additional environmental information, refer to the NI and the Environment Web page at ni.com/environment. This page contains the environmental regulations and directives with which NI complies, as well as other environmental information not included in this document.	

Specification	Value	Comments
Waste Electrical and Electronic Equipment (WEEE)	EU Customers: At the end of the product life cycle, all products <i>must</i> be sent to a WEEE recycling center. For more information about WEEE recycling centers, National Instruments WEEE initiatives and compliance with WEEE Directive 2002/96/EC on Waste Electrical and Electronic Equipment, visit ni.com/environment/weee.	

电子信息产品污染控制管理办法 (中国 RoHS)



中国客户 National Instruments 符合中国电子信息产品中限制使用某些有害物质指令 (RoHS)。 关于 National Instruments 中国 RoHS 合规性信息,请登录 ni.com/environment/rohs_china。 (For information about China RoHS compliance, go to ni.com/environment/rohs_china.)



NI PXI/PCI-6541/6542 仕様

50/100 MHz デジタル波形発生器 / アナライザ

このドキュメントは、NI PXI/PCI-6541 (NI 6541) および NI PXI/PCI-6542 (NI 6542) の仕様を記載します。

標準値は、室温で動作する平均単位です。仕様は事前の通知なしに変更されることがあります。最新の NI 6541/6542 の仕様については、ni.com/manuals をご覧ください。

NI 6541 信号の機能的な説明が記載されている『NI デジタル波形発生器 / アナライザスタートアップガイド』を含む、NI 6541/6542 のドキュメントにアクセスするには、スタート→プログラム→ National Instruments → NI-HSDIO →ドキュメントを参照してください。



熱面

N I 6541/6542 を長時間使用している場合、安全取り扱い温度を超え、火傷をする可能性があります。シャーシから取り外す前に、NI 6541/6542 を冷却してください。



メモ

すべての値は、1 m ケーブル (SHC68-C68-D4 を推奨) を使用して取得された ものです。指定より長いケーブルを使用した場合、性能仕様は保証されません。 値は、特に記載がない限り標準値です。

目次

チャンネル仕様	2
生成チャンネル(データ、DDC CLK OUT、および PFI <03>	
集録チャンネル(データ、STROBE、および PFI<03>)	4
タイミング仕様	5
サンプルクロック	5
生成タイミング(データ、DDC CLK OUT、および PFI<03>	
チャンネル)	7
所定の生成セットアップおよびホールド時間	8
集録タイミング(データ、STROBE、および PFI<03>	
チャンネル)	11
CLK IN(SMB ジャックコネクタ)	14
STROBE (DDC コネクタ)	15
PXI_STAR(PXI バックプレーン)	16
PXI_STAR(PXI バックプレーン)	16



CLK OUT(SMB ジャックコネクタ)	16
DDC CLK OUT (DDC コネクタ)	17
基準クロック(PLL)	17
波形仕様	18
メモリおよびスクリプト	18
トリガ(NI 6541/6542 への入力)	20
イベント(NI 6541/6542 から生成)	21
その他	22
電源	23
物理特性	
ソフトウェア	24
環境仕様	24
安全性 電磁声立性 CC 海合	25

チャンネル仕様

仕様	値	コメント
データチャン ネル数	32	_
データチャン ネルの出入力 方向制御	各チャンネルごと	_
PFI(プログラ ム可能関数イ ンタフェース) チャンネル数	4	詳細について は、「波形仕 様」セクショ ンを参照して ください。
PFI チャンネル の出入力方向 制御	各チャンネルごと	_
クロック端子 数	3 入力 2 出力	詳細について は、「タイミン グ仕様」セク ションを参照 してください。

生成チャンネル(データ、DDC CLK OUT、および PFI <0..3>)

仕様	値				コメント
生成電圧の種 類	1.8V、2.5V、3.3V TTL (5V TTL 対応)			1 ΜΩ 負荷	
生成信号タイプ	シングルエンド			_	
生成電圧のレ	LOW 電圧レベル		HIGH 電圧レベル		_
ベル	標準	最大	最小	標準	
1.8V	0 V	0.1 V	1.7 V	1.8 V	Ι = 100 μΑ
2.5V	0 V	0.1 V	2.4 V	2.5 V	
3.3V	0 V	0.1 V	3.2 V	3.3 V	
5.0V	0 V	0.1 V	3.2 V	3.3 V	
出力インピー ダンス	50 Ω (公称)			_	
最大 DC 出力 電流強度	1.8 V 時 ±8 mA 2.5 V 時 ±16 mA 3.3 V 時 ±32 mA				
データチャン ネル駆動有効 / 無効制御	各チャンネルごと			ソフトウェア で選択可能	
チャンネル電源投入時の状	A および B のラベルが付いた C 以降のラベルが付いた モジュールアセンブリ モジュールアセンブリ		_		
態	ドライバ無効、 インピーダンス		ドライバ無効、 インピーダンス		
出力保護	デバイスは、 $0\sim5$ Vの電圧間で短絡に対して無限に耐えます。			_	

集録チャンネル(データ、STROBE、および PFI<0..3>)

仕様	fi	コメント	
集録電圧の種 類	1.8V、2.5V、3.3V TTL(5V TTL	_	
集録信号タイプ	シングルエンド	_	
集録電圧レベ	低電圧しきい値	高電圧しきい値	_
ル	最大	最小	
1.8V	0.45 V	1.35 V	_
2.5V	0.75 V	1.75 V	_
3.3V	1.00 V	2.30 V	_
5.0V	1.00 V	2.30 V	_
入力インピー ダンス	A および B のラベルが付いた モジュールアセンブリ	○ 以降のラベルが付いた モジュールアセンブリ	_
	10 kΩ	50 kΩ	1
入力保護	-1 ~ 6 V		設計のダイ オードクラン プは、で追加保 選を提供する 場合があります。

タイミング仕様

サンプルクロック

仕様	値	コメント
サンプルク ロックソース	 オンボードクロック(内部電圧制御水晶発振器(VCXO) 分周器付) CLK IN (SMB ジャックコネクタ) PXI_STAR (PXI バックプレーン —PXI のみ) STROBE (Digital Data & Control (DDC) コネクタ、集録のみ) 	_
オンボードク ロック周波数 範囲	NI 6541: 48 Hz ~ 50 MHz 200 MHz/N(4 ≤ N ≤ 4,194,304)に構成可能 NI 6542: 48 Hz ~ 100 MHz 200 MHz/N(2 ≤ N ≤ 4,194,304)に構成可能	_
CLK IN 周波数 範囲	NI 6541: 20 kHz ∼ 50 MHz NI 6542: 20 kHz ∼ 100 MHz	波形タイプに よる制限につ いては、 「CLK IN(SMB ジャックコネ クタ)」のセク ションを参照 してください。
PXI_STAR 周波 数レンジ (PXI のみ)	NI 6541: 48 Hz ∼ 50 MHz NI 6542: 48 Hz ∼ 100 MHz	「PXI_STAR (PXI バックプ レーン)」のセ クションを参 照してくださ い。
STROBE 周波 数範囲	NI 6541: 48 Hz ∼ 50 MHz NI 6542: 48 Hz ∼ 100 MHz	「STROBE (DDC コネク タ)」のセク ションを参照 してください。
サンプルク ロック相対遅 延の調整範囲	0.0 ~ 1.0 サンプルクロック周期	遅延または位 相調整をオン ボードクロッ
サンプルク ロック相対遅 延の調整分解 能	10 ps	クに適用して 複数のデバイ スを同期する ことができま す。

仕様		コメント	
エクスポート したサンプル クロックの出 力先	1. DDC CLK OUT (DE 2. CLK OUT (SMB ジャ	STROBE 以外 のソースのあ るサンプルク ロックがエク スポートされ ます。	
エクスポート したサンプル クロックの遅 延範囲($\delta_{\rm C}$)	0.0 ~ 1.0 サンプルクロ	クロック周波 数が 25 MHz 以上の場合	
エクスポート したサンプル クロックの遅 延分解能($\delta_{\rm C}$)	サンプルクロック周期の	クロック周波 数が 25 MHz 以上の場合	
エクスポート	周期ジッタ	サイクル間ジッタ	標準、オン
したサンプル クロックジッ タ	20 ps _{rms}	35 ps _{rms}	── ボードクロッ クを使用

生成タイミング(データ、DDC CLK OUT、および PFI<0..3> チャンネル)

仕様	値	コメント
データチャン ネル間ス キュー	±600 ps	すべてのデー タチャンネル 間の標準ス キュー
最大データ チャンネル トグルレート	NI 6541: 25 MHz NI 6542: 50 MHz	_
データ位置 モード	サンプルクロック立ち上がりエッジ、サンプルクロック立ち 下がりエッジ、またはサンプルクロック立ち上がりエッジか らの遅延	_
生成データ遅 延範囲(δ _G)	0.0 ~ 1.0 サンプルクロック周期	クロック周波 数が 25 MHz 以上の場合
生成データ遅 延分解能(δ _G)	サンプルクロック周期の 1/256	クロック周波 数が 25 MHz 以上の場合
エクスポート したサンプル クロックオフ セット(t _{CO})	0.0 または 2.5 ns(デフォルト)	ソフトウェア で選択可能
サンプルク ロック(内部) から DDC コネ クタまでの時 間遅延 (t _{sCDDC})	15 ns	標準

所定の生成セットアップおよびホールド時間

エクスポートした サンプルクロック モードおよびオフ セット	電圧の種類	立ち上がりク ロックエッジか らデータ遷移ま での時間 (t _{PCO})	所定の最小セッ トアップ時間 (t _{PSU})	所定の最小ホー ルド時間(t _{PH})
非反転、2.5 ns	1.8V	2.5 ns(標準)	t _P – 5.5 ns	0.5 ns
	2.5V		t _P – 4.5 ns	0.9 ns
	3.3V/5.0V		t _P – 4.5 ns	1 ns
反転、0 ns	1.8V	† _P /2	t _P /2 – 3.5 ns	(t _P /2) - 1.5 ns
	2.5V		t _P /2 – 2.5 ns	
	3.3V/5.0V		t _P /2 - 2 ns	

NI 6541/6542 生成セッションの適切なエクスポートしたサンプルクロックモードおよびオフセットを判断するには、被測定物(DUT)のデータシートのセットアップおよびホールド時間とこの表の値を比較します。NI 6541/6542 が提供するセットアップおよびホールド時間が、DUT に必要なセットアップおよびホールド時間より長くなるように、エクスポートされたサンプルクロックモードおよびオフセットを選択します。

エクスポートしたサンプルクロックモード、および所定のセットアップおよびホールド時間の関係を示す図については、図 1「所定の生成セットアップおよびホールド時間のタイミング図」を参照してください。

メモ: この表は、データ位置がサンプルクロックの立ち上がりエッジに設定され、サンプルクロックが DDC コネクタへエクスポートされていることを前提としています。

この表には、チャンネル間スキュー、シンボル間の混信、およびジッタの最悪なケースの影響が 含まれています。

その他のエクスポートされたサンプルクロックモードおよびオフセットの組み合わせも許可されます。前の表は、デフォルトケース(オフセット 2.5 ns の非反転クロック)、そして均等なセットアップおよびホールド時間(オフセット 0 ns の反転クロック)を提供するケースの値のみを表します。

DDC コネクタおよび高速 DIO アクセサリ端子には指定のタイミング関係が適用されます。信号経路設定、信号分割、バッファ、もしくは変換論理のいずれもこの関係に影響を与えます。 DDC_CLK_OUT のコピーが複数必要な場合、NI ではゼロ遅延バッファを使用してこの関係を保持するように推奨しています。




図1 所定の生成セットアップおよびホールド時間のタイミング図



メモ 提供されるセットアップおよびホールド時間には最大チャンネル間スキューおよびジッタを含みます。




図2 生成タイミング図

集録タイミング(データ、STROBE、および PFI<0..3> チャンネル)

仕様	値	コメント
チャンネル間 スキュー	±600 ps	すべてのデー タチャンネル 間の標準ス キュー
データ位置 モード	サンプルクロック立ち上がりエッジ、サンプルクロック立ち 下がりエッジ、またはサンプルクロック立ち上がりエッジか らの遅延	_
STROBE まで のセットアッ プ時間(t _{SUS})	3.1 ns	最大。最大 データチャン ネル間ス キューを含む
STROBE まで のホールド時 間(t _{HS})	2.7 ns	最大。最大 データチャン ネル間ス キューを含む
DDC コネクタ から内部サン プルクロック までの時間遅 延(t _{DDCSC})	10 ns	標準
サンプルク ロックからの セットアップ 時間(t _{SUSC})	0.4 ns	データチャン ネル間ス キュー、 t _{DDCSC} 、また は t _{SCDDC} は含 まれません。
サンプルク ロックまでの ホールド時間 (t _{HSC})	0 ns	データチャン ネル間ス キュー、 † _{DDCSC} 、また は† _{SCDDC} は含 まれません。
集録データ遅 延範囲(δ _A)	0.0 ~ 1.0 サンプルクロック周期	クロック周波 数が 25 MHz 以上の場合
集録データ遅 延分解能(δ _A)	サンプルクロック周期の 1/256	クロック周波 数が 25 MHz 以上の場合




図3 STROBE をサンプルクロックとして使用する集録タイミング図




図4 STROBE 以外のサンプルクロックソースを使用する集録タイミング図

CLK IN (SMB ジャックコネクタ)

仕様		値			コメント
方向	デバイスへの入力				_
信号タイプ	シングルエンド				_
出力先		1. 基準クロック(PLL: 位相ロックループ) 2. サンプルクロック			
入力カプリング	AC				_
入力保護	±10 VDC				_
入力インピーダ ンス	50Ω(デフォル	ト)または 1	kΩ		ソフトウェアで 選択可能
検出可能な最小 パルス幅	4 ns				_
クロック要件	クロックは連続	および自走では	あること。		_
サンプルクロックの	D場合				
外部サンプルク	方形波			_	
ロックのレンジ	電圧レンジ	$0.65\mathrm{V_{pp}}\sim5.0\mathrm{V_{pp}}$			_
	周波数範囲	NI 6541: 20) kHz \sim 50 M	Hz	_
		NI 6542: 20	kHz \sim 100 N	ЛHz	_
	デューティー サイクルレン ジ	f < 50 MHz f ≥ 50 MHz			_
		正弦	波		_
	電圧レンジ	0.65 ~ 1.0 ~ 2.0 ~ 5.0 V _{pp} 5.0 V _{pp} 5.0 V _{pp}		_	
	周波数範囲	NI 6541 : 5.5 ~ 50 MHz	NI 6541: 3.5 ~ 50 MHz	NI 6541: 1.8 ~ 50 MHz	_
		NI 6542 : 5.5 ~ 100 MHz	NI 6542 : 3.5 ~ 100 MHz	NI 6542 : 1.8 ~ 100 MHz	_

仕様	値	コメント		
基準クロックの場合	基準クロックの場合			
基準クロックの 周波数範囲	10 MHz ±50 ppm	_		
基準クロックの 電圧レンジ	$0.65 \sim 5.0 V_{\rm pp}$	_		
基準クロックの デューティーサ イクル	25 ~ 75%	_		

STROBE (DDC コネクタ)

仕様	何	i	コメント
方向	デバイスへの入力	_	
出力先	サンプルクロック(集録のみ)		_
STROBE 周波	NI 6541 : 48 Hz ∼ 50 MHz		_
数範囲	NI 6542 : 48 Hz ∼ 100 MHz		
STROBE デューティー サイクルレン ジ	NI 6541: クロック周波数が 50 NI 6542: クロック周波数が 50 クロック周波数が 50 MHz 未満	プログラムし きい値の場合	
検出可能な最 小パルス幅	4 ns	両方の集録電 圧しきい値で 必要	
電圧しきい値	「チャンネル仕様」セクションの STROBE、および PFI<03> チャ ださい。	_	
クロック要件	クロックは連続および自走であ	_	
入力インピー ダンス	A および B のラベルが付いた モジュールアセンブリ	ソフトウェア で選択可能	
	10 kΩ	50 kΩ	

PXI_STAR (PXI バックプレーン)

仕様	値	コメント
方向	デバイスへの入力	_
信号タイプ	シングルエンド	_
出力先	 サンプルクロック 開始トリガ 基準トリガ(集録セッションのみ) アドバンストリガ(集録セッションのみ) 一時停止トリガ(生成セッションのみ) スクリプトトリガ <03>(生成セッションのみ) 	_
PXI_STAR 周波 数範囲	NI 6541: 48 Hz ∼ 50 MHz NI 6542: 48 Hz ∼ 100 MHz	_
クロック要件	クロックは連続および自走であること。	_

CLK OUT (SMB ジャックコネクタ)

仕様	値	コメント
方向	デバイスから出力	_
ソース	1. サンプルクロック(STROBE を除く) 2. 基準クロック(PLL)	_
出力インピー ダンス	50 Ω (公称)	_
電気特性	「チャンネル仕様」セクションの「生成タイミング(データ、 DDC CLK OUT、および PFI<03> チャンネル)」仕様を参照 してください。	1
最大駆動電流	1.8V 時に 8 mA、2.5V 時に 16 mA、3.3V 時に 32 mA	_
論理タイプ	生成ロジックファミリ設定(3.3V、2.5V、1.8V)	_

DDC CLK OUT (DDC コネクタ)

仕様	値	コメント
方向	デバイスから出力	_
ソース	サンプルクロック	STROBE は DDC CLK OUT に経路設定で きません。
電気特性	「チャンネル仕様」セクションの「生成タイミング(データ、 DDC CLK OUT、および PFI<03> チャンネル)」仕様を参照 してください。	_

基準クロック(PLL)

仕様	値	コメント
基準クロック ソース	 PXI_CLK10 (PXI バックプレーン —PXI のみ) RTSI 7 (PCI のみ) CLK IN (SMB ジャックコネクタ) なし(基準にロックされていないオンボードクロック) 	PLL の基準周波 数を提供
ロック時間	400 ms	標準
基準クロック 周波数	10 MHz ±50 ppm	_
基準クロック のデュー ティーサイク ルレンジ	25 ~ 75%	_
基準クロック 周波数の出力 先	CLK OUT(SMB ジャックコネクタ)	_

メモリおよびスクリプト

仕様		値		コメント
メモリアーキ テクチャ	NI 6541/6542 は、波形と命令がオンボードメモリを共有する SMC (Synchronization and Memory Core) テクノロジを 使用しています。スクリプト命令数、メモリ内の最大波形数、および波形ストレージで使用できるサンプル数などのパラメータは、柔軟性がありユーザ定義が可能です。			詳細にNIデジ生 は、『NIデ発生 タル波アナプ』 インルボーセション インション インション インション インション インション インション インション インション インション インション インション インション インション
オンボードメ モリサイズ	1 M ビット / チャ 8 M ビット / チャ ンネル (生成セッション) 1 M ビット / チャ (生成セッション) 1 M ビット / チャ 8 M ビット / チャンネル ンネル (生録セッション) (集録セッション) (集録セッション)			生成 セッショ と 水
生成モード	単一波形モード : 単一波形を1回のみ	_		
	スクリプトモード: シンプルまたは複雑 リプトを使用して、 生成する波形数、お ように反応するかを			

仕様	値			コメント
サンプル中の		サンプルレート		
生成最小波形 サイズ (S)	構成	100 MHz (NI 6542 のみ)	50 MHz	トに依存。サ ンプルレート を上げると最
	単一波形	2 S	2 S	小波形サイズ の要件が増加
	連続波形	32 S	16 S	します。これ
	ステップシーケン ス	128 S	64 S	らの構成の詳 細については、 『NI デジタル
	バーストシーケン ス	512 S	256 S	波形発生器 / アナライザへ ルプ』の「一般的なスクリプトの使用」のトピックだ さい。
有限生成繰り 返し回数	1 ~ 16,777,216			_
生成波形量	波形サイズは、28の整数倍である必要あり。			波形サイズに 関係なく、 NI-HSDIO は波 形を物理メモ リの 32 S ブ ロックサイズ に割り当てま す。
集録最小レ コードサイズ	1 S			波形サイズに 関係なく、 NI-HSDIO は最 低 128 バイト をレコードに 割り当てます。
集録レコード 量	1 S			_
最大集録レ コード数	2,147,483,647			_

仕様	値	コメント
基準トリガの プレトリガサ ンプル集録数	0~最大レコード	_
基準トリガの ポストトリガ サンプル集録 数	0~最大レコード	

トリガ(NI 6541/6542への入力)

仕様		ſ	İ		コメント
トリガタイプ	 開始トリガ 一時停止トリガ スクリプトトリカ 基準トリガ(集録 アドバンストリガ 	・・・・・ マンション	ンのみ)	,	_
ソース	 PFI 0 (SMB ジャックコネクタ) PFI < 13> (DDC コネクタ) PXI_TRIG<07> (PXI バックプレーン —PXI のみ) / RTSI < 07> (RTSI バス —PCI のみ) PXI_STAR (PXI バックプレーン —PXI のみ) パターンマッチ (集録セッションのみ) ソフトウェア (ユーザによる関数呼び出し) 無効 (トリガ待機なし) 			-	
トリガ検出	 開始トリガ(エッジ検出:立ち上がりまたは立ち下がり) 一時停止トリガ(レベル検出: HIGH もしくは LOW) スクリプトトリガ <03> (エッジ検出:立ち上がりまたは立ち下がり、レベル検出: HIGH もしくは LOW) 基準トリガ(エッジ検出:立ち上がりまたは立ち下がり) アドバンストリガ(エッジ検出:立ち上がりまたは立ち下がり) 			_	
必要最小トリ ガパルス幅	生成トリガ 集録トリガ 30 ns 集録トリガは、セットアップ およびホールド時間の要件を 満たす必要があります。		_		
トリガリアー ム時間	開始~基準トリガ		ドバンス リガ	基準~基準トリガ	_
	57 S(通常)、 64 S(最大)	138 S(追 143 S(揖	, . , .	132 S(通常)、 153 S(最大)	

仕様	í	İ	コメント
出力先	1. PFI 0(SMB ジャックコネクタ) 2. PFI <13>(DDC コネクタ) 3. PXI_TRIG<06>(PXI バックプレーン—PXI のみ)/ RTSI <06>(RTSI バス—PCI のみ)		各時停止が トリーガリカ が出力が のよりです。 おいまでは おいまでは おいまでは おいまでは ないました。 できません。
一時停止トリ	生成セッション	集録セッション	生成中にデー
ガから一時停止状態までの 遅延	32 サンプルクロック周期 + 150 ns	データに同期	タアクティブ イベントを使 用して、NI 6541/6542 が 一時停止状態 に入るタイミ ングを決定。
トリガからデ ジタルデータ 出力までの遅 延	32 サンプルクロック周期 + 160	O ns	_

イベント(NI 6541/6542 から生成)

仕様	値	コメント
イベントタイプ	 マーカ < 03> (生成セッションのみ) データアクティブイベント (生成セッションのみ) 開始準備完了イベント アドバンス準備完了イベント (集録セッションのみ) レコード完了イベント (集録セッションのみ) 	_

仕様	値	コメント
出力先	1. PFI 0 (SMB ジャックコネクタ) 2. PFI <13> (DDC コネクタ) 3. PXI_TRIG<06> (PXI バックプレーン —PXI のみ) / RTSI <06> (RTSI バス —PCI のみ)	各イグアイ ドカーン イタアイベベに が が が が が が が が が が が が が が が が が が
マーカ時間分解能(配置)	マーカは、2Sの整数倍で配置される必要あり。	_

その他

仕様	値	コメント
ウォームアッ プ時間	15 分	_
オンボードクロックの特性(PLL 基準ソースがなしに設定されている場合に有効)		
周波数確度	±100 ppm	_
温度安定性	±30 ppm	_
経時特性	±5 ppm(1 年目)	_

電源

仕様	値		コメント
	標準	最大	
+3.3 VDC	1.6 A	1.8 A	_
+5 VDC	1.2 A	1.7 A	_
+12 VDC	0.25 A	0.40 A	_
-12 VDC	0.06 A	0.10 A	_
合計電力	15 W	20.5 W	_

物理特性

仕様	f	<u>i</u>	コメント	
外形寸法	PXI	PCI	_	
	3U、1 スロット、 PXI/cPCI モジュール 21.6×2.0×13.1 cm (8.5×0.8×5.16 in.)	12.6 × 35.5 cm (4.95 × 13.9 in.)		
重量	PXI	PCI	_	
	343 g (12.1 oz)	PCI : 410 g (14.5 oz)		
フロントパネル=	フロントパネルコネクタ			
ラベル	機能	コネクタタイプ		
CLK IN	外部サンプルクロック、外部 PLL 基準入力	SMB ジャックコネクタ	_	
PFI 0	イベント、トリガ	SMB ジャックコネクタ	_	
CLK OUT	エクスポートしたサンプルク ロック、エクスポートした基 準クロック	SMB ジャックコネクタ	_	
DIGITAL DATA & CONTROL	デジタルデータチャンネル、 エクスポートしたサンプルク ロック、STROBE、イベン ト、トリガ	68 ピン、VHDCI コネクタ		

ソフトウェア

仕様	値	コメント
ドライバソフ トウェア	NI-HSDIO ドライバソフトウェア 1.2 以降。NI-HSDIO は、NI 6541/6542 の構成および制御を可能にし、さまざまな開発環境のアプリケーションインタフェースを提供します。 NI-HSDIO は、IVI アプリケーションプログラミングインタフェース(API)指針に従っています。	_
アプリケー ションソフト ウェア	NI-HSDIO は、以下のアプリケーション開発環境(ADE)でのプログラミングインタフェースを提供します。 • National Instruments LabVIEW • National Instruments LabWindows™/CVI™ • Microsoft Visual C/C++	サポートされ ている各 ADE のバージョン については、 『NI-HSDIO 計 測器ドライバ Readme』を 参照してくだ さい。
テストパネル	NI Measurement & Automation Explorer (MAX) も NI 6541/6542 対応の集録および生成の基本機能を搭載した テストパネルを提供しています。MAX は NI-HSDIO 計測器 ドライバ CD に含まれています。	_

環境仕様



メモ

NI 6541/6542 の効率的な冷却方法については、NI 6541/6542 に付属する『強制空冷の維持について』を参照してください。NI 6541/6542 は、室内使用を意図して設計されています。

仕様	値	コメント
動作温度	PXI : 以下を除くすべての NI PXI シャーシで 0 ~ +55 ℃。 NI PXI-1000/B および NI PXI-101x シャーシ (IEC-60068-2-1 および IEC-60068-2-2 に準拠)に取り付けられた場合は、	_
	0 ~ +45 °C. PCI : 0 ~ +45 °C	
保管温度	-20 ~ +70 ℃	_
動作時の相対 湿度	10 ~ 90% 相対湿度、 結露なきこと (IEC-60068-2-56 に準拠)	_
保管時の相対 湿度	5 ~ 95% 相対湿度、 結露なきこと (IEC-60068-2-56 に準拠)	_

仕様	値	コメント
動作衝撃	30 g(半正弦波)、11 ms パルス(IEC 60068-2-27 に準拠、 MIL-PRF-28800F に準拠してテストプロファイルを確立)	_
保管時衝撃	50 g(半正弦波)、11 ms パルス(IEC 60068-2-27 に準拠、 MIL-PRF-28800F に準拠してテストプロファイルを確立)	_
動作振動	5 ~ 500 Hz、0.31 g _{rms} (IEC 60068-2-64 に準拠)	_
保管時振動	5 ~ 500 Hz、2.46 g _{rms} (IEC 60068-2-64 に準拠、テストプロファイルは MIL-PRF-28800F、Class B の要件を上回る)	_
高度	海抜 0 ~ 2,000 m(周囲温度 25 ℃時)	_
汚染度	2	_

安全性、電磁両立性、CE 適合

仕様	値	コメント
安全性	NI 6541/6542 は、計測、制御、実験に使用される電気装置に関する以下の規格および安全性の要件を満たします。 • IEC 61010-1、EN 61010-1 • UL 61010-1、CSA 61010-1	UL およびその他 の安全保証につい ては、製品ラベル または「オンライ ン製品認証」セク ションを参照して ください。

仕様	値	コメント
電磁両立性指 令(EMC)	この製品は、計測、制御、実験に使用される電気装置に関する以下の EMC 規格の必要条件を満たします。 • EN 61326-1 (IEC 61326-1): Class A エミッション、基本イミュニティ	EMC に適合させ るには以下を参照 してください。
	 EN 55011 (CISPR 11): Group 1、Class A エミッション AS/NZS CISPR 11: Group 1、Class A エミッション FCC 47 CFR Part 15B: Class A エミッション ICES-001: Class A エミッション 製品の EMC 決定に適用する基準については、以下の「オンライン製品認証」セクションを参照してください。 	NI 6541/6542 を 使用する際は、 必ず SHC68-C68-D4 もしくは SHC68-C68-D2 シールドケーブル を使用してください。
		EMI フィラーパネ ル (NI P/N 778700-01) を NI 6541/6542 の すべての空きス ロットに取り付け てください。
CE 適合	この製品は、該当する EC 理事会指令による基本的要件に 適合しています。 • 2006/95/EC、低電圧指令(安全性) • 2004/108/EC、電磁両立性指令(EMC)	_
オンライン製品認証	この製品のその他の適合規格については、この製品の適合 宣言(DoC)をご覧ください。この製品の製品認証および 適合宣言を入手するには、ni.com/certification(英 語)にアクセスして型番または製品ラインで検索し、保証 の欄の該当するリンクをクリックしてください。	_
環境管理	ナショナルインスツルメンツは、環境に優しい製品の設計および製造に努めています。NIは、製品から特定の有害物質を除外することが、環境および NI のお客様にとって有益であると考えています。	_
	環境の詳細な情報については、ni.com/environment (英語)の NI and the Environment を参照してください。 このページには、ナショナルインスツルメンツが準拠する 環境規制および指令、およびこのドキュメントに含まれて いないその他の環境に関する情報が記載されています。	

仕様	値	コメント
廃電気電子機 器(WEEE)	欧州のお客様へ: 寿命末期を過ぎた製品は、すべて WEEE リサイクルセンターへ送る必要があります。WEEE リサイ クルセンター、ナショナルインスツルメンツの WEEE へ の取り組み、および廃電気電子機器に関する WEEE 指令 2002/96/EC との準拠については、ni.com/ environment/weee (英語)を参照してください。	-

电子信息产品污染控制管理办法 (中国 RoHS)



中国客户 National Instruments 符合中国电子信息产品中限制使用某些有害物质指令 (RoHS)。 关于 National Instruments 中国 RoHS 合规性信息,请登录 ni.com/environment/rohs_china。 (For information about China RoHS compliance, go to ni.com/environment/rohs_china.)

CVI, LabVIEW、National Instruments、NI、ni.com、National Instrumentsのコーポレートロゴ及びイーグルロゴは、National Instruments Corporation の商標です。その他の National Instruments の商標については、ni.com/trademarks に掲載されている「Trademark Information」をご覧下さい。The mark LabWindows is used under a license from Microsoft Corporation。Windows is a registered trademark of Microsoft Corporation in the United States and other countries。本文書中に記載されたその他の製品名および企業名は、それぞれの企業の商標または商号です。National Instruments の製品/技術を保護する特許については、ソフトウェアで参照できる特許情報(ヘルプー特別情報)、メディアに含まれているpatents、txt ファイル、または「National Instruments Patent Notice」(ni.com/patents)のうち、該当するリソースから参照してください。