

5-stage-pipeline-cpu


1 功能汇总

1.1 目前进度

写了一个 32 位 5 段流水的 cpu，目前已实现 register 的内部上推功能，但 memory 的内部上推和 cpu 停止还没做。

1.2 文件命名

设计文件中器件的命名按照《Computer organization and design》中的方式命名。



1.3 实现函数


该代码实现了以下 20 个函数：

表 4.4 20 条 MIPS 整数指令

指令	[31:26]	[25:21]	[20:16]	[15:11]	[10:6]	[5:0]	意 义
add	000000	rs	rt	rd	00000	100000	寄存器加
sub	000000	rs	rt	rd	00000	100010	寄存器减
and	000000	rs	rt	rd	00000	100100	寄存器与
or	000000	rs	rt	rd	00000	100101	寄存器或
xor	000000	rs	rt	rd	00000	100110	寄存器异或
sll	000000	00000	rt	rd	sa	000000	左移
srl	000000	00000	rt	rd	sa	000010	逻辑右移
sra	000000	00000	rt	rd	sa	000011	算术右移
jr	000000	rs	00000	00000	00000	001000	寄存器跳转
addi	001000	rs	rt	immediate			立即数加
andi	001100	rs	rt	immediate			立即数与
ori	001101	rs	rt	immediate			立即数或
xori	001110	rs	rt	immediate			立即数异或
lw	100011	rs	rt	offset			取整数数据字
sw	101011	rs	rt	offset			存整数数据字
beq	000100	rs	rt	offset			相等转移
bne	000101	rs	rt	offset			不等转移
lui	001111	00000	rt	immediate			设置高位
j	000010	address					跳转
jal	000011	address					调用

1.4 结构图

该 cpu 的结构图如下：




2 操作方法

2.1 代码写入

在 cpu 运行前需要向 instruction memory 中写入 cpu 的软件代码，本模型采用了 python 模拟向 instruction memory 写入代码的过程。

操作步骤如下：

1. 打开“指令转换”文件夹中的”decode.py”



2. 打开“decode.py”后，在 debug 模式下运行（直接运行好像会导致数据存不进文件），直接输入想要的代码即可。注意，要加入变量（如 x1,x2,x3），应使用 load 函数，所有的变量都需要用 load 函数定义。

```
13474@LAPTOP-R128W7BG MINGW64 /c:/Users/13474/Desktop/FPGA code/cpu/指令转换 (master)
$ cd c:\Users\13474\Desktop\FPGA code\cpu\指令转换 ; /usr/bin/env C:\Users\13474\AppData\Local\Programs\Python\Python311\python.exe c:\Users\13474\.vscode\extensions\ms-python.python-2022.18.2\pythonFiles\lib\python\debugpy\adapter\..\..\debugpy\launcher 62287 -- c:\Users\13474\Desktop\FPGA code\cpu\指令转换\decode.py
要存入x数据，使用函数“load x 变量值”
请输入cpu指令，直接回车结束输入：load x1 10
001000_00000_11110_0000000000001010
要存入x数据，使用函数“load x 变量值”
请输入cpu指令，直接回车结束输入：load x2 20
001000_00000_10010_0000000000010100
要存入x数据，使用函数“load x 变量值”
请输入cpu指令，直接回车结束输入：load x3 0
001000_00000_01001_0000000000000000
要存入x数据，使用函数“load x 变量值”
请输入cpu指令，直接回车结束输入：load x4 0
001000_00000_01100_0000000000000000
要存入x数据，使用函数“load x 变量值”
请输入cpu指令，直接回车结束输入：add x3 x2 x1
000000_10010_11110_01001_00000_100000
要存入x数据，使用函数“load x 变量值”
请输入cpu指令，直接回车结束输入：sub x4 x3 x2
000000_01001_10010_01100_00000_100010
要存入x数据，使用函数“load x 变量值”
请输入cpu指令，直接回车结束输入：
```

检查一下数据是否载入，打开“code.txt”，即可看到刚刚生成的代码：

```
code.txt - 记事本
文件(F) 编辑(E) 格式(O) 查看(V) 帮助(H)
001000_00000_11110_0000000000001010
001000_00000_10010_0000000000010100
001000_00000_01001_0000000000000000
001000_00000_01100_0000000000000000
000000_10010_11110_01001_00000_100000
000000_01001_10010_01100_00000_100010
```

3. 打开”design” 文件夹的”instruction_memory.v”，用复制粘贴的形式将刚刚生成的代码输入对应区域即可。（尝试过 \$readmemb，但好像加载不进去）

名称	修改日期	类型	大小
design	2022-11-24 20:02	文件夹	
test	2022-11-10 0:00	文件夹	
testbench	2022-11-24 22:14	文件夹	
vivado_prj_model	2022-11-09 20:35	文件夹	
操作方法(tex源码)	2022-11-24 23:07	文件夹	
指令转换	2022-11-19 0:25	文件夹	
README.md	2022-11-24 22:26	MD 文件	1 KB
run_simulation.bat	2020-02-14 14:55	Windows 批处理...	1 KB

名称	修改日期	类型	大小
ALU.v	2022-11-15 12:02	V 文件	2 KB
contorl.v	2022-11-24 20:43	V 文件	6 KB
cpu_main.v	2022-11-24 21:38	V 文件	7 KB
data_memory.v	2022-11-11 19:57	V 文件	1 KB
instruction_memory.v	2022-11-24 21:46	V 文件	2 KB
register.v	2022-11-11 21:26	V 文件	1 KB

```


25 always @(*) begin
26     if (!rst) begin
27         instruction <= 'd0;
28         loading <= 'b1;
29         for (i=32'b0; i<order; i=i+1'b1)begin
30             mem[i] <= 32'b0;
31         end
32     end
33     //写入指令
34     else if (loading) begin
35         mem[0] <= 32'b001000_00000_00001_00000000000001010;
36         mem[1] <= 32'b001000_00000_11110_0000000000010100;
37         mem[2] <= 32'b001000_00000_00111_0000000000000000;
38         mem[3] <= 32'b001000_00000_10110_0000000000000000;
39         mem[4] <= 32'b000000_11110_00001_00111_00000_100000;
40         mem[5] <= 32'b000000_00111_11110_10110_00000_100010;
41         mem[6] <= 32'b101011_10110_10110_0000000000000000;
42         mem[7] <= 32'b000000_00000_00000_00000_00000_000000;
43         mem[8] <= 32'b000000_00000_00000_00000_00000_000000;
44         mem[9] <= 32'b000000_00000_00000_00000_00000_000000;
45         mem[10] <= 32'b000000_00000_00000_00000_00000_000000;
46         mem[11] <= 32'b000000_00000_00000_00000_00000_000000;
47         mem[12] <= 32'b000000_00000_00000_00000_00000_000000;
48         loading <= 'b0;
49     end
50
51     else if (addr_pc[31:2] < order) begin
52         instruction <= mem[addr_pc[31:2]];
53     end
54
55     else instruction <= 'd0;
56
57 end
58
59 //decode
60 assign op = instruction [31:26];
61 assign rs = instruction [25:21];
62 assign rt = instruction [20:16];
63 assign rd = instruction [15:11];
64 assign sa = instruction [10:6];
65 assign func = instruction [5:0];
66 assign immediate = instruction [15:0];
67 assign address = instruction [25:0];
68

```

4. 打开“run_simulation.bat”，按”1” 运行即可。

名称	修改日期	类型	大小
design	2022-11-24 20:02	文件夹	
test	2022-11-10 0:00	文件夹	
testbench	2022-11-24 22:14	文件夹	
vivado_prj_model	2022-11-09 20:35	文件夹	
操作方法(tex源码)	2022-11-24 23:14	文件夹	
指令转换	2022-11-19 0:25	文件夹	
README.md	2022-11-24 22:26	MD 文件	1 KB
run_simulation.bat	2020-02-14 14:55	Windows 批处理...	1 KB

仿真开始后记得在'test' 那里把想要的参数加进去。点击'RUN-ALL' 开始运行就行。



3 个人感想

3.1 项目经历

这个cpu 现在已经做了一个多月,从10月初开始搞的。9月的时候我连verilog 是啥都不知道,搞了两个多月可以搞出一个能跑的cpu 还是很高兴的。(虽然搞的不咋滴)

本来可以搞的更快一点的,但是考试还是有一点多,然后又要学英语,又要给实验室画一些PCB,每天弄这个的时间不是很多,每天大概有两个小时吧。

9月份的时候学了一下啥叫verilog,写了几个小程序就开始搞这个了,还是有一点难的,一开始找资料整了挺久。

后面有空的话会慢慢完善这个东西,不过期末考又差不多到了,不知道有没有空搞。