


一、题目介绍

基于全流程国产数字 EDA 系统的 MAC16 芯片设计

乘积累加运算 (Multiply Accumulate, MAC) 是各类 CPU, DSP, AI 等芯片中用于实现乘法与累加合并操作的常用模块。本题要求设计一款 55nm 的输入 16 位、输出 24 位的串行乘积累加运算器 MAC16 数字芯片, 其主体 RTL 电路 `mac16.v` 和测试电路 `testbench` 需自行开发。可参考图片中的 MAC16 架构图。



1. Pin 信息

- `inA`、`inB`: 输入 16b 串行信号, 输入 1Gbps, MSB 先入, 由 `clk` 上升沿驱动采样。
- `in_ready`: 用于输入同步, `inA` 和 `inB` 正在输入时为 1, 无数据输入时为 0。
- `sum_out`: 输出 24b 串行信号, 输出 1Gbps, MSB 先出, 由 `clk` 上升沿驱动输出, 无数据输出时回 0 电平。
- `carry`: 溢出进位信号, 当 `sum_out` 溢出后置 1, 默认 0; 一旦置 1 后可被 `rst_n` 或 `mode` 信号清除。
- `out_ready`: 用于输出同步, `sum_out` 正在输出时置 1, 无数据输出时为 0。
- `clk`: 1GHz 主频, 上升沿有效, 在电路不复位状态时, `clk` 上升沿采样 16b 的 `inA` 和 `inB` 串行数据, 模块内完成乘法及累加运算, 并将运算结果更新至 `sum_out` 进行串行输出。
- `rst_n`: 电路复位信号, 低电平时复位, 整个电路不工作, 清空所有内部锁存器和所有输出。
- `mode`: 选择模式。为 0 时, 输出当前乘积和上一状态乘积之和; 为 1 时, 进行全部状态乘积累加的输出。注: `mode` 切换时, 清空所有内部锁存器和所有输出。

2. 待测试情况说明

需分别测试以下 3 种组合, 每种组合输入 6 组数, 建议分别写 3 个 `testbench`, 也可在同 1 个 `testbench` 中轮流实现。

inA (十进制)	inB (十进制)	mode
2, 8, 14, 116, 1546, 20698	6, 30, 71, 828, 1152, 728	0
2, 8, 14, 116, 1546, 20698	6, 30, 71, 828, 1152, 728	1
2, 8, 14, 116, 1546, 20698	6, 30, 71, 828, 1152, 728	0->1 (在组 14&71 输入完之后切换)

3. 每个测试电路的时序过程说明

- `clk` 时钟始终输入 1GHz 信号。
- 一开始时 `rst_n=0`，`rst_n` 在 2 个 `clk` 周期后置高并一直保持下去。
- 随后从 `inA`、`inB` 串行输入 6 组数据，`in_ready` 用于同步，每组之间可以无间隔也可以有间隔，间隔时间差不超过 5 个 `clk` 周期。
- 输出信号 `sum_out`、`carry` 和 `out_ready` 依以上描述进行输出，测试仿真时间需覆盖全部数据输出过程。
- 整个过程中，`testbench` 调用 `mac16.v` 模块，并自行进行相同逻辑的乘加计算，比较输出数据，只要有一组数据不符合则在 `log` 中打印 `Simulation Failed`，全部 6 组数据均比较正确打印 `Simulation Passed`。

二、工作条件

1. 采用浙江创芯 55nm 的工艺 PDK 和标准单元库。
2. 以下指标工作需要在 3 个 PVT corner 下均满足：`TT/1.2V/25°C/RCTyp`，`SS/1.08V/125°C/RCworst`，和 `FF/1.32V/-40°C/RCBest`。

三、提交要求

1. 需要提交 RTL2GDS 整个过程中每个阶段的全部设计数据，及相关重要过程资料（比如 `log` 文本等）。
2. 需要提交 Word 版设计报告，详细阐述设计思路和设计过程、各 EDA 工具运行结果。

四、指标要求

1. 完成 RTL 的编写和仿真、逻辑综合、形式验证、布局布线、物理验证、静态时序分析的整个过程，提交以下每个阶段的全部设计数据。
2. MAC16 芯片为串行输入、串行输出，在 1G 工作频率下，所有 `testbench` 的前仿真输出波形逻辑正确，且所有 `log` 汇报 `Simulation Passed`。
3. 逻辑综合汇报结果正确，且汇报 `Total Power`≤300uW。
4. 形式验证（综合前后一致性对比）结果汇报正确。
5. 布局布线汇报连接正确，且 3 个 PVT corner 的 `setup & hold slack` 在 1GHz 工作频率下均通过，如有一个不通过请说明。
6. 物理验证 LVS 通过，并获得 3 个 PVT corner 的 SPEF 文件。
7. 静态时序分析汇报 3 个 PVT corner 的 `setup & hold slack` 在 1GHz 工作频率下均通过，如有一个不通过请说明。
8. 总面积 ≤90um * 90um（最后芯片 DIE 面积 100um * 100um，需留有顶层拼 MPW 的空间），且金属层最多使用 5 层即 M1~M4 & TM2。
9. 提供 Word 版设计报告，详细阐述设计思路和设计过程、各 EDA 工具运行结果。
10. 其他指标均达标情况下，逻辑综合汇报 `Total Power`≤100uW。
11. 其他指标均达标情况下，静态时序分析汇报 3 个 PVT corner 的 `setup & hold slack` 在 1.5GHz 工作频率下均能通过。

五、论文

Chiplet + DSE 相关论文

【1】Chiplet Design Automation: Methodologies, Advances, and Directions

Chiplet设计自动化：方法论、进展与方向

•Authors: (Survey – ACM TODAES)

•Date: 2026 | Source: ACM TODAES Vol.31, No.5

•English Summary: A comprehensive 56-page survey (231 references) covering the full landscape of design automation technologies for multi-chiplet systems. Focuses on core design methodologies including partitioning, floorplanning, routing, thermal management, power delivery, and testing for chiplet integration.

•中文总结: 56页、231篇参考文献的Chiplet设计自动化全面综述，覆盖划分、布局布线、热管理、供电和测试等全部核心技术方法论。

•🔗 <https://dl.acm.org/doi/10.1145/3796529>

【2】CHICO-Agent: An LLM Agent for the Cross-layer Optimization of 2.5D and 3D Chiplet-based Systems

CHICO-Agent: 面向2.5D/3D Chiplet系统跨层优化的LLM Agent

•Authors: Qihang Wu, Aman Arora, Vidya A. Chhabria

•Date: 2026-04-20 | Source: arXiv:2604.18764

•English Summary: An LLM-driven optimization framework that coordinates cross-layer co-design across application, architecture, chip, and package levels for 2.5D/3D chiplet systems. Maintains a persistent knowledge base capturing parameter-outcome trends and uses an admin-field multi-agent workflow. Compared to simulated annealing, CHICO-Agent finds lower-cost configurations and provides interpretable audit trails for designers.

•中文总结: LLM驱动的Chiplet系统跨层协同优化框架（应用→架构→芯片→封装），维护持久化知识库记录参数-结果趋势，采用admin-field多Agent workflow协调搜索。相比模拟退火找到更低成本配置，并提供可解释的审计轨迹。

•🔗 <https://arxiv.org/abs/2604.18764>

【3】CarbonPATH: Carbon-aware pathfinding and architecture optimization for chiplet-based AI systems

CarbonPATH: 面向Chiplet AI系统的碳感知架构探索与优化

•Authors: Chetan Choppali Sudarshan, Jiajun Hu, Aman Arora, Vidya A. Chhabria

•Date: 2026-03-04 | Source: arXiv:2603.03878

•English Summary: Adds carbon footprint as a first-class design constraint in early-stage chiplet system pathfinding. Co-designs workload mapping, architectural parameters, and packaging technologies while accounting for both operational and embodied carbon, compute/memory sizing, chiplet technology nodes, communication protocols, and integration styles (2D/2.5D/3D). Uses simulated annealing to balance performance, cost, and sustainability in the multi-objective space.

•中文总结: 将碳排放作为一等设计约束纳入Chiplet系统早期探索。协同设计负载映射、架构参数和封装技术，同时考虑运行碳和隐含碳、计算/存储规模、工艺节点、通信协议及集成方式(2D/2.5D/3D)。使用模拟退火在多目标空间中平衡性能、成本和可持续性。

•🔗 <https://arxiv.org/abs/2603.03878>

【4】DS2SC-Agent: A Multi-Agent Automated Pipeline for Rapid Chiplet Model Generation

DS2SC-Agent: 面向Chiplet模型快速生成的多Agent自动化流水线

•Authors: Yiwei Wu, Yifan Wu, Yunhao Xiong, Dengwei Zhao, Jiaxuan Shen, Jianfei Jiang, Guanghui He, Shikui Tu, Yanan Sun (9人)

•Date: 2026-03-22 | Source: arXiv:2603.21190

- English Summary: The first end-to-end automated pipeline that translates raw chip datasheets directly into SystemC chiplet models. Multi-agent collaboration handles unstructured long-document parsing, SystemC core code construction, testbench stimulus generation, and adaptive closed-loop debugging. Validated on analog (Limiting Amplifier), digital (FFT), and RF (Power Amplifier) chiplets, consistently producing functionally correct SystemC models from real-world datasheets.

- 中文总结: 首个将原始芯片数据手册端到端翻译为SystemC Chiplet模型的自动化流水线。多Agent协作完成非结构化长文档解析、SystemC代码构建、测试平台生成和自适应闭环调试。在模拟(限幅放大器)、数字(FFT)和射频(功率放大器)三类Chiplet上均生成功能正确的SystemC模型。

- 🔗 <https://arxiv.org/abs/2603.21190>

【5】Lifecycle Cost-Effectiveness Modeling for Redundancy-Enhanced Multi-Chiplet Architectures

面向冗余增强多Chiplet架构的全生命周期成本效益建模

- Authors: Zizhen Liu, Fangzhiyi Wang, Mengdi Wang, Jing Ye, Hayden Kwok-Hay So, Cheng Liu, Huawei Li

- Date: 2026-01-26 | Source: arXiv:2601.18159

- English Summary: Introduces a novel Lifecycle Cost Effectiveness (LCE) metric that jointly optimizes manufacturing expenses and operational lifetime for multi-chiplet architectures. Uniquely integrates redundancy-aware cost modeling spanning intra- and inter-chiplet levels, reliability-driven lifetime estimation, and quantitative analysis of how redundancy configurations impact overall economic effectiveness. Multi-objective optimization reveals essential co-optimization strategies between module-level and chiplet-level redundancy.

- 中文总结: 提出全生命周期成本效益(LCE)度量, 联立优化多Chiplet架构的制造成本和运行寿命。独特集成冗余感知成本建模(Chiplet内/间两层)、可靠性驱动的使用寿命估计, 以及冗余配置对经济效能的定量分析。多目标优化揭示模块级与Chiplet级冗余的协同优化策略。

- 🔗 <https://arxiv.org/abs/2601.18159>

【6】WATOS: Efficient LLM Training Strategies and Architecture Co-exploration for wafer-scale Chip

WATOS: 面向晶圆级芯片的LLM训练策略与架构协同探索

- Authors: Huizheng Wang, Zichuan Wang, Hongbin Wang, Jingxiang Hou, Taiquan Wei, Chao Li, Yang Hu, Shouyi Yin (8人, 清华大学/尹首一团队)

- Date: 2025-12-13 | Source: arXiv:2512.12279 Accepted by HPCA 2026

- English Summary: A co-exploration framework for LLM training strategy and wafer-scale architecture. Defines a highly configurable hardware template for wafer-scale chips and explores optimal parallelism and resource allocation strategies, effectively addressing memory underutilization during LLM training. Compared to Megatron and Cerebras' weight streaming, WATOS achieves 2.74x and 1.53x throughput improvement respectively across various LLM models.

- 中文总结: LLM训练策略与晶圆级芯片架构的协同探索框架。定义可配置的晶圆级芯片硬件模板, 探索最优并行化策略和资源分配, 有效解决LLM训练中的存储低效问题。相比Megatron和Cerebras的weight streaming分别提升2.74x和1.53x吞吐量。

- 🔗 <https://arxiv.org/abs/2512.12279>

【7】DeepStack: Scalable and Accurate Design Space Exploration for Distributed 3D-Stacked AI Accelerators

DeepStack: 面向分布式 3D 堆叠 AI 加速器的可扩展精准设计空间探索

- Authors: Zhiwen Mo, Guoyu Li, Hao Mark Chen, Yu Cheng, Zhengju Tang, Qianzhou Wang, Lei Wang, Shuang Liang, Lingxiao Ma, Xianqi Zhou, Yuxiao Guo, Wayne Luk, Jilong Xue, Hongxiang Fan (14人)

- Date: 2026-04-06 | Source: arXiv:2604.04750

- English Summary: A performance modeling tool for early-stage co-design of distributed 3D-stacked AI accelerators. Captures fine-grained 3D memory semantics (transaction-aware bandwidth, bank activation, buffering, thermal-power) and comprehensive parallelization strategies for distributed LLM inference. Achieves 100,000× speedup over cycle-accurate simulators at 2.12% error vs NS-3, exploring 2.5×10^{14} design points. Key insight: batch size drives a more fundamental architectural divide than the prefill/decode distinction; incomplete schedule search leads to permanently suboptimal silicon.

- 中文总结: 面向3D堆叠AI加速器早期协同设计的性能建模工具, 精确捕捉3D存储语义和分布式LLM推理的全面并行化策略。相比周期精确仿真器获10万倍加速(误差仅2.12%), 可探索 2.5×10^{14} 个设计点。核心发现: batch size对架构划分的影响比prefill/decode更根本, 不完整的调度搜索导致永远无法挽回的次优硅。

- <https://arxiv.org/abs/2604.04750>

【8】MFIT: Multi-Fidelity Thermal Modeling for 2.5D and 3D Multi-Chiplet Architectures

MFIT: 面向2.5D/3D多Chiplet架构的多保真度热建模

- Authors: (ACM TODAES)

- Date: 2025 | Source: ACM TODAES

- English Summary: Introduces a range of multi-fidelity thermal models (thermal RC + Discrete State Space) that effectively balance accuracy and speed for 2.5D/3D chiplet architectures. These models enable efficient design space exploration and runtime thermal management. Extensively tested on systems with 16, 36, and 64 chiplets. Source code openly available on GitHub.

- 中文总结: 为2.5D/3D Chiplet提供多保真度热模型(RC热网络+离散状态空间DSS), 在精度和速度之间取得有效平衡, 支持高效DSE和运行时热管理。在16/36/64 Chiplet系统上广泛验证。源码开源。

- <https://dl.acm.org/doi/10.1145/3765905>

- 📄 GitHub: [GitHub - Alishkanani/MFIT: Source code for Multifidelity Thermal Modeling for 2.5D and 3D Multi-Chi](#)

【9】A Heterogeneous Chiplet Architecture for Accelerating End-to-End Transformer Models

面向端到端Transformer模型加速的异构Chiplet架构

- Authors: (ACM)

- Date: 2025 | Source: ACM

- English Summary: Proposes a heterogeneous chiplet architecture specifically designed to accelerate end-to-end Transformer models, integrating specialized compute chiplets for attention and feed-forward operations with optimized inter-chiplet communication.

- 中文总结: 提出专门加速端到端Transformer模型的异构Chiplet架构, 将Attention和前馈网络的专用计算Chiplet与优化的片间通信集成在一起。

- <https://dl.acm.org/doi/10.1145/3718487>

【10】UniCNet: Unified Cycle-Accurate Simulation for Composable Chiplet Network

UniCNet: 面向可组合Chiplet网络的统一周期精确仿真

- Authors: (IEEE)

- Date: 2026 | Source: IEEE (DOI: 11347548)

- English Summary: Provides a unified cycle-accurate simulation framework for composable chiplet networks, enabling precise performance evaluation of different network-on-interposer and inter-chiplet topologies and protocols.

- 中文总结: 提供统一的周期精确仿真框架用于可组合Chiplet网络, 支持不同中介层/片间网络拓扑和协议的精确性能评估。

- [IEEE DOI: 11347548](#)

