实验三、实现一个FIFO(为了验证方便,建议深度不超过16)

FIFO: 先入先出。是一种存储器结构。

- 输入数据速率和输出速率不匹配时, 作为临时存储单元。
- 用于不同时钟域之间的同步。
- 输入数据和输出数据间数据宽度不匹配时,用于数据宽度调整。

分类:

- 同步FIFO: 单一时钟用于写入和读取操作。
- 异步FIFO: 两个时钟域之间传送数据。


- 开始工作(电路复位), FIFO为空, 写指针和读指针指向同一个位置(地址),通常为零。
- 将数据写入FIFO时, write_en信号有效, 同时数据需要被提供给写入端口, write_data端口输入的数据被依次写入FIFO的不同存储位置。持续向FIFO写数据时, write_ptr将不断增加, 当达到存储地址的最大值时, write ptr重回0地址。
- 读FIFO数据时, read_en信号有效, 下一个时钟周期开始时, 总线 read_data的数据可用, read_ptr指向下一个地址, 当达到存储地址的最大值时, 重回0地址。
- 可以同时对FIFO进行写入和读取操作。


- •特殊情况:确保避免:向满FIFO写数据;从空FIFO读数据
- FIFO满或空时,写入(write_ptr)和读取(read_ptr)指针相同
- •需要FIFO_full、FIFO_empty信号用于表示FIFO满还是空,FIFO满时,禁止写入数据; FIFO空时,禁止读取数据。


输入输出端口:


- clk, rst
- wren, wrdata, rden, addata
- full, empty
- room_avail、data_avail、almost_full、almost_empty

• Tools> MegaWizard Plug-in Manager









要求:不能使用直接生成的FIFO IP。必须生成RAM,然后自己写控制电路实现FIFO功能