

计算机组成原理

期末大作业报告

学 号_____20090121_____

姓 名_____陈立标_____

指导教师_____魏坚华_____

提交日期_____2022 年 6 月 14 日_____

成绩评价表

报告内容	报告结构	报告最终成绩
<input type="checkbox"/> 丰富正确 <input type="checkbox"/> 基本正确 <input type="checkbox"/> 有一些问题 <input type="checkbox"/> 问题很大	<input type="checkbox"/> 完全符合要求 <input type="checkbox"/> 基本符合要求 <input type="checkbox"/> 有比较多的缺陷 <input type="checkbox"/> 完全不符合要求	
报告与 Project 功能一致性	报告图表	总体评价
<input type="checkbox"/> 完全一致 <input type="checkbox"/> 基本一致 <input type="checkbox"/> 基本不一致	<input type="checkbox"/> 符合规范 <input type="checkbox"/> 基本符合规范 <input type="checkbox"/> 有一些错误 <input type="checkbox"/> 完全不正确	

教师签字:_____

目录

1 总体数据通路结构设计图.....	1
2 模块定义.....	1
2.1 IFU 模块定义.....	1
2.1.1 基本描述.....	1
2.1.2 模块接口.....	1
2.1.3 功能定义.....	2
2.2 GetCode 模块定义.....	2
2.2.1 基本描述.....	2
2.2.2 模块接口.....	2
2.2.3 功能定义.....	3
2.3 Controller 模块定义.....	3
2.3.1 基本描述.....	3
2.3.2 模块接口.....	3
2.3.3 功能定义.....	4
2.4 RegFile 模块定义.....	4
2.4.1 基本描述.....	4
2.4.2 模块接口.....	4
2.4.3 功能定义.....	5
2.5 Extender 模块定义.....	5
2.5.1 基本描述.....	5
2.5.2 模块接口.....	5
2.5.3 功能定义.....	5
2.6 ALU 模块定义.....	5
2.6.1 基本描述.....	5
2.6.2 模块接口.....	5
2.6.3 功能定义.....	6
2.7 DM 模块定义.....	6
2.7.1 基本描述.....	6
2.7.2 模块接口.....	7
2.7.3 功能定义.....	7
3 指令测试.....	7
3.1 指令说明.....	7
3.2 测试代码.....	8
3.3 测试结果.....	10
4 拓展指令设计.....	12
4.1 设计思路.....	12
4.2 指令设计.....	12
4.3 测试结果.....	12
5 总结.....	13

1 总体数据通路结构设计图

总体数据通路以及控制器设置如图 1 所示，完成了 MIPS-LITE1 共 13 条指令以及拓展指令 BGTZ。




图 1 总体数据通路结构

2 模块定义

2.1 IFU 模块定义

2.1.1 基本描述

IFU 主要完成各种情况下的取指令功能：顺序取指令；BEQ、BGTZ 相对跳转取指令；J、JR、JAL 绝对跳转取指令。IFU 内还包含一个 1KB 指令存储器用来存储指令。

2.1.2 模块接口

信号名	方向	描述
<i>nPC_sel</i>	<i>I</i>	指示当前是否为 BEQ 指令。 0：当前指令非 BEQ 指令 1：当前指令为 BEQ 指令
<i>zero</i>	<i>I</i>	指示 ALU 的计算结果是否为 0。 0：计算结果非 0 1：计算结果为 0
<i>condition</i>	<i>I</i>	指示 RS 寄存器内容是否大于 0，用于 BGTZ 指令的跳转判断 0：寄存器内容不大于 0 1：寄存器内容大于 0
<i>j</i>	<i>I</i>	指示当前指令是否为 J 指令。 0：当前指令非 J 指令 1：当前指令为 J 指令
<i>jal</i>	<i>I</i>	指示当前是否为 JAL 指令。 0：当前指令非 JAL 指令 1：当前指令是 JAL 指令

<i>jr</i>	<i>I</i>	指示当前是否为 JRL 指令。 0: 当前指令非 JR 指令 1: 当前指令是 JR 指令
<i>clk</i>	<i>I</i>	时钟信号
<i>reset</i>	<i>I</i>	复位信号。 0: 无效 1: 复位
<i>rs_in</i> [31:0]	<i>I</i>	传输 rs 寄存器内容, 用于 jr 跳转
<i>Imm</i> [15:0]	<i>I</i>	MIPS 指令中的低 16 位立即数
<i>insout</i> [31:0]	<i>O</i>	32 位 MIPS 指令
<i>pc_new</i> [31:0]	<i>O</i>	下一条应执行的指令, 1. 用于判断 lw、sw 地址是否正确。 2. 用于实现 JAL 所规定的指令存储

2.1.3 功能定义

序号	功能名称	功能描述
1	复位	当复位信号有效时, PC 被复位
2	取指令	根据 PC 从 IM 中取出指令
3	计算下一条指令地址	1. 若 nPC_sel 为 1, 且 zero 为 1 或 condition 为 1, 则 $PC \leftarrow PC + 4 + (\text{sign-extend}(\text{Imm}[15:0]) \ll 2)$ 2. 若 J 为 1 或 JAL 为 1 或, 则 $PC \leftarrow PC_{\text{GPRLEN}-1..28} \parallel \text{instr_index} \parallel 0^2$ 3. 若 JR 为 1, 则 $PC \leftarrow \text{GPR}[\text{rs}]_{\text{GPRLEN}-1..1} \parallel 0$ 4. 若为其他情况, 则 $PC \leftarrow PC + 4$

2.2 GetCode 模块定义

2.2.1 基本描述

GetCode 模块用于将 IFU 取出的 32 位 MIPS 分割为多个信号方便后续器件使用, 本身无特殊功能, 为过渡器件。

2.2.2 模块接口

信号名	方向	描述
<i>Input</i> [31:0]	<i>I</i>	32 位 MIPS 指令
<i>Imm</i> [15:0]	<i>O</i>	I 指令中的低 16 位字段,
<i>func</i> [5:0]	<i>O</i>	功能码, 与操作数码相结合, 确定指令功能
<i>shamt</i> [4:0]	<i>O</i>	提供移位数目, 非移位指令时总是 0
<i>rd</i> [4:0]	<i>O</i>	提供接收结果的目的寄存器的编号
<i>rs</i> [4:0]	<i>O</i>	提供第一源操作数所使用寄存器的编码
<i>rt</i> [4:0]	<i>O</i>	提供第二源操作数所使用寄存器的编码
<i>OpCode</i> [5:0]	<i>O</i>	操作码

2.2.3 功能定义

序号	功能名称	功能描述
1	取字段	将 32 位 MIPS 指令分解为 7 个字段

2.3 Controller 模块定义

2.3.1 基本描述

Controller 为系统的控制模块，通过分析 MIPS 指令的操作码与功能码，辨别该指令属于哪一条具体的指令，随后根据指令功能产生控制信号用于控制其他模块。

2.3.2 模块接口

信号名	方向	描述
<i>Opc</i> code[5:0]	<i>I</i>	操作码
<i>Func</i> [5:0]	<i>I</i>	功能码，与操作数码相结合，确定指令功能
<i>RegDst</i>	<i>O</i>	写寄存器的目标寄存器号来源。 0: 来源于 <i>rt</i> 1: 来源于 <i>rd</i>
<i>ALUSrc</i>	<i>O</i>	第二个 ALU 操作数来源。 0: 来源于寄存器 1: 来源于立即数拓展
<i>Mem2Reg</i>	<i>O</i>	写入寄存器的数据来源。 0: 来源于 ALU 计算结果 1: 来源于数据存储器
<i>RegWrite</i>	<i>O</i>	寄存器写使能。 0: 不能写入 1: 能够写入
<i>MemWrite</i>	<i>O</i>	数据存储器写使能。 0: 不能写入 1: 能够写入
<i>nPC_sel</i>	<i>O</i>	标志是否为 BEQ 指令 0: 非 BEQ 指令 1: 是 BEQ 指令
<i>ExtOp</i> [1:0]	<i>O</i>	控制立即数拓展方式。 00: 0 拓展 01: 符号拓展 10: 低 16 位补零
<i>ALUOp</i> [1:0]	<i>O</i>	控制 ALU 运算种类。 00: 加法运算 01: 减法运算 10: 按位或运算
<i>J</i>	<i>O</i>	标志是否为 J 指令。 0: 非 J 指令 1: 是 J 指令
<i>jal</i>	<i>O</i>	标志是否为 JAL 指令。

		0: 非 JAL 指令 1: 是 JAL 指令
<i>jr</i>	0	标志是否为 JR 指令。 0: 非 JR 指令 1: 是 JR 指令

2.3.3 功能定义

序号	功能名称	功能描述
1	译码操作	将 MIPS 指令译码为对应操作。
2	产生控制信号	针对不同指令产生相对应的控制信号

2.4 RegFile 模块定义

2.4.1 基本描述

RegFile 模块存放 32 个 32 位具有写使能的寄存器，使用 5 位译码器可以在使能端有效时向指定寄存器写入数据，另外具有两个多路选择器支持同时取出两个寄存器内的内容。当指令为 JAL 时，将当前指令顺序执行的下一条指令 PC 地址写入 32 号寄存器，当指令为 ADDI 时，若运算溢出则 30 号寄存器写入 1。

2.4.2 模块接口

信号名	方向	描述
<i>clk</i>	<i>I</i>	时钟信号
<i>reset</i>	<i>I</i>	重置所有寄存器的内容
<i>RegWrite</i>	<i>I</i>	寄存器写使能。 0: 不能写入 1: 能够写入
<i>RegDst</i>	<i>I</i>	指示写入 rt 寄存器还是 rd 寄存器 0: 写入 rt 寄存器 1: 写入 rd 寄存器
<i>Mem_to_Reg</i>	<i>I</i>	指示写入的数据来自 ALU 还是 DM 0: 数据来自 ALU 1: 数据来自 DM
<i>overflow</i>	<i>I</i>	指示立即数运算是否溢出 0: 未溢出 1: 溢出
<i>AddressError</i>	<i>I</i>	指示 lw、sw 地址是否正确（后两位是否为 00） 0: 地址错误 1: 地址正确
<i>rd[4:0]</i>	<i>I</i>	指示写入的寄存器编号
<i>rs[5:0]</i>	<i>I</i>	指示第一个取出数据的寄存器编号
<i>rt[5:0]</i>	<i>I</i>	指示第二个取出数据的寄存器编号 或指示写入的寄存器编号
<i>pc_new[31:0]</i>	<i>I</i>	若为 JAL 指令，pc_new 为 PC+4 对应地址，用于写入 32 号寄存器

<i>data_alu</i> [31:0]	<i>I</i>	ALU 运算结果
<i>data_dm</i> [31:0]	<i>I</i>	DM 存储器内容
<i>rs_out</i> [31:0]	<i>O</i>	传输从 rs 对应寄存器取出的数据
<i>rt_out</i> [31:0]	<i>O</i>	传输从 rt 对应寄存器取出的数据

2.4.3 功能定义

序号	功能名称	功能描述
1	写入数据	写使能有效时向指定寄存器中写入数据 1. 写入 ALU 运算结果 2. 写入 DM 指定存储器内容 3. 写入 PC+4 地址于 32 号寄存器 4. 写入溢出标志于 30 号寄存器
2	读取数据	同时从最多两个指定寄存器中取出数据

2.5 Extender 模块定义

2.5.1 基本描述

不同的指令要求不同形式的立即数拓展，Extender 设计了三种立即数拓展方式，支持本题要求的所有指令的拓展需求。

2.5.2 模块接口

信号名	方向	描述
<i>Imm</i> [15:0]	<i>I</i>	16 位待拓展立即数
<i>ExtOp</i> [1:0]	<i>I</i>	控制立即数拓展方式。 00: 0 拓展 01: 符号拓展 10: 低 16 位补零
<i>Output</i> [31:0]	<i>O</i>	输出拓展后的数据

2.5.3 功能定义

序号	功能名称	功能描述
1	0 拓展	将 16 位立即数 0 拓展至 32 位
2	符号拓展	将 16 位立即数符号拓展至 32 位
3	低 16 位补零	将 16 位立即数置高 16 位同时低 16 位补 0

2.6 ALU 模块定义

2.6.1 基本描述

ALU 作为运算器，支持无符号数加法、与立即数的有符号支持溢出加法、与立即数的无符号加法、无符号数减法、与立即数按位取或五种运算。ALU 还能够为 BEQ 判断结果是否大于 0、为 BGTZ 判断 RS 寄存器内容是否大于 0、同时输出结果为 0 信号、溢出信号、RS 大于 0 信号。

2.6.2 模块接口

信号名	方向	描述
-----	----	----

<i>rs_in</i> [31:0]	<i>I</i>	rs 对应寄存器内容
<i>rt_in</i> [31:0]	<i>I</i>	rt 对应寄存器内容
<i>imm_in</i> [31:0]	<i>I</i>	拓展后的立即数
<i>ALUop</i> [1:0]	<i>I</i>	控制 ALU 运算种类。 00: 加法运算 01: 减法运算 10: 按位或运算
<i>ALUSrc</i>	<i>I</i>	指示运算第二操作数来源 0: 来源于 rt 寄存器内容 1: 来源于拓展后立即数内容
<i>OpCode</i> [5:0]	<i>I</i>	用于判断具体指令，以完成对应运算
<i>func</i> [5:0]	<i>I</i>	用于判断具体指令，以完成对应运算
<i>result</i> [32:0]	<i>O</i>	运算结果，采用双符号位以判断溢出
<i>zero</i>	<i>O</i>	指示运算结果是否为 0。 0: 结果非 0 1: 结果为 0
<i>overflow</i>	<i>O</i>	指示运算是否溢出 0: 不溢出 1: 溢出
<i>condition</i>	<i>O</i>	指示 rs 寄存器内容是否大于 0 0: 不大于 0 1: 大于 0

2.6.3 功能定义

序号	功能名称	功能描述
1	无符号加法	完成 ADDU 关于两个寄存器的无符号加法
2	无符号减法	完成 SUBU 关于两个寄存器的无符号减法
3	按位或	完成 ORI 关于寄存器和 0 拓展后立即数按位或
4	有符号加法	完成 ADDI 关于寄存器和符号拓展立即数的加法，支持溢出
5	无符号立即数加法	完成 ADDIU 关于寄存器和符号拓展立即数的无符号加法。
6	指示结果 0	zero 指示结果是否为 0, 可以与 nPC_Sel 一同确定是否为 BEQ 指令
7	指示溢出	overflow 指示 ADDI 运算结果溢出
8	指示 rs 寄存器内容大于 0	condition 指示 rs 寄存器内容大于 0, 用于 BGTZ 指令的跳转判断

2.7 DM 模块定义

2.7.1 基本描述

此部分存储器容量为 1KB，用 RAM 实现，是与数据存储器的交互部分，能够实现存储器内数据向寄存器的传递，当使能有效时，支持数据向存储器的写入。

2.7.2 模块接口

信号名	方向	描述
<i>pc_alu</i> [31:0]	<i>I</i>	确定写入的存储器地址
<i>data_rt</i> [31:0]	<i>I</i>	rt 寄存器对应内容
<i>pc_new</i> [31:0]	<i>I</i>	用于为 lw、sw 判断操作地址是否合法
<i>MemWrite</i>	<i>I</i>	数据存储器写使能。 0: 不能写入 1: 能够写入
<i>clk</i>	<i>I</i>	时钟信号
<i>reset</i>	<i>I</i>	复位信号 0: 无效 1: 复位
<i>data_out</i> [31:0]	<i>O</i>	输出指定存储器的数据
<i>AddressError</i>	<i>O</i>	指示 lw、sw 操作地址错误 0: 地址正确 1: 地址错误

2.7.3 功能定义

序号	功能名称	功能描述
1	写入	当 MemWrite 为 1 时以小端序顺序向指定存储器地址处写入数据
2	读取	从指定存储器地址处读取数据

3 指令测试

3.1 指令说明

编号	操作码	助记符	指令功能
1	<i>opcode</i> : 000000 <i>func</i> : 100001	<i>addu</i>	两个寄存器的无符号数加
2	<i>opcode</i> : 000000 <i>func</i> : 100011	<i>subu</i>	两个寄存器的无符号减
3	<i>opcode</i> : 00000 <i>func</i> : 101010	<i>slt</i>	判断 rs 寄存器是否小于 rt 寄存器并将结果写入 rd 寄存器
4	<i>opcode</i> : 000000 <i>func</i> : 001000	<i>jr</i>	跳转至 rs 寄存器所存储的地址

5	<i>opcode: 100011</i>	<i>lw</i>	从存储器中加载字
6	<i>opcode: 101011</i>	<i>sw</i>	向存储器中存储字
7	<i>opcode: 000100</i>	<i>beq</i>	若运算结果为 0 则相对跳转
8	<i>opcode: 001111</i>	<i>lui</i>	低 16 位立即数左移至高位
9	<i>opcode: 000010</i>	<i>j</i>	绝对跳转
10	<i>opcode: 001101</i>	<i>ori</i>	寄存器内容与立即数按位或
11	<i>opcode: 001000</i>	<i>addi</i>	寄存器内容与立即数有符号加
12	<i>opcode: 001001</i>	<i>addiu</i>	寄存器内容与立即数无符号加
13	<i>opcode: 000011</i>	<i>jal</i>	将 pc+4 地址写入 32 号寄存器后绝对跳转
14	<i>opcode: 000111</i>	<i>bgtz</i>	若 rs 寄存器内容大于 0 则相对跳转

3.2 测试代码

编号	代码	注释
1	<i>ori \$16,\$0,1</i>	$GPR[16] = GPR[0] \mid zero_ext(1)$
2	<i>ori \$17,\$0,3</i>	$GPR[17] = GPR[0] \mid zero_ext(3)$
3	<i>ori \$8,\$0,1</i>	$GPR[8] = GPR[0] \mid zero_ext(1)$
4	<i>ori \$12,\$0,0xabab</i>	$GPR[12] = GPR[0] \mid zero_ext(0xabab)$
5	<i>lui \$13,10</i>	$GPR[13] = \{10, \{16\{0\}\}$
6	<i>start: addu \$4,\$0,\$16</i>	$GPR[4] = GPR[0] + GPR[16]$
7	<i>addu \$5,\$0,\$8</i>	$GPR[5] = GPR[0] + GPR[8]$
8	<i>jal newadd</i>	$GRG[31] = PC + 4$ $PC \leftarrow newadd$
9	<i>addu \$16,\$0,\$2</i>	$GPR[16] = GPR[0] + GPR[2]$
10	<i>subu \$17,\$17,\$8</i>	$GPR[17] = GPR[17] + GPR[8]$
11	<i>beq \$16,\$17,start</i>	$zero = (GPR[20] - GPR[0])? 0: 1$ $if(zero = 1) pc \leftarrow start$
12	<i>ori \$8,\$0,4</i>	$GPR[8] = GPR[0] \mid zero_ext(4)$
13	<i>addiu \$24,\$0,0x7fffffff</i>	$GPR[24] = GPR[0] + sign_ext(0x7fffffff)$
14	<i>addiu \$9,\$24,3</i>	$GPR[9] = GPR[34] + sign_ext(3)$
15	<i>addiu \$10,\$24,5</i>	$GPR[10] = GPR[24] + sign_ext(5)$
16	<i>addi \$22,\$24,6</i>	$RESULT = \{(GPR[24] + sign_ext(6))[31], GPR[24] + sign_ext(6)\}$ $if(RESULT[32] \neq RESULT[31]) overflow = 1$ $if(overflow) REG[30] = 1$

		<i>else REG[30] = 0; REG[22] = RESULT[31:0]</i>
17	<i>start2: sw \$9,0(\$8)</i>	<i>MEM[8] = GPR[9]</i>
18	<i>lw \$14,0(\$8)</i>	<i>GPR[14] = MEM[8]</i>
19	<i>sw \$10,4(\$8)</i>	<i>MEM[9] = GPR[10]</i>
20	<i>lw \$15,4(\$8)</i>	<i>GPR[15] = MEM[9]</i>
21	<i>sw \$4, -4(\$8)</i>	<i>MEM[7] = GPR[4]</i>
22	<i>lw \$18, -4(\$8)</i>	<i>GPR[18] = MEM[7]</i>
23	<i>addu \$4, \$0, \$8</i>	<i>GPR[4] = GPR[0] + GPR[8]</i>
24	<i>addu \$5, \$0, \$9</i>	<i>GPR[5] = GPR[0] + GPR[9]</i>
25	<i>jal newadd</i>	<i>GRG[31] = PC + 4</i> <i>PC ← newadd</i>
26	<i>slt \$25, \$10, \$8</i>	<i>GPR[25] = (GPR[10] < GPR[8])? 1: 0</i>
27	<i>beq \$25, \$0, end2</i>	<i>zero = (GPR[25] - GPR[0])? 0: 1</i> <i>if(zero) PC ← end2</i>
28	<i>slt \$20, \$12, \$4</i>	<i>GPR[20] = (GPR[12] < GPR[4])? 1: 0</i>
29	<i>beq \$20, \$0, end1</i>	<i>zero = (GPR[20] - GPR[0])? 0: 1</i> <i>if(zero) PC ← end1</i>
30	<i>lui \$12,65535</i>	<i>GPR[12] = {65535, {16{0}}}</i>
31	<i>end1: ori \$0, \$0, 1</i>	<i>None</i>
32	<i>lui \$19,0xefef</i>	<i>GPR[19] = {0xefef, {16{0}}}</i>
33	<i>addiu \$3, \$0, 0xababcdcd</i>	<i>GPR[3] = GPR[0] + 0xababcdcd</i>
34	<i>start3: addiu \$4, \$3, 2</i>	<i>GPR[4] = GPR[3] + sign_ext(2)</i>
35	<i>addi \$23, \$3, 5</i>	<i>RESULT = {(GPR[24] + sign_ext(5))[31], GPR[24]</i> <i>+ sign_ext(5)}</i> <i>if(RESULT[32] != RESULT[31]) overflow = 1</i> <i>if(overflow) REG[30] = 1</i> <i>else REG[30] = 0; REG[23] = RESULT[31:0]</i>
36	<i>jal newadd</i>	<i>GRG[31] = PC + 4</i> <i>PC ← newadd</i>
37	<i>addu \$8, \$0, \$2</i>	<i>GPR[8] = GPR[0] + GPR[2]</i>
38	<i>addu \$4, \$0, \$8</i>	<i>GPR[4] = GPR[0] + GPR[8]</i>
39	<i>addu \$5, \$0, \$9</i>	<i>GPR[5] = GPR[0] + GPR[9]</i>
40	<i>jal newadd</i>	<i>GRG[31] = PC + 4</i> <i>PC ← newadd</i>
41	<i>addu \$9, \$0, \$2</i>	<i>GPR[9] = GPR[0] + GPR[2]</i>
42	<i>addu \$9, \$8, \$0</i>	<i>GPR[9] = GPR[8] + GPR[0]</i>
43	<i>lui \$10, 0x69</i>	<i>GPR[10] = {0x69, {16{0}}}</i>
44	<i>beq \$8, \$9, start4</i>	<i>zero = (GPR[8] - GPR[9])? 0: 1</i> <i>if(zero) PC ← start4</i>
45	<i>beq \$0, \$0, start3</i>	<i>zero = (GPR[8] - GPR[9])? 0: 1</i> <i>if(zero) PC ← start3</i>
46	<i>start4: j end</i>	<i>PC ← end</i>
47	<i>newadd: addu \$2, \$4, \$5</i>	<i>GPR[2] = GPR[4] + GPR[5]</i>

48	<i>addi \$0,\$12,0x1234</i>	<i>None</i>
49	<i>jr \$31</i>	<i>PC ← GPR[31]</i>
50	<i>end2: addi \$26,\$0,0x5678</i>	<i>RESULT = {(GPR[0] + sign_ext(0x5678))[31], GPR[24]</i> <i>+ sign_ext(0x5678)}</i> <i>if(RESULT[32]! = RESULT[31]) overflow = 1</i> <i>if(overflow) REG[30] = 1</i> <i>else REG[30] = 0; REG[26] = RESULT[31:0]</i>
51	<i>end:</i>	<i>None</i>

3.3 测试结果

完整波形截图如图 3.3.1 所示，其中第一行为 clk 信号，第三行为 overflow 信号，共执行 69 行指令。最终寄存器结果如图 3.3.2 所示，存储器结果如图 3.3.3 所示，mars 寄存器、存储器结果如图 3.3.4、3.3.5 所示。




图 3.3.1 完整波形截图




图 3.3.2 Modelsim 寄存器结果截图

Address	Value (+0)	Value (+4)	Value (+8)	Value (+c)	Value (+10)	Value (+14)	Value (+18)	Value (+1c)
0x00000000	0x00000002	0x80000002	0x80000004	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000
0x00000020	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000
0x00000040	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000
0x00000060	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000
0x00000080	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000
0x000000a0	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000
0x000000c0	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000
0x000000e0	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000
0x00000100	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000
0x00000120	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000
0x00000140	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000
0x00000160	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000
0x00000180	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000
0x000001a0	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000

图 3.3.5 MARS 存储器结果

4 拓展指令设计

4.1 设计思路

拓展指令 BGTZ 功能为：若 rs 寄存器内容大于 0 则以相对跳转方式进行跳转，如果不大于 0 则无效果。

对于此功能的设计，首先要清楚如何判断数据是否大于 0。显然直接令 $\text{input} > 0$ 的方式是无法实现的，我采用的方法是 MIPS 手册上提供的判断方式：若符号位为 0 且数值位大于 0 则说明数据大于 0，此时置符号位 condition 为 1，传入 IFU 模块。在 IFU 模块中，BGTZ 的相对跳转方式和先前已经设计的 BEQ 指令相同，因此直接在判断 BEQ 指令的地方或上 condition 信号，使用 BEQ 跳转指令下的指令即可实现跳转。

4.2 指令设计

思路如下：初始化 1 号寄存器为 1，此时 1 号寄存器大于 0，跳转至 CON1，将 2 号寄存器赋值为 0，此步若 BGTZ 不正常工作 2 号寄存器不会发生变化。随后 3 号寄存器赋值为 -1，此时小于 0，程序结束，此步若 BGTZ 不正常工作 4 号寄存器会写入 1。

1. *ori \$1,\$0,1*
2. *bgtz \$1,CON1*
3. *j CON2*
4. *CON1: ori \$2,\$0,1*
5. *CON2: subu \$3,\$0,\$1*
6. *bgtz \$3,CON3*
7. *j CON4*
8. *CON3: ori \$4,\$0,1*
9. *CON4:*

4.3 测试结果

仿真后寄存器内容如图 3.4.3.1 所示，MARS 运行结果如图 3.4.3.2 所示，二者完全符合，说明 BGTZ 设计无错误。

```
000000 00000000 00000000 00000000 00000000 00000000
000000 00000000 ffffffff 00000001 00000001 00000000
```

3.4.3.1 仿真结果

Name	Number	Value
\$zero	0	0x00000000
\$at	1	0x00000001
\$v0	2	0x00000001
\$v1	3	0xffffffff
\$a0	4	0x00000000
\$a1	5	0x00000000

3.4.3.2 MARS 运行结果

5 总结

得益于先前大作业的基础和魏老师详细的课上讲解，本次期末作业对于单周期 cpu 的设计整体比较顺利。这次的实践工作让我对 cpu 有了更进一步的认知，感受到了计算机前辈的精妙设计，也为后续的继续深入探究打下了良好的基础。

实践作业总是麻烦与欣喜共存的。每次实践作业总会在很多意想不到的地方给我带来困扰，比如此次对于 vscode 的配置、对于 modelsim 的功能调试等，但每次解决后的成就感便是我长久以来学习的动力。本次设计令我感触最深的是在设计过程中应当给予设计手册十足的重视，所有的设计都应当在完全理解手册要求后进行，不可想当然地自行设计。这不仅是我个人遇到的问题，也是我在为他人解答问题时突出受到感触的地方。另外，我也愈发认为独立解决问题的能力是一个人的核心能力，遇到问题如何通过一步步地调试、通过准确查找相关资料是在学习过程中无论如何也避不开的问题，也是我们需要十分重视的问题。

最后，感谢在设计过程中帮助到我的同学，感谢魏老师辛勤的教学工作！