
Memoria Virtuale




Andrea Bartolini – <u>a.bartolini@unibo.it</u>

A System with Physical Memory Only

• Examples:

- most Cray machines
- early PCs
- many embedded systems

CPU's load or store addresses sono usati per accedere direttamente alla memoria




Isolation

- Applications' instructions and data are stored in main memory.
 - And cached when required
- While this is fine for a single application, it poses a security risk with multiple programs.
 - An untrusted program could read sensitive data.
 - Or corrupt the state of another application, including taking control of it
- We provide an operating system to prevent this happening.
- What hardware support can we provide to improve the performance of the OS?

Segmentazione

 Dividere lo spazio degli indirizzi virtuali in segmenti logici separati; ognuno fa parte del mem fisico




Problema:

- Segmenti di dimensione variabile e potenzialmente larghi
 - ⇒ frammentazione.
- Segmenti sono contigui nella memoria
- Il programmatore deve preoccuparsi che i segmenti possano essere contenuti nella memoria fisica disponibile.

Paging

- The OS forbids direct access to memory.
- Instead, it introduces a layer of indirection.
 - Applications see memory as a range of virtual addresses.
 - The OS maps these to physical addresses.
- Paging is one method to achieve this.
 - Physical memory is split into fixedsized frames.
 - Virtual memory is split into samesized pages.
 - Each page is mapped to one frame.
 - Using the high-order bits from the address
 - This information is kept in the page table.




address space

address space

Frame

A System with Virtual Memory (Page based)



 Address Translation: hardware converte gli indirizzi virtuali in indirizzi fisici tramite una lookup table gestita dal sistema operativo (page table)

Virtual Memory

- Use main memory as a "cache" for secondary (disk) storage
 - Managed jointly by CPU hardware and the operating system (OS)


Programs (OS processes) share main memory

Each gets a private virtual address space holding lists

frequently used code and data

Protected from other programs

- CPU and OS translate virtual addresses to physical addresses
 - VM "block" is called a page
 - VM translation "miss" is called a page fault




Physical

Recall: Virtual Memory Definitions


- Page size: quantità di memoria trasferita dal disco rigido alla DRAM contemporaneamente
- Address translation: Determinazione dell'indirizzo fisico dall'indirizzo virtuale
- Page table: lookup table utilizzata per tradurre gli indirizzi virtuali in indirizzi fisici (e trovare dove si trovano i dati associati)


Address Translation


Fixed-size pages (e.g., 4K)



A memory management unit (MMU) is a computer hardware unit having all memory references passed through itself, primarily performing the translation of virtual memory addresses to physical addresses.







bit di 180 bit du protezione: supagine di cui non possiono fare load/store)

Una pagina di memoria fisica può essere usata da più spazi di memoria virtuale associati a processi diversi. Ad esempio, una pagina di memoria fisica che contiene una libreria: ci saranno più indirizzi di memoria virtuale associati a multipli processi che rimandano sulla stessa memoria fisica. In quel caso si ha all interno dei bit che definiscono gli accessi ne avremo uno che dirà che quella pagina può essere solo letta e non scritta (in quanto è una libreria).

System:

- Virtual memory size: 2 GB = 2x bytes
- ☐ Physical memory size: 128 MB = 2× bytes
- □ Page size: 4 KB = 2x bytes

System:

- Virtual memory size: 2 GB = 2³¹ bytes
- Physical memory size: 128 MB = 227 bytes
- □ Page size: 4 KB = 2¹² bytes

System:

- Virtual memory size: 2 GB = 2³¹ bytes
- Physical memory size: 128 MB = 227 bytes
- □ Page size: 4 KB = 2¹² bytes

- Virtual address: x bits
- Physical address: x bits
- Page offset: x bits

System:

- Virtual memory size: 2 GB = 2³¹ bytes
- Physical memory size: 128 MB = 227 bytes
- □ Page size: 4 KB = 2¹² bytes

- Virtual address: 31 bits
- Physical address: 27 bits
- Page offset: 12 bits

System:

- Virtual memory size: 2 GB = 2³¹ bytes
- Physical memory size: 128 MB = 227 bytes
- Page size: 4 KB = 2¹² bytes


- Virtual address: 31 bits
- Physical address: 27 bits
- Page offset: 12 bits
- # Virtual pages = ?
- # Physical pages = ?

System:

- Virtual memory size: 2 GB = 2³¹ bytes
- Physical memory size: 128 MB = 227 bytes
- Page size: 4 KB = 2¹² bytes

- Virtual address: 31 bits
- Physical address: 27 bits
- Page offset: 12 bits
- \Box # Virtual pages = $2^{31}/2^{12} = 2^{19}$ (VPN = 19 bits)
- \square # Physical pages = $2^{27}/2^{12} = 2^{15}$ (PPN = 15 bits)

Recall: Virtual Memory Mapping Example




© 2007 Elsevier, Inc. All rights reserved

How Do We Translate Addresses?

Page table

Una entry per ciascuna pagina virtuale (virtual page)

- Ciascuna page table entry deve possedere:
 - Valid bit: dice se la pagina virtuale si trova in memoria fisica (in caso contrario, deve essere recuperata dal disco rigido)
 - Physical page number: dove si trova la pagina virtuale nella memoria fisica
 - (Replacement policy, dirty bits)



Di quanti bit è composta la page table entry ? Di 16 bit, perché deve contenere 15 bit del physical page number e 1 bit di validità Quante page table entry ci sono nella page table? 2 alla 19 (512k page table entry)

Ciascuna page table entry e 16 bit, per 2 alla 19 sono quasi 1 mega byte di page table entry. Ed è un caso piccolo in cui ci siamo limitati a 31 bit di spazio di memoria virtuale. Il mega byte è per ciascun processo in esecuzione perché si ha uno spazio di indirizzamento virtuale per ciascuna applicazione che sta eseguendo.

Dove si trova la page table?

Nella Dram nel page table base register che contiene L indirizzo basse della page table.

Quindi tutto questo bloccone risiede in memoria all'indirizzo specificato dal page table base register (PTBR).

quindi la traduzione funziona così: si prende il virtual page number viene moltiplicato per la dimensione legata alla micro architettura e la somma all indirizzo contenuto del ptbr. Facendo accesso a quell indirizzo possiamo accedere alla page table entry associata al virtual page number e vedere se c'è la traduzione degli indirizzi o no.

Quindi per poter fare una traduzione, prima di poter accedere alla variabile contenuta in memoria, bisogna accedere in memoria, alla page table prenderne il contenuto e comporlo con il page offset e a quel punto si può emettere I indirizzo corretto verso la memoria.

 Qual è l'indirizzo fisico associato all'indirizzo virtuale 0x5F20?

ld x2, 0x5F20 (x0) Voglio accedere a XO+ SF20 (immediate) **Physical** 12 bit neur sign Page Number t rumanent bit + 8 you VPN: 0x5 -> 5° pagino virtual page number 0x0000 0x7FFE **Table** PPN: 0× 1F20 Page Spagnine (valide) 0x0001 0x7FFF **∤**15

Hit

 Dobbiamo prima trovare la page table entry contenente la traduzione corrispondente al VPN

Cercare la PTE all'indirizzo


PTBR + VPN*PTE_size

INDIPITED FISICO: 0X0001 F20


Virtual

Address

- Qual è l'indirizzo fisico dell'indirizzo virtuale 0x5F20?
 - □ VPN = 5
 - Entry 5 in page table indica che VPN 5 è mappato alla pagina fisica 1
 - L'indirizzo fisico è 0x1F20



 Qual è l'indirizzo fisico dell'indirizzo virtuale 0x73E0?






- Qual è l'indirizzo fisico dell'indirizzo virtuale 0x73E0?
 - □ VPN = 7
 - Entry 7 nella page table non è valido, la pagina non è in memoria fisica
 - La pagina virtuale deve page number ha valide bit uguale zero, quindi si ha page Fault, al momento non esiste una traduzior Non si sa qual è la pagina di mem, virtuale.


 (page swapping)

 page number ha valide bit uguale zero, quindi si ha page Fault, al momento non esiste una traduzior Non si sa qual è la pagina di mem, virtuale.

 Per trovarne una e per farlo




Issue: Page Table Size



• 64-bit VA e 40-bit PA, quanto è grande la tabella delle pagine?

Issue: Page Table Size




- 64-bit VA e 40-bit PA, quanto è grande la tabella delle pagine?
 - 2⁵² entries x ~4 bytes ≈ 2⁵⁴ bytes
 - e questo è per un solo processo!
 - e il processo potrebbe non utilizzare l'intero spazio della memoria virtuale!

Solution: Multi-Level Page Tables

Example from the x86 architecture

Siccome la tabella delle pagine è composta da molti elementi, per contenerli efficacemente in memoria si ha una struttura di pagine gerarchica, ovvero si divide la tabella delle pagine in sottosezioni e teniamo in memoria solo una sottosezione di questa tabella delle pagine. I bit più significativi dell indirizzo di memoria virtuale li usiamo per definire una entry a una page table di livello 1 che contiene un indirizzo base di una page table di livello zero



Tutto questo procedimento è oneroso a livello di quantità di accessi in memoria, ma lo è anche con un solo livello di page table.. in ogni caso devo prima sempre fare un accesso in memoria per accedere alla page table, al page table entry a cui è associata la virtual page number e solo in quel momento posso conoscere i bit più significativi che comportano il physical address e posso emetterlo. Questo è oneroso e viene accelerato in hw dalla MMU

La **MMU** contiene :

- indirizzo base della page table, che ci dice dov e la page table del processo (c'è una pt per ogni processo, se ci sono multipli sistemi operativi ci sono più livelli di pagine)
- Logica di page walking, ovvero la logica che emette gli indirizzi per accedere ai page table entry, li scompone e crea l indirizzo.
 Quindi che traduce una load store a un indirizzo ad una sequenza di indirizzi alle page table e infine alla memoria.
- TLB risparmia I acceso alla page table se ha già la traduzione dentro. È piccolo e fully associative. im caso di hit si entra con un virtual page number e si esce con un physical page number associato a cui si compongono i bit di offset.

Se ce una Miss viene attivata la logica di page walking, ovvero vengono eseguiti gli accessi alla page table per vedere se esiste una page table entry associata alla virtual page number, si fanno multipli accessi in memoria in caso di page table gerarchica.


Address Translation

- Come ottenere l'indirizzo fisico da un indirizzo virtuale?
- Page size specified by the ISA
 - Today: 4KB, 8KB, 2GB, ... (small and large pages mixed together)
 - Trade-offs? (ricorda le lezioni sulle cache)
- Page Table contiene una entry per ogni pagina virtuale
- Called Page Table Entry (PTE)
 - What is in a PTE?

Address Translation (I)

Parameters


- P = 2p = page size (bytes).
- \square N = 2^n = Virtual-address limit
- \square M = 2^m = Physical-address limit



Page offset bits don't change as a result of translation

Address Translation (II)

- Separate (set of) page table(s) per process
- VPN forms index into page table (points to a page table entry)
- Page Table Entry (PTE) provides information about page



Page Table Challenges

- Challenge 1: Page table è larga
 - almeno una parte di essa deve essere nella memoria fisica
 - soluzione: Page Table a più livelli (gerarchiche)

Challenge 2: Ogni istruzione di fetch o load/store richiede almeno due accessi alla memoria:

- 1. uno per la traduzione degli indirizzi (lettura nella page table)
- 2. uno per accedere ai dati con l'indirizzo fisico (dopo la traduzione)
- Due accessi alla memoria per instruction fetch o load/store riduce notevolmente i tempi di esecuzione

A meno che non siamo intelligenti...

→ velocizzare la traduzione...

Translation Lookaside Buffer (TLB)

 Idea: Cache the page table entries (PTEs) in a hardware structure in the processor to speed up address translation

Translation lookaside buffer (TLB)

- Piccola cache delle traduzioni utilizzate più di recente (PTEs)
- Riduce il numero di accessi alla memoria necessari per (soprattutto) instruction fetches e loads/stores ad uno.

Translation Lookaside Buffer (TLB)


- Accessi alla page table hanno un sacco di località temporale
 - Gli accessi ai dati hanno località temporale e spaziale
 - □ Large page size (say 4KB, 8KB, or even 1-2GB)
 - È probabile che istruzioni e load/store consecutive accedono alla stessa pagina

TLB

- □ Piccola: accessibile in ~ 1 ciclo
- Normalmente 16 512 entries
- Alta associatività
- > 95-99 % hit rates tipica (dipende dal workload)
- Riduce il numero di accessi alla memoria per la maggior parte dei fetch a istruzioni e loads/stores


TLB

Translation lookaside buffer



- The TLB is a cache of page translations.
 - Provides access to recent virtual to physical address mappings quickly
- Each block is one or two page-table entries.
- TLBs are usually fully associative.
- Strutturo 81 mile alle cache
- On a hit, forward the physical address to the L1 cache.
- On a miss, the MMU will walk the page tables to find the translation.

Example Two-Entry TLB




Virtual Memory Support and Examples


Supporting Virtual Memory

- Virtual memory richiede supporto sia HW+SW
 - Page Table è in memoria
 - Può essere memorizzata tramite una cache in speciali strutture hardware chiamate Translation Lookaside Buffers (TLBs)
- Il componente hardware è denominato MMU (memory management unit)
 - Includes Page Table Base Register(s), TLBs, page walkers
- E' lavoro del software sfruttare la MMU per:
 - Popolare la page tables, decider cosa rimuovere in physical memory
 - Modificare il Page Table Register durante context switch (per utilizzare la page table relativa al thread in esecuzione)
 - Gestire i page faults ed assicurare il mapping corretto.

Overview of Memory Access Using an MMU




Address Translation: Page Hit



- 1) Processor sends virtual address to MMU
- 2-3) MMU fetches PTE from page table in memory
- 4) MMU sends physical address to L1 cache
- 5) L1 cache sends data word to processor

Se HIT W TI_B


Address Translation: Page Fault



- 1) Processor sends virtual address to MMU
- 2-3) MMU fetches PTE from page table in memory
- 4) Valid bit is zero, so MMU triggers page fault exception
- 5) Handler identifies victim, and if dirty pages it out to disk
- 6) Handler pages in new page and updates PTE in memory
- 7) Handler returns to original process, restarting faulting instruction.


Page Fault ("A Miss in Physical Memory")

- Se una pagina non è in memoria fisica ma disco
 - Page table entry indica che la pagina virtuale non è in memoria
 - L'accesso alla pagina genera una page fault exception
 - Il trap handler dell'OS copia i dati dal disk alla memoria
 - Altri processi possono continuare l'esecuzione
 - Il sistema operativo ha il pieno controllo sul posizionamento



Servicing a Page Fault

- (1) Processor signals controller
 - Read block of length P starting at disk address X and store starting at memory address Y
- (2) Read occurs
 - Direct Memory Access (DMA)
 - Under control of I/O controller
- (3) Controller signals completion
 - Interrupt processor
 - OS resumes suspended process



Page Replacement Algorithms

- Se la memoria fisica è piena(i.e., list of free physical pages is empty), quale physical frame deve essere rimpiazzato on a page fault?
- Is True LRU feasible?
 - 4GB memory, 4KB pages, how many possibilities of ordering?
- Modern systems use approximations of LRU
 - E.g., reference bit

Replacement and Writes

- To reduce page fault rate, prefer least-recently used (LRU) replacement
 - Reference bit (aka use bit) in PTE set to 1 on access to page
 - Periodically cleared to 0 by OS
 - A page with reference bit = 0 has not been used recently
- Disk writes take millions of cycles
 - Block at once, not individual locations
 - Write through is impractical
 - Use write-back
 - Dirty bit in PTE set when page is written