

# Architetture Out-of-order

Andrea Bartolini <a.bartolini@unibo.it>

(Architettura dei) Calcolatori Elettronici, 2021/2022

2 TECNICHE : - SCOREBOARDING  
- TOMMASOLO

# Concept of dynamic scheduling

eseguita dall' unità floating point di risorse

dipendenza di dato

1. fdiv.d f0, f2, f4

2. fadd.d f10, f0, f8

3. fsub.d f12, f8, f14

eseguite  
da unità  
fp unità che  
fanno somme  
aritmetiche

NON POSSONO ESEGUIRE CONTEMPORANEAMENTE PERCHÉ SVITANO LA STESSA RISORSA

- LA TERZA ISTRUZIONE POTREBBE ESSERE ANTICIPATA NEL CODICE, ESSERE MESSA PRIMA DEL' FDIV E DEL' FADD.
- TUTTO QUESTO PER ESEGUIRE IN MENO COUPI DI CK.

3 → 8 → 2

✓ E il compilatore che decide eventualmente di rompere l'ordine.

→ E QUINDI FARE  
EXECUTE OUT OF ORDER.

ESEGUIRE CODICE  
FUORI ORDINE

# Concept of dynamic scheduling

	T1	T2	T3	T4	T5	T6	T7	T9	T10	T11
fdiv.d f0, f2, f4	IF	ID	EX	EX						
fadd.d f10, f0, f8		IF	ID	<u>ID</u>						
fsub.d f12, f8, f14			IF	<u>IF</u>						

- True dependency on f0
- fsub.d stalls yet isn't dependent on fadd.d nor fdiv.d
- Suppose we let fsub.d move around the stall and execute out of order?

DEVO STALLARE X DIP. DI DATO

NON POSSO ENTRARE IN ID PERCHE' E' OCCUPATO DA FADD.

l'unità funzionale che serve a fadd è libera in realtà; il problema è che non ho ancora IL dato che mi serve.

# Pipeline bloccanti / in-order

- ✓ Simple pipelines fetch an instruction and issue it
- ✗ Unless there is a data dependence between an instruction already in the pipeline and the fetched instruction that cannot be hidden with bypassing or forwarding.
  - Forwarding logic reduces the effective pipeline latency so that certain dependences do not result in hazards.
  - If unavoidable hazard => the hazard detection hardware stalls the pipeline
  - No new instructions are fetched or issued until the dependence is cleared.
- Structural hazards and data hazards are checked in the ID stage.

POSSIBILI  
SOLUZIONI

- 1 Static Scheduling: IL COMPILATORE RICORDINA LE ISTRUZIONI.
  - The compiler reorders instructions to avoid/reduce stalls.

- 2 Dynamic Scheduling: CODICE SEMPRE OTTIMIZZATO

- The hardware rearranges the instruction execution to avoid/reduce stalls.
- Handles dependencies not known at compile time
- The same binary runs efficiently on multiple architectures

# Pipeline non bloccanti / out-of-order



We want an instruction to begin execution as soon as its operands are available "even if a predecessor is stalled".

→ permette all'istruzione di sorpassare un'istruzione che sta stallando in ID. ⇒ DIVIDO L'ID IN 2.

=> separate the issue process into two parts:

- checking the structural hazards
- waiting for the absence of a data hazard.


1. Decode and issue instructions in order, but

2. Execute instructions as soon as their data operands are available

=> out-of-order execution => out-of-order completion.

Si fa DECODE e ISSUE in ordine, ma lo eseguiamo fuori ordine  
non appena gli operandi sono disponibili.

FETCH, DECODE, ISSUE in ordine, ma EXECUTION eventualmente fuori ordine se gli operandi sono disponibili più tardi.



SE NON ci sono altre strutture, quindi l'unità funzionale è disponibile, metto in esecuzione l'istruzione ignorando se gli operandi sono disponibili o no.

# Pipeline non bloccanti / out-of-order

The pipeline will do out-of-order execution, which implies out-of-order completion.

⇒ ID stage split into 2 stages:

1. Issue: Decode instruction, check for structural hazards.
2. Read Operands: Wait for data hazard to be resolved, read the operands

⇒ IF unchanged.

⇒ EX considered multicycle, Two phases:

- Instruction begin execution

- Instruction complete execution

quando si fa read operands e si mette l'istruzione in esecuzione.

Between two times an instruction is in execution!

termine dell'esecuzione

TECNICA DI SCHEDULING DINAMICO,  
PERMETTANO ALLA PIPE DI MODIFICARE  
IL FLUSSO DELLE ISTRUZIONI

# Scoreboarding

Si aggiungono blocchi lru nella pipeline che consentono di tenere parcheggiato un'istruzione in attesa che i suoi operandi siano disponibili.

prima: ID → EX

ora: ISSUE → READ OPERANDS → EX

abbiamo bisogno di una struttura lru che consente di copiare se un'istruzione è in attesa di operandi, ed eventualmente di quali, e quale unità funzionale è istruzione userai quando i dati saranno disponibili.

## Dynamically scheduled pipeline (in-order issue)

- ⇒ all instructions pass through the issue stage in order but,
- ⇒ they can be stalled or bypass each other in the second stage (read operands) and thus enter execution out of order.  
IN READ l'istruzione può essere superata se i suoi operandi ancora non ci sono.

## Scoreboarding

- ⇒ allows instructions to execute out of order when sufficient resources & no data dependences
- ⇒ records data dependences
  - i. Corresponds to instruction issue
  - ii. Replaces part of the ID step in the RISC V pipeline
- ⇒ determines when the instruction can read its operands and begin execution.
- ⇒ decides if the instruction cannot execute immediately
  - ⇒ it monitors every change in the hardware and decides when the instruction can execute.
- ⇒ controls when an instruction can write its result into the destination register.
- ⇒ All hazard detection and resolution are centralized in the scoreboard.

# Scoreboarding

c'è bisogno di blocco hw che tiene traccia  
dello stato dell'istruzione.

- Keep track of instructions, functional units, and registers to handle hazards

Goal: CPI=1

“Coda Virtuale”

- “Pull out” independent instructions later in the “issue window”.
- Wait queue after Issue to hold stalled instructions waiting for operands
  - It may not really exist => implemented by the scoreboard!
- Multiple or pipelined functional units
  - recall: during issue, we stall on a structural hazard

# Scoreboard:

- Instruction status** – current step (of 4) for an instruction

STRUTTURA DATI  
CI DICE IN CHE STADIO DELLA PIPELINE SI TROVA L'ISTRUZIONE DI CUI E' STATO FATTO L'ISSUE.

CI DICE QUALE FUNCTIONAL UNIT DOVRÀ PROVARE UN DETERMINATO RISULTATO.

- Register result status** - which FU writes a given register (used to set Qj, Qk when issuing)

STRUTTURA DATI CHE HA UNA ENTRY PER CLASCU NA  
FUNCTIONAL UNIT E SERVE PER DIRE SE LA F.U. E' OCCUPATA O NO. NEL CASO SIA OCCUPATA, SA

- Functional Unit (FUs) status** - Field Description:

i. Busy Unit ( busy or not )

Se l'U.F. E' OCCUPATA O NO (utile in ISSUE)  
si stanno in issue senza la struttura

ii. Op Operation to perform (e.g., +, -)

Lo operazione che deve essere eseguita.

iii. Fi Destination register

Lo prende l'numero del registro destinazione associato all'istruzione es: R0, R1, R2, R3

quando viene scritto in Rj

iv. Fj,Fk Source register numbers

Lo numero associato ai registri sorgente (fj,fk)

v. Qj,Qk FUs producing sources Fj,Fk

Lo contiene l'info di qual e' la functional unit che deve produrre il risultato.

vi. Rj,Rk Flags indicating Fj,Fk are ready

Lo bit di servizio che dicono se gli operandi presenti nel R.F. in quel momento sono operandi validi o no


Se Rj=Rk=0 → i valori sono corretti per eseguire l'istruzione, allora al ciclo successivo

l'istruzione può essere mossa in esecuzione nella functional unit.

Finche Rj o Rk hanno un valore che non permette loro posso mettere in esecuzione l'istruzione, che rimarrà ferma nello scoreboard in attesa che si risolva la dipendenza di dato.



Se ha una dipendenza RAW viene gestita dalla scoreboard, che tiene in pausa l'istruzione nella scoreboard in attesa che gli operandi siano disponibili.



fDIV	$f_1, f_2, f_3$	F	Issue ReadOp.	EX
fADD	$f_4, f_7, f_8$	F		issue

alce WAW da problemi? ovvero un'alee

si

Note BW: 40 cicli

ADD: 2 cicli

Le alce WAR possono essere stallate prime del WB. finché non viene risolta la dipendenza di dato.

PROBLEMA: quando ADD deve scrivere il risultato bisogna aspettare che si aggiorni  $f_1$  per la divisione.

# Stage of Scoreboard Control

STADI DELLA SCORE BOARD : *ma c'è più MEMORY*

*Se c'è una WAW si stalla nello  
stadio di issue, e le istruzioni che  
vengono dopo sono bloccate.*

## 1. Issue (I)

- decode instruction, check for structural and WAW hazards, stall when necessary

## 2. Read Operands (RO)

- wait until no RAW hazards, then read operands, send operation to FU

## 3. Execution (EX)

- FU starts execution upon receiving the operands & notifies scoreboard when it's completed

## 4. Write Result (WR)

- Scoreboard checks for WAR hazards and stalls write to register file to avoid them

# Hazard Detection:

Dove risolvo le oree

**Structural hazards (I):** → La risolvo controllando che la entry nello scoreboard associate a quella functional unit sia non busy.

➤ ensure that a functional unit is available (makes a “reservation”)

**WAW hazards (I):** → Si controlla che nessuna delle precedenti istruzioni di cui è stato fatto issue e che quindi sono presenti nello scoreboard, abbia un registro destinazione identico al reg. dest. dell'istruzione di cui si sta facendo decode tu quel momento.

➤ ensure that no previous active instruction has the same destination

**RAW hazards (RO):** → Si gestiscono verificando che Rj ed Rx abbiano valore vero e utile e che quindi non ci sia dipendenza attesa nello scoreboard di un risultato prodotto da un'altra functional unit.

➤ check that no previous active instruction writes a source register

**WAR hazards (WR):** → Si controlla che all'interno dello score, non ci sia corrispondenza tra il reg. destinazione dell'istruzione di cui voglio fare WB e un registro sorgente de qualche parte nello scoreboard.

➤ before writing a result, check if any previous instructions that haven't gone past

RO need that register as a source

A) fmul f7, f8, f9  
fadd f10, f7, f11  
RAW

La RAW viene risolta dallo SB, perché fadd è bloccata dallo SB finché l'fmul non produce il risultato per il registro f7 e poi sblocca l'esecuzione di fadd.




B) fadd f1, f2, f3  
fmul f2, f5, f7  
WAR

Qui fadd vuol dire aspettare il valore di f2 dell'istruzione fmul ovamente, il valore che ha e' già valido.

# Scoreboard pipeline control


<u>Status</u>	<u>Wait until</u>	<u>Bookkeeping</u>
Issue	FU not busy && not result  quiudi in issue si stalle se la functional unit è busy e se c'è una WAW	Busy(FU) $\leftarrow$ Y; Op(FU) $\leftarrow$ op; Fi(FU) $\leftarrow$ D; Fj(FU) $\leftarrow$ S1; Fk(FU) $\leftarrow$ S2; Qj $\leftarrow$ Res(S1); Qk $\leftarrow$ Res(S2); Rj $\leftarrow$ !Qj; Rk $\leftarrow$ !Qk; Res(D) $\leftarrow$ FU
Read ops	Rj && Rk Stalliamo in RO finché Rj ed Rk sono falsi	Rj $\leftarrow$ N; Rk $\leftarrow$ N
Executed	FU done	
Write dest (write result)	$\forall f ((Fj(f) \neq Fi(FU)) \    \ Rj(f) = N) \ \&\&$  $(Fk(f) \neq Fi(FU)) \    \ Rk(f) = N))$	$\forall f (\text{if } Qj(f) = \text{FU}, Rj(f) \leftarrow Y);$ $\forall f (\text{if } Qk(f) = \text{FU}, Rk(f) \leftarrow Y);$ Result(Fi(FU)) $\leftarrow$ 0; Busy(FU) $\leftarrow$ N

RES = register result status



Se il campo è nero vuol dire che il valore che c'è all'interno del register file è un valore valido oppure può esserci un identifier us associato all'unità funzionale.

FUS = functional unit status register: ha una riga per ciascuna functional unit



# Write Destination

## Wait Until

$\forall f((F_j(f) \neq F_i(FU)) \mid\mid R_j(f)=N) \ \&\& (F_k(f) \neq F_i(FU) \mid\mid R_k(f)=N))$

## Bookkeeping

$\forall f(\text{if } Q_j(f)=FU, R_j(f)\leftarrow Y);$   
 $\forall f(\text{if } Q_k(f)=FU, R_j(f)\leftarrow Y);$   
 $\text{Result}(F_i(FU))\leftarrow 0; \text{Busy}(FU)\leftarrow N$

## Wait until condition says:

$F_j(f) \neq F_i(FU)$

does this FU write a result used by another FU?

$R_j(f)=N$

is the other FU waiting for this result?

## Bookkeeping says:

$\text{if } Q_j(f)=FU, R_j(f)\leftarrow Y$

set register ready for all consumer FUs

$\text{Result}(F_i(FU))\leftarrow 0;$

clear entry in the register result table

# Scoreboard example

Code Sequence:

Id.d f6, 34(R2)  
Id.d f2, 45(R3)  
fmul.d f0, f2, f4  
fsub.d f8, f6, f2  
fdiv.d f10, f0, f6  
fadd.d f6, f8, f2

Functional Units: UNITÀ FUNZIONALI DISPONIBILI

- 1 Integer, 2 FP multipliers, 1 FP adder, 1 FP divider
- 1 unità ALU (interi) 2 FP moltiplic.*

Pipeline Latencies:

- Id: 1 cycle                           $\leq$  uses Integer unit       $\rightarrow$  la load fa l'unità intera e ci mette 1 ciclo
- fmul: 10 cycles                           $\leq$  used FP multiplier       $\rightarrow$
- fsub, fadd: 2 cycles                           $\leq$  uses FP adder       $\rightarrow$
- fdiv: 40 cycles                           $\leq$  uses FP divider       $\rightarrow$

ld.d f6, 34(R2)  
 ld.d f2, 45(R3)  
 fmul.d f0, f2, f4  
 fsub.d f8, f6, f2  
 fdiv.d f10, f0, f6  
 fadd.d f6, f8, f2

<u>Instruction status</u>	SERVE PER VISUALIZZARE IL FLUSSO DELLE ISTRUZIONI						
Op	d	j	k	Issue	Read	Finish	Write
ld.d	F6	34+	R2	1	2		
ld.d	F2	45+	R3				
fmul.d	F0	F2	F4				
fsub.d	F8	F6	F2				
fdiv.d	F10	F0	F6				
fadd.d	F6	F8	F2				

Qui issue deve verificare la presenza di alberi WAW e alle strutturali.  
 busy no è noga del FU associata alla functional unit che può eseguire quell'istruzione

Functional unit status: ha una noga per ciascuna unità funzionale

Time	Name	Busy	Op	Fi	Fj	Fk	Qj	Qk	Rj	Rk
	Integer	No	ld	F6	34+	R2	0	0	1	1 →
	Mult1	No								
	Mult2	No								
	Add	No								
	Divide	No								

ho fatto issue della load in questo ciclo  
 nel prossimo ciclo potrà essere messo in esecut.

Register result status: contiene un campo per ciascun registro floating point

FU	F0	F2	F4	F6	F8	F10	F12	...	F30
									INT

↑  
 F6 verrà prodotto  
 dall'unità intera

CLOCK:

### Instruction status

Op	d	j	k	Issue	Read	Finish	Write
ld.d	F6	34+	R2	1			
ld.d	F2	45+	R3				
fmul.d	F0	F2	F4				
fsub.d	F8	F6	F2				
fdiv.d	F10	F0	F6				
fadd.d	F6	F8	F2				

### Functional unit status

Time	Name	Busy	Op	D	S1	S2	F1	F2	R1	R2
				Fi	Fj	Fk	Qj	Qk	Rj	Rk
	Integer	Yes	Ld	F6	34+	R2	○	○	1	Yes
	Mult1	No								
	Mult2	No								
	Add	No								
	Divide	No								

### Register result status

FU

F0	F2	F4	F6	F8	F10	F12	...	F30
Int								

CLOCK: 1) Fill in FU status, mark FU producing results.

Posso fare l'issue della 2° istruzione?

La ld.d 1 è entrata  
→ in read operands, posso fare l'issue della 2° istruz?

### Instruction status

Op	d	j	k	Issue	Read	Finish	Write
ld.d	F6	34+	R2	1(Tcx)	2	3	4
ld.d	F2	45+	R3				
fmul.d	F0	F2	F4				
fsub.d	F8	F6	F2				
fdiv.d	F10	F0	F6				
fadd.d	F6	F8	F2				

serve l'unità integer,  
che però è busy,  
quindi stalloamo  
in issue

→ al 4° ciclo abbiamo il risultato  
→ al 5° ciclo l'unità integer non è più  
busy e l'issue dell'istruz. 2 sarà  
terminata.

### Functional unit status

Time	Name	Busy	Op	Fi	Fj	Fk	Qj	Qk	Rj	Rk
	Integer	Yes	Ld	F6		R2				Yes
	Mult1	No								
	Mult2	No								
	Add	No								
	Divide	No								

### Register result status

FU

F0	F2	F4	F6	F8	F10	F12	...	F30
					Int			

CLOCK: 2) Issue 2° Id ?

### Instruction status

Op	d	j	k	Issue	Read	Finish	Write
ld.d	F6	34+	R2	1	2	3	
ld.d	F2	45+	R3				
fmul.d	F0	F2	F4				
fsub.d	F8	F6	F2				
fdiv.d	F10	F0	F6				
fadd.d	F6	F8	F2				

### Functional unit status

Time	Name	Busy	Op	Fi	Fj	Fk	Qj	Qk	Rj	Rk
	Integer	Yes	Ld	F6		R2				Yes
	Mult1	No								
	Mult2	No								
	Add	No								
	Divide	No								

### Register result status

FU	F0	F2	F4	F6	F8	F10	F12	...	F30
						Int			

CLOCK: 3) Single cycle load completes. What if we have a multi-cycle load?

### Instruction status

Op	d	j	k	Issue	Read	Finish	Write
ld.d	F6	34+	R2	1	2	3	4
ld.d	F2	45+	R3				
fmul.d	F0	F2	F4				
fsub.d	F8	F6	F2				
fdiv.d	F10	F0	F6				
fadd.d	F6	F8	F2				

### Functional unit status

Time	Name	Busy	Op	Fi	Fj	Fk	Qj	Qk	Rj	Rk
	Integer	Yes	Ld	F6		R2				Yes
	Mult1	No								
	Mult2	No								
	Add	No								
	Divide	No								

### Register result status

FU

F0	F2	F4	F6	F8	F10	F12	...	F30
Int								

CLOCK: 4) load completes, write result (WAR?) .

### Instruction status

Op	d	j	k	Issue	Read	Finish	Write
ld.d	F6	34+	R2	1	2	3	4
ld.d	F2	45+	R3	5			
fmul.d	F0	F2	F4				
fsub.d	F8	F6	F2				
fdiv.d	F10	F0	F6				
fadd.d	F6	F8	F2				

### Functional unit status

Time	Name	Busy	Op	Fi	Fj	Fk	Qj	Qk	Rj	Rk
	Integer	Yes	Ld	F2		R3				Yes
	Mult1	No								
	Mult2	No								
	Add	No								
	Divide	No								

### Register result status

FU	F0	F2	F4	F6	F8	F10	F12	...	F30
					Int				

CLOCK: 5) structural hazard for Int unit resolved. 2<sup>nd</sup> load can issue, FMUL is fetched.

### Instruction status

Op	d	j	k	Issue	Read	Finish	Write
ld.d	F6	34+	R2	1	2	3	4
ld.d	F2	45+	R3	5	6		
fmul.d	F0	F2	F4	6			
fsub.d	F8	F6	F2				
fdiv.d	F10	F0	F6				
fadd.d	F6	F8	F2				

### Functional unit status

Time	Name	Busy	Op	Fi	Fj	Fk	Qj	Qk	Rj	Rk
	Integer	Yes	Ld	F2		R3			Yes	
	Mult1	Yes	Mult	F0	F2	F4	Int		No	Yes
	Mult2	No								
	Add	No								
	Divide	No								

### Register result status

FU	F0	F2	F4	F6	F8	F10	F12	...	F30
	Mult1	Int							

CLOCK: 6) - LD operands available, issue FMUL. Can the FSUB issue on the next cycle?

### Instruction status

Op	d	j	k	Issue	Read	Finish	Write
ld.d	F6	34+	R2	1	2	3	4
ld.d	F2	45+	R3	5	6	7	
fmul.d	F0	F2	F4	6	X		
fsub.d	F8	F6	F2	7			
fdiv.d	F10	F0	F6				
fadd.d	F6	F8	F2				

NON POSSO -  
 perché Rj è NO  
 devono essere  
 due reg. numeri  
 per fare la divisione

### Functional unit status

Time	Name	Busy	Op	Fi	Fj	Fk	Qj	Qk	Rj	Rk
	Integer	Yes	Ld	F2		R3			Yes	
	Mult1	Yes	Mult	F0	F2	F4	Int		No	Yes
	Mult2	No								
	Add	Yes	Sub	F8	F6	F2		Int	Yes	No
	Divide	No								

### Register result status

FU

F0	F2	F4	F6	F8	F10	F12	...	F30
Mult1	Int				Add			

CLOCK: 7) - LD finishes, FMUL stalls (why?)

### Instruction status

Op	d	j	k	Issue	Read	Finish	Write
ld.d	F6	34+	R2	1	2	3	4
ld.d	F2	45+	R3	5	6	7	
fmul.d	F0	F2	F4	6			
fsub.d	F8	F6	F2	7			
fdiv.d	F10	F0	F6	8			
fadd.d	F6	F8	F2				

### Functional unit status

Time	Name	Busy	Op	Fi	Fj	Fk	Qj	Qk	Rj	Rk
	Integer	Yes	Ld	F2		R3			Yes	
	Mult1	Yes	Mult	F0	F2	F4	Int		No	Yes
	Mult2	No								
	Add	Yes	Sub	F8	F6	F2		Int	Yes	No
	Divide	Yes	Div	F10	F0	F6	M1		No	Yes

### Register result status

FU

F0	F2	F4	F6	F8	F10	F12	...	F30
Mult1	Int				Add	Div		

CLOCK: 8(a) - immediately before LD completes.

### Instruction status

Op	d	j	k	Issue	Read	Finish	Write
ld.d	F6	34+	R2	1	2	3	4
ld.d	F2	45+	R3	5	6	7	8
fmul.d	F0	F2	F4	6			
fsub.d	F8	F6	F2	7			
fdiv.d	F10	F0	F6	8			
fadd.d	F6	F8	F2				

### Functional unit status

Time	Name	Busy	Op	Fi	Fj	Fk	Qj	Qk	Rj	Rk
	Integer	No								
	Mult1	Yes	Mult	F0	F2	F4			Yes	Yes
	Mult2	No								
	Add	Yes	Sub	F8	F6	F2			Yes	Yes
	Divide	Yes	Div	F10	F0	F6	M1		No	Yes

### Register result status

FU

	F0	F2	F4	F6	F8	F10	F12	...	F30
Mult1							Add	Div	

CLOCK: 8(b) (the LD completes. FMUL and FADD ready.)

### Instruction status

Op	d	j	k	Issue	Read	Finish	Write
ld.d	F6	34+	R2	1	2	3	4
ld.d	F2	45+	R3	5	6	7	8
fmul.d	F0	F2	F4	6	9		
fsub.d	F8	F6	F2	7	9		
fdiv.d	F10	F0	F6	8			
fadd.d	F6	F8	F2				

### Functional unit status

Time	Name	Busy	Op	Fi	Fj	Fk	Qj	Qk	Rj	Rk
	Integer	No								
10	Mult1	Yes	Mult	F0	F2	F4			Yes	Yes
	Mult2	No								
2	Add	Yes	Sub	F8	F6	F2			Yes	Yes
	Divide	Yes	Div	F10	F0	F6	M1		No	Yes

### Register result status

	F0	F2	F4	F6	F8	F10	F12	...	F30
FU	Mult1								

CLOCK: 9) - FMUL and FSUB's operands ready, go! Can the FADD issue next cycle? What happens?

### Instruction status

Op	d	j	k	Issue	Read	Finish	Write
ld.d	F6	34+	R2	1	2	3	4
ld.d	F2	45+	R3	5	6	7	8
fmul.d	F0	F2	F4	6	9		
fsub.d	F8	F6	F2	7	9	11	
fdiv.d	F10	F0	F6	8			
fadd.d	F6	F8	F2				

### Functional unit status

Time	Name	Busy	Op	Fi	Fj	Fk	Qj	Qk	Rj	Rk
	Integer	No								
8	Mult1	Yes	Mult	F0	F2	F4			Yes	Yes
	Mult2	No								
0	Add	Yes	Sub	F8	F6	F2			Yes	Yes
	Divide	Yes	Div	F10	F0	F6	M1		No	Yes

### Register result status

FU

F0	F2	F4	F6	F8	F10	F12	...	F30
Mult1					Add	Div		

CLOCK: 11) - FSUB finishes before FMUL. Can FSUB write its result?

### Instruction status

Op	d	j	k	Issue	Read	Finish	Write
ld.d	F6	34+	R2	1	2	3	4
ld.d	F2	45+	R3	5	6	7	8
fmul.d	F0	F2	F4	6	9		
fsub.d	F8	F6	F2	7	9	11	12
fdiv.d	F10	F0	F6	8			
fadd.d	F6	F8	F2				

### Functional unit status

Time	Name	Busy	Op	Fi	Fj	Fk	Qj	Qk	Rj	Rk
7	Integer	No								
	Mult1	Yes	Mult		F0	F2	F4			Yes Yes
	Mult2	No								
	Add	No								
	Divide	Yes	Div		F10	F0	F6	M1		No Yes

### Register result status

FU

F0	F2	F4	F6	F8	F10	F12	...	F30
Mult1						Div		

CLOCK: 12) - FSUB completes before FMUL. Can we read operands for FDIV? What about FADD?

### Instruction status

Op	d	j	k	Issue	Read	Finish	Write
ld.d	F6	34+	R2	1	2	3	4
ld.d	F2	45+	R3	5	6	7	8
fmul.d	F0	F2	F4	6	9		
fsub.d	F8	F6	F2	7	9	11	12
fdiv.d	F10	F0	F6	8			
fadd.d	F6	F8	F2	13			

### Functional unit status

Time	Name	Busy	Op	Fi	Fj	Fk	Qj	Qk	Rj	Rk
6	Integer	No								
	Mult1	Yes	Mult	F0	F2	F4			Yes	Yes
	Mult2	No								
	Add	Yes	Add	F6	F8	F2			Yes	Yes
	Divide	Yes	Div	F10	F0	F6	M1		No	Yes

### Register result status

FU

F0	F2	F4	F6	F8	F10	F12	...	F30
Mult1			Add		Div			

CLOCK: 13) - FADD structural hazard cleared.

### Instruction status

Op	d	j	k	Issue	Read	Finish	Write
ld.d	F6	34+	R2	1	2	3	4
ld.d	F2	45+	R3	5	6	7	8
fmul.d	F0	F2	F4	6	9		
fsub.d	F8	F6	F2	7	9	11	12
fdiv.d	F10	F0	F6	8			
fadd.d	F6	F8	F2	13	14		

### Functional unit status

Time	Name	Busy	Op	Fi	Fj	Fk	Qj	Qk	Rj	Rk
	Integer	No								
5	Mult1	Yes	Mult	F0	F2	F4			Yes	Yes
	Mult2	No								
2	Add	Yes	Add	F6	F8	F2			Yes	Yes
	Divide	Yes	Div	F10	F0	F6	M1		No	Yes

### Register result status

FU

	F0	F2	F4	F6	F8	F10	F12	...	F30
	Mult1			Add		Div			

CLOCK: 14) - FADD reads operands.

### Instruction status

Op	d	j	k	Issue	Read	Finish	Write
ld.d	F6	34+	R2	1	2	3	4
ld.d	F2	45+	R3	5	6	7	8
fmul.d	F0	F2	F4	6	9		
fsub.d	F8	F6	F2	7	9	11	12
fdiv.d	F10	F0	F6	8			
fadd.d	F6	F8	F2	13	14		

### Functional unit status

Time	Name	Busy	Op	Fi	Fj	Fk	Qj	Qk	Rj	Rk
	Integer	No								
4	Mult1	Yes	Mult	F0	F2	F4			Yes	Yes
	Mult2	No								
1	Add	Yes	Add	F6	F8	F2			Yes	Yes
	Divide	Yes	Div	F10	F0	F6	M1		No	Yes

### Register result status

FU

F0	F2	F4	F6	F8	F10	F12	...	F30
Mult1				Add		Div		

### Instruction status

Op	d	j	k	Issue	Read	Finish	Write
ld.d	F6	34+	R2	1	2	3	4
ld.d	F2	45+	R3	5	6	7	8
fmul.d	F0	F2	F4	6	9		
fsub.d	F8	F6	F2	7	9	11	12
fdiv.d	F10	F0	F6	8			
fadd.d	F6	F8	F2	13	14	16	

### Functional unit status

Time	Name	Busy	Op	Fi	Fj	Fk	Qj	Qk	Rj	Rk
2	Integer	No								
	Mult1	Yes	Mult	F0	F2	F4			Yes	Yes
	Mult2	No								
	Add	Yes	Add	F6	F8	F2			Yes	Yes
	Divide	Yes	Div	F10	F0	F6	M1		No	Yes

### Register result status

FU

F0	F2	F4	F6	F8	F10	F12	...	F30
Mult1			Add		Div			

CLOCK: 16) - FADD finishes.

### Instruction status

Op	d	j	k	Issue	Read	Finish	Write
ld.d	F6	34+	R2	1	2	3	4
ld.d	F2	45+	R3	5	6	7	8
fmul.d	F0	F2	F4	6	9		
fsub.d	F8	F6	F2	7	9	11	12
fdiv.d	F10	F0	F6	8			
fadd.d	F6	F8	F2	13	14	16	

### Functional unit status

Time	Name	Busy	Op	Fi	Fj	Fk	Qj	Qk	Rj	Rk
1	Integer	No								
	Mult1	Yes	Mult	F0	F2	F4			Yes	Yes
	Mult2	No								
	Add	Yes	Add	F6	F8	F2			Yes	Yes
	Divide	Yes	Div	F10	F0	F6	M1		No	Yes

### Register result status

FU

F0	F2	F4	F6	F8	F10	F12	...	F30
Mult1				Add		Div		

CLOCK: 18) - Yikes! Add FU still occupied?

### Instruction status

Op	d	j	k	Issue	Read	Finish	Write
ld.d	F6	34+	R2	1	2	3	4
ld.d	F2	45+	R3	5	6	7	8
fmul.d	F0	F2	F4	6	9	19	
fsub.d	F8	F6	F2	7	9	11	12
fdiv.d	F10	F0	F6	8			
fadd.d	F6	F8	F2	13	14	16	

### Functional unit status

Time	Name	Busy	Op	Fi	Fj	Fk	Qj	Qk	Rj	Rk
0	Integer	No								
	Mult1	Yes	Mult	F0	F2	F4			Yes	Yes
	Mult2	No								
	Add	Yes	Add	F6	F8	F2			Yes	Yes
	Divide	Yes	Div	F10	F0	F6	M1		No	Yes

### Register result status

FU

	F0	F2	F4	F6	F8	F10	F12	...	F30
	Mult1			Add		Div			

CLOCK: 19) - FMUL finishes after FSUB.

### Instruction status

Op	d	j	k	Issue	Read	Finish	Write
ld.d	F6	34+	R2	1	2	3	4
ld.d	F2	45+	R3	5	6	7	8
fmul.d	F0	F2	F4	6	9	19	20
fsub.d	F8	F6	F2	7	9	11	12
fdiv.d	F10	F0	F6	8			
fadd.d	F6	F8	F2	13	14	16	

### Functional unit status

Time	Name	Busy	Op	Fi	Fj	Fk	Qj	Qk	Rj	Rk
	Integer	No								
	Mult1	No								
	Mult2	No								
	Add	Yes	Add	F6	F8	F2			Yes	Yes
	Divide	Yes	Div	F10	F0	F6			Yes	Yes

### Register result status

FU	F0	F2	F4	F6	F8	F10	F12	...	F30
				Add		Div			

CLOCK: 20) - FMUL completes, FDIV ready to go

### Instruction status

Op	d	j	k	Issue	Read	Finish	Write
ld.d	F6	34+	R2	1	2	3	4
ld.d	F2	45+	R3	5	6	7	8
fmul.d	F0	F2	F4	6	9	19	20
fsub.d	F8	F6	F2	7	9	11	12
fdiv.d	F10	F0	F6	8	21		
fadd.d	F6	F8	F2	13	14	16	

### Functional unit status

Time	Name	Busy	Op	Fi	Fj	Fk	Qj	Qk	Rj	Rk
	Integer	No								
	Mult1	No								
	Mult2	No								
	Add	Yes	Add	F6	F8	F2			Yes	Yes
	Divide	Yes	Div	F10	F0	F6			Yes	Yes

### Register result status

FU

F0	F2	F4	F6	F8	F10	F12	...	F30
				Add		Div		

CLOCK: 21 - FDIV has operands. Can FADD now complete on next cycle?

### Instruction status

Op	d	j	k	Issue	Read	Finish	Write
ld.d	F6	34+	R2	1	2	3	4
ld.d	F2	45+	R3	5	6	7	8
fmul.d	F0	F2	F4	6	9	19	20
fsub.d	F8	F6	F2	7	9	11	12
fdiv.d	F10	F0	F6	8	21		
fadd.d	F6	F8	F2	13	14	16	22

### Functional unit status

Time	Name	Busy	Op	Fi	Fj	Fk	Qj	Qk	Rj	Rk
	Integer	No								
	Mult1	No								
	Mult2	No								
	Add	No								
40	Divide	Yes	Div	F10	F0	F6			Yes	Yes

### Register result status

FU

F0	F2	F4	F6	F8	F10	F12	...	F30
						Div		

CLOCK: 22) FDIV executes, FADD writes result .

### Instruction status

Op	d	j	k	Issue	Read	Finish	Write
ld.d	F6	34+	R2	1	2	3	4
ld.d	F2	45+	R3	5	6	7	8
fmul.d	F0	F2	F4	6	9	19	20
fsub.d	F8	F6	F2	7	9	11	12
fdiv.d	F10	F0	F6	8	21	61	
fadd.d	F6	F8	F2	13	14	16	22

### Functional unit status

Time	Name	Busy	Op	Fi	Fj	Fk	Qj	Qk	Rj	Rk
	Integer	No								
	Mult1	No								
	Mult2	No								
	Add	No								
0	Divide	Yes	Div	F10	F0	F6			Yes	Yes

### Register result status

FU

F0	F2	F4	F6	F8	F10	F12	...	F30
						Div		

CLOCK: 61) FDIV finishes

### Instruction status

Op	d	j	k	Issue	Read	Finish	Write
ld.d	F6	34+	R2	1	2	3	4
ld.d	F2	45+	R3	5	6	7	8
fmul.d	F0	F2	F4	6	9	19	20
fsub.d	F8	F6	F2	7	9	11	12
fdiv.d	F10	F0	F6	8	21	61	62
fadd.d	F6	F8	F2	13	14	16	22

### Functional unit status

Time	Name	Busy	Op	<i>Fi</i>	<i>Fj</i>	<i>Fk</i>	<i>Qj</i>	<i>Qk</i>	<i>Rj</i>	<i>Rk</i>
	Integer	No								
	Mult1	No								
	Mult2	No								
	Add	No								
	Divide	No								

### Register result status

FU

F0	F2	F4	F6	F8	F10	F12	...	F30

CLOCK: 62 (FDIV writes its result back)

# Scoreboarding: Pro and Contra

Structural hazards possible on buses

- Buses to/from register file may be limited
- Ensure there are not more instructions “in flight” than can successfully fetch registers

No forwarding

- Operands are read only when both are available in the register file
- Fortunately, instructions write into the register file right away

Summary:

- Stalls on I if WAW or structural hazards.
- Stalls on RO if RAW
- Stalls on WR if WAR

