suppongo di lawrare con une pipeline che he 1 stadio di 15, uno di 10, peia volle di questo si he une fipo elo une stadio di memorye poi 48 l'istruzione che va nell' All impiega 1 namo sec per lare l'operazione (de 10 a mem). la minuea impiega 5 ns per eseguire Se auessimo solo l'AN il cx associato earebbe a freq. 1919aH2 = 10-9 Se avessimo solo l' FPU, one la T = 5ns la freq savelobe 2004H2. $-\frac{\Lambda}{1-9}$ AVENDO ENTRAMBE LE UNITÀ SI POSSONO AGGIUNGERE STADI OI PREUDE AGGIUNTIVI NEW LU. CPU

W-101	- FPV [ALV] 15		EX. EX.		-(HEM)-	[MB]	7			.0
١	<i>a</i> \	2	3	<u>در ک</u>	5 \G	+ L	WEW	9 \ 1		LATENZA MACIGIORI LPHI CICRI X ESPOLI
ADD X1 X2 X3 X4	IF.	1D 1A	EXLÚ E		EX2 EX	3 EXU	EXs B EXu	m€m EXS		CPI (di questo esen Senza dip, di doto

cosi posso crockare tento a 1841 e bosso vicenere vin, istrasione intersi Qui ciclo

x. Auro LATENZA maggiote V. Potro pero lare 18 e 10 ad equi ciclo

v. Troughout di sishuz. | ciclo

1. Cx laposso fare a 1942 (evan a 200/4) 1. la FPU non-la stadi de pipe e impieghera i suoi scieli x terminare l'istruzione.

Soo prive di dipendenza di dato per cui tutto va avanti rormale So ouessi une dip. di doto?

RISC-V FPU Multiciclo

Andrea Bartolini <a.bartolini@unibo.it>

(Architettura dei) Calcolatori Elettronici, 2021/2022

î	<i>a</i>	2	3	4	5\		7	WEW	9	10
ADD X1 X2 X3	(F	10	私 (D)	EX 2	1-	1	EXS EXU EX	EXs EXu	MEM EXS	MEM
HUL X2, X3, X4	1	+	1F	10	F 11	4	1		\perp	1
808 X5, X4, X6	1	+	+		7	•	,	,	•	

della 3º istruzione Thisultate della sonna è pronte al termine di EXI, quindi parei ouvre une permending de me la modra de EXI. RISCV dhe pur fare ibhurioni floating paint

f = 1GHz

IF D ID D ALV DONETH D WB

La FPU impiega 5ns

La FPU impiega 5ns

Saluzioni: - fclk= 200 HHz D CPI = 1 opi bueno, mo frequenta no.


inserisco 4 stodi di pipeline aggiuntui

IF D ID D FPU

MBM D WB

avouds eseguiains f.p. il CPI nolto nallentato

PIPELINE MULTICICIO -> SINTRODUCE UNA PIPELINE CHE NON HA SIADI ACCIUNTIVI, E SI CONQUIDE L'ISTRUBICINE ALU IN UN BINGOCO CICLO, QUESTO DIGNIFICA CHE LE ISTRUBIONI TERMINANO IN UN OFFINE BIVERSO DI QUEUN PREVISTO DEL CODICE.



 $CPI = \frac{9}{4}$ Bullono

ABBIAMO ESEGUITO COMMET OUT OF ORDER Il decode e l'exceute rougous fatte in ordine, ma il WB 10.

Potrei overe ala di dato per il 148, avvero de per istruzioni vagliario fare us rella stessa cicla.

De metto fo li non e'è nischio di unite ofter read perdie
of aporaudi neuzone letti in 1D, quirdi fiz lo leppo
prima che la 1º istrussione lo riode a persturbane.

La WAW puri essere un problema Alazista mettofi
Tregistri neuzono scrutti in WB.

Se saino di seguito due violte f1, al ciclo 9 neuca
sovrascritta dalla prima istrusione; quirdi le istru
scanno ga
scri successive usa redravno il violore di 11 dre
devicibre enore dopo la 10 dre violore di 11 dre
logica

Scritto in WB dopo la FADD.

WAW X questi problemi vanno gestiti con una logica aggiuntiva

RAN - gestita rala pipelus vozmale stallando o facendo fornording

Rappresentazione della dinamica di una pipeline


	T1	T2	Т3	T4	T5	T6	Т7	Т8	Т9	T10	T11	T12	T13	T14	T15	T16	T17	T18
ADD R1,R2,R3	IF	ID	EX	M	WB													
AND R4,R2,R3		IF	ID	EX	M	WB												
OR R5,R1,R2			IF	ID	EX	M	WB											
ADD R2,R3,R5																		
ADD R1,R9,R10																		

Rappresentazione della dinamica di una pipeline

	T1	T2	Т3	T4	T5	T6	Т7	Т8	Т9	T10	T11	T12	T13	T14	T15	T16	T17	T18
ADD R1,R2,R3	IF	ID	EX	M	WB													
AND R4,R2,R3		IF	ID	EX	M	WB												
OR R5,R1,R2			IF	ID	ID	EX	M	WB										
ADD R2,R3,R5				IF	IF	IF	IF	ID	EX	M	WB							
ADD R1,R9,R10																		

Pipeline con stadi a ciclo singolo

In assenza di stalli le istruzioni del RISC-V avanzano di uno stadio ad ogni colpo di clock; dunque il CPI
ideale
(cioè il CPI
senzastalli) del RISC-V è 1



- Facciamo la nuova ipotesi che per eseguire determinate istruzioni i_i lo stadio EX richieda n_i clock; in questo caso la pipeline si comporterebbe come se nello stadio EX si verificassero n_i -1 stalli
- Si verifichi questa proprietà considerando un frammento di codice con istruzioni che si suppone permangono in EX 1, 2 o 3 periodi di clock

CPU time

• Supponiamo che in assenza di stalli ogni istruzione venga completata CPI_{senzastalli} periodi di clock dopo l'istruzione precedente, con CPI_{senzastalli} costante; allora, fissato un benchmark, applicando la formula precedente e trascurando il termine che tiene conto del riempimento iniziale della pipeline⁽¹⁾ si ottiene:

$$CPU_{time} = (N_{istruzioni} * CPI_{senzastalli} + N_{stalli}) * T_{ck}$$

Si verifichino le affermazioni precedenti su un frammento di codice di 5 istruzioni eseguito su un RISC-V in pipeline

(1) Per l'esattezza il termine trascurato e': latenza della prima istruzione in assenza di stalli - (Tck * CPIsenza stalli)

Pipeline del RISC-V con stadi multicyle in parallelo (1)

- Attivazione sequenziale
- Inizio della Esecuzione sequenziale
- Completamento fuori ordine


- => IN ORDER ISSUE
- => IN ORDER EXECUTION
- => OUT OF ORDER COMPLETION

fa il decode e la mena in esecuzione delle; struzioni

servendo l'ordine delle ishuturi sero' permette

il completamento

La attivazione (issue) è il passaggio dallo stadio ID allo stadio successivo



Ad esempio:

EX => 1 tck

esegnite dalla sterra Que all'interro della ? MUL/ADD experita da un' Z DIV oltra linea rella Fev.

=> 4 tck (FMUL, FSUB, FADD)

=> 40 tck (FDIV)

Evoluzione dell'architettura R-R

- estensione dell'ISA: registri e istruzioni in virgola mobile
- Trasformazioni della pipeline
 - Stadio EX con unità funzionali multiciclo (pipeline bloccante)
 - Stadio EX con stazioni di prenotazione (pipeline non bloccante con esecuzione fuori ordine ooo, algoritmo di Tomasulo)
 - Reorder Buffer e stadio di "instruction commit" (pipeline non bloccante con esecuzione speculativa e ooo)

Nei prossimi lucidi


- Si consideri l'isa RV32F con le istruzioni in virgola mobile e con 32 registri da 32 bit destinati agli operandi per le unità di esecuzione in virgola mobile (f[0:31]
- L'esecuzione di una istruzione Floating Point richiede in generale molti periodi di clock
- Pertanto si modifica lo stadio EX della pipeline come segue:
 - Si aggiungono diverse unità funzionali ciascuna destinata all'esecuzione di un sottoinsieme delle istruzioni
 - Ogni nuova unità funzionale richiederà più periodi di clock per eseguire una istruzione
- In sintesi diremo che lo stadio EX della pipeline viene esteso con unità funzionali multiciclo

Pipeline con stadi "Multicycle" (1)


- Uno stadio da n cicli fa stallare la pipeline per n-1 periodi di clock
- Per ridurre o eliminare gli stalli si utilizzano pipeline con più unità multiciclo in parallelo all'unità di esecuzione intera

Esempi di pipeline con stadi multicycle

Caso 1: una unita' di esecuzione con $N_{CK} = 2$



<u>Caso 2</u>: due unita' di esecuzione con $N_{CK} = 2$



Pipeline con stadi "Multicycle" (2)


WB						1	2	3	4	5	6	7	8	9
M					1	2	3	4	5	6	7	8	9	
EX2				2	2	4	4	6	6	8	8			•
EX1			1	1	3	3	5	5	7	7	9	9		
ID		1	2	3	4	5	6	7	8	9				
IF	1	2	3	4	5	6	7	8	9		•			

- $CPI_{MIN} = 1$ anche se ci sono stadi che richiedono piu' di un clock
- $CPI_{IDEALE} > CPI_{MIN}$!
- Aumenta la probabilita' di stalli, nonchè il numero di stalli introdotti
 - ES: se alla istruzione I_i in ID serve un dato generato in M, allora I_i in ID stalla se l'istruzione che genera il dato è I_{i-1} , I_{i-2} o I_{i-3}
 - Es: se I2 ha bisogno in EX2 di un dato prodotto in M da I1, allora la istruz. I2 stalla due volte

- Attivazione sequenziale
- Inizio della Esecuzione sequenziale
- Completamento fuori ordine

- => IN ORDER ISSUE
- => IN ORDER EXECUTION
- => OUT OF ORDER COMPLETION

La attivazione (issue) è il passaggio dallo stadio ID allo stadio successivo



Ad esempio:

EX (integer unit) => 1 tck

MUL/ADD => 4 tck (FMUL, FSUB, FADD)

DIV \Rightarrow 40 tck (FDIV)

Attivazione delle istruzioni (ISSUE)

In "ID" si deve:

- ✓ Verificare l'assenza di alee strutturali e stallare altrimenti
- ✓ Verificare l'assenza di alee di dato "RAW" e, in presenza di alea RAW:
 - ❖attivare la logica di forwarding in caso di alee RAW eliminabili
 - stallare in caso di alea di dato "RAW" non eliminabili (OP SORGENTI in "ID" = OP DESTINAZIONE in una delle unità di esecuzione)

Esempio di CODICE:

```
1 fdiv.s f0, f2, f4 L'istruzione 3 stalla in ID finchè
2 fadd.s f10, f10, f8 la 2 non libera lo stadio MUL/ADD
```


fmul.s f12, f12, f14 (3,2 => 3 STALLI per alea strutturale)

la 1° istr. occupa l'unità funzionale che serve alla 3°

Alee strutturali nel RISC-V con piu' unita' di esecuzione 'multicycle"

fdiv.d f5, f1, f2 fadd.d f2, f15,f11 fsub.d f15,f20,f21


ALEA STRUTTURALE DOVUTA A INDISPONIBILITA' DI UNITÀ DI ESECUZIONE



Alee di dato nel RISC-V con piu' unita' di esecuzione "multicycle"

fdiv.d **f**5,f1,f2 fadd.d **f**2,**f**5,f11





Hazard Detection Unit in ID fadd.d stalla in ID per 39 clock

Assenza di alee Write after Read - "WAR" nel RISC-V con stadi multicycle in parallelo

Richiamo:

si parla di alea "WAR" quando il flusso nella pipeline non può proseguire in quanto si deve scrivere su un registro che una istruzione precedente deve leggere ma non l'ha ancora letto

ALEE "WAR" non sono possibili in quanto gli operandi sono sempre letti in "ID", quindi e' impossibile che quando si legge un operando l'istruzione successiva l'abbia gia' aggiornato

Esempi: fadd.d f2, f15, f11

fdiv.d f15, f20, f21

fdiv.d f2, f15, f11

fsub.d f15, f20, f21

Nonostante l'antidipendenza su F15, nel RISC-V non c'è alea WAR: si verifichi questa affermazione disegnando la dinamica della pipeline nei due esempi

Alee Write after Write – "WAW" PRARD nel RISC-V con stadi multicycle in parallelo

In alcuni casi le Alee "WAW" si possono eliminare inibendo il completamento dell'istruzione che determina il malfunzionamento

ES: fdiv.d f0, f2, f4 fsub.d f0, f10, f12

In questo caso, nel periodo di clock in cui la FSUB esce dallo stadio EX si può abortire la esecuzione della FDIV eliminandola dalla pipeline


Richiamo:

si parla di alea "WAW" quando il flusso nella pipeline non può proseguire in quanto una istruzione precedente deve ancora scrivere su un registro che anche l'istruzione corrente deve aggiornare (come si vedrà più avanti, l'origine delle alee WAW sono le "dipendenze di uscita")

Visualizzazione dell'esecuzione in caso di alee WAW

Questo lucido mostra che dipendenze di uscita possono originare alee WAW in architetture caratterizzate caratterizzate da:

- •IN ORDER ISSUE
- •IN ORDER EXECUTION
- •OUT OF ORDER COMPLETION



Soluzione 1:
Quando FSUB esce da
EX si inibisce la
scrittura del di FDIV

Soluzione 2: Stall FSUB.

FOIV ed FADD initerorum l'esecutione insieme FSUB innece dourai aspettane che FADD liberi l'unità strutturale, nel frattempo stalla FDIV F5, F1, F2
FADD F20, F20, F21 jentrambe risano la stessa unità funcionale

Alea:

Da t₄₂ in poi F5 ha un valore errato

Quando termina FSUB, in WB Senvo prima ohe lo faccia l'istruz FDIV. Risolvo Stallando FSUB fino al ciclo T42.

DIPENDENZA STRUTTURALE

ECCEZIONI: es divisione per sero. MPU. Memoria Virtuale.

Interrupt imprecisi nel RISC-V con stadi multicycle in parallelo

- Il completamento fuori ordine può dare origine a eccezioni imprecise.
- Esempio: si puo' verificare una F.P. exception su FDIV quando le istruzioni successive sono gia' state eseguite
- Varie soluzioni:
 - 1. Ignorare il problema. Non possible in caso di VM e eccezioni IEEE FP
 - 2. Dual mode processor: Veloce con interrupt imprecise, Lento con interrupt precise.
 - 3. Memorizzare (buffer) il risultato finchè tutte le operazioni precedenti non hanno completato.
 - Oneroso se istruzioni di durata molto diversa.
 - 2. Servono comparatori e multiplexer per bypassare i risultati memorizzati nel buffer come operandi di istruzioni nuove.
 - 4. Supportare interrupt imprecise, ma passare all'interrupt handler abbastanza informazioni per ricostruire una sequenza precisa (conoscere quali istruzioni erano in esecuzione ed il loro PC e terminarle prima di uscire dall'handler.)
 - 5. Issue istruzione solo se si rileva che l'istruzione prima dell'issue non può causare eccezioni. Rilevare eccezioni FP nei primi cicli dell'EX stage

Richiamo:


si dice che una pipeline gestisce le eccezioni in modo preciso se la pipeline può essere fermata in modo che tutte le istruzioni precedenti l'istruzione in cui l'eccezione si è verificata siano completate, mentre tutte le istruzioni successive non modificano lo stato della CPU prima che l'eccezione sia stata servita.

Se l'eccezione è un interrupt esterno, l'interrupt è gestito in modo preciso se esiste una istruzione nella pipeline tale per cui tutte le istruzioni precedenti sono completate prima che l'interrupt sia servito mentre tutte le istruzioni successive ripartono da zero dopo il servizio della interruzione stessa

Esempio di eccezione imprecisa che porta a errori nell'esecuzione del codice

Il completamento fuori ordine può rendere "imprecisa" la gestione delle eccezioni; ne può consegue una esecuzione non corretta del codice, con possibilità di perdere informazioni in modo irrecuperabile

FDIV F15,F1,F2 FADD F20,F20,F21 FSUB F5,F10,F12 Supponiamo che l'eccezione in FDIV si verifichi in t₂₀: Coe dope de sia FADD che FSUB house Quando si serve l'eccezione la CPU non si trova nello stato corretto (F20 e' perso)




il voulore dre era in F20 è perso se torno dall' i Mempt tervice routine parche è stato già modificato

08/10/2021

Rappresentazione della dinamica di una pipeline

	T1	T2	Т3	T4	T5	Т6	Т7	Т8	Т9	T10	T11	T12	T13	T14	T15	T16	T17	T18
fadd.d. F1,F2,F3	IF	ID																
fdiv.d F4,F2,F3		IF																
fmul.d F5,F1,F2									/									
fadd.d F2,F3,F5							(
fmul.d F1,F9,F10																		

More realistic FP Pipeline




More realistic FP pipeline

	ρ·ρ σ····σ		istrutione e la succeptiva
Functional unit	Latency	Initiation interva	I
Integer ALU	0	1 -	POSSO BSEGUIRE LISTRUZIONE OGNI CICLO E LA LATENZA E TERO PORCHE ESEGUO
Data memory (integer and FP loads)	1- PERCHE AVVIENTE 8TADIO ON MEKI	netho Dey 1	NEL CICLO.
FP add	3	1	
FP multiply (also integer multiply)	6	1	- <u></u>
FP divide (also integer divide)	24	25 –	- OCNI 25 TCK.

Latency: the number of intervening cycles between an instruction that produces a result and an instruction that uses the result.

Initiation Interval: the number of cycles that must elapse between issuing two operations of a given type.

More realistic FP pipeline



RAW

	*	calculare d	'indivizza	,		Clo	ock cy	cle n	umbe	er					
tegge if data undirition Instruction	1 2	3 4	5	6	7	8	9	10	11	12	13	14	15	16	17
toda x_2 \leftarrow fld $f_4,0(x_2)$	F D	EAW M	\ W												
fmul.d <u>f0</u> , f4, f6	F	DD	- 4 M4	M2_	M_3	Нц	M5	M6	M7 1	_HEM_	W				
fadd.d <u>f2</u> , <u>f0</u> , f8		FF	0	D	D	D	D	D	D	8 A1	A2	A3	A4	- M	W
fsd $f2,0(x2)$			F	F	F	F	F	F	F	D	D	0	D	D	M

REGISTRO SORGENTE PER LA STORE, E'IL DATO CHE SI VUOVE SCRIVERE IN MEMORIA

M1: Siamo in execute nel 2º stadio del moetriplicatore.
A1: execute nel 1º stadio del sommotore.

RAW

			Clock cycle number															
Instruction	on	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17
fld	f4,0(x2)	IF	ID	EX	MEM	WB												
fmul.d	f0,f4,f6		IF	ID	Stall	M1	M2	M3	M4	M5	M6	M7	MEM	WB				
fadd.d	f2,f0,f8			IF	Stall	ID	Stall	Stall	Stall	Stall	Stall	Stall	A1	A2	A3	A4	MEM	WB
fsd	f2,0(x2)					IF	Stall	Stall	Stall	Stall	Stall	Stall	ID	EX	Stall	Stall	Stall	MEM

WB conflict + ISTRUZIONI CHE VOGUONO FARE WB CONTEMPORANEAMENTE


CONVIENE STA MARE IN DECODE, AGGINNCIENDO UNA LOGICA CHE CESTISCA GUSTAKU IN 1D

	Clock cycle number												
Instruction	1	2	3	4	5	6	7	8	9	10	11		
fmul.d f0,f4,f6	IF	ID	M1	M2	M3	M4	M5	M6	M7	MEM	WB		
• • •		IF	ID	EX	MEM	WB							
			IF	ID	EX	MEM	WB						
fadd.d f2,f4,f6				IF	ID	A1	A2	A3	A4	MEM	WB		
					IF	ID	EX	MEM	WB				
						IF	ID	EX	MEM	WB			
fld f2,0(x2)							IF	ID	EX	MEM	WB		

WBASE AUA WRATA DEUL' ISTRUZIONE PRECEDENTE (es. Fcicli O Acicli)

Questa logica in 10 prevede se mettends l'istruzione un esecusione, avra'il us du concilièrebbe con il us di qualche altra istrutione e nel caso stalla.

NOTA: RO STADIO DO MEM



1 registro IF/ID

1 registro 10/EX per agni roumo (in questo caso 4)

1 registro ex/mem 4 rous (in questo coso 4)

1 registro NEH/WB

Esempio: 1234567foivo $f_{1}, f_{2}, f_{3} \neq D \neq D$ fado $f_{4}, f_{5}, f_{6} \neq D$

Quindi il fatto che ci scarro 4 registri EXIMEM risolve in buona parte la contesa.

L'unitai floating point divisione mon è divisibile in pui stanti di pipeline e quindi è bloccante da origine ad hazard strutturali nell'10.

Summary

- 1. Divide unit is not fully pipelined,
 - => Possible structural hazards
 - => Needs to be detected + issuing instructions will need to be stalled.
- 2. Instructions have varying running times 20 ho + richieste di WB simultanee
 - => The number of register writes required in a cycle can be larger than 1.
- WB out of order -> però dare problemi di WAW che voumo gestite stallamolo 3. Instructions no longer reach WB in order => Write after write (WAW) hazards are possible.
- 4. Register reads always occur in ID
- Instructions can complete in a different order than they were issued
- => problems with exceptions. > 5000 ton (NRDECISE
- 6. Longer latency of operations
 - => stalls for RAW hazards will be more frequent.

Compiler Techniques for Exposing ILP

- Pipeline scheduling
 - Separate dependent instruction from the source instruction by the pipeline latency of the source instruction

• Example:

Instruction producing result	Instruction using result	Latency in clock cycles
FP ALU op	Another FP ALU op	3
FP ALU op	Store double	2
Load double	FP ALU op	1
Load double	Store double	0

Pipeline Stalls

Loop: fld f0,0(x1)

stall

fadd.d f4,f0,f2


stall

stall

fsd f4,0(x1)

addi x1,x1,-8

bne x1,x2,Loop



Instruction producing result	Instruction using result	Latency in clock cycles
FP ALU op	Another FP ALU op	3
FP ALU op	Store double	2
Load double	FP ALU op	1
Load double	Store double	0

Loop Unrolling

- Loop unrolling
 - Unroll by a factor of 4 (assume # elements is divisible by 4)
 - Eliminate unnecessary instructions

```
In the final foliation of the final foliation
```

bne x1,x2,Loop

note: number of live registers vs. original loop

Loop Unrolling/Pipeline Scheduling

• Pipeline schedule the unrolled loop:

```
fld f0,0(x1)
Loop:
               fld f6,-8(x1)
               fld f8,-16(x1)
               fld f14,-24(x1)
               fadd.d f4,f0,f2
               fadd.d f8,f6,f2
               fadd.d f12,f0,f2
               fadd.d f16,f14,f2
               fsd f4,0(x1)
               fsd f8,-8(x1)
               fsd f12,-16(x1)
               fsd f16,-24(x1)
               addi x1,x1,-32
               bne x1,x2,Loop
```

```
14 cycles3.5 cycles per element
```