Esempio Esercizio

Esercizio

- Pipeline non bloccante con più unità funzionali multiciclo
- Un RV con Tck = T dispone di **tre** unità funzionali, A, M e D "multiciclo" capaci di eseguire le seguenti istruzioni su operandi in virgola mobile:
- A: fadd (in 2T)
- M: fmul (in 3T)
- D: fdiv (in 4T).
- Si faccia l'ipotesi che in T1 si abbia fi=i per ogni valore di i compreso tra 0 e 31. Si consideri il seguente frammento di codice:
- 1. fadd **f20**,f2,f1
- 2. fdiv **f2**,f2,**f20**
- 3. fmul f6,f1,**f2**
- 4. fmul f25, f25, f3
- 5. fmul **f1**,f9,f10
- 6. fadd f9, f3, **f1**

Quesiti

- Stimare il numero di colpi di clock al di sotto del quale non è possibile scendere nell'esecuzione del codice assegnato, qualunque sia il numero di RS, CRB e stadi di Fetch e Decode disponibili, e si motivi la risposta (punti 2)
- mostrare la dinamica dell'esecuzione nel caso di 1 CRB, uno stadio IF e uno stadio ID, e 2 RS per ogni unità funzionale (punti 4)
- Si supponga ora di poter apportare le seguenti modifiche all'architettura:
- 1. aumento di RS a una o più unità funzionali
- 2. raddoppio del CRB per poter eseguire due fasi di WB per clock
- 3. aggiunta di un'altra unità funzionale con due RS
- 4. raddoppio degli stadi IF e ID per poter decodificare contemporaneamente due istruzioni.
- Quali modifiche converrebbe apportare? Nella soluzione scelta si mostri quanti clock si risparmierebbero rispetto al punto 2 (a tal fine si disegni la dinamica della pipeline risultante) e si indichi quale CPI medio si otterebbe (punti 4)

- 1. fadd **f20**,f2,f1
- 2. fdiv **f2**,f2,**f20**
- 3. fmul f6,f1,**f2**
- 4. fmul f25, f25, f3
- 5. fmul **f1**,f9,f10
- 6. fadd f9, f3, **f1**

- 1. fadd **f20**,f2,f1
- 2. fdiv **f2**,f2,**f20**
- 3. fmul f6,f1,**f2**
- 4. fmul f25, f25, f3
- 5. fmul **f1**,f9,f10
- 6. fadd f9, f3, **f1**

- 1. fadd **f20**,f2,f1
- 2. fdiv **f2**,f2,**f20**
- 3. fmul f6,f1,**f2**
- 4. fmul f25, f25, f3
- 5. fmul **f1**,f9,f10
- 6. fadd f9, f3, **f1**