## МИНИСТЕРСТВО НАУКИ И ВЫСШЕГО ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ федеральное государственное автономное образовательное учреждение высшего образования «САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ АЭРОКОСМИЧЕСКОГО ПРИБОРОСТРОЕНИЯ»

КАФЕДРА 44

КУРСОВОЙ ПРОЕКТ ЗАЩИЩЕНА С ОЦЕНКОЙ		
РУКОВОДИТЕЛЬ		
старший преподаватель должность, уч. степень, звание	подпись, дата	А.Н. Долидзе инициалы, фамилия
Γ	ІОЯСНИТЕЛЬНАЯ ЗАПИСКА К КУРСОВОМУ ПРОЕКТУ	
)	по дисциплине: СХЕМОТЕХНИКА	
РАБОТУ ВЫПОЛНИЛ		
СТУДЕНТ гр. №		
	подпись, дата	инициалы, фамилия

#### Проектное задание


Разработать электронное устройство в соответствии с предложенной схемой и исходными данными, которое обеспечило бы заданную точность и качество работы. Работоспособность устройства обязательно подтверждается моделированием с применением САПР Quartus.

Разработка устройства включает в себя следующие этапы:

- составление и обоснование выбора функциональной схемы;
- разработку проектируемой схемы в САПР Quartus с использованием стандартных блоков, предоставляемых САПР (И, НЕ, дешифратор, триггер и т.д.) и описание ее работы с использованием временных диаграмм;
- разработку проектируемой схемы в САПР Quartus с использованием языка описания аппаратуры SystemVerilog и описание ее работы с использованием временных диаграмм;
- анализ двух подходов к разработке проектируемой схемы;
- обоснование и выбор FPGA на базе которого будет синтезироваться разрабатываемая схема;
- моделированием с применением САПР Quartus.
- назначение входов и выходов проектируемой схемы на выбранном FPGA.

Согласно варианту (схема 6, вариант 2), устройство является комбинационным блоком умножения разрядностью 16, принимающего на вход двоичные числа. Предложенная схема устройства представлена на рисунке 1. Необходимо так выбрать разрядность сумматора и следующего за ним регистра, чтобы не было переполнения.

<u>Схема 6</u> Комбинационный блок умножения



#### ОГЛАВЛЕНИЕ

ВВЕДЕНИЕ	5
1. РАЗРАБОТКА ФУНКЦИОНАЛЬНОЙ СХЕМ	Ы6
1.1. ВЫБОР ФУНКЦИОНАЛЬНОЙ СХЕМЫ.	6
1.2. СОСТАВЛЕНИЕ СХЕМЫ УСТРОЙСТВ СТАНДАРТНЫХ БЛОКОВ	
1.3. COCTABЛЕНИЕ CXEMЫ УСТРОЙСТВ ОПИСАНИЯ АППАРАТУРЫ SYSTEM VERILO	
2. ВЫБОР FPGA	79
ЗАКЛЮЧЕНИЕ	83
СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ.	84

#### **ВВЕДЕНИЕ**

Целью курсового проектирования является освоение методов расчета, схемотехнического проектирования и конструирования элементов и блоков ЦВМ на базе программируемых логических интегральных схема (ПЛИС, далее FPGA).

В ходе выполнения курсового проекта должны быть получены схема устройства и программный код на языке описания аппаратуры System Verilog, соответствующие заданному в проектном задании функционалу. Устройство представляет собой комбинационный блок умножения восьмибитных двоичных чисел.

#### 1. РАЗРАБОТКА ФУНКЦИОНАЛЬНОЙ СХЕМЫ

#### 1.1. ВЫБОР ФУНКЦИОНАЛЬНОЙ СХЕМЫ

Реализация данной схемы была выполнена с помощью регистров разрядностью 16 и 32, сумматоров разрядностью 8, блоков «И». Управление блоком (считывание множимых и вывод результата) осуществляется с помощью шины управления.

### 1.2. СОСТАВЛЕНИЕ СХЕМЫ УСТРОЙСТВА С ИСПОЛЬЗОВАНИЕМ СТАНДАРТНЫХ БЛОКОВ

В ходе разработки схемы устройства были использован стандартный модуль *AND*, а также модуль регистра (lpm\_dff0 и lpm\_dff1) и модуль сумматора (8fadd). На рисунках 2-6 представлен результат моделирования схемы в графическом редакторе среды Quartus.




Рисунок 2 – Регистры для входных и выходных данных




Рисунок 3 – Последовательность из сумматоров (разряды 1-4)




Рисунок 4 – Последовательность из сумматоров (разряды 5-8)




Рисунок 5 – Последовательность из сумматоров (разряды 9-12)




Рисунок 6 – Последовательность из сумматоров (разряды 13-31)




Рисунок 7 – Частные произведения разрядов 0-3 числа в на число а




Рисунок 8 – Частные произведения разрядов 4-7 числа в на число а




Рисунок 9 – Частные произведения разрядов 8-11 числа в на число а




Рисунок 10 – Частные произведения разрядов 12-16 числа в на число а

На рисунке 11 представлен результат симулирования схемы в виде временной диаграммы.




Рисунок 11 – Временная диаграмма

# 1.3. СОСТАВЛЕНИЕ СХЕМЫ УСТРОЙСТВА С ИСПОЛЬЗОВАНИЕМ ЯЗЫКА ОПИСАНИЯ АППАРАТУРЫ SYSTEM VERILOG

Программа состоит из одного модуля: основной программы. Код программы представлн в листинге 1.

Листинг 1 – Модуль блока умножения

```
module kurs 6var(
     w_a_enable,
     w b ensble,
     clk,
     w result enable,
     DATA1,
     DATA2,
     Y
);
input w a enable;
input w_b_ensble;
input clk;
input w result enable;
input [15:0] DATA1;
input [15:0] DATA2;
output[31:0] Y;
wire 0;
wire [15:0] A;
wire a0ANDb1;
wire a0ANDb10;
```

- wire a0ANDb11;
- wire a0ANDb12;
- wire a0ANDb13;
- wire a0ANDb14;
- wire a0ANDb15;
- wire a0ANDb2;
- wire a0ANDb3;
- wire a0ANDb4;
- wire a0ANDb5;
- wire a0ANDb6;
- wire a0ANDb7;
- wire a0ANDb8;
- wire a0ANDb9;
- wire a10ANDb0;
- wire a10ANDb1;
- wire a10ANDb10;
- wire a10ANDb11;
- wire a10ANDb12;
- wire a10ANDb13;
- wire a10ANDb14;
- wire a10ANDb15;
- wire a10ANDb2;
- wire a10ANDb3;
- wire a10ANDb4;
- wire a10ANDb5;
- wire a10ANDb6;
- wire a10ANDb7;
- wire a10ANDb8;
- wire a10ANDb9;
- wire allANDb0;

- wire allANDb1;
- wire a11ANDb10;
- wire allANDb11;
- wire a11ANDb12;
- wire a11ANDb13;
- wire allANDb14;
- wire allANDb15;
- wire a11ANDb2;
- wire a11ANDb3;
- wire allANDb4;
- wire allANDb5;
- wire allANDb6;
- wire allANDb7;
- wire allANDb8;
- wire allANDb9;
- wire a12ANDb0;
- wire a12ANDb1;
- wire a12ANDb10;
- wire a12ANDb11;
- wire a12ANDb12;
- wire a12ANDb13;
- wire a12ANDb14;
- wire a12ANDb15;
- wire a12ANDb2;
- wire a12ANDb3;
- wire a12ANDb4;
- wire a12ANDb5;
- wire a12ANDb6;
- wire a12ANDb7;
- wire a12ANDb8;

- wire a12ANDb9;
- wire a13ANDb0;
- wire a13ANDb1;
- wire a13ANDb10;
- wire a13ANDb11;
- wire a13ANDb12;
- wire a13ANDb13;
- wire a13ANDb14;
- wire a13ANDb15;
- wire a13ANDb2;
- wire a13ANDb3;
- wire a13ANDb4;
- wire a13ANDb5;
- wire a13ANDb6;
- wire a13ANDb7;
- wire a13ANDb8;
- wire a13ANDb9;
- wire a14ANDb0;
- wire a14ANDb1;
- wire a14ANDb10;
- wire a14ANDb11;
- wire a14ANDb12;
- wire a14ANDb13;
- wire a14ANDb14;
- wire a14ANDb15;
- wire a14ANDb2;
- wire a14ANDb3;
- wire a14ANDb4;
- wire a14ANDb5;
- wire a14ANDb6;

- wire a14ANDb7;
- wire a14ANDb8;
- wire a14ANDb9;
- wire a15ANDb0;
- wire a15ANDb1;
- wire a15ANDb10;
- wire a15ANDb11;
- wire a15ANDb12;
- wire a15ANDb13;
- wire a15ANDb14;
- wire a15ANDb15;
- wire a15ANDb2;
- wire a15ANDb3;
- wire a15ANDb4;
- wire a15ANDb5;
- wire a15ANDb6;
- wire a15ANDb7;
- wire a15ANDb8;
- wire a15ANDb9;
- wire a1ANDb0;
- wire alANDb1;
- wire a1ANDb10;
- wire a1ANDb11;
- wire a1ANDb12;
- wire a1ANDb13;
- wire a1ANDb14;
- wire a1ANDb15;
- wire a1ANDb2;
- wire a1ANDb3;
- wire a1ANDb4;

- wire a1ANDb5;
- wire a1ANDb6;
- wire a1ANDb7;
- wire a1ANDb8;
- wire a1ANDb9;
- wire a2ANDb0;
- wire a2ANDb1;
- wire a2ANDb10;
- wire a2ANDb11;
- wire a2ANDb12;
- wire a2ANDb13;
- wire a2ANDb14;
- wire a2ANDb15;
- wire a2ANDb2;
- wire a2ANDb3;
- wire a2ANDb4;
- wire a2ANDb5;
- wire a2ANDb6;
- wire a2ANDb7;
- wire a2ANDb8;
- wire a2ANDb9;
- wire a3ANDb0;
- wire a3ANDb1;
- wire a3ANDb10;
- wire a3ANDb11;
- wire a3ANDb12;
- wire a3ANDb13;
- wire a3ANDb14;
- wire a3ANDb15;
- wire a3ANDb2;

- wire a3ANDb3;
- wire a3ANDb4;
- wire a3ANDb5;
- wire a3ANDb6;
- wire a3ANDb7;
- wire a3ANDb8;
- wire a3ANDb9;
- wire a4ANDb0;
- wire a4ANDb1;
- wire a4ANDb10;
- wire a4ANDb11;
- wire a4ANDb12;
- wire a4ANDb13;
- wire a4ANDb14;
- wire a4ANDb15;
- wire a4ANDb2;
- wire a4ANDb3;
- wire a4ANDb4;
- wire a4ANDb5;
- wire a4ANDb6;
- wire a4ANDb7;
- wire a4ANDb8;
- wire a4ANDb9;
- wire a5ANDb0;
- wire a5ANDb1;
- wire a5ANDb10;
- wire a5ANDb11;
- wire a5ANDb12;
- wire a5ANDb13;
- wire a5ANDb14;

- wire a5ANDb15;
- wire a5ANDb2;
- wire a5ANDb3;
- wire a5ANDb4;
- wire a5ANDb5;
- wire a5ANDb6;
- wire a5ANDb7;
- wire a5ANDb8;
- wire a5ANDb9;
- wire a6ANDb0;
- wire a6ANDb1;
- wire a6ANDb10;
- wire a6ANDb11;
- wire a6ANDb12;
- wire a6ANDb13;
- wire a6ANDb14;
- wire a6ANDb15;
- wire a6ANDb2;
- wire a6ANDb3;
- wire a6ANDb4;
- wire a6ANDb5;
- wire a6ANDb6;
- wire a6ANDb7;
- wire a6ANDb8;
- wire a6ANDb9;
- wire a7ANDb0;
- wire a7ANDb1;
- wire a7ANDb10;
- wire a7ANDb11;
- wire a7ANDb12;

- wire a7ANDb13;
- wire a7ANDb14;
- wire a7ANDb15;
- wire a7ANDb2;
- wire a7ANDb3;
- wire a7ANDb4;
- wire a7ANDb5;
- wire a7ANDb6;
- wire a7ANDb7;
- wire a7ANDb8;
- wire a7ANDb9;
- wire a8ANDb0;
- wire a8ANDb1;
- wire a8ANDb10;
- wire a8ANDb11;
- wire a8ANDb12;
- wire a8ANDb13;
- wire a8ANDb14;
- wire a8ANDb15;
- wire a8ANDb2;
- wire a8ANDb3;
- wire a8ANDb4;
- wire a8ANDb5;
- wire a8ANDb6;
- wire a8ANDb7;
- wire a8ANDb8;
- wire a8ANDb9;
- wire a9ANDb0;
- wire a9ANDb1;
- wire a9ANDb10;

```
wire a9ANDb11;
```

- wire SYNTHESIZED\_WIRE\_15;
- wire SYNTHESIZED\_WIRE\_16;
- wire SYNTHESIZED\_WIRE\_17;
- wire SYNTHESIZED\_WIRE\_18;
- wire SYNTHESIZED WIRE 19;
- wire SYNTHESIZED WIRE 20;
- wire SYNTHESIZED WIRE 21;
- wire SYNTHESIZED WIRE 22;
- wire SYNTHESIZED WIRE 23;
- wire SYNTHESIZED WIRE 24;
- wire SYNTHESIZED WIRE 25;
- wire SYNTHESIZED WIRE 26;
- wire SYNTHESIZED WIRE 27;
- wire SYNTHESIZED WIRE 28;
- wire SYNTHESIZED WIRE 29;
- wire SYNTHESIZED WIRE 30;
- wire SYNTHESIZED WIRE 31;
- wire SYNTHESIZED WIRE 32;
- wire SYNTHESIZED WIRE 33;
- wire SYNTHESIZED WIRE 34;
- wire SYNTHESIZED WIRE 35;
- wire SYNTHESIZED WIRE 36;
- wire SYNTHESIZED WIRE 37;
- wire SYNTHESIZED WIRE 38;
- wire SYNTHESIZED\_WIRE\_39;
- wire SYNTHESIZED WIRE 40;
- wire SYNTHESIZED WIRE 41;
- wire SYNTHESIZED WIRE 42;
- wire SYNTHESIZED WIRE 43;
- wire SYNTHESIZED WIRE 44;

- wire SYNTHESIZED\_WIRE\_45;
- wire SYNTHESIZED\_WIRE\_46;
- wire SYNTHESIZED\_WIRE\_47;
- wire SYNTHESIZED WIRE 48;
- wire SYNTHESIZED WIRE 49;
- wire SYNTHESIZED WIRE 50;
- wire SYNTHESIZED WIRE 51;
- wire SYNTHESIZED WIRE 52;
- wire SYNTHESIZED\_WIRE\_53;
- wire SYNTHESIZED WIRE 54;
- wire SYNTHESIZED WIRE 55;
- wire SYNTHESIZED WIRE 56;
- wire SYNTHESIZED WIRE 57;
- wire SYNTHESIZED WIRE 58;
- wire SYNTHESIZED WIRE 59;
- wire SYNTHESIZED WIRE 60;
- wire SYNTHESIZED WIRE 61;
- wire SYNTHESIZED\_WIRE\_62;
- wire SYNTHESIZED\_WIRE\_63;
- wire SYNTHESIZED\_WIRE\_64;
- wire SYNTHESIZED\_WIRE\_65;
- wire SYNTHESIZED WIRE 66;
- wire SYNTHESIZED\_WIRE\_67;
- wire SYNTHESIZED\_WIRE\_68;
- wire SYNTHESIZED WIRE 69;
- wire SYNTHESIZED WIRE 70;
- wire SYNTHESIZED\_WIRE\_71;
- wire SYNTHESIZED\_WIRE\_72;
- wire SYNTHESIZED\_WIRE\_73;
- wire SYNTHESIZED\_WIRE\_74;

- wire SYNTHESIZED\_WIRE\_75;
- wire SYNTHESIZED\_WIRE\_76;
- wire SYNTHESIZED WIRE 77;
- wire SYNTHESIZED\_WIRE\_78;
- wire SYNTHESIZED WIRE 79;
- wire SYNTHESIZED\_WIRE\_80;
- wire SYNTHESIZED WIRE 81;
- wire SYNTHESIZED WIRE 82;
- wire SYNTHESIZED WIRE 83;
- wire SYNTHESIZED WIRE 84;
- wire SYNTHESIZED WIRE 85;
- wire SYNTHESIZED\_WIRE\_86;
- wire SYNTHESIZED WIRE 87;
- wire SYNTHESIZED WIRE 88;
- wire SYNTHESIZED WIRE 89;
- wire SYNTHESIZED WIRE 90;
- wire SYNTHESIZED WIRE 91;
- wire SYNTHESIZED WIRE 92;
- wire SYNTHESIZED WIRE 93;
- wire SYNTHESIZED WIRE 94;
- wire SYNTHESIZED WIRE 95;
- wire SYNTHESIZED WIRE 96;
- wire SYNTHESIZED WIRE 97;
- wire SYNTHESIZED\_WIRE\_98;
- wire SYNTHESIZED\_WIRE\_99;
- wire SYNTHESIZED\_WIRE\_100;
- wire SYNTHESIZED\_WIRE\_101;
- wire SYNTHESIZED WIRE 102;
- wire SYNTHESIZED\_WIRE\_103;
- wire SYNTHESIZED\_WIRE\_104;

- wire SYNTHESIZED\_WIRE\_105;
- wire SYNTHESIZED\_WIRE\_106;
- wire SYNTHESIZED\_WIRE\_107;
- wire SYNTHESIZED\_WIRE\_108;
- wire SYNTHESIZED WIRE 109;
- wire SYNTHESIZED\_WIRE\_110;
- wire SYNTHESIZED WIRE 111;
- wire SYNTHESIZED WIRE 112;
- wire SYNTHESIZED WIRE 113;
- wire SYNTHESIZED WIRE 114;
- wire SYNTHESIZED WIRE 115;
- wire SYNTHESIZED WIRE 116;
- wire SYNTHESIZED WIRE 117;
- wire SYNTHESIZED WIRE 118;
- wire SYNTHESIZED WIRE 119;
- wire SYNTHESIZED WIRE 120;
- wire SYNTHESIZED\_WIRE\_121;
- wire SYNTHESIZED WIRE 122;
- wire SYNTHESIZED WIRE 123;
- wire SYNTHESIZED WIRE 124;
- wire SYNTHESIZED WIRE 125;
- wire SYNTHESIZED WIRE 126;
- wire SYNTHESIZED\_WIRE\_127;
- wire SYNTHESIZED WIRE 128;
- wire SYNTHESIZED WIRE 129;
- wire SYNTHESIZED WIRE 130;
- wire SYNTHESIZED WIRE 131;
- wire SYNTHESIZED WIRE 132;
- wire SYNTHESIZED WIRE 133;
- wire SYNTHESIZED WIRE 134;

- wire SYNTHESIZED\_WIRE\_135;
- wire SYNTHESIZED\_WIRE\_136;
- wire SYNTHESIZED WIRE 137;
- wire SYNTHESIZED WIRE 138;
- wire SYNTHESIZED WIRE 139;
- wire SYNTHESIZED\_WIRE\_140;
- wire SYNTHESIZED WIRE 141;
- wire SYNTHESIZED WIRE 142;
- wire SYNTHESIZED WIRE 143;
- wire SYNTHESIZED WIRE 144;
- wire SYNTHESIZED WIRE 145;
- wire SYNTHESIZED WIRE 146;
- wire SYNTHESIZED WIRE 147;
- wire SYNTHESIZED WIRE 148;
- wire SYNTHESIZED WIRE 149;
- wire SYNTHESIZED WIRE 150;
- wire SYNTHESIZED\_WIRE\_151;
- wire SYNTHESIZED WIRE 152;
- wire SYNTHESIZED WIRE 153;
- wire SYNTHESIZED WIRE 154;
- wire SYNTHESIZED WIRE 155;
- wire SYNTHESIZED WIRE 156;
- wire SYNTHESIZED WIRE 157;
- wire SYNTHESIZED WIRE 158;
- wire SYNTHESIZED WIRE 159;
- wire SYNTHESIZED WIRE 160;
- wire SYNTHESIZED WIRE 161;
- wire SYNTHESIZED WIRE 162;
- wire SYNTHESIZED WIRE 163;
- wire SYNTHESIZED WIRE 164;

- wire SYNTHESIZED\_WIRE\_165;
- wire SYNTHESIZED\_WIRE\_166;
- wire SYNTHESIZED WIRE 167;
- wire SYNTHESIZED WIRE 168;
- wire SYNTHESIZED WIRE 169;
- wire SYNTHESIZED WIRE 170;
- wire SYNTHESIZED WIRE 171;
- wire SYNTHESIZED WIRE 172;
- wire SYNTHESIZED WIRE 173;
- wire SYNTHESIZED\_WIRE\_174;
- wire SYNTHESIZED WIRE 175;
- wire SYNTHESIZED WIRE 176;
- wire SYNTHESIZED WIRE 177;
- wire SYNTHESIZED WIRE 178;
- wire SYNTHESIZED WIRE 179;
- wire SYNTHESIZED WIRE 180;
- wire SYNTHESIZED WIRE 181;
- wire SYNTHESIZED WIRE 182;
- wire SYNTHESIZED WIRE 183;
- wire SYNTHESIZED WIRE 184;
- wire SYNTHESIZED WIRE 185;
- wire SYNTHESIZED WIRE 186;
- wire SYNTHESIZED WIRE 187;
- wire SYNTHESIZED\_WIRE\_188;
- wire SYNTHESIZED WIRE 189;
- wire SYNTHESIZED WIRE 190;
- wire SYNTHESIZED WIRE 191;
- wire SYNTHESIZED WIRE 192;
- wire SYNTHESIZED WIRE 193;
- wire SYNTHESIZED WIRE 194;

- wire SYNTHESIZED\_WIRE\_195;
- wire SYNTHESIZED\_WIRE\_196;
- wire SYNTHESIZED WIRE 197;
- wire SYNTHESIZED WIRE 198;
- wire SYNTHESIZED WIRE 199;
- wire SYNTHESIZED WIRE 200;
- wire SYNTHESIZED WIRE 201;
- wire SYNTHESIZED WIRE 202;
- wire SYNTHESIZED WIRE 203;
- wire SYNTHESIZED WIRE 204;
- wire SYNTHESIZED WIRE 205;
- wire SYNTHESIZED WIRE 206;
- wire SYNTHESIZED WIRE 207;
- wire SYNTHESIZED WIRE 208;
- wire SYNTHESIZED WIRE 209;
- wire SYNTHESIZED WIRE 210;
- wire SYNTHESIZED WIRE 211;
- wire SYNTHESIZED WIRE 212;
- wire SYNTHESIZED WIRE 213;
- wire SYNTHESIZED WIRE 214;
- wire SYNTHESIZED WIRE 215;
- wire SYNTHESIZED WIRE 216;
- wire SYNTHESIZED WIRE 217;
- wire SYNTHESIZED WIRE 218;
- wire SYNTHESIZED WIRE 219;
- wire SYNTHESIZED WIRE 220;
- wire SYNTHESIZED WIRE 221;
- wire SYNTHESIZED WIRE 222;
- wire SYNTHESIZED WIRE 223;
- wire SYNTHESIZED WIRE 224;

```
wire SYNTHESIZED_WIRE_225;
wire SYNTHESIZED_WIRE_226;
wire SYNTHESIZED_WIRE_227;
wire SYNTHESIZED_WIRE_228;
wire SYNTHESIZED_WIRE_229;
wire SYNTHESIZED_WIRE_230;
wire SYNTHESIZED_WIRE_231;
wire SYNTHESIZED_WIRE_231;
wire SYNTHESIZED_WIRE_232;
wire SYNTHESIZED_WIRE_233;
wire SYNTHESIZED_WIRE_234;
wire SYNTHESIZED_WIRE_235;
wire SYNTHESIZED_WIRE_236;
wire SYNTHESIZED_WIRE_236;
wire SYNTHESIZED_WIRE_237;
wire SYNTHESIZED_WIRE_237;
```

```
\8fadd b2v_inst(
.A1(a1ANDb0),
.A3(a3ANDb0),
.CIN(0),
.B1(a0ANDb1),
.A2(a2ANDb0),
.B2(a1ANDb1),
.A4(a4ANDb0),
.B4(a3ANDb1),
.A5(a5ANDb0),
.A7(a7ANDb0),
```

```
.B6(a5ANDb1),
```

$$assigna14ANDb4 = A[14] \& B[4];$$

$$assigna15ANDb4 = A[15] \& B[4];$$

$$assigna0ANDb5 = A[0] \& B[5];$$

assigna1ANDb5 = 
$$A[1] & B[5];$$

$$assigna2ANDb5 = A[2] \& B[5];$$

assigna
$$3ANDb5 = A[3] \& B[5];$$

assigna4ANDb5 = A[4] & B[5];

assigna5ANDb5 = A[5] & B[5];

assigna6ANDb5 = A[6] & B[5];

assigna7ANDb5 = A[7] & B[5];

assigna8ANDb5 = A[8] & B[5];

assigna9ANDb5 = A[9] & B[5];

assigna10ANDb5 = A[10] & B[5];

assigna11ANDb5 = A[11] & B[5];

assigna12ANDb5 = A[12] & B[5];

assigna13ANDb5 = A[13] & B[5];

assigna14ANDb5 = A[14] & B[5];

assigna15ANDb5 = A[15] & B[5];

assigna0ANDb6 = A[0] & B[6];

assigna1ANDb6 = A[1] & B[6];

assigna2ANDb6 = A[2] & B[6];

assigna3ANDb6 = A[3] & B[6];

assigna4ANDb6 = A[4] & B[6];

assigna5ANDb6 = A[5] & B[6];

assigna6ANDb6 = A[6] & B[6];

assigna7ANDb6 = A[7] & B[6];

assigna8ANDb6 = A[8] & B[6];

assigna9ANDb6 = A[9] & B[6];

assigna10ANDb6 = A[10] & B[6];

assigna11ANDb6 = A[11] & B[6];

assigna12ANDb6 = A[12] & B[6];

assigna13ANDb6 = A[13] & B[6];

assigna14ANDb6 = A[14] & B[6];

assigna15ANDb6 = A[15] & B[6];

assigna0ANDb7 = A[0] & B[7];

assigna1ANDb7 = A[1] & B[7];

```
assigna2ANDb7 = A[2] \& B[7];
assign a 3 A N D b 7 = A[3] \& B[7];
assigna4ANDb7 = A[4] \& B[7];
assign a 5 ANDb7 = A[5] \& B[7];
          b2v inst14(
\8fadd
     .A1(a9ANDb0),
     .A3(a11ANDb0),
     .CIN(SYNTHESIZED_WIRE_0),
     .B1(a8ANDb1),
     .A2(a10ANDb0),
     .B2(a9ANDb1),
     .A4(a12ANDb0),
     .B4(a11ANDb1),
     .A5(a13ANDb0),
     .A7(a15ANDb0),
     .B6(a13ANDb1),
     .B3(a10ANDb1),
     .B8(a15ANDb1),
     .B5(a12ANDb1),
     .A6(a14ANDb0),
     .B7(a14ANDb1),
     .A8(0),
     .SUM2(SYNTHESIZED WIRE 9),
     .SUM5(SYNTHESIZED_WIRE_13),
     .SUM6(SYNTHESIZED WIRE 14),
```

```
.SUM1(SYNTHESIZED WIRE 8),
     .COUT(SYNTHESIZED WIRE 17),
     .SUM3(SYNTHESIZED WIRE 12),
     .SUM4(SYNTHESIZED WIRE 10),
     . SUM7 (SYNTHE SIZED\_WIRE\_16),
     .SUM8(SYNTHESIZED WIRE 15));
assigna6ANDb7 = A[6] \& B[7];
assigna7ANDb7 = A[7] \& B[7];
assigna8ANDb7 = A[8] \& B[7];
assigna9ANDb7 = A[9] \& B[7];
assigna10ANDb7 = A[10] \& B[7];
assigna11ANDb7 = A[11] \& B[7];
assigna12ANDb7 = A[12] \& B[7];
assigna13ANDb7 = A[13] \& B[7];
assigna14ANDb7 = A[14] \& B[7];
assigna15ANDb7 = A[15] \& B[7];
```

```
.A3(SYNTHESIZED WIRE 2),
.CIN(0),
.B1(a0ANDb2),
.A2(SYNTHESIZED WIRE 3),
.B2(a1ANDb2),
.A4(SYNTHESIZED WIRE 4),
.B4(a3ANDb2),
.A5(SYNTHESIZED_WIRE_5),
.A7(SYNTHESIZED_WIRE_6),
.B6(a5ANDb2),
.B3(a2ANDb2),
.B8(a7ANDb2),
.B5(a4ANDb2),
.A6(SYNTHESIZED WIRE 7),
.B7(a6ANDb2),
.A8(SYNTHESIZED WIRE 8),
.SUM2(SYNTHESIZED WIRE 18),
.SUM5(SYNTHESIZED_WIRE_21),
.SUM6(SYNTHESIZED WIRE 22),
.SUM1(DATA OUTPUT[2]),
.COUT(SYNTHESIZED WIRE 11),
.SUM3(SYNTHESIZED WIRE 20),
.SUM4(SYNTHESIZED WIRE 19),
.SUM7(SYNTHESIZED_WIRE_24),
.SUM8(SYNTHESIZED WIRE 23));
```

assigna0ANDb8 = A[0] & B[8];

assigna1ANDb8 = A[1] & B[8];

```
assigna2ANDb8 = A[2] \& B[8];
assigna3ANDb8 = A[3] \& B[8];
assigna4ANDb8 = A[4] \& B[8];
assign a 5 ANDb8 = A[5] \& B[8];
assigna6ANDb8 = A[6] \& B[8];
assigna7ANDb8 = A[7] \& B[8];
assigna8ANDb8 = A[8] \& B[8];
assigna9ANDb8 = A[9] \& B[8];
          b2v inst16(
\8fadd
     .A1(SYNTHESIZED WIRE 9),
     .A3(SYNTHESIZED WIRE 10),
     .CIN(SYNTHESIZED WIRE 11),
     .B1(a8ANDb2),
     .A2(SYNTHESIZED WIRE 12),
     .B2(a9ANDb2),
     .A4(SYNTHESIZED WIRE 13),
     .B4(a11ANDb2),
     .A5(SYNTHESIZED_WIRE_14),
     .A7(SYNTHESIZED WIRE 15),
     .B6(a13ANDb2),
     .B3(a10ANDb2),
```

```
.B8(a15ANDb2),
```

.B5(a12ANDb2),

.A6(SYNTHESIZED\_WIRE\_16),

.B7(a14ANDb2),

.A8(SYNTHESIZED\_WIRE\_17),

.SUM2(SYNTHESIZED WIRE 26),

.SUM5(SYNTHESIZED WIRE 30),

.SUM6(SYNTHESIZED\_WIRE\_31),

.SUM1(SYNTHESIZED\_WIRE\_25),

.COUT(SYNTHESIZED\_WIRE\_34),

.SUM3(SYNTHESIZED\_WIRE\_29),

.SUM4(SYNTHESIZED\_WIRE\_27),

.SUM7(SYNTHESIZED\_WIRE\_33),

.SUM8(SYNTHESIZED\_WIRE\_32));

assigna10ANDb8 = A[10] & B[8];

assigna11ANDb8 = A[11] & B[8];

assigna12ANDb8 = A[12] & B[8];

assigna13ANDb8 = A[13] & B[8];

assigna14ANDb8 = A[14] & B[8];

assigna15ANDb8 = A[15] & B[8];

assigna0ANDb9 = A[0] & B[9];

assigna1ANDb9 = A[1] & B[9];

```
assigna2ANDb9 = A[2] \& B[9];
assigna3ANDb9 = A[3] \& B[9];
\8fadd
          b2v_inst17(
     .A1(SYNTHESIZED_WIRE_18),
     .A3(SYNTHESIZED WIRE 19),
     .CIN(0),
     .B1(a0ANDb3),
     .A2(SYNTHESIZED WIRE 20),
     .B2(a1ANDb3),
     .A4(SYNTHESIZED WIRE 21),
     .B4(a3ANDb3),
     .A5(SYNTHESIZED WIRE 22),
     .A7(SYNTHESIZED WIRE 23),
     .B6(a5ANDb3),
     .B3(a2ANDb3),
     .B8(a7ANDb3),
     .B5(a4ANDb3),
     .A6(SYNTHESIZED WIRE 24),
     .B7(a6ANDb3),
     .A8(SYNTHESIZED_WIRE_25),
     .SUM2(SYNTHESIZED WIRE 35),
     .SUM5(SYNTHESIZED WIRE 38),
     .SUM6(SYNTHESIZED WIRE 39),
     .SUM1(DATA_OUTPUT[3]),
     .COUT(SYNTHESIZED_WIRE_28),
     .SUM3(SYNTHESIZED WIRE 37),
```

```
.SUM4(SYNTHESIZED WIRE 36),
     .SUM7(SYNTHESIZED WIRE 41),
     .SUM8(SYNTHESIZED_WIRE_40));
assigna4ANDb9 = A[4] \& B[9];
assign a 5 ANDb9 = A[5] \& B[9];
assigna6ANDb9 = A[6] \& B[9];
assigna8ANDb9 = A[8] \& B[9];
assigna9ANDb9 = A[9] \& B[9];
assigna10ANDb9 = A[10] \& B[9];
assigna11ANDb9 = A[11] \& B[9];
assigna12ANDb9 = A[12] \& B[9];
assigna13ANDb9 = A[13] \& B[9];
\8fadd
          b2v inst18(
     .A1(SYNTHESIZED WIRE 26),
     .A3(SYNTHESIZED WIRE 27),
     .CIN(SYNTHESIZED WIRE 28),
     .B1(a8ANDb3),
```

.A2(SYNTHESIZED WIRE 29),

```
.B2(a9ANDb3),
     .A4(SYNTHESIZED_WIRE_30),
     .B4(a11ANDb3),
     .A5(SYNTHESIZED WIRE 31),
     .A7(SYNTHESIZED_WIRE_32),
     .B6(a13ANDb3),
     .B3(a10ANDb3),
     .B8(a15ANDb3),
     .B5(a12ANDb2),
     .A6(SYNTHESIZED_WIRE_33),
     .B7(a14ANDb3),
     .A8(SYNTHESIZED WIRE 34),
     .SUM2(SYNTHESIZED WIRE 43),
     .SUM5(SYNTHESIZED WIRE 47),
     .SUM6(SYNTHESIZED WIRE 48),
     .SUM1(SYNTHESIZED WIRE 42),
     .COUT(SYNTHESIZED WIRE 51),
     .SUM3(SYNTHESIZED WIRE 46),
     .SUM4(SYNTHESIZED WIRE 44),
     .SUM7(SYNTHESIZED WIRE 50),
     .SUM8(SYNTHESIZED WIRE 49));
assigna14ANDb9 = A[14] \& B[9];
assigna15ANDb9 = A[15] \& B[9];
assigna0ANDb10 = A[0] \& B[10];
```

assigna1ANDb10 = A[1] & B[10];

```
assign a 2 A N D b 10 = A[2] \& B[10];
assigna3ANDb10 = A[3] \& B[10];
assigna4ANDb10 = A[4] & B[10];
assigna5ANDb10 = A[5] \& B[10];
assigna6ANDb10 = A[6] \& B[10];
assigna7ANDb10 = A[7] \& B[10];
\8fadd
          b2v inst19(
     .A1(SYNTHESIZED WIRE 35),
     .A3(SYNTHESIZED WIRE 36),
     .CIN(0),
     .B1(a0ANDb4),
     .A2(SYNTHESIZED WIRE 37),
     .B2(a1ANDb4),
     .A4(SYNTHESIZED WIRE 38),
     .B4(a3ANDb4),
     .A5(SYNTHESIZED WIRE 39),
     .A7(SYNTHESIZED_WIRE_40),
     .B6(a5ANDb4),
     .B3(a2ANDb4),
     .B8(a7ANDb4),
     .B5(a4ANDb4),
     .A6(SYNTHESIZED_WIRE_41),
     .B7(a6ANDb4),
```

```
.A8(SYNTHESIZED_WIRE_42),
.SUM2(SYNTHESIZED_WIRE_52),
.SUM5(SYNTHESIZED_WIRE_55),
.SUM6(SYNTHESIZED_WIRE_56),
.SUM1(DATA_OUTPUT[4]),
.COUT(SYNTHESIZED_WIRE_45),
.SUM3(SYNTHESIZED_WIRE_54),
.SUM4(SYNTHESIZED_WIRE_53),
.SUM7(SYNTHESIZED_WIRE_58),
.SUM7(SYNTHESIZED_WIRE_57));
```

$$assigna8ANDb10 = A[8] \& B[10];$$

$$assigna9ANDb10 = A[9] \& B[10];$$

$$assigna10ANDb10 = A[10] \& B[10];$$

$$assigna11ANDb10 = A[11] \& B[10];$$

$$assigna12ANDb10 = A[12] \& B[10];$$

$$assigna13ANDb10 = A[13] \& B[10];$$

$$assigna14ANDb10 = A[14] \& B[10];$$

$$assigna15ANDb10 = A[15] \& B[10];$$

```
lpm dff0
          b2v inst2(
     .clock(clk),
     .enable(w a enable),
     .data(DATA1),
     .q(A));
\8fadd
          b2v inst20(
     .A1(SYNTHESIZED WIRE 43),
     .A3(SYNTHESIZED WIRE 44),
     .CIN(SYNTHESIZED WIRE 45),
     .B1(a8ANDb4),
     .A2(SYNTHESIZED WIRE 46),
     .B2(a9ANDb4),
     .A4(SYNTHESIZED WIRE 47),
     .B4(a11ANDb4),
     .A5(SYNTHESIZED WIRE 48),
     .A7(SYNTHESIZED WIRE 49),
     .B6(a13ANDb4),
     .B3(a10ANDb4),
     .B8(a15ANDb4),
     .B5(a12ANDb4),
     .A6(SYNTHESIZED WIRE 50),
     .B7(a14ANDb4),
     .A8(SYNTHESIZED_WIRE_51),
     .SUM2(SYNTHESIZED WIRE 60),
     .SUM5(SYNTHESIZED WIRE 64),
     .SUM6(SYNTHESIZED WIRE 65),
     .SUM1(SYNTHESIZED WIRE 59),
     .COUT(SYNTHESIZED WIRE 68),
```

```
.SUM3(SYNTHESIZED_WIRE_63),
.SUM4(SYNTHESIZED_WIRE_61),
.SUM7(SYNTHESIZED_WIRE_67),
.SUM8(SYNTHESIZED_WIRE_66));
```

```
\\square\text{8fadd} b2v_inst21(\)
\text{.A1(SYNTHESIZED_WIRE_52),}
\text{.A3(SYNTHESIZED_WIRE_53),}
\text{.CIN(0),}
\text{.B1(a0ANDb5),}
\text{.A2(SYNTHESIZED_WIRE_54),}
\text{.B2(a1ANDb5),}
\text{.A4(SYNTHESIZED_WIRE_55),}
\text{.B4(a3ANDb5),}
\text{.A5(SYNTHESIZED_WIRE_56),}
\text{.A7(SYNTHESIZED_WIRE_57),}
\text{.B6(a5ANDb5),}
\text{.B3(a2ANDb5),}
\text{.B8(a7ANDb5),}
```

.B5(a4ANDb5), .A6(SYNTHESI

.A6(SYNTHESIZED\_WIRE\_58),

.B7(a6ANDb5),

.A8(SYNTHESIZED\_WIRE\_59),

.SUM2(SYNTHESIZED\_WIRE\_69),

.SUM5(SYNTHESIZED\_WIRE\_72),

.SUM6(SYNTHESIZED WIRE 73),

.SUM1(DATA\_OUTPUT[5]),

.COUT(SYNTHESIZED\_WIRE\_62),

.SUM3(SYNTHESIZED WIRE 71),

.SUM4(SYNTHESIZED\_WIRE\_70),

.SUM7(SYNTHESIZED\_WIRE\_75),

.SUM8(SYNTHESIZED WIRE 74));

assign a0ANDb12 = A[0] & B[12];

assigna1ANDb12 = A[1] & B[12];

assigna2ANDb12 = A[2] & B[12];

assign a 3 A N D b 12 = A[3] & B[12];

assigna4ANDb12 = A[4] & B[12];

assign a 5 A N D b 12 = A[5] & B[12];

```
assignDATA OUTPUT[0] = A[0] \& B[0];
assigna6ANDb12 = A[6] \& B[12];
assigna7ANDb12 = A[7] \& B[12];
assigna8ANDb12 = A[8] \& B[12];
assigna9ANDb12 = A[9] \& B[12];
assigna10ANDb12 = A[10] \& B[12];
assigna11ANDb12 = A[11] \& B[12];
assigna12ANDb12 = A[12] \& B[12];
assigna13ANDb12 = A[13] \& B[12];
assigna14ANDb12 = A[14] \& B[12];
assigna15ANDb12 = A[15] \& B[12];
assignalANDb0 = A[1] & B[0];
assigna0ANDb13 = A[0] \& B[13];
assigna2ANDb13 = A[2] \& B[13];
assigna3ANDb13 = A[3] \& B[13];
```

```
assigna4ANDb13 = A[4] \& B[13];
```

$$assigna5ANDb13 = A[5] \& B[13];$$

$$assign a6ANDb13 = A[6] \& B[13];$$

$$assigna7ANDb13 = A[7] \& B[13];$$

$$assigna8ANDb13 = A[8] \& B[13];$$

$$assigna9ANDb13 = A[9] \& B[13];$$

$$assigna2ANDb0 = A[2] \& B[0];$$

$$assigna10ANDb13 = A[10] \& B[13];$$

$$assigna11ANDb13 = A[11] \& B[13];$$

$$assigna12ANDb13 = A[12] \& B[13];$$

$$assigna13ANDb13 = A[13] \& B[13];$$

$$assigna15ANDb13 = A[15] \& B[13];$$

$$assigna0ANDb14 = A[0] \& B[14];$$

$$assigna1ANDb14 = A[1] \& B[14];$$

```
assigna2ANDb14 = A[2] \& B[14];
```

$$assign a 3 A N D b 14 = A[3] \& B[14];$$

$$assigna3ANDb0 = A[3] \& B[0];$$

$$assigna4ANDb14 = A[4] \& B[14];$$

$$assigna5ANDb14 = A[5] \& B[14];$$

$$assigna6ANDb14 = A[6] \& B[14];$$

$$assigna7ANDb14 = A[7] \& B[14];$$

$$assigna8ANDb14 = A[8] \& B[14];$$

$$assigna9ANDb14 = A[9] \& B[14];$$

$$assigna10ANDb14 = A[10] \& B[14];$$

$$assigna11ANDb14 = A[11] \& B[14];$$

$$assigna12ANDb14 = A[12] \& B[14];$$

$$assigna13ANDb14 = A[13] \& B[14];$$

$$assigna4ANDb0 = A[4] \& B[0];$$

$$assigna14ANDb14 = A[14] \& B[14];$$

```
assigna15ANDb14 = A[15] \& B[14];
```

$$assigna0ANDb15 = A[0] \& B[15];$$

$$assigna1ANDb15 = A[1] \& B[15];$$

$$assigna2ANDb15 = A[2] \& B[15];$$

$$assigna3ANDb15 = A[3] \& B[15];$$

$$assigna4ANDb15 = A[4] \& B[15];$$

$$assigna5ANDb15 = A[5] \& B[15];$$

$$assigna6ANDb15 = A[6] \& B[15];$$

$$assigna7ANDb15 = A[7] \& B[15];$$

$$assigna5ANDb0 = A[5] \& B[0];$$

$$assigna8ANDb15 = A[8] \& B[15];$$

$$assigna9ANDb15 = A[9] \& B[15];$$

$$assigna10ANDb15 = A[10] \& B[15];$$

$$assigna11ANDb15 = A[11] \& B[15];$$

$$assigna12ANDb15 = A[12] \& B[15];$$

```
assigna13ANDb15 = A[13] \& B[15];
assigna14ANDb15 = A[14] \& B[15];
assigna15ANDb15 = A[15] \& B[15];
\8fadd
          b2v inst278(
     .A1(SYNTHESIZED WIRE 60),
     .A3(SYNTHESIZED WIRE 61),
     .CIN(SYNTHESIZED WIRE 62),
     .B1(a8ANDb5),
     .A2(SYNTHESIZED WIRE 63),
     .B2(a9ANDb5),
     .A4(SYNTHESIZED WIRE 64),
     .B4(a11ANDb5),
     .A5(SYNTHESIZED WIRE 65),
     .A7(SYNTHESIZED_WIRE_66),
     .B6(a13ANDb5),
     .B3(a10ANDb5),
     .B8(a15ANDb5),
     .B5(a12ANDb5),
     .A6(SYNTHESIZED_WIRE_67),
     .B7(a14ANDb5),
     .A8(SYNTHESIZED WIRE 68),
     .SUM2(SYNTHESIZED WIRE 77),
     .SUM5(SYNTHESIZED WIRE 81),
     .SUM6(SYNTHESIZED WIRE 82),
     .SUM1(SYNTHESIZED WIRE 76),
```

```
.COUT(SYNTHESIZED_WIRE_85),
.SUM3(SYNTHESIZED_WIRE_80),
.SUM4(SYNTHESIZED_WIRE_78),
.SUM7(SYNTHESIZED_WIRE_84),
.SUM8(SYNTHESIZED_WIRE_83));
```

\8fadd b2v inst279( .A1(SYNTHESIZED WIRE 69), .A3(SYNTHESIZED WIRE 70), .CIN(0),.B1(a0ANDb6), .A2(SYNTHESIZED WIRE 71), .B2(a1ANDb6), .A4(SYNTHESIZED\_WIRE\_72), .B4(a3ANDb6), .A5(SYNTHESIZED WIRE 73), .A7(SYNTHESIZED WIRE 74), .B6(a5ANDb6), .B3(a2ANDb6), .B8(a7ANDb6), .B5(a4ANDb6), .A6(SYNTHESIZED WIRE 75), .B7(a6ANDb6), .A8(SYNTHESIZED\_WIRE\_76), .SUM2(SYNTHESIZED WIRE 86), .SUM5(SYNTHESIZED WIRE 89), .SUM6(SYNTHESIZED WIRE 90), .SUM1(DATA OUTPUT[6]), .COUT(SYNTHESIZED WIRE 79), .SUM3(SYNTHESIZED\_WIRE\_88), .SUM4(SYNTHESIZED\_WIRE\_87), .SUM7(SYNTHESIZED\_WIRE\_92), .SUM8(SYNTHESIZED\_WIRE\_91));

assigna6ANDb0 = A[6] & B[0];

\8fadd b2v inst280(

.A1(SYNTHESIZED\_WIRE\_77),

.A3(SYNTHESIZED\_WIRE\_78),

.CIN(SYNTHESIZED\_WIRE\_79),

.B1(a8ANDb6),

.A2(SYNTHESIZED WIRE 80),

.B2(a9ANDb6),

.A4(SYNTHESIZED WIRE 81),

.B4(a11ANDb6),

.A5(SYNTHESIZED\_WIRE\_82),

.A7(SYNTHESIZED WIRE 83),

.B6(a13ANDb6),

.B3(a10ANDb6),

.B8(a15ANDb6),

.B5(a12ANDb6),

.A6(SYNTHESIZED\_WIRE\_84),

.B7(a14ANDb6),

.A8(SYNTHESIZED\_WIRE\_85),

.SUM2(SYNTHESIZED\_WIRE\_94),

.SUM5(SYNTHESIZED WIRE 98),

.SUM6(SYNTHESIZED\_WIRE\_99),

.SUM1(SYNTHESIZED\_WIRE\_93),

```
.COUT(SYNTHESIZED_WIRE_102),
.SUM3(SYNTHESIZED_WIRE_97),
.SUM4(SYNTHESIZED_WIRE_95),
.SUM7(SYNTHESIZED_WIRE_101),
.SUM8(SYNTHESIZED_WIRE_100));
```

```
\8fadd
          b2v inst281(
     .A1(SYNTHESIZED WIRE 86),
     .A3(SYNTHESIZED WIRE 87),
     .CIN(0),
     .B1(a0ANDb7),
     .A2(SYNTHESIZED WIRE 88),
     .B2(a1ANDb7),
     .A4(SYNTHESIZED WIRE 89),
     .B4(a3ANDb7),
     .A5(SYNTHESIZED WIRE 90),
     .A7(SYNTHESIZED WIRE 91),
     .B6(a5ANDb7),
     .B3(a2ANDb7),
     .B8(a7ANDb7),
     .B5(a4ANDb7),
     .A6(SYNTHESIZED WIRE 92),
     .B7(a6ANDb7),
     .A8(SYNTHESIZED_WIRE_93),
     .SUM2(SYNTHESIZED WIRE 103),
     .SUM5(SYNTHESIZED WIRE 106),
     .SUM6(SYNTHESIZED WIRE 107),
     .SUM1(DATA OUTPUT[7]),
     .COUT(SYNTHESIZED WIRE 96),
```

.SUM3(SYNTHESIZED\_WIRE\_105), .SUM4(SYNTHESIZED\_WIRE\_104), .SUM7(SYNTHESIZED\_WIRE\_109), .SUM8(SYNTHESIZED\_WIRE\_108));

\8fadd b2v inst282( .A1(SYNTHESIZED WIRE 94), .A3(SYNTHESIZED WIRE 95), .CIN(SYNTHESIZED WIRE 96), .B1(a8ANDb7), .A2(SYNTHESIZED WIRE 97), .B2(a9ANDb7), .A4(SYNTHESIZED WIRE 98), .B4(a11ANDb7), .A5(SYNTHESIZED WIRE 99), .A7(SYNTHESIZED WIRE 100), .B6(a13ANDb7), .B3(a10ANDb7), .B8(a15ANDb7), .B5(a12ANDb7), .A6(SYNTHESIZED WIRE 101), .B7(a14ANDb7), .A8(SYNTHESIZED WIRE 102), .SUM2(SYNTHESIZED WIRE 111), .SUM5(SYNTHESIZED WIRE 115), .SUM6(SYNTHESIZED WIRE 116), .SUM1(SYNTHESIZED WIRE 110), .COUT(SYNTHESIZED WIRE 119), .SUM3(SYNTHESIZED WIRE 114), .SUM4(SYNTHESIZED\_WIRE\_112), .SUM7(SYNTHESIZED\_WIRE\_118), .SUM8(SYNTHESIZED\_WIRE\_117));

\8fadd b2v inst283( .A1(SYNTHESIZED WIRE 103), .A3(SYNTHESIZED WIRE 104), .CIN(0),.B1(a0ANDb8), .A2(SYNTHESIZED WIRE 105), .B2(a1ANDb8), .A4(SYNTHESIZED WIRE 106), .B4(a3ANDb8), .A5(SYNTHESIZED WIRE 107), .A7(SYNTHESIZED WIRE 108), .B6(a5ANDb8), .B3(a2ANDb8), .B8(a7ANDb8), .B5(a4ANDb8), .A6(SYNTHESIZED WIRE 109), .B7(a6ANDb8), .A8(SYNTHESIZED WIRE 110), .SUM2(SYNTHESIZED WIRE 120), .SUM5(SYNTHESIZED\_WIRE\_123), .SUM6(SYNTHESIZED WIRE 124), .SUM1(DATA OUTPUT[8]), .COUT(SYNTHESIZED WIRE 113), .SUM3(SYNTHESIZED WIRE 122), .SUM4(SYNTHESIZED WIRE 121), .SUM7(SYNTHESIZED\_WIRE\_126), .SUM8(SYNTHESIZED\_WIRE\_125));

\8fadd b2v inst284( .A1(SYNTHESIZED WIRE 111), .A3(SYNTHESIZED WIRE 112), .CIN(SYNTHESIZED WIRE 113), .B1(a8ANDb8), .A2(SYNTHESIZED WIRE 114), .B2(a9ANDb8), .A4(SYNTHESIZED\_WIRE\_115), .B4(a11ANDb8), .A5(SYNTHESIZED WIRE 116), .A7(SYNTHESIZED WIRE 117), .B6(a13ANDb8), .B3(a10ANDb8), .B8(a15ANDb8), .B5(a12ANDb8), .A6(SYNTHESIZED WIRE 118), .B7(a14ANDb8), .A8(SYNTHESIZED WIRE 119), .SUM2(SYNTHESIZED WIRE 128), .SUM5(SYNTHESIZED WIRE 132), .SUM6(SYNTHESIZED WIRE 133), .SUM1(SYNTHESIZED WIRE 127), .COUT(SYNTHESIZED WIRE 136), .SUM3(SYNTHESIZED WIRE 131), .SUM4(SYNTHESIZED WIRE 129), .SUM7(SYNTHESIZED WIRE 135),

## .SUM8(SYNTHESIZED WIRE 134));

```
\8fadd
         b2v inst285(
     .A1(SYNTHESIZED_WIRE_120),
     .A3(SYNTHESIZED WIRE 121),
     .CIN(0),
     .B1(a0ANDb2),
     .A2(SYNTHESIZED WIRE 122),
     .B2(a1ANDb2),
     .A4(SYNTHESIZED WIRE 123),
     .B4(a3ANDb2),
     .A5(SYNTHESIZED WIRE 124),
     .A7(SYNTHESIZED WIRE 125),
     .B6(a5ANDb2),
     .B3(a2ANDb2),
     .B8(a7ANDb2),
     .B5(a4ANDb2),
     .A6(SYNTHESIZED WIRE 126),
     .B7(a6ANDb2),
     .A8(SYNTHESIZED WIRE 127),
     .SUM2(SYNTHESIZED WIRE 137),
     .SUM5(SYNTHESIZED WIRE 140),
     .SUM6(SYNTHESIZED WIRE 141),
     .SUM1(DATA OUTPUT[9]),
     .COUT(SYNTHESIZED WIRE 130),
     .SUM3(SYNTHESIZED WIRE 139),
     .SUM4(SYNTHESIZED WIRE 138),
     .SUM7(SYNTHESIZED WIRE 143),
     .SUM8(SYNTHESIZED WIRE 142));
```

\8fadd b2v inst286(

.A1(SYNTHESIZED WIRE 128),

.A3(SYNTHESIZED WIRE 129),

.CIN(SYNTHESIZED WIRE 130),

.B1(a8ANDb8),

.A2(SYNTHESIZED WIRE 131),

.B2(a9ANDb8),

.A4(SYNTHESIZED\_WIRE\_132),

.B4(a11ANDb8),

.A5(SYNTHESIZED\_WIRE\_133),

.A7(SYNTHESIZED\_WIRE\_134),

.B6(a13ANDb8),

.B3(a10ANDb8),

.B8(a15ANDb8),

.B5(a12ANDb8),

.A6(SYNTHESIZED\_WIRE\_135),

.B7(a14ANDb8),

.A8(SYNTHESIZED\_WIRE\_136),

.SUM2(SYNTHESIZED\_WIRE\_145),

.SUM5(SYNTHESIZED\_WIRE\_149),

.SUM6(SYNTHESIZED\_WIRE\_150),

.SUM1(SYNTHESIZED\_WIRE\_144),

.COUT(SYNTHESIZED\_WIRE\_153),

.SUM3(SYNTHESIZED\_WIRE\_148),

.SUM4(SYNTHESIZED\_WIRE\_146),

.SUM7(SYNTHESIZED WIRE 152),

.SUM8(SYNTHESIZED\_WIRE\_151));

\8fadd b2v inst287(

.A1(SYNTHESIZED WIRE 137),

.A3(SYNTHESIZED\_WIRE\_138),

.CIN(0),

.B1(a0ANDb9),

.A2(SYNTHESIZED\_WIRE\_139),

.B2(a1ANDb9),

.A4(SYNTHESIZED\_WIRE\_140),

.B4(a3ANDb9),

.A5(SYNTHESIZED\_WIRE\_141),

.A7(SYNTHESIZED\_WIRE\_142),

.B6(a5ANDb9),

.B3(a2ANDb9),

.B8(a7ANDb2),

.B5(a4ANDb9),

.A6(SYNTHESIZED WIRE 143),

.B7(a6ANDb9),

.A8(SYNTHESIZED\_WIRE\_144),

.SUM2(SYNTHESIZED\_WIRE\_154),

.SUM5(SYNTHESIZED\_WIRE\_157),

.SUM6(SYNTHESIZED\_WIRE\_158),

.SUM1(DATA\_OUTPUT[10]),

.COUT(SYNTHESIZED\_WIRE\_147),

.SUM3(SYNTHESIZED\_WIRE\_156),

.SUM4(SYNTHESIZED\_WIRE\_155),

.SUM7(SYNTHESIZED\_WIRE\_160),

.SUM8(SYNTHESIZED\_WIRE\_159));

\8fadd b2v inst288(

.A1(SYNTHESIZED\_WIRE\_145),

.A3(SYNTHESIZED\_WIRE\_146),

.CIN(SYNTHESIZED WIRE 147),

.B1(a8ANDb9),

.A2(SYNTHESIZED WIRE 148),

.B2(a9ANDb9),

.A4(SYNTHESIZED WIRE 149),

.B4(a11ANDb9),

.A5(SYNTHESIZED\_WIRE\_150),

.A7(SYNTHESIZED\_WIRE\_151),

.B6(a13ANDb9),

.B3(a10ANDb9),

.B8(a15ANDb9),

.B5(a12ANDb9),

.A6(SYNTHESIZED WIRE 152),

.B7(a14ANDb9),

.A8(SYNTHESIZED\_WIRE\_153),

.SUM2(SYNTHESIZED\_WIRE\_162),

.SUM5(SYNTHESIZED\_WIRE\_166),

.SUM6(SYNTHESIZED\_WIRE\_167),

.SUM1(SYNTHESIZED\_WIRE\_161),

.COUT(SYNTHESIZED\_WIRE\_170),

.SUM3(SYNTHESIZED\_WIRE\_165),

.SUM4(SYNTHESIZED WIRE 163),

.SUM7(SYNTHESIZED\_WIRE\_169),

.SUM8(SYNTHESIZED\_WIRE\_168));

\8fadd b2v\_inst289(

- .A1(SYNTHESIZED\_WIRE\_154),
- .A3(SYNTHESIZED\_WIRE\_155),
- .CIN(0),
- .B1(a0ANDb10),
- .A2(SYNTHESIZED\_WIRE\_156),
- .B2(a1ANDb10),
- .A4(SYNTHESIZED WIRE 157),
- .B4(a3ANDb10),
- .A5(SYNTHESIZED\_WIRE\_158),
- .A7(SYNTHESIZED\_WIRE\_159),
- .B6(a5ANDb10),
- .B3(a2ANDb10),
- .B8(a7ANDb10),
- .B5(a4ANDb10),
- .A6(SYNTHESIZED\_WIRE\_160),
- .B7(a6ANDb10),
- .A8(SYNTHESIZED\_WIRE\_161),
- .SUM2(SYNTHESIZED\_WIRE\_171),
- .SUM5(SYNTHESIZED\_WIRE\_174),
- .SUM6(SYNTHESIZED WIRE 175),
- .SUM1(DATA\_OUTPUT[11]),
- .COUT(SYNTHESIZED WIRE 164),
- .SUM3(SYNTHESIZED WIRE 173),
- .SUM4(SYNTHESIZED\_WIRE\_172),
- .SUM7(SYNTHESIZED WIRE 177),
- .SUM8(SYNTHESIZED\_WIRE\_176));

assigna7ANDb0 = A[7] & B[0];

\8fadd b2v inst290(

.A1(SYNTHESIZED WIRE 162),

.A3(SYNTHESIZED\_WIRE\_163),

.CIN(SYNTHESIZED WIRE 164),

.B1(a8ANDb10),

.A2(SYNTHESIZED WIRE 165),

.B2(a9ANDb10),

.A4(SYNTHESIZED WIRE 166),

.B4(a11ANDb10),

.A5(SYNTHESIZED\_WIRE\_167),

.A7(SYNTHESIZED\_WIRE\_168),

.B6(a13ANDb10),

.B3(a10ANDb10),

.B8(a15ANDb10),

.B5(a12ANDb10),

.A6(SYNTHESIZED WIRE 169),

.B7(a14ANDb10),

.A8(SYNTHESIZED\_WIRE\_170),

.SUM2(SYNTHESIZED\_WIRE\_179),

.SUM5(SYNTHESIZED\_WIRE\_183),

.SUM6(SYNTHESIZED\_WIRE\_184),

.SUM1(SYNTHESIZED\_WIRE\_178),

.COUT(SYNTHESIZED\_WIRE\_187),

.SUM3(SYNTHESIZED\_WIRE\_182),

.SUM4(SYNTHESIZED\_WIRE\_180),

.SUM7(SYNTHESIZED\_WIRE\_186),

.SUM8(SYNTHESIZED\_WIRE\_185));

\8fadd b2v\_inst291(

```
.A1(SYNTHESIZED_WIRE_171),
```

.A3(SYNTHESIZED WIRE 172),

.CIN(0),

.B1(a0ANDb12),

.A2(SYNTHESIZED\_WIRE\_173),

.B2(a1ANDb12),

.A4(SYNTHESIZED WIRE 174),

.B4(a3ANDb12),

.A5(SYNTHESIZED\_WIRE\_175),

.A7(SYNTHESIZED\_WIRE\_176),

.B6(a5ANDb12),

.B3(a2ANDb12),

.B8(a7ANDb12),

.B5(a4ANDb12),

.A6(SYNTHESIZED WIRE 177),

.B7(a6ANDb12),

.A8(SYNTHESIZED\_WIRE\_178),

.SUM2(SYNTHESIZED\_WIRE\_188),

.SUM5(SYNTHESIZED WIRE 191),

.SUM6(SYNTHESIZED\_WIRE\_192),

.SUM1(DATA\_OUTPUT[12]),

.COUT(SYNTHESIZED WIRE 181),

.SUM3(SYNTHESIZED\_WIRE\_190),

.SUM4(SYNTHESIZED\_WIRE\_189),

.SUM7(SYNTHESIZED WIRE 194),

.SUM8(SYNTHESIZED\_WIRE\_193));

\8fadd b2v\_inst292( .A1(SYNTHESIZED WIRE 179),

```
.A3(SYNTHESIZED WIRE 180),
.CIN(SYNTHESIZED_WIRE_181),
.B1(a8ANDb12),
.A2(SYNTHESIZED WIRE 182),
.B2(a9ANDb12),
.A4(SYNTHESIZED WIRE 183),
.B4(a11ANDb12),
.A5(SYNTHESIZED WIRE 184),
.A7(SYNTHESIZED WIRE 185),
.B6(a13ANDb12),
.B3(a10ANDb12),
.B8(a15ANDb12),
.B5(a12ANDb12),
.A6(SYNTHESIZED WIRE 186),
.B7(a14ANDb12),
.A8(SYNTHESIZED WIRE 187),
.SUM2(SYNTHESIZED WIRE 196),
.SUM5(SYNTHESIZED WIRE 200),
.SUM6(SYNTHESIZED WIRE 201),
.SUM1(SYNTHESIZED WIRE 195),
.COUT(SYNTHESIZED WIRE 204),
```

.SUM3(SYNTHESIZED WIRE 199),

.SUM4(SYNTHESIZED WIRE 197),

.SUM7(SYNTHESIZED WIRE 203),

.SUM8(SYNTHESIZED WIRE 202));

\8fadd b2v\_inst293(
.A1(SYNTHESIZED\_WIRE\_188),
.A3(SYNTHESIZED\_WIRE\_189),

```
.CIN(0),
```

.B1(a0ANDb13),

.A2(SYNTHESIZED WIRE 190),

.B2(a1ANDb2),

.A4(SYNTHESIZED WIRE 191),

.B4(a3ANDb13),

.A5(SYNTHESIZED WIRE 192),

.A7(SYNTHESIZED WIRE 193),

.B6(a5ANDb13),

.B3(a2ANDb13),

.B8(a7ANDb13),

.B5(a4ANDb13),

.A6(SYNTHESIZED\_WIRE\_194),

.B7(a6ANDb13),

.A8(SYNTHESIZED WIRE 195),

.SUM2(SYNTHESIZED WIRE 205),

.SUM5(SYNTHESIZED\_WIRE\_208),

.SUM6(SYNTHESIZED\_WIRE\_209),

.SUM1(DATA\_OUTPUT[13]),

.COUT(SYNTHESIZED\_WIRE\_198),

.SUM3(SYNTHESIZED\_WIRE\_207),

.SUM4(SYNTHESIZED WIRE 206),

.SUM7(SYNTHESIZED\_WIRE\_211),

.SUM8(SYNTHESIZED\_WIRE\_210));

## \8fadd b2v inst294(

.A1(SYNTHESIZED\_WIRE\_196),

.A3(SYNTHESIZED\_WIRE\_197),

.CIN(SYNTHESIZED\_WIRE\_198),

```
.B1(a8ANDb13),
.A2(SYNTHESIZED WIRE 199),
.B2(a9ANDb13),
.A4(SYNTHESIZED WIRE 200),
.B4(a11ANDb13),
.A5(SYNTHESIZED WIRE 201),
.A7(SYNTHESIZED WIRE 202),
.B6(a13ANDb13),
.B3(a10ANDb13),
.B8(a15ANDb13),
.B5(a12ANDb13),
.A6(SYNTHESIZED_WIRE_203),
.B7(a14ANDb13),
.A8(SYNTHESIZED_WIRE_204),
.SUM2(SYNTHESIZED WIRE 213),
.SUM5(SYNTHESIZED WIRE 217),
.SUM6(SYNTHESIZED WIRE 218),
.SUM1(SYNTHESIZED WIRE 212),
.COUT(SYNTHESIZED_WIRE_221),
.SUM3(SYNTHESIZED WIRE 216),
.SUM4(SYNTHESIZED WIRE 214),
.SUM7(SYNTHESIZED WIRE 220),
.SUM8(SYNTHESIZED WIRE 219));
```

```
\8fadd b2v_inst295(
.A1(SYNTHESIZED_WIRE_205),
.A3(SYNTHESIZED_WIRE_206),
.CIN(0),
.B1(a0ANDb14),
```

```
.A2(SYNTHESIZED WIRE 207),
.B2(a1ANDb14),
.A4(SYNTHESIZED WIRE 208),
.B4(a3ANDb14),
.A5(SYNTHESIZED WIRE 209),
.A7(SYNTHESIZED WIRE 210),
.B6(a5ANDb14),
.B3(a2ANDb14),
.B8(a7ANDb14),
.B5(a4ANDb14),
.A6(SYNTHESIZED WIRE 211),
.B7(a6ANDb14),
.A8(SYNTHESIZED WIRE 212),
.SUM2(SYNTHESIZED WIRE 222),
.SUM5(SYNTHESIZED WIRE 225),
.SUM6(SYNTHESIZED WIRE 226),
.SUM1(DATA OUTPUT[14]),
.COUT(SYNTHESIZED WIRE 215),
.SUM3(SYNTHESIZED WIRE 224),
```

.SUM4(SYNTHESIZED WIRE 223),

.SUM7(SYNTHESIZED WIRE 228),

.SUM8(SYNTHESIZED WIRE 227));

\8fadd b2v\_inst296(
.A1(SYNTHESIZED\_WIRE\_213),
.A3(SYNTHESIZED\_WIRE\_214),
.CIN(SYNTHESIZED\_WIRE\_215),
.B1(a8ANDb14),
.A2(SYNTHESIZED\_WIRE\_216),

```
.B2(a9ANDb14),
.A4(SYNTHESIZED WIRE 217),
.B4(a11ANDb14),
.A5(SYNTHESIZED WIRE 218),
.A7(SYNTHESIZED WIRE 219),
.B6(a13ANDb14),
.B3(a10ANDb14),
.B8(a15ANDb14),
.B5(a12ANDb14),
.A6(SYNTHESIZED WIRE 220),
.B7(a14ANDb14),
.A8(SYNTHESIZED WIRE 221),
.SUM2(SYNTHESIZED WIRE 230),
.SUM5(SYNTHESIZED WIRE 234),
.SUM6(SYNTHESIZED WIRE 235),
.SUM1(SYNTHESIZED WIRE 229),
.COUT(SYNTHESIZED WIRE 238),
.SUM3(SYNTHESIZED WIRE 233),
.SUM4(SYNTHESIZED WIRE 231),
.SUM7(SYNTHESIZED WIRE 237),
.SUM8(SYNTHESIZED WIRE 236));
```

```
\8fadd b2v_inst297(
.A1(SYNTHESIZED_WIRE_222),
.A3(SYNTHESIZED_WIRE_223),
.CIN(0),
.B1(a0ANDb15),
.A2(SYNTHESIZED_WIRE_224),
.B2(a1ANDb15),
```

```
.A4(SYNTHESIZED WIRE 225),
.B4(a3ANDb15),
.A5(SYNTHESIZED WIRE 226),
.A7(SYNTHESIZED_WIRE_227),
.B6(a5ANDb15),
.B3(a2ANDb15),
.B8(a7ANDb15),
.B5(a4ANDb15),
.A6(SYNTHESIZED WIRE 228),
.B7(a6ANDb15),
.A8(SYNTHESIZED WIRE 229),
.SUM2(DATA OUTPUT[16]),
.SUM5(DATA OUTPUT[19]),
.SUM6(DATA OUTPUT[20]),
.SUM1(DATA OUTPUT[15]),
.COUT(SYNTHESIZED WIRE 232),
.SUM3(DATA OUTPUT[17]),
.SUM4(DATA OUTPUT[18]),
.SUM7(DATA OUTPUT[21]),
```

\8fadd b2v\_inst298(
.A1(SYNTHESIZED\_WIRE\_230),
.A3(SYNTHESIZED\_WIRE\_231),
.CIN(SYNTHESIZED\_WIRE\_232),
.B1(a8ANDb15),
.A2(SYNTHESIZED\_WIRE\_233),
.B2(a9ANDb15),
.A4(SYNTHESIZED\_WIRE\_234),

.SUM8(DATA OUTPUT[22]));

```
.A7(SYNTHESIZED WIRE 236),
     .B6(a13ANDb15),
     .B3(a10ANDb15),
     .B8(a15ANDb15),
     .B5(a12ANDb15),
     .A6(SYNTHESIZED WIRE 237),
     .B7(a14ANDb15),
     .A8(SYNTHESIZED_WIRE_238),
     .SUM2(DATA OUTPUT[24]),
     .SUM5(DATA OUTPUT[27]),
     .SUM6(DATA OUTPUT[28]),
     .SUM1(DATA OUTPUT[23]),
     .COUT(DATA OUTPUT[31]),
     .SUM3(DATA OUTPUT[25]),
     .SUM4(DATA OUTPUT[26]),
     .SUM7(DATA OUTPUT[29]),
     .SUM8(DATA OUTPUT[30]));
lpm dff0
          b2v inst3(
     .clock(clk),
     .enable(w b ensble),
     .data(DATA2),
     .q(B));
assigna8ANDb0 = A[8] \& B[0];
assigna9ANDb0 = A[9] \& B[0];
```

.B4(a11ANDb15),

.A5(SYNTHESIZED WIRE 235),

```
assigna10ANDb0 = A[10] \& B[0];
assigna11ANDb0 = A[11] \& B[0];
assigna12ANDb0 = A[12] \& B[0];
assigna13ANDb0 = A[13] \& B[0];
assigna14ANDb0 = A[14] \& B[0];
assigna15ANDb0 = A[15] \& B[0];
assigna0ANDb1 = A[0] \& B[1];
assignal ANDb1 = A[1] \& B[1];
lpm dff1
           b2v inst4(
      .clock(clk),
      .enable(w result enable),
      .data(DATA_OUTPUT),
      .q(Y));
assign a 2 A N D b 1 = A[2] \& B[1];
assigna3ANDb1 = A[3] & B[1];
assigna4ANDb1 = A[4] \& B[1];
```

```
assigna5ANDb1 = A[5] \& B[1];
```

$$assigna6ANDb1 = A[6] \& B[1];$$

$$assigna7ANDb1 = A[7] \& B[1];$$

$$assigna8ANDb1 = A[8] \& B[1];$$

$$assigna9ANDb1 = A[9] \& B[1];$$

$$assigna12ANDb1 = A[12] \& B[1];$$

$$assigna13ANDb1 = A[13] \& B[1];$$

$$assigna14ANDb1 = A[14] \& B[1];$$

$$assigna15ANDb1 = A[15] \& B[1];$$

$$assigna0ANDb2 = A[0] \& B[2];$$

$$assigna2ANDb2 = A[2] \& B[2];$$

$$assigna3ANDb2 = A[3] \& B[2];$$

assigna4ANDb2 = A[4] & B[2];

assigna5ANDb2 = A[5] & B[2];

assigna6ANDb2 = A[6] & B[2];

assigna7ANDb2 = A[7] & B[2];

assigna8ANDb2 = A[8] & B[2];

assigna9ANDb2 = A[9] & B[2];

assigna10ANDb2 = A[10] & B[2];

assigna11ANDb2 = A[11] & B[2];

assigna12ANDb2 = A[12] & B[2];

assigna13ANDb2 = A[13] & B[2];

assigna14ANDb2 = A[14] & B[2];

assigna15ANDb2 = A[15] & B[2];

assigna0ANDb3 = A[0] & B[3];

assigna1ANDb3 = A[1] & B[3];

assigna2ANDb3 = A[2] & B[3];

assigna3ANDb3 = A[3] & B[3];

assigna4ANDb3 = A[4] & B[3];

assigna5ANDb3 = A[5] & B[3];

assigna6ANDb3 = A[6] & B[3];

assigna7ANDb3 = A[7] & B[3];

assigna8ANDb3 = A[8] & B[3];

assigna9ANDb3 = A[9] & B[3];

assigna10ANDb3 = A[10] & B[3];

assigna11ANDb3 = A[11] & B[3];

assigna13ANDb3 = A[13] & B[3];

assigna14ANDb3 = A[14] & B[3];

assigna15ANDb3 = A[15] & B[3];

assigna0ANDb4 = A[0] & B[4];

assigna1ANDb4 = A[1] & B[4];

assigna2ANDb4 = A[2] & B[4];

```
assign a 3 A N D b 4 = A[3] \& B[4];
assigna4ANDb4 = A[4] \& B[4];
assign a 5 ANDb 4 = A[5] \& B[4];
assigna6ANDb4 = A[6] \& B[4];
assign a7ANDb4 = A[7] \& B[4];
assigna8ANDb4 = A[8] \& B[4];
assigna9ANDb4 = A[9] \& B[4];
assigna10ANDb4 = A[10] \& B[4];
assigna11ANDb4 = A[11] \& B[4];
assigna12ANDb4 = A[12] \& B[4];
assigna13ANDb4 = A[13] \& B[4];
assign 0 = 0;
```

endmodule

На рисунке 12 представлен результат симуляции схемы, реализованной с помощью языка описания аппаратуры System Verilog.




Рисунок 12 – Временная диаграмма

## 2. ВЫБОР FPGA

В ходе выполнения проекта было принято решение использовать ПЛИС MAX II — EPM1279F256A5 ввиду хорошей производительности и большого наличия пинов ввода/вывода. На рисунке 13 представлена схема подключения к ПЛИС.

## Top View MAX II - EPM1270F256A5




Рисунок 13 – Схема подключения выходов

На рисунке 14 представлена таблица назначения входов и выходов схемы.

		Node Name	Direction	Location	I/O Bank	VREF Group	I/O Standard
1		dk	Input	PIN_H5	1		3.3-V LVTTL (default)
2		DATA1[15]	Input	PIN_B8	2		3.3-V LVTTL (default)
3		DATA1[14]	Input	PIN_B7	2		3.3-V LVTTL (default)
4		DATA1[13]	Input	PIN_B6	2		3.3-V LVTTL (default)
5		DATA1[12]	Input	PIN_B5	2		3.3-V LVTTL (default)
6	<b></b>	DATA1[11]	Input	PIN_B4	2		3.3-V LVTTL (default)
7	<b></b>	DATA1[10]	Input	PIN_B3	2		3.3-V LVTTL (default)
8		DATA1[9]	Input	PIN_A13	2		3.3-V LVTTL (default)
9	<b></b>	DATA1[8]	Input	PIN_A12	2		3.3-V LVTTL (default)
10		DATA1[7]	Input	PIN_A11	2		3.3-V LVTTL (default)
11		DATA1[6]	Input	PIN_A10	2		3.3-V LVTTL (default)
12		DATA1[5]	Input	PIN_A9	2		3.3-V LVTTL (default)
13		DATA1[4]	Input	PIN_A8	2		3.3-V LVTTL (default)
14		DATA1[3]	Input	PIN_A7	2		3.3-V LVTTL (default)
15		DATA1[2]	Input	PIN_A6	2		3.3-V LVTTL (default)
16		DATA1[1]	Input	PIN_A5	2		3.3-V LVTTL (default)
17		DATA1[0]	Input	PIN_A4	2		3.3-V LVTTL (default)
18	<b></b>	DATA2[15]	Input	PIN_C11	2		3.3-V LVTTL (default)
19	<b></b>	DATA2[14]	Input	PIN_C10	2		3.3-V LVTTL (default)
20	<b></b>	DATA2[13]	Input	PIN_C9	2		3.3-V LVTTL (default)
21	<b>■</b>	DATA2[12]	Input	PIN_C8	2		3.3-V LVTTL (default)
22	<b>■</b>	DATA2[11]	Input	PIN_C7	2		3.3-V LVTTL (default)
23		DATA2[10]	Input	PIN_C6	2		3.3-V LVTTL (default)
24		DATA2[9]	Input	PIN_C5	2		3.3-V LVTTL (default)
25		DATA2[8]	Input	PIN_C4	2		3.3-V LVTTL (default)
26		DATA2[7]	Input	PIN_C3	1		3.3-V LVTTL (default)
27		DATA2[6]	Input	PIN_C2	1		3.3-V LVTTL (default)
28		DATA2[5]	Input	PIN_B14	2		3.3-V LVTTL (default)
29		DATA2[4]	Input	PIN_B13	2		3.3-V LVTTL (default)
30		DATA2[3]	Input	PIN_B12	2		3.3-V LVTTL (default)
31		DATA2[2]	Input	PIN_B11	2		3.3-V LVTTL (default)
32		DATA2[1]	Input	PIN_B10	2		3.3-V LVTTL (default)
33		DATA2[0]	Input	PIN_B9	2		3.3-V LVTTL (default)
34		w_a_enable	Input	PIN_C12	2		3.3-V LVTTL (default)
35		w_b_ensble	Input	PIN_C13	2		3.3-V LVTTL (default)
36		w_result_enable	Input	PIN_C14	3		3.3-V LVTTL (default)
37	•	Y[31]	Output	PIN_E16	3		3.3-V LVTTL (default)
38	•	Y[30]	Output	PIN_E15	3		3.3-V LVTTL (default)
39	•	Y[29]	Output	PIN_E14	3		3.3-V LVTTL (default)
40	•	Y[28]	Output	PIN_E13	3		3.3-V LVTTL (default)
41	•	Y[27]	Output	PIN_E12	3		3.3-V LVTTL (default)
42	•	Y[26]	Output	PIN_E11	2		3.3-V LVTTL (default)
43	•	Y[25]	Output	PIN_E10	2		3.3-V LVTTL (default)
44	•	Y[24]	Output	PIN_E9	2		3.3-V LVTTL (default)
45	•	Y[23]	Output	PIN_E8	2		3.3-V LVTTL (default)
46	•	Y[22]	Output	PIN_E7	2		3.3-V LVTTL (default)
47	<b></b>	Y[21]	Output	PIN_E6	2		3.3-V LVTTL (default)

81

48	•	Y[20]	Output	PIN_E5	1	3.3-V LVTTL (default)
49	••	Y[19]	Output	PIN_E4	1	3.3-V LVTTL (default)
50	•	Y[18]	Output	PIN_E3	1	3.3-V LVTTL (default)
51	•••	Y[17]	Output	PIN_E2	1	3.3-V LVTTL (default)
52	•	Y[16]	Output	PIN_E1	1	3.3-V LVTTL (default)
53	•	Y[15]	Output	PIN_D16	3	3.3-V LVTTL (default)
54	•	Y[14]	Output	PIN_D15	3	3.3-V LVTTL (default)
55	•	Y[13]	Output	PIN_D14	3	3.3-V LVTTL (default)
56	•	Y[12]	Output	PIN_D13	3	3.3-V LVTTL (default)
57	•	Y[11]	Output	PIN_D12	2	3.3-V LVTTL (default)
58	•	Y[10]	Output	PIN_D11	2	3.3-V LVTTL (default)
59	•	Y[9]	Output	PIN_D10	2	3.3-V LVTTL (default)
60	•	Y[8]	Output	PIN_D9	2	3.3-V LVTTL (default)
61	•	Y[7]	Output	PIN_D8	2	3.3-V LVTTL (default)
62	•	Y[6]	Output	PIN_D7	2	3.3-V LVTTL (default)
63	•	Y[5]	Output	PIN_D6	2	3.3-V LVTTL (default)
64	•	Y[4]	Output	PIN_D5	2	3.3-V LVTTL (default)
65	•	Y[3]	Output	PIN_D4	2	3.3-V LVTTL (default)
66	•	Y[2]	Output	PIN_D3	1	3.3-V LVTTL (default)
67	•	Y[1]	Output	PIN_D2	1	3.3-V LVTTL (default)
68	•	Y[0]	Output	PIN_D1	1	3.3-V LVTTL (default)

Рисунок 14 (а, б) – Таблица назначения входов и выходов схемы

## ЗАКЛЮЧЕНИЕ

В ходе выполнения проекта было получено устройство умножения 16-ти разрядных двоичных чисел. Моделирование устройства выполнено с помощью графической среды САПР Quartus и с помощью языка описания аппаратуры System Verilog. Обе реализации дают одинаковый и подобный друг другу результат.

Устройство работает конкретно, соответствует поставленной задаче и заданному функционалу, исправно умножает шестнадцатиразрядные числа.

## СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

1. Чернышев С. А. Синтез и компьютерный анализ элементов и узлов ЦВМ на FPGA с использованием САПР Quartus: метод. указания по курсовому проектированию / С.А. Чернышев. – СПб., 2018. – 31 с.