Rezolvare of Problemă examen CN2 09.02.2015

Avem un procesor cu adrese pe 8 biţi şi o memorie cache de 16 octeţi cu lungimea liniei de 2 octeţi, datele fiind accesibile la nivel de octet. Timpul de acces în cazul unui hit este T_{hit} = 50 ns şi timpul de acces în cazul unui miss este T_{miss} = 250 ns. Cât va dura urmatoarea secvență de cod şi ce date se vor afla în cache dacă:

- A. Adresele sunt mapate direct
- B. Adresele sunt mapate set asociativ cu 2 căi și politica de înlocuire a liniilor este LRU
- C. Adresele sunt mapate full asociativ și politica de înlocuire a liniilor este FIFO

Ce date se vor afla în RAM la aceleași adrese (cele folosite în cod) după terminarea execuției in cele trei cazuri dacă politica de scriere în cache este write-through?

Se știu: RAM[0) RAM[0)

RAM[0x04] = 0;

RAM[0x05] = 1;

RAM[0x0A] = 2;

RAM[0x0B] = 3;

RAM[0x1A] = 4;

RAM[0x1B] = 5;

RAM[0x40] = 6;

RAM[0x41] = 7;

lds R₁₉, 0x0A

 $Ids R_{20}$, 0x0B

sts 0x40, R₂₀

lds R₂₀ 0x1A

Ids R₂₁, 0x05

sts 0x05, R₁₉

Ids R₁₉, 0x0A

Observație: Pentru fiecare subpunct scrieți ce conține memoria RAM la adresele folosite în cod, ce se află în fiecare linie de cache la finalul execuției codului și timpul total de execuție. Puteți scrie timpul necesar fiecărei instrucțiuni (se punctează parțial).

Α.

Cache:

0: 0x40, 0x41 1: x, x 2: 0x04, 0x05 3: x, x 4: x, x

5: 0x0A 0x1A 0x0A, 0x0B 0x1B 0x0B

6: x, x 7: x, x

RAM:

RAM[0x40] = 3;RAM[0x05] = 2;

$$T = 5*T_{miss} + 2*T_{hit} = 1350$$

B. b

Cache:

0.0: 0x40, 0x41 0.1: x, Х 1.0: 0x0A, 0x0B 1.1: 0x1A, 0x1B 2.0: 0x04, 0x05 2.1: x, Χ 3.0: x, Χ 3.1: x, Χ

RAM:

RAM[0x40] = 3;RAM[0x05] = 2;

$$T = 4*T_{miss} + 3*T_{hit} = 1150$$

C. c

Cache:

0: 0x0A, 0x0B 0: 0x40, 0x41 0: 0x1A, 0x1B 0: 0x04, 0x05 0: x, Χ 0: x, Χ 0: x, Χ 0: x, Χ

RAM:

RAM[0x40] = 3;RAM[0x05] = 2;

$$T = 4*T_{miss} + 3*T_{hit} = 1150$$