


SeBatt

Secure Battery Identity Chip

Chip keamanan yang membuktikan keaslian baterai di stasiun tukar baterai kendaraan listrik, dengan kunci dari sidik jari silikon (PUF) yang tidak disimpan di chip


NAMA TIM	-NaS
KETUA	Guntur Sulistyo Universitas Gadjah Mada guntursulistyo@mail.ugm.ac.id
ANGGOTA	Dimas Eryan Ahnaf Fahrezi Universitas Gadjah Mada dimaseryanahnaffahrezi@mail.ugm.ac.id Muhammad Muqtada Alhaddad Universitas Gadjah Mada muhammadmuqtadaalhaddad@mail.ugm.ac.id
DOSEN PEMBIMBING	Ir. Agus Bejo, S.T., M.Eng., D.Eng., IPM Universitas Gadjah Mada



1. Executive Summary

Setiap hari, pengendara motor listrik menukar baterai kosong dengan baterai penuh di stasiun penukaran baterai (SPBKLU). Baterai tersebut merupakan aset bersama yang berpindah dari satu pengendara ke pengendara lain dan dapat melewati beberapa operator dengan sistem yang berbeda. Saat menerima sebuah baterai, stasiun hanya dapat membaca data yang dilaporkan baterai itu sendiri sehingga keaslian dan catatan pemakaiannya tidak dapat dibuktikan. Baterai palsu atau bekas yang dirakit ulang tanpa standar dapat lolos ke jaringan dan berisiko memicu kebakaran. Jumlah siklus pemakaian juga dapat diubah agar baterai tua tampak baru, seperti odometer mobil bekas yang diputar mundur. Kedua celah ini makin luas seiring bertambahnya motor listrik, yang pada akhir 2024 telah mencapai sekitar 168 ribu unit [1].

Kami mengusulkan SeBatt (Secure Battery Identity Chip), chip keamanan kecil yang ditanam di dalam setiap baterai. Kami merancang chip ini untuk membaca “sidik jari” alami dari variasi fabrikasi silikonnya dan menurunkan kunci dari sidik jari tersebut setiap kali dibutuhkan. Kunci tidak pernah disimpan di dalam chip, sehingga tidak ada kunci di memori chip yang dapat dibaca atau disalin. Saat baterai masuk, basis data identitas mengirim angka acak sekali pakai (*nonce*) yang hanya dapat dijawab oleh chip asli (Gambar 1). Catatan pemakaian berasal dari pengukuran stasiun saat mengisi daya dan disimpan di basis data identitas yang dikelola lembaga penjamin keaslian. Jika chip mendeteksi pembongkaran atau gangguan listrik, chip berhenti menjawab dan basis data memblokir identitasnya.



Gambar 1. Alur verifikasi baterai di stasiun penukaran.

Riwayat tersebut hanya bermakna apabila identitas baterai tidak dapat dipalsukan. Karena itu, identitas diwujudkan sebagai chip di dalam baterai, satu-satunya komponen yang ikut berpindah bersama baterai dan dapat dirancang untuk menahan serangan fisik.

Chip yang dirancang	<i>Secure element</i> tanpa memori non-volatil untuk kunci dan data, berisi <i>Ring-Oscillator PUF</i> dengan <i>fuzzy extractor</i> , HMAC-SHA-256, FSM <i>challenge–response</i> , dan monitor <i>tamper</i> . Target ASIC SKY130.
Target pengguna	Operator stasiun dan penyedia sewa baterai (pemeriksa), produsen baterai dan BMS (pemasang chip), serta lembaga penjamin keaslian (pengelola basis data identitas). Adopsi dapat didorong melalui standar identitas baterai.
Dampak	Baterai yang tidak dikenal ditolak sebelum diserahkan (keselamatan). Harga jual kembali dan garansi ditentukan dari riwayat yang terpercaya (ekonomi). Akar kepercayaan dirancang di dalam negeri (kemandirian).
Status prototipe	SHA-256, HMAC, FSM, dan <i>zeroize</i> lolos simulasi Verilator. PUF masih model LFSR. Uji di DE10-Nano dan PUF fisik direncanakan.

Kebaruan usulan ini terletak pada pembagian peran yang tegas. Chip membuktikan identitas, stasiun mengukur, dan basis data mengingat. Dengan pembagian ini, chip tetap kecil, tanpa memori non-volatil untuk kunci dan data, dan dapat diverifikasi oleh operator mana pun yang terhubung ke basis data identitas.

2. Problem Statement

2.1 Latar Belakang

Percepatan kendaraan bermotor listrik berbasis baterai diatur melalui Perpres No. 55 Tahun 2019 dan perubahannya, Perpres No. 79 Tahun 2023 [2, 3]. Hingga Desember 2024, jumlah kendaraan listrik roda dua telah mencapai sekitar 168 ribu unit, lebih dari dua kali jumlah roda empat [1]. Untuk segmen ini dikembangkan Stasiun Penukaran Baterai Kendaraan Listrik Umum (SPBKLU), yang dalam RUPTL PLN 2025–2034 diintegrasikan ke dalam platform layanan kendaraan listrik PLN [1]. Skalanya akan terus membesar karena RUKN menargetkan penetrasi sepeda motor listrik sebanyak 2,9–3,8 juta unit pada 2030 dan 5,5–5,7 juta unit pada 2035 [4]. Pada model tukar baterai, pengendara hanya menyewa baterai milik operator atau penyedia sewa. Setelah diisi ulang di stasiun, baterai yang sama diserahkan kepada pengendara lain, sehingga sebagian besar masa pakainya berlangsung di luar pengawasan pemiliknya. Badan usaha SPBKLU cukup memiliki NIB dan nomor identitas SPBKLU tanpa izin usaha penyediaan tenaga listrik [4], sehingga operator dengan sistem yang berbeda dapat terus bertambah. Di tingkat global, Regulasi Baterai Uni Eropa 2023/1542 mewajibkan paspor baterai digital, termasuk untuk baterai kendaraan ringan [5]. Identitas baterai yang dapat diverifikasi mulai menjadi kebutuhan yang diatur.

2.2 Tiga Masalah Inti

Seperti dokumen berharga, baterai tukar terus berpindah tangan. Karena itu, keaslian dan riwayatnya perlu dibuktikan secara elektronik di setiap stasiun yang menerimanya. Tiga masalah muncul dari kebutuhan tersebut.

- P1. Keaslian baterai tidak dapat dibuktikan secara independen.** Nomor seri, label, dan kode QR mudah disalin, sedangkan autentikasi milik operator hanya berlaku di jaringannya sendiri. Pihak yang mencari keuntungan dapat menyerahkan baterai palsu di stasiun dan membawa pulang baterai asli. Operator kehilangan aset, sedangkan pengendara berikutnya menerima baterai dengan sel yang berisiko mengalami *thermal runaway*.
- P2. Riwayat baterai hanya bersumber dari data yang dilaporkan baterai itu sendiri.** Jumlah siklus dan kondisi kesehatan dilaporkan oleh BMS (*Battery Management System*), papan pengendali di dalam *pack* baterai, yaitu satu unit berisi sel, BMS, dan casing. BMS dapat diprogram ulang untuk memalsukan data tersebut. Padahal, harga jual kembali, klaim garansi, dan keputusan keselamatan ditentukan dari data itu.
- P3. Kepercayaan tidak berlaku lintas operator.** Operator yang bersaing cenderung tidak mempercayai basis data milik pesaingnya. Ketika baterai mulai distandarkan antaroperator, baterai yang ditolak di satu jaringan dapat beredar di jaringan lain. Pembeli baterai bekas, pihak daur ulang, dan penjamin garansi juga tidak memiliki sumber netral untuk memeriksa riwayatnya.

2.3 Alasan Diperlukannya Chip

Identitas baterai tidak dapat diserahkan kepada perangkat lunak. Pemalsu memegang baterai tanpa batas waktu, sehingga firmware dapat diprogram ulang dan kunci di memori flash dapat diekstrak melalui *probing* atau *fault injection* [6]. Satu kunci asli yang bocor kemudian dapat disalin ke banyak baterai palsu. Karena itu, akar kepercayaan harus berada di silikon dengan tiga syarat, yaitu kunci tidak tersimpan di chip [7, 8], kriptografi terisolasi dari firmware, dan chip mampu merespons serangan fisik secara mandiri. Chip asli yang dipindahkan ke *pack* baterai palsu tetap dapat menjawab dengan

benar. Celah ini dipersempit di tingkat sistem dengan mencocokkan hasil ukur sel terhadap riwayat identitasnya.

2.4 Kesenjangan Solusi yang Tersedia

Pendekatan	Sulit dikloning	Tahan serangan fisik	Tanpa kunci di chip	Desain dapat diperiksa	Enrolment pihak terpercaya	Riwayat lintas operator
Label atau kode QR	✗	✗	—	—	sebagian	sebagian
Kunci di firmware BMS	✗	✗	✗	sebagian	✗	✗
IC dengan kunci tersimpan contoh: TI bq, OPTIGA	✓	✓	✗	✗	sebagian	✗
IC berbasis PUF contoh: DS28E38	✓	✓	✓	✗	✓	✗
Usulan target desain	✓	sebagian	✓	✓	✓	✓

IC komersial sudah tahan kloning dan serangan fisik, baik yang menyimpan kunci di memori [9] maupun yang menurunkan kunci dari PUF seperti DS28E38 [10]. Namun, keduanya berdesain tertutup sehingga pihak terpercaya tidak dapat memeriksa cara kunci dibangkitkan. Perbedaan usulan ini adalah RTL terbuka yang dapat diperiksa dan integrasi dengan basis data identitas lintas operator.

2.5 Rumusan Masalah dan Kebutuhan Desain

Perancangan diarahkan untuk menjawab satu pertanyaan, yaitu bagaimana membangun *secure element* yang memenuhi lima kebutuhan berikut dengan area cukup kecil untuk ditanam di setiap pack baterai. Semua angka pada tabel berikut adalah target yang akan diukur selama pengembangan.


ID	Kebutuhan	Target	Cara mengukur
R1	Sulit dikloning	Kunci dari PUF, tidak disimpan. Kunci tetap sama pada ≥ 1.000 kali pembacaan di suhu ruang dan berbeda antar-chip (<i>Hamming distance</i> $\approx 50\%$)	Bandingkan kunci tiap pembacaan, antar-lokasi RO, dan antar-board
R2	Tahan <i>replay</i>	Respons lama selalu ditolak. Respons selesai < 50 ms	Uji <i>replay</i> dan hitung <i>clock cycle</i>
R3	Riwayat terpercaya	Riwayat berasal dari pengukuran stasiun. Perubahan sel yang janggal ditandai	Skenario demo dengan basis data emulasi
R4	<i>Fail-secure</i>	<i>Glitch</i> clock atau casing terbuka $\rightarrow$ kunci dihapus dan chip terkunci	<i>Glitch</i> melalui PLL dan pin <i>tamper</i>
R5	Kecil, siap ASIC	Tanpa NVM untuk data, tanpa DSP, $< 15\%$ ALM Cyclone V	Sintesis Quartus dan Yosys

3. Proposed Chip

3.1 Fungsi Utama

Chip ini memiliki satu fungsi inti, yaitu membuktikan identitas *pack* baterai kepada basis data identitas melalui stasiun, tanpa menyimpan kunci di dalam chip. Variasi fabrikasi membuat setiap chip memiliki “sidik jari” silikon yang unik. Rangkaian *Ring-Oscillator PUF* (RO-PUF) membaca sidik jari ini setiap kali dibutuhkan. Chip kemudian menurunkan kunci darinya, menghitung respons atas *nonce* dari basis data identitas, dan langsung menghapus kunci.

3.2 Arsitektur dan Alur Data



Gambar 2. Arsitektur chip. Nomor menunjukkan urutan satu autentikasi.

Satu autentikasi berjalan sesuai nomor pada Gambar 2. Host mengirim *nonce* dan *helper data* melalui *bus_if* (1). *ro_puf* membaca sidik jari silikon (2), lalu *fuzzy_ext* mengoreksi bitnya dengan bantuan *helper data* dan menurunkan kunci ke *key_vault* (3). *hmac_sha256* menghitung respons dari kunci dan *nonce* (4). Kunci kemudian dihapus dan respons dikirim ke host (5). Sepanjang waktu, *tamper_mon* memantau clock dan casing. Bila ada gangguan, kunci langsung dihapus dan chip terkunci. Kunci tidak pernah keluar dari chip.

3.3 Data, Antarmuka, dan Memori

Data	Ukuran	Sifat	Tempat	Berlaku
Kunci	256 bit	Rahasia	Register di dalam chip	Satu autentikasi
<i>Helper data</i>	512 bit	Publik	BMS dan basis data identitas	Tetap sejak enrolment
ID	64 bit	Publik	Dihitung chip dari <i>helper data</i>	Tetap
<i>Nonce</i>	256 bit	Publik	Dibuat basis data identitas	Sekali pakai
Respons	256 bit	Publik	Dikirim ke basis data melalui stasiun	Sekali pakai
Status <i>lock</i>	1 bit	Publik	Register di dalam chip	Selama chip berdaya

3.4 Alur Operasi

- Enrolment** — dilakukan sekali di pabrik baterai di bawah pengawasan lembaga penjamin keaslian. Chip mengirim kuncinya ke HSM dalam keadaan terenkripsi dengan kunci publik HSM yang tertanam di *bitstream* pabrik. Basis data identitas mencatat *helper data*, ID, dan karakteristik awal *pack* baterai. Jalur pengiriman kunci ini hanya ada pada *bitstream* pabrik. Pada ASIC, jalur tersebut ditutup permanen dengan eFuse setelah enrolment.
- Verifikasi** — dilakukan pada setiap penukaran baterai. Stasiun meneruskan *nonce* dari basis data identitas ke chip. Chip menjawab dengan respons HMAC(K , $\text{nonce} \parallel \text{ID}$). Basis data memeriksa respons tersebut bersama hasil ukur sel, memperbarui riwayat, lalu menjawab *valid* atau *tidak valid*. Stasiun tidak pernah memegang kunci.

Chip yang terkunci tetap mendapat daya dari sel, sehingga statusnya terbaca oleh stasiun berikutnya dan basis data memblokir ID tersebut.

4. Technical Design

4.1 Rincian Modul RTL

Modul	Tugas	Cara kerja
<code>bus_if</code>	Antarmuka ke host	Register AXI-Lite (FPGA) atau I ² C (ASIC). Kunci tidak dapat dibaca melalui bus.
<code>auth_ctrl</code>	Mengatur urutan perintah	FSM GET_ID, AUTH, dan STATUS. Membatasi laju AUTH dan menolak perintah saat <i>lock</i> .
<code>ro_puf</code>	Membaca sidik jari silikon	<i>Ring oscillator</i> dibandingkan berpasangan. Model RTL saat ini LFSR deterministik untuk simulasi.
<code>fuzzy_ext</code>	Membuat bit PUF stabil	<i>Majority voting</i> dan kode repetisi untuk membuang bit yang berubah-ubah. Bit stabil di-hash SHA-256 menjadi kunci 256 bit (target entropi ≥ 128 bit).
<code>key_vault</code>	Menyimpan kunci sementara	Menyimpan kunci hanya selama respons dihitung, lalu menghapusnya. Isinya tidak dapat dibaca dari luar chip.
<code>hmac_sha256</code>	Menghitung respons	Inti SHA-256 iteratif dan wrapper HMAC-SHA-256; kunci diberikan oleh blok PUF atau model perilakunya.
<code>tamper_mon</code>	Mendeteksi gangguan	Memantau clock dan sakelar casing, lalu memicu hapus kunci dan <i>lock</i> .

4.2 Implementasi dan Estimasi Kinerja

Target prototype FPGA. Desain ditujukan untuk bagian FPGA Cyclone V pada DE10-Nano. Prosesor ARM (HPS) pada board yang sama berperan sebagai BMS, stasiun, dan basis data identitas yang diemulasikan dengan Python. Karena antarmukanya sederhana dan tanpa NVM, desain ini juga dapat dipasang sebagai blok tambahan pada baseline chip penyelenggara [11]. Kompilasi awal di Quartus Prime sudah berhasil hingga tahap Assembler dengan Fmax 86,85 MHz (*constraint* clock belum final).

Kecepatan. Satu perhitungan HMAC membutuhkan sekitar 280 siklus clock, atau 5,6 μ s pada 50 MHz. Bagian terlama adalah pembacaan ulang PUF, dengan target total respons di bawah 50 ms.

Daya dan versi ASIC. Di luar autentikasi, hanya `tamper_mon` yang aktif dengan clock lambat. Versi ASIC ditargetkan pada proses SkyWater SKY130 (130 nm) dengan area di bawah 0,5 mm² dan daya siaga di bawah 1 mW, jauh lebih kecil daripada pengosongan alami baterai. Daya dan area akan diestimasi dengan Quartus Power Analyzer, Yosys, dan OpenROAD.

Komponen	Estimasi	Kompilasi awal	Kapasitas
Logika (ALM)	$\approx 4.000\text{--}6.000$	2.386 (5,7%)	41.910
Register	$\approx 3.000\text{--}5.000$	4.341 (2,6%)	166.036
Blok RAM (M10K)	0–2	0	553
DSP	0	0	112

Tabel 1. Sumber daya FPGA DE10-Nano. Kompilasi awal belum memuat seluruh blok IP.

4.3 Strategi Verifikasi

- **Verifikasi RTL yang telah dijalankan** — *Testbench* C++ dengan Verilator membandingkan SHA-256 dengan vektor pesan kosong, `abc`, dan `hello`, serta HMAC dengan RFC 4231 kasus 1 dan model Python. Uji integrasi melalui AXI meloloskan tag cocok, menolak tag salah, dan menjalankan *zeroize*. PUF masih model LFSR, sehingga belum ada hasil PUF fisik yang diklaim.
- **Verifikasi lanjutan** — Di DE10-Nano akan diuji karakterisasi PUF fisik (R1), uji *replay* (R2), skenario basis data (R3), serta *glitch* dan *tamper* (R4), dengan statistik dan latensi dari pengukuran aktual.

5. Security Design

5.1 Model Ancaman

Pelaku	Serangan	Cara menangkal
Pemalsu baterai	Menyalin chip atau firmware asli	Kunci dari PUF, tidak tersimpan di chip (R1)
Pemalsu baterai	Memindahkan chip asli ke baterai palsu	Hasil ukur sel dicocokkan dengan riwayat ID (R3)
Penyadap	Mengirim ulang respons lama	Setiap <i>nonce</i> hanya berlaku sekali (R2)
Bengkel nakal	Mengubah jumlah siklus di BMS	Riwayat dari pengukuran stasiun, bukan BMS (R3)
Stasiun curang	Mengirim hasil ukur palsu	Dicocokkan dengan data stasiun lain (R3)
Penyerang fisik	Mengganggu clock atau membuka casing	Kunci dihapus dan chip terkunci (R4)
Penyerang fisik	Mematikan daya untuk membuka kunci	Basis data memblokir ID yang pernah terkunci
Penyerang fisik	Mengambil kunci melalui ENROLL	ENROLL tidak ada di chip lapangan
Penyerang fisik	Mengubah <i>helper data</i>	Kunci menjadi salah sehingga respons ditolak

5.2 Prinsip *Security-by-Design*

- **Tidak ada kunci di lapangan.** Stasiun dan BMS tidak pernah memegang kunci. Chip hanya membentuk kunci selama satu autentikasi. Salinannya hanya disimpan di HSM pihak tepercaya.
- **Gangguan berarti terkunci.** Bila chip mendeteksi gangguan, kunci langsung dihapus dan chip berhenti menjawab.
- **Basis data yang memutuskan.** Chip hanya membuktikan identitas. Keputusan menerima atau menolak baterai diambil basis data berdasarkan riwayatnya.

5.3 Batasan dan Pengembangan Lanjutan

- **Belum diuji pada prototipe.** Serangan *side-channel* serta kestabilan PUF terhadap suhu dan penuaan.
- **Ketergantungan pada HSM.** Kunci simetris membuat salinan kunci di HSM menjadi titik rawan tunggal. Versi ASIC direncanakan menggunakan tanda tangan ECC sehingga basis data cukup menyimpan kunci publik dan verifikasi dapat dilakukan tanpa koneksi.
- **Keamanan *bitstream*.** Pada prototipe, *bitstream* FPGA diasumsikan tidak diubah pihak lain. Status *lock* juga hilang bila daya diputus sebelum terbaca stasiun. Versi ASIC direncanakan menyimpan status *lock* pada satu bit eFuse.
- **Rencana cadangan.** Bila PUF belum stabil, demo menggunakan kunci tetap.

Daftar Pustaka

- [1] PT PLN (Persero), *Rencana Usaha Penyediaan Tenaga Listrik (RUPTL) 2025–2034*, hlm. II-53–II-54.
- [2] Peraturan Presiden RI No. 55 Tahun 2019 tentang Percepatan Program Kendaraan Bermotor Listrik Berbasis Baterai untuk Transportasi Jalan.
- [3] Peraturan Presiden RI No. 79 Tahun 2023 tentang Perubahan atas Perpres No. 55 Tahun 2019.
- [4] Kementerian ESDM, *Rencana Umum Ketenagalistrikan Nasional (RUKN)*, Kepmen ESDM No. 85.K/TL.01/MEM.L/2025, hlm. 51.
- [5] Regulation (EU) 2023/1542 of the European Parliament and of the Council of 12 July 2023 concerning batteries and waste batteries.
- [6] H. Bar-Ei *et al.*, “The Sorcerer’s Apprentice Guide to Fault Attacks,” *Proceedings of the IEEE*, vol. 94, no. 2, 2006.
- [7] G. E. Suh and S. Devadas, “Physical Unclonable Functions for Device Authentication and Secret Key Generation,” *Proc. Design Automation Conference (DAC)*, 2007.
- [8] R. Maes, *Physically Unclonable Functions: Constructions, Properties and Applications*, Springer, 2013.
- [9] Texas Instruments, *bq26100: SHA-1/HMAC Based Security and Authentication IC with SDQ Interface*, datasheet.
- [10] Analog Devices, *DS28E38: DeepCover Secure ECDSA Authenticator with ChipDNA PUF Protection*, datasheet.
- [11] PERURI, *Peruri Chip Design Datasheet*, chip.peruri.co.id/datasheet.pdf

Lampiran Teknis

- Repositori proyek (RTL, testbench, model Python, dokumentasi): <https://github.com/Grslly/Heketon-bang>.
- Hasil awal model referensi Python (perangkat lunak, kunci tetap): lolos 2 vektor uji SHA-256 FIPS 180-4, 6 vektor uji HMAC-SHA-256 RFC 4231, dan 7 skenario protokol (baterai asli diterima, kloning, *replay*, *helper data* palsu, *tamper*, dan kapasitas tidak wajar ditolak).
- Perangkat lunak: Intel Quartus Prime Standard (sintesis, timing, LogicLock, SignalTap), Platform Designer, Verilator, dan Python. Yosys/OpenROAD dengan SkyWater SKY130 PDK merupakan opsi untuk pengembangan ASIC.
- Register map, termasuk register tag autentikasi pada alamat 0x80–0x9C dan status *zeroize*, akan dilengkapi pada laporan teknis.

Cuplikan berikut berasal dari proyek Quartus Prime Standard untuk Cyclone V (5CSEBA6U23I7). Kompilasi yang ditampilkan berhasil hingga tahap *Assembler*. Laporan mencatat penggunaan sumber daya dan Fmax 86,85 MHz pada clock `h2f_user0_clk`. Constraint timing belum final, sehingga angka ini merupakan hasil awal prototipe dan bukan hasil sign-off. Tampilan Platform Designer memperlihatkan integrasi HPS dan HEKETON melalui lightweight AXI.

Project Navigator		Hierarchy						
Entity: Instance		ALMs needed [=A+B+C]	[A] ALMs used in final placement	[B] Estimate of ALMs recoverable by dense packing	[C] Estimate of ALMs unavailable	ALMs used for memory	Combinational ALUTs	Dedicated Logic Resources
Cyclone V: SC5EBA6U2317								
▼ soc_system	2385.5 (0.5)	2838.0 (0.5)	505.0 (0.0)	52.5 (0.0)	0.0 (0.0)	2651 (1)	4115 (0)	
▼ haketon_top:haketon_0	2218.0 (0.0)	2833.0 (0.0)	467.3 (0.0)	52.4 (0.0)	0.0 (0.0)	2305 (0)	3895 (0)	
► haketon_axi_ctrl:axi_ctrl_inst	237.2 (397.2)	573.7 (573.7)	177.8 (177.8)	1.3 (1.3)	0.0 (0.0)	561 (561)	762 (562)	
► control_fsm:fsm_inst	208.5 (208.5)	261.5 (261.5)	54.7 (54.7)	1.6 (1.6)	0.0 (0.0)	276 (276)	528 (528)	
► hmac_sha256:hmac_inst	1543.4 (466.6)	1714.5 (629.8)	219.7 (178.6)	48.6 (15.5)	0.0 (0.0)	1536 (410)	2338 (1043)	
► ru_puf:puf_inst	68.9 (68.9)	83.3 (83.3)	15.2 (15.2)	0.9 (0.9)	0.0 (0.0)	12 (12)	267 (267)	
▼ soc_system_hps_0:hps_0	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)	0 (0)	0 (0)	
► soc_system_hps_0_fpga_interfaces...	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)	0 (0)	0 (0)	
► soc_system_hps_0_hps_io:hps_io	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)	0 (0)	0 (0)	
▼ soc_system_mm_interconnect_0:mm_i...	166.8 (0.0)	203.3 (0.0)	36.7 (0.0)	0.1 (0.0)	0.0 (0.0)	264 (0)	217 (0)	
► soc_system_mm_interconnect_0_c...								
► soc_system_mm_interconnect_0_c...								
► soc_system_mm_interconnect_0_c...								
► soc_system_mm_interconnect_0_c...								
► altera_merlin_axi_slave_ni:haketon...	23.0 (2.6)	34.3 (2.8)	11.5 (0.2)	0.1 (0.0)	0.0 (0.0)	32 (5)	44 (2)	
► altera_merlin_burst_adapter:haket...	49.0 (0.0)	54.2 (0.0)	5.0 (0.0)	0.0 (0.0)	0.0 (0.0)	73 (0)	70 (0)	
► altera_merlin_burst_adapter:haket...	44.1 (0.0)	62.9 (0.0)	18.8 (0.0)	0.0 (0.0)	0.0 (0.0)	58 (0)	94 (0)	
► altera_merlin_axi_master_ni:hps_0...	50.6 (33.6)	51.9 (34.4)	1.3 (0.8)	0.0 (0.0)	0.0 (0.0)	101 (71)	9 (1)	
► soc_system_mm_interconnect_0_f...								
► soc_system_mm_interconnect_0_f...								
► soc_system_mm_interconnect_0_f...								
► soc_system_mm_interconnect_0_f...								
► soc_system_mm_interconnect_0_c...								
► soc_system_mm_interconnect_0_c...								
► soc_system_mm_interconnect_0_rs...								
▼ altera_reset_controller:rst_controller	0.2 (0.0)	1.2 (0.0)	1.0 (0.0)	0.0 (0.0)	0.0 (0.0)	1 (0)	3 (0)	
► altera_reset_synchronizer:alt_rst_...	0.2 (0.2)	1.2 (1.2)	1.0 (1.0)	0.0 (0.0)	0.0 (0.0)	1 (1)	3 (3)	

Gambar 3. Hierarki hasil fitter Quartus dengan estimasi penggunaan ALM per blok RTL.

Tim & Pembagian Peran

Nama	Peran	Tanggung jawab
Guntur Sulistyo Ketua	Keamanan dan koordinasi	Model ancaman, desain tamper_mon, uji serangan (<i>replay</i> , <i>glitch</i> clock, pembukaan casing), karakterisasi PUF, dan koordinasi tim.
Muhammad Muqtada Alhaddad	Perancang RTL	Seluruh modul RTL (<i>bus_if</i> , <i>auth_ctrl</i> , <i>ro_puf</i> , <i>fuzzy_ext</i> , <i>key_vault</i> , <i>hmac_sha256</i>), sintesis, <i>timing closure</i> , dan porting ke DE10-Nano.
Dimas Eryan Ahnaf Fahrezi	Sistem dan verifikasi	Model referensi Python, <i>testbench</i> C++/Verilator, emulasi stasiun dan basis data identitas, protokol enrolment, serta dokumentasi dan presentasi.
Ir. Agus Bejo, S.T., M.Eng., D.Eng., IPM	Dosen pembimbing	Arahan teknis dan tinjauan desain.

Luaran & Demo

Luaran berikut direncanakan untuk tahap bootcamp dan final. Verifikasi RTL awal telah berjalan; demonstrasi dan karakterisasi pada DE10-Nano masih direncanakan.

Demo Live:

Demo direncanakan berjalan di DE10-Nano dengan dua “baterai” (dua lokasi PUF berbeda), dua stasiun emulasi, dan satu basis data identitas. Empat skenario akan ditunjukkan.

- Baterai asli diterima di kedua stasiun.
- Baterai kloning ditolak.
- Respons lama yang dikirim ulang (*replay*) ditolak.
- *Glitch* clock atau pembukaan “casing” membuat chip terkunci dengan indikator LED, lalu ID-nya diblokir basis data.

Video Demo:

Video 3–5 menit akan berisi masalah baterai palsu, cara kerja chip bersama stasiun dan basis data, serta keempat skenario demo. Video ini juga disiapkan sebagai cadangan bila board bermasalah saat demo langsung.

Repository Source Code:

Repository akan memuat RTL SystemVerilog, *testbench* C++/Verilator, model referensi Python, emulasi stasiun dan basis data, proyek Quartus, skrip karakterisasi PUF, dan *bitstream*.

Laporan Teknis Singkat:

Laporan akan memuat hasil pengukuran terhadap target R1–R5, yaitu statistik PUF (keunikan dan reliabilitas), latensi autentikasi, hasil sintesis (sumber daya, *timing*, dan daya), serta hasil uji serangan. Laporan juga dilengkapi spesifikasi arsitektur dan *register map*.

Rencana Bootcamp (3 Hari)

Jadwal & Target Eksekusi:

RTL akan diuji lebih dulu pada FPGA milik tim sebelum bootcamp (Bagian 4.3). Bootcamp digunakan

untuk memindahkan desain ke DE10-Nano dan mengukur target R1–R5. Jalur kritis dengan kunci tetap dikerjakan lebih dulu sehingga demo selalu dapat berjalan.

Hari	Fokus Kegiatan	Target Deliverables
Hari 1	Pindah ke DE10-Nano dengan kunci tetap	HMAC lolos vektor uji di board. Emulasi stasiun dan basis data di HPS dapat menerima atau menolak baterai. Uji <i>replay</i> (R2).
Hari 2	Kunci dari PUF	ro_puf dan fuzzy_ext menggantikan kunci tetap. Keunikan dan reliabilitas PUF (R1), sumber daya, dan <i>timing</i> (R5) terukur.
Hari 3	Uji serangan dan finalisasi	<i>Glitch</i> clock dan pembukaan casing memicu hapus kunci dan <i>lock</i> (R4). Skenario riwayat dan pemblokiran ID (R3). Video demo, laporan teknis, dan slide siap.