

诚信应考，考试作弊将带来严重后果！

华南理工大学本科生期末考试

《数字逻辑》A卷

注意事项：1. 开考前请将密封线内各项信息填写清楚；

2. 所有答案请直接答在试卷上；

3. 考试形式：闭卷；

4. 本试卷共三大题，满分100分，考试时间120分钟。

题号	一	二	三	总分
得分				

评阅教师请在试卷袋上评阅栏签名

一. 单项选择题，请把选项填入下列的方框内（每题2分，共20分）

1	2	3	4	5	6	7	8	9	10

1. 若两个函数具有不同的真值表，则这两个函数（ ）。

- A. 必然相等 B. 必然不相等
C. 可能相等 D. 可能不相等

2. 逻辑表达式中 $(A+B)C=AC+BC$ 根据对偶规则（ ）。

A. $AC + BC = (A + B)C$

B. $\overline{AB} + \overline{C} = \overline{A + BC}$

C. $\overline{AB} + \overline{C} = (\overline{A} + \overline{C})(\overline{B} + \overline{C})$


D. $AB + C = (A + C)(B + C)$

3. 一个同步时序逻辑电路可用（ ）三组函数表达式描述。

- A. 输出方程、激励方程和状态方程
B. 最小项之和、最大项之积和最简与或式
C. 逻辑图、真值表和逻辑式
D. 输出方程、特性方程和状态方程

4. 电路如下图，经 CP 脉冲作用后，欲使 $Q^{n+1}=Q^n$ ，则 A、B 输入应为（ ）。

- A. A=0, B=0 B. A=0, B=1 C. A=1, B=1 D. A=1, B=0



5. 实现八位码 $a_1, a_2, a_3, a_4, a_5, a_6, a_7, a_8$ 的奇校验电路，要求当奇数个1时，输出 $Y=1$ ，否则 $Y=0$ ，则其逻辑表达式 $Y=$ （ ）。

- A. $a_1 \oplus a_2 \oplus a_3 \oplus a_4 \oplus a_5 \oplus a_6 \oplus a_7 \oplus a_8$ B. $a_1 + a_2 + a_3 + a_4 + a_5 + a_6 + a_7 + a_8$
C. $a_1 \odot a_2 \odot a_3 \odot a_4 \odot a_5 \odot a_6 \odot a_7 \odot a_8$ D. $a_1 a_2 a_3 a_4 a_5 a_6 a_7 a_8$


6. 设 B_1, B_0 为四选一数据选择器的地址码， $X_0 \sim X_3$ 为数据输入，Y 为数据输出，则输出 Y 与 X_i 和 B_i 之间的逻辑表达式为（ ）。

- A. $\overline{B_1} \overline{B_0} X_0 + \overline{B_1} B_0 X_1 + B_1 \overline{B_0} X_2 + B_1 B_0 X_3$
B. $B_1 \overline{B_0} X_0 + \overline{B_1} \overline{B_0} X_1 + \overline{B_1} B_0 X_2 + \overline{B_1} B_0 X_3$
C. $\overline{B_1} \overline{B_0} X_0 + \overline{B_1} B_0 X_1 + B_1 \overline{B_0} X_2 + B_1 B_0 X_3$
D. $B_1 \overline{B_0} X_0 + B_1 B_0 X_1 + \overline{B_1} \overline{B_0} X_2 + \overline{B_1} B_0 X_3$

7. 请判断以下哪个电路不是时序逻辑电路（ ）。

- A. 寄存器 B. 加法器 C. 计数器 D. 触发器

8. 由 2-4 译码器 74HC139 构成如下电路输出 $F=$ （ ）。




功能表

允许 G	输入 选择		输出			
	B	A	$\overline{Y_0}$	$\overline{Y_1}$	$\overline{Y_2}$	$\overline{Y_3}$
H	X	X	H	H	H	H
L	L	L	L	H	H	H
L	L	H	H	L	H	H
L	H	L	H	H	L	H
L	H	H	H	H	H	L

- A. $F = \overline{B} \overline{A} \cdot \overline{B} \overline{A}$ B. $F = \overline{B} \overline{A} + \overline{B} \overline{A}$ C. $F = \overline{B} \overline{A} + \overline{B} \overline{A}$ D. $F = \overline{B} \overline{A} + \overline{B} \overline{A}$

9. 根据下图逻辑阵列关系，用 PLA 实现 $F(A, B, C) =$ （ ）。



A. $F = \bar{A}\bar{B} + \bar{A}\bar{C}$ B. $F = \bar{A}B + \bar{A}\bar{C}$ C. $F = \bar{A}B + AC$ D. $F = AB + \bar{A}\bar{C}$

10. 用 n 个触发器构成计数器, 可得到的最大计数长度 (计数模) 为 ()。

- A. n B. $2n$ C. n^2 D. 2^n

得分

二. 填空题: 共 10 题, 每题 2 分, 共 20 分。

1. 主从 J-K 触发器的特征方程为_____。

2. 消除竞争冒险的思路是_____。

3. 请问表达式 $AB+AC$ 的反演表达式是_____。

4. 存储器 ROM 的特点是_____。

5. $(1100110)_2 = (\text{_____})_8, = (\text{_____})_{16}$ 。

6. 奇偶校验器的功能是_____, 当采用奇校验时, 若校验位是 0, 则信息码中应有_____个 1。

7. 可编程阵列逻辑 PAL 由一个_____的“或”阵列和一个可编程的“与”阵列组成; 可编程逻辑阵列 PLA 由一个_____的“或”阵列和一个可编程的“与”阵列组成。

8. Moore 型时序逻辑电路的特点是_____。

9. 一个触发器有 Q 和 $\bar{Q}$ 两个互补的输出引脚, 通常所说的触发器的输出端是指 Q 引脚, 置位是将输出端置成_____电平, 清零是将输出端置为_____电平。

10. 根据最小项的性质, 任意两个最小项之积为_____, 所有最小项之和为_____。

三. 分析设计题 (计算题、论述题等): 共 8 题, 共 60 分。

1. (5 分) 证明下列等式。

$$AB + \bar{A}D + \bar{B}D + CD = AB + D$$


得分

2. (7 分) 用卡诺图简化函数为最简与或表达式。

$$F(A, B, C, D) = \sum(4, 5, 6, 13, 14) + \sum d(9, 12)$$


3. (8 分) 设计组合逻辑电路, 当输入的四位 8421BCD 码大于等于 7 时, 输出 1; 否则输出 0。请画出设计真值表、写出逻辑表达式并进行化简, 利用逻辑门电路设计电路, 画出电路图 (逻辑门电路标准参见附录)。

4. (6 分) 利用多路选择器 74153 实现表达式: $W = \bar{A}B + BC$ 。



D0	D1	D2	D3	A1	A0	Y
d_0	d_1	d_2	d_3	0	0	d_0
d_0	d_1	d_2	d_3	0	1	d_1
d_0	d_1	d_2	d_3	1	0	d_2
d_0	d_1	d_2	d_3	1	1	d_3

5. (9 分) 时序逻辑电路结构如下图所示, 请写出激励方程、输出方程和状态方程, 列出状态表, 并画出状态图。




6. (9 分) 请用 Mealy 逻辑实现一个“11”序列检测器, 输入输出序列为:

输入: 0 0 1 1 0 0 1 1 1 0 1 1

输出: 0 0 0 1 0 0 0 1 1 0 0 1

画出状态转移图 (状态用 S_0, S_1 表示), 画出状态转移表, 为状态赋值, 设计利用 D 触发器实现的电路, 写出激励方程和输出方程, 画出设计电路图。

7. (8分) 由同步二进制计数器 74LS163 构成的新模值的计数电路如下图, 其中 Q3 和 D3 为高位, Q0 和 D0 为低位。其中 74LS163 是一个 4 位二进制, 同步清零和同步置位加法计数器。芯片管脚图和功能表见附录。



分析和说明该电路的工作原理, 并说明实现几进制计数, 画出计数器状态转移图。

8. (8分) 利用 VHDL 语言或 Verilog 语言实现如下表达式。

$$Y = AB + CD$$

$$W = AC$$

华南理工大学本科生期末考试

《数字逻辑》A卷 答案 (2018年12月)

一. 单项选择题, 请把选项填入下列的方框内 (每题 2 分, 共 20 分)

1	2	3	4	5	6	7	8	9	10
B	D	A	C	A	C	B	D	C	D

二. 填空题: 共 10 题, 每题 2 分, 共 20 分。

1. $Q^{n+1} = \bar{K}Q^n + J\bar{Q}^n$

2. 增加冗余项; 在输出端接入滤波电容; 引入选通脉冲

3. $(\bar{A} \pm \bar{B})(\bar{A} \pm \bar{C})$

4. 只能读出数据, 不能写入数据; 断电后数据不会丢失

5. $(146)_8$ $(66)_{16}$

6. 奇偶校验器用于检测输入高电平(逻辑 1)的个数, 分为奇校验和偶校验 奇数

7. 固定连接 可编程

8. 输出仅仅取决于电路当时所处的状态, 而不受当时的输入电路的影响或没有输入变量。

9. 高 低


10. 0 1

三. 分析设计题 (计算题、论述题等): 共 8 题, 共 60 分。

1. (5 分题) $AB + \bar{A}D + \bar{B}D + CD = AB + (\bar{A} + \bar{B})D + CD = AB + \bar{A}\bar{B}D + CD = AB + D + CD = AB + (1 + C)D = AB + D$ (1 分)

2. (7 分题) $F(A, B, C, D) = \sum(4, 5, 6, 13, 14) + \sum d(9, 12)$

2.



(2 分)

3. (8 分题)

真值表:

D_3	D_2	D_1	D_0	Y
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	d
1	0	1	1	d
1	1	0	0	d
1	1	0	1	d
1	1	1	0	d
1	1	1	1	d

表达式:

$$Y = \sum_m(7, 8, 9) + \sum_d(10, 11, 12, 13, 14, 15)$$

卡诺图:

$D_3 D_2$	00	01	11	10	
$D_1 D_0$	00	0	0	d	1
01	0	0	0	d	1
11	0	1	d	d	
10	0	0	d	d	

圈选:

- 圈1: D_3 (minterms 7, 8, 9, 10, 11, 12, 13, 14, 15)
- 圈2: $D_2 D_1 D_0$ (minterms 10, 11, 12, 13)

表达式:

$$Y = D_3 + D_2 D_1 D_0$$

电路图:

(分)

4. (6 分题)

4. ① 若 A 接 A_1 , B 接 A_0 .

$$W = \bar{A}B + BC$$

$$= \bar{A}B + (A + \bar{A})BC$$

$$= \bar{A}B + ABC + \bar{A}BC$$

$$= \bar{A}B(1 + C) + ABC$$

$$= \bar{A}B + ABC = \bar{A}\bar{B} \cdot 0 + \bar{A}\bar{B} \cdot 1 + A\bar{B} \cdot 0 + AB \cdot C$$

(4分) D_0 D_1 D_2 D_3 (2分)

② 若 B 接 A_1 , A 接 A_0 . $W = \bar{B}\bar{A} \cdot 0 + \bar{B}\bar{A} \cdot 1 + B\bar{A} \cdot 1 + BA \cdot C$

D_0 D_1 D_2 D_3 (3分)

③ 若 A 接 A_1 , C 接 A_0 . $W = \bar{A}\bar{C}B + \bar{A}C \cdot B + A\bar{C} \cdot 0 + AC \cdot B$

D_0 D_1 D_2 D_3 (2分)

④ 若 C 接 A_1 , A 接 A_0 . $W = \bar{C}\bar{A}B + \bar{C}A \cdot 0 + C\bar{A} \cdot B + CA \cdot B$


D_0 D_1 D_2 D_3 (2分)

⑤ 若 B 接 A_1 , C 接 A_0 . $W = \bar{B}\bar{C} \cdot 0 + \bar{B}C \cdot 0 + B\bar{C} \cdot \bar{A} + BC \cdot 1$

D_0 D_1 D_2 D_3 (2分)

⑥ 若 C 接 A_1 , B 接 A_0 . $W = \bar{C}\bar{B} \cdot 0 + \bar{C}B \cdot \bar{A} + C\bar{B} \cdot 0 + CB \cdot 1$

D_0 D_1 D_2 D_3 (2分)



④

5. (9分题)

激励方程: $D_0 = X$, $D_1 = Q_1^n \cdot Q_0^n$ (2分)

输出方程: $Y = X + Q_1^n$ (1分)


状态方程: $Q_0^{n+1} = D_0 = X$, $Q_1^{n+1} = D_1 = Q_1^n \cdot Q_0^n$ (2分)

状态表:

$Q_1^n Q_0^n$	$X=0$		$X=1$	
	Q_1^{n+1}	Q_0^{n+1}/Y	Q_1^{n+1}	Q_0^{n+1}/Y
00	0	0/0	0	1/1
01	0	0/0	0	1/1
10	0	0/1	0	1/1
11	1	0/1	1	1/1

(2分)

状态图:




(2分)

6. (9分题)

6. 设 S_0 为序列为“0”, S_1 为序列有1个“1”

状态图




赋值: $S_0 = 0$, $S_1 = 1$ (1分)

状态表:

Q^n	X	Q^{n+1}	Y
0	0	0	0
0	1	0	0
1	0	0	0
1	1	1	1


$Q^{n+1} = D = X$ (2分)

$Y = X \cdot Q^n$ (2分)



(分)

7. (8分题) 答: 此电路是一个6进制计数器, 每次计数从0开始计数到5, 由于采用同步计数器5会保持住, 并通过与非门产生一个低电平给计数器的清零 CLR 引脚, 从而使计数器重新从0开始计数。(4分) 计数器状态转移图如下:



8. (8 分题)

参考 VHDL 代码:

Library IEEE;

Use IEEE.std_logic_1164.all;(2 分)

entity ENTITY_NAME is

port (

A: in STD_LOGIC;

B: in STD_LOGIC;

C: in STD_LOGIC;

D: in STD_LOGIC;

Y: out STD_LOGIC;

W: out STD_LOGIC

);

end ENTITY_NAME;(3 分)

architecture ARCH_NAME of ENTITY_NAME is

begin

W <= (A and B) or (C and D);

Y <= A and C;

end ARCH_NAME;(3 分)

参考 Verilog 代码:

module function(A,B,C,D);

input A,B,C,D;

output W,Y;(4 分)

assign W = (A & B) | (C & D);

assign Y= (A & C);

endmodule(4 分)


附录

```
port (
    <port_declarations>;
end ENTITY_NAME;
```

新国标标准门电路符号:



2. 同步二进制计数器 74LS163 的资料见下图。其中 ENP 和 ENT 分别对应题目中图的 P 和 T 引脚。



74163功能表

CLK	CLR	LD	ENP	ENT	功能
↑	0	x	x	x	同步清零
↑	1	0	x	x	同步置数
x	1	1	0	1	保持(包括CO的状态)
x	1	1	x	0	保持(CO=0)
↑	1	1	1	1	同步计数

3. 供参考的 VHDL 语言模板如下:

```
architecture ARCH_NAME of ENTITY_NAME is
begin
    <statements>
end ARCH_NAME;
```

```
entity ENTITY_NAME is
```