VideoSynth — проверка реализуемости ТЗ v0.4

Архитектура, расчёты, компоненты и программа прототипирования

23 октября 2026

Содержание

1. Вывод и статус исследования **2**
1.1. Уровни доказательности . . . 2

2. Что задано, а что остаётся открытым **3**

3. Три PAL-выхода: расчёт и способ формирования **4**
3.1. Временная база . . . 4
3.2. Один поток — три независимых значения . . . 4
3.3. Аналоговый выход . . . 5

4. Сравнение микроконтроллеров **6**

5. DSP: шесть осцилляторов и две матрицы **7**
5.1. Нагрузка считается по общим точкам, а не по числу RCA . . . 7
5.2. Бюджет тактов . . . 8
5.3. Число связей и чувствительность к цене DSP . . . 8
5.4. Семантика осцилляторов, циклов и aliasing . . . 9

6. RAM, DMA, связь между MCU и preview **10**

7. Цифровое обнаружение одноконтактных кабелей **11**
7.1. Что можно узнать электрически . . . 11
7.2. Предлагаемая логика сканера . . . 12
7.3. Архитектура защиты ±15 В . . . 12
7.4. Почему «резистор + диоды в 3,3 В» недостаточно . . . 13
7.5. Fan-out, утечки и ёмкость . . . 13
7.6. Граница обещания безопасности . . . 14

8. Потенциометры, CV, кнопки и обновление ПО **14**

9. Питание USB-C и Eurorack **16**
9.1. USB-C 5 В . . . 16
9.2. Eurorack . . . 16
9.3. Мощность и нагрев . . . 16

10. Три архитектурных варианта **17**

11. Предварительные ключевые компоненты **18**

12. Оценка стоимости **20**

13. Возможность заводского монтажа через JLCPCB **21**

14. Реестр технических рисков **21**

15. План прототипирования и критерии решения **23**
P0. Зафиксировать испытательные условия . . . 23
P1. Host-модель и одинаковое DSP-ядро на MCU . . . 24
P2. Три выхода без тяжёлого DSP . . . 24

Р3. Совместный stress и протокол C 24
Р4. Отдельный купон защиты и сканирования 24
Р5. Питание, CV и помехи 25
Р6. Закупочная и механическая проверка, затем решение о схеме 25

16. Источники и границы их использования **25**
Прочитанные источники 25
Прямые источники, прочитанные при дополнительной проверке 26

17. Приложенные результаты и что остаётся неподтверждённым **27**

1. Вывод и статус исследования

Расчёты и доступная документация поддерживают реализуемость трёх одновременно работающих независимых монохромных изображений с общей развёрткой 625/50. На конкретном аппаратном прототипе это ещё не подтверждено. Для такого вывода достаточно одного синхронного цифрового потока, содержащего три значения яркости на каждый отсчёт, трёх ЦАП и трёх правильно согласованных аналоговых выходов. Три отдельных процессора или три цветных PAL-кодера для этого не нужны.

Полное выполнение ТЗ ещё не доказано. Главные незакрытые вопросы: производительность произвольной перекрёстной модуляции, непрерывность видеовывода при конкуренции DMA, аналоговая фильтрация, защита всех 44 патч-контактов при выключенном питании и обеспечение полного BOM для JLCPCB. Каталог теперь проверен: несколько ключевых позиций требуют закупки под заказ или пополнения склада. Расчёт пропускной способности — необходимое, но недостаточное доказательство работоспособности.

Рекомендация для первого сравнительного прототипа: ESP32-P4 как вычислитель и контроллер интерфейса + RP2350B как специализированный видеоконтроллер. Первоначальная расчётная точка — рендер 360×288 с 25 обновлениями/с, затем проверка 50 обновлений/с; внешний сигнал — настоящий 625/50 с чересстрочностью. Это предложение для измерений, а не молчаливое изменение требований к разрешению или скорости модуляции. Один RP2350B и один ESP32-P4 должны участвовать в сравнении как более дешёвые варианты. Окончательный MCU выбирается после измерений, как требует ТЗ.

Дополнительный RP2350 разгружает формирование видеосигнала, но **не ускоряет сам DSP на ESP32-P4 автоматически**. Если обязательными окажутся полная плотная FM/AM/PM-матрица, высокий пространственный диапазон частот и 720×576 при 25 полных кадрах/с, потребуются особенно эффективное векторное ядро, более мощный вычислитель либо согласованное изменение режима. Обещать этот максимум на рассмотренных MCU сейчас нельзя.

Выполнены документальная проверка официальных SDK, прямых datasheet, стандартов ITU/USB-IF и каталога JLCPCB, расчёты CPU/RAM/шин/питания и идеальная модель связности патч-сети. **Физических измерений, MCU-бенчмарков, схемотехнического моделирования и проверки готового изделия не было.** Электрическая схема, PCB, Gerber, CPL и заказ на производство не создавались. Указания ТЗ о следующих шлюзах рассматриваются как контекст будущих работ; текущий запрос ограничен исследованием.

1.1. Уровни доказательности

Метка	Что она означает
Д	Прочитан доступный официальный SDK/документ производителя либо явно названный исходник проекта; ссылка и тип источника приведены в §16
Р	Воспроизводимый расчёт с явно заданными допущениями
М	Выполнена программная модель; она не заменяет электрический или временной эксперимент

Метка	Что она означает
Г	Инженерная гипотеза/кандидат, требующая документации конкретного артикула и/или прототипа
Н	Не подтверждено: отсутствуют измерения либо приёмка точного BOM/конкретного режима

Дополнительная проверка 23.10.2026. Прежнее сетевое ограничение снято: прямые datasheet, ITU, USB-IF и JLCPCB доступны и прочитаны. Исправлены выбор регулятора 3,3 В, CV-ADC, бюджет питания P4, прямое GPIO-сканирование и предположение о достаточности видеовыходного фильтра. Найдены реальные JLC-артикулы и остатки; P4 ревизии X доступен в разделе закупки под заказ, а ADG7421F на складе недостаточно даже для одного прибора. Подробные основания приведены в дополнительной проверке, снимок каталога приложен. **Отчёт остаётся исследованием, а не утверждённым закупочным BOM или доказательством электрической безопасности.**

2. Что задано, а что остаётся открытым

Зафиксированы: 3 горизонтальных и 3 вертикальных цифровых осциллятора; 24 потенциометра; 6 кнопок с FIFO-назначением на A/B/C; 8 источников и 18 назначений модуляции; 9 независимых маршрутов микширования; 2 внешних CV-входа; 3 RCA с общей развёрткой; встроенный preview; USB-C 5 В и Eurorack; цель защиты цифровых патчей ±15 В, включая выключенное устройство.

Открытый параметр	Допущение только для расчётов	Последствия другого выбора
Видеорежим	625 строк, 50 полей/с, 25 кадров/с, без цветовой поднесущей	288p-like требует отдельной проверки совместимости; не равно стандартному 625i
Пространственное разрешение	Сравниваются 256×240, 360×288 и 720×576	Расход DSP и памяти растёт пропорционально числу вычисляемых точек
Обновление изображения	25 и 50 обновлений/с для низкого разрешения	Частота полей остаётся 50 Гц при обоих вариантах
Разрядность	Желательно 8 бит яркости на канал; 6 бит — вариант экономии	Если ЦАП кодирует также sync/pedestal, число уровней яркости уменьшается
Скорость внутренней модуляции	Различать полный pixel-rate и отдельно control-rate CV	Понижение скорости внутренней модуляции нельзя считать эквивалентной оптимизацией
CV	Для сметы: ±10 В, полезная полоса до 20 кГц, 50–100 kS/s на канал	Это предложение; video-rate CV потребует другого АЦП, фильтра и бюджета
Глубины маршрутов	Коэффициенты хранятся цифровым образом, настройка через экран	Кабель передаёт факт соединения, коэффициент в нём не закодирован
Несколько источников на FM/AM/PM	Возможны только с определённой семантикой объединённых групп	Независимые рёбра произвольного графа не восстанавливаются из общей проводящей сети
Feedback	Причинная задержка обязательна	Нулевая задержка в цикле создаёт неявную систему уравнений
Габариты и тираж	Не зафиксированы; смета для 5–20 экземпляров	Панель и цена сборки могут измениться существенно

Повторное короткое нажатие активного OSC и освобождение удержанием остаются UX-предложениями. Утверждённый FIFO-алгоритм сохраняется: A→B→C, затем вытеснение самого

раннего из текущих назначений. Переназначение не меняет девять физических маршрутов микшера; пустой слой даёт нулевую яркость, не нарушая синхронизацию.

3. Три PAL-выхода: расчёт и способ формирования

3.1. Временная база

Для принятого режима:

$$f_H = 625 \times 25 = 15\,625 \text{ Гц}, \qquad T_H = 64 \text{ мкс}.$$

Поле длится 20 мс и содержит 312,5 строки; полный кадр — 40 мс и 625 строк. Полустрочный сдвиг второго поля обязателен. Равные 312 или 313 строк в каждом поле дают другой режим. Нужны уравнивающие импульсы до/после кадровых и корректные широкие кадровые импульсы с врезками. Обычные прямоугольные HSYNC и VSYNC LCD-контроллера этого сами по себе не обеспечивают.

Удобная частота отсчётов — 13,5 МГц:

$$13{,}5 \text{ МГц} \times 64 \text{ мкс} = 864 \text{ отсчёта/строку}, \quad T_{sample} = 74{,}074 \text{ нс}.$$

Полустрока содержит 432 отсчёта; поле — 270 000; кадр — 540 000. Номинальный строчный sync 4,7 мкс соответствует 63,45 отсчёта: квантование до ближайшего отсчёта даёт ошибку менее 37,1 нс. Для более тонкой сетки можно использовать 27 МГц, удвоив поток. Прочитанный **ITU-R BT.1700, Part B, tables 1–3** задаёт для 625 PAL: H=64 мкс, строчный sync 4,7±0,2 мкс, blanking 12,0 с допуском −0,3/+0 мкс, equalizing 2,35±0,1 мкс, широкий кадровый импульс 27,3±0,1 мкс, врезку 4,7±0,1 мкс; последовательности pre-equalizing / broad / post-equalizing длятся по 2,5H, то есть по пять полустрочных импульсов. Начало/конец полей реализуется по figures 3–5. BT.470-7 отсылает к BT.1700 для baseband, поэтому основным нормативным источником теперь является BT.1700 [H1].

Абсолютная точность частоты — отдельный риск. В BT.1700 для цветного 625 PAL указано 15 625 Гц ±0,00002%, то есть ±0,2 ppm. Целочисленный PLL устраняет ошибку деления, но не ошибку и температурный дрейф кварца. Для монохромного выхода без burst нужно согласовать критерий PAL-совместимости; если требуется именно этот студийный допуск, необходим квалифицированный точный источник/синхронизация и измерение частоты. Обычный кварц на десятки ppm не доказывает полное нормативное соответствие.

720 цифровых отсчётов BT.601 и аналоговая активная часть строки не тождественны. 720/13,5 МГц = 53,33 мкс; номинальная видимая аналоговая область около 52 мкс соответствует примерно 702 отсчётам. В шаблоне следует явно оставить края цифрового окна в blanking/overscan, согласовав начало и конец с нормативной временной диаграммой. Нельзя просто разложить 720 белых отсчётов между произвольно выбранными porch. Расчёты для 720 ниже используют консервативное цифровое окно [H1, H2].

Монохромный сигнал не требует 4,43361875 МГц PAL-chroma и colour burst. Практически это яркостный композитный сигнал 625/50 для PAL-совместимых входов; отсутствие цветового кодирования не отменяет требований к развёртке.

3.2. Один поток — три независимых значения

Каждый отсчёт содержит `(Y1, Y2, Y3)`, а не одно общее значение, размноженное на три RCA. Одна параллельная операция выводит три числа в три ЦАП. Изображения независимы в рамках предусмотренного микшера A/B/C; время начала строки и поля общее.

Представление	Поток при 13,5 МГц, включая blanking
Три упакованных 8-битных отсчёта	40,5 MB/s
Одно 32-битное слово на тройку	54,0 MB/s
Три 6-битных значения в 32-битном слове	Также 54,0 MB/s; меньше GPIO, но не трафик
32-битный полный кадр с sync/blanking	2 160 000 байт

Представление	Поток при 13,5 МГц, включая blanking
Одна строка / кольцо из 16 строк	3 456 / 55 296 байт

Здесь MB — десятичные мегабайты. KiB/MiB используются только для двоичных размеров памяти.

На RP2350B один PIO state machine может выводить 24 соседних GPIO, используя один поток DMA из SRAM. Это **не требует трёх независимых PIO с несвязанными часами**. Настройка с 0UT 24 должна использовать подходящий порог autopull и явно определённую упаковку; предполагать, что три байта автоматически превращаются в один DMA word, нельзя. PIO, DMA и 48 GPIO подтверждены официальными исходниками [Д1–Д3]. Работоспособность конкретной программы PAL ещё не проверена.

Для видеоконтроллера предлагается системная частота 135 МГц и целочисленное деление на 10 до 13,5 МГц. Арифметически 12 МГц × 90 / 4 / 2 = 135 МГц; допустимость выбранных PLL-параметров должна быть подтверждена SDK и прототипом. Это ниже официальных 150 МГц, без разгона. USB получает свои 48 МГц отдельно. При 150 МГц дробный делитель требует анализа квантования и джиттера; средняя частота не является достаточной проверкой фронтов.

Выходной FIFO глубиной восемь 32-битных слов при таком потоке даёт всего около 0,593 мкс запаса. Поэтому DMA должен читать внутреннюю SRAM с заранее подготовленными буферами; нельзя рассчитывать, что CPU всегда успеет обслужить пустой FIFO. Приоритет DMA, арбитраж банков, IRQ и доступ к flash/PSRAM проверяются совместным стресс-тестом.

3.3. Аналоговый выход

Целевые уровни **на нагрузке 75 Ом**: sync ≈ 0 В, blanking/чёрный ≈ 0,3 В, белый ≈ 1,0 В. При классическом выходном последовательном сопротивлении 75 Ом усилитель формирует примерно 0…2 В до него. Ток на белом — 2/150 = 13,3 мА на канал; все три одновременно — около 40 мА. Это выбранная DC-опора для расчёта тока: нормативные разности составляют 0,3 В от sync до blank и 0,7 В от blank до white. Внутреннее смещение THS7314 сдвигает абсолютные уровни, поэтому эти 0/0,3/1 В нельзя обещать прямым включением IC; DC/AC coupling, ток покоя и максимальный ток окончательно определяются будущим выходным каскадом.

Кандидаты:

1. Три 6–8-битные резистивные ЦАП-лестницы с отдельными логическими буферами, согласованными резистивными сборками, реконструкционными фильтрами и видеоусилителями. Дёшево, но точность отношений, выходное сопротивление буферов и glitch energy ограничивают качество. Обычные случайные резисторы 1% не дают гарантированный 8-битный ЦАП.
2. Трёхканальный параллельный видео-ЦАП класса **ADV7125** и аналоговый выходной тракт. Он преобразует три параллельных числа, но сам не создаёт PAL. Каталожный кандидат ADV7125KSTZ140, C9668; параметры согласования полного выхода ещё не квалифицированы.
3. Три отдельных быстрых ЦАП, например класса **AD9708**, — технический резерв с большим BOM и потреблением. Низкоскоростные SPI-ЦАП вроде MCP4728 для пиксельного потока не подходят.

Кандидат на трёхканальный SD-video buffer/filter — **THS7314DR**: питание 3–5 В, усиление 2, фильтр пятого порядка с −3 дБ на 8,5 МГц, внутреннее выходное DC-смещение около 0,29 В. Это не готовая проверенная схема: надо согласовать уровни, AC/DC coupling, полосу, swing и форму sync. При DAC 13,5 MSPS и содержимом 5 МГц первый спектральный образ находится на 8,5 МГц, поэтому один THS7314 подавляет его лишь примерно на 3 дБ. Нужны более узкий согласованный фильтр/ограниченная полезная полоса либо настоящая цифровая интерполяция к 27 MSPS с проверкой аналоговой АЧХ. Простое повторение отсчётов дважды не устраняет исходный образ. При 27 MSPS поток padded32 возрастает до 108 MB/s, 16 строк — до 110 592 байт; нагрузку интерполяции и DMA нужно добавить к P2/P3 [H4].

У ADV7125 вход SYNC действует только на зелёный DAC IOG. BLANK общий, но защёлкивается тактовым сигналом. Значит, один ADV7125KSTZ140 действительно содержит три 8-битных DAC, но не даёт три одинаково синхронизированных CVBS без дополнительного

формирования sync/blanking. Все три пути должны иметь одинаковые уровни и аппаратный приоритет развёртки; непрерывность CLOCK обязательна [H5].

Если восьмибитный ЦАП кодирует весь диапазон sync…white, black около кода 77, white 255: остаётся 179 кодов яркости. Для 6 бит — примерно 45, для 5 бит — примерно 23. Получить полные 256 уровней яркости можно, отделив яркостный ЦАП 0…0,7 В от добавления pedestal и принудительного sync/blanking. Это увеличивает аналоговую сложность.

Для рекомендуемой архитектуры sync/blanking должны иметь независимый аппаратный приоритет над яркостью. Допустимы отдельный PIO-генератор тайминга и общие управляющие сигналы к трём быстрым аналоговым коммутаторам/цифровым маскам. При остановке пиксельного DMA на RCA должен оставаться корректный чёрный сигнал или корректная развёртка с замороженной яркостью. Просто поместить sync в тот же потенциально голодающий FIFO недостаточно. Конкретный вариант маскирования выбирается только после лабораторной проверки; это функциональное требование к будущему каскаду, не электрическая схема.

Один PAL-кодер с тремя выходными DAC нередко выдаёт CVBS/Y/C или компонентный сигнал одного изображения. Число DAC не доказывает наличие трёх независимых композитных кодеров. Для монохромного устройства такой кодер обычно избыточен.

4. Сравнение микроконтроллеров

MCU	Вычислительная часть	Внутренняя память / внешняя	Вывод трёх каналов	Оценка
RP2350A	2× Cortex-M33 либо 2× Hazard3, до 150 МГц; это не четыре одновременно работающих ядра	520 KiB SRAM; flash/PSRAM через QMI	3 PIO, 12 SM, 16 DMA; 30 GPIO	Хорош для небольшого DSP и timing; GPIO тесно при 24-битном видео и интерфейсах
RP2350B	Та же CPU/RAM	То же; 48 GPIO, 8 внешних ADC-входов	Наиболее удобен для общей 24-битной шины	Лучший специализированный видеоконтроллер из сравниваемых; как единственный CPU ограничен DSP
ESP32-S3	2× Xtensa LX7, до 240 МГц; есть SIMD-возможности	Около 512 KiB SRAM, внешняя PSRAM; не вся SRAM доступна данным	RGB LCD **16 бит**, один RGB-поток; 2 I2S не равны трём видеовыходам	Возможны 3×5 бит через одну шину или внешний видеоконтроллер; для полного ТЗ хуже P4
ESP32-P4	2 HP RISC-V; 360/400 МГц зависят от ревизии и SDK; LP-ядро не учитывается как ещё одно DSP-ядро	HP L2MEM 768 KiB; 8 KiB SPM, 32 KiB LP; PSRAM 16/32 MB для X-артикулов; доступный heap зависит от SDK	RGB LCD **24 бита**; PARLIO TX только **16 бит**; DMA	Наиболее перспективный ESP32; PAL-интерлейс и реальная производительность ещё не доказаны

MCU	Вычислительная часть	Внутренняя память / внешняя	Вывод трёх каналов	Оценка
STM32H743	Cortex-M7 до 480 МГц, DSP/FPU	Порядка 1 MiB SRAM в разных доменах, flash, FMC/SDRAM	LTDC/timer/DMA или вспомогательный видеоконтроллер	Зрелый M7, но отдельная работа над PAL и распределением DMA-памяти; максимум частоты зависит от ревизии/питания
NXP i.MX RT1176	Cortex-M7 до ≈1 ГГц + M4 до 400 МГц	Несколько SRAM-доменов, около 2 MiB суммарно; внешняя память	FlexIO/LCDIF/DMA либо RP2350	Резерв для тяжёлого DSP; BGA, сложнее питание, память и сборка; выход за исходный выбор основного ESP/RP

Характеристики RP2350, P4 и ширина LCD/PARLIO проверены по [Д1–Д9]. Для STM32/NXP доступные официальные исходники подтверждают семейства и периферию; окончательные electrical limits, корпус и speed grade требуют datasheet. Конфигурация EVK RT1170 реально задаёт M7 996 МГц [Д12], поэтому в расчётах используется 996, а не округлённые 1000 МГц. Нельзя сравнивать MCU только по сумме МГц: IPC, SIMD, кэш, расположение данных и зависимости алгоритма различаются.

Важная зависимость P4 от версии. В ESP-IDF v5.5.1 `Kconfig.cpu` задаёт 360 МГц. Проверенный актуальный `master` допускает 400 МГц и связывает выбор 360 МГц с ревизиями младше v3. Официальное руководство различает P4-Function-EV-Board и P4X с ревизией v3.1+. Для последней отдельно отмечена проблема Secure Download ROM-770. Следовательно, при выборе нужно фиксировать вместе MPN, ревизию кристалла, плату и commit SDK; нельзя переносить обещание 400 МГц на любой складской P4. Обе частоты включены в расчёты [Д6, Д7, Д10].

Для PSRAM различия тоже существенны: v5.5.1 описывает 16-линейную шину, 20/80 МГц и экспериментальные 200 МГц; проверенный `master` — 200 МГц и 250 МГц для новых ревизий. Это не измеренная скорость приложения. Flash и PSRAM на P4 используют разные шины, в отличие от описанного для S3 совместного доступа [Д8, Д9].

Обычный ESP32 имеет только два встроенных DAC, поэтому не даёт три полноценных выхода «из коробки»; внешний параллельный тракт всё равно нужен. RP2040, ESP32-C3/C6 по вычислительному запасу не выглядят рациональным основным процессором этого устройства. HSTX у RP2350 — полезный высокоскоростной передатчик, но не три готовых аналоговых PAL-канала.

Официальный datasheet P4 **pre-release v0.7** подтверждает для ESP32-P4NRW16X/NRW32X ревизии v3.x до 400 МГц, PSRAM 16/32 MB и 16-битный DDR-интерфейс до 250 МГц. Это физическая пропускная способность интерфейса, не измеренная производительность DSP. Потребуются питание ядра около 1,1 В, план PSRAM rails и соответствующий SDK. Каталог RP2350B указывает stepping A4; фактическую маркировку проверять при получении. Старые платы/артикулы нельзя молча считать эквивалентом новых [Н3].

5. DSP: шесть осцилляторов и две матрицы

5.1. Нагрузка считается по общим точкам, а не по числу RCA

Сначала вычисляются шесть значений OSC в общей координате, затем выбираются A/B/C и формируются три смеси. Не нужно трижды вычислять все осцилляторы для каждого выхода. Однако невыбранный в A/B/C осциллятор может оставаться источником модуляции, поэтому выключать его вычисление можно только после анализа всего графа.

$$N = W \times H \times F_{render}, \qquad N_{osc} = 6N.$$

Рендер	Общих точек/с	Вычислений OSC/с	3×8 бит, байт на кадр	Два таких кадра	Передача трёх каналов, MB/s
256×240 @25	1 536 000	9 216 000	184 320	368 640	4,608
360×288 @25	2 592 000	15 552 000	311 040	622 080	7,776
360×288 @50	5 184 000	31 104 000	311 040	622 080	15,552
720×576 @25	10 368 000	62 208 000	1 244 160	2 488 320	31,104

360×288 @50 означает новую низкоразрешённую картинку для каждого поля, а не 50 полноразмерных interlaced кадров. Для 360×288 @25 один результат используется на два поля. В обоих случаях аппаратная развёртка остаётся 625/50.

5.2. Бюджет тактов

Ниже — верхняя арифметическая граница при доступности обоих ядер. В последних столбцах 40% общей мощности оставлено на DMA-подготовку, интерфейс, память и запас; это проектное допущение, а не характеристика MCU.

Вычислитель	Тактов/общую точку при 360×288 @50, без резерва	С резервом 40%	С резервом при 720×576 @25
RP2350, 2×150 МГц	57,87	34,72	17,36
RP2350, 2×135 МГц	52,08	31,25	15,63
ESP32-S3, 2×240 МГц	92,59	55,56	27,78
ESP32-P4, 2×360 МГц	138,89	83,33	41,67
ESP32-P4, 2×400 МГц	154,32	92,59	46,30
ESP32-P4, только одно ядро 400 МГц	77,16	46,30	23,15
STM32H743, одно ядро 480 МГц	92,59	55,56	27,78
RT1176, только M7 996 МГц	192,13	115,28	57,64

При 25 обновлениях вместо 50 бюджет на точку удваивается. **Два ядра не гарантируют удвоение скорости.** При обратной связи с задержкой в один растровый отсчёт точки образуют последовательную зависимость; их нельзя произвольно раздать двум ядрам или SIMD-пакетам. Синхронизировать ядра 5 млн раз/с тоже нельзя считать бесплатным. Нужны независимые блоки/строки с определёнными границами, разделение функций или иной согласованный вид задержки. Линейное сложение МГц в таблице — оптимистическая граница.

5.3. Число связей и чувствительность к цене DSP

Матрица модуляции содержит до 8×18 = 144 коэффициентов. Из них 6×18 = 108 могут переносить значения OSC на каждом пикселе; оставшиеся 36 от CV можно предварительно

сворачивать с частотой обновления CV, **если** согласована такая дискретизация и интерполяция. При 360×288 @50:

$$108N = 559{,}872 \text{ млн MAC/с.}$$

Это ещё без шести форм волн, накопления фаз, morph, saturation и микширования. Для 36 CV-коэффициентов при 50 kS/s достаточно 1,8 млн MAC/с, а не повторного выполнения всех этих умножений на каждом пикселе. Наивные 144 связи на пиксель дают 746,496 млн MAC/с. MAC и CPU-такт не тождественны.

Для иллюстрации чувствительности принят скалярный бюджет `C = 120 + 4E` тактов на общую точку, где 120 — все шесть генераторов и базовые операции, E — число активных OSC-связей. **Эти константы не измерены и не являются прогнозом точной скорости.** Они нужны, чтобы показать порядок величин и зависимость от плотности графа.

E	Условная цена, тактов/точку	При 360×288 @50, Мтактов/с	Доля идеальных 800 Мтактов/с P4
0	120	622,080	77,8%
18	192	995,328	124,4%
54	336	1 741,824	217,7%
108	552	2 861,568	357,7%

Это показывает, почему «400 МГц хватит» без измерений — необоснованно. Векторизация, fixed-point, LUT, предвычисление и свёртка постоянных коэффициентов могут сильно снизить цену; зависимости feedback, загрузки и saturating arithmetic могут её повысить. Из этой таблицы нельзя вывести абсолютную невозможность оптимизированного P4, но можно исключить обещание полной матрицы на основании одной частоты CPU.

Применимые оптимизации без скрытого изменения смысла:

- 32-битный фазовый накопитель, фиксированная точка, табличный sine и предсказуемый morph вместо `sin()`/`fmod()` в пиксельном цикле.
- Сборка разреженного списка маршрутов при изменении патча; не обходить 44 контакта и все пустые связи на каждом пикселе.
- LUT и критические данные во внутренней памяти, выровненные SIMD-буферы; измерять конкретную реализацию.
- Для осциллятора без межосевых зависимостей — переиспользование 1D-таблицы по X или Y. Если H модулирует V на каждом пикселе, V уже нельзя считать один раз на строку.
- Микшер без регулируемых уровней — максимум 9 суммирований, с уровнями — до 9 умножений и суммирований на точку. Ограничение яркости выполняется до добавления синхронизации.

H.264, JPEG, ISP и 2D DMA P4 полезны для своих задач, но не доказывают ускорение произвольного синусоидального графа FM/AM/PM. Preview одного выбранного OUT строится из уже вычисленного изображения; три миниатюры — три выборки и масштабирование, а не повторный запуск всего DSP.

5.4. Семантика осцилляторов, циклов и aliasing

Без модуляции базовые фазы задаются отдельно по X и Y. FM меняет приращение фазы, PM — фазу чтения формы, AM — амплитуду. Морфинг соседних форм — непрерывная интерполяция амплитуд с контролем DC и общей нормировкой; сам по себе morph не устраняет aliasing saw/square.

До написания ядра нужно выбрать причинную модель. Возможны задержка на один растровый отсчёт, предыдущую строку/координату или предыдущий кадр. Они дают разный художественный результат и разные возможности параллелизма. Для первого измерительного ядра разумна синхронная схема «все шесть читают предыдущий snapshot, затем атомарно публикуют новые значения», но это **не утверждённая музыкальная спецификация**.

Для вертикальной FM, зависящей от X, может потребоваться отдельный фазовый накопитель на каждую колонку. Три массива по 720 значений uint32 занимают 8 640 байт; шесть предыдущих 16-битных значений на колонку — ещё 8 640 байт. Это умеренная память.

Задержка целого кадра для всех шести 16-битных OSC при 720×576 потребует уже 4 976 640 байт на один snapshot. На переходах строки/поля нужно явно определить reset/wrap и начальные значения; случайное использование последнего пикселя прошлой строки создаёт артефакты.

Найквист ограничивает базовые частоты примерно W/2 и H/2 циклов на расчётное окно; FM/PM создают дополнительные боковые полосы и могут нарушить предел даже при допустимой частоте основного генератора. Нужны ограничение диапазона, band-limited формы/таблицы или oversampling. Удвоение разрешения по двум осям увеличивает DSP примерно в четыре раза. Повтор пикселей при выводе не восстанавливает утраченный спектр. Аналоговый фильтр после DAC уменьшает изображения спектра DAC, но не исправляет уже сложившийся цифровой aliasing.

6. RAM, DMA, связь между MCU и preview

Полный двойной RGB-подобный буфер 360×288 с тремя 8-битными каналами занимает 622 080 байт и **не помещается** в 520 KiB RP2350 даже без кода. 256×240×3×2 = 368 640 байт помещается арифметически, оставляя около 160 KiB на код, данные, DMA и стек. Словное хранение трёх каналов по 4 байта увеличивает каждый буфер ещё на треть.

Для P4 внешняя PSRAM в 16–32 MB имеет достаточную ёмкость для кадров, preview и таблиц. Это не доказывает достаточную полосу: CPU-запись, DMA-чтение и preview суммируются. При 720×576 @25 запись и чтение только упакованных изображений дают 62,208 MB/s; при полном 32-битном растровом чтении плюс упакованной записи — 85,104 MB/s, ещё до кэша и интерфейса. Ширина и частота PSRAM дают лишь теоретический предел. В официальной документации LCD прямо описаны конкуренция CPU/EDMA, starvation, bounce buffers и риски операций с flash [Д8].

Рекомендуемый способ связи P4→RP2350B: PARLIO TX 16 бит + clock + valid, ответ ready/credit; при 20 МГц физический максимум 40 MB/s. Упакованное в 32-битные слова изображение 360×288 @50 требует 20,736 MB/s, оставляя расчётный запас на служебные данные и паузы. Для 720×576 @25 те же 32-битные слова потребуют 41,472 MB/s — уже больше этой шины. 24-битная плотная упаковка снижает до 31,104 MB/s, но требует переупаковки и отдельного измерения. Нельзя распространять режим 360 на полный SD без пересчёта.

На 8-битной шине 20 МГц доступно только 20 MB/s; 32-битный транспорт 360×288 @50 уже не помещается. Обычный однолинейный SPI 40 МГц даёт максимум 5 MB/s и не подходит для этого потока. Нельзя предполагать наличие у RP2350 готового аппаратного QSPI-slave: такой приёмник потребовал бы отдельной реализации на PIO.

Предварительный бюджет GPIO RP2350B: 24 DAC data + 2 sync/blank + 16 входных данных + link clock/valid + ready + 1 отдельный DAC CLOCK = **46 из 48**. USB и штатный QSPI flash используют свои специализированные выводы; дополнительные CS/диагностика могут занять остаток. Для R-2R отдельный DAC CLOCK не нужен, тогда получается 45; в прежней оценке этот вывод для ADV7125 был пропущен. Это доказывает только численную возможность. Раскладку непрерывных групп GPIO и окон PIO 0/16, доступность выводов на девплате и ограничения мультиплексирования ещё нужно проверить. Pico 2 на RP2350A не является достаточным стендом для такого полного 46-линейного варианта.

У P4 пины также нельзя считать неограниченными: link занимает около 19 GPIO; TFT — около 5; общая SPI-шина ADC/сканера — 3 плюс chip-select; адрес mux — 4; кнопки — до 6; LED/CC I²C — 2; добавляются USB, interrupt и управление. Предварительно получается порядка 45–50 используемых GPIO до окончательной проверки выделенных/занятых memory, boot и debug функций. Адресуемые экспандеры с общим CS или дополнительный небольшой экспандер кнопок могут снизить расход. Полный pin-mux обоих MCU остаётся обязательной проверкой до выбора конкретной платы и корпуса; простое сравнение с общим числом 55 GPIO у P4 не является доказательством разводимости.

Видео-RP хранит строки/плитки в SRAM, например кольцо из 16 полных строк 55 296 байт, а P4 удерживает завершённый front buffer и строит back buffer. Новый frame ID публикуется атомарно на границе выбранного поля/кадра. В пакеты включаются номер кадра/строки, длина и контроль целостности; ready/credits предотвращают переполнение. При задержке DSP P4 продолжает передавать старый завершённый кадр. При задержке самого транспорта RP выдаёт предусмотренный чёрный/повтор строки с корректной развёрткой и счётчиком underrun.

Без полного кадра в памяти RP нельзя обещать локальное повторение всего предыдущего кадра. Кроме того, обычный PIO-stall не создаёт безопасный fallback сам по себе: требуется независимый timing/blanking, описанный в §3.3. Обработка потока, IRQ и PARLIO API ещё не реализована и является одним из первых тестов прототипа.

PSRAM на RP2350 — необязательный резерв, а не решение по умолчанию. Например, QSPI SDR 66 МГц имеет теоретический предел 33 MB/s; одновременные запись и чтение 32-битного 360×288 @50 требуют 41,472 MB/s. Реальная скорость будет ниже теоретической. Кэш, XIP и разделение доступа с flash добавляют ограничения. Поэтому основной вариант использует SRAM-строки и большой frame buffer на P4, а не переносит непрерывный raster DMA на случайную внешнюю память RP.

Для встроенного дисплея достаточно SPI TFT с собственным GRAM, например класса ST7789/ILI9341:

Preview RGB565	Поток без накладных расходов	Загрузка SPI 40 МГц
240×240 @15	1,728 MB/s	34,6%
320×240 @20	3,072 MB/s	61,4%
320×240 @30	4,608 MB/s	92,2%

Предпочтительная начальная цель — 240×240 @15 либо 320×240 @15–20, с DMA и ограничением размера блокирующих транзакций. 40 МГц нужно подтвердить для конкретного модуля/FPC, это не универсально гарантированная частота всех TFT. Экран обслуживает P4 по отдельной SPI-шине; выдача PAL имеет высший приоритет. Буфер RGB565 320×240 занимает 153 600 байт; возможны строки вместо полного второго буфера.

7. Цифровое обнаружение одноконтактных кабелей

7.1. Что можно узнать электрически

Проводящие кабели внутри одного прибора не нуждаются во втором проводе земли: все детекторы уже имеют общий GND. На контактах передаются только уровни сканирования, не сами осцилляторы. Для внешних CV используются отдельные TS-входы с землёй и специализированной защитой.

Сканирование одного контакта и чтение остальных восстанавливает **связные компоненты электрической сети**. Оно не восстанавливает отдельные кабели внутри компоненты. Связи A–0UT1, A–0UT2, B–0UT1 делают проводящими все четыре точки; наблюдения неотличимы от сети с дополнительным кабелем B–0UT2. Это информационное ограничение, которое не исправляется более быстрым MCU, резисторами защиты или программным опросом [M].

Матрица микширования: девять изолированных пар, всего 18 контактов, один короткий кабель на ячейку. Одноимённые A/B/C и OUT существуют как логические метки, а не общие электрические шины. Для идеальной модели проверены все $2^9 = 512$ комбинаций: девять состояний восстанавливаются без неоднозначности. Произвольные ошибочные перекрёстные/разветвлённые соединения между ячейками всё равно возможны: если компонента не является одной допустимой парой, её нужно помечать ошибкой и не включать неоднозначные маршруты. Это правило обнаружения не заменяет защиту от напряжения.

Модуляционная матрица: 26 контактов остаются достаточными только для модели объединённых групп. Предлагаемое правило: все логические источники группы воздействуют на все назначения той же группы; их вклады суммируются с явными коэффициентами и ограничением. Следствие — объединение двух источников через один вход объединяет их действие на все входы этой группы. Это должно быть видно пользователю на экране и согласовано.

Если требуются независимые маршруты произвольной матрицы 8×18, 26 обычных однопроводных точек принципиально недостаточно. Возможны отдельные изолированные пары для каждого из 144 маршрутов — до 288 контактов, переключение маршрутов через UI или иная физическая система идентификации кабелей. Добавление только механического MULT решает число штекеров, но не неоднозначность графа. Самопатч и циклические группы допустимы только при определённой причинной модели DSP.

7.2. Предлагаемая логика сканера

В обновлённом варианте отдельные драйверы и компараторы требуют до 88 логических линий: 44 enable и 44 входа. Предварительно заложены **шесть MCP23S17** (96 IO); их GPIO к панели напрямую не подключаются. Сканирование не привязано к видеочастоте. Для высокоомного варианта в §7.5 получается около 43 сканов/с до программных накладных расходов; целевая пользовательская задержка порядка 20–80 мс остаётся предметом испытаний. Частоту 50–150 сканов/с можно обещать только после уменьшения времени установления.

Последовательность:

1. Все драйверы high-Z; выполнить контроль отсутствия внешнего активного уровня/неисправности, дождаться разряда ёмкостей.
2. Активировать ровно один защищённый порт; дождаться установления уровня; считать остальные входы.
3. Вернуть порт в high-Z **до** активации следующего; повторить для всех 44 точек.
4. Проверить взаимность наблюдений, собственный ответ порта и устойчивость компоненты; затем дебаунсить группы, а не отдельные случайные биты.
5. Атомарно опубликовать новый граф DSP. Контакты с fault/stuck-active или противоречивым результатом исключить и показать на экране.

Полярность, наличие слабых pull-down и возможность двухполярной диагностической последовательности зависят от выбранной защиты. Для ADG7421F исследуется смещённый диапазон примерно 0,3…2,7 В при питании 3,3 В, с отдельным компараторным считыванием; прямые 0/3,3 В не квалифицированы. При включении питания, watchdog reset и перепрошивке драйверы обязаны оставаться выключенными аппаратно.

При 100 мкс на контакт аналоговая часть 44-контактного скана занимает 4,4 мс. Если на переключение и чтение требуется около 200 SPI-бит на контакт, при 5 МГц добавляется примерно 1,76 мс: около 6,2 мс/скан без прочих накладных расходов. Значения иллюстративны; нужны проверка ограничений SPI экспандера при выбранном питании, ёмкости кабелей и фактического формата транзакций.

7.3. Архитектура защиты ±15 В

Консервативный кандидат для квалификации: на каждом из 44 контактов отдельное токоограничение, ESD-защита, двунаправленный fault-protected analog path с гарантированным отсечением при выключенном питании, затем низковольтный драйвер/приёмник. Функциональные блоки перечислены без выбора электрической схемы.

К защищающему элементу предъявляются все следующие требования одновременно:

- Длительное ±15 В на внешнем выводе при штатном питании, VDD=0 и переходных режимах питания.
- Нормальная двунаправленная передача выбранных уровней сканирования с запасом до допустимых границ; для ADG7421F — смещённые уровни.
- Ограничение напряжения **со стороны GPIO**, включая промежуточные внешние уровни +5…+12 В, не только отсечение ровно на ±15 В.
- Нормированные токи утечки и отсутствие недопустимого обратного питания логических шин.
- Понятное поведение при одновременных ошибках на нескольких контактах и ограниченная суммарная мощность.

ADG7421FBCPZ-RL7 после чтения datasheet остаётся кандидатом, но только для переработанного сканирования. Его защищённые **S-пины** выдерживают ±60 В при питании и без него, GND должен оставаться подключённым; D-пины не имеют той же fault-защиты. Table 11 задаёт при single 3 V диапазон VSS+0,1…VDD−0,25 В, поэтому прямые уровни GPIO 0/3,3 В не гарантированы. При grounded power-off rails drain leakage нормируется до 30 нА при +125°C; при плавающих rails приведены другие, типовые токи. Требуются определённые состояния выключенных rails, токоограничение и вторичная защита быстрых импульсов до отсечения. Для 44 контактов нужны 22 dual IC. Fault-флаг общий для двух каналов; до проверки поведения пары при ошибке одного S-пина безопасная диагностическая политика — считать недостоверной всю пару, а не обещать независимость соседнего порта при fault.

TMUX7462F — альтернативный quad-кандидат: source-защита ±60 В, независимые пороги VFP/VFN, но single supply требует 8–44 В. Для USB нужен boost и дополнительный бюджет мощности; прямого включения от 5 В недостаточно. ADG5412F также не следует считать

низковольтной заменой без проверки supply/fault-условий. Ни один из этих IC не отменяет квалификацию всего порта [H6].

Это существенно для стоимости: отдельная защита 44 портов может стоить больше двух MCU вместе. Смета в §12 содержит отдельный дорогой резерв на квалифицированные защищающие каналы.

Более дешёвая альтернатива для отдельного исследовательского купона: раздельные высоковольтный ограниченный драйвер и высокоомный компараторный приёмник, с током ошибки в локальный GND/специальный поглощающий узел, а не в 3,3 В питания MCU. Драйвер можно исследовать на 30–60-вольтовых транзисторах, приёмник — на компараторах с документированным поведением входа при VDD=0. Обычный 60-вольтовый MOSFET не делает весь порт защищённым: нужно учесть body diode, отрицательное напряжение, затвор, импульсную энергию, вход компаратора и все пути питания. LM339B/TLV1704 — только кандидаты для изучения соответствующих характеристик, не готовое решение ±15 В. Такой подход потребует отдельного считывания компараторов; три экспандера сами по себе уже могут быть недостаточны.

7.4. Почему «резистор + диоды в 3,3 В» недостаточно

Для грубой верхней оценки тока при зажатии защищённого узла около 0 В:

$$I \approx 15/R, \qquad P_R \approx 225/R.$$

R на контакт	Ток ошибки одного контакта	Мощность R	44 таких тока
4,7 кОм	3,19 мА	47,9 мВт	140,4 мА
22 кОм	0,682 мА	10,2 мВт	30,0 мА
47 кОм	0,319 мА	4,79 мВт	14,0 мА

При зажатии к положительному уровню ток положительной ошибки меньше, но при отрицательном/переходном сценарии это ещё не универсальная worst-case оценка. К мощности добавляются допуски и transients. Данный расчёт **не подтверждает** надёжность внутренних clamp-диодов MCU.

Даже 1 мА может поднять выключенную шину питания; обычный LDO или buck часто не умеет поглощать такой ток. 44 порта могут создать существенный суммарный ток, хотя каждый резистор нагревается мало. Отдельная поглощающая rail тоже не гарантирует безопасность выключенного GPIO, если её напряжение остаётся выше VDD+допустимый предел. Нужны действительно power-off-safe изоляция либо специально выбранный приёмник без пути back-power.

Нельзя поставить на открытый контакт обычный «5-вольтовый TVS» без токоограничения и считать выдерживание постоянных +15 В доказанным: он может длительно проводить большой ток. Нужно согласовать standoff, максимальное clamping voltage, мощность и ёмкость TVS с допустимым диапазоном следующего элемента. ESD-рейтинг и выдерживание постоянного ±15 В — разные испытания.

7.5. Fan-out, утечки и ёмкость

У простого активного HIGH с последовательным R на каждом контакте и pull-down Rp на каждом неактивном входе, для N объединённых контактов идеальное напряжение на принимающем узле:

$$V_{sense} = V_{drive} \frac{R_p}{R_p + NR}.$$

При Vdrive=3,3 В, Rp=1 МОм, N=44:

R	Идеальный HIGH
4,7 кОм	2,735 В
22 кОм	1,677 В
47 кОм	1,076 В

Для выбранного **MCP23S17** документация задаёт **VIH≥0,8VDD**, то есть 2,64 В при 3,3 В, и входную утечку до ±1 мкА. Поэтому даже R=4,7 кОм оставляет лишь 2,735−2,64≈0,095 В идеального запаса, до падения VOH, утечек, допуска резисторов и температуры. Прежняя оценка через условный VIH=0,7VDD была недостаточно строгой и исправлена. Прямое высокоомное GPIO-считывание этого варианта не квалифицировано.

Для отдельного компараторного приёмника функциональный вариант Vbias=0,3 В, Vdrive=2,7 В, Rp=2,2 МОм, R=47 кОм, N=44 даёт **Vhigh≈1,537 В**; при пороге 0,9 В идеальные запасы HIGH/LOW составляют 0,637/0,6 В. Это воспроизводимый расчёт с идеальными компонентами. Требуется полный worst-case бюджет утечек, threshold и паразитных путей; TLV1704-класс за fault-switch рассматривается как приёмник, а не самостоятельная защита ±15 В. В BOM добавлены отдельные драйверы/приёмники и резерв **6 MCP23S17**: 44 enable-выхода и 44 результата сравнения помещаются в 96 IO. Управление защитными switch, агрегирование fault-флагов и аппаратное выключение драйверов требуют последующей детализации.

Для оценочной суммарной ёмкости 2 нФ и R=47 кОм консервативные 5RC≈470 мкс; 44 позиции требуют 20,68 мс только на установление. При допущении 300 SPI-бит/позицию и 5 МГц добавляется 2,64 мс, итого около 23,3 мс/скан до программных накладных расходов; два подтверждения — около 47 мс. Прежняя оценка 6,2 мс в §7.2 относится к другому условному времени установления. Реальная распределённая сеть отличается от одного RC. Испытать кабели, например, 0,1/0,5/1 м и группы вплоть до 44 точек; это предлагаемый тестовый диапазон, а не утверждённый предел.

7.6. Граница обещания безопасности

Предлагаемый проверяемый набор: одна внешняя ограниченная по току неисправность ±15 В на любом контакте; одна такая неисправность на связной группе; разные ошибки на электрически раздельных группах; все контакты по очереди при питании on/off; включение/выключение питания при сохраняющемся внешнем напряжении. Предел допустимого непрерывного входного тока следует согласовать численно, например цель ≤0,5 мА на порт для специального высокоомного тракта либо нормированная малая утечка для отсечённого fault-switch. Это пока цель, а не достигнутый результат.

Невозможно гарантировать ограничение тока между внешними +15 В и −15 В, если пользователь соединил их одним внешним разветвлённым проводом до входа в прибор. Защитные резисторы внутри прибора не включены последовательно в этот внешний короткий путь. Это ограничение должно быть отражено в технической спецификации. Гарантия также не распространяется автоматически на сетевое напряжение, неопределённый ESD-импульс или иной ground-reference без заданного испытательного условия.

8. Потенциометры, CV, кнопки и обновление ПО

Для 24 ручек рациональны два 16:1 аналоговых мультиплексора класса **CD74HC4067**, низкоскоростной буфер и 12-битный ADC класса **MCP3202**. Внутренний ADC MCU возможен после оценки шума, но внешний ADC упрощает отделение органов управления от цифрового видеотрафика. Он не обязан одновременно обслуживать высокочастотные CV.

При 100 измерениях/с на ручку требуется 2 400 преобразований/с; даже с выбрасыванием первого отсчёта после переключения это умеренная нагрузка. 24 потенциометра 10 кОм на 3,3 В потребляют около 7,92 мА, или 26 мВт. RC-фильтрация, время установления mux/ADC, дрожание младших разрядов и цифровой deadband важнее вычислительной нагрузки. Для 12-битного установления после большого шага ориентир — около 9RC; большой общий конденсатор после mux способен сделать опрос медленным. Частоты и разрядности здесь — требования к выбранным артикулам, не уже измеренная точность.

Два CV должны иметь самостоятельный тракт. Предлагаемый режим для первого прототипа: ±10 В, полоса DC…20 кГц, 50–100 kS/s на каждый канал, anti-alias фильтр и

цифровая интерполяция. Если нужны независимые фазы быстрого CV, желателен одновременный sampling; последовательный опрос двух каналов имеет измеримую временную разницу. USB standalone не требует отрицательного внутреннего питания: возможен bipolar-input ADC с внутренним масштабированием либо резистивное масштабирование и смещение на середину single-supply ADC.

ADS8684IDBT снят с роли основного кандидата для CV до 20 кГц: прочитанный datasheet даёт −3 дБ при 15 кГц и −0,1 дБ лишь при 2,5 кГц. Его 500 kSPS не означают такую же аналоговую полосу. Кроме того, ±20 В fault-рейтинг требует AVDD=5 В либо низкого импеданса rail <30 кОм; при плавающем AVDD указано только ±11 В. Он остаётся вариантом для более медленного CV с отдельной квалификацией защиты.

Новый исследовательский кандидат — **2×ADS8866IDGSR**, по 16 бит/100 kSPS на каждый CV, AVDD 2,7–3,6 В, VREF 2,5–5 В, вход 0…VREF. Для ±10 В нужны внешний масштабатор, смещение, буфер, опорное напряжение и anti-alias; например, передаточная функция 2,048+0,18×CV даёт 0,248…3,848 В при VREF=4,096 В. Это только целевая функция, не электрическая схема. Общий CONVST позволяет синхронно запускать два ADC; интерфейс и skew ещё проверяются. Встроенной защиты внешнего ±15 В у такого решения нет: весь front-end должен быть защищён и при выключенном питании. Документация подтверждает пригодность класса ADC, а полосу, плоскостность, ENOB и помехоустойчивость устройства проверяют на стенде [H11].

Требуемый CV	Минимальный порядок sampling	Вывод
Медленные управляющие сигналы до 100 Гц	Единицы kS/s	Простая система, но это существенное ограничение функциональности
Аудиодиапазон до 20 кГц	50–100 kS/s/канал с фильтром	Разумная исследовательская отправная точка; 100 kS/s облегчает фильтрацию
До 1 МГц	Практически ≥2,5–5 MS/s/канал плюс соответствующий аналоговый тракт	Другой ADC и поток; исходная смета/модель CV перестаёт действовать
Видеополоса около 5 МГц	Обычно ≥13,5 MS/s/канал	Существенный рост стоимости, мощности, сложности фильтров и синхронизации

Для примера, 2×100 kS/s×16 бит = 3,2 Mbit/s полезных ADC-данных, ещё без команд SPI. Низкоскоростной ADS1115 с максимумом порядка сотен отсчётов/с для заявленного аудио- или video-rate CV не подходит. Его наличие в каталоге не делает его подходящим ADC для этого ТЗ.

Шесть кнопок и шесть RGB-индикаторов дают ничтожную DSP-нагрузку. Шесть RGB требуют 18 управляемых цветовых каналов: одного 16-канального LED-driver недостаточно. Возможны два адресуемых 16-канальных драйвера либо один с ≥18 каналами; выбор должен учитывать тип LED и ток. Это освобождает MCU-пины и избегает помех от большой частоты прерываний. Смена назначений A/B/C и очереди возрастов публикуется одним snapshot на границе кадра/поля; preview и индикаторы читают ту же версию состояния. Требуемые будущие тесты: порядок заполнения, FIFO-вытеснение, повторное нажатие, освобождение, замещение после освобождения, сохранение маршрутов микшера. Эти firmware-тесты **в текущем исследовании не запускались**.

Обновление через USB: RP2350 имеет ROM USB boot, ESP32-P4 — USB download/Serial-JTAG в зависимости от выбранного интерфейса и ревизии. Два MCU требуют определённого пользовательского пути: два доступных USB boot-порта либо один USB на P4 и обслуживающий загрузчик/программирование RP через внутренний канал. Второй вариант сложнее и должен иметь режим восстановления при повреждённой прошивке P4. Нельзя просто соединить D+/D− двух USB-устройств на одном разъёме; потребуются отдельные порты, USB-mux или hub. В первом прототипе предпочтительны отдельные порты для диагностики; финальный UX пока открыт. Для P4 v3.1 учитывать отмеченную в официальном руководстве проблему Secure Download [Д10].

9. Питание USB-C и Eurorack

9.1. USB-C 5 В

Это устройство-потребитель питания. Нужны отдельные Rd на CC1 и CC2 либо контроллер CC, ограничение входного тока/inrush, защита от перенапряжения и обратного тока, ESD на USB data. Для простого sink обычно используются два Rd порядка 5,1 кОм, что соответствует Rd=5,1 кОм ±20% в прочитанной USB Type-C R2.5; при CC-контроллере использовать его предусмотренную termination, а не дублировать её [H7].

Разъём USB-C сам по себе не гарантирует 5 В × 3 А. Источник сообщает допустимый ток через CC; при подключении к обычному USB-host действуют правила default current/USB enumeration. Потребление полного синтезатора нельзя молча закладывать в 500 мА. Для работы при 5 В до 1,5/3 А USB PD не обязателен, если источник корректно объявляет такой Type-C current; если этого нет, устройство должно ограничить потребление, уменьшить подсветку/режим либо сообщить недостаточность источника. При default USB power до enumeration нельзя считать доступным весь ток порта; объявленные Type-C 1,5/3 А регулируются отдельными правилами и не требуют USB enumeration для этого питания. **TUSB320LAIRWBR** документирован как CC/current-detection кандидат; реализация inrush и load gating ещё не проверена.

9.2. Eurorack

Рационально брать основную мощность с **+12 В**, понижать её до 5 В и далее до 3,3 В. Для цифрового монохромного тракта −12 В не обязательны; их можно оставить неиспользованными, сохранив стандартное подключение и защиту. Если конкретная защита патчей или аналоговый CV-тракт потребуют двухполярных rails, USB-режим должен создавать их отдельным DC/DC — скрыто рассчитывать на Eurorack −12 В нельзя.

Нужны защита от перевёрнутого кабеля и ошибочной полярности, ограничение входного тока/предохранитель, входной фильтр, контроль напряжений и понятная маркировка −12 В. Документация Doepfer подтверждает назначение ±12 В/GND и маркировку отрицательной шины; pinout конкретного коннектора и защиту от переворота нужно проверить при выборе артикула [H8]. Ключованный разъём и красная полоса сами по себе не являются электрической защитой.

Пути питания функционально выглядят так: USB 5 В и отдельный Eurorack +12→5 В сходятся на power-mux, затем питают общие rails. **TPS2121** имеет рабочий диапазон 2,8–22 В и reverse-current blocking; **TPS54302** допускает input 4,5–28 В и подходит по классу для +12→5 В. **Исправление:** TPS62133 выдаёт фиксированные 5 В, поэтому для 5→3,3 В он исключён. TPS62132RGTR — фиксированный 3,3 В; TPS62130RGTR — регулируемый кандидат, найденный в наличии. TPS2121 не заменяет защиту от отрицательного напряжения при перевёрнутом Eurorack-кабеле. Hot-plug, back-feed, токовый лимит и нагрев полного тракта остаются измерительными задачами [H9].

P4 требует отдельного плана питания ядра: VDD_HP=0,99–1,3 В, nominal 1,1 В; VDD_PSRAM=1,65–1,95 В. Datasheet описывает EN_DCDC/FB_DCDC внешнего DC/DC и внутренние LDO. В BOM добавлен резерв на core supply, согласование внутренних/внешних rails и последовательность пуска. Одной шины 3,3 В недостаточно; 0,5 А в recommended conditions задаёт требование к источнику ядра, а не измеренное потребление видеосинтезатора. Питание неиспользуемых интерфейсов также сверяется по hardware reference выбранной ревизии до схемы.

Одновременное подключение USB и Eurorack должно иметь определённый приоритет. Нужны испытания hot-plug, кратковременного исчезновения одного источника и back-feed в USB VBUS и шину стойки. Земли при этом обычно общие; power-mux не обеспечивает гальваническую развязку от компьютера, RCA-мониторов и Eurorack. Возможные ground-loop помехи проверяются на реальном комплекте.

9.3. Мощность и нагрев

До выбора компонентов это **проектный бюджет, не измеренное потребление**. Для пары P4+RP с PSRAM, экраном и аналоговым трактом предлагается исследовать нагрузки 3,0 / 4,5 / 6,0 Вт. Подсветка, неэффективная защита, дополнительный boost и тип DAC могут заметно изменить результат.

При условном КПД преобразований 90%:

Мощность полезных нагрузок	Ток USB 5 В	Ток Eurorack +12 В	Потери преобразования
3,0 Вт	0,667 А	0,278 А	0,333 Вт
4,5 Вт	1,000 А	0,417 А	0,500 Вт
6,0 Вт	1,333 А	0,556 А	0,667 Вт

Потери 0,5–0,7 Вт — только DC/DC; почти вся остальная потребляемая мощность тоже в итоге выделится теплом внутри/около прибора. Закрытый standalone-корпус и плотная Eurorack-стойка требуют разных thermal-тестов. Закладывать «мощный MCU почти не греется» нельзя. Для цели 6 Вт разумен источник USB-C с объявленным током не менее 1,5 А и проверкой провала напряжения на кабеле; запас до 3 А полезен, но не заменяет соблюдение объявленного тока.

Линейное понижение +12→5 В при 0,8 А рассеяло бы 5,6 Вт и нерационально. Нужен buck. Ток стойки 0,4–0,6 А по +12 В заметен: его следует явно указать после измерения и учитывать вместе с другими модулями. Оценка КПД одинакова в таблице только ради сравнения; реальный USB-путь и каскад Eurorack имеют разные потери.

При падении напряжения непосредственно на входе до условных 4,5 В бюджет 6 Вт при КПД 90% требует уже 1,48 А: источник с объявлением 1,5 А почти не оставляет запаса на пуск. Поэтому полнофункциональный режим следует квалифицировать с корректно объявленным источником 5 В/3 А; работа от 1,5 А — после измерений и при необходимости с ограничением нагрузки. 4,5 В здесь — проверяемый сценарий падения, а не подмена нормативного диапазона USB. Если выбран TMUX7462F, затраты на вспомогательный boost добавляются отдельно.

10. Три архитектурных варианта

Параметр	A — один RP2350B	B — один ESP32-P4	C — ESP32-P4 + RP2350B
DSP	Самый небольшой запас; эффективны LUT, простые/разреженные графы	Наибольший запас среди одиночных ESP/RP	Почти тот же вычислительный потолок P4, но вывод отделён
PAL timing	PIO хорошо подходит; нужна собственная подтверждённая программа	24-bit RGB достаточен по ширине, но не доказан interlace/raw raster	PIO RP формирует timing; P4 работает с изображениями
Память	520 KiB; строки либо небольшой кадр	PSRAM для кадров, конкуренция DMA/CPU	Кадры в P4, защищённое от задержек вывода кольцо SRAM в RP
Preview/панель	Конкурируют с DSP; дополнительные интерфейсные микросхемы	Удобно обслуживать отдельной SPI	P4 обслуживает всё медленное и preview
Основной риск	Не хватает вычислений; PSRAM не решает это	LCD-драйвер не выдаёт строгий PAL автоматически	Межпроцессорный транспорт и два загрузчика
Сложность ПО	Один образ, сложная оптимизация общего ресурса	Один образ, сложный низкоуровневый видеодрайвер	Два образа и протокол, но ясное разделение ответственности

Параметр	A — один RP2350B	B — один ESP32-P4	C — ESP32-P4 + RP2350B
Дополнительная сложность железа	Минимальная цифровая часть	Больше требований к PSRAM/питанию P4	Дополнительный MCU, flash, clock и 16-битный внутренний интерфейс
Реалистичная стартовая проверка	256×240 @25, затем 360×288 и плотность связей	360×288 @25; отдельно raw-PAL 3×8 бит	360×288 @25, затем @50 при измеренном бюджете
Решение	Бюджетный кандидат, не доказано полное ТЗ	Потенциальное упрощение после доказательства PAL	**Рекомендуемый исследовательский вариант**

У C преимущество в управлении риском синхронизации, а не в гарантированном удвоении FPS. Если B покажет устойчивый тройной 625i-вывод под максимальной нагрузкой, отказ от второго MCU может быть обоснован измерениями. Если A пройдёт тот же художественно значимый набор графов и preview, он может стать лучшим решением по цене/потреблению. Сейчас объявлять победителя окончательно противоречило бы требованию сравнительного теста.

Для действительно тяжёлого обязательного dense-DSP резервом является i.MX RT1176 с видео-RP или иным deterministic output. Это уже изменение первоначального предпочтения ESP/RP как основного вычислителя; потребуется отдельное согласование. FPGA хорошо решает timing и параллельную математику, но перенос осцилляторов в FPGA меняет программно-микроконтроллерную архитектуру и увеличивает сложность инструментария. Linux SBC также потребует отдельного deterministic video output и меняет загрузку, питание и сопровождение. Эти пути не выдаются за равноценную дешёвую замену.

11. Предварительные ключевые компоненты

Это список для проверки/прототипа, **не утверждённый BOM для монтажа**. Заказные суффиксы, package, footprint и supplier SKU утверждаются только после проверки полного datasheet и конкретной позиции сборщика; перечисленные ниже исполнения пока являются кандидатами. Все LCSC/JLCPCB `C...` номера оставлены неподтверждёнными; номера не выдуманы.

Узел	Количество	Кандидаты / требования	Статус
Основной MCU C	1	ESP32-P4NRW32X, C54540373; PSRAM 32 MB	v3.x по pre-release datasheet; buy, склад 0; проверка партии обязательна
Видео-MCU C	1	RP2350B, QFN-80 10×10 мм	Корпус/48 GPIO подтверждены официальной документацией
Flash	Обычно 2	W25Q64JVSSIQ либо требуемая SDK ёмкость/режим; отдельная flash для каждого MCU	Кандидат; совместимость напряжения/загрузки проверяется
PSRAM	По P4-варианту	16–32 MB в подходящем исполнении P4/согласованной памяти	Не добавлять внешний generic PSRAM к варианту с уже интегрированной памятью автоматически

Узел	Количество	Кандидаты / требования	Статус
Три DAC	1 тройной или 3 лестницы	ADV7125KSTZ140, C9668; альтернатива 3× buffered 8-bit R-2R	Datasheet/каталог прочитаны; SYNC только IOG, полный выход ещё квалифицировать
Буферы лестниц	До 3	SN74LVC244APWR либо другой проверенный вариант	Не подключать GPIO напрямую к 75 Ом
Видеоусиление/фильтр	3 канала	THS7314DR, C882751; отдельные sync/blank switches/offset по результату стенда	DC/filter прочитаны; реконструкция и одинаковый sync требуют переработки
Цифровые патчи	44 защищённых канала	22×ADG7421FBCPZ-RL7; смещённые драйверы/компараторы отдельно	IC документирован; весь порт требует испытаний
Scan I/O	6×16	MCP23S17-E/SO, SOIC-28, C145413	Резерв 96 IO для раздельных драйверов и приёмников; VIH/утечки прочитаны
Драйверы/приёмники патчей	44 / 44	Смещённые high-Z драйверы, 11 quad-компараторов TLV1704-класса, bias/clamp	Функциональная архитектура; полный electrical worst-case ещё не доказан
Mux потенциометров	2×16:1	CD74HC4067M96, SOIC-24	Только низковольтные ручки, не внешние ±15 В
ADC ручек	1	MCP3202-CI/SN, SOIC-8; при необходимости малошумный buffer	Предварительный кандидат
ADC CV	2 SAR	2×ADS8866IDGSR; external front-end, anti-alias и защита отдельно	Диапазон/полоса ещё требуют выбора
Дисплей	1	SPI TFT класса ST7789/ILI9341, 240×240 или 320×240 с FPC	Нужен точный модуль, условия SPI и способ сборки
Кнопки / RGB LED	6 / 6	Моментальные кнопки; 2×PCA9635PW либо один ≥18-канальный driver	18 цветовых каналов; UX/яркость и монтаж уточнить
Потенциометры	24	10 кОм linear как исходная гипотеза; монтаж к панели	Конкретный shaft/размер/крепёж не выбран
Патч-гнёзда	≥44	Одноконтактные, с механическим креплением; stackable/MULT при необходимости	Механическая совместимость критична

Узел	Количество	Кандидаты / требования	Статус
Питание	Набор	TPS2121RUXR, TPS54302DDCR, TPS62130RGTR / TPS62132RGTR — кандидаты	Datasheet проверены; core supply и системные transient/thermal ещё открыты
USB-C CC	1	TUSB320LAI-класс либо подтверждённое измерение CC	Требуется корректно ограничивать ток источника
Защита/опорные/пассивные	Набор	ESD/TVS, reverse protection, supervisory, Vref, фильтры, clocks	Выбор после измерений и чтения datasheet
Внешние разъёмы	Набор	USB-C, 2×3,5 мм TS, 3×RCA, Eurorack 10-pin	THT/прочность/доступность сборщику отдельно

Устройство с 24 ручками и 44 контактами не выглядит узким Eurorack-модулем. Только шесть колонок органов управления с условным шагом 18–22 мм требуют 108–132 мм, то есть около 22–26 HP до боковых полей, экрана и разъёмов. Реальная удобная панель может оказаться порядка 30–50 HP и более. Это иллюстрация зависимости от эргономики, не компоновка и не выбранная ширина. Проверка бумажным/3D-макетом на следующем этапе важнее обещания минимального HP.

12. Оценка стоимости

Цены публичного каталога проверены 23.10.2026; конкретные MPN, остатки и ступени количества приведены в `catalog-availability.csv`. **Полная стоимость остаётся инженерным диапазоном для 5–20 экземпляров**, поскольку часть аналоговых узлов/механики не выбрана, а склад не обеспечивает все позиции. Смета предполагает согласуемый монохромный режим совместимости; точный источник для строгого студийного допуска ±0,2 ppm, если он станет обязательным, нужно оценить отдельно. Это не предложение поставщика. Исключены доставка, налоги, панель, корпус, ручки-колпачки, патч-кабели и измерительное оборудование.

Группа рекомендуемого C	Резерв, USD/устройство
P4, RP2350B, flash, clocks/boot support	13,90–29,60
Три DAC/буферы/реконструкция/sync gating	17–37
22 dual ADG7421F для 44 контактов	121–136,40
Отдельные драйверы/компараторы/bias патчей	20–45
6 scan-expanders	7,80–10,80
ADC/mux ручек и обновлённый CV-тракт	21–39
TFT	7–16
24 потенциометра, 6 кнопок, RGB и 2 LED-driver	12,36–36,88
Патч-контакты и внешние разъёмы	6,20–21
Питание/CC/core supply/входная защита	16–33
Прочие пассивные/соединения	5–12

Точная сумма **заданных диапазонов** в CSV — **247,26–416,68 USD**, разумное округление **250–420 USD за электронику варианта C**. Точность суммы не означает точности будущей цены. Для 5 приборов нужно 110 ADG7421F; наблюдаемая ступень 5,4459 USD/IC даёт 119,81 USD/прибор только за switches, но наблюдаемый остаток равен 7. Это незакрытая закупочная потребность. Для P4 сохранён резерв 9–18 USD на procurement, хотя NRW32X в разделе buy показывает около 6,20 USD: склад нулевой, срок/потери/сервис не зафиксированы. Аномальная цена около 0,04 USD на NRW16X исключена.

При одинаковом panel/analog front-end варианты A/B экономят лишь часть MCU и питания относительно C: предварительно около **235–405 USD (A)**, **245–415 USD (B)** и **250–420 USD (C)**. Диапазоны перекрываются. Ценовой главный фактор — защита контактов, а не разница цен процессоров. Альтернативный quad TMUX7462F в WQFN может сократить эту статью, но требует дополнительной шины ≥8 В, другого front-end и решения складского дефицита; экономия пока не квалифицирована.

На PCB, SMD assembly, стартовые/extended-component расходы и технологические тесты условно добавить 30–105 USD/прибор: **около 280–525 USD для C до доставки, налогов и механики**. Это резерв, а не котировка JLCPCB. Отдельно предусмотреть 20–30% на переработку первого прототипа. Более дешёвый дискретный защищённый тракт и R-2R DAC остаются направлениями исследования; прежнее обещание низкой цены без квалификации защиты не используется.

13. Возможность заводского монтажа через JLCPCB

Статус: возможности сервиса и ключевые позиции каталога проверены; сборка полного BOM пока не подтверждена. JLCPCB официально поддерживает QFN/QFP/BGA, шаг 0,35 мм для Standard и 0,40 мм для Economy, а также consignment/Global Sourcing. В публичной выдаче есть RP2350B C42415655 (3649 шт.), ADV7125KSTZ140 C9668 (252), TI THS7314DR C882751 (3489), ADS8866IDGSR C455432 (1541). Но P4NRW32X C54540373 найден только в buy при нулевом stock, ADG7421F C3657421 имеется 7 шт. против 22 на прибор, TPS62132 C81563 — 0 шт.; регулируемый TPS62130 C43590 найден в наличии. Снимок от 23.10.2026 не резервирует компоненты и не доказывает принятие конкретного PCB на PCBA [H10].

Обычные SOIC/TSSOP/QFN, резистивные массивы, SMD-разъёмы и пассивные компоненты в принципе относятся к обычным операциям PCBA. Для каждого точного артикула нужны:

1. Manufacturer part number с полным суффиксом, package drawing и footprint; при наличии silicon revision — договорённость о ней.
2. Реальный JLCPCB/LCSC supplier SKU, остаток именно доступного для PCBA запаса, MOQ, lead time, категория basic/extended/consigned и допустимость замены.
3. Подтверждение сборщиком pitch, exposed-pad/voiding требований, сторон монтажа, ограничений высоты и профиля reflow; для BGA — технология и инспекция.
4. Полярности, pin 1, rotation, ориентации USB/FPC, допустимость выбранной ленты/упаковки; это проверяется по будущим BOM/CPL, которые сейчас не создаются.
5. Возможность customer-supplied/global sourcing/pre-order, если уникального P4, RP2350B, DAC или защитного switch нет в обычном inventory; сам сервис подтверждён FAQ, но сроки/цену/приёмку конкретной партии ещё нужно получить.

Основные закупочные риски — нужная ревизия P4 с PSRAM, RP2350B в нужном корпусе, специализированный тройной DAC, **44 канала fault-защиты** и конкретный TFT. Отсутствие любого одного обязательного SMD ставит под вопрос цель «все SMD с завода», пока не согласованы consignment или проверенная замена.

Предпочтительно разделить main/video/power и панельную часть по функции на следующем этапе. Это облегчает reflow и оставляет THT-потенциометры, RCA, TS и одноконтактные гнёзда для допустимой ручной сборки. Готовый TFT-модуль с собственными SMD может подключаться через заводски установленный FPC-разъём; но нужно уточнить, удовлетворяет ли такой purchased assembly ожиданию «все SMD», и кто механически устанавливает дисплей. Это не равнозначно тому, что JLCPCB изготовит и припаяет сам экран.

Заказывать плату по этому списку нельзя. Точные артикулы/footprint и технологическое подтверждение остаются задачей после снятия технических рисков и разрешения перехода к схемотехнике.

14. Реестр технических рисков

Приоритет отражает последствия и незакрытую неопределённость, а не выдуманную численную вероятность.

Риск	Приоритет	Что известно	Как закрыть / возможное решение
Dense FM/AM/PM не укладывается в срок	Критический	До 559,872 млн pixel-rate MAC/c только для 108 OSC-связей	Реальное ядро, cycle counters, графы 0/18/54/108 связей; SIMD; согласованный режим или более сильный CPU
Видео теряет sync при DMA/PSRAM/IRQ contention	Критический	Поток 54 MB/s при 13,5 MSPS или 108 MB/s при 27 MSPS; малый FIFO	SRAM, отдельный timing/blanking; стресс всех сервисов и намеренный underrun
±15 В повреждает порт или подпитывает выключенную систему	Критический	Одни clamp-диоды и TVS недостаточны; MPN защиты не квалифицирован	Документация всех токовых путей, отдельный купон, on/off fault-тесты
Обещан граф кабелей, который физически неразличим	Критический для UX	Доказано ограничение связных компонент	Девять изолированных пар микшера; явная групповая семантика модуляции либо изменение интерфейса
Источник USB не даёт нужный ток / back-feed	Высокий	3–6 Вт соответствуют примерно 0,67–1,33 A USB при условном КПД	CC detection, current limit, power-mux; совместное подключение и hot-plug
Недостаточная реконструкция DAC	Критический	THS7314 даёт лишь около 3 дБ на первом образе 8,5 МГц при 13,5 MSPS/5-МГц контенте	Согласовать полезную полосу, фильтр, интерполяцию и нагрузку 27 MSPS; измерить спектр
Формально неверный sync или clock tolerance	Высокий	ADV7125 SYNC только IOG; студийный цветной PAL требует ±0,2 ppm	Одинаковый аппаратный sync всех RCA; определить критерий монохромной совместимости и источник частоты
Неверная ревизия P4 или несовместимый SDK/PSRAM	Высокий	360/400 МГц и настройки PSRAM различаются	Зафиксировать точные silicon/board/SDK; проверить errata и загрузчик
PAL-приёмники не принимают сигнал	Высокий	Стандартный interlace не равен обычному LCD raster/288p	Проверить нормативные тайминги и несколько CRT/LCD/capture-устройств
Оценка ёмкости RAM ошибочно заменяет полосу	Высокий	PSRAM-потоки конкурируют; RP double 360×288 не помещается	Измерение sustained bandwidth и latency с реальными DMA-буферами
P4→RP не успевает / теряет границы строк	Высокий	16×20 МГц достаточно только для выбранных форматов	Логический анализатор, sequence/CRC, credits, fault-injection

Риск	Приоритет	Что известно	Как закрыть / возможное решение
MCU pin budget не реализуется на выбранной девплате	Средний/высокий	Для C нужно около 46 GPIO RP2350B с clocked DAC	Проверить pin-mux/PIO windows и доступность GPIO; не заменять B на Pico 2 молча
DAC шумит, даёт нелинейность или ringing	Высокий	75 Ом, 13,5 MS/s и синхронные 24 линии — реальная аналоговая задача	Нагрузка 75 Ом, осциллограф, тест staircase/multiburst; другой DAC/фильтр
Морфинг/модуляция даёт aliasing и нестабильный feedback	Высокий	Частота основного OSC не ограничивает весь спектр	Host-эталоны, frequency sweeps, разные задержки и согласованный anti-alias
Сканер ошибается при длинных/множественных патчах	Высокий	Номинальный HIGH падает с fan-out; утечки и RC неизвестны	Измерить 1…44 точки, worst-case температуру/питание/кабели
CV-полоса оказалась выше заложенной	Высокий	±10 В не задаёт частотную полосу	Зафиксировать требование до схемы; ADC/filter пересчитать
JLCPCB не может собрать уникальные SMD	Высокий	Каталог проверен: P4 stock=0, ADG7421F stock=7 при 22 на прибор	Матрица MPN→SKU→остаток→footprint; pre-order/consignment или проверенная замена
Панель неудобна или слишком широка	Средний	24 ручки, 44 точки и экран занимают значительную площадь	Физический макет без PCB; согласование HP и способов MULT
Корпус/стойка перегреваются, мешает backlight/DC/DC	Средний/высокий	Расчётный бюджет до нескольких ватт	Thermal/noise measurements при полной нагрузке и в закрытом корпусе

15. План прототипирования и критерии решения

Этот раздел — план следующего этапа. В нём не заявлены уже выполненные лабораторные работы. До перехода к PCB нужен отдельный результат каждого испытания с исходниками, версиями, логами и фотографией/описанием измерительной конфигурации.

P0. Зафиксировать испытательные условия

Согласовать PAL 625i или иной режим, минимальное разрешение/FPS, приемлемую разрядность, обязательные dense/self-feedback графы, полосу CV, групповую семантику патчинга и способ задания глубин. Зафиксировать максимальный нормальный fan-out, длину кабеля, допустимый ток ошибки, требование к темпу смены патчей и USB-источнику. До этого сравнение «достаточно быстро» не имеет однозначного критерия.

Доступ к первичным datasheet/каталогу открыт, ключевые electrical limits прочитаны. Внести исправления этой проверки в исходные условия стендов: смещённый scan, отдельные comparator/driver, новая CV-ветка, core supply P4, реконструкция видео и критерий частотной точности. Закрыть квалификацию конкретных ещё не выбранных усилителей, clamp и питания по их datasheet. Если ни один кандидат защиты не удовлетворяет этим условиям, дальнейший общий PCB-проект не начинать: сначала отдельный защитный тракт.

P1. Host-модель и одинаковое DSP-ядро на MCU

Сначала разработать C/C++ fixed-point ядро и эталоны на ПК: six OSC, morph, FM/AM/PM, причинный feedback, микшер, FIFO-кнопки. Только затем измерить **то же ядро**, с теми же LUT/графами/разрешением и сопоставимой точностью, на RP2350, S3 и P4; M7 добавить при неудаче выбранного класса.

Набор сцен: все OSC без modulation; 18, 54, 108 активных OSC-связей; self-FM/PM; межосевые циклы; AM saturation; максимальные частоты; одновременно два CV; девять маршрутов микширования; все preview-режимы. Сохранять cycles/point, median/p99/max времени блока, размер кода/данных, cache-miss/доступные счётчики, потребление и артефакты. Прогон на настольном x86 не переносится в «FPS MCU».

Предлагаемый критерий запаса: worst-case время рендера согласованного блока ≤60% его deadline при включённых прочих задачах. Для обновления @50 период 20 мс, значит ориентир ≤12 мс на поле; для @25 — ≤24 мс на кадр. Это проектная цель, которую нужно утвердить. Среднее время ниже deadline при редких переполнениях не является прохождением теста.

P2. Три выхода без тяжёлого DSP

На RP2350B и P4 отдельно сформировать из заранее готовых данных три разных тестовых изображения: серый клин, сетка/полосы, маркер номера поля. Проверить одновременные выходы, полустрочный сдвиг, уравнивающие/кадровые импульсы и единый timing; длительность теста не менее часа, затем 24-часовой stress для прошедшего варианта.

Оборудование: осциллограф желательно ≥100 МГц/≥500 MS/s, корректные 75-омные нагрузки и короткие коаксиальные соединения; логический анализатор, подходящий для 13,5/20+ МГц цифровой шины. Высокоомный вход осциллографа без 75-омной нагрузки не проверяет амплитуду штатного выхода. Не ставить две параллельные 75-омные нагрузки случайно при подключении монитора и измерителя.

Проверяемые величины: уровни sync/blank/white, 64 мкс строка, 20 мс поле, 40 мс кадр, interlace, межканальный skew, rise/fall, overshoot, полоса/групповая задержка, crosstalk, DC offset и насыщение всех трёх каналов на белом. Предварительная инженерная цель по межканальному skew — не больше одного DAC sample; окончательный критерий уточнить после схемы. Нормативные допуски брать из BT.1700 Part B tables 1–3; отдельно согласовать монохромную совместимость и строгий студийный критерий. Измерить спектральные образы при реальной частоте смены кодов DAC и форму sync после фильтра.

Приёмники: хотя бы CRT, современный LCD с composite и USB-capture/скалер. Разные модели одного capture-chip не доказывают широкую совместимость. Для 288p нужен отдельный набор результатов; его успешный тест не заменяет 625i.

P3. Совместный stress и протокол C

Включить DSP, PARLIO, PIO/DMA, TFT, чтение 24 ручек, два CV, scan 44 портов, кнопки/LED и диагностический USB одновременно. Вызывать медленное обновление flash/NVS отдельно и документировать, разрешено ли оно во время активного видео. Нельзя тайно отключить NVS в тесте, а потом обещать его безопасную запись в работе.

Намеренно задерживать renderer и транспорт, повреждать номер строки/длину пакета, сбрасывать один MCU. Проверить bounded latency/credits, счётчики ошибок и аппаратный fallback. При задержке renderer допустимо повторять завершённый кадр; при транспортной ошибке допускается явно заданный black/freeze, но потеря общей развёртки — fail. Измерить реальные sustained MB/s и максимальный перерыв поставки, а не только скорость одного `memcpy`.

P4. Отдельный купон защиты и сканирования

Начать с 2–4 портов, затем испытать 44-портовую нагрузку/эквивалент. Проверить отсутствующий кабель, каждую допустимую пару, цепочки, one-to-many, many-to-one, самозамыкание, ошибочное объединение ячеек, все 512 состояний девяти правильных пар и произвольные неправильные связи. Программная модель уже проверяет только идеальные 512 комбинаций; физический тест должен проверить уровни и временные эффекты.

Испытания ошибок проводить лабораторным источником с ограничением тока, начав с малых напряжений/лимитов и постепенно доходя до ±15 В, при on/off, при одновременном USB/Eurorack и во время переключения питания. Измерять ток внешнего источника, напряжения защищённого узла и выключенных rails, токи back-feed, температуру и способность нормально сканировать после ошибки. Испытать длительное удержание, например 1 час для каждой полярности на репрезентативных режимах, затем длительный soak worst-case; требуемая эксплуатационная длительность ещё должна быть утверждена.

Условия остановки: выход защищённого узла за допустимые datasheet limits, рост выключенной rail выше согласованного безопасного уровня, превышение тока/температуры, latch-up, деградация утечки или потеря функциональности. Прекратить испытание, зафиксировать режим, изменить тракт; не увеличивать мощность источника, чтобы «додавить» тест. ESD испытать отдельно по выбранному уровню стандарта, не объявлять ±15 В заменой ESD.

P5. Питание, CV и помехи

Проверить USB A→C default-current, C→C с различными объявлениями CC, заявленный минимальный источник, плохой/длинный кабель, inrush, недонапряжение и отсутствие питания. Для Eurorack — правильную и обратную полярность только на защищённом стенде, последовательность контактов, одновременное питание USB, переключение источников и обратный ток в каждый вход.

Измерить токи rails и нагрев при белом на трёх RCA, maximum DSP, активном дисплее и всех индикаторах. Проверить помехи от DC/DC/backlight в видеосигнале и CV, затем испытать в предполагаемом закрытом корпусе/стойке. Для CV — DC endpoints/offset/gain, частотный sweep, phase skew, aliasing, clipping, ошибочные напряжения и выключенное питание.

P6. Закупочная и механическая проверка, затем решение о схеме

Сформировать точные MPN/SKU с проверенными корпусами и вариантом factory assembly для каждого SMD, получить технологическую оценку JLCPCB и проверить при необходимости альтернативного сборщика. Сделать простой механический макет панели без разводки платы. Сопоставить измеренную мощность, стоимость и размеры с требованиями пользователя.

Условие перехода: выбранный MCU-вариант прошёл согласованный DSP-набор, одновременно работают три проверенных PAL-канала, защита выдержала установленный on/off fault-набор, определены CV/USB/power-path и подтверждён путь закупки всех критичных SMD. После этого требуется согласование пользователя на разработку схемы. Переход к PCB и производство не являются частью этого отчёта.

16. Источники и границы их использования

Проверка выполнена 23.10.2026. В доступных SDK использованы конкретный tag или указанный commit, где это удалось зафиксировать. Публичный драйвер Linux отдельно отмечен как вторичный источник: он не подменяет datasheet. Реестр собранных источников, результатов запросов и SHA-256 прочитанных файлов находится в `research-v0.4/source-register.csv`. Ошибочные URL с 404 и заблокированные запросы не использовались как доказательство характеристик.

Прочитанные источники

ID	Источник	Что подтверждает / чего не подтверждает
Д1	Raspberry Pi, RP2350 documentation	150 МГц, 520 kB, A/B, GPIO, QFN, PIO, USB, QMI; не тройной PAL-бенчмарк
Д2	Pico SDK 2.2.0, platform_defs.h	16 DMA, 3×4 PIO, 30/48 GPIO, clocks
Д3	Pico SDK 2.2.0, PIO API, memory map	Устройство PIO и 512+4+4 KiB SRAM; не throughput готового приложения

ID	Источник	Что подтверждает / чего не подтверждает
Д4	ESP-IDF v5.5.1, ESP32-S3 capabilities, CPU config	LCD RGB 16 бит, два I2S, CPU options; GPIO_PIN_COUNT не равно числу свободных GPIO платы
Д5	ESP-IDF v5.5.1, ESP32-P4 capabilities	RGB 24 бита, PARLIO TX 16 бит, DMA и другие интерфейсы
Д6	P4 CPU config v5.5.1, зафиксированный новый commit	360 МГц в старой конфигурации, 360/400 и revision selection в новой
Д7	P4 PSRAM config v5.5.1, новый commit	16-line PSRAM, доступные частоты и зависимости ревизии; не реальная полезная полоса
Д8	ESP-IDF, RGB LCD driver documentation	Frame/bounce buffers, PSRAM/EDMA contention, starvation и flash caveats; не стандарт PAL
Д9	P4 memory layout, SoC memory map	Адресные окна SRAM, cache/heap reservations, DMA-capable allocation
Д10	P4 Function EV Board, P4X board	Девплаты, PSRAM, USB, отличие ревизий и предупреждение ROM-770
Д11	PARLIO TX, LCD HAL	Clock/queue/loop mode; обычные LCD sync controls, без доказанного PAL-interlace
Д12	NXP MCUX SDK, EVK RT1170 clock_config.c	Реальный профиль EVK с 996 МГц M7; не оценка DSP VideoSynth
Д13	ST CMSIS STM32H7, H743 device header	Официальная платформа/периферия; ограничения speed grade и питания отдельно из datasheet
Д14	Linux driver ADS8684/ADS8688	Вторичный источник: поддерживаемые модели, регистры/диапазоны; **не** limits ±15 В или поведение при VDD=0

Прямые источники, прочитанные при дополнительной проверке

Идентификаторы H1–H10 сохранены для совместимости ссылок первой редакции; здесь они **больше не означают сетевую недоступность**. Статус документа не равен квалификации всего изделия.

ID	Прочитанный первичный источник	Основание/ограничение
H1	ITU-R BT.470-7, BT.1700 official ZIP	BT.470 отсылает к BT.1700; прочитан `1700-e.pdf`, Part B, tables 1–3 и field diagrams
H2	ITU-R BT.601-7	13,5 МГц, 720 цифровых активных Y samples; не тождественны аналоговому окну

ID	Прочитанный первичный источник	Основание/ограничение
H3	RP2350, P4, S3, STM32H743, RT1170	Характеристики MCU; P4 **pre-release v0.7** и X-артикулы, питание/revision обязательны
H4	THS7314 PDF	Gain/DC shift/8,5-МГц фильтр; его недостаточность одного при 13,5 MSPS для широкой полосы
H5	ADV7125 PDF, AD9708	Тройной DAC не равен тройному PAL; SYNC ADV7125 только IOG
H6	ADG7421F, TMUX7462F, ADG5412F, MCP23S17, TLV1704	Source fault, power-off conditions, допустимые уровни, реальный VIH=0,8VDD, comparator bias
H7	USB Type-C R2.5	Прочитан основной March2026 PDF из official ZIP: current advertisement, default/1,5/3 A; не считать default=1,5 A
H8	Doepfer A-100 technical details	Питание ±12 В, GND и особенности Eurorack; не гарантирует ток любой стойки
H9	TPS2121, TPS54302, TPS6213x, TUSB320LAI	Диапазоны и ограничения power-path; family table исправляет ошибку 3,3/5 В
H10	PCBA capabilities, FAQ, Parts Library	Технологии и read-only поисковый API; снимок артикулов/остатков/цен приложен, это не PCBA quote
H11	ADS8684, ADS8866, ADS8320	Полоса/условия защиты прежнего ADC; 2×ADS8866 как новый кандидат, ADS8320 — изученный резерв
H12	CD74HC4067, MCP3202, PCA9635	Mux/ADC ручек и 2×16 каналов LED; точность/settling/помехи ещё измеряются

Подробная таблица исправлений и границы подтверждения: `research-v0.4/verification-update.md`. Ошибочный прямой URL BT.1700 с `PDF-E` дал 404; официальный документ успешно получен через ZIP по ссылке страницы ITU. Это не действующая блокировка доступа.

17. Приложенные результаты и что остаётся неподтверждённым

В каталоге `research-v0.4/`:

- `calculations.py` — воспроизводимая арифметика и идеальная модель связности; запуск `python3 docs/research-v0.4/calculations.py` из корня репозитория.
- `video-memory.csv`, `cpu-budgets.csv`, `dsp-sensitivity.csv` — режимы, память, верхние бюджеты тактов и чувствительность к **допущенной**, не измеренной стоимости операций.
- `patch-electrical-assumptions.csv`, `power-budget.csv`, `calculation-summary.json` — токи/RC/питание с указанными упрощениями.
- `components-preliminary.csv` — ключевые узлы, количества, кандидаты, ценовые допущения и статус закупочной проверки.
- `source-register.csv` — доступность и контрольные суммы локально прочитанных источников, включая историю прежних отказов.

- `catalog-availability.csv`, `catalog-snapshot-2026-10-23.json` — проверенные MPN/артикулы/ост цен и публичный снимок выдачи.
- `video-filter-sensitivity.csv` — иллюстративная фильтрация образов, с оговоркой о модели.
- `verification-update.md` — исправления по datasheet и причины оставшейся неопределённости.
- `../summary-v0.4.md` — краткая выжимка и предложения к дополнению ТЗ.

Уже выполнено: арифметические расчёты; проверка характеристик интерфейсов по официальным исходникам и прямым datasheet; чтение стандартов ITU/USB и каталога JLCPCB; демонстрация неоднозначности объединённой сети; перебор 512 идеальных состояний девяти изолированных пар. Эти результаты воспроизводимы без оборудования.

Не выполнено и не может быть доказано одной документацией: реальный FPS/latency ядра на MCU; три стабильных одновременно нагруженных 75-омных выхода; качество/совместимость PAL; worst-case DMA/PSRAM; точность DAC; fault/ESD/power-off стойкость; питание при hot-plug; реальные мощность и нагрев; шум и bandwidth CV; качество сканирования с физическими кабелями; эргономика панели.

Блокировки среды сняты; новых разрешений для завершения документального исследования не требуется. Остаются физические испытания, выбор точных аналоговых/механически компонентов, закупка отсутствующих позиций и будущая приёмка полного BOM/CPL сборщиком. Они не выполнены и не подменены каталожным поиском. Схема/PCB и производственные заказы не создавались. Переход к проектированию требует отдельного согласования пользователя.

Дальнейшее инженерное решение — провести P0–P4, сравнить измеренные варианты A/B/C и только после этого согласовывать схему. Наиболее вероятный практичный путь — C с оптимизированным фиксированным DSP и явно ограниченным/проверенным режимом; утверждать полное максимальное ТЗ до этих испытаний оснований нет.