VideoSynth — проверка архитектуры v0.5

Один выход 480i, экранная матрица, до 36 связей, Eurorack

23 октября 2026

Содержание

1. Вывод **1**

2. Что изменилось и что осталось **2**

3. Видеорежим, полоса и буферы **2**
3.1. Согласованный 480i . . . 2
3.2. Что приходится выводить . . . 3
3.3. Один аналоговый тракт . . . 3

4. Шесть осцилляторов и 36 связей **4**
4.1. Требуемый объём работы . . . 4
4.2. Бюджет CPU . . . 4
4.3. Правила связей и обратная связь . . . 5

5. Управление и микширование **5**

6. Два CV DC…100 Гц и ручки **6**
6.1. Достаточно ли одного ADC . . . 6
6.2. Диапазон, фильтр и остаточная защита . . . 6

7. Только Eurorack **6**

8. Архитектурные варианты **7**

9. Компоненты, стоимость и JLCPCB **7**

10. Проверка на прототипе **8**

11. Источники и воспроизводимость **9**

1. Вывод

Новая конфигурация существенно проще и дешевле v0.4. Удалены 44 патч-контакта, их сканирование/защита, матричный микшер, два видеоканала и выбор между двумя источниками питания. Экранная матрица позволяет однозначно задавать отдельные связи. Эти изменения снимают главную прежнюю неопределённость аналоговой части — безопасное обнаружение кабельных сетей.

Первым кандидатом для сравнительного прототипа теперь является один ESP32-P4NRW32X. У него достаточно памяти для одного монохромного изображения и меню; один 8-битный видеопоток помещается в PARLIO. Вариант **P4 + RP2350A** сохраняется как резерв для независимого видеотайминга. Отдельный RP2350 сам по себе не ускоряет DSP на P4. Один RP2350 также следует измерить как дешёвую контрольную платформу, но обещать на нём максимальное T3 нельзя.

720×480 при 29,97 кадра/с и 36 произвольных связях ещё не подтверждены на железе. Это 10,358 млн вычисляемых точек/с — почти вдвое больше прежней точки 360×288@50. Удаление двух выходов уменьшает хранение/вывод и микширование, но не делит цену

шести связанных осцилляторов на три. Нельзя подменять максимальную вычисляемую сетку апскейлом без отдельного согласования.

Пересчитанный резерв для варианта с одним P4 и резистивным DAC: **около 65–150 USD за электронику**, ориентировочно **85–210 USD с PCB и сборкой**, без корпуса, панели, колпачков, доставки и налогов. Цены всего изделия не котировались. Специализированный DAC, более точный ADC, RGB-индикация и точный источник частоты могут увеличить бюджет.

Подтверждённые решения собраны в T3 v0.5. Здесь различаются документация, арифметика и предложения для прототипа. Физических измерений, MCU-бенчмарков и электрической схемы нет; PCB и производственные заказы не создавались. Документация и каталог доступны, разрешения среды не блокируют работу.

2. Что изменилось и что осталось

Узел	v0.4	Подтверждённая v0.5
Выходы	3 монохромных композитных	1 RCA, итоговый микс выбранных OSC
Режим	625/50, PAL-compatible	525/59,94, 480i / 29,97 кадра/с
OSC	3H+3V, 24 потенциометра	Сохраняются
Выбор изображения	FIFO-назначение A/B/C и 3×3 микшер	6 независимых кнопок toggle, включение в общий микс
Выключенный из микса OSC	Зависело от слоёв	Продолжает участвовать в модуляции
Модуляция	8×18, физические кабели	8×18 на экране, максимум 36 включённых слотов
Глубина связи	Требовала выбора интерфейса	Фиксированная сила, только вкл/выкл
Матрицы на панели	Не менее 44 контактов	Полностью отсутствуют
Навигация	Не была окончательно определена	2 энкодера X/Y, MODE и SLOT
CV	Для расчётов до 20 кГц	2 входа, DC…100 Гц
Питание	USB 5 В и Eurorack	Только Eurorack
USB	Питание и обновление	Только сервисные данные, модуль питается от стойки

Из BOM исключаются 22 ADG7421F для матриц, 44 драйвера/приёмника, шесть scan-expander, все патч-гнёзда, многоканальное видео по трём RCA, TPS2121 и контроллер определения допустимого USB-тока. Добавляются два энкодера и две кнопки. **Остаются защита двух CV и защита Eurorack-питания**; исключение защиты отсутствующих разъёмов не означает прямого подключения внешнего CV к ADC.

3. Видеорежим, полоса и буферы

3.1. Согласованный 480i

Принят стандартный монохромный сигнал семейства 525/60 с чересстрочностью, совместимый по развёртке с NTSC-входами. Цветовая поднесущая и burst не нужны для самого монохромного синтеза; совместимость автоматического определения режима конкретными capture devices проверяется отдельно. Называть новый режим PAL 625/50 неправильно.

$$f_{frame} = \frac{30000}{1001}, \quad f_{field} = \frac{60000}{1001}, \quad f_H = 525 f_{frame} = 15734{,}265734 \text{ Гц}.$$

Строка — 63,555556 мкс; поле — 16,683333 мс и 262,5 строки; кадр — 33,366667 мс и 525 строк. При 13,5 MSPS: **858 отсчётов/строку, 429/полустроку, 225225/поле, 450450/кадр**. При 27 MSPS числа отсчётов удваиваются.

ITU-R BT.1700 Part A ссылается на SMPTE 170M; этот документ входит в официальный ZIP и прочитан отдельно от PAL-части. SMPTE 170M tables 2–3 задают horizontal sync 4,70±0,10

мкс; equalizing 2,30±0,10 мкс; pre-equalizing, vertical sync и post-equalizing по **3H**, то есть по шесть полустрочных импульсов. Врезка широкого кадрового импульса — 4,70±0,10 мкс. Это отличается от пяти импульсов PAL: шаблон v0.4 переносить без изменения нельзя. Нужны правильные field parity и полустрочный сдвиг.

BT.601 подтверждает 13,5 МГц, 858 суммарных и 720 цифровых активных Y-отсчётов на строку. Аналоговое blanking задаётся SMPTE, а не произвольным размещением 720 белых кодов; цифровые края изображения могут уходить в overscan. Вертикально используется согласованное окно 480 строк. Для обычного preview 4:3 нужно учитывать неквадратные пиксели: bitmap 720×480 не означает экран 3:2. Предлагается preview 320×240 с соответствующим масштабированием.

720×480 — сетка цифрового рендера, а не гарантия различимости каждого пикселя через CVBS. Аналоговая полоса и фильтры приёмника ограничивают видимую детализацию. Чередование чёрного/белого через один отсчёт соответствует 6,75 МГц при 13,5 MSPS и может быть сильно ослаблено обычным SD-приёмником. Поэтому проверяются отдельно размер вычисляемого кадра, АЧХ выхода и реальное изображение на целевых устройствах.

3.2. Что приходится выводить

Формат хранения	Один активный кадр	Два кадра	Активные данные/с	Полный raster при 13,5 MSPS
8 бит на точку	345600 B	691200 B	10,358 MB/s	13,5 MB/s
16-битное слово	691200 B	1382400 B	20,715 MB/s	27 MB/s

16-битное хранение может использоваться для 10-битного DAC или управляющих битов; оно не доказывает 16-битную аналоговую точность. Если аппаратно упаковываются четыре 8-битных отсчёта в 32-битный DMA word, поток остаётся 13,5 MB/s; при хранении каждого отдельного отсчёта в целом 32-битном слове он вырастает до 54 MB/s. Упаковка должна быть явно проверена.

Для полного кадра, включая sync/blanking, требуется 450450 байт при 8 бит, два таких кадра — 900900 байт. В P4 с PSRAM это умеренный объём, но конкуренция DMA/CPU остаётся. В RP2350 SRAM 520 KiB один активный кадр помещается, оставляя 186880 байт; два активных кадра уже не помещаются. Перезапись текущего буфера может дать tearing, поэтому «один кадр влезает» не решает задачу double buffering.

У P4 PARLIO допускает ширины 8/16 бит и внешний clock input; официальный драйвер предупреждает, что запрошенная частота может округляться. Возможный путь — квалифицированный внешний clock 27 МГц с делением на 2. **Наличие очереди транзакций не доказывает отсутствие пауз между DMA-пакетами.** Нужно проверить непрерывный raster, границы полей/кадров, memory contention и поведение при starvation. Обычный RGB LCD timing тоже не создаёт нужную чересстрочную последовательность автоматически.

Для отдельного RP2350 генератор PIO может работать при sysclk 135 МГц с делителем 10 для 13,5 МГц или 5 для 27 МГц. Это точные отношения частот; абсолютная точность зависит от опорного источника. На NTSC нельзя переносить прежний допуск цветного PAL ±0,2 ppm: критерии нового режима берутся из SMPTE и согласованной монохромной совместимости.

3.3. Один аналоговый тракт

Основной бюджетный кандидат — буферизированная резистивная лестница, реконструкционный фильтр, видеоусилитель и независимый приоритет sync/blanking. Это функциональные блоки, не электрическая схема. Нужна проверка DNL/INL, отношений резисторов, сопротивления GPIO-буферов, выбросов и нагрузки 75 Ом. Номинал «0,1%» сам по себе не гарантирует все 8 бит качества.

Альтернатива — один **AD9708ARUZ**. Datasheet подтверждает класс быстрого 8-битного DAC, но публичная цена около 14,15 USD и остаток 7 шт. показывают, что single-channel IC не обязательно дешевле старого тройного ADV7125. Поэтому в резерве 4–12 USD на видеотракт

заложен резистивный вариант; переход к AD9708 с полным трактом ориентировочно добавит 10–18 USD. Точный вариант выбирается после измерений.

Восьмибитный DAC, кодирующий одновременно sync, blank и white, оставляет меньше 256 уровней для изображения. Для NTSC при относительном диапазоне sync…white=1 В уровни без setup: sync=0, blank/black≈0,286, white=1,0 В; при 7,5 IRE setup black≈0,339 В. Это примерно 183 или 169 уровней от black до white. Setup 0/7,5 IRE нужно явно выбрать для целевых приёмников; предлагается конфигурационный параметр. Полные 256 яркостных уровней требуют отдельного добавления pedestal/sync либо более разрядного DAC.

Выход с последовательными 75 Ом формирует примерно 2 Vpp до резистора; при выбранной DC-опоре ток белого порядка 13,3 мА. Абсолютный DC-сдвиг зависит от каскада. THS7314 имеет три канала, но может рассматриваться как доступный буферный кандидат с одним используемым трактом; его собственные DC shift и фильтр всё равно надо учесть.

Проблема реконструкции не исчезла с двумя удалёнными выходами. У THS7314 −3 дБ на 8,5 МГц: при 13,5-MSPS DAC и тоне 5 МГц первый образ попадает ровно на 8,5 МГц. Нужны подходящий более узкий фильтр/согласованная полоса или настоящая цифровая интерполяция до 27 MSPS. Повторение каждого кода дважды не устраняет исходный образ. Для 27 MSPS 8-битный поток возрастает до 27 MB/s. Края sync тоже имеют нормативную форму и не должны бесконтрольно искажаться фильтром яркости.

4. Шесть осцилляторов и 36 связей

4.1. Требуемый объём работы

$$N = 720 \cdot 480 \cdot \frac{30000}{1001} = 10{,}357642 \text{ млн точек/с.}$$

Консервативная модель шести вычисляемых OSC на точку — **62,146 млн вычислений формы/с**. Для 36 OSC-связей верхняя оценка — **372,875 млн вкладов/с**. Это не равнозначно 372,875 млн умножений: заказчик выбрал фиксированную силу.

Если все источники одного назначения имеют общий фиксированный коэффициент g, можно вычислять `g × sum(источники)`. Тогда маршруты требуют суммирований, а масштабирование выполняется один раз на активное назначение, максимум 18 раз на точку. Некоторые коэффициенты можно реализовать сдвигом, если такой масштаб художественно подходит. CV-вклады можно готовить при частоте CV и интерполировать. 36 CV-связей при 4 kS/s — только 144 тыс. вкладов/с; однако наихудший разрешённый граф может содержать все 36 связей от OSC.

Не следует вычислять 144 выключенных слота на каждом пикселе. При изменении меню компилируется компактный список/маски активных маршрутов, а DSP читает неизменяемый snapshot. Невидимые OSC остаются вычисляемыми, если они влияют на видимые через граф; отключать их по кнопке нельзя. Удалять из вычисления можно лишь доказанно неиспользуемые ветви без влияния на состояние/feedback.

Без межосевых связей полезны одномерные таблицы по X/Y. При H→V, V→H, FM и feedback это ускорение не гарантировано. Fixed-point, LUT и SIMD необходимо проверять на самом ядре, с теми же формами и нормировкой, которые станут частью изделия.

4.2. Бюджет CPU

MCU / модель	Теоретические такты на точку	При резерве 40%
RP2350, два ядра по 150 МГц	28,96	17,38
ESP32-S3, два ядра по 240 МГц	46,34	27,81
ESP32-P4, одно ядро 400 МГц	38,62	23,17
ESP32-P4, два ядра по 400 МГц	77,24	46,34
STM32H743, одно ядро 480 МГц	46,34	27,81
i.MX RT1176, M7 996 МГц	96,16	57,70

Сложение частот двух ядер — оптимистическая верхняя граница, а не обещание масштабирования. При фактической цене 40 тактов/точку две P4-CPU с резервом дают теоретически 34,72 fps;

при 60 тактах — только 23,15 fps. Эти цены **не измерены**. Примеры показывают, насколько важны память, SIMD и зависимости; они не являются benchmark.

4.3. Правила связей и обратная связь

Каждая экранная ячейка задаёт ровно одну направленную связь. Например, строка H1 / столбец V2-FM означает «H1 меняет частоту V2». Включение H1→V2-PM — другая связь. Два источника на одном назначении не создают дополнительных скрытых маршрутов: проблема проводных групп устранена.

До firmware нужно определить единицы и фиксированные коэффициенты FM/AM/PM, нормировку сигналов, saturation и поведение при нескольких источниках. Предлагается суммирование с явным ограничением; это инженерное предложение, а не уже согласованный численный индекс модуляции. FM меняет приращение фазы, PM — фазу чтения формы, AM — амплитуду; смешивать эти определения нельзя.

Для OSC1↔OSC2 или self-modulation нужна причинная задержка. Предыдущий растровый отсчёт требует небольшого состояния, но может сделать вычисление точек последовательным и ухудшить SIMD/двухъядерность. Предыдущий кадр облегчает параллельный рендер, но даёт иной визуальный результат и задержку 33,37 мс. Хранение двух кадров всех шести 16-битных OSC требует **8294400 байт**, чтение/запись — около **248,6 MB/s** до прочего трафика. Поэтому нельзя молча объявить frame-feedback бесплатной оптимизацией. Модель feedback и координатных границ должна войти в прототип и затем в ТЗ.

Для проверки максимума нужны все шесть OSC и графы до 36 связей, включая смешанные H/V и принятую модель циклов. Если максимум не достигается, варианты — оптимизация, иной вычислитель/аппаратное ускорение либо согласованное изменение требований. Переход на меньшее разрешение или меньшее число связей без согласования не считается выполнением v0.5.

5. Управление и микширование

MODE переключает два экрана; энкодер X выбирает столбец, Y — строку; SLOT меняет boolean выбранной ячейки. Для 320×240 можно показать 18 узких столбцов с группировкой по шести OSC, 8 строк, подпись выбранного маршрута и счётчик активно n/36. Если подписи становятся плохо читаемыми, окно прокручивается вслед за курсором. Нажатия энкодеров и удержание для настройки силы не нужны.

Предложения поведения: попытка включить 37-й слот отклоняется с понятным сообщением; выключение всегда разрешено. В preview SLOT не меняет скрытую ячейку, а OSC-кнопки работают в обоих экранах. Дребезг фильтруется, изменения графа публикуются атомарно. Смена экрана не останавливает CV, рендер или видеовывод.

Предварительный закон микширования: среднее всех выбранных OSC, затем преобразование в яркость и clipping. Среднее предотвращает автоматический уход в белое при включении всех шести, но добавление нового OSC меняет вес прежних; это следует оценить визуально. При пустом выборе — чёрное изображение с сохранённой развёрткой. Старые A/B/C и FIFO не сохраняются.

Preview использует готовый итоговый кадр, не запускает второй полный DSP. 320×240 RGB565 при 15 fps даёт 2,304 MB/s, около 46,1% теоретического SPI 40 МГц; 240×180 при 15 fps — 1,296 MB/s. Скорость конкретного TFT/FPC и паузы драйвера проверяются. Экран лучше обслуживать отдельным SPI от ADC; реальный видеовыход имеет приоритет даже в меню.

Предварительный GPIO-бюджет одного P4: video data/clock/sync/blank/external clock до 12; TFT с backlight 6; ADC SPI 4; общий адрес двух mux 4; восемь кнопок 8; два квадратурных энкодера 4; шесть простых LED 6; сервисный USB до 2. Итого **около 46 из 55 номинальных GPIO**, до окончательного pin mux, bootstrap и отладочных ограничений. Это численная оценка, не готовое назначение выводов. Использование отдельного LED/button-expander может освободить пины, если конкретная devkit их не предоставляет; такой вариант потребует добавки к BOM. Аппаратные PCNT/прерывания подходят по классу для энкодеров, но библиотеку и debounce ещё проверяют.

6. Два CV DC…100 Гц и ручки

6.1. Достаточно ли одного ADC

Базовый экономичный кандидат — **MCP3204-CI/SL**, четыре 12-битных канала: два для выходов 16:1 mux потенциометров, два для защищённых CV. Datasheet подтверждает до 50 kS/s при 2,7 В и 100 kS/s при 5 В; для расчёта от 3,3 В используем консервативные 50 kS/s и SPI 1 МГц. Полезная полоса 100 Гц позволяет отказаться от двух высокоскоростных ADS8866, предложенных для аудиодиапазона в v0.4.

Исследовательский режим: CV по **4 kS/s на канал**, ручки по 100 измерений/с с отбрасыванием первого отсчёта после переключения mux. Итого `2×4000 + 24×100×2 = 12800` преобразований/с. При 24 SPI-битах/преобразование и 1 МГц занято 30,72% шины до дополнительных пауз. Это обосновывает запас по скорости; source impedance, sample-and-hold, mux settling и reference noise ещё проверяются.

CV выбираются последовательно. При двух соседних 24-мкс транзакциях временной сдвиг составляет около 24 мкс — 0,864° на 100 Гц. Это допущение конкретного расписания, не гарантированный jitter. Для огибающих/LFO оно выглядит разумным; необходимость одновременного sampling можно оценить в стендовом тесте, не сохраняя дорогую двухканальную систему автоматически.

6.2. Диапазон, фильтр и остаточная защита

Для предварительного диапазона ±10 В пример целевой передаточной функции — `Vadc=1,65 + 0,12×CV`: рабочие уровни 0,45…2,85 В при reference 3,3 В. Это функциональная зависимость, **не схема**. Номинальный шаг, приведённый к CV, — около **6,71 мВ**; эффективная точность будет хуже из-за шумов/ошибок. Если нужен точный 1 V/oct или существенно меньшая ступень, потребуется другой reference/ADC и калибровка; это не подтверждённое свойство бюджетного варианта.

Anti-alias нужен даже для LFO: во вход случайно может попасть аудиосигнал. Для оценки идеальный Butterworth порядка 4 с corner 250 Гц даёт спад около 0,003 дБ на 100 Гц и 72,2 дБ на 2 кГц, Nyquist при 4 kS/s. Реальный тракт с допусками, шумами, входным импедансом и установлением не спроектирован. Фильтрация и дискретизация добавляют задержку, а обновление картинки — ещё до порядка кадра или больше в зависимости от очереди. Электрическая полоса 100 Гц не означает воспроизведение движения 100 Гц на изображении 29,97 fps: temporal aliasing надо отдельно показать на прототипе.

На двух TS-входах остаются масштабирование отрицательных напряжений, ограничение аварийного тока, защита входов ADC/усилителей при VDD=0 и ESD. Для стенда предлагается испытать ±15 В и power cycling, но это ещё не объявленная стойкость. Обычные clamp-диоды в отключённую 3,3-В шину не решают back-power автоматически. Теперь таких трактов **два, а не 44**; ни сканер, ни fault-switch для внутренних экранных ячеек не нужны.

7. Только Eurorack

Основной путь: +12 В Eurorack → защита от переворота/аварийного тока → DC/DC 5 В → шины 3,3 В и требуемое питание P4. TPS54302DDCR и регулируемый TPS62130RGTR остаются кандидатами. Core P4 требует nominal 1,1 В (допустимые условия 0,99–1,3 В); PSRAM rail 1,65–1,95 В. Последовательность пуска и внутренние LDO проверяются по reference выбранной X-ревизии. TPS62133 не возвращается в роль 3,3-В регулятора: это фиксированный 5-В вариант.

−12 В можно оставить доступным только для аналоговой части, если её окончательный выбор этого потребует. Необязательно потреблять обе шины только потому, что они есть в коннекторе. Красная полоса/ключ не заменяют электрическую защиту от перевёрнутого кабеля. Учитываются общие земли CV, RCA и сервисного USB, помехи преобразователей и ground loops.

Предполагаемая нагрузка	Ток +12 В при КПД 90%	Потери преобразования
2 Вт	0,185 А	0,222 Вт
3,5 Вт	0,324 А	0,389 Вт

Предполагаемая нагрузка	Ток +12 В при КПД 90%	Потери преобразования
5 Вт	0,463 А	0,556 Вт

Это испытательные бюджетные точки, не измеренное потребление. Если появится нагрузка на −12 В, она добавляется отдельной строкой, а не скрывается в токе +12 В. Конкретная стойка должна иметь необходимый остаток мощности.

USB используется только для прошивки/диагностики при включённом Eurorack. VBUS не объединяется с 5 В модуля и не питает его; нужны корректные CC-termination, VBUS sensing при необходимости и ESD. TPS2121 и определение объявленных 1,5/3 А больше не требуются. Восстановление после неудачного обновления должно работать; если появится второй MCU, нужен отдельный предусмотренный путь его прошивки без обязательного внешнего программатора. Сервисный USB сохранён из v0.4, поскольку заказчик отменил питание от USB, а не явно обновление прошивки.

8. Архитектурные варианты

Вариант	Сильная сторона	Ограничение/риск	Предварительная стоимость электроники
A: один ESP32-P4NRW32X	PSRAM, SIMD, один MCU и один видеопоток; меньше деталей и путей обновления	Нужны подтверждённые непрерывный 480i DMA и DSP 36 связей; silicon/SDK фиксируются	65–150 USD
B: ESP32-P4 + RP2350A	Независимый PIO timing; RP можно держать на SRAM-строках, P4 отвечает за изображение/UI	DSP-потолок P4 сохраняется; добавлены link, протокол и восстановление второй прошивки	70–160 USD
C: один RP2350	Низкая цена, удобный PIO, детерминированный timing	520 KiB, не помещаются два 720×480 кадра, мало тактов для 6 OSC/36 связей; нужен расширитель UI	55–140 USD, но выполнение максимального ТЗ не доказано

Порядок выбора: сначала одинаковое DSP-ядро и один видеоканал на P4/RP. Если DSP проходит на P4, а тайминг не удаётся изолировать, проверить B. Если не проходит DSP, B проблему не исправит: исследовать более мощный MCU, например RT1176, либо аппаратное DSP-ускорение. Это отдельная ветка исследования, а не скрытое обещание FPGA/нового устройства.

Для B достаточно рассмотреть 8-битный link 20 МГц: raw 20 MB/s против активных 10,358 MB/s или полного 13,5 MB/s при 8 бит. Накладные расходы/ready/арбитраж надо измерить. При настоящем 27-MSPS полном потоке 27 MB/s эта шина уже недостаточна; потребуется более быстрый/широкий link, локальная интерполяция либо передача только нужных данных с доказанным расписанием. 8-битный видеовывод + sync/blank + 8-bit link + handshake оставляет достаточно номинальных GPIO даже RP2350A, но непрерывные PIO-группы и pin mux проверяются отдельно. RP2350B с 48 GPIO не обязателен для одного канала.

9. Компоненты, стоимость и JLCPCB

Основные узлы варианта A: P4NRW32X, одна flash, clock/reset/core supply; один video DAC/буфер/filter; MCP3204, два CD74HC4067, два CV-front-end; TFT; 24 потенциометра, два

энкодера, восемь кнопок и индикация; один RCA, два TS, Eurorack и сервисный USB. Полный построчный резерв находится в `research-v0.5/components-preliminary.csv`.

Сумма диапазонов CSV — **60,88–147,42 USD**, округлённый рабочий резерв — **65–150 USD**. В нём предусмотрены простая монохромная индикация шести кнопок и резистивный DAC. RGB-индикация, специализированный DAC, более точный CV, корпус/панель/колпачки и сборка не входят в эту базовую сумму. Простая LED-индикация — сметное предложение, цвет и конструкция органов управления ещё не выбраны.

На небольшую серию добавить ориентировочно 20–60 USD/прибор на PCB/сборку/стартовые затраты: **85–210 USD** после округления. Это не онлайн-котировка. Отдельный резерв переработки прототипа и лабораторные средства не включены. Экономию прежде всего даёт удаление узлов матриц: только прежние switches, драйверы/компараторы и шесть экспандеров составляли примерно 149–192 USD/прибор до гнёзд.

Проверенная позиция	JLC код	Наблюдаемый остаток 23.10.2026	Примечание
ESP32-P4NRW32X	C54540373	0, раздел buy	Из предыдущего снимка; закупочный риск остаётся
MCP3204-CI/SL	C32816	344	SOIC, цена 2,7262 USD при 1–9; 2,3321 при 10–29
CD74HC4067M96	C496123	7155	Из предыдущего снимка; 2 шт./прибор
RP2350A, для B/C	C42411118	5924	QFN-60; 1,2936 USD при 1–9
AD9708ARUZ, альтернатива	C9640	7	14,151 USD при 1–9; недостаточно для партии 20
OPA2197IDR, кандидат CV buffer	C139363	13267	Конкретное включение/off-state ещё не квалифицированы
TPS54302DDCR	C311983	49152	Из предыдущего снимка
TPS62130RGTR	C43590	25142	Из предыдущего снимка

Новые результаты публичного поиска сохранены в `research-v0.5/catalog-snapshot-2026-10-23.json`; прежние части — в снимке v0.4. Запасы не зарезервированы. Удалён дефицит 22 ADG7421F на прибор, но точная поставка P4, TFT, энкодеров, precision resistors и остальных пассивных ещё не обеспечена полным manufacturing BOM.

JLCPCB подтверждает Standard PCBA с шагом до 0,35 мм, монтаж QFN/QFP/BGA, Global Sourcing и consignment. Это делает заводской монтаж SMD реалистичным, но не заменяет приёмку точных компонентов/корпусов и будущих BOM/CPL. Механический TFT, потенциометры, энкодеры, TS/RCA и панель нужно согласовать по технологии крепления и пайки. 24 ручки остаются главным ограничением ширины; исчезновение патчей не доказывает конкретные HP. Сначала нужен макет панели без PCB.

10. Проверка на прототипе

Проверка	Нагрузка и наблюдения	Критерий следующего решения
Один 480i raster	Чёрный/белый/градиент/checkerboard, 75 Ом; 525 строк, 6 equalizing pulses, field parity, 29,97/59,94; несколько приёмников	Правильные уровни/тайминги/полоса и совместимость; отсутствие цифровых пауз

Проверка	Нагрузка и наблюдения	Критерий следующего решения
Максимальный DSP	Все шесть OSC; 0/18/36 OSC-связей; H↔V и согласованные feedback; 720×480; реальные morph/anti-alias	Каждый кадр укладывается в 33,3667 мс; целевой запас, например рендер ≤20 мс, отдельно фиксируется как инженерный критерий
Совместный stress	DSP + TFT/menu + оба CV + ручки + энкодеры; counters underrun и worst-case latency; длительный прогон	480i не теряет синхронизацию; результаты измерены, не выведены из частоты CPU
UI	Все 144 слота доступны; до 36 включений; отказ 37-го; выключение OSC только из микса; MODE без изменения состояния	Пользовательские правила выполняются; нет скрытого переключения слота из preview
CV	DC, синусы до100 Гц, out-of-band, шум, offset/gain, последовательный skew, input on/off faults и питание	Подтверждены полезная полоса, точность и защита двух конкретных трактов
Eurorack/USB service	Переполюсовка через ограниченный источник, пуск, нагрев, обе полярности стойки, подключение USB при выключенном модуле	VBUS не запускает и не подпитывает устройство; безопасные токи, восстановление прошивки
Производство/панель	Точные MPN и supplier SKU, stock/lead time, reflow, mechanical mockup	После технических тестов — отдельное согласование схемы/PCB

Предложение для stress: не менее часа на худшей сцене с журналом underrun и длительностей кадров, затем температурные/питательные углы. Это будущий тест, не выполненный прогон. Если есть аппаратные дефекты тайминга на A, сравнить B; если не хватает DSP — не прятать падение кадров за повторением старого изображения.

Остаются открытыми конкретные фиксированные силы/feedback, минимальная полезная видеополоса и setup, точность CV, исходное состояние OSC/матрицы после включения, механика и полный BOM. Они перечислены как оставшаяся работа, а не сетевые или разрешительные блокировки.

11. Источники и воспроизводимость

1. Консолидированное ТЗ v0.5: новые сообщения и подтверждённые ответы заказчика имеют приоритет над историческим v0.4.
2. ITU-R BT.1700 official ZIP: `1700-e.pdf` Part A и входящий `S170m-2004.pdf`, tables 2–3. BT.601-7: цифровая сетка 525/60.
3. P4 datasheet pre-release v0.7, RP2350 datasheet, ESP-IDF PARLIO: интерфейсы, память, clock input; не benchmark и не доказательство непрерывного 480i. Остальные MCU и ограничения SDK разобраны в исследовании v0.4.
4. MCP3204/3208 datasheet: скорость, 12 бит, input settling, SPI. AD9708, THS7314, SLOS513A: выходные кандидаты и ограничения реконструкции.
5. Doepfer, TPS54302, TPS6213x: Eurorack и питание.
6. JLC capabilities, FAQ, публичный поисковый API каталога: подтверждены возможности сервиса и конкретные записи, не заказ.

В `research-v0.5/` приложены арифметический скрипт, таблицы CPU/video/CV/power, предварительный BOM и снимок каталога. Запуск: `python3 docs/research-v0.5/calculations.py`. Источники с контрольными суммами — `source-register.csv`; повторно использованные документы ссылаются на реестр v0.4. Расчёты воспроизводимы на ПК, но не подтверждают hardware timing, электрическую защиту, реальную производительность и нагрев.