Fakultät Informatik

Prof. Dr.-Ing. Michael Blaich Robotik und Künstliche Intelligenz

Übung Rechnerarchitekturen AIN 2 SS2025

5. Cache

Die Abgabe erfolgt durch Hochladen der Lösung in Moodle. Zusätzlich wird die Lösung in der Übung nach dem Abgabetermin stichprobenartig kontrolliert.

Bearbeitung in Zweier-Teams

Team-Mitglied 1:

Team-Mitglied 2:

Fakultät Informatik

Prof. Dr.-Ing. Michael Blaich Robotik und Künstliche Intelligenz

Aufgabe 5.1 Direct Mapped Cache

Ein Prozessor verwendet eine Speicherhierarchie mit zwei Cache-Ebenen. Die erste Cache-Ebene besteht aus einem Cache mit 32 Blöcken zu je 16 Bytes. Die zweite Cache-Ebene aus 1024 Blöcken mit ebenfalls 16 Bytes. Bei beiden Caches handelt es sich um Direct-Mapped-Caches. Ein Auszug der beiden Caches ist in Tabelle 1 und Tabelle 2 dargestellt. Der Prozessor lädt ein Wort an der Speicheradresse 2404. Welcher Wert wird zurückgegeben?

Index	V	Tag	Speicherblock (Words)					
•••								
19	N	14	11	4	7	13		
20	Υ	300	23	32	98	76		
21	Υ	22	98	23	67	98		
22	Υ	1	7	6	5	4		
23	N	7	8	9	10	11		

Tabelle 1: Cache der ersten Ebene

Index	V	Tag	Speicherblock						
•••									
148	Υ	80	123	132	198	176			
149	Υ	6	98	23	67	98			
150	Υ	0	70	60	50	40			
151	N	2	8	9	10	11			
152	N	14	0	0	0	0			

Tabelle 2: Cache der zweiten Ebene



Hochschule Konstanz

Fakultät Informatik

Prof. Dr.-Ing. Michael Blaich Robotik und Künstliche Intelligenz

Aufgabe 5.2 Direct-Mapped-Cache und Set-Associative Cache

Ein Prozessor verwendet getrennte Daten- und Instruktionscaches. Der Daten-Cache wird über eine Speicherhierarchie mit zwei Cache-Ebenen realisiert. Der First-Level-Cache besteht aus einem Direct-Mapped-Cache mit 64 Blöcken zu je 8 Bytes. Ein Auszug des Caches ist in Tabelle 3 gegeben.

Der Second-Level-Cache ist ein 2-Way-Set-Associative-Cache mit einem Gesamtspeicherplatz von 2048 Bytes und einer Blockgröße von 8 Bytes. Ein Auszug dieses Caches ist in Tabelle 2 und Tabelle 4 gegeben. Gehen Sie weiterhin davon aus, dass eine LRU-Ersetzungsstrategie verwendet wird und die "linken" Blöcke in der Tabelle jeweils zuletzt genutzt wurden.

Beide Caches verwenden eine Write-Back-Strategie, wobei beim Ersetzen der "Dirty"-Block nur auf die nächst tiefere Cache-Ebene geschrieben wird.

In Abbildung 1 ist der Assembler-Code einer Prozedur gegeben, die elementweise die Summe zweier Arrays A und B bestimmt und in einem dritten Array C abspeichert. Die Übergabeparameter der Funktion sind:

\$a0: Adresse des Arrays A \$a1: Adresse des Arrays B \$a2: Adresse des Arrays C \$a3: Anzahl Elemente

Hinweis: Die Cache-Inhalte in den Tabellen sind in nicht vorzeichenbehafteten (unsigned) Worten (Word) dargestellt.

- 5.2.1 Bestimmen Sie für den ersten Schleifendurchlauf, wie sich die Werte im Cache verändern, wenn die Prozedur mit den Werten \$a0=1000, \$a1=3040, \$a2=9196 und \$a3=3 aufgerufen wird. Tragen Sie die Veränderungen der Cache-Inhalte in Tabelle 5 bzw. Tabelle 6 ein. Geben Sie auch die Codezeile an, die die Veränderung verursacht. Geben Sie auch die Codezeile an, die die Veränderung verursacht. Tragen Sie in der mit "D" überschriebenen Spalte ein, ob es sich um einen "Dirty" Block handelt.
- 5.2.2 Betrachten Sie nun die gesamte Schleife mit den gegebenen Argumenten.
 - a. Wie viele Misses treten jeweils in der ersten und zweiten Cache-Ebene auf?
 - b. Bestimmen Sie den CPI der Prozedur, wenn der Zugriff auf den First-Level-Cache einen Takt, der Zugriff auf den Second-Level-Cache 10 Takte und der Zugriff auf den Hauptspeicher 100 Takte dauert?

Hochschule Konstanz

Fakultät Informatik

Prof. Dr.-Ing. Michael Blaich Robotik und Künstliche Intelligenz

Tabelle 3: Auszug des Inhalt des First-Level-Caches

Tabelle 3. Auszug des innalt des First-Level-Caches								
Index	V	Tag	Speicherblock					
inuex	V	Tag	(in Worten, dezim	nal, Byte 0 rechts)				
0	Υ	17	1	0				
1	Υ	17	3	2				
2	Υ	17	5	4				
60	Υ	5	7	6				
61	Υ	17	9	8				
62	Υ	17	11	10				
63	Υ	17	13	12				

Tabelle 4: Auszug des Inhalts des Second-Level-Caches

Tabelle 4: Auszug des Innalts des Second-Level-Caches									
Set Index V	V Tag	Speicherblock 1		V Tag	Speicherblock 2				
Jet muex	V	Tag	(in Worten, dezin	nal, Byte 0 rechts)	V	Tag	(in Worten, dezimal, Byte 0 rechts		
0	Υ	8	1	0	Υ	5	1	0	
1	Υ	8	3	2	Υ	5	3	2	
2	Υ	8	5	4	Υ	5	5	4	
	Υ				Υ				
123	Υ	8	7	6	Υ	2	7	6	
124	Υ	8	9	8	Υ	5	9	8	
125	Υ	8	11	10	Υ	0	11	10	
126	Υ	8	13	12	Υ	5	13	12	

Tabelle 5: Veränderungen im First-Level-Cache

Codezeile	Index	D	Tag	Speicherblock			
				(in Worten, dezimal, Byte 0 recht			

Tabelle 6: Veränderungen im Second-Level-Cache

Tabelle 6. Veraliderdingen im Gecond-Level-Gacile									
Codezeile	Set	D	Tag	Speicherblock 1			Tag	Speiche	rblock 2
	Index			(in Worten, dezimal, Byte 0 rechts)				(in Worten, dezir	mal, Byte 0 rechts)

Abbildung 1: Hauptprogramm

1	ARRSUM: beq \$a3,\$zero,BACK
2	lw \$s0,0(\$a0)
3	lw \$s1,0(\$a1)
4	add \$s2,\$s0,\$s1
5	sw \$s2,0(\$a2)
6	addi \$a0,\$a0,4
7	addi \$a1,\$a1,4
8	addi \$a2,\$a2,4
9	addi \$a3,\$a3,-1
10	j ARRSUM
11	BACK: jr \$ra