

目录

一、实验要求.....	2
二、参考内容.....	3
1. 数据选择器及应用.....	3
2. 译码器及应用	6
三、实验开发板 DE0 的基本使用	9

一、实验要求

要求 1: 参照参考内容，调用 MAXPLUSII 库中的组合逻辑器件 74138 三线八线译码器和 7420 与非门，用原理图输入方法实现一位全加器。（QuartusII 实现波形仿真和下载开发板验证）

要求 2: 参照参考内容，调用 MAXPLUSII 库中的组合逻辑器件 74153 双四数据选择器和 7400 与非门，用原理图输入方法实现一位全减器。（QuartusII 实现波形仿真和下载开发板验证）

要求 3: 在要求 1 和要求 2 的基础上，自选门电路或组合逻辑电路，用 4 个开关作为控制端，当控制开关为一名组员学号的最后一位时实现一位全加器；当控制开关为另一名组员学号的最后一位时实现一位全减器。（如学号分别是 2021301809 和 2021301804 时，控制开关输入 9 实现全加器，控制开关输入 4 实现全减器灯，其他情况，输出为 0）（QuartusII 实现波形仿真和下载开发板验证）

二、参考内容

1. 数据选择器及应用

一、实验目的

1. 通过实验的方法学习数据选择器的电路结构和特点。
2. 掌握数据选择器的逻辑功能及其基本应用。

二、实验内容

1. 某导弹发射场有正、副指挥员各一名，操作员两名。当正副指挥员同时发出命令时，两名操纵员中有一人按下发射按钮，即可产生一个点火信号发射导弹，设计组合逻辑电路，用 **74LS153 和门电路**完成点火信号的控制，写出函数式，列出真值表，画出实验电路。
2. 用 **74LS153 和门电路**设计一个一位全加器。

三、实验步骤与结果

1. 点火信号控制电路设计

组合逻辑电路采用正逻辑。A、B、C、D 为四个输入变量（A、B 为指挥员，C、D 为操作员），F 表示输出变量（1 表示发射，0 表示不发射）。真值表为：

A	B	C	D	F
1	1	1	0	1
1	1	0	1	1
1	1	1	1	1

画出卡诺图：

AB \ CD	00	01	11	10
00	0	0	0	0
01	0	0	1	0
11	0	0	1	0
10	0	0	1	0

降维卡诺图：


AB \ C	0	1
00	0	0
01	0	D
11	0	1
10	0	0

根据降维卡诺图得到如下表达式：

$$F = A\overline{B}C\overline{D} + ABC$$

$$= AB(C + D)$$

组合逻辑电路为：



2. 一位全加器设计

组合逻辑电路中 A、B、C 为输入端，S1、C0 为输出端，其中 A 为被加数，B 为加数，C 为前级加法器的进位，S1 为和的个位，C0 表示是否进位。真值表为：

A	B	C	S1	C0
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

根据真值表，画出卡诺图：

AB \ CI	00	01	11	10
0	0	1	0	1
1	1	0	1	0

S 卡诺图


AB \ CI	00	01	11	10
0	0	0	1	0
1	0	1	1	1

C0 卡诺图

降维后：

AB	00	01	11	10
S1 端	CI	$\overline{CI}$	CI	$\overline{CI}$
CO 端	0	CI	1	CI

组合逻辑电路为:



2. 译码器及应用

一、实验目的


1. 通过实验的方法学习 74LS138 的电路结构和特点。
2. 掌握 74LS138 的逻辑功能及其基本应用。

二、实验内容

1. 将两个 3/8 线译码器组成 4/16 线译码器。
2. 利用 74LS138 设计实现脉冲分配器。
3. 利用 74LS138 设计实现全加器。

三、实验步骤与结果


1. 利用使能端将两片 74LS138（3/8 译码器）组合成一片四线十六线译码器。



74LS138 扩展图

2. 设计实现脉冲分配器。

二进制译码器实际上也是脉冲分配器。利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器(又称多路分配器)，如图所示。若在 G_1 输入端输入数据信息， $\overline{G_{2A}} = \overline{G_{2B}} = 0$ ，地址码所对应的输出是 G_1 数据信息的反码；若从 $\overline{G_{2A}}$ 端输入数据信息，令 $G_1 = 1$ 、 $\overline{G_{2B}} = 0$ ，地址码所对应的输出就是 $\overline{G_{2B}}$ 端数据信息的原码。若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。



74LS138 实现脉冲分配器

3. 利用 74LS138 设计实现全加器。

3 位二进制译码器给出 3 变量的全部最小项;

$$Y_0 = \overline{CBA} = \overline{m_0} \quad Y_1 = \overline{CBA} = \overline{m_1} \quad Y_2 = \overline{CBA} = \overline{m_2} \quad Y_3 = \overline{CBA} = \overline{m_3}$$

$$Y_4 = \overline{CBA} = \overline{m_4} \quad Y_5 = \overline{CBA} = \overline{m_5} \quad Y_6 = \overline{CBA} = \overline{m_6} \quad Y_7 = \overline{CBA} = \overline{m_7}$$


利用这些最小项实现各种组合逻辑电路。

A	B	C _{i-1}	S	C ₀
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

①写出全加器函数的标准与或表达式，并变换为与非-与非形式。

$$\begin{cases} S(A_i, B_i, C_{i-1}) = \sum m(1,2,4,7) = \overline{m_1} \overline{m_2} \overline{m_4} \overline{m_7} \\ C_o(A_i, B_i, C_{i-1}) = \sum m(3,5,6,7) = \overline{m_3} \overline{m_5} \overline{m_6} \overline{m_7} \end{cases}$$

②画出用二进制译码器和与非门实现这些函数的接线图。



用 74LS138 实现全加器

三、实验开发板 DE0 的基本使用

(1) 开关

开发板DE0提供了10个拨动开关，分别以SW0到SW9标注。它们如图4所示分别直接连接到Cyclone V FPGA芯片上。开关拨至上方对应的FPGA输入为高电平（3.3V）；当开关拨至下方对应的FPGA输入为低电平（0V）。拨动开关的引脚分配如表1所示。




图4 拨动开关与Cyclone V FPGA之间的连接

表1 拨动开关的引脚分配表

Signal Name	FPGA Pin No.	Description
SW0	PIN_U13	Slide Switch[0]
SW1	PIN_V13	Slide Switch[1]
SW2	PIN_T13	Slide Switch[2]
SW3	PIN_T12	Slide Switch[3]
SW4	PIN_AA15	Slide Switch[4]
SW5	PIN_AB15	Slide Switch[5]
SW6	PIN_AA14	Slide Switch[6]
SW7	PIN_AA13	Slide Switch[7]
SW8	PIN_AB13	Slide Switch[8]
SW9	PIN_AB12	Slide Switch[9]

(2) LED灯

板上提供了10个用户可控的发光二极管，分别以LDE0到LED9标注。它们如图5所示方式连接到Cyclone V FPGA芯片上。当FPGA对应输出端口为高电平时，点亮相应的发光二极管。发光二极管的引脚分配如表2所示。



图5 发光二极管与Cyclone V FPGA之间的连接

表2 发光二极管的引脚分配表

Signal Name	FPGA Pin No.	Description
LEDR0	PIN_AA2	LED [0]
LEDR1	PIN_AA1	LED [1]
LEDR2	PIN_W2	LED [2]
LEDR3	PIN_Y3	LED [3]
LEDR4	PIN_N2	LED [4]
LEDR5	PIN_N1	LED [5]
LEDR6	PIN_U2	LED [6]
LEDR7	PIN_U1	LED [7]
LEDR8	PIN_L2	LED [8]
LEDR9	PIN_L1	LED [9]

(3) 7段数码管

板上提供了6个7段共阳极数码管，分别以HEX0到HEX3标注。它们如图6所示方式连接到FPGA芯片上。当FPGA对应输出端口为低电平时，点亮数码管相应的段；当FPGA对应输出端口为高电平时，熄灭数码管相应的段。6个7段共阳极数码管的各段引脚与FPGA引脚引脚分配如表3所示。




图6



图7

表3 6个7段共阳极数码管的各段引脚与FPGA引脚分配表

Signal Name	FPGA Pin No.	Description
HEX00	PIN_U21	Seven Segment Digit 0[0]
HEX01	PIN_V21	Seven Segment Digit 0[1]
HEX02	PIN_W22	Seven Segment Digit 0[2]
HEX03	PIN_W21	Seven Segment Digit 0[3]
HEX04	PIN_Y22	Seven Segment Digit 0[4]
HEX05	PIN_Y21	Seven Segment Digit 0[5]
HEX06	PIN_AA22	Seven Segment Digit 0[6]
HEX10	PIN_AA20	Seven Segment Digit 1[0]
HEX11	PIN_AB20	Seven Segment Digit 1[1]
HEX12	PIN_AA19	Seven Segment Digit 1[2]
HEX13	PIN_AA18	Seven Segment Digit 1[3]
HEX14	PIN_AB18	Seven Segment Digit 1[4]
HEX15	PIN_AA17	Seven Segment Digit 1[5]
HEX16	PIN_U22	Seven Segment Digit 1[6]
HEX20	PIN_Y19	Seven Segment Digit 2[0]
HEX21	PIN_AB17	Seven Segment Digit 2[1]
HEX22	PIN_AA10	Seven Segment Digit 2[2]
HEX23	PIN_Y14	Seven Segment Digit 2[3]
HEX24	PIN_V14	Seven Segment Digit 2[4]
HEX25	PIN_AB22	Seven Segment Digit 2[5]
HEX26	PIN_AB21	Seven Segment Digit 2[6]
HEX30	PIN_Y16	Seven Segment Digit 3[0]
HEX31	PIN_W16	Seven Segment Digit 3[1]
HEX32	PIN_Y17	Seven Segment Digit 3[2]
HEX33	PIN_V16	Seven Segment Digit 3[3]
HEX34	PIN_U17	Seven Segment Digit 3[4]
HEX35	PIN_V18	Seven Segment Digit 3[5]
HEX36	PIN_V19	Seven Segment Digit 3[6]

HEX40	PIN_U20	Seven Segment Digit 4[0]
HEX41	PIN_Y20	Seven Segment Digit 4[1]
HEX42	PIN_V20	Seven Segment Digit 4[2]
HEX43	PIN_U16	Seven Segment Digit 4[3]
HEX44	PIN_U15	Seven Segment Digit 4[4]
HEX45	PIN_Y15	Seven Segment Digit 4[5]
HEX46	PIN_P9	Seven Segment Digit 4[6]
HEX50	PIN_N9	Seven Segment Digit 5[0]
HEX51	PIN_M8	Seven Segment Digit 5[1]
HEX52	PIN_T14	Seven Segment Digit 5[2]
HEX53	PIN_P14	Seven Segment Digit 5[3]
HEX54	PIN_C1	Seven Segment Digit 5[4]
HEX55	PIN_C2	Seven Segment Digit 5[5]
HEX56	PIN_W19	Seven Segment Digit 5[6]

(4) 时钟电路

板上提供一个50MHz时钟信号，该时钟信号连接到FPGA中作为用户逻辑时钟使用。

实验板时钟分配框图如图8所示。时钟输入到FPGA的I/O引脚的相关引脚分配如表4所示。

注：实验中使用用PIN_M9管脚。




图8 时钟分配框图

表4 FPGA时钟输入的引脚分配表

Signal Name	FPGA Pin No.	Description
CLOCK_50	PIN_M9	50 MHz clock input(Bank 3B)
CLOCK2_50	PIN_H13	50 MHz clock input(Bank 7A)
CLOCK3_50	PIN_E10	50 MHz clock input(Bank 8A)
CLOCK4_50	PIN_V15	50 MHz clock input(Bank 4A)