

目 录

一、实验要求.....	2
二、参考内容.....	3
1.与门逻辑的 VHDL 的源文件.....	3
2.8421BCD 转换成七段码译码器 VHDL 的源文件	3
3. 带一个清零端，一个进位输出端十进制器计数器的 VHDL 源文件	4
4. 50M 分频器的 VHDL 源文件.....	5
5. 由 VHDL 文件生成逻辑原理框图方法.....	6
三、DE0 外接引脚说明.....	14

一、实验要求

要求 1：学习并掌握硬件描述语言 VHDL；熟悉门电路的逻辑功能，并用硬件描述语言实现门电路的设计。参考“参考内容 1”中给出的与门源程序，编写一个异或门逻辑电路。1) 用 QuartusII 波形仿真验证；2) 下载到 DE0 开发板验证。

要求 2：熟悉中规模器件译码器的逻辑功能，用硬件描述语言实现其设计。参考“参考内容 2”中给出的将 8421BCD 码转换成 0-9 的七段码译码器源程序，编写一个将二进制码转换成 0-E 的七段码译码器。1) 用 QuartusII 波形仿真验证；2) 下载到 DE0 开发板，利用开发板上的数码管验证。

要求 3：熟悉时序电路计数器的逻辑功能，用硬件描述语言实现其设计。参考“参考内容 3”中给出的四位二进制计数器的源程序，编写一个计数器实现 0-E 计数。用 QuartusII 波形仿真验证；

要求 4：熟悉分频电路的逻辑功能，并用硬件描述语言实现其设计。参考“参考内容 4”中给出的 50M 分频器的源程序，编写一个能实现占空比 50% 的 5M 和 50M 分频器即两个输出，输出信号频率分别为 10Hz 和 1Hz。下载到 DE0 开发板验证。（提示：利用 DE0 板上已有的 50M 晶振作为输入信号，通过开发板上两个的 LED 灯观察输出信号）。电路框图如下：



要求 5：利用已经实现的 VHDL 模块文件，顶层文件采用原理图设计方法，实现 a,b,c,d,E,学号 5 位，E, d, c, b, a 计数自动循环显示，频率 1Hz 和 10Hz 可以切换。（提示：如何将 VHDL 模块文件在顶层原理图文件中引用，参考参考内容 5）

二、参考内容

1.与门逻辑的 VHDL 的源文件

```
LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY exa4_1 IS

PORT(A,B:IN STD_LOGIC;

C:OUT STD_LOGIC);

END exa4_1;

ARCHITECTURE fwm OF exa4_1 IS

BEGIN

C<=A AND B;

END;
```

2.8421BCD 转换成七段码译码器 VHDL 的源文件

```
LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY exa4_2 IS

PORT (data_in:IN STD_LOGIC_VECTOR(3 DOWNT0 0);

dis_out:OUT STD_LOGIC_VECTOR(6 DOWNT0 0));

END exa4_2;

ARCHITECTURE fwm OF exa4_2 IS

BEGIN

PROCESS(data_in)

BEGIN

CASE data_in IS
```

```

    WHEN "0000" => dis_out <= "1000000" ;--显示 0
    WHEN "0001" => dis_out <= "1111001" ;--显示 1
    WHEN "0010" => dis_out <= "0100100" ;--显示 2
    WHEN "0011" => dis_out <= "0110000" ;--显示 3
    WHEN "0100" => dis_out <= "0011001" ;--显示 4
    WHEN "0101" => dis_out <= "0010010" ;--显示 5
    WHEN "0110" => dis_out <= "0000010" ;--显示 6
    WHEN "0111" => dis_out <= "1111000" ;--显示 7
    WHEN "1000" => dis_out <= "0000000" ;--显示 8
    WHEN "1001" => dis_out <= "0010000" ;--显示 9

    WHEN OTHERS => dis_out <= "1111111" ;--灭灯，不显示

END CASE;

END PROCESS;

END fwm;

```

3. 带一个清零端，一个进位输出端十进制器计数器的 VHDL 源文件

```

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY exa4_3 IS

    PORT ( clk,RST  : IN STD_LOGIC;

          DOUT : OUT STD_LOGIC_VECTOR (3 DOWNT0 0); -- 四位计数

          COUT : OUT STD_LOGIC);                    -- 进位位

END exa4_3;

ARCHITECTURE fwm OF exa4_3 IS

    SIGNAL Q1 : STD_LOGIC_VECTOR (3 DOWNT0 0);

```

```

BEGIN

    PROCESS(clk,RST)

    BEGIN

        IF RST = '0' THEN Q1<=(OTHERS => '0'); COUT<= '0';

        ELIF  clk'  EVENT AND clk=' 1'  THEN

            Q1<=Q1+1;

            COUT<= '0';

            IF Q1 >= "1001" THEN Q1<=(OTHERS => '0'); COUT<= '1';

            END IF;

        END IF;

    END PROCESS;

    DOUT<=Q1 ;

END fwm;

```

4. 50M 分频器的 VHDL 源文件

```

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY exa4_4 IS

    PORT(clk:IN STD_LOGIC;

        clk_out:OUT STD_LOGIC);

END exa4_4;

ARCHITECTURE fwm OF exa4_4 IS

    CONSTANT m : INTEGER:= 25000000;    --50M 分频到 1Hz 时=25000000。

    SIGNAL tmp :STD_LOGIC;

BEGIN

    PROCESS(clk, tmp)

```

```

VARIABLE cout : INTEGER:=0;

BEGIN

    IF clk'EVENT AND clk='1' THEN

        cout:=cout+1;          --计数器+1

        IF cout<=m THEN tmp<='0';    --计数小于等于 25000000 , 输出 0

        ELSIF cout<m*2 THEN tmp<='1';  --计数小于 50000000 , 输出 1

        ELSE cout:=0;              --计数器清零

        END IF;

    END IF;

END PROCESS;


clk_out<=tmp;                  --分频器输出

END fwm;


```

5. 由 VHDL 文件生成逻辑原理框图方法


第一步：新建 VHDL 文件




第二步：输入 VHDL 文件



第三步：保存文件





第四步：编译




第五步：生成原理图框图

打开菜单栏，依次选择 File-> Create/Update -> Create Symbol Files for Current File。




第六步：调用已经生成的原理框图



a) 新建原理图文件




b)左键单击 symbol tool 按钮




c) 选择 project 下 exa4_4



d) 将选择的 50M 分频模块放置到原理图文件中




e) 利用生成的原理框图，可以实现 50M 分频，输出 1Hz 信号。输入的时钟信号连接实验板上的 PIN_M9 引脚。




f) 保存新建的原理图文件

左键单击 save，弹出如下对话框，可以在文件名框中更改为合适的文件名，本例为 fenpin50M：




第七步：编译新生成的原理图文件

a) 在 Project Navigator 中选择 file 标签页



b) 设置原理图文件为顶层文件

右键单击原理图文件，在弹出的菜单栏中选择 **Set as Top Level Entity**




c) 编译原理图文件

下载后的电路就可以将 50M 信号输入分频为 1Hz 信号输出。

总结


第四次实验需要按照类似步骤将编译过的 VHDL 文件生成原理图文件中可以调用的原理模块符号，实验中需要依次生成**分频模块**，**计数模块**，**译码模块**总计三个原理图模块，最后在顶层的原理图文件中完成系统连线。

DE0 外接引脚说明



拨动开关与Cyclone V FPGA之间的连接
拨动开关的引脚分配表

Signal Name	FPGA Pin No.	Description
SW0	PIN_U13	Slide Switch[0]
SW1	PIN_V13	Slide Switch[1]
SW2	PIN_T13	Slide Switch[2]
SW3	PIN_T12	Slide Switch[3]
SW4	PIN_AA15	Slide Switch[4]
SW5	PIN_AB15	Slide Switch[5]
SW6	PIN_AA14	Slide Switch[6]
SW7	PIN_AA13	Slide Switch[7]
SW8	PIN_AB13	Slide Switch[8]
SW9	PIN_AB12	Slide Switch[9]



Signal Name	FPGA Pin No.	Description
KEY0	PIN_U7	Push-button[0]
KEY1	PIN_W9	Push-button[1]
KEY2	PIN_M7	Push-button[2]
KEY3	PIN_M6	Push-button[3]
RESET_N	PIN_P22	Push-button which connected to DEV_CLRN Pin of FPGA

按压开关与Cyclone V FPGA之间的连接与引脚分配




图5 发光二极管与Cyclone V FPGA之间的连接

表2 发光二极管的引脚分配表

Signal Name	FPGA Pin No.	Description
LEDR0	PIN_AA2	LED [0]
LEDR1	PIN_AA1	LED [1]
LEDR2	PIN_W2	LED [2]
LEDR3	PIN_Y3	LED [3]
LEDR4	PIN_N2	LED [4]
LEDR5	PIN_N1	LED [5]
LEDR6	PIN_U2	LED [6]
LEDR7	PIN_U1	LED [7]
LEDR8	PIN_L2	LED [8]
LEDR9	PIN_L1	LED [9]

板上提供了6个7段共阳极数码管，分别以HEX0到HEX5标注。它们如图所示方式连接到FPGA芯片上。当FPGA对应输出端口为低电平时，点亮数码管相应的段；当FPGA对应输出端口为高电平时，熄灭数码管相应的段。6个7段共阳极数码管的各段引脚与FPGA引脚引脚分配如表所示。




Signal Name	FPGA Pin No.	Description
HEX00	PIN_U21	Seven Segment Digit 0[0]
HEX01	PIN_V21	Seven Segment Digit 0[1]
HEX02	PIN_W22	Seven Segment Digit 0[2]
HEX03	PIN_W21	Seven Segment Digit 0[3]
HEX04	PIN_Y22	Seven Segment Digit 0[4]
HEX05	PIN_Y21	Seven Segment Digit 0[5]
HEX06	PIN_AA22	Seven Segment Digit 0[6]
HEX10	PIN_AA20	Seven Segment Digit 1[0]
HEX11	PIN_AB20	Seven Segment Digit 1[1]
HEX12	PIN_AA19	Seven Segment Digit 1[2]
HEX13	PIN_AA18	Seven Segment Digit 1[3]
HEX14	PIN_AB18	Seven Segment Digit 1[4]
HEX15	PIN_AA17	Seven Segment Digit 1[5]
HEX16	PIN_U22	Seven Segment Digit 1[6]
HEX20	PIN_Y19	Seven Segment Digit 2[0]
HEX21	PIN_AB17	Seven Segment Digit 2[1]
HEX22	PIN_AA10	Seven Segment Digit 2[2]
HEX23	PIN_Y14	Seven Segment Digit 2[3]
HEX24	PIN_V14	Seven Segment Digit 2[4]
HEX25	PIN_AB22	Seven Segment Digit 2[5]
HEX26	PIN_AB21	Seven Segment Digit 2[6]
HEX30	PIN_Y16	Seven Segment Digit 3[0]
HEX31	PIN_W16	Seven Segment Digit 3[1]
HEX32	PIN_Y17	Seven Segment Digit 3[2]
HEX33	PIN_V16	Seven Segment Digit 3[3]
HEX34	PIN_U17	Seven Segment Digit 3[4]
HEX35	PIN_V18	Seven Segment Digit 3[5]
HEX36	PIN_V19	Seven Segment Digit 3[6]

HEX40	PIN_U20	Seven Segment Digit 4[0]
HEX41	PIN_Y20	Seven Segment Digit 4[1]
HEX42	PIN_V20	Seven Segment Digit 4[2]
HEX43	PIN_U16	Seven Segment Digit 4[3]
HEX44	PIN_U15	Seven Segment Digit 4[4]
HEX45	PIN_Y15	Seven Segment Digit 4[5]
HEX46	PIN_P9	Seven Segment Digit 4[6]
HEX50	PIN_N9	Seven Segment Digit 5[0]
HEX51	PIN_M8	Seven Segment Digit 5[1]
HEX52	PIN_T14	Seven Segment Digit 5[2]
HEX53	PIN_P14	Seven Segment Digit 5[3]
HEX54	PIN_C1	Seven Segment Digit 5[4]
HEX55	PIN_C2	Seven Segment Digit 5[5]
HEX56	PIN_W19	Seven Segment Digit 5[6]

板上提供一个50MHz时钟信号，该时钟信号连接到FPGA中作为用户逻辑时钟使用。

实验板时钟分配框图如图8所示。时钟输入到FPGA的I/O引脚的相关引脚分配如表4所示。

注：实验中使用用PIN_M9管脚。



时钟分配框图

FPGA时钟输入的引脚分配表

Signal Name	FPGA Pin No.	Description
CLOCK_50	PIN_M9	50 MHz clock input(Bank 3B)
CLOCK2_50	PIN_H13	50 MHz clock input(Bank 7A)
CLOCK3_50	PIN_E10	50 MHz clock input(Bank 8A)
CLOCK4_50	PIN_V15	50 MHz clock input(Bank 4A)