

Arquitetura e Organização de Computadores II

Prof. Anderson

24 de agosto de 2026

- Arquiteturas paralelas
- Topologia
- Coerência da Cache
- Multinúcleo
- Paralelismo – Dados
- GPU
- Cluster

Quando um processador é escalar, isso indica que ele faz uma operação por unidade de tempo

Em Arq I vemos processadores escalares, em Arq II veremos processadores superescalares

1 Paralelismo e Desempenho

1.1 Desempenho

- Speedup – $S = \frac{T_s}{T_p}$
 - T_s – Tempo sequencial
 - T_p – Tempo paralelo

Arquiteturas Mestre - Escravo no geral não são simétricos, com cada escravo tendo capacidades diferentes

2 Coerência da Cache

2.1 Consistência e Coerência

- Consistência → Ordem das operações da Cache
- Coerência → Qual dado deve ser lido
- Modelos de consistência

1. Sequencial

- Todo processador que vê a ordem, precisa ver a ordem de acordo com a sequência que o programador ditou
- A memória é atualizada constantemente para as variáveis usadas no código

2. Aquisição-Liberação

- Serve para otimizar o modelo sequencial
- Aplica a consistência somente em determinados pontos

3 Processadores Superescalares

- Problemas do Paralelismo

1. Dependencia Verdadeira – Leitura após escrita
2. Anti Dependencia – Escrita após leitura
3. Dependencia de Saida – Escrita após escrita

– Como resolver:

- * Renomeação de Registradores – Elimina anti-dependencia e dependencia de saida

3.1 Pipeline

- Pipeline Escalar de 4 / 5 estágios:

B	D	Ex	Er	
B	D	Bo	Ex	Er

– Emissão –

- No pipeline superescalar, a emissão realiza duas ações, envia a instrução para a estação reserva e renomeia os registradores (algoritmo de Tomasulo)

- A estação de reserva guarda uma instrução a ser emitida
- Sempre é renomeado o registrador pois a instrução é sempre guardada na estação de reserva

– Componentes:

1. Fila de Instruções
2. Estação de Reserva
3. Registradores – Cada um desses registradores contem dois campos, um para o valor e outro para o
4. Barramento Comum / Common Data Bus
5. L/S (Buffer Load/Store) – Também tem dois campos, um valor e o indice da estação de reserva da instrução

Quando uma instrução é completada, quer dizer que ao menos ela foi executada,
quando uma instrução é finalizada quer dizer que já foi escrito os resultados

Busy – Marca se a estação de reserva está ocupada ou não

Op – Operador

V_j, V_k – Quando é um valor direto, é o dado, j está na 1a pos e k na 2a

Q_j, Q_k – Quando o valor ainda não foi produzido, indica a posição na estação de reserva.

D – Destination, destino da operação do registrador

A estação de reserva só tem espaço para uma instrução

– Etapas do algoritmo de Tomasulo

1. Emissão

- * Próxima instrução da fila
- * Estação de Reserva vazia/livre
- * Não existe WAW ativo, com outras instruções já emitidas

2. Execução

- * Operandos prontos

3. Escrita dos resultados

- *