




Conflitos de execução Arquitetura de Computadores


Bruno Prado

Departamento de Computação / UFS

- Implementação de arquitetura com pipeline
 - As instruções são executadas de forma concorrente e sobreposta nos estágios do processador



- Implementação de arquitetura com pipeline
 - As instruções são executadas de forma concorrente e sobreposta nos estágios do processador




- ✓ Maximização da taxa de execução
- ✓ Melhor aproveitamento do hardware


- Cenários de execução em pipeline
 - Ideal
 - O desempenho do processador é multiplicado pelo número de estágios utilizados no pipeline
 - Não existem conflitos na execução das instruções e a taxa de execução só depende da frequência de operação e da quantidade de estágios

- Cenários de execução em pipeline
 - Ideal
 - O desempenho do processador é multiplicado pelo número de estágios utilizados no pipeline
 - Não existem conflitos na execução das instruções e a taxa de execução só depende da frequência de operação e da quantidade de estágios
 - Real
 - O desempenho é variável, sendo diretamente afetado pela sequência de instrucões executadas
 - Como podem existir conflitos que precisam ser tratados, o desempenho do sistema é reduzido para manter o comportamento sequencial das instruções

- O que são conflitos de execução no pipeline?
 - São situações onde uma instrução não pode executar no próximo estágio do pipeline
 - A resolução destes conflitos busca manter o comportamento sequencial esperado




- O que são conflitos de execução no pipeline?
 - São situações onde uma instrução não pode executar no próximo estágio do pipeline
 - A resolução destes conflitos busca manter o comportamento sequencial esperado



Conflito entre # | e # 2 : R | = O <-> |

- O que são conflitos de execução no pipeline?
 - São situações onde uma instrução não pode executar no próximo estágio do pipeline
 - A resolução destes conflitos busca manter o comportamento sequencial esperado




Conflito entre #2 e #3: R2 = 0 <-> 2

- ► Tipos de conflitos de execução em pipeline
 - Estrutural
 - Limitações no projeto do processador
 - Acesso sequencial da memória para código e dados


- ► Tipos de conflitos de execução em pipeline
 - Estrutural
 - Limitações no projeto do processador
 - Acesso sequencial da memória para código e dados
 - Dados
 - Dependência de dados entre instruções consecutivas
 - O comportamento sequencial deve ser preservado

- ► Tipos de conflitos de execução em pipeline
 - Fstrutural
 - Limitações no projeto do processador
 - Acesso sequencial da memória para código e dados
 - Dados
 - Dependência de dados entre instruções consecutivas
 - O comportamento sequencial deve ser preservado
 - Controle
 - Decisões baseadas em dados ainda não calculados
 - Atraso ou predição de desvio de fluxo de execução

- Limitações no projeto do sistema
 - Arquitetura Von Neumann (Princeton)




- Limitações no projeto do sistema
 - Arquitetura Von Neumann (Princeton)




Interface de memória com transações sequenciais acesso ao código e dados

- Limitações no projeto do sistema
 - Arquitetura Von Neumann (Princeton)



- Limitações no projeto do sistema
 - Arquitetura Von Neumann (Princeton)




As instruções #le #4 acessam a memória ao mesmo tempo


► Como resolver este conflito?


- Como resolver este conflito?
 - Sequenciamento das operações
 - Definição de qual estágio terá acesso ao barramento
 - Paralisação do pipeline até resolver o conflito


- Como resolver este conflito?
 - Sequenciamento das operações
 - Definição de qual estágio terá acesso ao barramento
 - Paralisação do pipeline até resolver o conflito
 - Arquitetura Harvard
 - Memórias físicas separadas para código e dados
 - Acesso concorrente para instruções e dados


 Criado por uma dependência de dados entre instruções consecutivas executando no pipeline
















- Impacto da inserção de atrasos ou bolhas
 - √ É uma solução simples de implementar
 - X Não é eficiente, reduzindo o desempenho


Adiantamento de dados em registrador




Adiantamento de dados em registrador




Adiantamento de dados em registrador




Adiantamento de dados em memória



Adiantamento de dados em memória



Adiantamento de dados em memória




- Impacto do adiantamento de dados
 - ✓ Reduz os atrasos na execução das instruções
 - X Necessita de hardware dedicado nos estágios

- Impacto do adiantamento de dados
 - ✓ Reduz os atrasos na execução das instruções
 - X Necessita de hardware dedicado nos estágios
- Arquitetura load-store
 - Realiza o uso intensivo dos registradores nas operações, reduzindo os acessos à memória
 - Sem dependência de dados em memória, é evitada a inserção de bolhas entre as instruções no pipeline

- Papel do compilador no conflito de dados
 - Apesar do processador ser capaz de resolver os conflitos no pipeline, o código gerado pelo compilador pode eliminar a ocorrência dos conflitos


```
#1 addi r1, r0,1
#2 muli r2, r1,2
#3 s32 [Ox+0], r2
#4 addi r3, r0,3
#5 xor r5, r+, r+
```

- Papel do compilador no conflito de dados
 - Apesar do processador ser capaz de resolver os conflitos no pipeline, o código gerado pelo compilador pode eliminar a ocorrência dos conflitos




A reorganização das instruções #1, #2 e #3 elimina os conflitos sem impacto no desempenho

- Papel do compilador no conflito de dados
 - Código sem reorganização



- Papel do compilador no conflito de dados
 - Código com reorganização



- Quem é responsável por tratar conflitos no pipeline?
 - Hardware
 - Durante a popularização do projeto em pipeline no final dos anos 70, os compiladores eram muito limitados

- Quem é responsável por tratar conflitos no pipeline?
 - Hardware
 - Durante a popularização do projeto em pipeline no final dos anos 70, os compiladores eram muito limitados
 - O projeto do hardware era mais complexo para detectar e tratar conflitos em tempo de execução


- Quem é responsável por tratar conflitos no pipeline?
 - Hardware
 - Durante a popularização do projeto em pipeline no final dos anos 70, os compiladores eram muito limitados
 - O projeto do hardware era mais complexo para detectar e tratar conflitos em tempo de execução
 - Em última instância, o processador precisa garantir o comportamento correto na execução do software

- Quem é responsável por tratar conflitos no pipeline?
 - Hardware
 - Durante a popularização do projeto em pipeline no final dos anos 70, os compiladores eram muito limitados
 - O projeto do hardware era mais complexo para detectar e tratar conflitos em tempo de execução
 - Em última instância, o processador precisa garantir o comportamento correto na execução do software
 - Software
 - Maior flexibilidade para otimizações e melhorias


- Quem é responsável por tratar conflitos no pipeline?
 - Hardware
 - Durante a popularização do projeto em pipeline no final dos anos 70, os compiladores eram muito limitados
 - O projeto do hardware era mais complexo para detectar e tratar conflitos em tempo de execução
 - Em última instância, o processador precisa garantir o comportamento correto na execução do software
 - Software
 - Maior flexibilidade para otimizações e melhorias
 - Ferramentas e técnicas de compilação avançadas

- Quem é responsável por tratar conflitos no pipeline?
 - Hardware
 - Durante a popularização do projeto em pipeline no final dos anos 70, os compiladores eram muito limitados
 - O projeto do hardware era mais complexo para detectar e tratar conflitos em tempo de execução
 - Em última instância, o processador precisa garantir o comportamento correto na execução do software
 - Software
 - Maior flexibilidade para otimizações e melhorias
 - Ferramentas e técnicas de compilação avançadas
 - Simplificação do projeto de processador, delegando para o compilador tarefas de tratamento de conflito


É decorrente da execução de instruções de desvio de fluxo que são dependentes de condições que ainda serão calculadas ou modificadas no pipeline




É decorrente da execução de instruções de desvio de fluxo que são dependentes de condições que ainda serão calculadas ou modificadas no pipeline



► Inserção de atrasos ou bolhas no pipeline



Inserção de atrasos ou bolhas no pipeline



- Impacto da inserção de atrasos ou bolhas
 - ✓ Resolve o conflito de forma simples
 - X Ineficiente e reduz muito o desempenho
 - X Necessita de hardware dedicado nos estágios

Como prever de forma eficiente quais instruções serão executadas após o desvio no pipeline?

- Como prever de forma eficiente quais instruções serão executadas após o desvio no pipeline?
 - ▶ Estaticamente: instruções de atraso (delay slot) são executadas até resolver as condições do desvio

- Como prever de forma eficiente quais instruções serão executadas após o desvio no pipeline?
 - ► **Estaticamente**: instruções de atraso (*delay slot*) são executadas até resolver as condições do desvio
 - Dinamicamente: executando os desvios de forma especulativa, baseando-se no histórico de desvios


- ► Inserção de instruções de atraso (*delay slot*)
 - As operações que independem do controle de fluxo condicional ou iterativo são sempre executadas

```
// Biblioteca padrão
   #include <stdlib.h>
   // Função principal
   int main() {
       // Declaração de variáveis
       int a = rand(), b, c, d = 10;
       // Operação and
       b = d & d;
       // Controle condicional
       if(a == 0) a = 1:
10
       else a = 0;
11
       // Operação or
       c = d \mid d:
1.3
       // Retorno sem erros
14
15
       return 0:
16
```

- Inserção de instruções de atraso (delay slot)
 - As operações que independem do controle de fluxo condicional ou iterativo são sempre executadas


```
// Biblioteca padrão
   #include <stdlib.h>
   // Função principal
   int main() {
       // Declaração de variáveis
       int a = rand(), b, c, d = 10;
       // Operação and
       b = d & d;
8
       // Controle condicional
       if(a == 0) a = 1;
10
       else a = 0;
11
       // Operação or
12
       c = d \mid d;
1.3
       // Retorno sem erros
14
15
       return 0:
16
```

Inserção de instruções de atraso (delay slot)



					,		•	
B P ++	D E C #3	B O P #2	ヒメヒ井	-				
	BP	DEC#	В О Р #3	ヒメヒ北	M E M #			
		D#BP-#	DEC#5	B O P #	E メ E #3	M E M #2		
			В Р #8	DEC#	BOP# DEC	ヒメヒ井	X E X #3	
				-	D E #8	B O P #	E メ E *5/	M E M #+

Inserção de instruções de atraso (delay slot)




			• •		/			
B P ++	D E C #3	B O P #2	モメヒ井	-				
	BP-#5	DEU#	В О Р #3	ヒメヒ北	メロメ井			
		BP1#6	D E C #5	B O D 非	ヒメロ#3	M E M #2		
			В Р 1 #8	DEC#	В О #5	ヒメヒ井	м Е #3	
				-	D E U #8	BOP#	ヒメヒ#5	M E M #+
								-


- Inserção de instruções de atraso (delay slot)
 - Esta técnica precisa ser suportada pela arquitetura e as instruções escalonadas pelo compilador
 - Quando o compilador não consegue alocar operações que sejam independentes do controle de fluxo, são inseridas instruções nop que são equivalentes as bolhas geradas pelo pipeline

- Previsão dinâmica de desvio
 - ► Tabela de história de desvios de 2 bits


Incorreta
01
10
11
00
_



Os preditores podem ser locais, globais ou a combinação de ambos




Predição dinâmica de desvio





Iteração I (predição incorreta)

Predição dinâmica de desvio




Iteração I (predição incorreta)







Heração 2 (predição incorreta)




Iteração 2 (predição incorreta)




Predição dinâmica de desvio



Iterações 3 até 9 (predição correta)




Predição dinâmica de desvio



Iteração IO (predição incorreta)

Predição dinâmica de desvio



Iteração 10 (predição incorreta)

- Predição dinâmica de desvio
 - A máquina de estados de predição muda sua previsão após dois resultados sequenciais incorretos
 - ▶ Técnicas mais complexas de predição acertam com mais de 90% de precisão a ocorrência dos desvios

Exercício

- Execute o programa abaixo no pipeline de 5 estágios, considerando que o processador utiliza uma organização de memória Von Neumann
 - O comportamento deve ser igual ao multiciclo, mostrando o tratamento dos diferentes conflitos
 - Represente graficamente os estágios do pipeline

```
// R.1 = 0
   mov r1, 0
3 // MEM [0x100] = R1
   s32 [0x40], r1
   // R1++
   addi r1, r1, 1
   // R1 ? 10
   cmpi r1, 10
   // Desvio condicional
   blt -4
   // Fim
11
12
   int O
```