



Superescalar Arquitetura de Computadores

Bruno Prado

Departamento de Computação / UFS

- O que é um superescalar?
 - É um processador com capacidade de executar instruções independentemente e concorrentemente em diferentes estágios do pipeline

- O que é um superescalar?
 - É um processador com capacidade de executar instruções independentemente e concorrentemente em diferentes estágios do pipeline
 - Pode permitir que a execução das instruções em uma ordem diferente da sequência do programa

- O que é um superescalar?
 - É um processador com capacidade de executar instruções independentemente e concorrentemente em diferentes estágios do pipeline
 - Pode permitir que a execução das instruções em uma ordem diferente da sequência do programa
 - Este termo surgiu em 1987 para definir esta técnica de projeto que aumenta a escala das operações

- Cycles per Instruction (CPI)
 - É uma métrica para avaliar quantos ciclos de relógio são necessários para executar uma instrução
 - Permite avaliar o desempenho do processador


$$CPI = \frac{\#Ciclos}{\#Instruções}$$

- Cycles per Instruction (CPI)
 - É uma métrica para avaliar quantos ciclos de relógio são necessários para executar uma instrução
 - Permite avaliar o desempenho do processador

$$CPI = \frac{\#Ciclos}{\#Instruções}$$


- Implementação em pipeline
 - Não existe execução concorrente das instruções, mas existe o aumento da taxa de execução

Fluxo de execução



- Implementação em pipeline
 - Não existe execução concorrente das instruções, mas existe o aumento da taxa de execução

Fluxo de execução



Taxa de até l instrução/ns (I GHz, CPI = I)

- ► Implementação em superpipeline
 - São criados estágios menores com o dobro da frequência para aumentar a taxa de execução

Fluxo de execução

0,5 ns	0,5 ns	0,5 ns	0,5 ns	0,5 ns	0,5 ns	0,5 ns	0,5 ns	0,5 ns	0,5 ns
BPI _I	BPl_2	DECI	DEC ₂	BOPI	BOP_2	EXE	EXE2	MEMI	MEM2
	BPI	BPI ₂	DECI	DEC ₂	BOPI	BOP ₂	EXEI	EXE2	MEMI
		BPI	BPI ₂	DECI	DEC ₂	BOPI	BOP ₂	EXE	EXE2
1 I 1 I		 	BPI	BPI ₂	DECI	DEC2	BOPI	BOP ₂	EXE
1 1		 		BPI	BPI ₂	DECI	DEC ₂	BOPI	BOP2
1	 	1 . 1 .			BPI	BPI ₂	DECI	DEC ₂	ВОР
	_	BPI ₁ BPI ₂	BPI ₁ BPI ₂ DEC ₁ BPI ₁ BPI ₂	BPI ₁ BPI ₂ DEC ₁ DEC ₂ BPI ₁ BPI ₂ DEC ₁ BPI ₁ BPI ₂	BPI, BPI2 DEC, DEC2 BOP, BPI, BPI2 DEC, DEC2 BPI, BPI2 DEC, BPI, BPI2 BPI2	BPI1 BPI2 DEC1 DEC2 BOP1 BOP2 BPI1 BPI2 DEC1 DEC2 BOP1 BPI1 BPI2 DEC1 DEC2 BPI1 BPI2 DEC1 DEC2 BPI1 BPI2 DEC1 BPI1 BPI2 BPI2	BPI BPI DEC DEC BOP BOP EYE BPI BPI DEC DEC DEC BOP BOP BPI BPI DEC DEC DEC BOP BPI BPI BPI DEC DEC BPI BPI BPI DEC DEC	BPI, BPI2 DEC, DEC2 BOP, BOP2 EXE, EXE2 BPI, BPI2 DEC, DEC2 BOP, BOP2 EXE, BPI, BPI2 DEC, DEC2 BOP, BOP2 BPI, BPI2 DEC, DEC2 BOP, BOP2	BPI BPI DEC DEC BOP BOP EXE EXE BPI BPI DEC DEC BOP BOP EXE BPI BPI DEC DEC DEC BOP BOP BPI BPI DEC DEC DEC BOP


- Implementação em superpipeline
 - São criados estágios menores com o dobro da frequência para aumentar a taxa de execução

Fluxo de execução


1	0,5 ns	0,5 ns	0,5 ns	0,5 ns	0,5 ns	0,5 ns	0,5 ns	0,5 ns	0,5 ns	0,5 ns
Ą	BPI _I	BPl_2	DECI	DEC ₂	BOPI	BOP ₂	EXE	EXE2	MEMI	MEM2
B		BPI	BPI ₂	DECI	DEC ₂	BOPI	BOP ₂	EXEI	EXE2	MEMI
Ċ			BPI	BPI ₂	DECI	DEC ₂	BOPI	BOP_2	EXE	EYE2
D				BPI	BPI ₂	DECI	DEC2	BOPI	BOP ₂	EXE
E	1 1				BPI	BPI ₂	DECI	DEC ₂	BOPI	BOP2
Ė Ļ	1 1	i 1				BPI	BPI ₂	DECI	DEC ₂	BOPI

Taxa de até 2 instruções/ns (2 GHz, CPI = 1)

- Implementação em superescalar
 - Os estágios do pipeline são replicados para que as instruções sejam executadas em paralelo



- Implementação em superescalar
 - Os estágios do pipeline são replicados para que as instruções sejam executadas em paralelo



Taxa de até 2 instruções/ns (1 GHz, CPI = 0,5)

- Instruction-Level Parallelism (ILP)
 - O paradigma superescalar está baseado no paralelismo em nível de instrução
 - O grau de paralelismo é definido pela quantidade média de instruções que podem ser executadas em paralelo nas unidades de processamento
 - Na avaliação do grau de paralelismo atingido pelo processador é utilizada a métrica de CPI

- Instruction-Level Parallelism (ILP)
 - O paradigma superescalar está baseado no paralelismo em nível de instrução
 - O grau de paralelismo é definido pela quantidade média de instruções que podem ser executadas em paralelo nas unidades de processamento
 - Na avaliação do grau de paralelismo atingido pelo processador é utilizada a métrica de CPI
 - Para maximizar o paralelismo são necessárias otimizações combinadas de hardware e software
 - O hardware de controle procura aproveitar todas as unidades de processamento disponíveis
 - A compilação organiza estaticamente a sequência de instruções geradas para execução paralela

- Instruction-Level Parallelism (ILP)
 - Paralelização do software

```
// Multiplicação escalar de vetor
void mult(int32_t k, int32_t V[], uint32_t n) {
    // Índices
for(uint32_t i = 0; i < n; i++) {
        // Multiplicação escalar
        V[i] = k * V[i];
}
</pre>
```

- ► Instruction-Level Parallelism (ILP)
 - ▶ Paralelização do software

```
// Multiplicação escalar de vetor
void mult(int32_t k, int32_t V[], uint32_t n) {
    // Índices
for(uint32_t i = 0; i < n; i++) {
        // Multiplicação escalar
        V[i] = k * V[i];
}
</pre>
```

Todas as operações nos índices do vetor podem ser realizadas em paralelo

- ► Instruction-Level Parallelism (ILP)
 - Conflitos e dependências

```
// Sequência de Fibonacci
   uint32_t fibonacci(uint32_t n) {
2
       // Caso base
       uint32_t r, tn2 = 0, tn1 = 1;
4
       if(n \le 1) r = n;
       // Cálculo sequencial
       for(uint32_t i = 1; i < n; i++) {
           r = tn2 + tn1;
           tn2 = tn1;
           tn1 = r;
10
       }
11
       // Retorno de resultado
12
13
       return r;
14
```

- ► Instruction-Level Parallelism (ILP)
 - Conflitos e dependências

```
// Sequência de Fibonacci
   uint32_t fibonacci(uint32_t n) {
2
       // Caso base
       uint32_t r, tn2 = 0, tn1 = 1;
       if(n \le 1) r = n;
       // Cálculo sequencial
       for(uint32_t i = 1; i < n; i++) {
           r = tn2 + tn1:
           tn2 = tn1:
10
           tn1 = r;
       }
11
       // Retorno de resultado
13
       return r;
14
```


A definição desta função de Fibonacci possui um comportamento inerentemente sequencial

- Conflitos e dependências de dado
 - A execução paralela de uma instrução é determinada pela análise de existência de conflito ou de dependência com outras instruções

- Conflitos e dependências de dado
 - A execução paralela de uma instrução é determinada pela análise de existência de conflito ou de dependência com outras instruções
 - Duas ou mais instruções são paralelas quando a execução simultânea no pipeline não gera atrasos

- Conflitos e dependências de dado
 - A execução paralela de uma instrução é determinada pela análise de existência de conflito ou de dependência com outras instruções
 - Duas ou mais instruções são paralelas quando a execução simultânea no pipeline não gera atrasos
 - Quando existe um conflito ou dependência entre as instruções, sua execução deve ser sequencial

- Conflitos e dependências de dado
 - A execução paralela de uma instrução é determinada pela análise de existência de conflito ou de dependência com outras instruções
 - Duas ou mais instruções são paralelas quando a execução simultânea no pipeline não gera atrasos
 - Quando existe um conflito ou dependência entre as instruções, sua execução deve ser sequencial



- Dependência de dado
 - Direta: a instrução i produz um resultado que será utilizado pela instrução j

```
1 // R1 = 1
addi <u>r1</u>, r0, 1
3 // R2 = R2 + R1
j>4 add r2, r2, <u>r1</u>
```

- Dependência de dado
 - Direta: a instrução i produz um resultado que será utilizado pela instrução j

```
| // R1 = 1
| addi <u>r1</u>, r0, 1
| 3 | // R2 = R2 + R1
| add r2, r2, <u>r1</u>
```

Indireta: a instrução k depende do resultado gerado pela instrução j que também depende da instrução i

- Dependência de dado
 - Direta: a instrução i produz um resultado que será utilizado pela instrução j

Indireta: a instrução k depende do resultado gerado pela instrução j que também depende da instrução i

```
1 // R1 = 1

addi <u>r1</u>, r0, 1

3 // R2 = R2 + R1

j->4 add <u>r2</u>, r2, <u>r1</u>

5 // R3 = R1 * R2

k->6 mul r3, r1, <u>r2</u>
```

A execução deve ser feita em ordem e com sobreposição parcial no pipeline

- ▶ Dependência de dado
 - São inerentes aos programas, limitando a quantidade de operações que podem ser feitas em paralelo

- Dependência de dado
 - São inerentes aos programas, limitando a quantidade de operações que podem ser feitas em paralelo
 - A análise de conflitos e dependências permite explorar o potencial de paralelismo das instruções

- Dependência de dado
 - São inerentes aos programas, limitando a quantidade de operações que podem ser feitas em paralelo
 - A análise de conflitos e dependências permite explorar o potencial de paralelismo das instruções
 - Técnicas para tratar estas dependências
 - Manter a dependência e evitar o conflito de dados com adiantamento de dados no pipeline
 - Eliminar a dependência pela transformação do código por escalonamento estático ou dinâmico

- Dependência de nome
 - Anti-dependência: a instrução j escreve em um registrador ou endereço de memória que também é lido pela instrução i

```
1  // R1 = R2
i->2  add r1, r0, <u>r2</u>
3  // R2 = 1
j->4  addi <u>r2</u>, r0, 1
```

- Dependência de nome
 - Anti-dependência: a instrução j escreve em um registrador ou endereço de memória que também é lido pela instrução i

 Dependência de saída: duas instruções i e j escrevem no mesmo registrador ou endereço de memória

```
1 // MEM [0x404] = R5

i->2 s32 [0x101], r5

3 // MEM [0x404] = R7

j->4 s32 [0x101], r7
```

- Dependência de nome
 - Anti-dependência: a instrução j escreve em um registrador ou endereço de memória que também é lido pela instrução i

 Dependência de saída: duas instruções i e j escrevem no mesmo registrador ou endereço de memória

Não existe um fluxo de dados entre as instruções, mas compartilham a mesma entrada ou saída (nome)

- ▶ Dependência de nome
 - Como n\u00e3o existe a depend\u00eancia de dados, as instru\u00e7\u00f3es podem ser executadas em paralelo

- Dependência de nome
 - Como não existe a dependência de dados, as instruções podem ser executadas em paralelo
 - Pode haver mudança de ordem nas instruções desde que os registradores sejam renomeados
 - Estática: realizada pelas etapas de otimização do compilador para geração de código
 - Dinâmica: aplicada durante a execução das instruções pelo hardware do processador

- Conflito de dados
 - São causados pela execução paralela de instruções com dependências de dado ou de nome

- Conflito de dados
 - São causados pela execução paralela de instruções com dependências de dado ou de nome
 - A ordem de execução do programa deve ser preservada na exploração do paralelismo

- Conflito de dados
 - São causados pela execução paralela de instruções com dependências de dado ou de nome
 - A ordem de execução do programa deve ser preservada na exploração do paralelismo
 - Tipos de conflitos de dados
 - Read After Write (RAW)
 - Write After Read (WAR)
 - Write After Write (WAW)

- Conflito de dados
 - Read After Write (RAW)
 - A instrução j realiza a leitura de um dado antes que que a instrução i tenha finalizado o processo de escrita, resultando na execução da instrução j com um valor anterior que já estava armazenado

```
| // MEM [0x404] = R1
| i->2 | s32 [0x101], r1
| 3 | // R2 = MEM [0x404]
| j->4 | 132 r2, [0x101]
```

- Conflito de dados
 - Read After Write (RAW)
 - A instrução j realiza a leitura de um dado antes que que a instrução i tenha finalizado o processo de escrita, resultando na execução da instrução j com um valor anterior que já estava armazenado

```
| // MEM[0x404] = R1
| i->2 | s32 [0x101], r1
| 3 | // R2 = MEM[0x404]
| j->4 | 132 r2, [0x101]
```

Este é o tipo de conflito mais comum (dependência verdadeira de dados)

- Conflito de dados
 - Write After Read (WAR)
 - A instrução j escreve em um operando da instrução i antes que ele seja carregado, causando a leitura incorreta do valor pela instrução i

```
1  // R1 = R1 * 2
i->2  muli r1, r1, 2
3  // R1 = R2 / 3
j->4  divi r1, r2, 3
```

- Conflito de dados
 - Write After Read (WAR)
 - A instrução j escreve em um operando da instrução i antes que ele seja carregado, causando a leitura incorreta do valor pela instrução i

```
1  // R1 = R1 * 2
i->2  muli r1, r1, 2
3  // R1 = R2 / 3
j->4  divi r1, r2, 3
```

Este conflito é causado pela anti-dependência e pela execução fora de ordem no *pipeline*

- Conflito de dados
 - Write After Write (WAW)
 - A instrução j possui um um operando de saída em comum com a instrução i, deixando o valor calculado pela instrução i, ao invés do resultado da instrução j

```
1 // R1 = R2 * 5

i->2 muli <u>r1</u>, r2, 5

3 // R1 = R3 / 8

j->4 divi <u>r1</u>, r3, 8
```

- Conflito de dados
 - Write After Write (WAW)
 - A instrução j possui um um operando de saída em comum com a instrução i, deixando o valor calculado pela instrução i, ao invés do resultado da instrução j

```
1 // R1 = R2 * 5

i->2 muli <u>r1</u>, r2, 5

3 // R1 = R3 / 8

j->4 divi <u>r1</u>, r3, 8
```

Este conflito é decorrente da dependência de saída e só ocorre quando o *pipeline* permite a escrita em mais de um estágio ou a execução fora de ordem das instruções

- Dependência de controle
 - É o resultado da execução de instruções em desvios

```
// Função principal
   int main() {
       // ID do aluno
       uint32_t id = rand() * rand();
       // Quantidade de faltas acumuladas
       uint8_t faltas = rand() % 61;
       // Se faltas > 18 horas, então reprovar
       if(faltas > 18) reprovar(id);
       // Se não, checar nota
       else checar_nota(id);
10
11
       // Retorno sem erros
12
       return 0;
   }
13
```

- Dependência de controle
 - ▶ É o resultado da execução de instruções em desvios

```
// Função principal
   int main() {
       // ID do aluno
       uint32_t id = rand() * rand();
       // Quantidade de faltas acumuladas
       uint8_t faltas = rand() % 61;
       // Se faltas > 18 horas, então reprovar
       if(faltas > 18) reprovar(id);
8
       // Se não, checar nota
       else checar_nota(id);
10
11
       // Retorno sem erros
12
       return 0;
   }
13
```

- ▶ Dependência de controle
 - É o resultado da execução de instruções em desvios

```
// Função principal
   main:
       // r1 = id, r2 = faltas
3
       132 r1, [0x40]
4
       18 r2, [0x107]
       // faltas ? 18
7
       cmpi r2, 18
8
       bgt V
9
           // faltas <= 18
       F: bun checar_nota
10
            bun 1
11
            // faltas > 18
12
       V: bun reprovar
1.3
       // Fim
14
15
       int 0
```

- Dependência de controle
 - É o resultado da execução de instruções em desvios

```
// Função principal
   main:
       // r1 = id, r2 = faltas
3
       132 r1, [0x40]
4
       18 r2, [0x107]
5
       // faltas ? 18
       cmpi r2, 18
8
       bgt V
           // faltas <= 18
       F: bun checar_nota
10
            bun 1
11
            // faltas > 18
12
       V: bun reprovar
1.3
       // Fim
14
15
       int 0
```

- Dependência de controle
 - É o resultado da execução de instruções em desvios

```
// Função principal
   main:
       // r1 = id, r2 = faltas
3
       132 r1, [0x40]
4
       18 r2, [0x107]
       // faltas ? 18
6
7
       cmpi r2, 18
       bgt V
8
           // faltas <= 18
       F: bun checar_nota
10
            bun 1
11
            // faltas > 18
12
       V: bun reprovar
1.3
       // Fim
14
15
       int 0
```

- Dependência de controle
 - É o resultado da execução de instruções em desvios

```
// Função principal
   main:
       // r1 = id, r2 = faltas
       132 r1, [0x40]
4
       18 r2, [0x107]
       // faltas ? 18
7
       cmpi r2, 18
8
            // faltas <= 18
9
10
                 checar_nota
            bun 1
11
            // faltas > 18
12
       V: bun reprovar
1.3
       // Fim
14
15
       int 0
```

Execução incorreta por erro na predição do desvio

- Dependência de controle
 - É o resultado da execução de instruções em desvios

```
// Função principal
   main:
       // r1 = id, r2 = faltas
       132 r1, [0x40]
4
       18 r2, [0x107]
       // faltas ? 18
7
       cmpi r2, 18
8
            // faltas <= 18
       F: bun checar_nota
10
            bun 1
11
            // faltas > 18
12
          bun reprovar
1.3
        // Fim
14
15
        int 0
```

Execução incorreta por erro na predição do desvio

- Comportamento de exceção
 - As mudanças na ordem de execução das instruções não devem alterar o comportamento das exceções

```
// Função principal
   main:
2
       mov r1, 0
       mov r2, 1
4
       cmpi r3, 1
6
       beq 3
       divi r4, r4, 0
       addi r4, r4, 1
8
       subi r5, r4, 1
9
       int 0
10
```

- Comportamento de exceção
 - As mudanças na ordem de execução das instruções não devem alterar o comportamento das exceções

```
// Função principal
   main:
2
       mov r1, 0
       mov r2, 1
4
       cmpi r3, 1
6
       beq 3
       divi r4, r4, 0
       addi r4, r4, 1
8
       subi r5, r4, 1
9
       int 0
10
```

- Comportamento de exceção
 - As mudanças na ordem de execução das instruções não devem alterar o comportamento das exceções

```
// Função principal
   main:
2
       mov r1, 0
       mov r2, 1
4
5
       cmpi r3, 1
       beq 3
6
       divi r4, r4, 0
       addi r4, r4, 1
8
       subi r5, r4, 1
9
       int 0
10
```

- Comportamento de exceção
 - As mudanças na ordem de execução das instruções não devem alterar o comportamento das exceções

```
// Função principal
   main:
2
       mov r1, 0
       mov r2, 1
4
       cmpi r3, 1
       beq 3
       divi r4, r4, 0
7
       addi r4, r4, 1
8
       subi r5, r4, 1
9
       int 0
10
```

- Comportamento de exceção
 - As mudanças na ordem de execução das instruções não devem alterar o comportamento das exceções

```
// Função principal
   main:
2
        mov r1, 0
        mov r2, 1
4
5
        cmpi r3, 1
        beq 3
6
        divi r4, r4, 0
7
        addi r4, r4, 1
8
        subi r5, r4, 1
9
        int 0
10
```

É feito o cancelamento da instrução após a exceção

- Políticas de emissão e finalização de instruções
 - Emissão de instruções (issue)
 - ▶ É o processo de busca e decodificação de instruções para serem executadas pelo processador
 - Pode ser realizada em ordem, seguindo a sequência das instruções, ou fora de ordem, armazenando as instruções e as executando fora de sequência

- Políticas de emissão e finalização de instruções
 - Emissão de instruções (issue)
 - É o processo de busca e decodificação de instruções para serem executadas pelo processador
 - Pode ser realizada em ordem, seguindo a sequência das instruções, ou fora de ordem, armazenando as instruções e as executando fora de sequência
 - Finalização de operações (commit)
 - Ocorre quando uma instrução gera um resultado, modificando os dados de registradores ou da memória
 - Para maximizar o desempenho e tratar conflitos, os dados podem ser armazenados fora de ordem

- Políticas de emissão e finalização de instruções
 - Sequência de instruções para execução paralela em um processador com com estágios replicados

```
mov <u>r1</u>, 0


2 add <u>r2</u>, <u>r1</u>, <u>r1</u>

3 sub <u>r3</u>, r4, <u>r1</u>


4 muli <u>r3</u>, <u>r1</u>, 13

5 div <u>r1</u>, r1, r4
```


- Emissão e finalização em ordem
 - As instruções são buscadas em ordem, mantendo o comportamento sequencial do software




- Emissão e finalização em ordem
 - As instruções são buscadas em ordem, mantendo o comportamento sequencial do software



- Emissão e finalização em ordem
 - As instruções são buscadas em ordem, mantendo o comportamento sequencial do software




- Emissão e finalização em ordem
 - As instruções são buscadas em ordem, mantendo o comportamento sequencial do software




A instrução #1 tem como saída R1 que é entrada para instrução #2 (conflito RAW)

- Emissão e finalização em ordem
 - As instruções são buscadas em ordem, mantendo o comportamento sequencial do software




- Emissão e finalização em ordem
 - As instruções são buscadas em ordem, mantendo o comportamento sequencial do software




A instrução #1 segue para o próximo estágio, enquanto que instrução #2 fica em espera (stalled)

- Emissão e finalização em ordem
 - As instruções são buscadas em ordem, mantendo o comportamento sequencial do software




É feito o adiantamento para a instrução #2 e é detectado um conflito WAW entre #3 e #4

- Emissão e finalização em ordem
 - As instruções são buscadas em ordem, mantendo o comportamento sequencial do software




Para Garantir a ordem de execução, instrução #4 fica em espera (stalled)

- Emissão e finalização em ordem
 - As instruções são buscadas em ordem, mantendo o comportamento sequencial do software




A execução é finalizada em 9 ciclos

- Emissão em ordem com finalização fora de ordem
 - As instruções são executadas em ordem e o armazenamento dos resultados é feito fora de ordem




A instrução #1 tem como saída R1 que é entrada para instrução #2 (conflito RAW)

- Emissão em ordem com finalização fora de ordem
 - As instruções são executadas em ordem e o armazenamento dos resultados é feito fora de ordem




A instrução #1 segue para o próximo estágio, enquanto que instrução #2 fica em espera (stalled)

- Emissão em ordem com finalização fora de ordem
 - As instruções são executadas em ordem e o armazenamento dos resultados é feito fora de ordem




É feito o adiantamento para a instrução #2 e é detectado um conflito WAW entre #3 e #4

- Emissão em ordem com finalização fora de ordem
 - As instruções são executadas em ordem e o armazenamento dos resultados é feito fora de ordem




Ao invés de sequencializar #3 e #4, é feito o renomeamento de R3 (WAW)

- Emissão em ordem com finalização fora de ordem
 - As instruções são executadas em ordem e o armazenamento dos resultados é feito fora de ordem




R3 recebe o resultado de R32

- Emissão em ordem com finalização fora de ordem
 - As instruções são executadas em ordem e o armazenamento dos resultados é feito fora de ordem




A execução é finalizada em 8 ciclos

- Emissão e finalização fora de ordem
 - São utilizadas unidades de reserva para suportar a execução fora de ordem das instruções




A instrução #1 tem como saída R1 que é entrada para instrução #2 (conflito RAW)

- Emissão e finalização fora de ordem
 - São utilizadas unidades de reserva para suportar a execução fora de ordem das instruções




A instrução #2 fica em espera (stalled) e as instruções #3 e #5 são emitidas fora de ordem

- Emissão e finalização fora de ordem
 - São utilizadas unidades de reserva para suportar a execução fora de ordem das instruções




É feito o adiantamento para a instrução #2 e é detectado um conflito WAR entre #5 e #4

- Emissão e finalização fora de ordem
 - São utilizadas unidades de reserva para suportar a execução fora de ordem das instruções




Ao invés de sequencializar #5 e #4, é feito o renomeamento de RI (WAR)

- Emissão e finalização fora de ordem
 - São utilizadas unidades de reserva para suportar a execução fora de ordem das instruções



RI é lido independentemente da escrita de RI2

- Emissão e finalização fora de ordem
 - São utilizadas unidades de reserva para suportar a execução fora de ordem das instruções



A execução é finalizada em 7 ciclos

- Técnicas estáticas de compilação do software para explorar o paralelismo de instruções
 - Desenrolamento de laço (loop unrolling)
 - É possível ser aplicado em casos que as operações realizadas nos laços são independentes e que o número de iterações é conhecido
 - Replica as operações do laço, removendo as instruções de desvio e utilizando diferentes registradores para armazenar os dados

- Técnicas estáticas de compilação do software para explorar o paralelismo de instruções
 - Desenrolamento de laço (loop unrolling)
 - É possível ser aplicado em casos que as operações realizadas nos laços são independentes e que o número de iterações é conhecido
 - Replica as operações do laço, removendo as instruções de desvio e utilizando diferentes registradores para armazenar os dados
 - Very Long Instruction Word (VLIW)
 - O compilador escalona estaticamente as instruções do software, gerando um pacote de instruções explicitamente paralelas e sem dependências
 - Este pacote de instruções possui um tamanho fixo e aumenta a quantidade de instruções em execução

- Desenrolamento de laços (loop unrolling)
 - ightharpoonup Código fonte em C (k = 3, V = 0x100, n = 4)

```
// Multiplicação escalar de vetor
void mult(int32_t k, int32_t V[], uint32_t n) {
    // Índices
for(uint32_t i = 0; i < n; i++) {
        // Multiplicação escalar
        V[i] = k * V[i];
}
</pre>
```

- Desenrolamento de laços (loop unrolling)
 - Código de montagem não otimizado

```
// R1 = k, R2 = V, R3 = n, R4 = i
  mov r1, 3
2
  mov r2, 0x40
  mov r3, 4
  mov r4, 0
  // i ? n
  cmpi r4, r3
  bae 6
  // V[i] = k * V[i]
  132 r5, [r2]
10
11
  mul r5, r1, r5
  s32 [r2], r5
  // i++
1.3
  addi r2, r2, 1
  addi r4, r4, 1
15
  bun -8
16
  // Fim
17
  int 0
18
```

- Desenrolamento de laços (loop unrolling)
 - Código de montagem otimizado

```
// R1 = k, R2 = V
4 | 132 r3, [r2]
5 mul r3, r1, r3
6 s32 [r2], r3
  addi r, r2, 1
16 132 r3, [r2]
  mul r3, r1, r3
18 s32 [r2], r3
  addi r2, r2, 1
20
  // Fim
  int 0
21
```

Os desvios do laço são eliminados, entretanto, mais memória é utilizada para armazenar as instruções

- Very Long Instruction Word (VLIW)
 - Múltiplas instruções são organizadas em pacotes, considerando a estrutura do interna do processador

```
132 r3, [r2 + 0]
2 | 132 r4, [r2 + 1]
  132 \text{ r5}, [r2 + 2]
  132 r6, [r2 + 3]
  muli r3, r3, 3
  muli r4, r4, 3
  muli r5, r5, 3
  muli r6, r6, 3
  s32 [r2 + 0], r3
  |s32[r2+1], r4
  |s32[r2 + 2], r5
   s32 [r2 + 3], r6
12
```

Instrução VLIW

#01	#02	#03	#04
#05	#06	#07	#08
#09	#10	#11	#12

- Very Long Instruction Word (VLIW)
 - Aumento do tamanho do código gerado
 - Otimizações de compilação
 - Exploração do paralelismo

- Very Long Instruction Word (VLIW)
 - Aumento do tamanho do código gerado
 - Otimizações de compilação
 - Exploração do paralelismo
 - Preenchimento parcial dos pacotes de instruções
 - O escalonamento estático não preenche o pacote
 - Os espaços vazios são completados com nop

- Very Long Instruction Word (VLIW)
 - Aumento do tamanho do código gerado
 - Otimizações de compilação
 - Exploração do paralelismo
 - Preenchimento parcial dos pacotes de instruções
 - O escalonamento estático não preenche o pacote
 - Os espaços vazios são completados com nop
 - Problemas de incompatibilidade binária
 - O código gerado reflete estrutura do processador
 - Diferentes processadores possuem diferentes organizações e quantidades de unidades funcionais

- Limitações do paralelismo em nível de instrução
 - A exploração do paradigma ILP teve início nos anos de 1960 e atingiu os maiores níveis de melhoria de desempenho nos anos de 1980 e 1990

- Limitações do paralelismo em nível de instrução
 - A exploração do paradigma ILP teve início nos anos de 1960 e atingiu os maiores níveis de melhoria de desempenho nos anos de 1980 e 1990
 - Alguns estudos foram conduzidos para se descobrir o que seria necessário para aumentar ainda mais o desempenho, tanto na perspectiva do projeto de hardware como na construção de compiladores

- Limitações do paralelismo em nível de instrução
 - A exploração do paradigma ILP teve início nos anos de 1960 e atingiu os maiores níveis de melhoria de desempenho nos anos de 1980 e 1990
 - Alguns estudos foram conduzidos para se descobrir o que seria necessário para aumentar ainda mais o desempenho, tanto na perspectiva do projeto de hardware como na construção de compiladores
 - Quantidade infinita de registradores

- Limitações do paralelismo em nível de instrução
 - A exploração do paradigma ILP teve início nos anos de 1960 e atingiu os maiores níveis de melhoria de desempenho nos anos de 1980 e 1990
 - Alguns estudos foram conduzidos para se descobrir o que seria necessário para aumentar ainda mais o desempenho, tanto na perspectiva do projeto de hardware como na construção de compiladores
 - Quantidade infinita de registradores
 - Predição perfeita de desvios

- Limitações do paralelismo em nível de instrução
 - A exploração do paradigma ILP teve início nos anos de 1960 e atingiu os maiores níveis de melhoria de desempenho nos anos de 1980 e 1990
 - Alguns estudos foram conduzidos para se descobrir o que seria necessário para aumentar ainda mais o desempenho, tanto na perspectiva do projeto de hardware como na construção de compiladores
 - Quantidade infinita de registradores
 - Predição perfeita de desvios
 - Caches sem faltas de dados

- Limitações do paralelismo em nível de instrução
 - Os resultados mostraram barreiras formidáveis para aumentar o desempenho no paradigma ILP, sendo observado que a área de silício utilizada e o consumo de potência são excessivamente altos

- Limitações do paralelismo em nível de instrução
 - Os resultados mostraram barreiras formidáveis para aumentar o desempenho no paradigma ILP, sendo observado que a área de silício utilizada e o consumo de potência são excessivamente altos
 - O aumento de complexidade, a redução da frequência de operação e o aumento de potência não são compensados pelos pequenos ganhos

- Limitações do paralelismo em nível de instrução
 - Os resultados mostraram barreiras formidáveis para aumentar o desempenho no paradigma ILP, sendo observado que a área de silício utilizada e o consumo de potência são excessivamente altos
 - O aumento de complexidade, a redução da frequência de operação e o aumento de potência não são compensados pelos pequenos ganhos
 - O paradigma de multiprocessamento emergiu como alternativa para manter a taxa de crescimento de capacidade dos processadores

- Limitações do paralelismo em nível de instrução
 - Os resultados mostraram barreiras formidáveis para aumentar o desempenho no paradigma ILP, sendo observado que a área de silício utilizada e o consumo de potência são excessivamente altos
 - O aumento de complexidade, a redução da frequência de operação e o aumento de potência não são compensados pelos pequenos ganhos
 - O paradigma de multiprocessamento emergiu como alternativa para manter a taxa de crescimento de capacidade dos processadores
 - Com núcleos de processamento menores e mais eficientes, a organização multiprocessada permite que o sistema seja escalável e redundante

- Limitações do paralelismo em nível de instrução
 - Os resultados mostraram barreiras formidáveis para aumentar o desempenho no paradigma ILP, sendo observado que a área de silício utilizada e o consumo de potência são excessivamente altos
 - O aumento de complexidade, a redução da frequência de operação e o aumento de potência não são compensados pelos pequenos ganhos
 - O paradigma de multiprocessamento emergiu como alternativa para manter a taxa de crescimento de capacidade dos processadores
 - Com núcleos de processamento menores e mais eficientes, a organização multiprocessada permite que o sistema seja escalável e redundante
 - Em oposição à exploração do paralelismo implícito entre as instruções, o multiprocessamento depende que a programação seja feita de forma explícita para aproveitar os processadores disponíveis

Exercício

- Implemente um pipeline de 5 estágios com caches de dados e de instrução e tratamento de conflitos
 - Adiantamento de dados
 - Memória: sobreposição parcial ou total de endereços da memória nas instruções de escrita ou leitura
 - Registrador: operandos de saída são utilizados como entrada pela instrução consecutiva, com exceção dos registradores especiais RO, CR, IPC, IR, PC, SP e SR
 - Execução especulativa
 - Instrução de desvio ou interrupção de software: a predição é dinâmica (máquina de estados) com endereços de desvio calculados a partir dos operandos da instrução ou utilizando o último endereço de retorno armazenado (ret e reti)
 - Interrupção de hardware: os eventos de interrupção assíncronos não podem ser previstos, logo, seu impacto não é contabilizado na predição de desvios, sendo feito apenas a invalidação das instruções

Exercício

Os eventos de adiantamento de dados em memória e registradores e de execução especulativa devem ser exibidos durante a execução de cada uma das instruções, com as taxas de acerto de predição e aumento de desempenho no final da execução

```
[START OF SIMULATION]
[BRANCH MISPREDICTION @ 0x????????]
[DATA FORWARD @ Rx]
[DATA FORWARD @ 0x????????]
[INSTRUCTION FLUSHING]
[PIPELINE]
branch_prediction_accuracy: ??.??%
performance_speed_up: ?.??x
[END OF SIMULATION]
```