

Universidade Federal de Roraima Departamento de Ciência da Computação Arquitetura e Organização de Computadores



Atividade - Aula 18/03

ALUNO(A): GUILHERME LUCAS PEREIRA BERNARDO

ATENÇÃO: Vale ressaltar que esta atividade será utilizada como critério para a contabilização de sua frequência de aula.

PRAZO DE ENTREGA: 22/03/2021

[Questão – 01] Implemente os componentes abaixo usando a linguagem VHDL, para cada componente apresenta os testes do componente, apresentando o resultado dos pinos de entrada e saída.

[COMPONENTE 01]. Multiplexador de quatro opções de entrada.

CÓDIGO VHDL DO MULTIPLEXADOR4TO1:

```
library ieee;
use ieee.std logic 1164.all;
entity mult is
    port(
        in port : in STD LOGIC VECTOR(1 downto 0);
        in_portA : in STD_LOGIC_VECTOR(1 downto 0);
        in portB : in STD LOGIC VECTOR(1 downto 0);
        in portC : in STD LOGIC VECTOR(1 downto 0);
        in portD : in STD LOGIC VECTOR(1 downto 0);
        out_port : out STD_LOGIC_VECTOR(1 downto 0);
    <u></u>
};
end mult;
architecture behavior of mult is
begin
    process (in port, in portA, in portB, in portC, in portD)
    begin
        case in port is
            when "00" => out port <= in portA;</pre>
            when "01" => out port <= in portB;</pre>
            when "10" => out port <= in portC;</pre>
            when "11" => out port <= in portD;</pre>
        end case;
    end process;
end behavior;
```





TABELA DE EXECUÇÃO DO MULTIPLEXADOR



LEGENDA:

quando in_port apresenta 00... out_port tem sinal igual a in_portA. quando in_port apresenta 01... out_port tem sinal igual a in_portB. quando in_port apresenta 10... out_port tem sinal igual a in_portC. quando in_port apresenta 11... out_port tem sinal igual a in_portD.

[COMPONENTE 02]. Porta lógica XOR.

CÓDIGO VHDL DO P XOR:

```
library ieee;
use ieee.std_logic_1164.all;
entity p_xor is
       in portA : in STD LOGIC;
       in_portB : in STD_LOGIC;
       out_port : out STD_LOGIC
end p xor;
architecture behavior of p xor is
begin
end behavior;
library ieee;
use ieee.std logic 1164.all;
entity p_xor is
       in portA : in STD LOGIC;
       in portB : in STD LOGIC;
       out port : out STD LOGIC
end p_xor;
architecture behavior of p_xor is
begin
```

REPRESENTAÇÃO RTL





TABELA DE EXECUÇÃO DO P_XOR



LEGENDA:

out_port é igual a 1 se e somente se in_portA e in_portB forem igual a 1, fora isso a porta out_port é sempre 0.

[COMPONENTE 03]. Somador de 16 bits.

CÓDIGO VHDL DO SOMADOR16:

```
library ieee;
use ieee.std_logic_1164.all;
USE ieee.std_logic_unsigned.all;
entity somador16 is
   port(
        in_portA : in STD_LOGIC_VECTOR(15 downto 0);
        in_portB : in STD_LOGIC_VECTOR(15 downto 0);
        out_port : out STD_LOGIC_VECTOR(15 downto 0)
);
end somador16;
architecture behavior of somador16 is
begin
   out_port <= in_portA + in_portB;
end behavior;</pre>
```

REPRESENTAÇÃO RTL




TABELA DE EXECUÇÃO DO SOMADOR16:

		Value at 0 ps	0 ps	40.0 ns	80.0 ns	120.0 ns	160.0 ns	200.0 ns	240.0 ns	280.0 ns	320.0 ns	360.0 ns	400,0 ns	440.0 ns
	Name		0 ps											
	> in_portA	B 0000000		0000000000000000	0000	0000000000001	000000	0000000010	00000000	00000011	000000000	0000100	0000000000	00101
<u> </u>	> in_portB	B 0000000	K	00000000000000000001	0000	0000000000010	000000	00000000011	00000000	000000100	000000000	0000101	00000000000	00110 X
*	> out_port	B 0000000		0000000000000001	0000	000000000011	000000	0000000101	X 00000000	00000111	000000000	0001001	0000000000	01011

LEGENDA:

00000000000000 no próximo ciclo realiza a soma 0000000000001 + 000000000000000 e por aí vai

[COMPONENTE 04]. Extensor de sinal de 8 bits para 16 bits.

CÓDIGO VHDL DO EXTENDER8TO16:

```
library ieee;
use ieee.std logic 1164.all;
        in port : in std logic vector(7 downto 0);
        out port : out std logic vector(15 downto 0)
    );
architecture behavior of extender8to16 is
begin
```

REPRESENTAÇÃO RTL:





TABELA DE EXECUÇÃO DO EXTENDER8TO16:



LEGENDA:

conversor simples de binário de 8 bits para 16 onde os números em 8bit de "in_port" são transferidos para "out_port" que é STD_LOGIC_VECTOR que comporta 16 bits

[COMPONENTE 05]. Contador Síncrono.

CÓDIGO VHDL DO UPCOUNTER:

REPRESENTAÇÃO RTL:





TABELA DE EXECUÇÃO DO UPCOUNTER:



LEGENDA:

Sendo "clk" o clock e "rst" o reset, a cada ciclo de clock de "clk", "o" que é o contador é incrementado em 1, até um total de "1111".

Toda vez que "rst" recebe 1, o contador "o" é resetado de volta para "0000" e enquanto "rst" for 1, "o" continuará nesse estado.

