

UNIVERSIDADE FEDERAL DE RORAIMA

Introdução ao VHDL

Prof. Herbert Oliveira Rocha



UNIVERSIDADE FEDERAL DE RORAIMA

Introdução ao VHDL

Baseado nas aulas do Prof. Dr. Mauricio Figueiredo and Prof. Dr. Raimundo Barreto - UFAM

Prof. Herbert Oliveira Rocha

- VHDL (VHSIC Very High Speed Integrated Circuit Hardware Description Language) é uma linguagem de descrição de hardware amplamente utilizada no desenvolvimento dos sistemas digitais atuais.
- Criada pelo depto. De Defesa americano em 1980.
- Primeira linguagem de descrição de hardware padronizada pelo IEEE (1076 e 1164).
- Ferramentas:
 - Intel Quartus (síntese e simulação gráfica)
 - Xilinx (síntese e simulação gráfica)
 - Outras
- Referências:
 - Eletrônica Digital Moderna e VHDL, Pedroni.
 - VHDL Programming by examples, Perry
 - VHDL Handbook, Hardi


- Very high speed integrated circuits Hardware Description Language (VHDL)
- Permite a descrição da estrutura de um projeto, ou seja, como é decomposto em sub-projetos e como estes são interconectados
- Permite a especificação da função do projeto usando formas familiares de linguagens de programação
- Permite um projeto ser simulado antes de ser manufaturado de tal forma que projetistas possam rapidamente comparar alternativas e testar sem o atraso e custo da prototipação em hardware

- Três partes:
 - Bibliotecas/pacotes: Componentes acessórios básicos e reúso.
 - Entity: Especifica interfaces
 - Arquitetura: Código, propriamente dito
- Entity:
 - Duas seções:
 - PORT: para entradas e saídas do circuito. Modos:
 - IN entrada
 - INOUT bidirecional
 - BUFFER saída que pode ser usada internamente
 - -Tipos de sinais: BIT, BIT_VECTOR, STD_LOGIC, STD_LOGIC_VECTOR, BOOLEAN, INTEGER, etc.
 - GENERIC: Constantes genéricas, globais.

Arquitetura

- Tem uma parte declarativa usada normalmente para definir como TYPE, SIGNAL, CONSTANT, COMPONENT e FUNCTION.
- Tem uma parte de código, que pode conter código:
 - Concorrente: Circuitos combinacionais
 - Sequencial: Circuitos Sequenciais ou combinacionais
- Todas as declarações de um código são concorrentes, a menos que seja declarada dentro de um processo (PROCESS). Um processo é concorrente com o restante do programa.

Descreve as portas de entrada e saída de um módulo



Corpo da Arquitetura

Descreve a implementação de uma entidade

Arquitetura Comportamental

- Descreve o algoritimo executado pelo módulo
- Contém instruções cada uma contendo instruções sequenciais, atribuição de sinais e instrução wait.

```
architecture behav of reg4 is
begin
   storage : process is
       variable stored d0, stored d1, stored d2, stored d3 : bit;
   begin
       if en = '1' and clk = '1' then
           stored_d0 := d0;
           stored d1 := d1;
           stored d2 := d2;
           stored_d3 := d3;
       end if:
       q0 <= stored_d0 after 5 ns;
       q1 <= stored d1 after 5 ns;
       q2 <= stored_d2 after 5 ns;
       q3 <= stored d3 after 5 ns;
       wait on d0, d1, d2, d3, en, clk;
   end process storage;
end architecture behav;
```

Arquitetura Estrutural

- Implementa os módulos como composição de sub-sistemas
- Contém
 - Declaração de sinais para interconexões internals
 - As portas das entidade são tratadas como sinais
 - Instâncias de Componentes
 - instâncias de entidades/arquiteturas previamente declaradas
 - Port maps em instâncias de componentes
 - Conecta os sinais em portas de componentes
 - Instruções wait

```
- Processo
                                         entity compare is
- Algoritmo(Processo):
                                             port ( A, B: in bit;
                                                    C : out bit);
    Sequencial
                                         end compare;
- Lista de Sensibilidade:
                                         architecture ALG of compare is
   Sinais de entrada
- Região declarativa:
                                            process(A,B)
  - Região entre o fim da lista de
                                                begin
  sensibilidade e a palavra chave
                                                 if(A = B) then
  begin.
                                                    C <= 1113
  - Usada para declarar variáveis
                                                 else
  ou constantes dentro do
                                                    C <= '0';
   processo.
                                                 end if;
- Campo de atribuições:
                                             end process;
   Campo entre a chave begin e end
                                         end ALG;
  ALG;
```

Bibliotecas Básicas

Algumas comuns:

- LIBRARY ieee;
- USE ieee.std_logic_1164.all; (Op lógicos e conversão de tipos)
- USE ieee.std_logic_arith.all; (Tipos e ops aritméticos)
- etc.

Tipos

- BIT: assume valores de 0 ou 1
 - SIGNAL valor: bit;
- **BOOLEAN**: usado em teste de decisão, assume os valores true ou false.
 - SIGNAL teste: boolean;
- **INTEGER**: assume um valor inteiro entre
 - -2.147.483.647 e +2.147.483.67.
 - SIGNAL valor: integer range 0 to 10;
- **REAL**: representa um número de ponto flutuante.
- Outros

Tipos

- STD_LOGIC: podem assumir dentre outros valores os seguintes: não inicializado(U), alta impedância(Z), nível lógico alto(1) e nível lógico baixo(0).
 - SIGNAL valor: std_logic;
- Vetores: são conjuntos de sinais previamente definidos, exemplos:
 - SIGNAL vetor: std_logic_vector(10 DOWNTO 0);
 - SIGNAL vetor: std_logic_vector(0 TO 10);
 - SIGNAL vetor: bit_vector(10 DOWNTO 0);
 - SIGNAL vetor: bit_vector(0 TO 10);

Operadores

- Lógicos: and, or, xor, not, nand
 - valor := a xor b;
- Relacionais: =, /=,<,>,<=,>=
 - IF (a /= b) THEN;
 - A <= B;
 - obs.: cuidado com o operador <=, pois ele também é um operador de atribuição.
- Deslocamento: sll, srl, sla, rol, ror
 - sinal_a <= x ror 3; (circular)</pre>
 - $-z \le x \le 1;$

Operadores

```
- Adição: +, -, &
    - valor := a + b;

    Valor := "00" & "11"; (concatenação: "0011")

- Sinal: +, -
    - A \le -B;
- Multiplicação e divisão: *, /, mod, rem
    - a div b := a / b;
- Diversos: **, abs, MOD
    - sinal abs <= abs( -3); (absoluto)</pre>
    - valor := b^{**}2; (exp)
```

Decisão

```
If then else:
  IF (condição) THEN código;
  Else codigo;
  END IF;
Case When:
  Case estados is
     when estado1 => código;
     when estado2 => código;
     when others => código;
  END CASE;
```

Decisão


```
- SIGNAL sinalA: STD LOGIC VECTOR(1 DOWNTO 0);
  CASE sinalA IS
      WHEN "00" => código;
      WHEN "01" => código;
      WHEN OTHERS => pode ter ou não operações;
  END CASE;
- With select:
  WITH expressao escolha SELECT
   sinal <= expressao a WHEN condicao1,
            expressao b WHEN condicao2,
            expressao c WHEN condicao3|condicao4,
            expressao d WHEN OTHERS;
```

Loops


- Múltiplas instâncias da mesma atribuição

```
FOR i IN xRANGE LOOP
  x(i) <= a(M-i) AND b(i)
END LOOP</pre>
```

Praticando!!!



https://www.intel.com/content/www/us/en/software/programmable/quartus-prime/overview.html#



Features and Downloads

To compare different Intel® Quartus® Prime Editions, please visit the getting started page.

Intel® Quartus® Prime Pro Edition

The Intel® Quartus® Prime Pro Edition Software is optimized to support the advanced features in next-generation FPGAs and SoCs with the Intel® Agilex™, Intel® Stratix® 10, Intel® Arria® 10, and Intel® Cyclone® 10 GX device families.

Download now (paid license required) →

Intel® Quartus® Prime Standard Edition

The Intel® Quartus® Prime Standard Edition Software includes extensive support for earlier device families in addition to the Intel® Cyclone® 10 LP device family.

Download now (paid license required) →

Intel® Quartus® Prime Lite Edition

The Intel[®] Quartus[®] Prime Lite Edition software provides an ideal entry point to high-volume device families and is available as a free download with no license file required.

Download now (free, no license required) →

Home > Downloads > Quartus Prime Lite Edition

Download Center for FPGAs



Quartus Prime Lite Edition

Release date: November, 2020 Latest Release: v20.1.1


Select edition: Select release: 20.1.1



Intel Quartus Prime Design Software


Online Course

- https://www.intel.com/content/www/us/en/programmable/support/training/course/ohdl1110.html
- https://www.vhdl-online.de/vhdl_workshop/start




Não tenho o Quartus! E agora?

https://www.edaplayground.com/



Multiplexador 2x1



Multiplexador 2x1

```
ENTITY Multiplex IS
          PORT(
                A, B, S : IN BIT;
                Saida : OUT BIT
                );
END Multiplex;
```

Multiplexador 2x1

```
ARCHITECTURE Objeto_1 OF Multiplex IS

BEGIN

Saida <= (A AND S) OR (B AND NOT(S));


END Objeto_1;
```

Método 1

Multiplexador 2x1

```
ARCHITECTURE Objeto 1 OF Multiplex IS
BEGIN
     Process (A,B,S) is
     Begin
           If S='1' Then Saida <= A;
           Else Saida <=B;</pre>
           End If;
     End Process;
END Objeto 1;
                          Método 2
```


And



And

```
Library ieee;
use ieee.std logic 1164.all;
Entity QAnd is
Port (
      A, B : IN STD LOGIC;
      Result : OUT STD LOGIC
     );
End QAnd;
Architecture behavior of QAnd is
BEGIN
      Result <= A and B;
END behavior;
```


Not



Not

```
library ieee;
use ieee.std logic 1164.all;
entity notGate is
   port (
         inPort : in std logic;
         outPort : out std logic
        );
end notGate;
architecture func of notGate is
begin
   outPort <= not inPort;</pre>
end func;
```


Registrador 8-bits Sequencial




Registrador 8-bits Sequencial

```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
ENTITY dregister IS
   PORT( rst, clk, ena : IN std_logic;
                      : IN std_logic_vector(7 DOWNTO 0);
        d
                       : OUT std_logic_vector(7 DOWNTO 0));
        q
END dregister;
ARCHITECTURE synthesis1 OF dregister IS
BEGIN
   PROCESS (rst, clk)
   BEGIN
        IF (rst = '1') THEN
                q \le X''00'';
        ELSIF (clk'EVENT) AND (clk = '1') THEN
                 IF (ena = '1') THEN
                        q <= d;
                 END IF;
        END IF;
   END PROCESS;
END synthesis1;
```

Tente outros como:



Banco de Registradores



0

0