

Projeto

Esquemático
VHDL/Verilog



Templates
e Cores

Síntese

Verificação da sintaxe
Esquemático RTL



Simulação
Comportamental



Implementação

Place & Route
Mapeamento



Simulação
Funcional



Configuração

Download direto
Memória config.

