# Modélisation Transactionnelle des Systèmes sur Puces en SystemC Ensimag 3A — filière SLE Grenoble-INP

Usage of TLM Platforms

Matthieu Moy (transparents originaux : Jérôme Cornet)

Matthieu.Moy@imag.fr

2015-2016



Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2015-2016 < 1 / 49 >

#### Outline

- Reminder (?): Usage of TLM platforms
- TLM for HW Verification
- TLM for SW Development
- TLM for Architecture Exploration: Performance Evaluation

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TI M

2015-2016

#### But ...!

- Drawbacks of TLM:
  - "Less precise"
  - ► Not synthesisable (⇒ cannot replace RTL)
- ► So, what can this be used for?!?
- Usage of TLM platforms:
  - ▶ Software development, software debugging,
     ▶ Hardware verification,
     ⇒ Needs functional accuracy

  - ► HW/SW partitioning, architecture exploration.
    - ⇒ Needs non-functional aspects (timing, energy, ...)

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2015-2016 < 6 / 49 >

#### Typical Test Environment for IPs SystemC Test Pattern (+SCV?) Generator (eg. CPU + soft) Bus model System Under RAM TLM or RTL Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2015-2016 < 9 / 49 >

#### Planning approximatif des séances

- Introduction : les systèmes sur puce
- 2 Introduction : modélisation au niveau transactionnel (TLM)
- Introduction au C++
- Présentation de SystemC, éléments de base
- Ommunications haut-niveau en SystemC
- Modélisation TLM en SystemC
- TP1 : Première plateforme SystemC/TLM
- Utilisations des plateformes TLM
- TP2 (1/2): Utilisation de modules existants (affichage)
- TP2 (2/2): Utilisation de modules existants (affichage)
- Notions Avancé en SystemC/TLM
- TP3 (1/3): Intégration du logiciel embarqué
- TP3 (2/3): Intégration du logiciel embarqué
- 4 TP3 (3/3): Intégration du logiciel embarqué 05/01: Intervenant extérieur : Jérôme Cornet
- Perspectives et conclusion

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2015-2016

< 2 / 49 >

#### Benefits of TLM (compared to RTL)

- Fast (100X to 10000X acceleration compared to RTL)
- Lightweight modeling effort
- Same functionality (bit-accurate)

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2015-2016

#### Verification of an RTL IP

- Testing an IP
  - Run a test pattern on the RTL IP
  - ▶ Run the same test pattern on the TLM IP
  - Compare
- What is a test-case
  - ► Often, 1 test-case = 1 piece of software (triggers read and write on the IP)

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2015-2016 < 8 / 49 >

#### TLM and Verification

- SystemC/TLM provides the tool to
  - ▶ build the test environment
  - ▶ build reference models for IPs and platforms
  - generate test-patterns (Using the SCV library)
- Benefits over specific solutions
  - Cheap
  - ► The same language is used by various people

Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2015-2016 < 10 / 49 >

#### Reminder: principles of TLM

- . Model what the software needs, and only that
- Model
  - Behavior
  - Address map
  - Architecture
- Abstract away
  - ► Micro-architecture
  - Details of protocols

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2015-2016 < 12 / 49 >

#### 2 ways to Integrate Software

- Instruction Set Simulator (ISS)
  - ► Compile the software for the target CPU
  - ► Load and interpret the binary
- Native Wrapper
  - ► Compile the embedded software for the host CPU
  - Link it against the platform
  - ► Consider it as a SystemC process

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TI M

2015-2016 < 14 / 49 >

#### Problems to be Solved with Native Wrappers

- Integration in the TLM platform?
  - Several solutions: shared/static libraries, techniques from virtual-machines...
- Transactions generated by CPU?
  - Memory access in embedded SW
  - ► Others... (see later)
- Interrupt management
  - ► How to interrupt the execution of embedded software

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2015-2016 < 16 / 49 >

2015-2016

#### A solution: One API, multiple implementations

- Hardware Abstraction Layer (HAL)
- Usage of the HAL API in the embedded software
  - Constraint imposed to programmers

  - Portable API: defined both for SystemC and real chips.
     One primitive for each operation to perform that is different for SystemC and the real platform.
- First example: access to the bus

(Memory and other target components)


void write\_mem(addr\_t addr, data\_t data); data\_t read\_mem(addr\_t addr);

- Force user to use write\_mem and read\_mem instead of direct access.
- Link with the right implementation depending on the execution platform.

# Question



# Interface of a CPU (= Low level API for Software) int main(int argc, char \*\*argv)





Modélisation TLM

2015-2016

< 13 / 49 >

Matthieu Moy (Matthieu.Moy@imag.fr)





## SystemC implementation (for TLM simulation)

Bus access

```
void write_mem(addr_t addr, data_t data)
   socket.write(addr, data);
data_t read_mem(addr_t addr)
   data_t data = 0;
   socket.read(addr, data);
   return data;
```

# Native implementation (for ISS simulation and the final chip)

Bus accesses

```
void write_mem(addr_t addr, data_t data)
{
   volatile data_t *ptr = addr;
   *ptr = data;
}
data_t read_mem(addr_t addr)
{
   volatile data_t *ptr = addr;
   return *ptr;
}
```

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2015-2016 < 20 / 49 >

#### Emballage natif: Les interruptions

- Solution possible : dans l'API
  - Une primitive pour « rendre la main, et attendre arbitrairement », cpu\_relax():

```
while (!condition) {
  cpu_relax();
}
```

▶ Une primitive pour attendre une interruption, wait\_for\_irq():

```
programmer_timer();
wait_for_irq();
printf("Le timer a expire\n");
/* code hautement pas robuste, l'interruption
    pourrait venir de n'importe ou. */
```

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2015-2016 < 22 / 49 >

#### Les interruptions (l'API pour la vraie puce)

- Il faut aussi implémenter l'API pour la vrai puce, pour que le logiciel tourne sans modifications sur le SoC.
- cpu\_relax() (rendre la main):

```
void cpu_relax() {
/* Rien. Sur la puce, le temps passe de toutes
  facons. Selon la puce, on peut/doit diminuer
  la priorite du processus, vider le cache pour
  s'assurer qu'on lit une valeur fraiche... */ }
```

• wait\_for\_irq() (attendre une interruption):

```
void wait_for_irq() {
/* specifique a la puce cible.
   Peut-etre une instruction assembleur
   dediee, peut-etre du polling, ... */ }
```

• ... et on enregistre int\_handler() comme traitant d'interruption.

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2015-2016 < 24 / 49 >

#### Présentation

- Simulateur de jeu d'instructions ou Instruction Set Simulator (ISS)
  - ▶ Émule les instructions d'un processeur donné
  - ► Simule éventuellement la microarchitecture (pipeline, caches, etc.)
- Plusieurs niveaux de fidélité à l'exécution
  - ► Instruction accurate
  - ► Cycle accurate
  - ► Cycle callable...

#### Deuxième problème : les interruptions

Le problème

#### Question



En quoi le code lié aux interruptions est-il différent du reste?

- ▶ Pas de primitive pour gérer les interruptions en C ou C++
- ► Dépendant de l'architecture cible (primitives assembleur, ...)
- Au moins trois façons de gérer les interruptions :
  - ★ ISR = Interrupt Service Routine

```
void irq_handler(void) { ... }
```

⋆ polling:

while (!condition) { /\* nothing \*/ }

- \* Attente explicite (instruction assembleur, opération bloquante, ...), via appel système si besoin
- appel système si besoin

  ▶ Ça ne va pas marcher « tel quel » :
  - ★ Le polling ferait une boucle infinie sans rendre la main
  - \* L'attente explicite ne compilera même pas en général

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2015-2016 < 21 / 49 >

#### Les interruptions (l'API en SystemC)

• cpu\_relax() (rendre la main):

```
void NativeWrapper::cpu_relax() {
  wait(1, SC_MS); /* temps arbitraire */
}
```

• wait\_for\_irq() (attendre une interruption):

```
void NativeWrapper::wait_for_irq() {
  if (!interrupt) wait(interrupt_event);
  interrupt = false;
}
```

• Et le signal d'interruption déclenche une SC\_METHOD :

```
void NativeWrapper::interrupt_handler() {
  interrupt = true; interrupt_event.notify();
  int_handler(); /* surchargeable */
}
```

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2015-2016 < 23 / 49 >

#### Inconvénients de l'emballage natif

- Pas de support de l'assembleur
  - ► Compilation native impossible
  - ► Identification des communications?
- Pas de visilibité des « autres » transactions
  - Accès à la pile
  - Accès au tas
  - ► Accès instructions (fetch)
- Analyse de performance très difficile (comment ?)

Matthieu Moy (Matthieu.Moy@imag.fr)


Modélisation TLM

2015-2016 < 25 / 49 >

#### Utilisation

- En pratique : exécutable indépendant intégré par un emballage SystemC
  - Exécution sous forme d'un processus indépendant
  - ▶ Transformations des accès mémoires en transactions
  - ► Retransmission des interruptions à l'ISS
- Inconvénient : émulation ⇒ très lent

Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2015-2016 < 26 / 49 > Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2015-2016 < 27 / 49 >



#### Example: MicroBlaze ISS (TP3)

- MicroBlaze = Xilinx "Softcore" (FPGA only)
- $\bullet$  Pure C++ ISS available, open-source,  $\approx$  1200 lines of code
  - Provides a step () method to execute one run of the loop,
  - ► Communicates with the outside world with getDataReguest(), setDataResponse(), setIrq(), ...
  - ⇒ you don't have to code it

⇒ you will have to code it

• Wrapped in an SC\_MODULE connected to an ensitlm socket &

```
while(true) {
    // do read/write on the bus as needed
   m_iss.step();
   wait (period);
```

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TI M

2015-2016

#### Problème

• Intégration de logiciel tournant sur un système d'exploitation?

#### Solution ISS

- Fonctionne
- ...mais très lent

#### Solution emballage natif

- Nécessité de compiler l'OS pour la machine de simulation
- Portions de l'OS bas niveaux en assembleur...
- Correspondance appels bas niveaux/transactions?

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2015-2016 < 32 / 49 >

#### OS Emulation (2/2)

- Exemple : Linux
  - ► Portage « SystemC/C++ TLM » des fonctions du noyau
  - Compilation du logiciel embarqué pour la machine de simulation

Technique	Time for boot		
ISS	3 min		
Native	less than 3 s		

#### Simplest ISS: Binary Interpreter

```
pc = 0;
while(true) {
    ir = read(pc);
    pc += sizeof(ir);
    switch(OPCODE(ir)) {
        case ADD:
            regs[OP2(ir)] = regs[OP1(ir)]
                           + regs[OP2(ir)];
            break;
        case SUB: // ...
        case JMP:
            pc = ...; break;
        default: abort();
    wait (period);
```

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2015-2016 < 29 / 49 >

#### More advanced ISS: Dynamic Translation Techniques

- JIT (Just-In-Time) compiler Target→Bytecode→Host
- Compile basic blocks as it reaches them (⇒ compile once, execute many times)
- Examples:
  - QEmu (Open Source, work needed to connect to SystemC)
  - SimSoC (research project, open-source)
  - OVP : Open Virtual Platform (Proprietary, commercially supported)
  - Many other modern "fast ISS"
- Still slower than native simulation (but can be faster than real chip)

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TI M

2015-2016 < 31 / 49 >

### OS Emulation (1/2)

- Émulation du système d'exploitation (OS Emulation)
  - ► Rien à voir avec l'émulation en général...
- Objectifs
  - Simulation rapide
  - Intégration transparente du logiciel embarqué
  - Production des transactions dans la plateforme..
- Généralisation de la couche d'abstraction du hardware des OS

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM


2015-2016 < 33 / 49 >


#### Questions


- Rôle du temps en SystemC?
  - wait (temps) change l'ordre des actions en SystemC
  - ► Mélange entre mesure du temps et fonctionnalité
- Rôle du temps en TLM?
  - Exécution correcte du logiciel embarqué non dépendante du temps... (robustesse)


    Fonctionnement correct d'une plateforme non dépendant du
  - temps?
    - Synchro par le temps : mauvaise pratique!
      Mais... notion de temps fonctionnel
  - Analyse d'architecture?

Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2015-2016 < 34 / 49 > Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2015-2016 < 36 / 49 >











# T/AT: modèle de microarchitecture Fipeline Bus Granularité Fonctionnalité de microarchitecture (fifos, pipeline...) Durées de traitement


Modélisation TLM


2015-2016 < 38 / 49 >


Matthieu Moy (Matthieu.Moy@imag.fr)












#### Different Levels of Timing Precision

- Cycle accurate, Bit Accurate (CABA)
- Approximately-timed (AT  $\approx$  PVT) : Tries to be timing-accurate.
- $\bullet$  Loosely-timed (LT  $\approx$  PV) : Doesn't target timing accuracy, but can use time to work (e.g. timers)
- Purely untimed: Purely asynchronous execution, nothing relies on timing.

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2015-2016 < 49 / 49 >



# AT Models In Practice Today

- No perfect solution exist
- Precise timing requires

Matthieu Moy (Matthieu.Moy@imag.fr)

- Important modeling effort
- ▶ Slower simulation compared to LT or untimed
- $\Rightarrow$  Cost/benefit not as good as LT
- Some people prefer RTL (+ Co-simulation/co-emulation/...)

Modélisation TLM

2015-2016 < 48 / 49 >