# Modélisation Transactionnelle des Systèmes sur Puces en SystemC Ensimag 3A — filière SLE Grenoble-INP

Usage of TLM Platforms

Matthieu Moy (transparents originaux : Jérôme Cornet)

Matthieu.Moy@imag.fr

2014-2015



Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 1 / 48 >

### Outline

- Reminder (?): Usage of TLM platforms
- TLM for HW Verification
- TLM for SW Development
- TLM for Architecture Exploration : Performance Evaluation

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TI M

2014-2015

### But ...!

- Drawbacks of TLM:
  - "Less precise"
  - ► Not synthesisable (⇒ cannot replace RTL)
- ► So, what can this be used for?!?
- Usage of TLM platforms :
  - ▶ Software development, software debugging,
     ▶ Hardware verification,
     ⇒ Needs functional accuracy

  - ► HW/SW partitioning, architecture exploration.
    - ⇒ Needs non-functional aspects (timing, energy, ...)

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 6 / 48 >

### Typical Test Environment for IPs SystemC Test Pattern (+SCV ?) Generator (eg. CPU + soft) Bus model System Under RAM TLM or RTL Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2014-2015

### Planning approximatif des séances

- Introduction : les systèmes sur puce
- 2 Introduction : modélisation au niveau transactionnel (TLM)
- Introduction au C++
- Présentation de SystemC, éléments de base
- Communications haut-niveau en SystemC
- Modélisation TLM en SystemC
- TP1 : Première plateforme SystemC/TLM
- Utilisations des plateformes TLM
- TP2 (1/2): Utilisation de modules existants (affichage) TP2 (2/2): Utilisation de modules existants (affichage)
- Notions Avancé en SystemC/TLM
- TP3 (1/3): Intégration du logiciel embarqué
- TP3 (2/3): Intégration du logiciel embarqué
- 4 TP3 (3/3): Intégration du logiciel embarqué
- Intervenant extérieur :?
- Perspectives et conclusion

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 2 / 48 >

### Benefits of TLM (compared to RTL)

- Fast (100X to 10000X acceleration compared to RTL)
- Lightweight modeling effort
- Same functionality (bit-accurate)

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015

### Verification of an RTL IP

- Testing an IP
  - ► Run a test pattern on the RTL IP
  - ▶ Run the same test pattern on the TLM IP
  - Compare
- What is a test-case
  - ► Often, 1 test-case = 1 piece of software (triggers read and write on the IP)

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 8 / 48 >

### TLM and Verification

- SystemC/TLM provides the tool to
  - ► build the test environment
  - ▶ build reference models for IPs and platforms
  - generate test-patterns (Using the SCV library)
- Benefits over specific solutions
  - Cheap
  - ► The same language is used by various people

Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2014-2015 < 10 / 48 >

### Reminder: principles of TLM

- . Model what the software needs, and only that
- Model
  - Behavior
  - Address map
  - Architecture
- Abstract away
  - ► Micro-architecture
  - ► Details of protocols

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 12 / 48 >

### 2 ways to Integrate Software

- Instruction Set Simulator (ISS)
  - ► Compile the software for the target CPU
  - ► Load and interpret the binary
- Native Wrapper
  - ► Compile the embedded software for the host CPU
  - Link it against the platform
  - ► Consider it as a SystemC process

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 14 / 48 >

### Problems to be Solved with Native Wrappers

- Integration in the TLM platform?
  - Several solutions: shared/static libraries, techniques from virtual-machines...
- Transactions generated by CPU?
  - Memory access in embedded SW
  - ► Others... (see later)
- Interrupt management
  - ► How to interrupt the execution of embedded software

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM


2014-2015 < 16 / 48 >


### SystemC implementation (for TLM simulation)

Bus access

```
void write_mem(addr_t addr, data_t data)
{
    socket.write(addr, data);
}
data_t read_mem(addr_t addr)
{
    data_t data = 0;
    socket.read(addr, data);
    return data;
}
```

### Interface of a CPU (= Low level API for Software)





### A solution: One API, multiple implementations

- Hardware Abstraction Layer (HAL)
- Usage of the HAL API in the embedded software
  - ► Constraint imposed to programmers
  - ► Portable API : defined both for SystemC and real chips.
  - One primitive for each operation to perform that is different for SystemC and the real platform.
- First example : access to the bus (Memory and other target components)

void write\_mem(addr\_t addr, data\_t data);
data\_t read\_mem(addr\_t addr);



Will we see all memory accesses?

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 17 / 48 >

2014-2015

< 19 / 48 >

# Native implementation (for ISS simulation and the final chip)

Bus accesses

```
void write_mem(addr_t addr, data_t data)
{
    volatile data_t *ptr = addr;
    *ptr = data;
}
data_t read_mem(addr_t addr)
{
    volatile data_t *ptr = addr;
    return *ptr;
}
```

Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2014-2015 < 18 / 48 >

Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM

### Deuxième problème : les interruptions

### Question



En quoi le code lié aux interruptions est-il différent du reste?

- ▶ Pas de primitive pour gérer les interruptions en C ou C++
- Dépendant de l'architecture cible (primitives assembleur, ...)
- Au moins trois façons de gérer les interruptions :

```
* ISR = Interrupt Service Routine
```

```
void irq_handler(void) { ... }
```

- ⋆ polling :  $\textbf{while} \ (! \texttt{condition}) \ \{ \ /* \ \textit{nothing} \ */ \ \}$
- \* Attente explicite (instruction assembleur, opération bloquante, ...), via appel système si besoin Ça ne va pas marcher « tel quel » :
- - Le polling ferait une boucle infinie sans rendre la main
  - \* L'attente explicite ne compilera même pas en général

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 20 / 48 >

### Les interruptions (l'API en SystemC)

• cpu\_relax() (rendre la main):

```
void NativeWrapper::cpu_relax() {
  wait(1, SC_MS); /* temps arbitraire */
```

wait\_for\_irg() (attendre une interruption):

```
void NativeWrapper::wait_for_irq() {
  if (!interrupt) wait(interrupt_event);
  interrupt = false;
```

• Et le signal d'interruption déclenche une SC\_METHOD :

```
void NativeWrapper::interrupt_handler() {
  interrupt = true; interrupt_event.notify();
  int_handler(); /* surchargeable */
```

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 22 / 48 N

### Inconvénients de l'emballage natif

- Pas de support de l'assembleur
  - Compilation native impossible
  - Identification des communications?
- Pas de visilibité des « autres » transactions
  - Accès à la pile
  - Accès au tas
  - ► Accès instructions (fetch)
- Analyse de performance très difficile (comment ?)

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 24 / 48 >

### Utilisation

- En pratique : exécutable indépendant intégré par un emballage SystemC
  - Exécution sous forme d'un processus indépendant
  - Transformations des accès mémoires en transactions
  - Retransmission des interruptions à l'ISS
- Inconvénient : émulation ⇒ très lent

### Emballage natif: Les interruptions

- Solution possible : dans l'API
  - ► Une primitive pour « rendre la main, et attendre arbitrairement », cpu\_relax():

```
while (!condition) {
 cpu_relax();
```

► Une primitive pour attendre une interruption, wait\_for\_irq():

```
programmer timer();
wait_for_irq();
printf("Le timer a expire\n");
/* code hautement pas robuste, l'interruption
pourrait venir de n'importe ou. */
```

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015

< 21 / 48 >

### Les interruptions (l'API pour la vraie puce)

- Il faut aussi implémenter l'API pour la vrai puce, pour que le logiciel tourne sans modifications sur le SoC.
- cpu\_relax() (rendre la main):

```
void cpu_relax() {
```

- /\* Rien. Sur la puce, le temps passe de toutes facons. Selon la puce, on peut/doit diminuer la priorite du processus, vider le cache pour s'assurer qu'on lit une valeur fraiche... \*/ }
- wait\_for\_irq() (attendre une interruption):

```
void wait_for_irq() {
/* specifique a la puce cible.
   Peut-etre une instruction assembleur
   dediee, peut-etre du polling, ... */ }
```

... et on enregistre int\_handler() comme traitant d'interruption.

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015


Présentation

- Simulateur de jeu d'instructions ou Instruction Set Simulator (ISS)
- Émule les instructions d'un processeur donné
   Simule éventuellement la microarchitecture (pipeline, caches, etc.)
- Plusieurs niveaux de fidélité à l'exécution
  - ► Instruction accurate
  - Cycle accurate
  - ► Cycle callable...

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 25 / 48 >



Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM

< 26 / 48 >

2014-2015

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 27 / 48 >

### Simplest ISS: Binary Interpreter

```
pc = 0;
while(true) {
    ir = read(pc);
    pc+ = sizeof(ir);
    switch(OPCODE(ir)) {
        case ADD:
            regs[OP2(ir)] = regs[OP1(ir)]
                           + regs[OP2(ir)];
            break;
        case SUB: // ...
        case JMP:
            pc = ...; break;
        default: abort();
    wait (period);
```

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 28 / 48 >

### More advanced ISS: Dynamic Translation Techniques

- JIT (Just-In-Time) compiler Target→Bytecode→Host
- Compile basic blocks as it reaches them (⇒ compile once, execute many times)
- Examples:
  - QEmu (Open Source, work needed to connect to SystemC)
  - SimSoC (research project, open-source)
  - OVP : Open Virtual Platform (Proprietary, commercially supported)
  - ► Many other modern "fast ISS"
- Still slower than native simulation (but can be faster than real chip)

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TI M

2014-2015 < 30 / 48 >

### OS Emulation (1/2)

- Émulation du système d'exploitation (OS Emulation)
  - ▶ Rien à voir avec l'émulation en général...
- Objectifs
  - Simulation rapide
  - ► Intégration transparente du logiciel embarqué
  - ► Production des transactions dans la plateforme...

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 32 / 48 >

### Questions

- Rôle du temps en SystemC?
  - wait (temps) change l'ordre des actions en SystemC
  - ► Mélange entre mesure du temps et fonctionnalité
- Rôle du temps en TLM?
  - Exécution correcte du logiciel embarqué non dépendante du temps... (robustesse)
    Fonctionnement correct d'une plateforme non dépendant du
  - temps?
    - \* Synchro par le temps : mauvaise pratique !
    - \* Mais... notion de temps fonctionnel
  - Analyse d'architecture ?

### Example: MicroBlaze ISS (TP3)

- MicroBlaze = Xilinx "Softcore" (FPGA only)
- Pure C++ ISS available, open-source, ≈ 1200 lines of code
  - Provides a step () method to execute one run of the loop.
  - ► Communicates with the outside world with getDataRequest(), setDataResponse(), setIrg(), ...
- ⇒ you don't have to code it
- Wrapped in an SC\_MODULE connected to an ensitlm socket &

```
while(true) {
    // do read/write on the bus as needed
    m iss.step();
    wait (period);
⇒ you will have to code it
```

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015

< 29 / 48 >

### Problème

• Intégration de logiciel tournant sur un système d'exploitation?

- Fonctionne
- ...mais très lent

### Solution emballage natif

- Nécessité de compiler l'OS pour la machine de simulation
- Portions de l'OS bas niveaux en assembleur...
- Correspondance appels bas niveaux/transactions?

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015

< 31 / 48 >

### OS Emulation (2/2)

- Exemple : Linux
  - ► Portage « SystemC/C++ TLM » des fonctions du noyau
  - Compilation du logiciel embarqué pour la machine de simulation

| Technique | Time for boot |  |  |
|-----------|---------------|--|--|
| ISS       | 3 min         |  |  |
| Native    | less than 3 s |  |  |

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 33 / 48 >


### LT/AT/CA: présentation

- Besoin conflictuels en TLM
- Timed/Untimed, Granularité...

### TLM Programmer's View (PV) / Loosely Timed (LT)

- Le temps n'a pas de signification
- Communications gros grain
- Utilisation : Développement du logiciel embarqué, Intégration Système

- Temps précis induits par la microarchitecture
- Communications à la taille du bus
- Utilisation : Évaluation d'Architecture




Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2014-2015 < 35 / 48 >

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 36 / 48 >

### LT/AT : modèle de microarchitecture





- Granularité
- Fonctionnalité de microarchitecture (fifos, pipeline...)
- Ourées de traitement


Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM


2014-2015 < 37 / 48 >








# ■ Exemple Transfert Mémoire : LT read write write read write read write read write read write read write read write write read write read write read write read write read write write read write re



## Conclusion intermédiaire


- Transacteurs, instrumentation: solutions très imparfaite, mais vraiment utilisées par des vrais gens.
- Faire du AT correctement est un problème difficile.

Matthieu Moy (Matthieu.Moy@imag.fr)



Modélisation TLM


2014-2015 < 42 / 48 >



### AT Models In Practice Today

- No perfect solution exist
- Precise timing requires
  - ► Important modeling effort
  - ► Slower simulation compared to LT or untimed
  - $\Rightarrow$  Cost/benefit not as good as LT
- Some people prefer RTL (+ Co-simulation/co-emulation/...)

| Matthieu Moy (Matthieu.Moy@imag.fr) | Modélisation TLM | 2014-2015 | < 47 / 48 > |
|-------------------------------------|------------------|-----------|-------------|
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
| 1                                   |                  |           |             |
| 1                                   |                  |           |             |
| 1                                   |                  |           |             |
| 1                                   |                  |           |             |
| 1                                   |                  |           |             |
| 1                                   |                  |           |             |
| 1                                   |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
|                                     |                  |           |             |
| 1                                   |                  |           |             |
| 1                                   |                  |           |             |
| 1                                   |                  |           |             |
| 1                                   |                  |           |             |
|                                     |                  |           |             |



### Different Levels of Timing Precision

- Cycle accurate, Bit Accurate (CABA)
- $\bullet$  Approximately-timed (AT  $\approx$  PVT) : Tries to be timing-accurate.

Matthieu Moy (Matthieu.Moy@imag.fr)

 $\bullet$  Loosely-timed (LT  $\approx$  PV) : Doesn't target timing accuracy, but can use time to work (e.g.

Modélisation TLM

2014-2015 < 48 / 48 >

• Purely untimed : Purely asynchronous execution, nothing relies on timing.