Modélisation Transactionnelle des Systèmes sur Puces en SystemC Ensimag 3A — filière SLE Grenoble-INP

Notions Avancé en SystemC/TLM

Matthieu Moy

Matthieu.Moy@imag.fr

2014-2015



Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 1 / 38 >

Sommaire

- Bug, or not Bug?
- Optimisations de Performances
- Questions de Sémantique
- Power and Temperature Estimation

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 3 / 38

A Few Kinds of Model/Simulator's Bugs

- Hardware bug :
 - Simulator design bug, corresponding to a real hardware bug
 - Simulator programming error, irrelevant in real hardware
- Software bug : software doesn't run properly on simulator
 - Because software is buggy?
 - Because simulator is not faithful?

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 6 / 38 >

Another Kind of "Bug"

- Up to now :
 - ► Hardware Model doesn't work
 - Software doesn't run on hardware model
- What about
 - ► Software does run on hardware model, but not on real chip

Hiding bugs ≠ Fixing bugs

Planning approximatif des séances

- Introduction : les systèmes sur puce
- Introduction : modélisation au niveau transactionnel (TLM)
- Introduction au C++
- Présentation de SystemC, éléments de base
- Ommunications haut-niveau en SystemC
- Modélisation TLM en SystemC
- TP1 : Première plateforme SystemC/TLM
- Utilisations des plateformes TLM
- TP2 (1/2): Utilisation de modules existants (affichage)
- TP2 (2/2): Utilisation de modules existants (affichage)
- Notions Avancé en SystemC/TLM
- TP3 (1/3): Intégration du logiciel embarqué
- TP3 (2/3): Intégration du logiciel embarqué
- TP3 (3/3) : Intégration du logiciel embarquéIntervenant extérieur : ?
- Perspectives et conclusion

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 2 / 38 >

What is a bug?

- Launch a SystemC/TLM simulation
- It produces incorrect result

Question



Good news or bad news?

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 5

What Can we Expect from the Model?

Software runs on TLM ⇒ Software runs on real chip



Software doesn't run on real chip

⇒ Software doesn't run on TLM

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 7 / 38 >

Sets of Behaviors, Faithfulness

- An ideal TLM model ...
 - ► Should exhibit all behaviors of the real system
 - ► May exhibit more behaviors than the real system
 - ► Should not exhibit "too many" unrealistic behaviors

Matthieu Moy (Matthieu Moy@imag.fr) Modélisation TLM 2014-2015 < 8 / 38 > Matthieu Moy (Matthieu Moy@imag.fr) Modélisation TLM 2014-2015 < 9 / 38 >

(Counter) Examples

TLM should exhibit all behaviors of the real system (1/2)

Software CPU1

compute_img(&buf);
img_computed = 1;

Software CPU2

while (img_computed != 1)
 continue;
read_img(&buf);

Question



Are all interleavings correct?

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 10 / 38 >

(Counter) Examples

TLM may exhibit more behaviors than the real system

Software CPU1

compute_img(&buf);
img_computed = 1;

Software CPU2

count=0;
while (img_computed != 1)
 count++;
assert(count == 3);
read_img(&buf);

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 12 / 38 >

Set of Behaviors and Non-Determinism

- TLM models should exhibit several behaviors
- Several possibilities ⇒ non-determinism
- Implementing non-determinism :
 - Formal verification approach : exhaustive exploration
 - ► Simulation approach : random

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 14 / 38 >

Transaction bloc

Avant

Après

// 1 echange atomique
block_write(socket, ad, data, size);

- Grosse granularité
- Beaucoup plus rapide en simulation

Question



Perd-t-on en fidélité?

(Counter) Examples

TLM should exhibit all behaviors of the real system (2/2)

(Incorrect) Software CPU1

img_computed = 1;
compute_img(&buf);

Software CPU2

while (img_computed != 1)
 continue;
read_img(&buf);

Question



Are all interleavings correct?

Question



Will we see the bug in a simulation?

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 11 / 38 >

(Counter) Examples

TLM should not exhibit "too many" unrealistic behaviors

Software CPU1

dest = stg_fast();

Software CPU2

stg_very_slow();
do_stg_with(dest);

- No explicit synchronization between dest = ... and access to dest ...
- ... but do we want to see this bug?

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 13 / 38 >

An Example of Non-Determinism: Loose Timing

```
// generates a pseudo-random float
// between 0.0 and 0.999...
float randfloat()
{
    return rand()/(float(RAND_MAX)+1);
}

// loose timing
void pv_wait (x) {
    wait(x*(randfloat()+0.5));
}
```

Question



What does it do?

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 15 / 38 >

Timing approximé et découplage temporel

- Constat : les context-switch sont lents.
- Conséquence 1 : wait coûte cher!
- Conséquence 2 : on évite de mettre des wait.

Matthieu Moy (Matthieu Moy@imag.fr) Modélisation TLM 2014-2015 < 17 / 38 > Matthieu Moy (Matthieu Moy@imag.fr) Modélisation TLM 2014-2015 < 18 / 38 >

Timing approximé et découplage temporel

- Problème :
 - ► En PVT, granularité de temps fine.
 - ightharpoonup \Rightarrow 1 wait pour chaque avancement du temps.
 - ▶ ⇒ simulation lente.
- Solution proposée en TLM 2 :
 - ► Chaque processus peut être « en avance » sur le temps global.
 - ► (L'avance correspond à l'argument sc_time des méthodes transport de TLM-2, ignoré dans ENSITLM)
 - Quand faire les wait () (i.e. laisser le reste de la plate-forme rattraper notre avance)?
 - * Quantum Keeping: Si on est plus « en avance » que le quantum (constante de temps choisie par l'utilisateur)
 - Synchronisation explicite : Avant (ou après ?) les points de synchronisation

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 19 / 38 >

Parallélisation de SystemC

Paradoxe :

- ▶ Les systèmes sur puces sont parallèles
- ► SystemC a une notion de processus
- ► SystemC n'exploite qu'un processeur!
- Solution (très) naive :
 - ▶ 1 SC_THREAD \rightarrow 1 pthread
 - On lance tout en parallèle.
 - lacktriangle \Rightarrow beaucoup de pthreads, ne passe pas à l'échelle.
- Solution moins naive :
 - ▶ N processeurs $\rightarrow \approx N$ pthreads.
 - \blacktriangleright Gestion du mapping « processus SystemC » \leftrightarrow pthread dans le kernel SystemC.

Question



Où est le problème?

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 21 / 38 >

Parallélisation de SystemC : conclusion

- C'est dur
- La plupart des gens qui le font ne se soucient pas de préservation de la sémantique
- Solution en pratique : lancer N simulations sur < N machines!
- Il faut peut-être un autre langage?

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 23 / 38 >

Accélération des simulations SystemC Minimiser le coût du au context-switch

- Utilisation de SC_METHOD à la place des SC_THREAD (pas toujours possible)
- Minimisation du nombre de wait à exécuter
- Scheduling statique (http://www.cprover.org/scoot/: plus de travail à la compilation, simulation 2 à 6 fois plus rapide sur des exemples)

Timing approximé et découplage temporel

Exemple

sc_time t = SC_ZERO_TIME; // local advance over SystemC time
local_computation(); // Instantaneous wrt SystemC
t += sc_time(12, SC_NS); // don't wait() now
other_computation();
t += sc_time(3, SC_NS);
socket.write(addr, data, t); // may update t
wait(t); t = SC_ZERO_TIME; // Catch-up with SystemC time
send_interrupt();

Question



Quels sont les problèmes?

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 20 / 38 >

Parallélisation de SystemC

- Si on veut faire les choses proprement :
 - Analyse statique des dépendances de données
 - ► Prise en compte à l'exécution
 - (e.g. DRT de Yussef Bouzouzou, 2007-2 ans de travail)
 - $\,\blacktriangleright\,$ on sort du principe « SystemC, c'est facile à compiler, g++ le fait très bien ».
- Problème restant :
 - Parallélisation « à l'intérieur du δ-cycle », mais exécuter en parallèle des processus censés s'exécuter à différents instants de simu = difficile.
- Solutions envisageables :
 - ► Profiter du découplage temporel pour paralléliser
 - ► Tâches avec durée (cf. jTLM, et maintenant sc-during)

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 22 / 38 >

Accélération des simulations SystemC

Code interne aux composants = C++
 ⇒ g++ -03 et le tour est joué (ou pas)

- Context-switch = cher :
 - Scheduling
 - ► Sauvegarde/restauration de tous les registres
 - Changement du pointeur de pile ⇒ cache-miss
 - ► Changement du compteur programme ⇒ vidage de pipeline
- Transactions = cher :
 - $\blacksquare \ \, \text{Plusieurs appels de méthodes virtuelles } (\Rightarrow \text{non inline-ables}) \\$
 - Décodage d'adresse
 - → Là où la vraie plateforme fait un load/store, le code TLM exécute du code difficile à optimiser.

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 24 / 38 >

2014-2015

< 26 / 38 >

Accélération des simulations SystemC Minimiser le coût du aux transactions

 DMI = Direct Memory Interface : on récupère un pointeur sur la zone mémoire intéressante, et on fait des accès sans passer par le bus.

Question

Matthieu Moy (Matthieu.Moy@imag.fr)





Quel est le problème ?


 Techniques de compilation spécifiques : lancer une passe d'optimisations après l'élaboration (prototype basé sur LLVM développé au LIAMA et à Verimag)


Modélisation TLM

Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2014-2015 < 25 / 38 >









Vérification Formelle de SystemC


- Plusieurs approches :
 - Compilation de SystemC vers des langages sources des outils de preuve
 - * Front-end SystemC dédié
 - * Modélisation de toutes les constructions SystemC
 - * (c'était ma thèse ...)
 - Exploration exhaustive de l'espace d'état à l'exécution
 - ★ stateless : on explore tous les ordonnancements de taille < N
 - * statefull : on ajoute la possibilité de mémoriser et de comparer des états (⇒ construction de l'espace d'état entier)
 - ► En général, problème de passage à l'échelle (state explosion)

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2014-2015 < 29 / 38 >

Power estimation in TLM : Power-state Model



- Consumption depends on :
 - ► Activity state (switching activity inside component)
 - ► Electrical state (voltage, frequency)
 - ► Traffic (stimulation by other components)

Matthieu Moy (Matthieu.Moy@imag.fr)


Modélisation TLM

2014-2015

< 32 / 38 >

De la consommation à la température sleep run idle run État 4 watts 4 watts 0 watt 1 watt Consommation 40°C 20°C Température Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM $2014\text{-}2015 \qquad < 34 \, / \, 38 >$

SystemC and Temperature Solver Cosimulation



Functionality can depend on non-functional data (e.g. validate power-management policy)

Matthieu Moy (Matthieu.Moy@Imag.fr) Modélisation TLM 2014-2015 < 36 / 38 >

