



Universidad de
los Andes

FACULTAD DE
INGENIERÍA Y CIENCIAS
APLICADAS

Proyecto 1 — Diseño Lógico y FPGA

Calculadora de 4 bits

Arquitectura de Computadores
Universidad de los Andes

Grupo N° 1

Integrantes:

Christian Acevedo
Guillermo Arriaza
Eduardo Ponce

Profesor:

Jorge Gomez

1 de Septiembre del 2026

1. OBJETIVO DEL PROYECTO

El objetivo del proyecto es diseñar e implementar una calculadora digital de 4 bits utilizando Verilog, cuya lógica combinacional se construye mediante compuertas lógicas. El sistema es implementado en una FPGA Lattice iCE40 HX1K de la Nandland Go Board.

La calculadora trabaja con operandos de 4 bits y permite representar valores negativos mediante complemento a dos. El resultado de cada operación se almacena en un registro de 4 bits, pudiendo ser utilizado posteriormente como segundo operando de una nueva operación.

2. OPERACIONES IMPLEMENTADAS

Tabla 1.

Código	Operación	Expresión
000	Reinicio	$(R = 0000)$
001	Suma	$(R = A + B)$
010	Resta	$(R = A - B)$
011	Resta inversa	$(R = B - A)$
100	Shift left lógico	$(R = A \ll B[1:0])$
101	Shift right lógico	$(R = A \gg B[1:0])$

Fuente. Elaboración Propia

Los desplazamientos utilizan los dos bits menos significativos de (B), por lo que es posible desplazar el operando (A) entre 0 y 3 posiciones.

Todos los cálculos se realizan utilizando únicamente 4 bits. Cuando una operación genera un resultado que excede este ancho, se conservan solamente los cuatro bits menos significativos, produciendo el comportamiento de overflow correspondiente.

El segundo operando puede provenir de dos fuentes:

- un valor externo ingresado por el usuario;
- el resultado almacenado de la operación anterior.

Esto permite encadenar distintas operaciones utilizando el resultado previo sin necesidad de ingresarlo nuevamente.


3. ARQUITECTURA GENERAL DE LA CALCULADORA

El sistema se organiza en bloques funcionales que permiten ingresar los operandos, seleccionar la operación, ejecutar el cálculo y almacenar el resultado obtenido. La arquitectura se divide en una unidad de control, una unidad de procesamiento y una interfaz de entrada/salida.

La unidad de control gestiona la secuencia de ingreso de datos mediante una máquina de estados. El usuario selecciona primero la operación, luego el primer operando (A) y posteriormente el segundo operando (B). Para este último, el sistema permite escoger entre un valor ingresado externamente o el resultado almacenado de la operación anterior.

El segundo operando se selecciona mediante un multiplexor de 4 bits. A continuación, los operandos y el código de operación ingresan a la ALU, encargada de ejecutar una de las operaciones disponibles. El resultado generado por la ALU se almacena en un registro de 4 bits, cuya salida corresponde al resultado actual de la calculadora y, al mismo tiempo, puede realimentar hacia el multiplexor para utilizarse como segundo operando en una operación posterior.

3.1 DIAGRAMA GENERAL



4. FULL ADDER

El bloque full_adder constituye la unidad básica utilizada para implementar la suma binaria del sistema. Este circuito recibe tres entradas de un bit: los operandos A y B, junto con el acarreo de entrada C_{in} . Como resultado entrega el bit de suma S y el acarreo de salida C_{out} .

4.1 TABLA DE VERDAD

Tabla 2.

A	B	C_{in}	S	C_{out}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Fuente. Elaboración Propia.

4.2 EXPRESIÓN BOOLEANA DE LA SUMA

A partir de la tabla de verdad del Full Adder, la salida de suma S toma el valor 1 cuando existe una cantidad impar de entradas activas entre A, B y C_{in} .

La expresión booleana correspondiente es:

$$S = A \oplus B \oplus C_{in}$$

En la implementación del circuito, esta expresión se obtiene mediante dos compuertas XOR consecutivas. Primero se calcula:

$$X = A \oplus B$$

Posteriormente, la salida de suma se obtiene como:

$$S = X \oplus C_{in}$$

De esta forma, la salida S queda implementada únicamente mediante compuertas lógicas, sin utilizar directamente el operador de suma aritmética de Verilog.

4.3 EXPRESIÓN BOOLEANA DEL ACARREO

A partir de la tabla de verdad del Full Adder, la salida de acarreo Cout toma el valor 1 cuando al menos dos de las entradas A, B y C_{in} se encuentran activas.

La expresión booleana del acarreo puede escribirse como:

$$C_{out} = AB + AC_{in} + BC_{in}$$

En la implementación realizada, esta expresión se representa de forma equivalente mediante:

$$C_{out} = AB + C_{in}(A \oplus B)$$

Para ello, primero se calcula:

$$X = A \oplus B$$

Luego se obtienen los términos:

$$AB$$

$$C_{in} \cdot X$$

Finalmente, ambos términos se combinan mediante una compuerta OR:

$$C_{out} = AB + C_{in} \cdot X$$

De esta forma, el acarreo de salida se implementa únicamente mediante compuertas XOR, AND y OR, respetando las restricciones de diseño establecidas para el proyecto.

4.4 MAPAS DE KARNAUGH