

FIAP • ENGENHARIA DA COMPUTAÇÃO

Ciclo de Instrução, Registradores e Simulação de CPU Didática

Disciplina: ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES

Ano / Turma: 2022 / 1ECB

Avaliação: Checkpoint 4

Documento: Especificação e Enunciado Técnico

Arquivo de Origem: Aula 5 - CPU.ppt

Repositório: Publicação Acadêmica Oficial

PARTE 1 ESPECIFICAÇÃO TÉCNICA E ENUNCIADO DO PROBLEMA

1. Contexto e Formulação

O processador didático Neander possui registradores de 8 bits: Contador de Programa (PC), Acumulador (AC), Registrador de Instrução (RI), além dos apontadores de memória REM e RDM. Considere o seguinte programa gravado na memória principal:

- Endereço 0x00: LDA 0x10 (Carrega no AC o conteúdo da posição 0x10);
- Endereço 0x02: ADD 0x11 (Soma ao AC o conteúdo da posição 0x11);
- Endereço 0x04: STA 0x12 (Armazena o resultado na posição 0x12);
- Endereço 0x06: HLT (Finaliza o processamento).

Sabendo que $\text{Mem}[0x10] = 35$ e $\text{Mem}[0x11] = 48$, detalhe o estado de todos os registradores (PC, AC, RI, Flag N e Flag Z) após cada ciclo de instrução.