

FIAP • ENGENHARIA DA COMPUTAÇÃO

Projeto Estrutural de Somador Binário de 1 Bit com Half Adders

Disciplina: DIGITAL CIRCUITS & LOGIC

Ano / Turma: 2022 / 1ECB

Avaliação: Checkpoint 5

Documento: Especificação e Enunciado Técnico

Arquivo de Origem: exercicios-interrupt-LOGICOS.pdf

Repositório: Publicação Acadêmica Oficial

PARTE 1 ESPECIFICAÇÃO TÉCNICA E ENUNCIADO DO PROBLEMA

1. Contexto e Formulação

Construir o circuito e as expressões booleanas mínimas para um **Somador Completo de 1 Bit (Full Adder)** que soma dois bits A e B e o carry-in C_{in} , gerando o bit de soma S e o carry-out C_{out} . Demonstrar a tabela verdade para todas as 8 combinações possíveis.

Faculdade de Informática e Administração Paulista (FIAP) • Graduação em Engenharia da Computação