Laboratório de Sistemas Digitais Aula Teórico-Prática 10

Ano Letivo 2022/23


Modelação em VHDL de memórias de um porto e multi-porto

Conteúdo

- Tipos de memórias
 - ROMs e RAMs
 - Conceitos fundamentais
- Definição de arrays e subtipos em VHDL
- Modelação de memórias em VHDL
 - Definição e instanciação
 - Vários portos e tipos de acesso
 - Tamanho fixo e parametrizável

Tipos de Memórias


- Read Only Memory (ROM)
 - Memória apenas de leitura



- Num dado instante pode ser lida qualquer posição de memória
- Útil para armazenamento de informação de forma fixa / não volátil
 - Tabelas / lookup tables estáticas
 - Mensagens, strings, etc.
- O conteúdo é definido aquando da fabricação ou programação do dispositivo

Estrutura Interna (conceptual) de uma ROM

- Exemplo com uma ROM de 4 palavras (words)
- A saída de dados (dataOut) é da mesma dimensão que cada palavra de memória (tipicamente potências de base 2)
- Neste caso, a leitura é síncrona ou assíncrona?
- Quantos bits possui a entrada address?
 - Tipicamente potência de base 2
- Para uma memória de 1M words, qual a dimensão da entrada address?




Tipos de Memórias

- Random Access Memory (RAM)
 - Memória de leitura / escrita
 - Num dado instante pode ser lida ou escrita qualquer posição de memória
 - Útil para armazenamento de informação arbitrária que pode ser alterada durante o funcionamento do sistema
 - O conteúdo é escrito durante a operação do sistema
 - Pode ser de vários tipos
 - Estática, dinâmica (a abordar noutras UCs AC2, ...)
 - Pode disponibilizar
 - 1 Porto (apenas uma operação de leitura ou escrita num dado instante) – caso mais frequente
 - Multi-porto (várias operações de leitura e/ou escrita num dado instante)

Estrutura Interna (conceptual) de uma RAM

- Exemplo com uma RAM de 4 palavras (words)
- A entrada de dados
 (writeData) e a saída de
 dados (readData) são da
 mesma dimensão de cada
 palavra de memória
- Neste caso
 - A <u>leitura</u> é síncrona ou assíncrona?
 - A <u>escrita</u> é síncrona ou assíncrona?



Modelação em VHDL de Memórias

- As estruturas de memória anteriores podem ser modeladas em VHDL
 - Recorrendo a registos, multiplexadores e descodificadores, mas
 - Seria complexo, penoso e sujeito e erros
 - Problemas que se agravam com o aumento da dimensão da memória
 - Não permitiria, no caso das FPGAs, tirar partido dos blocos de memória disponibilizados nas arquiteturas das FPGAs atuais
 - Recomendação: modelação comportamental de memórias em VHDL
 - Apresentada nos próximos slides

Definição de Arrays em VHDL

Sintaxe para definição do tipo do array

```
type type_name is array (range) of element_type;
```

Declaração de um sinal do tipo definido

```
signal signal_name : type_name;
```

 Exemplo para um array de 4 posições, cada uma do tipo std_logic_vector de 8 bits

```
type TMemory is array (0 to 3) of std_logic_vector(7 downto 0);
signal s_memory : TMemory;
```



Modelação de uma ROM - Entidade

```
library IEEE;
use IEEE.STD LOGIC 1164.all;
use IEEE.NUMERIC STD.all;
                                       Subtype define um conjunto
                                       restringido de valores do seu tipo base
entity ROM 8x4 is
   port(address : in std_logic_vector(2 downto 0);
        dataOut : out std logic vector(3 downto 0));
end ROM 8x4;
                                                  Constant permite
                                                  definir valores constantes
architecture Behavioral of ROM 8x4 is
   subtype TDataWord is std logic vector(3 downto 0);
   type TROM is array (0 to 7) of TDataWord;
   constant c memory: TROM := ("0000", "0001", "0010", "0100",
                                  "1000", "1111", "1010", "0101");
begin
   dataOut <= c memory(to integer(unsigned(address)));</pre>
end Behavioral;
                          Função to integer converte valores
                          (un)signed em valores do tipo (natural) integer.
```


Exemplo de Instanciação de uma ROM


 Exemplo com um contador ligado à entrada de endereço da ROM para efetuar uma leitura sequencial e cíclica de todas as posições da memória

 As palavras "0000", "0001", "0010", "0100", "1000", "1111", "1010" e "0101" (conteúdo predefinido da ROM) surgirão na saída à medida que o contador vai sendo incrementado

Modelação de uma RAM 32x8 bit (1 porto; **leitura assíncrona**)

- Uma entrada de endereço
- Escrita síncrona
- Leitura assíncrona





Modelação de uma RAM 32x8 bit (1 porto; **leitura assíncrona**) - Entidade

```
library IEEE;
                                            writeClk
use IEEE.STD LOGIC 1164.all;
                                           writeEnable
use IEEE.NUMERIC STD.all;
                                                   readData
                                           writeData
entity RAM 1 SWR ARD is
                                           address
  port(writeClk : in std logic;
        writeEnable : in std logic;
        writeData : in std logic vector(7 downto 0);
        address : in std logic vector(4 downto 0);
        readData : out std logic_vector(7 downto 0));
end RAM 1 SWR ARD;
```

Modelação de uma RAM 32x8 bit (1 porto; **leitura assínc.**) - Arquitetura


```
architecture Behavioral of RAM 1 SWR ARD is
   constant NUM WORDS : integer := 32;
   subtype TDataWord is std logic vector(7 downto 0);
   type TMemory is array (0 to NUM WORDS-1) of TDataWord;
   signal s memory : TMemory;
begin
   process(writeClk)
   begin
      if (rising edge (writeClk)) then
         if (writeEnable = '1') then
            s memory(to integer(unsigned(address))) <= writeData;</pre>
         end if:
      end if:
   end process;
   readData <= s memory(to integer(unsigned(address)));</pre>
end Behavioral:
```

Exemplo de Instanciação de uma RAM numa Testbench

```
library IEEE;
use IEEE.STD LOGIC 1164.all;
entity RAM 1 SWR ARD Tb is
end RAM 1 SWR ARD Tb;
architecture Stimulus of RAM 1 SWR ARD Tb is
   signal s clk, s writeEnable : std logic;
   signal s address : std logic vector(4 downto 0);
   signal s writeData : std logic vector(7 downto 0);
   signal s readData : std logic vector(7 downto 0);
begin
  ram ut : entity work.RAM 1 SWR ARD(Behavioral)
          port map(writeClk
                               => s clk,
                    writeEnable => s writeEnable,
                    writeData => s writeData,
                    address => s address,
                    readData => s readData);
  clk process : process
  begin
    s clk <= '0'; wait for 10 ns;
    s clk <= '1'; wait for 10 ns;
  end process;
```

```
begin
    wait for 5 ns;
    s writeEnable <= '1';</pre>
    s writeData <= X"55";</pre>
    s address <= "00000";</pre>
    wait for 20 ns:
    s address <= "00001";</pre>
    wait for 20 ns;
    s writeData <= X"AA";</pre>
    s address <= "00100";</pre>
    wait for 20 ns;
    s address <= "00111";</pre>
    wait for 20 ns;
    s writeEnable <= '0';</pre>
    s address <= "00000";</pre>
    wait for 20 ns;
    s address <= "00001";</pre>
    wait for 20 ns;
    s address <= "00011";</pre>
    wait for 20 ns;
    s address <= "00100";</pre>
    wait for 20 ns;
    s address <= "00111";</pre>
    wait for 20 ns;
  end process;
end Stimulus;
```


Resultado da Simulação




- Porquê XX em alguns instantes da simulação?
- Porque não dotar a memória de um sinal de reset?

Modelação de uma RAM de 2 portos (1 de escrita; 1 de leitura assíncrona)

- Duplo porto de endereço
- Escrita síncrona
- Leitura assíncrona





Modelação de uma RAM de 2 portos (escrita; leitura assíncrona) - Entidade

```
writeClk
                                                 readAddress
library IEEE;
                                          writeEnable
use IEEE.STD LOGIC 1164.all;
use IEEE.NUMERIC STD.all;
                                          writeAddress
                                                   readData
entity RAM 1SWR 1ARD is
                                          writeData
  port(writeClk : in std logic;
        writeEnable : in
                          std logic;
        writeAddress : in std logic vector(4 downto 0);
        writeData : in std logic vector(7 downto 0);
        readAddress : in std logic vector(4 downto 0);
                     : out std logic vector(7 downto 0));
        readData
end RAM 1SWR 1ARD;
```

Modelação de uma RAM de 2 portos (escrita; leitura assíncrona) – Arquit.

```
architecture Behavioral of RAM 1SWR 1ARD is
   constant NUM WORDS : integer := 32;
   subtype TDataWord is std logic vector(7 downto 0);
   type TMemory is array (0 to NUM WORDS-1) of TDataWord;
   signal s memory : TMemory;
                                                                writeClk
                                                                     readAddress
begin
                                                               writeEnable
   process(writeClk)
                                                               writeAddress
   begin
                                                                       readData
                                                                writeData
      if (rising edge(writeClk)) then
          if (writeEnable = '1') then
             s memory(to integer(unsigned(writeAddress))) <= writeData;</pre>
          end if:
      end if;
   end process;
   readData <= s memory(to integer(unsigned(readAddress)));</pre>
end Behavioral:
```

Modelação de uma RAM de <u>3 portos</u> (1 de escrita; 2 de leitura assíncrona)

```
writeClk
                                                   readAddress1
library IEEE;
                                                     readData1
                                           writeEnable
use IEEE.STD LOGIC 1164.all;
use IEEE.NUMERIC STD.all;
                                           writeAddress readAddress2
                                           writeData
                                                     readData2
entity RAM 1SWR 2ARD is
   port(writeClk : in std logic;
        writeEnable : in
                           std logic;
                           std logic vector(4 downto 0);
        writeAddress : in
        writeData : in
                           std logic vector(7 downto 0);
        readAddress1 : in std logic vector(4 downto 0);
                      : out std logic vector(7 downto 0);
        readData1
                            std logic vector(4 downto 0);
        readAddress2 :
                        in
        readData2
                      : out std logic vector(7 downto 0));
end RAM 1SWR 2ARD;
```

Modelação de uma RAM de <u>3 portos</u> (1 de escrita; 2 de leitura assíncrona)

```
architecture Behavioral of RAM 1SWR 2ARD is
   constant NUM WORDS : integer := 32;
   subtype TDataWord is std logic vector(7 downto 0);
   type TMemory is array (0 to NUM WORDS-1) of TDataWord;
   signal s memory : TMemory;
begin
   process(writeClk)
   begin
      if (rising edge(writeClk)) then
         if (writeEnable = '1') then
             s memory(to integer(unsigned(writeAddress)) <= writeData;</pre>
         end if:
      end if;
   end process;
   readData1 <= s memory(to integer(unsigned(readAddress1)));</pre>
   readData2 <= s memory(to integer(unsigned(readAddress2)));</pre>
end Behavioral:
```


Modelação de uma RAM de 2 portos (1 de escrita; **1 de leitura síncrona**)

```
writeClk
library IEEE;
                                                     readClk <
use IEEE.STD LOGIC 1164.all;
                                            writeEnable
use IEEE.NUMERIC STD.all;
                                                   readAddress
                                            writeAddress
                                                     readData
entity RAM 1SWR 1SRD is
                                            writeData
   port(writeClk : in std logic;
        writeEnable : in std logic;
                           std logic vector(4 downto 0);
        writeAddress : in
        writeData : in std logic vector(7 downto 0);
        readClk : in std logic;
                            std logic vector(4 downto 0);
        readAddress : in
                      : out std logic vector(7 downto 0));
        readData
end RAM 1SWR 1SRD;
                       readClk
                       readAddress RA1
                                         RA2
                                                RAB
                                                       RA4
                                  ??
                                       M[RA1]
                                              M[RA2]
                                                      M[RA3]
                       readData
```

Modelação de uma RAM de 2 portos (1 de escrita; **1 de leitura síncrona**)

```
architecture Behavioral of RAM 1SWR 2ARD is
   constant NUM WORDS : integer := 32;
   subtype TDataWord is std logic vector(7 downto 0);
   type TMemory is array (0 to NUM WORDS-1) of TDataWord;
   signal s memory : Tmemory;
begin
   write proc : process(writeClk)
   begin
      if (rising edge(writeClk)) then
         if (writeEnable = '1') then
            s memory(to integer(unsigned(writeAddress)) <= writeData;</pre>
         end if:
      end if;
   end process;
   read proc : process(readClk)
   begin
      if (rising edge(readClk)) then
         readData <= s memory(to integer(unsigned(readAddress)));</pre>
      end if;
   end process;
```

end Behavioral:



Leitura síncrona

– equivale a

colocar um

registo num

destes pontos



Parametrização de uma Memória (profundidade e largura)

RAM de duplo porto parametrizável (profundidade, i.e. número de palavras; largura, i.e. número de bits por palavra) com porto de escrita

síncrono e leitura assíncrono

```
writeClk
library IEEE;
                                                                 readAddress
use IEEE.STD LOGIC 1164.all;
                                                          writeEnable
use IEEE.NUMERIC STD.all;
                                                          writeAddress
entity RAM SW AR is
                                                                   readData
  generic(addrBusSize : integer := 4;
                                                          writeData
          dataBusSize : integer := 8);
 port(writeClk : in std logic;
       writeEnable : in std logic;
       writeAddress : in std logic vector((addrBusSize - 1) downto 0);
       writeData : in std logic vector((dataBusSize - 1) downto 0);
       readAddress : in std logic vector((addrBusSize - 1) downto 0);
       readData
                    : out std logic vector((dataBusSize - 1) downto 0));
end RAM SW AR;
```

Parametrização de uma Memória

```
architecture Behavioral of RAM SW AR is
  constant NUM WORDS : integer := (2 ** addrBusSize);
  subtype TDataWord is std logic vector((dataBusSize - 1) downto 0);
  type TMemory is array (0 to (NUM WORDS - 1)) of TDataWord;
  signal s memory : Tmemory;
begin
   process(writeClk)
   begin
     if (rising edge(writeClk)) then
       if (writeEnable = '1') then
         s memory(to integer(unsigned(writeAddress)) <= writeData;</pre>
       end if;
     end if;
   end process;
   readData <= s memory(to integer(unsigned(readAddress)));</pre>
end Behavioral:
```

Exemplo de Instanciação de uma RAM Parametrizável (64k×32 bit)

- Uma dada RAM parametrizável pode ser instanciada no mesmo ou em diferentes projetos com diferentes valores dos parâmetros (através do *generic map*)
- Instanciação da memória num módulo ou testbench

```
. . .
```

. . .

- clk, writeMem 1 bit std_logic
- writeAddr, readAddr 16 bit std logic vector
- dataToMem, dataFromMem 32 bit std logic vector



Comentários Finais

- No final desta aula e do trabalho prático 10 de LSD, deverá ser capaz de:
 - Modelar em VHDL e utilizar qualquer tipo de memória
 - RAM/ROM
 - 1 ou mais portos
 - Acesso síncrono ou assíncrono
 - Construir e utilizar memórias de tamanho parametrizável
- ... bom trabalho prático 10, disponível no site da UC
 - elearning.ua.pt