cwilliams, jgonzalez@utec.edu.pe
CS3501: Computer Architecture
September 5, 2025

Lab 1: Combinational Logic

Instrucciones:

1) La duración del examen es de **1 hora con 45 minutos**. Este dará inicio 10 minutos después de la hora de ingreso y concluirá 5 minutos antes de la hora de salida. **No habrá prórroga ni extensión para la entrega.**
2) Deberán entregarse todos los cuadernillos (incluidos los de borrador) junto con el enunciado impreso. El enunciado será recogido 5 minutos antes de la finalización del examen. **Está terminantemente prohibido llevarse el enunciado o tomarle fotografías. El incumplimiento de esta norma será motivo de anulación del examen.**
3) Durante el examen, únicamente se permitirá tener sobre la mesa los útiles de escritura necesarios. Las mochilas deberán permanecer al frente del aula con todos los dispositivos electrónicos guardados. **La tenencia de cualquier dispositivo electrónico durante el examen será causal de anulación inmediata.**
4) No está permitido el uso de material externo ni la realización de consultas en internet. Las dudas menores podrán ser consultadas directamente con el profesor. **La detección en el historial de Proctorio de cualquier pestaña distinta a Gradescope constituirá motivo de anulación del examen.**
5) Las partes del examen que deben ser entregadas en *Gradescope* estarán debidamente señaladas en el enunciado. Todas las demás deberán ser presentadas en los cuadernillos proporcionados.

Question 1. (6.0 pts) **Detector de paridad de 3 entradas:** Implementar un circuito que tiene 3 entradas a, b, c y una salida f. La salida es igual a 1 cuando la cantida de unos es par y 0 cuando es impar.

a) (1.0 pts) Muestre la tabla de verdad que representa este circuito.
b) (1.0 pts) Encuentre la ecuación booleana para f, haciendo uso de k-maps (simplificar la expresión usando solamente puertas xor)

$$hint : encontrar \quad \overline{A \oplus B}$$

c) (1.0 pts) Dibujar el circuito para f, indique entradas, salidas y cables intermedios: usar máximo puertas de dos entradas.
d) (1.5 pts) Implementar el modulo *detector* en estilo estructural: **module detector(....);**
e) (1.5 pts) **Gradescope -** Implementar un testbench para probar su diseño. Utilice las siguientes señales:




FIGURE 1. Señales 1

Subir su diseño, testbench y una captura del waveform resultante en gradescope. Comentar su waveform, cumple con la lógica del detector?

Question 2. (3.0 pts) **Mux 2:1:** Implementar un mux con dos puertos a, b, un seleccionador sel y una salida f. Cuando sel = 0, la salida f = a, y cuando sel = 1, f = b.

a) (0.5 pts) Muestre la tabla de verdad que representa este circuito.
b) (0.5 pts) Encuentre la ecuación booleana para f, haciendo uso de k-maps.
c) (0.5 pts) Dibujar el circuito para f, indique entradas, salidas y cables intermedios.
d) (0.5 pts) Implementar el modulo *mux2:1* en estilo behavioral: **module mux21(....);**
e) (1.0 pts) Como podríamos ordenar nuestro mux21 para que represente la operacion a xor b (utilice b como selector). Encuentre la tabla de verdad del xor y parta desde ahí.

Question 3. (6.0 pts) **Funciones booleanas con Mux:** En la pregunta anterior vimos que era posible expresar a xor b usando un mux 2:1. Hasta donde podemos extender esto?

a) (2.0 pts) Utilice un mux 8:1 para representar el *detector de paridad de 3 entradas* del ejercicio 1 (utilice las entradas como selectores). Cuál es su conclusión? Toda función booleana de n variables se puede representar con un mux? De cuantos puertos? Recordar que los puertos los definimos como los inputs que no son selectores.
b) (2.0 pts) Ahora utilice un mux 4:1 (utilice b y c como selectores). Acompañe con la tabla de verdad ordenada. Cómo cambiaron los puertos en este caso comparado con el caso anterior?
c) (2.0 pts) Ahora utilice un mux 2:1 (utilice c como selector). Acompañe con la tabla de verdad ordenada. Cómo cambiaron los puertos en este caso comparado con el caso anterior?

Question 4. (5.0 pts) **Implementación del detector con mux4:1:** Implementar *detector de paridad de 3 entradas* haciendo uso del mux4:1 (pregunta 3b).

a) (2.0 pts) Implementar un módulo mux41 usando el *modulo mux21* de la pregunta 2 en estilo estructural: **module mux41(....);**
b) (2.0 pts) Implementar un módulo detector2 usando el *modulo mux41*: **module detector2(....);**
c) (1.0 pts) **Gradescope -** Implementar un testbench para probar su diseño. Utilice las siguientes señales:




FIGURE 2. Señales 2

Subir su diseño, testbench y una captura del waveform resultante en gradescope. Comentar su waveform, cumple con la lógica del detector?