{cwilliams,ladanaque,jgonzalez}@utec.edu.pe
September 3, 2026

LAB01: UTEC-CS3501 : Computer Architecture

Nombres:
Código: Sección:

Instrucciones:

- Seguir las indicaciones del instructor en sala.
- **Mostrar su trabajo y justificación** en todas sus respuestas. Respuestas **no legibles** no tienen derecho a revisión.
- **Desarrollar de forma individual. No es permitido** usar material escrito o electrónico.

Responder encerrando la respuesta correcta. Considerar: **Correcta = 1pt, Incorrecta= -0.5 pt**

1) ¿Cuál es la representación en coma flotante de precisión simple (IEEE 754 de 32 bits) del número decimal 0.75?
   (a) A) 00111111110000000000000000000000
   (b) B) 00111111010000000000000000000000
   (c) C) 00111111011000000000000000000000
   (d) D) 10111111011000000000000000000000
   (e) E) 00111111111000000000000000000000
2) Observa el siguiente código donde se intenta modelar lógica basada en una señal de habilitación (`en`):

```
module misterio2 (input en, data, output reg q);
    always @(en or data) begin
        if (en)
            q = data;
    end
endmodule
```

   Considerando las reglas de síntesis de Verilog, ¿qué hardware físico generará este código?
   A) Es un circuito combinacional; funciona como una compuerta AND entre `en` y `data`.
   B) Es un circuito secuencial síncrono; implementa un Flip-Flop D activado por nivel alto.
   C) Es un circuito secuencial asíncrono; implementa un Latch tipo D transparente porque no se ha definido el caso `else`.
   D) Es un circuito combinacional; implementa un buffer tri-estado.
   E) Ninguna de las anteriores.
3) Se te pide completar el siguiente código de un decodificador de 2 a 4 con habilitador (`en`). Debes rellenar el espacio en blanco con una línea que tenga **sintaxis válida** en Verilog, pero que además complete la lógica correctamente.

```
module decoder_2to4 (input [1:0] sel, input en, output reg [3:0] out);
    always @(*) begin
        out = 4'b0000; // Valor por defecto
        if (en) begin
            case (sel)
                2'b00: out[0] = 1'b1;
                2'b01: out[1] = 1'b1;
                2'b10: out[2] = 1'b1;
                ____________________ // [COMPLETAR AQUÍ]
            endcase
        end
    end
```

```
endmodule
```

Selecciona la opción correcta para completar el código:

A) `11:  out[3] = 1'b1;`
B) `2'b11:  out = 4'b1000;`
C) `2'b11:  out[3] == 1'b1;`
D) `2'b11:  out = 1'b1;`
E) Ninguna de las anteriores.

4) Un estudiante intenta combinar asignaciones continuas y bloques procedimentales en el siguiente módulo:

```
module misterio9 (input a, b, output y);
    wire w1;
    assign w1 = a ^ b;

    always @(*) begin
        y = w1 & a;
    end
endmodule
```

¿Cuál es el resultado de este código?

A) Implementa correctamente un circuito combinacional (una XOR seguida de una AND).
B) Implementa un circuito secuencial debido al uso del bloque `always`.
C) Genera un error de compilación porque no se puede leer el valor de un `wire` (`w1`) dentro de un bloque `always`.
D) Genera un error de compilación porque la salida `y` recibe valor en un bloque `always` pero no fue declarada como tipo `reg`.
E) Ninguna de las anteriores.

5) Al sumar los números binarios 01110101_2 y 00101011_2 (ambos representados en **complemento a dos** de 8 bits), ¿cuál es el patrón de bits resultante y cuál es su estado de desbordamiento (overflow)?

(a) A) 10100000_2, no hay desbordamiento.
(b) B) 01011110_2, sí hay desbordamiento.
(c) C) 00100000_2, no hay desbordamiento.
(d) D) 10100000_2, sí hay desbordamiento.
(e) E) Ninguna de las anteriores